JP2024070415A - 通信装置および、通信システム、制御方法、およびプログラム - Google Patents

Abstract

【課題】バイパス時でも他の通信装置が時刻同期可能となること。
【解決手段】通信装置は、第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、上記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、上記パケットを処理する処理手段と、上記第１通信手段から出力された上記パケットを上記第２通信手段に入力する経路を、上記処理手段がアクセス可能なアクセス個所を経る通常経路と、上記アクセス個所を経ないバイパス経路とに切替え可能な切替え手段と、上記バイパス経路の途上で上記パケットをバッファにより保持し、当該パケットのデータを連続データとして上記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、上記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整手段と、を備える。
【選択図】図６

Description

本発明は、通信装置および、通信システム、制御方法、およびプログラムに関する。

通信システムにおける通信装置の接続形態（トポロジ）として、リング型トポロジやライン型トポロジといったデイジーチェイントポロジが用いられる場合がある。
例えば特許文献１には、デイジーチェーン接続下においてパケット交換装置の障害時でも他のパケット交換装置間でパケットの交換が可能となるようバイパスモジュールを備えたパケット交換装置が開示されている。

特開２００９－１４１６８７号公報

昨今、ネットワークで繋がった複数の機器間を時刻同期させる技術が多分野に渡り利用されており、複数端末で時刻を同期させるためにＰｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ（以下、ＰＴＰと略記する。）が広く用いられている。ＰＴＰによる時刻同期では、同期パケットが通信装置内で滞留する時間の取得が求められる。

しかし、バイパス状態になった通信装置は、通信装置内での同期パケットの滞留時間を算出することができないので、他の通信装置が時刻同期可能となる仕組みが求められる。
本発明が解決しようとする課題は、バイパス時でも他の通信装置での時刻同期を可能とすることである。

上記の課題を解決するため、本発明の１つの態様にかかる通信装置は、第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、上記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、上記パケットを処理する処理手段と、上記第１通信手段から出力された上記パケットを上記第２通信手段に入力する経路を、上記処理手段がアクセス可能なアクセス個所を経る通常経路と、上記アクセス個所を経ないバイパス経路とに切替え可能な切替え手段と、上記バイパス経路の途上で上記パケットをバッファにより保持し、当該パケットのデータを連続データとして上記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、上記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整手段と、を備える。

本発明によれば、バイパス時でも他の通信装置が時刻同期可能となる。

本実施形態に係るネットワークシステム（通信システム）の構成例を示すブロック図。 比較例の通信装置を示す概略構成図。 Ｖａｌｉｄ－Ｒｅａｄｙプロトコルで用いられる各種の信号を示すタイミングチャート。 ＰＴＰパケットのみのデータ転送における出力タイミングを示す図。 通常パケットとＰＴＰパケットの連続したデータ転送における出力タイミングを示す図。 第１実施形態に係る通信装置の構成例を示すブロック図。 パケット解析部における処理動作を示すフローチャート。 バイパス部における処理動作を示すフローチャート。 送信バッファ部における処理動作を示すフローチャート。 出力制御部における処理動作を示すフローチャート。 第２実施形態に係る通信装置の構成例を示すブロック図。 第２実施形態のパケット解析部における処理動作を示すフローチャート。 第２実施形態の振り分け部における処理動作を示すフローチャート。 第２実施形態の出力制御部における処理動作を示すフローチャート。

以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、また、実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。実施形態の構成は、本発明が適用されるシステムおよび装置の仕様および各種条件（使用条件、使用環境等）によって適宜修正又は変更され得る。本発明の技術的範囲は、特許請求の範囲によって画定されるのであって、以下の個別の実施形態によって画定されない。

図１は、本実施形態に係るネットワークシステム（通信システム）の構成例を示すブロック図である。
本実施形態のネットワークシステム１００は、ライン状に接続された複数の通信装置１０１－１～１０１－ｎ（ｎ＞１）と、サーバ装置１０２と、スイッチ装置１０３と、グランドマスタ装置１０４とを備えている。以下の説明において、複数の通信装置１０１－１～１０１－ｎのそれぞれを通信装置１０１と総称する。

複数の通信装置１０１－１～１０１－ｎが接続されたネットワークにおいて、スイッチ装置１０３に近い側をルート側と称し、スイッチ装置１０３から遠い側をリーフ側と称する。また、各通信装置１０１においても、スイッチ装置１０３に近い側をルート側と称し、スイッチ装置１０３から遠い側をリーフ側と称する。

通信装置１０１は後述するように、ルート側のインターフェース部とリーフ側のインターフェース部との２つのインターフェース部を有する。これらのインターフェース部は、それぞれ他の通信装置１０１と、ケーブル１０５、１０６を介して接続することができる。これらのインターフェース部により、通信装置１０１は、任意の台数がライン状に接続された接続形態での使用が可能となる。

複数の通信装置１０１－１～１０１－ｎのうち最もルート側の通信装置１０１－１はスイッチ装置１０３に接続される。また、複数の通信装置１０１－１～１０１－ｎのうち最もリーフ側の通信装置１０１－ｎは、１つ手前の通信装置１０１－ｎ－１にのみ接続されるため、１つのインターフェース部を備えればよい。

スイッチ装置１０３は、サーバ装置１０２およびグランドマスタ装置１０４と接続される。通信装置１０１のそれぞれは、スイッチ装置１０３を介してサーバ装置１０２およびグランドマスタ装置１０４と通信を行うことができる。即ち、スイッチ装置１０３は複数の通信装置１０１－１～１０１－ｎとサーバ装置１０２とグランドマスタ装置１０４とからなるネットワークをスイッチする機能を有する。

通信装置１０１はグランドマスタ装置１０４とＰＴＰで時刻同期を行い、通常状態ではＴｒａｎｓｐａｒｅｎｔ Ｃｌｏｃｋ（以下、ＴＣと称する。）およびＯｒｄｉｎａｒｙ Ｃｌｏｃｋ（以下、ＯＣと称する。）として動作する。
通常時には、ＰＴＰパケットが内部で滞留する時間がＰＴＰのプロトコル処理にて時刻補正に用いられ、各通信装置１０１はグランドマスタ装置１０４の時刻と高精度に同期することが可能となる。

バイパス時には、通信装置１０１内でＰＴＰパケットが滞留する時間が常に一定になるように各処理部が動作する。この動作により、バイパスした通信装置１０１よりリーフ側の通信装置１０１も高精度な時刻同期状態を維持することが可能となる。詳細な制御については後述する。

ここで、本実施形態の通信装置１０１と比較される比較例について説明する。
図２は、比較例の通信装置１１０を示す概略構成図である。
通信装置１１０は、第１のインターフェース（Ｉ／Ｆ）部１ａと、第２のＩ／Ｆ部１ｂと、バイパス部２と、バッファ部３とを備え、更に、図示が省略された上位レイヤを備えている。第１のＩ／Ｆ部１ａおよび第２のＩ／Ｆ部１ｂは、Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ（以下、ＭＡＣと称する。）を備えている。

第１のＩ／Ｆ部１ａは、データを通信パケットとして受信し、第２のＩ／Ｆ部１ｂは、データを通信パケットとして送信する。
バイパス部２は、バイパス状態であるか否かによって通信パケットの経路を、通常経路とバイパス経路とに切り替える。

バッファ部３は、受け取ったデータを保持（バッファリング）して、データが１パケット分以上溜まった場合に出力する。
上位レイヤには、通信パケットを処理する処理手段が含まれる。通信パケットの処理としては、ＰＴＰによる時刻同期に用いられるＰＴＰパケットの処理が含まれ、通信装置１１０内でのＰＴＰパケットの滞留時間が算出される。

通信パケットの通常経路は、上位レイヤの処理手段がアクセス可能なアクセス個所を経る。即ち、第１のＩ／Ｆ部１ａは、受信したデータ（通信パケット）をバイパス部２へ出力し、通常状態では、バイパス部２はデータを上位レイヤへ出力する。また、通常状態でバイパス部２は、上位レイヤから受け取るデータをバッファ部３へ出力する。

一方、バイパス状態である場合、バイパス部２は、第１のＩ／Ｆ部１ａから受け取ったデータをバッファ部３へ出力する。つまり、通信パケットのバイパス経路は、上位レイヤの処理手段がアクセス可能なアクセス個所を経ない。
バッファ部３は、バイパス部２からデータを受け取り、データが１パケット分以上溜まった場合に第２のＩ／Ｆ部１ｂへ出力する。つまり、バッファ部３は、ストアアンドフォワード方式で動作する。バッファ部３における当該動作は、第２のＩ／Ｆ部１ｂが備えるＭＡＣによる通信パケットの転送中断を避けるための動作である。

ここで、比較例の通信装置１１０および本実施形態の通信装置１００における各処理部間の通信パケット受け渡しに使用されるＶａｌｉｄ－Ｒｅａｄｙプロトコルについて説明する。

図３は、Ｖａｌｉｄ－Ｒｅａｄｙプロトコルで用いられる各種の信号を示すタイミングチャートである。図３の横軸は時間を示し、図３の最上段にはクロック信号（ｃｌｋ）が示されている。
Ｖａｌｉｄ－Ｒｅａｄｙプロトコルは、各処理部間における基本的な動作プロトコルとして利用される。通信パケットを出力する処理部は、ｖａｌｉｄ信号、ｄａｔａ信号、ｌａｓｔ信号およびｓｉｄｅｂａｎｄ信号を相手へ出力し、通信パケットを受け取る処理部はｒｅａｄｙ信号を相手へ出力する。

ｖａｌｉｄ信号は、Ｈｉｇｈである場合、受け渡すデータが存在することを意味する。
ｒｅａｄｙ信号は、Ｈｉｇｈである場合、データ受け取りが可能であることを示す。
ｄａｔａ信号は、受け渡すデータを表し、通常は複数ビットで構成されるので、複数のクロックサイクルに亘って受け渡しが行われる。

ｌａｓｔ信号は、Ｈｉｈｇである場合、現在出力しているｄａｔａ信号（およびｓｉｄｅｂａｎｄ信号）の最後であることを示す。本明細書では、ｌａｓｔ信号がＨｉｇｈである場合、通信パケットの最後のデータであることを意味する。
ｓｉｄｅｂａｎｄ信号はｄａｔａ信号に付随する付加情報であり、例えばバイトイネーブル情報が該当する。本明細書では、バイトイネーブル情報の他に、後述する転送キュー情報やバイパス情報がｓｉｄｅｂａｎｄ信号に含まれる。ｓｉｄｅｂａｎｄ信号は、１つのｓｉｄｅｂａｎｄ信号の中に複数の情報種別が含まれてもよいし、情報種別ごとの複数のｓｉｄｅｂａｎｄ信号が各信号線に分けられてもよい。

ｄａｔａ信号およびｓｉｄｅｂａｎｄ信号については、通信パケットの先頭から最後までの全ビットがデータとして使用されてもよいし、一部のビットについては未使用（入力がない、もしくは出力がない）であってもよい。
ｖａｌｉｄ信号とｒｅａｄｙ信号との双方がＨｉｇｈのクロックサイクルでは、ｄａｔａ信号、ｓｉｄｅｂａｎｄ信号およびｌａｓｔ信号は、１ビット分のデータの受け渡し完了となり、次のクロックサイクルで次のビットのデータが受け渡し可能となる。

ｖａｌｉｄ信号がＨｉｇｈなのにｒｅａｄｙ信号がＬｏｗであるクロックサイクルでは、データ出力側は次のサイクルも同じ値でｄａｔａ信号、ｓｉｄｅｂａｎｄ信号およびｌａｓｔ信号を出力しなければならない。

図３に示す例では、２つの通信パケットの出力（入力）における波形が示されている。１つ目の通信パケットはＴ３～Ｔ１２の期間に示され、２つ目の通信パケットはＴ１５～Ｔ２３の期間に示されている。１つ目の通信パケットは、Ｔ７～Ｔ８の期間において、ｖａｌｉｄ信号がＬｏｗに変化しているので、先頭から最後まで連続的にデータの授受が行われるパケットではない。一方で、２つ目の通信パケットは先頭から最後まで連続的にデータの授受が行われている。

本明細書では、ＭＡＣの仕様として、出力時には上記１つ目の通信パケットの波形のように、パケットの先頭から最後までの間でｖａｌｉｄ信号をＬｏｗにする期間が発生し得る仕様が用いられる。上記仕様では、ＭＡＣ内部を少ないバッファとレイテンシで実現するために、符号化データを元の情報に戻して出力する際、元に戻し終わったデータから都度出力する。上記仕様により、１つの通信パケットは、ｖａｌｉｄ信号がＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈを繰り返してＭＡＣから出力される場合がある。

一方、本明細書では、ＭＡＣの仕様として、入力時に上記２つ目の通信パケットの波形のように通信パケットの先頭から最後までの間にｖａｌｉｄ信号を下げてはいけない仕様が採用される。仮に、先頭データの入力が開始されてからｌａｓｔ信号がＨｉｇｈになる前にｖａｌｉｄ信号がＬｏｗになると、ＭＡＣは、それまでに受け取った通信パケットのデータを内部で破棄する。

入力時におけるＭＡＣの上記仕様のため、図２に示すバッファ部３は、ストアアンドフォワード方式で動作するとともに、１パケット分のデータ出力中はｖａｌｉｄ信号をＨｉｇｈに維持する。この結果、第２のＩ／Ｆ部１ｂではＭＡＣによる通信パケットの転送中断が回避されて通信パケットが正常に送信されることになる。

ところで、バイパス状態では、図２に示す通信装置１１０は、ＰＴＰパケットの滞留時間を上位レイヤで算出できない。通信装置１１０がバイパス状態になってもリーフ側で時刻同期が可能となるためには、通信装置１１０におけるＰＴＰパケットの滞留時間が安定していることが求められる。しかしながら、通信装置１１０では、バッファ部３の動作によりＰＴＰパケットの滞留時間が変動する。

図４および図５は、ＰＴＰパケット１０を受け取った時のデータ転送にかかる時間を示す図である。図４および図５の横軸は時間を示している。図４および図５の上段には、第１のＩ／Ｆ部１ａからバイパス部２へのＰＴＰパケット１０の出力タイミングが示されている。図４および図５の中段には、バイパス部２からバッファ部３へのＰＴＰパケット１０の出力タイミングが示されている。図４および図５の下段には、バッファ部３から第２のＩ／Ｆ部１ｂへのＰＴＰパケット１０の出力タイミングが示されている。

図４には、ＰＴＰパケット１０のみのデータ転送における出力タイミングが示され、図５には、通常パケット２０とＰＴＰパケット１０の連続したデータ転送における出力タイミングが示されている。

図４および図５に示す時刻３０ａは、第１のＩ／Ｆ部１aがＰＴＰパケット１０の出力を開始した時刻である。また、図４に示す時刻３０ｂおよび図５に示す時刻３０ｃは、第２のＩ／Ｆ部１ｂがＰＴＰパケット１０の出力を開始した時刻である。
バイパス部２は、受け取ったデータを上位レイヤもしくはバッファ部３へと振り分ける処理を行うため、図４の中段に示すように、バイパス部２では、データを受け取ってから出力するまでに固定のレイテンシが発生する。また、バッファ部３は、パケットの最後のデータを受け取ってから当該パケットの出力を開始する。
従って、図４の中段と下段に示すように、バイパス部２からバッファ部３へのＰＴＰパケット１０の出力が終了した時刻３０ｂに、第２のＩ／Ｆ部１ｂへのＰＴＰパケット１０の入力が開始される。また、第２のＩ／Ｆ部１ｂでは、ＰＴＰパケット１０の入力開始と同時にＰＴＰパケット１０の出力が開始される。

通信装置１１０内部におけるＰＴＰパケット１０の滞留時間は、第１のＩ／Ｆ部１aと第２のＩ／Ｆ部１ｂとにおけるＰＴＰパケット１０の出力時間の差分と定義されるので、図４に示す場合の滞留時間は「時刻３０ｂ－時刻３０a」となる。
一方、図５に示す場合、通常パケット２０はＰＴＰパケット１０よりもパケットサイズが大きく、図５に上段に示すように、第１のＩ／Ｆ部１aは通常パケット２０の出力直後の時刻３０ａに、ＰＴＰパケット１０を出力している。また、図５に中段に示すように、バイパス部２では、固定のレイテンシが発生した後、ＰＴＰパケット１０が出力される。

しかし、図５に下段に示すように、バッファ部３は、パケットサイズの大きい通常パケット２０の保持と出力に時間を要する。このため、図５に中段に示すＰＴＰパケット１０の出力が終了しても、図５に下段に示すように通常パケット２０の出力が継続される。そして、図５に下段に示すように、バッファ部３は、通常パケット２０の出力が完了した時刻３０ｃに、第２のＩ／Ｆ部１ｂへのＰＴＰパケット１０の入力を開始する。第２のＩ／Ｆ部１ｂでは、ＰＴＰパケット１０の入力開始と同時にＰＴＰパケット１０の出力が開始される。従って、図５に示す場合の滞留時間は「時刻３０ｃ－時刻３０a」となる。

比較例の通信装置１１０では、図４に示す場合や図５に示す場合が発生しうるため、ＰＴＰパケット１０が通信装置１１０の内部で滞留する時間は一定にならない。このため、比較例の通信装置１１０の場合は、バイパス状態になると、リーフ側に位置する他の通信装置における時刻同期の精度が劣化する。

図６は、第１実施形態に係る通信装置１０１の構成例を示すブロック図である。
図６に示した構成は一例であり、複数の機能ブロックが１つの機能ブロックを構成するようにしてもよいし、何れかの機能ブロックが複数の機能を行うブロックに分かれてもよい。また、機能ブロックの少なくとも１つがハードウェアとして実装されてもよい。ハードウェアにより実装する場合、例えば、所定のコンパイラを用いることで、各ステップを実現するためのプログラムからＦＰＧＡ上に自動的に専用回路を生成すればよい。ＦＰＧＡとは、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略である。また、ＦＰＧＡと同様にしてＧａｔｅ Ａｒｒａｙ回路を形成し、ハードウェアとして実現するようにしてもよい。また、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）により実現するようにしてもよい。

通信装置１０１は、ルート側のケーブル１０５とリーフ側のケーブル１０６に接続されている。通信装置１０１は、リーフ側の第１ＰＨＹ（ＰＨｙｓｉｃａｌ Ｌａｙｅｒ）部２０１と、ルート側の第２ＰＨＹ部２０２と、リーフ側の第１ＭＡＣ部２０３と、ルート側の第２ＭＡＣ部２０４とを備えている。

また、通信装置１０１は、パケット解析部２０５と、バイパス部２０６と、リーフ側の第１転送部２０７と、ルート側の第２転送部２０８と、カウンタ部２０９と、カウント保持部２１０とを備えている。さらに、通信装置１０１は、通信バッファ部２１１と、出力制御部２１２と、ＣＰＵ２１３と、メモリ２１４と、アプリケーション部２１５と、バイパス指示部２１６と、バス２１７とを備えている。

なお、通信装置１０１は、リーフ側からルート側への送受信経路と、ルート側からリーフ側への送受信経路との双方を備えているが、説明の便宜上、図６では、ルート側からリーフ側への送受信経路のみが示されている。リーフ側からルート側への送受信経路も、以下説明するルート側からリーフ側への送受信経路と同様の構成を有し、同様の処理を行う。

図６中に太い矢印で示されたデータ受け渡しにおいて、ＰＨＹ部２０１、２０２とＭＡＣ部２０３、２０４との間以外は、図３で説明したＶａｌｉｄ－Ｒｅａｄｙプロトコルが
基本的な動作プロトコルとして利用される。
ＣＰＵ２１３は通信装置１０１全体の制御を担い、ＴＣＰ／ＩＰパケットの送受信やＰＴＰパケットの送受信のために、第１転送部２０７と第２転送部２０８に転送指示を発行する。また、ＣＰＵ２１３はバイパス指示部２１６が有するウォッチドッグタイマの開始、停止、クリアの制御を行う。また、ＣＰＵ２１３はＰＴＰのプロトコル処理（ＴＣ処理やＯＣ処理）も行い、図示を省略した内部時計の時刻補正（同期処理）を行う。通信装置１０１がバイパス状態になると、ＣＰＵ２１３はＰＴＰパケットを検知できなくなるので、内部時計はフリーラン状態となる。ＣＰＵ２１３は、通信パケットを処理する処理手段の一例である。

メモリ２１４は、ＣＰＵ２０１のプログラムや、送受信されるＰＴＰパケットおよびＴＣＰ／ＩＰパケットなどを保持する。図６ではメモリ２１４は１つのみ図示されているが、用途により複数のメモリ２１４が備えられてもよいし、複数のメモリ２１４は互いに種類が異なっていてもよい。

アプリケーション部２１５は、通信装置１０１が計算したアプリケーションデータをアプリケーションパケットとしてサーバ装置１０２などへ送信する。また、アプリケーション部２１５は、他の通信装置１０１が送信したアプリケーションパケットを一度内部へ取り込み、アプリケーションヘッダを書き換えて中継する。アプリケーション部２１５は、アプリケーションパケットの送受信のために、第１転送部２０７と第２転送部２０８に転送指示を発行する。

バイパス指示部２１６は内部にウォッチドッグタイマを有し、タイマが開始してから一定時間内にクリア制御が行われない場合はバイパス指示２５３を発行する。バイパス指示部２１６は、クリア制御が行われると、ウォッチドッグタイマを再び最初から開始する。ＣＰＵ２１３が内部障害でスタックした場合などには、ＣＰＵ２１３はバイパス指示部２１６へのクリア制御ができなくなる。この結果、バイパス指示部２１６からバイパス指示２５３が発行され、通信装置１０１は通常状態からバイパス状態に切り替わる。

通常状態では、ＣＰＵ２１３やアプリケーション部２１５によって通信パケットの中継処理が行われるが、バイパス状態では、第１ＭＡＣ部２０３で受信される通信パケットはバイパス部２０６により第２ＭＡＣ部２０４へと転送される。
バス２１７は通信装置１０１内に備えられた各処理部相互のデータ送受信のためのシステムバスとして動作する。

第１ＰＨＹ部２０１と第２ＰＨＹ部２０２は、他の通信装置１０１とケーブル１０５、１０６を介して接続され、ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルの第１層の処理を行う。
第１ＭＡＣ部２０３および第２ＭＡＣ部２０４は、それぞれ、第１ＰＨＹ部２０１および第２ＰＨＹ部２０２と各々接続され、ＯＳＩ参照モデルの第２層におけるメディアアクセス制御の処理を行う。
ルート側の第１ＰＨＹ部２０１と第１ＭＡＣ部２０３とを併せたものは、入力側の第１通信線から通信パケットが入力されて当該通信パケットを出力する第１通信手段として機能する。リーフ側の第２ＰＨＹ部２０２と第２ＭＡＣ部２０４とを併せたものは、通信パケットが入力されて当該通信パケットを出力側の第２通信線へと出力する第２通信手段として機能する。

パケット解析部２０５は、第１ＭＡＣ部２０３から受け取った通信パケットのプロトコル種別の解析を行い、バイパス部２０７へ通信パケットを出力する際に転送キュー情報やバイパス情報を付与する。
転送キュー情報とは、第１転送部２０７で使用される転送キューを指定した情報であり、詳細は後述する。転送キュー情報は、出力制御部２１２でも参照される。バイパス情報とは、バイパス状態であることを示す情報であり、パケット解析部２０５がパイパス指示部２１６からパイバス指示２５３を受けている場合に付与される。

バイパス部２０６は、バイパス指示部２１６からのバイパス指示２５３の有無により通信パケットの経路を切り替える。即ち、パイバス指示２５３がない場合、バイパス部２０６は、パケット解析部２０５から受け取る通信パケットを第１転送部２０７へ出力し、第２転送部２０８から受け取る通信パケットを送信バッファ部２１１へ出力する。パケット解析部２０５からバイパス部２０６を経て第１転送部２０７へ向かう通信パケットの経路が通常経路である。
つまり、バイパス部２０６は、第１通信手段から出力された通信パケットを第２通信手段に入力する経路を、処理手段がアクセス可能なアクセス個所を経る通常経路と、アクセス個所を経ないバイパス経路とに切替え可能な切替え手段の一例である。

バイパス部２０６は、パイバス指示２５３がある場合、パケット解析部２０５から受け取る通信パケットを送信バッファ部２１１へ出力し、第２転送部２０８から受け取る通信パケットは破棄する。これにより通信装置１０１内で通信パケットのバイパスが実現する。パケット解析部２０５からバイパス部２０６を経て送信バッファ部２１１へ向かう、第１転送部２０７を経ない通信パケットの経路がバイパス経路である。

第１転送部２０７は、ＣＰＵ２１３やアプリケーション部２１５から転送指示を受けると、バイパス部２０６から受け取った通信パケットを、バス２１７を介してメモリ２１４やアプリケーション部２１５へ転送する。第１転送部２０７は、通信パケットの転送先を、通信パケットに付与されている転送キュー情報により決定する。第１転送部２０７は３つの転送キューを有し、第１の転送キューはＰＴＰ用、第２の転送キューはアプリケーション部２１５用、第３の転送キューはその他、として使い分けている。

ＣＰＵ２１３は第１と第３の転送キューに対して転送指示を発行し、アプリケーション部２１５は第２の転送キューに対して転送指示を発行する。第１ＭＡＣ部２０３からＰＴＰパケットが出力されると、パケット解析部２０５により、第１の転送キューの使用を指示する転送キュー情報が付与される。その後、ＰＴＰパケットは、バイパス部２０６を経由して第１転送部２０７に入力され、第１の転送キューに対する転送指示に従って転送が行われる。

第２転送部２０８は、ＣＰＵ２１３やアプリケーション部２１５の指示により、アプリケーション部１２５やメモリ２１４からバス２１７を介して通信パケットを読み取り、バイパス部２０６へ転送する。第２転送部２０８も３つのキューを有し、第１転送部２０７と同様に、第１の転送キューはＰＴＰ用、第２の転送キューはアプリケーション部２１５用、第３の転送キューはその他、として使い分けている。さらに、第２転送部２０８はバイパス部２０６へ通信パケットを出力する際に、転送キュー情報も付与して出力する。

転送キュー情報は第１転送部２０７および第２転送部２０８に共通の識別情報である。転送キュー情報により、第２転送部２０８が出力したパケットがどの転送キューから出力されたものかが判断できる。
カウンタ部２０９はカウンタを有し、通信装置１０１の内部時計から入力されるクロック信号の立ち上がりのたびにカウント値をインクリメントする。カウンタのカウント値２５１は、カウント保持部２１０および出力制御部２１２の両方に向けてカウンタ部２０９から常に出力される。後述するように、カウント値２５１は、ＰＴＰパケットが一定の内部滞留時間で通信装置１０１から出力されるための出力制御に使用される。なお、カウンタ部２０９は、単純にクロックの立ち上がりをカウントするものでもよいし、入力されるクロック信号から割り出される周期時間をもとに時間情報を管理して出力してもよい。

カウント保持部２１０は、内部にＦＩＦＯ（Ｆｉｒｓｔ ｉｎ Ｆｉｒｓｔ ｏｕｔ）メモリを有し、パケット解析部２０５からカウント保持要求２５２を受信すると、カウンタ部２０９から入力されたカウント値２５１を内部のＦＩＦＯメモリへ格納する。カウント保持部２１０は、ＦＩＦＯメモリに格納されたカウント値のうち最先のカウント値２５４を常に出力する。また、カウンタ部２０９は、更新要求２５５を受信すると、ＦＩＦＯメモリから最先のデータを消去して最先のカウント値２５４を更新する。

送信バッファ部２１１は、バイパス部２０６から受け取る通信パケットのデータと、その通信パケットに付与された転送キュー情報およびバイパス情報とを内部にバッファリングする。送信バッファ部２１１は、バッファリングした通信パケットのデータを出力制御部２１２へ出力するが、出力を開始するのは１パケット分以上のデータ（および付与された情報）がバッファリングできてからである。

なお、送信バッファ部２１１は、バッファリングされたデータが占めているデータ量を示すバッファ使用量情報２５０をパケット解析部２５２へ出力する。本実施形態では一例として、送信バッファ部２１１にＦＩＦＯメモリが用いられる。バッファ使用量情報２５０としては、例えばＦＩＦＯメモリで現在使用されている（データが埋まっている）段数が出力される。なお、バッファ使用量情報２５０としては、例えばＦＩＦＯメモリの空いている段数が出力されてもよい。

出力制御部２１２は、送信バッファ部２１１から受け取る通信パケットを第２ＭＡＣ部２０４へ出力する。通信パケットがＰＴＰパケットである場合、出力制御部２１２は、出力タイミング（即ち第２ＭＡＣ部２０４への入力タイミング）を後述するように制御する。
送信バッファ部２１１と出力制御部２１２とを併せたものが、バイパス経路の途上で通信パケットをバッファにより保持し、当該通信パケットのデータを連続データとして第２通信手段に入力する。そして、通信パケットが時刻同期用の同期パケットである場合には、第１通信手段による出力から一定時間経過したら当該通信パケットを第２通信手段に入力する。

以下、パケット解析部２０５と、バイパス部２０６と、送信バッファ部２１１と、出力制御部２１２の詳細な処理動作について、フローチャートを参照しながら説明する。
図７は、パケット解析部２０５における処理動作を示すフローチャートである。
パケット解析部２０５は、図７に示す処理動作を、通信装置１０１の電源がＯＮになった場合に開始する（Ｓ７０１）。パケット解析部２０５は、リセットボタンの押下などによるリセット状態が解除された場合も、図７に示す処理動作を開始する。

パケット解析部２０５は、Ｓ７０２で、第１ＭＡＣ部２０５からのパケット出力を検知したか否かを判定する。検知していない場合（Ｓ７０２：ＮＯ）、処理がＳ７１２に進み、パケット解析部２０５は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ７１２：ＹＥＳ）、パケット解析部２０５は図７に示す処理動作を終了する（Ｓ７１３）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ７１２で終了指示が受信されていない場合（Ｓ７１２：ＮＯ）、処理がＳ７０２へ戻る。

Ｓ７０２でパケット出力が検知された場合（Ｓ７０２：ＹＥＳ）、処理がＳ７０３に進みパケット解析部２０５は、バイパス指示２５３を受信したか否かを判定する。
バイパス指示２５３が受信されなかった場合（Ｓ７０３：ＮＯ）、通信装置１０１は通常状態である。通常状態の場合、処理がＳ７０９に進みパケット解析部２０５は、Ｓ７０２で検知した通信パケットのＭＡＣヘッダのイーサタイプ領域から転送キュー情報を算出する。具体的には、一例としてイーサタイプ領域の値が０ｘ８８ｆ７であればＰＴＰパケットであるので、パケット解析部２０５は、ＰＴＰ用の第１の転送キューを指定する転送キュー情報を得る。

また、イーサタイプ領域の値がアプリケーション部２１５の生成した通信パケットを示す特定値である場合、パケット解析部２０５は、アプリケーション部２１５用の第２の転送キューを指定する転送キュー情報を得る。アプリケーション部２１５の生成した通信パケットを示す特定値としては、ＩＰやＰＴＰといった既存プロトコルで使用される値とは異なる任意の値が用いられる。

また、イーサタイプ領域の値が、０ｘ８８ｆ７および上記特定値のいずれとも異なる値の場合、パケット解析部２０５は、第３の転送キューを指定する転送キュー情報を得る。
Ｓ７０９で転送キュー情報が算出されると、Ｓ７１０でパケット解析部２０５は、Ｓ７０２で検知した通信パケットを転送キュー情報と一緒にバイパス部２０８へ出力する。その後、処理がＳ７１２に進み、上述したように、処理が終了する（Ｓ７１３）か、あるいはＳ７０２に戻る。

上記Ｓ７０３でバイパス指示２５３が受信された場合（Ｓ７０３：ＹＥＳ）、パケット解析部２０５はＳ７０４で、バッファ使用量情報２５０の示すバッファ使用量が閾値以上であるか否かを判定する。閾値は固定値として設定されてもよいし、パケット解析部２０５にレジスタが備えられてＣＰＵ２１３から設定される仕様でもよい。

バッファ使用量が閾値以上である場合（Ｓ７０４：ＹＥＳ）、送信バッファ部２１１の空きが少ないので、処理がＳ７１１に進みパケット解析部２０５は、Ｓ７０２で検知した通信パケットを破棄する。その後、処理がＳ７１２に進み、上述したように、処理が終了する（Ｓ７１３）か、あるいはＳ７０２に戻る。

送信バッファ部２１１の空きが少ない場合にパケット解析部２０５が通信パケットを出力してしまうと、バッファの枯渇がｒｅａｄｙ信号で送信側に伝搬していく。そして、最終的には、第１ＭＡＣ部２０３とパケット解析部２０５との間でデータ欠落が発生する恐れがある。データ欠落が発生した通信パケットを隣接する通信装置１０１へ出力すると、そのパケットを受信した通信装置１０１が誤動作を起こすリスクがある。
このため、送信バッファ部２１１の空きが少ない場合はＳ７１１で通信パケットの破棄が行われる。つまり、パケット解析部２０５は、送信バッファ部２１１が有するバッファの容量が不足する場合に通信パケットを破棄する。

なお、バイパス部２０６と第１転送部２０７との間に受信バッファ部が備えられ、送信バッファ部２１１と同様にバッファ使用量がパケット解析部２０５へ入力され、通常状態ではそのバッファ使用量をもとに通信パケットの破棄か否かが判定されてもよい。その場合は、Ｓ７０３とＳ７０９の間でＳ７０４と同じように受信バッファ部からのバッファ使用量が閾値を超えるか否かが判定される。

上記Ｓ７０４で、バッファ使用量が閾値以上でないと判定された場合（Ｓ７０４：ＮＯ）は、処理がＳ７０５に進みパケット解析部２０５は、上述したＳ７０９と同様に転送キュー情報を算出する。その後、Ｓ７０６でパケット解析部２０５は、通信パケットのＭＡＣヘッダのイーサタイプ領域に基づいて、通信パケットがＰＴＰパケットであるか否かを判定する。つまり、イーサタイプ領域の値が０ｘ８８ｆ７か否かを判定する。

Ｓ７０６で、ＰＴＰパケットであると判定された場合（Ｓ７０６：ＹＥＳ）、パケット解析部２０５はＳ７０７でカウント保持部２１０に対してカウント保持要求２５２を出力し、処理がＳ７０８に進む。一方、ＰＴＰパケットでないと判定された場合（Ｓ７０６：ＮＯ）、Ｓ７０７はスキップされて処理がＳ７０８に進む。

Ｓ７０８でパケット解析部２０５は、Ｓ７０２で検知した通信パケットをＳ７０５で算出した転送キュー情報と一緒にバイパス部２０８へ出力し、更にバイパス情報も一緒に出力する。転送キュー情報は、通信パケットの種類判別にも用いられる。つまり、パケット解析部２０５は、通信パケットに、当該通信パケットが同期パケットであるか否かを判別するための判別情報を付加する。また、本実施形態では後述するように出力制御部２１２が、バイパス情報によって滞留時間制御の要否を判別する。

Ｓ７０８の後、処理がＳ７１２に進み、上述したように、処理が終了する（Ｓ７１３）か、あるいはＳ７０２に戻る。
図７に示す処理動作により、パケット解析部２０５は条件に応じて転送キュー情報やバイパス情報を通信パケットと一緒に出力する。なお、第１ＭＡＣ部２０３の出力が３２ビットである場合、転送キュー情報を算出するためにＭＡＣヘッダのイーサタイプ領域の読み取りが必要となる。このため、通信パケットがパケット解析部２０５に入力されてから出力されるまでに少なくとも３サイクルの固定レイテンシが発生する。

図８は、バイパス部２０６における処理動作を示すフローチャートである。
バイパス部２０６は、図８に示す処理動作を、通信装置１０１の電源がＯＮになった場合およびリセット状態が解除された場合に開始する（Ｓ８０１）。
バイパス部２０６はＳ８０２で、パケット解析部２０７からのパケット出力を検知したか否かを判定する。そして、パケット出力が検知された場合（Ｓ８０２：ＹＥＳ）、バイパス部２０６はＳ８０３で、バイパス指示２５３を受信中か否かを判定する。

バイパス指示２５３を受信中である場合（Ｓ８０３：ＹＥＳ）、通信装置１０１はバイパス状態なので処理がＳ８０４に進み、バイパス部２０６は、Ｓ８０２で検知した通信パケットを付与情報とともに送信バッファ部２１１へ出力する。付与情報とは、転送キュー情報やバイパス情報である。

一方、バイパス指示２５３を受信中でない場合（Ｓ８０３：ＮＯ）、通信装置１０１は通常状態なので処理がＳ８０５に進み、バイパス部２０６は、Ｓ８０２で検知した通信パケットを付与情報とともに第１転送部２０７へ出力する。
Ｓ８０４またはＳ８０５で通信パケットが出力されると処理はＳ８０６に進む。また、上記Ｓ８０２でパケット出力が検知されない場合（Ｓ８０２：ＮＯ）、Ｓ８０３～Ｓ８０５はスキップされて処理がＳ８０６に進む。

Ｓ８０６でバイパス部２０６は、第２転送部２１０からのパケット出力を検知したか否かを判定する。そして、パケット出力が検知された場合（Ｓ８０６：ＹＥＳ）、バイパス部２０６はＳ８０７で、バイパス指示２５３を受信中か否かを判定する。
バイパス指示２５３を受信中である場合（Ｓ８０７：ＹＥＳ）、通信装置１０１はバイパス状態なので処理がＳ８０８に進み、バイパス部２０６は、Ｓ８０２で検知した通信パケットを破棄する。

一方、バイパス指示２５３を受信中でない場合（Ｓ８０７：ＮＯ）、通信装置１０１は通常状態なので処理がＳ８０９に進み、バイパス部２０６は、Ｓ８０２で検知した通信パケットを付与情報とともに送信バッファ部２１１へ出力する。
Ｓ８０８またはＳ８０９を経た後、処理はＳ８１０に進み、バイパス部２０６は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ８１０：ＹＥＳ）、バイパス部２０６は図８に示す処理動作を終了する（Ｓ８１１）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ８１０で終了指示が受信されていない場合（Ｓ８１０：ＮＯ）、処理がＳ８０２へ戻る。

図９は、送信バッファ部２１１における処理動作を示すフローチャートである。
送信バッファ部２１１は、図９に示す処理動作を、通信装置１０１の電源がＯＮになった場合およびリセット状態が解除された場合に開始する（Ｓ９０１）。
Ｓ９０２で送信バッファ部２１１は、自身が有するバッファ内に１パケット以上のデータが存在するか否かを判定する。１パケット以上のデータが存在するか否かの判定は、バイパス部２０６と送信バッファ部２１１との間のＶａｌｉｄ－Ｒｅａｄｙプロトコルに含まれるｌａｓｔ信号の授受回数に基づく。

バッファ内に１パケット以上のデータが存在していない場合（Ｓ９０２：ＮＯ）、処理がＳ９０６に進み、送信バッファ部２１１は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ９０６：ＹＥＳ）、送信バッファ部２１１は図９に示す処理動作を終了する（Ｓ９０７）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ９０６で終了指示が受信されていない場合（Ｓ９０６：ＮＯ）、処理がＳ９０２へ戻る。

バッファ内に１パケット以上のデータが存在している場合（Ｓ９０２：ＹＥＳ）、処理がＳ９０３に進み送信バッファ部２１１は、出力制御部２１４へパケット出力を開始する。送信バッファ部２１１からのパケット出力では、ｖａｌｉｄ信号が、通信パケットの先頭から最後まで常にＨｉｇｈで出力される。送信バッファ部２１１は、１パケット以上のデータが自身のバッファ内に貯まっていることを確認してからパケット出力を開始するので、パケットの先頭から最後までｖａｌｉｄ信号をＨｉｇｈで出力することが可能となる。
つまり、本実施形態では、バイパス経路の途上で通信パケットをバッファにより保持し、当該通信パケットのデータを連続データとして第２通信手段に入力するために、当該バッファとしてストアアンドフォワード型のバッファが用いられる。ストアアンドフォワード型のバッファが用いられることで、１パケット分のデータが容易に確認できる。
なお、ストアアンドフォワード型のバッファでなくても、例えばｌａｓｔ信号が参照されることで、通信パケットの先頭から末尾までが確認可能であり、ｖａｌｉｄ信号がＨｉｇｈに維持されることで通信パケットは連続データとして出力可能である。

その後、処理はＳ９０４に進み、１パケット分のデータが出力されるまで待機（Ｓ９０４：ＮＯ）される。そして、１パケット分のデータが出力されると（Ｓ９０４：ＹＥＳ）、処理がＳ９０５に進み送信バッファ部２１１は、出力制御部２１４へパケット出力を停止する。その後、処理がＳ９０６に進み、上述したように、処理が終了する（Ｓ９０７）か、あるいはＳ９０２に戻る。

図１０は、出力制御部２１２における処理動作を示すフローチャートである。
出力制御部２１２は、図１０に示す処理動作を、通信装置１０１の電源がＯＮになった場合およびリセット状態が解除された場合に開始する（Ｓ１００１）。
Ｓ１００２で出力制御部２１２は、送信バッファ部２１３からパケット出力を検知したか否かを判定する。検知していない場合（Ｓ１００２：ＮＯ）、処理がＳ１００８に進み、出力制御部２１２は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ１００８：ＹＥＳ）、出力制御部２１２は図１０に示す処理動作を終了する（Ｓ１００９）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ１００８で終了指示が受信されていない場合（Ｓ１００８：ＮＯ）、処理がＳ１００２へ戻る。

Ｓ１００２でパケット出力が検知された場合（Ｓ１００２：ＹＥＳ）、処理がＳ１００３に進み出力制御部２１２は、検知した通信パケットにバイパス情報が付与されているか否かを判定する。バイパス情報が通信パケットと一緒に送られてくることで、出力制御部２１２は、ＰＴＰパケットを一定時間とどめておく必要があるか否かを判定することが可能となる。
出力制御部２１２に入るＰＴＰパケットには、バイパス経路を経たものと、ＣＰＵ２１３の指示により送信されたものと２種類存在し、バイパス経路を経たものが一定時間とどめる対象となる。そのため、本実施形態では、通信装置１０１内でＰＴＰパケットの滞留時間を固定的に制御しなければならないＰＴＰパケットの判別にバイパス情報が用いられる。

なお、出力制御部２１２にバイパス指示２５３が入力されることでバイパス状態が判定される仕様も考えられる。この仕様の場合は、バイパス情報を通信パケットと一緒に送る必要はない。ただし、バイパス状態になるタイミングによっては、ＣＰＵ２１３の転送指示によって送信される（即ち通常経路を経た）ＰＴＰパケットが出力タイミングの制御対象になる虞がある。通常経路を経たＰＴＰパケットが出力タイミングの制御対象になると、このＰＴＰパケットについてはカウント保持部２１０にカウント値が保持されていないため動作異常の原因となる。

上記Ｓ１００３でバイパス情報が付与されていない場合（Ｓ１００３：ＮＯ）、通信パケットは通常経路を経ているので出力タイミングの制御は不要である。この場合、処理がＳ１００７に進み出力制御部２１２は、第２ＭＡＣ部２０４へ通信パケットを分割せずに１パケット分出力する。ここで「分割せずに」とは、通信パケットの先頭から最後までｖａｌｉｄ信号をＨｉｇｈで出力することを意味する。
また、出力制御部２１２が第２ＭＡＣ部２０４へ通信パケットを出力することは、第２ＭＡＣ部２０４へ通信パケットを入力することと同義である。つまり、出力制御部２１２は、通信パケットの先頭データから最終データまでｖａｌｉｄ信号をＨｉｇｈに維持して第２通信手段に入力することで当該通信パケットのデータを連続データとして入力する。

第２ＭＡＣ部２０４においては、Ｈｉｇｈのｖａｌｉｄ信号が通信パケットの途中でＬｏｗに変化した場合、パケット転送中断と判定してそれまでに受信したパケットデータを破棄する仕様になっている。この仕様の第２ＭＡＣ部２０４に対し、通信パケットの先頭から最後までｖａｌｉｄ信号がＨｉｇｈで入力されることにより、正しくパケット送信が可能となる。

Ｓ１００７で第２ＭＡＣ部２０４へ通信パケットが出力(入力)された後、処理がＳ１００８へ進み、上述したように、処理が終了する（Ｓ１００９）か、あるいはＳ１００２に戻る。
上記Ｓ１００３でバイパス情報が付与されている場合（Ｓ１００３：ＹＥＳ）、処理がＳ１００４に進み出力制御部２１２は、検知したパケットに付与されている転送キュー情報がＰＴＰパケット向けを示しているか否かを判定する。

Ｓ１００４で転送キュー情報がＰＴＰパケット向けを示していない場合（Ｓ１００４：ＮＯ）、ＰＴＰパケット以外の通信パケットであるので出力タイミングの制御は不要である。この場合も処理がＳ１００７に進み、上述した処理が行われる。
一方、Ｓ１００４で転送キュー情報がＰＴＰパケット向けを示している場合（Ｓ１００４：ＹＥＳ）、バイパス経路を経たＰＴＰパケットであるため出力タイミングの制御が必要となり、処理がＳ１００５に進む。

Ｓ１００５で出力制御部２１２は、カウント保持部２１０から入力されるカウント値２５４と、カウンタ部２０９から入力されるカウント値２５１との差分が閾値以上になるまで待機状態（Ｓ１００５：ＮＯ）となる。そして、カウント値２５１、２５４の差分が閾値以上になると（Ｓ１００５：ＹＥＳ）、処理がＳ１００６に進む。

閾値は事前に固定値として設計されてもよいし、出力制御部２１２にレジスタが備えられてＣＰＵ２１３から設定されてもよい。閾値の設定値は少なくとも通信装置１０１が最大で扱うパケット長から算出される。例えば、通信装置１０１で扱う最大パケット長が８０００バイト、ＰＨＹ部２０１、２０２での接続リンク速度が１０Ｇであれば、閾値の最小値は下記となる。

最小閾値＝（８０００×８）÷（１０×１０^９）=６．４マイクロ秒
パケット解析部２０５やバイパス部２０６など、経路の途中に固定レイテンシの発生する要素が存在する場合、６．４マイクロ秒に固定レイテンシの値が加算されてもよい。
また、ストアアンドフォワードタイプのバッファが送信バッファ部２１１の他にも経路上に存在する場合には、最小閾値が、６．４マイクロ秒×バッファ数＋固定レイテンシと算出される。
つまり、一定の滞留時間として、第１通信手段および第２通信手段におけるリンク速度、通信パケットにおける最大パケット長、および、第１通信手段から第２通信手段までに生じる固定レイテンシの少なくとも１つに基づいた時間が用いられることが望ましい。

上記Ｓ１００６で出力制御部２１２は、第２ＭＡＣ部２０４へパケットを分割せずに１パケット分出力し、更新要求２５５を出力する。その後、処理がＳ１００８へ進み、上述したように、処理が終了する（Ｓ１００９）か、あるいはＳ１００２に戻る。
上記説明のように、出力制御部２１２は送信バッファ部２１３から入力された通信パケットを第２ＭＡＣ部２０４へ入力する。通信部１０１内での滞留時間の固定が必要となるバイパス中のみ出力制御部２１２はＰＴＰパケットに対して第２ＭＡＣ部２０４への出力(入力)タイミングを制御する。

なお、送信バッファ部２１３からは通信パケットの先頭から最後までｖａｌｉｄ信号がＨｉｇｈで入力されてくるので、出力制御部２１２は、内部のセレクタで信号が結線される仕様でもよい。即ち、第２ＭＡＣ部２０４へｖａｌｉｄ信号が内部のセレクタで結線され、第２ＭＡＣ部２０４のＲｅａｄｙ信号が送信バッファ部２１１へ内部のセレクタで結線される。
この仕様の場合は、Ｓ１００６とＳ１００７において内部のセレクタにより送信バッファ部２１３と第２ＭＡＣ部２０４が論理上接続される。そして、Ｓ１００６およびＳ１００７を除く他のステップでは、第２ＭＡＣ部２０４へのｖａｌｉｄ信号および送信バッファ部２１１へのＲｅａｄｙ信号はＬｏｗが出力される。
本実施形態では、出力制御部２１２が送信バッファ部２１３から通信パケットを受け取り、滞留時間を制御して第２ＭＡＣ部２０４へ入力するが、出力制御部２１２は、送信バッファ部２１３自体の出力タイミングを制御するものであってもよい。この場合、送信バッファ部２１３から通信パケットが第２ＭＡＣ部２０４へ直接入力される。

以上説明したように、バイパス指示部２１６からバイパス指示２５３が出力されると、バイパス部２０６は、第１ＭＡＣ部２０３から受け取るパケットを第１転送部２０７ではなく送信バッファ部２１１へ出力し、通信装置１０１内でバイパスが行われる。バイパス状態ではＰＴＰパケットに限り、カウント保持部２１０でパケットを受信したときのカウント値が保持される。出力制御部２１２は保持されたカウント値と現在のカウント値との差分が閾値を超えてから第２ＭＡＣ部２０４へＰＴＰパケットを出力(入力)する。

以上の処理により、通信装置１０１は、バイパス状態においてＰＴＰパケットが通信装置１０１内で滞留する時間を一定に保つ。そのため、通信装置１０１がバイパス状態でＴＣによる時刻補正処理を行えなくても、他の通信装置１０１ではＰＴＰによる時刻同期を高精度に保つことが可能となる。

バイパス状態でＰＴＰパケットの滞留時間を一定に保つ別の仕様として、例えば通信装置１０１内にカウントダウンタイマが複数具備される仕様も考えられる。この仕様では、ＰＴＰパケットが受信された（検知された）タイミングでカウントダウンタイマが開始され、タイマが発火していたら対応するＰＴＰパケットが出力される。
この仕様では、カウントダウンタイマとＰＴＰパケットとの対応を取るために、例えば識別情報がｓｉｄｅｂａｎｄ信号としてパケットに付与される。カウントダウンタイマの数は送信バッファ部２１１に格納できるＰＴＰパケット数をもとに設定されてもよいし、固定数でもよい。カウントダウンされる時間は、上述した最小閾値と同様に、最大パケット長と接続リンク速度と固定レイテンシから算出可能である。

第１実施形態では、送信バッファ部２１１を１つ備える例が示されているが、ＰＴＰパケットを止める処理が発生するため、通信帯域が最大限に使用されている状態では次第に送信バッファ部２１１に通信パケットが溜まっていくことが予想される。送信バッファ部２１１はＦＩＦＯメモリであるため、先に入った通信パケットが出力されないと後続のＰＴＰパケットが出力できないからである。

そこで、以下説明する第２実施形態では、送信バッファ部を２つ備えた構成が採用される。以下では、第１実施形態との相違点に着目した説明を行い、第１実施形態と同様の要素については同一の符号を付与することで重複説明を省略する。

図１１は、第２実施形態に係る通信装置１０１の構成例を示すブロック図である。
第２実施形態に係る通信装置１０１は、第１送信バッファ部３０１と第２送信バッファ部３０２とを備え、第１送信バッファ部３０１はＰＴＰパケット専用として使用される。つまり、第２実施形態では、バッファとして、同期パケットを保持する第１のバッファと、同期パケット以外の通信パケットを保持する第２のバッファとを備えている。
各送信バッファ部３０１、３０２は、第１実施形態における送信バッファ部２１１と同様の機能を有し、各々がバッファ使用量情報３５０、３５１として、バッファで使用されている段数を出力する。なお、第１送信バッファ部３０１と第２送信バッファ部３０２とでバッファ総量は、統一の必要はない。

第２実施形態に係る通信装置１０１は、振り分け部３０３を備えている。振り分け部３０３はバイパス部２０６が出力する通信パケットを付与情報と共に第１送信バッファ部３０１と第２送信バッファ部３０２とに振り分ける。
第２実施形態に係る通信装置１０１では、パケット解析部３０４および出力制御部３０５で、第１実施形態とは機能が相違している。第２実施形態のパケット解析部３０４は、第１実施形態のパケット解析部２０５と同様に、第１ＭＡＣ部２０３から出力される通信パケットに転送キュー情報やバイパス情報を付与する。但し、第２実施形態のパケット解析部３０４は、通信パケットの破棄判定に、第１送信バッファ部３０１と第２送信バッファ部３０２それぞれから出力されるバッファ使用量情報３５０、３５１を用いる。

第２実施形態では、バイパス状態で第１ＭＡＣ部２０３が出力する通信パケットは、バイパス部２０６により、第１転送部２０７を経ずに第１送信バッファ部３０１もしくは第２送信バッファ部３０２へ出力される。これにより通信装置１０１内で通信パケットのバイパスが実現する。

以下、振り分け部３０３と、パケット解析部３０４と、出力制御部３０５の詳細な処理動作について、フローチャートを参照しながら説明する。
図１２は、第２実施形態のパケット解析部３０４における処理動作を示すフローチャートである。

図１２では、図７のフローチャートのステップと同様の処理を行うステップについては同一符号を付しており、重複説明は省略する。
図１２のフローではＳ７０４が無く、Ｓ７０３でバイパス指示が受信中の場合（Ｓ７０３：ＹＥＳ）、処理がＳ７０５に進む。

また、図１２のフローでは、Ｓ７０６でイーサタイプ領域がＰＴＰパケットを示す（つまり、０ｘ８８ｆ７である）か否かの判定で、ＰＴＰパケットを示していた場合（Ｓ７０６：ＹＥＳ）、処理がＳ１２０１に進む。Ｓ１２０１でパケット解析部３０４は、第１送信バッファ部３０１から出力されたバッファ使用量情報３５０に基づいて、第１送信バッファ部３０１の使用量が閾値以上であるか否かを判定する。

第１送信バッファ部３０１の使用量が閾値以上でない場合（Ｓ１２０１：ＮＯ）、パケット解析部３０４はＳ７０７で、カウント保持部２１０に対してカウント保持要求２５２を出力する。一方、第１送信バッファ部３０１の使用量が閾値以上である場合（Ｓ１２０１：ＹＥＳ）、処理がＳ７１１に進みパケット解析部３０４は、Ｓ７０２で検知したＰＴＰパケットを破棄する。つまり、パケット解析部３０４は、第１のバッファの容量が不足する場合に同期パケットを破棄する。

上記Ｓ７０６でイーサタイプ領域がＰＴＰパケットを示していなかった場合（Ｓ７０６：ＮＯ）、処理がＳ１２０２に進む。Ｓ１２０２でパケット解析部３０４は、第２送信バッファ部３０２から出力されたバッファ使用量情報３５１に基づいて、第２送信バッファ部３０２の使用量が閾値以上であるか否かを判定する。

第２送信バッファ部３０２の使用量が閾値以上でない場合（Ｓ１２０２：ＮＯ）、パケット解析部３０４はＳ７０７をスキップしてＳ７０８で、通信パケットを転送キュー情報およびバイパス情報と一緒にバイパス部２０６へ出力する。一方、第２送信バッファ部３０２の使用量が閾値以上である場合（Ｓ１２０２：ＹＥＳ）、処理がＳ７１１に進みパケット解析部３０４は、Ｓ７０２で検知した通信パケットを破棄する。つまり、パケット解析部３０４は、第２のバッファの容量が不足する場合に同期パケット以外の通信パケットを破棄する。

Ｓ１２０１およびＳ１２０２で用いられる閾値は、固定値として設定されてもよいし、パケット解析部３０４にレジスタが備えられてＣＰＵ２１３から設定される仕様であってもよい。また、閾値はＳ１２０１とＳ１２０２とで異なる値であってもよい。

図１３は、第２実施形態の振り分け部３０３における処理動作を示すフローチャートである。
振り分け部３０３は、図１３に示す処理動作を、通信装置１０１の電源がＯＮになった場合およびリセット状態が解除された場合に開始する（Ｓ１３０１）。
Ｓ１３０２で振り分け部３０３は、パイパス部２０６からパケット出力を検知したか否かを判定する。パケット出力を検知していない場合（Ｓ１３０２：ＮＯ）、処理がＳ１３０６に進み、振り分け部３０３は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ１３０６：ＹＥＳ）、振り分け部３０３は図１３に示す処理動作を終了する（Ｓ１３０７）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ１３０６で終了指示が受信されていない場合（Ｓ１３０６：ＮＯ）、処理がＳ１３０２へ戻る。

Ｓ１３０２でパケット出力を検知した場合（Ｓ１３０２：ＹＥＳ）、振り分け部３０３はＳ１３０３で、検知したパケットに付与された転送キュー情報がＰＴＰパケット向けを示しているか否かを判定する。
転送キュー情報がＰＴＰパケット向けを示している場合（Ｓ１３０３：ＹＥＳ）、検知された通信パケットはＰＴＰパケットであるので、振り分け部３０３はＳ１３０４で、検知したＰＴＰパケットを付与情報とともに第１送信バッファ部３０１へ出力する。ＰＴＰパケットの出力後、処理がＳ１３０６に進み、上述したように、処理が終了する（Ｓ１３０７）か、あるいはＳ１３０２に戻る。

上記Ｓ１３０３で転送キュー情報がＰＴＰパケット向けを示していない場合（Ｓ１３０３：ＮＯ）、検知された通信パケットはＰＴＰパケット以外である。このため振り分け部３０３はＳ１３０５で、通信パケットを付与情報とともに第２送信バッファ部３０２へ出力する。通信パケットの出力後、処理がＳ１３０６に進み、上述したように、処理が終了する（Ｓ９１３０７）か、あるいはＳ１３０２に戻る。

図１３に示す処理動作によって、振り分け部３０３は、バイパス部２０６から受け取る通信パケットを、第１送信バッファ部３０１と第２送信バッファ部３０２とに振り分ける。

図１４は、第２実施形態の出力制御部３０５における処理動作を示すフローチャートである。
出力制御部３０５は、図１４に示す処理動作を、通信装置１０１の電源がＯＮになった場合およびリセット状態が解除された場合に開始する（Ｓ１４０１）。
Ｓ１４０２で出力制御部３０５は、第１送信バッファ部３０１からパケット出力を検知したか否かを判定する。パケット出力を検知した場合（Ｓ１４０２：ＹＥＳ）、出力制御部３０５はＳ１４０３で、検知した通信パケットにバイパス情報が付与されているか否かを判定する。

バイパス情報が付与されている場合（Ｓ１４０３：ＹＥＳ）、検知した通信パケットはバイパス経路で伝達されてきたＰＴＰパケットなので出力(入力)タイミングの制御が必要となり、処理がＳ１４０４に進む。Ｓ１４０４で出力制御部３０５は、カウント保持部２１０から入力されるカウント値２５４と、カウンタ部２０９から入力されるカウント値２５１との差分が閾値以上になるまで待機状態（Ｓ１４０４：ＮＯ）となる。

Ｓ１４０４における閾値の最小値は、図１０のＳ１００５における閾値の最小値と同様でよい。但し、第２実施形態では振り分け部３０４が備えられるので、固定レイテンシが加算される場合は、振り分け部３０４の分だけ加算値が大きくなる。
カウント値２５１、２５４の差分が閾値以上になると（Ｓ１４０４：ＹＥＳ）、処理がＳ１４０５に進む。Ｓ１４０５で出力制御部３０５は、第２ＭＡＣ部２０４へＰＴＰパケットを分割せずに１パケット分出力(入力)し、更新要求２５５を出力する。

その後、処理がＳ１４０９へ進み、出力制御部３０５は、終了指示を受信したか否かを判定する。終了指示を受信した場合（Ｓ１４０９：ＹＥＳ）、出力制御部３０５は図１４に示す処理動作を終了する（Ｓ１４１０）。終了指示としては、ＣＰＵ２１３によるリセット要求やユーザによる基板上のリセットボタンの押下などがある。Ｓ１４０９で終了指示が受信されていない場合（Ｓ１４０９：ＮＯ）、処理がＳ１４０２へ戻る。

上記Ｓ１４０３でバイパス情報が付与されていない場合（Ｓ１４０３：ＮＯ）、ＰＴＰパケットが通常経路で送られて来たので出力タイミングの制御は不要であり、処理がＳ１４０６に進む。Ｓ１４０６で出力制御部３０５は、第２ＭＡＣ部２０４へＰＴＰパケットを分割せずに１パケット分出力(入力)する。

上記Ｓ１４０２でパケット出力が検知されない場合（Ｓ１４０２：ＮＯ）、優先されるＰＴＰパケットの出力がないので処理がＳ１４０７に進み、出力制御部３０５は、第２送信バッファ部３０２からパケット出力を検知したか否かを判定する。Ｓ１４０７でもパケット出力が検知されない場合（Ｓ１４０７：ＮＯ）、処理がＳ１４０９へ進み、上述したように、処理が終了する（Ｓ１４１０）か、あるいはＳ１４０２に戻る。

第２送信バッファ部３０２からパケット出力を検知した場合（Ｓ１４０７：ＹＥＳ）、処理がＳ１４０８に進み出力制御部３０５は、第２ＭＡＣ部２０４へ通信パケットを分割せずに１パケット分出力(入力)する。その後、処理がＳ１４０９へ進み、上述したように、処理が終了する（Ｓ１４１０）か、あるいはＳ１４０２に戻る。

図１４の処理動作により、出力制御部３０５は、第１のバッファに保持された同期パケットを、第２のバッファに保持された通信パケットに優先して第２通信手段に入力する。その結果、ＴＣＰパケットやアプリケーション部２１５の生成する通信パケットなどをＰＴＰパケットが追い越し可能となる。また、図１４の処理動作により、通信装置１０１内でのＰＴＰパケットの滞留時間が一定となる。そのため、第２実施形態の場合も、通信装置１０１がバイパス状態でＴＣによる時刻補正処理を行えなくても、他の通信装置１０１ではＰＴＰによる時刻同期を高精度に保つことが可能となる。

（その他の実施形態）
本発明は例えば、システム、装置、方法、プログラム若しくは記録媒体(記憶媒体)などとしての実施形態をとることが可能である。具体的には、複数の機器(例えば、ホストコンピュータ、インターフェース機器、Ｗｅｂアプリケーションなど)から構成されるシステムに適用されてもよいし、また、１つの機器からなる装置に適用されてもよい。

また本発明は、上述した実施形態の１以上の機能を実現するプログラム（コンピュータプログラム）を、ネットワークまたは記録媒体（記憶媒体）を介して、システムまたは装置に供給することによっても実現可能である。そのシステムまたは装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出して実行する。この場合、記録媒体から読み出されたプログラム（プログラムコード）自体が実施形態の機能を実現することになる。また、当該プログラムを記録した記録媒体は本発明を構成することができる。

また、コンピュータが読み出したプログラムを実行することにより、実施形態の機能が実現されるだけでなく、プログラムの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって上記した実施形態の機能が実現されてもよい。

さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現されてもよい。

本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムが格納されることになる。
なお、上記実施形態の開示は、以下の構成および方法を含む。

（構成１）
第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、
前記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、
前記パケットを処理する処理手段と、
前記第１通信手段から出力された前記パケットを前記第２通信手段に入力する経路を、前記処理手段がアクセス可能なアクセス個所を経る通常経路と、前記アクセス個所を経ないバイパス経路とに切替え可能な切替え手段と、
前記バイパス経路の途上で前記パケットをバッファにより保持し、当該パケットのデータを連続データとして前記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、前記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整手段と、
を備えることを特徴とする通信装置。

（構成２）
前記バッファがストアアンドフォワード型のバッファであることを特徴とする構成１に記載の通信装置。

（構成３）
前記パケットに、当該パケットが前記同期パケットであるか否かを判別するための判別情報を付加する情報付加手段を更に備えたことを特徴とする構成１または２に記載の通信装置。

（構成４）
前記バッファの容量が不足する場合に前記パケットを破棄することを特徴とする構成１から３のいずれかに記載の通信装置。

（構成５）
前記バッファとして、前記同期パケットを保持する第１のバッファと、当該同期パケット以外の前記パケットを保持する第２のバッファとを備えたことを特徴とする構成１から４のいずれかに記載の通信装置。

（構成６）
前記第１のバッファの容量が不足する場合に前記同期パケットを破棄することを特徴とする構成５に記載の通信装置。

（構成７）
前記第２のバッファの容量が不足する場合に前記同期パケット以外の前記パケットを破棄することを特徴とする構成５または６に記載の通信装置。

（構成８）
前記調整手段は、前記第１のバッファに保持された前記同期パケットを、前記第２のバッファに保持されたパケットに優先して前記第２通信手段に入力することを特徴とする構成５から７のいずれかに記載の通信装置。

（構成９）
前記調整手段は、前記一定時間として、前記第１通信手段および前記第２通信手段におけるリンク速度、前記パケットにおける最大パケット長、および、前記第１通信手段から前記第２通信手段までに生じる固定レイテンシの少なくとも１つに基づいた時間を用いることを特徴とする構成１から８のいずれかに記載の通信装置。

（構成１０）
前記調整手段は、前記パケットの先頭データから最終データまでｖａｌｉｄ信号をＨｉｇｈに維持して前記第２通信手段に入力することで当該パケットのデータを連続データとして入力することを特徴とする構成１から９のいずれかに記載の通信装置。

（構成１１）
通信線を介してデイジーチェーン接続された複数の、構成１から１０のいずれか１項に記載の通信装置と、
複数の前記通信装置のそれぞれと前記パケットを通信するサーバ装置と、
を備えることを特徴とする通信システム。
（方法１）
第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、
前記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、
前記パケットを処理する処理手段と、
を備える通信装置の制御方法であって、
前記第１通信手段から出力された前記パケットを前記第２通信手段に入力する経路を、前記処理手段がアクセス可能なアクセス個所を経る通常経路と、前記アクセス個所を経ないバイパス経路とに切替え可能な切替え工程と、
前記バイパス経路の途上で前記パケットをバッファにより保持し、当該パケットのデータを連続データとして前記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、前記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整工程と、
を備えることを特徴とする制御方法。
（構成１２）
コンピュータを構成１から１０の何れかに記載の通信装置の各手段として機能させるためのプログラム。

１００…ネットワークシステム、１０１…通信装置、１０２…サーバ装置、
１０３…スイッチ装置、
１０４…グランドマスタ装置、
１０５、１０６…ケーブル、
２０１、２０２…ＰＨＹ部、
２０３、２０４…ＭＡＣ部、
２０５、３０４…パケット解析部
２０６…バイパス部、
２０７、２０８…転送部、
２０９…カウンタ部、
２１０…カウント保持部、
２１１、３０１、３０２…通信バッファ部
２１２、３０５…出力制御部
２１３…ＣＰＵ、
２１４…メモリ、
２１５…アプリケーション部、
２１６…バイパス指示部、
２１７…バス、
３０３…振り分け部

Claims (13)

1. 第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、
   前記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、
   前記パケットを処理する処理手段と、
   前記第１通信手段から出力された前記パケットを前記第２通信手段に入力する経路を、前記処理手段がアクセス可能なアクセス個所を経る通常経路と、前記アクセス個所を経ないバイパス経路とに切替え可能な切替え手段と、
   前記バイパス経路の途上で前記パケットをバッファにより保持し、当該パケットのデータを連続データとして前記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、前記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整手段と、
   を備えることを特徴とする通信装置。
2. 前記バッファがストアアンドフォワード型のバッファであることを特徴とする請求項１に記載の通信装置。
3. 前記パケットに、当該パケットが前記同期パケットであるか否かを判別するための判別情報を付加する情報付加手段を更に備えることを特徴とする請求項１に記載の通信装置。
4. 前記バッファの容量が不足する場合に前記パケットを破棄することを特徴とする請求項１に記載の通信装置。
5. 前記バッファとして、前記同期パケットを保持する第１のバッファと、当該同期パケット以外の前記パケットを保持する第２のバッファとを備えることを特徴とする請求項１に記載の通信装置。
6. 前記第１のバッファの容量が不足する場合に前記同期パケットを破棄することを特徴とする請求項５に記載の通信装置。
7. 前記第２のバッファの容量が不足する場合に前記同期パケット以外の前記パケットを破棄することを特徴とする請求項５に記載の通信装置。
8. 前記調整手段は、前記第１のバッファに保持された前記同期パケットを、前記第２のバッファに保持されたパケットに優先して前記第２通信手段に入力することを特徴とする請求項５に記載の通信装置。
9. 前記調整手段は、前記一定時間として、前記第１通信手段および前記第２通信手段におけるリンク速度、前記パケットにおける最大パケット長、および、前記第１通信手段から前記第２通信手段までに生じる固定レイテンシの少なくとも１つに基づいた時間を用いることを特徴とする請求項１に記載の通信装置。
10. 前記調整手段は、前記パケットの先頭データから最終データまでｖａｌｉｄ信号をＨｉｇｈに維持して前記第２通信手段に入力することで当該パケットのデータを連続データとして入力することを特徴とする請求項１に記載の通信装置。
11. 通信線を介してデイジーチェーン接続された複数の、請求項１から１０のいずれか１項に記載の通信装置と、
    複数の前記通信装置のそれぞれと前記パケットを通信するサーバ装置と、
    を備えることを特徴とする通信システム。
12. 第１通信線からパケットが入力されて当該パケットを出力する第１通信手段と、
    前記パケットが入力されて当該パケットを第２通信線へと出力する第２通信手段と、
    前記パケットを処理する処理手段と、
    を備える通信装置の制御方法であって、
    前記第１通信手段から出力された前記パケットを前記第２通信手段に入力する経路を、前記処理手段がアクセス可能なアクセス個所を経る通常経路と、前記アクセス個所を経ないバイパス経路とに切替え可能な切替え工程と、
    前記バイパス経路の途上で前記パケットをバッファにより保持し、当該パケットのデータを連続データとして前記第２通信手段に入力し、当該パケットが時刻同期用の同期パケットである場合には、前記第１通信手段による出力から一定時間経過したら当該パケットを当該第２通信手段に入力する調整工程と、
    を備えることを特徴とする制御方法。
13. コンピュータを請求項１から１０の何れか１項に記載の通信装置の各手段として機能させるためのプログラム。

Images