JP2024047691A - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP2024047691A JP2024047691A JP2022153327A JP2022153327A JP2024047691A JP 2024047691 A JP2024047691 A JP 2024047691A JP 2022153327 A JP2022153327 A JP 2022153327A JP 2022153327 A JP2022153327 A JP 2022153327A JP 2024047691 A JP2024047691 A JP 2024047691A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- power device
- circuit
- simulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 description 12
- 230000006399 behavior Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Abstract
【課題】ターンオフ後に発生するサージ電圧とリンギングを抑制することができるゲート駆動装置を提供する。【解決手段】パワーデバイス40のターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度Tjに応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部10と、前記パワーデバイス40のゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路20と、前記模擬ゲート回路20の出力電流を増幅する増幅回路30とを備えた。【選択図】 図1
Description
本発明は、スイッチング制御がなされるパワーデバイスのゲート駆動装置に係り、リンギングが発生する期間のゲート電圧を制御することで、リンギングを抑制するゲート駆動回路において、大容量パワーデバイスの駆動に対応した回路方式に関する。
SiC(炭化ケイ素、シリコンカーバイド)やGaN(窒化ガリウム)などの次世代パワーデバイスでは、電流を遮断するターンオフ時にパワーデバイスの出力容量-パワーデバイスと直流リンクコンデンサ間の寄生インダクタンス-直流リンクコンデンサの経路で電気的な振動(リンギング)が発生する。このリンギングは、伝導・放射ノイズやデットタイム制約の要因となり、そのパワーデバイスを使用した機器性能を低下させる要因となる。他方、従来使用されていたIGBT(Insulated Gate Bipolar Transistor)ではテール電流などの挙動によりリンギングが抑制されており、問題は顕在化していなかった。
従来のゲート駆動回路の一例を図5に示す。図5においてG、Sは、パワーデバイス40(例えばIGBT)のゲート端子、ソース端子を各々示し、Dはパワーデバイス40のドレイン、Sはパワーデバイス40のソースである。
尚、図5のパワーデバイス40は、例えば電力変換装置における直流電源の正、負極端間に直列に接続された上アーム、下アームのパワーデバイスのうち、例えば上アームのパワーデバイスを示している。
パワーデバイス40のゲート端子Gは、上側ゲート抵抗RgHおよびスイッチ1を介してオン制御電源Vccに接続され、下側ゲート抵抗RgLおよびスイッチ2を介してオフ制御電源Veeに接続され、ミラークランプ回路のスイッチ3を介してオフ制御電源Veeに接続されている。パワーデバイス40のソース端子Sは0V電位に接続されている。
パワーデバイス40のゲート端子Gは、上側ゲート抵抗RgHおよびスイッチ1を介してオン制御電源Vccに接続され、下側ゲート抵抗RgLおよびスイッチ2を介してオフ制御電源Veeに接続され、ミラークランプ回路のスイッチ3を介してオフ制御電源Veeに接続されている。パワーデバイス40のソース端子Sは0V電位に接続されている。
パワーデバイス40のターンオン時には、オフ側制御信号およびミラークランプ制御信号がオフ状態に遷移するためスイッチ2、3がオフ制御される。そしてオン側制御信号のオンによりスイッチ1がオン制御され、オン制御電源Vccの電位がスイッチ1および上側ゲート抵抗RgHを介してゲート端子Gに印加される。
パワーデバイス40のターンオフ時には、オン側制御信号がオフ状態に遷移してスイッチ1がオフ制御され、オフ側制御信号がオン状態に遷移してスイッチ2がオン制御される。このため、オフ制御電源Veeの電位がスイッチ2および下側ゲート抵抗RgLを介してゲート端子Gに印加され、次にミラークランプ制御信号がオン状態に遷移するためスイッチ3がオン制御され、ゲート端子Gが直接オフ制御電源Veeに接続される。
図5の従来のゲート駆動回路におけるターンオフ時の動作波形を図6に示す。図6(a)のVgs1はパワーデバイス40のゲート-ソース間電圧の波形、図6(a)のVgs2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのゲート-ソース間電圧の波形、図6(b)のVds1はパワーデバイス40のドレイン-ソース間電圧の波形、図6(b)のVds2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのドレイン-ソース間電圧の波形である。
図5の従来のゲート駆動回路におけるターンオフ時の動作波形を図6に示す。図6(a)のVgs1はパワーデバイス40のゲート-ソース間電圧の波形、図6(a)のVgs2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのゲート-ソース間電圧の波形、図6(b)のVds1はパワーデバイス40のドレイン-ソース間電圧の波形、図6(b)のVds2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのドレイン-ソース間電圧の波形である。
時刻t21は、スイッチ1がオン→オフに遷移し、スイッチ2がオフ→オンに遷移する時刻であり、時刻t22は、ミラークランプ制御信号によりスイッチ3がオンされてパワーデバイス40がターンオフする時刻である。
パワーデバイス40のターンオフ後(時刻t22以降)は、図6(b)に示すようにドレイン-ソース間電圧Vds1が上昇してサージおよびリンギングが発生している。
尚、従来のゲート駆動技術としては、例えば非特許文献1、特許文献1~4に記載のものが提案されていた。
令和3年電気学会全国大会 4-009、「GaN向けデジタルゲートドライバICによる損失の69%減と電流オーバーシュートの60%減」
非特許文献1では電流出力のゲートドライバにより電圧と時間を多レベルに制御することで損失とサージ、ノイズレベルなどを抑制するが、専用のゲートICとそれを制御するためのコントローラが必要であり汎用性が低い。また、直接ゲート電流を出力する方式のため、大型のパワーデバイスに適用する際は専用ゲートICの大型化が必要である。
特許文献1では負荷電流の大きさ、すなわちサージやリンギングレベルに応じてゲート抵抗値を動的に変更することでノイズを抑制しつつスイッチングを調整する回路であるが、電流レベルにより抵抗を増加する方式では損失が増加する。
特許文献2ではノイズレベル抑制を目的としてリンギングの抑制を行っているが、スイッチング速度を制御することでリンギングやノイズレベルを抑制するため、併せて損失が増加する可能性がある。
特許文献3では、ゲート駆動回路の最終段に増幅回路を配置する思想は本発明と同様だが、デバイスの状態をフィードバックしDA変換部113により任意の波形を生成し、増幅器を介してゲート駆動する方式である。増幅器としては本発明と同様に一般的な構成を使用しているが、波形を生成する思想が本発明とは異なる。また、本発明ではDA変換部113などのコントローラが不要で従来のゲートICをそのまま使用できるメリットがある。
特許文献4ではゲートのターンオフ後に電圧を一定のレベルに戻す方式は本発明と同様だが、その目的がサージ電圧の抑制であり、また波形生成をゲート抵抗の切替で行う点が異なる。本発明ではジャンクション温度Tjの変化によるしきい値電圧の変化に対して、より簡素な回路とできるメリットもある。
特許文献1では負荷電流の大きさ、すなわちサージやリンギングレベルに応じてゲート抵抗値を動的に変更することでノイズを抑制しつつスイッチングを調整する回路であるが、電流レベルにより抵抗を増加する方式では損失が増加する。
特許文献2ではノイズレベル抑制を目的としてリンギングの抑制を行っているが、スイッチング速度を制御することでリンギングやノイズレベルを抑制するため、併せて損失が増加する可能性がある。
特許文献3では、ゲート駆動回路の最終段に増幅回路を配置する思想は本発明と同様だが、デバイスの状態をフィードバックしDA変換部113により任意の波形を生成し、増幅器を介してゲート駆動する方式である。増幅器としては本発明と同様に一般的な構成を使用しているが、波形を生成する思想が本発明とは異なる。また、本発明ではDA変換部113などのコントローラが不要で従来のゲートICをそのまま使用できるメリットがある。
特許文献4ではゲートのターンオフ後に電圧を一定のレベルに戻す方式は本発明と同様だが、その目的がサージ電圧の抑制であり、また波形生成をゲート抵抗の切替で行う点が異なる。本発明ではジャンクション温度Tjの変化によるしきい値電圧の変化に対して、より簡素な回路とできるメリットもある。
また、図5に示す従来のゲート駆動技術では、パワーデバイス40のゲートと駆動回路の間に配置されるゲート抵抗によりサージとリンギングを制御しており、損失を抑制するためにゲート抵抗を下げるとサージやリンギングが大きくなり、サージやリンギングを抑制するためにゲート抵抗を上げると損失が大きくなっていた。そこで、ゲート抵抗でのスイッチング特性調整によらない駆動技術を提案したい。また、100kWを超える大容量向けの電力変換装置で使用されるパワーデバイスでは10Aを超えるゲート電流が必要であり、この供給能力を担保することも必要である。そこで、本提案では次世代パワーデバイスの駆動時においてリンギングの抑制を目的とした駆動技術を提案する。
本発明は、上記課題を解決するものであり、その目的は、ターンオフ後に発生するリンギングの抑制又は早期収束を実現することができるゲート駆動装置を提供することにある。
本発明は、上記課題を解決するものであり、その目的は、ターンオフ後に発生するリンギングの抑制又は早期収束を実現することができるゲート駆動装置を提供することにある。
上記課題を解決するための請求項1に記載のゲート駆動装置は、
スイッチング制御がなされるパワーデバイスのサージ電圧およびリンギングの発生を抑制する、ミラークランプ機能を有したゲート駆動装置であって、
前記パワーデバイスのターンオフ後のゲート電圧を、設定した期間、設定した電圧に変化させるゲート電圧制御手段と、
前記パワーデバイスのゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路と、を備えたことを特徴とする。
スイッチング制御がなされるパワーデバイスのサージ電圧およびリンギングの発生を抑制する、ミラークランプ機能を有したゲート駆動装置であって、
前記パワーデバイスのターンオフ後のゲート電圧を、設定した期間、設定した電圧に変化させるゲート電圧制御手段と、
前記パワーデバイスのゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路と、を備えたことを特徴とする。
請求項2に記載のゲート駆動装置は、請求項1において、
前記ゲート電圧制御手段は、前記パワーデバイスのターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度に応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部を有しており、
前記模擬ゲート回路の出力電流を増幅する増幅回路を備えたことを特徴とする。
前記ゲート電圧制御手段は、前記パワーデバイスのターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度に応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部を有しており、
前記模擬ゲート回路の出力電流を増幅する増幅回路を備えたことを特徴とする。
請求項3に記載のゲート駆動装置は、請求項1又は2において、
前記模擬ゲート回路はコンデンサおよび抵抗の並列接続回路を備えていることを特徴とする。
請求項4に記載のゲート駆動装置は、請求項1又は2において、
前記模擬ゲート回路は、ドレインが前記ゲート電圧制御手段の出力側に接続され、ソースが0Vラインに接続され、設定したドレイン-ソース間インピーダンスを有した電界効果トランジスタを備えていることを特徴とする。
前記模擬ゲート回路はコンデンサおよび抵抗の並列接続回路を備えていることを特徴とする。
請求項4に記載のゲート駆動装置は、請求項1又は2において、
前記模擬ゲート回路は、ドレインが前記ゲート電圧制御手段の出力側に接続され、ソースが0Vラインに接続され、設定したドレイン-ソース間インピーダンスを有した電界効果トランジスタを備えていることを特徴とする。
(1)請求項1~4に記載の発明によれば、ターンオフ後のリンギングが発生する期間のゲート電圧制御により、リンギングのエネルギーをパワーデバイスで消費させることにより、リンギングの抑制又は早期収束が実現でき、かつ大容量パワーデバイスに適したゲート電流を供給することができる。
(2)請求項2に記載の発明によれば、パワーデバイスの前段に増幅回路を設けているので、電圧生成・重畳部を小型化しつつ大容量駆動に対応することができる。
(3)請求項4に記載の発明によれば、模擬ゲート回路に、パワーデバイスに近いしきい値を持つ電界効果トランジスタ(FET)を適用しているので、パワーデバイスの挙動に近いゲート電圧波形に成形することができ、ミラー期間の挙動を含めて過大なゲート電流を抑制し、システムの挙動を安定させることができる。
(2)請求項2に記載の発明によれば、パワーデバイスの前段に増幅回路を設けているので、電圧生成・重畳部を小型化しつつ大容量駆動に対応することができる。
(3)請求項4に記載の発明によれば、模擬ゲート回路に、パワーデバイスに近いしきい値を持つ電界効果トランジスタ(FET)を適用しているので、パワーデバイスの挙動に近いゲート電圧波形に成形することができ、ミラー期間の挙動を含めて過大なゲート電流を抑制し、システムの挙動を安定させることができる。
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。
図5に示す従来のゲート駆動回路では、ターンオフ時にはオン側制御信号はオフ状態に遷移しオフ側制御信号によりゲート端子(G)に下側ゲート抵抗(RgL)を介してVeeに接続され、次にミラークランプ制御信号によりゲート端子(G)が直接Veeに接続される。テール電流などの挙動があるIGBTと異なり、SiCやGaNなどの次世代パワーデバイスではターンオフ直後から素子のインピーダンスが高く、出力容量-寄生インダクタンス-直流リンクCの経路で発生するリンギングが収束されず、ノイズなどへの影響が大きくなる。
これに対して本実施形態例では、リンギングを抑制するため、ターンオフ後にゲート電圧を、リンギングが継続している期間しきい値電圧程度に制御し、パワーデバイスにリンギングのエネルギーを吸収させるように構成した。
図5に示す従来のゲート駆動回路では、ターンオフ時にはオン側制御信号はオフ状態に遷移しオフ側制御信号によりゲート端子(G)に下側ゲート抵抗(RgL)を介してVeeに接続され、次にミラークランプ制御信号によりゲート端子(G)が直接Veeに接続される。テール電流などの挙動があるIGBTと異なり、SiCやGaNなどの次世代パワーデバイスではターンオフ直後から素子のインピーダンスが高く、出力容量-寄生インダクタンス-直流リンクCの経路で発生するリンギングが収束されず、ノイズなどへの影響が大きくなる。
これに対して本実施形態例では、リンギングを抑制するため、ターンオフ後にゲート電圧を、リンギングが継続している期間しきい値電圧程度に制御し、パワーデバイスにリンギングのエネルギーを吸収させるように構成した。
図1は本実施例1によるゲート駆動回路を示し、図5と同一部分は同一符号をもって示している。図1において図5と異なる点は、オフ制御電源Veeに接続するためのミラークランプ回路のスイッチ3を除去し、上側ゲート抵抗RgHおよび下側ゲート抵抗RgLの共通接続点とパワーデバイス40のゲート端子Gの間に、ターンオフ後のゲート電圧を、設定した期間、設定した電圧に変化させるゲート電圧制御手段としての電圧生成・重畳部10と、例えばコンデンサCと抵抗Rの並列回路から成り、ゲート電圧の電圧変化率(dv/dt)を設定値以下に抑えてゲート電流を一定以下に抑制する模擬ゲート回路20と、模擬ゲート回路20の出力電流を増幅してパワーデバイス40に大電流のゲート電流を供給する増幅回路30とを設けた点にあり、その他の部分は図5と同一に構成されている。
電圧生成・重畳部10では、電圧生成部11とタイマー12によってターンオフ後のゲート電圧を一定期間の間、しきい値電圧程度に変化させるが、このしきい値電圧は、パワーデバイスのジャンクション温度Tjに対する温度依存性があるため、Tjにより電圧のレベルを変化させる。
電圧生成・重畳部10では、電圧生成部11とタイマー12によってターンオフ後のゲート電圧を一定期間の間、しきい値電圧程度に変化させるが、このしきい値電圧は、パワーデバイスのジャンクション温度Tjに対する温度依存性があるため、Tjにより電圧のレベルを変化させる。
電圧生成部11は、Tjに相当する電圧を入力とするオペアンプなどを用いる電気回路で構成される。
なおTjは、パワーデバイス40が内部温度検出センサ付きIGBTであればセンサの検出温度を用いればよいし、センサなしIGBTであれば、IGBT周囲温度とIGBT損失推定計算値とIGBT熱抵抗値に基づいて計算すればよい。
電圧を重畳してインピーダンスを変化させた状態を継続するとパワーデバイス40の損失が過大となるため、ミラークランプ信号の立ち上がりからリンギングが継続する期間のみ電圧生成部11の出力電圧を零から変化させる。そのため、ミラークランプ制御信号をトリガとして一定期間のパルスを生成するタイマー12の出力を電圧生成部11のイネーブル端子ENに入力し、該パルスにより電圧生成部11の出力を制御し、パルスがHの期間は電圧を重畳し、パルスがLの期間はHi-Z(高インピーダンス)とすることで電圧が重畳しないように構成している。
大容量パワーデバイスの駆動にあたっては、10A強のゲート駆動回路が必要であり、前記電圧生成・重畳部10の回路をそれに対応させる場合、回路が大型化する。そのため、パワーデバイス40の前段に増幅回路30を設けることで、電圧生成・重畳部10の回路を小型化しつつ大容量駆動に対応する。増幅回路30無しだと電圧生成部11と手前の電源回路の両方を大きくする必要があるが、本実施例1の回路ならば増幅回路30だけ大きくすればよい。ここで、増幅回路30はコンプリメンタルのトランジスタあるいはMOSFETを使用した増幅器、あるいはそれにオペアンプ回路を組み合わせた増幅器とする。
ここで、電圧生成・重畳部10で生成した電圧をそのまま増幅回路30を介してパワーデバイス40に供給するとゲート電圧(図1のIGBTのGS間電圧)の電圧変化率dv/dtが高くゲート電流が過大となる場合があり、かつミラークランプ動作などに対応するため、模擬ゲート回路20のCR回路(コンデンサCと抵抗Rの並列接続回路であり、一端側を増幅回路30の入力側に、他端側を0Vに各々接続している)にて電圧変化率dv/dtを抑制し、ゲート電流が過大にならないように構成している。
次に、図1のゲート駆動回路におけるターンオフ時の動作を、図2のタイムチャートおよび図3のターンオフ動作波形とともに説明する。図3(a)のVgs1、Vgs1´はパワーデバイス40のゲート-ソース間電圧の波形、図3(a)のVgs2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのゲート-ソース間電圧の波形、図3(b)のVds1はパワーデバイス40のドレイン-ソース間電圧の波形、図3(b)のVds2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのドレイン-ソース間電圧の波形である。
なおTjは、パワーデバイス40が内部温度検出センサ付きIGBTであればセンサの検出温度を用いればよいし、センサなしIGBTであれば、IGBT周囲温度とIGBT損失推定計算値とIGBT熱抵抗値に基づいて計算すればよい。
電圧を重畳してインピーダンスを変化させた状態を継続するとパワーデバイス40の損失が過大となるため、ミラークランプ信号の立ち上がりからリンギングが継続する期間のみ電圧生成部11の出力電圧を零から変化させる。そのため、ミラークランプ制御信号をトリガとして一定期間のパルスを生成するタイマー12の出力を電圧生成部11のイネーブル端子ENに入力し、該パルスにより電圧生成部11の出力を制御し、パルスがHの期間は電圧を重畳し、パルスがLの期間はHi-Z(高インピーダンス)とすることで電圧が重畳しないように構成している。
大容量パワーデバイスの駆動にあたっては、10A強のゲート駆動回路が必要であり、前記電圧生成・重畳部10の回路をそれに対応させる場合、回路が大型化する。そのため、パワーデバイス40の前段に増幅回路30を設けることで、電圧生成・重畳部10の回路を小型化しつつ大容量駆動に対応する。増幅回路30無しだと電圧生成部11と手前の電源回路の両方を大きくする必要があるが、本実施例1の回路ならば増幅回路30だけ大きくすればよい。ここで、増幅回路30はコンプリメンタルのトランジスタあるいはMOSFETを使用した増幅器、あるいはそれにオペアンプ回路を組み合わせた増幅器とする。
ここで、電圧生成・重畳部10で生成した電圧をそのまま増幅回路30を介してパワーデバイス40に供給するとゲート電圧(図1のIGBTのGS間電圧)の電圧変化率dv/dtが高くゲート電流が過大となる場合があり、かつミラークランプ動作などに対応するため、模擬ゲート回路20のCR回路(コンデンサCと抵抗Rの並列接続回路であり、一端側を増幅回路30の入力側に、他端側を0Vに各々接続している)にて電圧変化率dv/dtを抑制し、ゲート電流が過大にならないように構成している。
次に、図1のゲート駆動回路におけるターンオフ時の動作を、図2のタイムチャートおよび図3のターンオフ動作波形とともに説明する。図3(a)のVgs1、Vgs1´はパワーデバイス40のゲート-ソース間電圧の波形、図3(a)のVgs2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのゲート-ソース間電圧の波形、図3(b)のVds1はパワーデバイス40のドレイン-ソース間電圧の波形、図3(b)のVds2はパワーデバイス40に直列に接続された図示省略の下アーム側のパワーデバイスのドレイン-ソース間電圧の波形である。
尚、ターンオン時の動作は従来の図5と同様である。すなわち、オン側制御信号のオンによりスイッチ1がオン制御され、オフ側制御信号のオフによりスイッチ2がオフ制御されるため、オン制御電源Vccの電位がスイッチ1、上側ゲート抵抗RgHおよび増幅回路30を介してゲート端子Gに印加される。
次にターンオフ時は、まず時刻t1においてオン側制御信号がオフ状態に遷移してスイッチ1がオフ制御された後、所定時間後の時刻t2においてオフ側制御信号がオン状態に遷移してスイッチ2がオン制御される。このため、オフ制御電源Veeの電位がスイッチ2、下側ゲート抵抗RgLおよび増幅回路30を介してゲート端子Gに印加される。
時刻t2から模擬ゲート回路20の模擬ゲート電圧およびゲート電圧は低下していき、オフ制御電源Veeの電位になる時刻t3までの期間でマイナスのゲート電流が流れる。
次に時刻t4においてミラークランプ制御信号が立上がると、タイマー12から一定期間(時刻t6までの期間)パルスが出力され、これによって電圧生成・重畳部10の電圧生成部11で生成されたしきい値電圧程度の電圧がゲート信号に重畳される。
この重畳された電圧波形は図3(a)のVgs1´となり、タイマー12からパルスが出力される時刻t4から徐々に上昇し、時刻t5でオフ制御電源Veeの電位よりも高いしきい値電圧(Vthres)となり、タイマー12の出力パルスがLとなる時刻t6から徐々に下降し、時刻t7においてオフ制御電源の電位Veeとなる。
前記電圧生成・重畳部10で重畳された電圧(図2の模擬ゲート電圧、ゲート電圧)が上昇するとともに(時刻t4からt5の期間)ゲート電流は図2のようにプラス側に流れ、電圧が下降するとともに(時刻t6からt7の期間)ゲート電流は図2のようにマイナス側に流れるが、これらゲート電流は、模擬ゲート回路20のCR並列回路によって電圧変化率dv/dtが抑制されるため、制限されている。
このように、電圧生成・重畳部10で生成し、重畳された電圧によって、一定期間(時刻t4~t7の間)しきい値電圧(Vthres)程度の電圧にゲート電圧を変化させることで素子(パワーデバイス40)のインピーダンスを変化させる。
これにより、リンギングのエネルギーが一部素子に吸収されるため、図3(b)のVdsのようにサージ電圧の抑制とリンギングのレベル抑制と早期収束とを実現することができる。
図3によれば、図6の従来のゲート駆動回路における動作波形と比較してリンギングの収束が早いことが確認できる。
次に時刻t8において、オフ側制御信号がオフ状態に遷移してスイッチ2がオフ制御され、ミラークランプ制御信号がオフ状態に遷移する。
次に時刻t9においてオン側制御信号がオン状態に遷移してスイッチ1がオン制御されるため、オン制御電源Vccの電位がスイッチ1、上側ゲート抵抗RgHおよび増幅回路30を介してゲート端子Gに印加される。これによってプラス側のゲート電流が流れ、模擬ゲート電圧およびゲート電圧は徐々に上昇し、時刻t10にオン制御電源Vccの電位に到達する。
パワーデバイスのゲート電圧はミラー期間を有するため、実施例1の模擬ゲート回路20におけるCR回路では追従できず、過大なゲート電流が流れる可能性がある。そこで、本実施例2では模擬ゲート回路20を図4に示すようにFET(電界効果トランジスタ)回路で構成した。
図4の模擬ゲート回路20のFET回路では、FETのドレイン端子を電圧生成・重畳部10の出力に、FETのソース端子を0Vに各々接続し、さらにFETのドレイン-ソース間のインピーダンスを所望の値にするために、FETのゲート-ソース間に所定の電圧を印加する。その他の部分は図1と同一に構成されている。
図4のゲート駆動回路における動作も、図2のタイムチャートおよび図3の動作波形と同様となる。このように実施例2では、主たるパワーデバイス40に近いしきい値をもつ素子(FET)を模擬ゲート回路20に適用することで、パワーデバイス40の挙動に近いゲート電圧波形に成形でき過大なゲート電流を抑制し、システムの挙動を安定させることができる。
図4の模擬ゲート回路20のFET回路では、FETのドレイン端子を電圧生成・重畳部10の出力に、FETのソース端子を0Vに各々接続し、さらにFETのドレイン-ソース間のインピーダンスを所望の値にするために、FETのゲート-ソース間に所定の電圧を印加する。その他の部分は図1と同一に構成されている。
図4のゲート駆動回路における動作も、図2のタイムチャートおよび図3の動作波形と同様となる。このように実施例2では、主たるパワーデバイス40に近いしきい値をもつ素子(FET)を模擬ゲート回路20に適用することで、パワーデバイス40の挙動に近いゲート電圧波形に成形でき過大なゲート電流を抑制し、システムの挙動を安定させることができる。
1、2…スイッチ
10…電圧生成・重畳部
20…模擬ゲート回路
30…増幅回路
40…パワーデバイス
RgH…上側ゲート抵抗
RgL…下側ゲート抵抗
C…コンデンサ
R…抵抗
FET…電界効果トランジスタ
10…電圧生成・重畳部
20…模擬ゲート回路
30…増幅回路
40…パワーデバイス
RgH…上側ゲート抵抗
RgL…下側ゲート抵抗
C…コンデンサ
R…抵抗
FET…電界効果トランジスタ
Claims (4)
- スイッチング制御がなされるパワーデバイスのサージ電圧およびリンギングの発生を抑制する、ミラークランプ機能を有したゲート駆動装置であって、
前記パワーデバイスのターンオフ後のゲート電圧を、設定した期間、設定した電圧に変化させるゲート電圧制御手段と、
前記パワーデバイスのゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路と、を備えたことを特徴とするゲート駆動装置。 - 前記ゲート電圧制御手段は、前記パワーデバイスのターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度に応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部を有しており、
前記模擬ゲート回路の出力電流を増幅する増幅回路を備えたことを特徴とする請求項1に記載のゲート駆動装置。 - 前記模擬ゲート回路はコンデンサおよび抵抗の並列接続回路を備えていることを特徴とする請求項1又は2に記載のゲート駆動装置。
- 前記模擬ゲート回路は、ドレインが前記ゲート電圧制御手段の出力側に接続され、ソースが0Vラインに接続され、設定したドレイン-ソース間インピーダンスを有した電界効果トランジスタを備えていることを特徴とする請求項1又は2に記載のゲート駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022153327A JP2024047691A (ja) | 2022-09-27 | 2022-09-27 | ゲート駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022153327A JP2024047691A (ja) | 2022-09-27 | 2022-09-27 | ゲート駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024047691A true JP2024047691A (ja) | 2024-04-08 |
Family
ID=90606319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022153327A Pending JP2024047691A (ja) | 2022-09-27 | 2022-09-27 | ゲート駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024047691A (ja) |
-
2022
- 2022-09-27 JP JP2022153327A patent/JP2024047691A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7149942B2 (ja) | ゲート駆動回路およびそれを動作させる方法 | |
US7710187B2 (en) | Gate drive circuit | |
KR102336161B1 (ko) | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 | |
JP6170119B2 (ja) | 電源スイッチを駆動するためのシステムおよび方法 | |
US9007102B2 (en) | Active gate drive circuit | |
US7724065B2 (en) | Desaturation circuit for an IGBT | |
US8723589B2 (en) | Switching device with a cascode circuit | |
US7368972B2 (en) | Power transistor control device | |
JP5675190B2 (ja) | パワートランジスタを制御する装置 | |
WO2014123046A1 (ja) | ゲート駆動回路 | |
JP2003069401A (ja) | 半導体電力変換装置 | |
CN108173538B (zh) | 有源栅极偏置驱动器 | |
JP4952112B2 (ja) | 電圧駆動型素子の駆動回路 | |
CN111869068B (zh) | 开关装置以及开关装置的控制方法 | |
EP3322093B1 (en) | Gate trajectory control for zero overshoot switching | |
JP2019154134A (ja) | ゲート駆動装置 | |
JP2024047691A (ja) | ゲート駆動装置 | |
CN110048584A (zh) | 确定及补偿功率晶体管延迟 | |
JP2010124627A (ja) | ゲート回路 | |
US10680598B2 (en) | Active gate bias driver | |
JP2023093292A (ja) | ゲート駆動装置 | |
GB2589296A (en) | Feedback controlled gate driver | |
KR102354171B1 (ko) | 전력 변환 장치 | |
KR102279267B1 (ko) | 스위칭 회로 구동 장치 | |
JP7301163B2 (ja) | 負荷駆動装置 |