JP2024043083A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2024043083A
JP2024043083A JP2022148071A JP2022148071A JP2024043083A JP 2024043083 A JP2024043083 A JP 2024043083A JP 2022148071 A JP2022148071 A JP 2022148071A JP 2022148071 A JP2022148071 A JP 2022148071A JP 2024043083 A JP2024043083 A JP 2024043083A
Authority
JP
Japan
Prior art keywords
substrate
capacitor
semiconductor memory
plate
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022148071A
Other languages
English (en)
Inventor
啓史 清水
Hiroshi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022148071A priority Critical patent/JP2024043083A/ja
Priority to US18/459,771 priority patent/US20240098930A1/en
Publication of JP2024043083A publication Critical patent/JP2024043083A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/181Enclosures
    • G06F1/182Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • H05K7/20136Forced ventilation, e.g. by fans
    • H05K7/20145Means for directing air flow, e.g. ducts, deflectors, plenum or guides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B80/00Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】一実施形態は、放熱性の向上を図ることができる半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置は、筐体と、基板と、第1半導体部品と、コンデンサと、第1整流板とを備える。前記基板は、前記筐体に収容されている。前記第1半導体部品は、前記基板に実装されている。前記コンデンサは、前記基板の厚さ方向である第1方向から見た場合に、前記基板とは反対側から前記第1半導体部品と重なる部分を含み、前記基板に実装されている。前記第1整流板は、前記筐体内を流れる空気の少なくとも一部を前記コンデンサと前記基板との間の隙間に向けて案内する。【選択図】図6

Description

本発明の実施形態は、半導体記憶装置に関する。
筐体と、筐体に収容された基板と、基板に実装された半導体部品と、基板に実装されたコンデンサとを備えた半導体記憶装置が知られている。
特開2022-049327号公報
一実施形態は、放熱性の向上を図ることができる半導体記憶装置を提供する。
実施形態の半導体記憶装置は、筐体と、基板と、第1半導体部品と、コンデンサと、第1整流板とを備える。前記基板は、前記筐体に収容されている。前記第1半導体部品は、前記基板に実装されている。前記コンデンサは、前記基板の厚さ方向である第1方向から見た場合に、前記基板とは反対側から前記第1半導体部品と重なる部分を含み、前記基板に実装されている。前記第1整流板は、前記筐体内を流れる空気の少なくとも一部を前記コンデンサと前記基板との間の隙間に向けて案内する。
実施形態の半導体記憶装置を示す斜視図。 実施形態の筐体の内部を示す斜視図。 実施形態の基板ユニットを示す図。 第1実施形態のインナープレートを説明するための斜視図。 図1中に示された半導体記憶装置のF5-F5線に沿う斜視断面図。 図1中に示された半導体記憶装置のF6-F6線に沿う断面図。 図1中に示された半導体記憶装置のF7-F7線に沿う断面図。 実施形態の半導体記憶装置の第2利用態様を示す断面図。 実施形態の半導体記憶装置の第2利用態様を示す断面図。
以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合も含み得る。本出願で「接続」とは、機械的な接続に限定されず、電気的な接続も含み得る。すなわち「接続」とは、対象物と直接に接続される場合に限定されず、別の部材を間に介在させて対象物と接続される場合も含み得る。本出願で「整流」とは、空気の流れを整えることに限定されず、空気の流れを案内する(例えば誘導する)ことを広く意味する。このため、本出願で言う「整流板」とは、「空気案内部」または「空気案内板」と適宜読み替えられてよい。本出願で「重なる」とは、互いに一部同士が重なる場合なども含み得る。
以下の説明で用いる+X方向、-X方向、+Y方向、-Y方向、+Z方向、および-Z方向について定義する。+X方向、-X方向、+Y方向、および-Y方向は、筐体10の第1主壁11(図1参照)と平行な方向である。+X方向は、筐体10の第2端部10bから第1端部10aに向かう方向である(図1参照)。-X方向は、+X方向とは反対の方向である。+X方向と-X方向とを区別しない場合は、単に「X方向」と称する。+Y方向および-Y方向は、X方向とは交差する(例えば直交する)方向である。+Y方向は、筐体10の第4端部10dから第3端部10cに向かう方向である(図1参照)。-Y方向は、+Y方向とは反対の方向である。+Y方向と-Y方向とを区別しない場合は、単に「Y方向」と称する。
+Z方向および-Z方向は、X方向およびY方向とは交差する(例えば直交する)方向であり、基板21(図2参照)の厚さ方向である。+Z方向は、基板21から筐体10の第1主壁11に向かう方向である(図6参照)。-Z方向は、+Z方向とは反対の方向である。+Z方向と-Z方向とを区別しない場合は、単に「Z方向」と称する。以下では説明の便宜上、+Z方向を「上」、-Z方向を「下」、Z方向における位置を「高さ位置」と称する場合がある。ただし、これら表現は、重力方向を規定するものではない。Z方向は、「第1方向」の一例である。X方向は、「第2方向」の一例である。Y方向は、「第2方向」の別の一例であるとともに、X方向が第2方向である場合における「第3方向」の一例である。
(実施形態)
<1.半導体記憶装置の全体構成>
図1から図8を参照し、実施形態の半導体記憶装置1について説明する。半導体記憶装置1は、例えばSSD(Solid State Drive)のようなストレージデバイスである。半導体記憶装置1は、例えば、サーバまたはパーソナルコンピュータのような情報処理装置に取り付けられ、情報処理装置の記憶領域として利用される。本出願では、半導体記憶装置1が取り付けられる情報処理装置を「ホスト装置」と称する。
図1は、半導体記憶装置1を示す斜視図である。半導体記憶装置1は、例えば、筐体10、基板ユニット20(図2参照)、インナープレート40(図2参照)、および複数の固定部材61を有する。
<2.筐体>
まず、筐体10について説明する。
筐体10は、半導体記憶装置1の外郭を形成する部材である。筐体10は、例えば、X方向およびY方向に沿う扁平な箱状である。筐体10は、例えば金属製である。筐体10は、筐体10の長手方向(X方向)に分かれた一対の端部として、第1端部10aと、第2端部10bとを有する。第1端部10aは、+X方向側の端部である。第2端部10bは、-X方向側の端部である。筐体10は、筐体10の短手方向(Y方向)に分かれた一対の端部として、第3端部10cと、第4端部10dとを有する。第3端部10cは、+Y方向側の端部である。第4端部10dは、-Y方向側の端部である。また、筐体10は、半導体記憶装置1の外郭を形成する壁として、第1主壁11、第2主壁12、第1側壁13、第2側壁14、第3側壁15、および第4側壁16を有する。
(第1主壁)
第1主壁11は、筐体10の+Z方向側の端部に位置し、X方向およびY方向に沿う壁である。第1主壁11は、第1から第4の側壁13,14,15,16の各々と比べて大きな面積を有する。
第1主壁11は、例えば、1つ以上(例えば複数)の開口11aと、封止部材11bとを有する。開口11aは、第1主壁11をZ方向に貫通している。開口11aは、Z方向から見た場合、後述するコンデンサ26(図2参照)と重なる位置に配置されている。開口11aには、コンデンサ26の上端部が挿入される(図7参照)。これにより、大きなコンデンサ26を搭載した半導体記憶装置1の薄型化が可能になる。封止部材11bは、+Z方向側から第1主壁11の表面に取り付けられ、開口11aを覆う。
第1主壁11は、1つ以上(例えば複数)の突起11pを有する。突起11pは、第1主壁11から筐体10の内部に向いて-Z方向に突出している。突起11pは、例えば、後述するインナープレート40の貫通穴43h,44h,46hに係合してカシメにより固定される。
(第2主壁)
第2主壁12は、筐体10の-Z方向側の端部に位置し、X方向およびY方向に沿う壁である。第2主壁12は、第1から第4の側壁13,14,15,16の各々と比べて大きな面積を有する。後述する基板ユニット20およびインナープレート40は、Z方向において、第1主壁11と第2主壁12との間に配置される。
(第1から第4の側壁)
第1側壁13、第2側壁14、第3側壁15、および第4側壁16の各々は、Z方向に沿う壁であり、第1主壁11の端部と第2主壁12の端部との間に延びている。
第1側壁13は、筐体10の第1端部10aに位置し、Y方向およびZ方向に沿う壁である。第1側壁13は、複数の通気孔13hを有する。通気孔13hは、第1側壁13をX方向に貫通し、X方向に開口している。複数の通気孔13hは、Y方向およびZ方向に並べて配置されている。例えば、複数の通気孔13hは、第1列R1に配置された複数の通気孔13haと、第2列R2に配置された複数の通気孔13hbとを含む。第1列R1および第2列R2の各々は、Y方向に沿う列である。第1列R1では、3つ以上の通気孔13haがY方向に並べて配置されている。第2列R2は、第1列R1の-Z方向側に配置されている。第2列R2では、3つ以上の通気孔13hbがY方向に並べて配置されている。
第2側壁14は、筐体10の第2端部10bに位置し、Y方向およびZ方向に沿う壁である。第2側壁14は、複数の通気孔14hを有する。通気孔14hは、第2側壁14をX方向に貫通し、X方向に開口している。複数の通気孔14hは、Y方向およびZ方向に並べて配置されている。例えば、複数の通気孔14hは、第3列R3に配置された複数の通気孔14haと、第4列R4に配置された複数の通気孔14hbとを含む。第3列R3および第4列R4の各々は、Y方向に沿う列である。第3列R3では、3つ以上の通気孔14haがY方向に並べて配置されている。第4列R4は、第3列R3の-Z方向側に配置されている。第4列R4では、3つ以上の通気孔14hbがY方向に並べて配置されている。
第3側壁15は、筐体10の第3端部10cに位置し、X方向およびZ方向に沿う壁である。第3側壁15は、第1側壁13の+Y方向側の端部と第2側壁14の+Y方向側の端部との間をX方向に延びて、第1側壁13と第2側壁14とを接続している。
第4側壁16は、筐体10の第4端部10dに位置し、X方向およびZ方向に沿う壁である。第4側壁16は、第1側壁13の-Y方向側の端部と第2側壁14の-Y方向側の端部との間をX方向に延びて、第1側壁13と第2側壁14とを接続している。
(筐体のベースおよびカバー)
本実施形態では、筐体10は、ベース18とカバー19とを含み、ベース18とカバー19とが組み合わされることで形成されている。ベース18は、例えば、第2主壁12の全部と、第1から第4の側壁13,14,15,16の各々の一部とを含む。カバー19は、例えば、第1主壁11の全部と、第1から第4の側壁13,14,15,16の各々の別の一部とを含む。ベース18およびカバー19は、固定部材61によって互いに固定されている。ベース18およびカバー19は、例えば、金属製である。ベース18は、「第1筐体部材」の一例である。カバー19は、「第2筐体部材」の一例である。
図2は、筐体10の内部を示す斜視図である。本実施形態では、筐体10には、基板ユニット20およびインナープレート40が収容されている。インナープレート40は、例えば、基板ユニット20に含まれる基板21と、筐体10のカバー19との間に配置される(図6参照)。
<3.基板ユニット>
次に、基板ユニット20について説明する。
図3は、基板ユニット20を示す図である。基板ユニット20は、例えば、基板21、コネクタ22、コントローラ23、1つ以上のDRAM(Dynamic Random Access Memory)24、1つ以上(例えば複数)の半導体メモリ25、および1つ以上(例えば複数)のコンデンサ26を有する。
基板21は、X方向およびY方向に沿う板部材である。基板21は、プリント基板であり、絶縁基材と、絶縁基材に設けられた配線パターンとを有する。基板21は、第1面S1と、第1面S1とは反対側に位置した第2面S2とを有する。第1面S1は、+Z方向側に向いた面である。第2面S2は、-Z方向側に向いた面である。
基板21は、基板21の長手方向(X方向)に分かれた一対の端部として、第1端部21aと、第2端部21bとを有する。第1端部21aは、+X方向側の端部である。第2端部21bは、-X方向側の端部である。基板21は、基板21の短手方向(Y方向)に分かれた一対の端部として、第3端部21cと、第4端部21dとを有する。第3端部21cは、+Y方向側の端部である。第4端部21dは、-Y方向側の端部である。
コネクタ22は、ホスト装置と接続されるコネクタである。コネクタ22は、ホスト装置と接続可能な複数の金属端子を有する。コネクタ22は、基板21の第2端部21bに設けられている。
コントローラ23は、半導体記憶装置1の全体を統括的に制御する。コントローラ23は、例えば、ホスト装置と通信を行うホストインターフェース回路、複数のDRAM24を制御する制御回路、および複数の半導体メモリ25を制御する制御回路などが1つの半導体チップに集積されたSoC(System on a Chip)を含む半導体パッケージである。
本実施形態では、コントローラ23は、基板21の第2面S2に実装されている。コントローラ23と筐体10の第2主壁12との間には、熱伝導部材51(例えば熱伝導シート)が設けられている(図6参照)。コントローラ23は、熱伝導部材51を介して、筐体10の第2主壁12に接続されている。コントローラ23から発生する熱の一部は、熱伝導部材51を介して筐体10の第2主壁12に伝わり、第2主壁12から筐体10の外部に放出される。
DRAM24は、揮発にデータを記憶する半導体メモリチップを含む半導体パッケージである。DRAM24は、ホスト装置から受信した書き込みデータ、または半導体メモリ25から読み出された読み出しデータなどが一時的に格納されるデータバッファとして用いられる。本実施形態では、DRAM24は、基板21の第1面S1に実装されている。DRAM24に関する放熱構造については、後述する。
半導体メモリ25は、不揮発にデータを記憶する半導体メモリチップを含む半導体パッケージである。半導体メモリ25は、例えば、NAND型フラッシュメモリである。半導体メモリ25は、「半導体部品」の一例である。ただし、「半導体部品」および「半導体メモリ」は、上記例に限定されず、NOR型メモリや、MRAM(Magnetoresistive Random Access Memory)、抵抗変化型メモリなど他の種類のメモリでもよい。また「半導体部品」は、半導体メモリに限定されず、PMIC(Power Management IC)のような電源回路部品、DC-DCコンバータのような電力変換部品、またはその他の機能を持つ半導体部品でもよい。
本実施形態では、複数の半導体メモリ25は、基板21の第1面S1と第2面S2とに分かれて実装されている。複数の半導体メモリ25は、基板21の第1面S1に実装された複数の半導体メモリ25Aと、基板21の第2面S2に実装された複数の半導体メモリ25Bとを含む。以下では、「半導体メモリ25A」と「半導体メモリ25B」とを区別しない場合、単に「半導体メモリ25」と称する。
本実施形態では、第1面S1に実装された複数の半導体メモリ25Aは、基板21の第1端部21aに沿って並べて配置された3つの半導体メモリ25A1,25A2,25A3を含む。3つの半導体メモリ25A1,25A2,25A3は、-Y方向に進むに従い、半導体メモリ25A1、半導体メモリ25A2、半導体メモリ25A3の順に配置されている。
本実施形態では、第2面S2に実装された半導体メモリ25Bと筐体10の第2主壁12との間には、熱伝導部材52(例えば熱伝導シート)が設けられている(図6参照)。半導体メモリ25Bは、熱伝導部材52を介して、筐体10の第2主壁12に接続されている。半導体メモリ25Bから発生する熱の一部は、熱伝導部材52を介して筐体10の第2主壁12に伝わり、第2主壁12から筐体10の外部に放出される。第1面S1に実装された半導体メモリ25Aに関する放熱構造については、後述する。
コンデンサ26は、予期せぬ電力遮断時のデータ保護を目的とする電源バックアップ機能を担う。例えば、コンデンサ26は、ホスト装置からの電力供給が予期せず遮断された場合、コントローラ23、複数のDRAM24、および複数の半導体メモリ25に電力を一定時間に亘り供給する。コンデンサ26は、例えば電解コンデンサである。さらに言えば、コンデンサ26は、例えばアルミ電解コンデンサである。ただし、コンデンサ26は、上記例に限定されない。コンデンサ26は、「電子部品」の一例である。
コンデンサ26は、基板21に実装されている。本実施形態では、複数のコンデンサ26は、複数(例えば3つ)のコンデンサ26Sと、複数(例えば3つ)のコンデンサ26Tとを含む。複数のコンデンサ26Sは、基板21の第1端部21aに沿って並べて配置されている。すなわち、複数のコンデンサ26Sは、Y方向に並べて配置されている。一方で、複数のコンデンサ26Tは、基板21の第3端部21cに沿って並べて配置されている。すなわち、複数のコンデンサ26Tは、X方向に並べて配置されている。以下では、「コンデンサ26S」と「コンデンサ26T」とを区別しない場合、単に「コンデンサ26」と称する。
<4.コンデンサの実装構造>
次に、コンデンサ26の実装構造について説明する。コンデンサ26は、例えば、部品本体31と、2つのリード32とを有する。
部品本体31は、コンデンサ26の主機能を担う部分である。例えば、部品本体31は、直流電圧が印加されることで電荷を蓄積する部分である。部品本体31は、例えば、電極となる金属、誘電体、および電解液を含む。部品本体31は、例えば円柱状である。コンデンサ26Sは、部品本体31の中心軸CをX方向に沿わせて配置されている。一方で、コンデンサ26Tは、部品本体31の中心軸CをY方向に沿わせて配置されている。
本実施形態では、Z方向から見た場合、部品本体31は、基板21とは反対側から半導体メモリ25Aと重なる部分31a(以下「重なり部31a」と称する)を有する。部品本体31と半導体メモリ25Aとを重ねて配置することで、基板21に必要な実装面積を小さくすることができる。上述したように、本出願で「重なる」とは、互いに一部同士が重なる場合も含み得る。すなわち、「部品本体31が半導体メモリ25Aと重なる」とは、部品本体31の全体が半導体メモリ25Aと重なる場合に限定されず、部品本体31の一部が半導体メモリ25Aと重なる場合を含み得る。
本実施形態では、コンデンサ26と基板21との間には、隙間Sが形成されている。隙間Sは、コンデンサ26の部品本体31と基板21との間に形成された隙間gを含む。隙間gは、コンデンサ26の部品本体31と基板21に実装された半導体メモリ25Aとの間に形成された隙間gaを含む。例えば、Z方向における隙間gaの厚さT2は、Z方向における半導体メモリ25Aの厚さ(実装高さ)T1よりも小さい。隙間Sは、「第1隙間」の一例である。隙間gは、「第2隙間」の一例である。隙間gaは、「第3隙間」の一例である。
リード32は、電気接続用の端子である。リード32は、部品本体31からX方向またはY方向に突出するとともに、-Z方向を向いて折れ曲がり、基板21に接続されている。例えば、コンデンサ26Sのリード32は、部品本体31からX方向に突出し、コンデンサ26Sの部品本体31が重なる半導体メモリ25よりも+X方向側の位置で基板21に接続されている。コンデンサ26Tのリード32は、部品本体31からY方向に引き出され、コンデンサ26Tの部品本体31が重なる半導体メモリ25よりも+Y方向側の位置で基板21に接続されている。
<5.インナープレート>
次に、インナープレート40について説明する。
図4は、インナープレート40を説明するための斜視図である。図4は、図2に示された構造からコンデンサ26が取り除かれた図である。インナープレート40は、例えば、筐体10内で発生する熱を筐体10の第1主壁11に伝える熱伝導機能を有するとともに、筐体10内を流れる空気を案内する整流機能を有する。なお、インナープレート40は、熱伝導機能を有さずに、整流機能のみを有してもよい。
ここでは、筐体10内を-X方向に空気(冷却風)が流れる場合における各構成の機能について説明する。筐体10内を+X方向に空気(冷却風)が流れる場合における各構成の機能については後述する。インナープレート40は、例えば、第1整流部41、第1カバー部42、第2整流部43、第3整流部44、第2カバー部45、および取付部46を有する。インナープレート40は、例えば金属製である。
(第1整流部)
第1整流部41は、筐体10内において空気の流れ方向を変える整流部である。本実施形態では、第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26と基板21との間の隙間S(図6参照)に向けて案内する。例えば、第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間g(図6参照)に向けて案内する。なお、本出願で「空気を隙間に向けて案内する」とは、隙間まで空気を直接案内する場合に限定されず、隙間の上流領域まで空気を案内することで、隙間の上流領域まで案内された空気がその後の自然な流れで隙間に流入する場合なども含み得る。本実施形態では、第1整流部41は、インナープレート40の一部として板状に形成されている。第1整流部41は、「第1整流板」および「第1傾斜板」のそれぞれ一例である。第1整流部41は、「第1整流板部」または「第1傾斜板部」と称されてもよい。
本実施形態では、第1整流部41は、インナープレート40の+X方向側の端部に設けられている。第1整流部41の少なくとも一部(例えば全部)は、Z方向に対して傾斜している。第1整流部41は、+Z方向側に進むに従い+X方向側に位置するように、Z方向およびX方向に対して傾斜している。言い換えると、第1整流部41は、基板21から離れるに従い通気孔13hに近づくようにZ方向およびX方向に対して傾斜している。本実施形態では、第1整流部41は、30°から60°の間の任意の角度でZ方向に対して傾斜している。
第1整流部41は、例えば、インナープレート40のY方向の全幅に亘り設けられている。例えば、第1整流部41のY方向の幅W1(図4参照)は、筐体10の第1側壁13において最も+Y方向側の通気孔13hの内面と、最も-Y方向側の通気孔13hの内面との間の最大距離L1(図1参照)よりも大きい。
図5は、図1中に示された半導体記憶装置1のF5-F5線に沿う斜視断面図である。図5に示すように、第1整流部41は、X方向において、複数のコンデンサ26と、筐体10の第1側壁13の複数の通気孔13hとの間に配置されている。第1整流部41は、X方向から見た場合、筐体10の第1側壁13の複数の通気孔13hと重なる。本実施形態では、第1整流部41は、X方向から見た場合、筐体10の第1側壁13に設けられた全ての通気孔13hと重なる。
図6は、図1中に示された半導体記憶装置1のF6-F6線に沿う断面図である。第1整流部41は、第1列R1に配置された通気孔13haの上端よりも上方の位置と、第2列R2に配置された通気孔13hbの下端よりも下方の位置とに亘る。別の観点では、第1整流部41のZ方向の寸法W2は、コンデンサ26の部品本体31の直径Dの半分以上である。本実施形態では、第1整流部41の下端41e1は、Z方向において、コンデンサ26の部品本体31の下端31eと同じ高さに位置する。
本実施形態では、筐体10の第1側壁13の通気孔13hから筐体10内に流入する空気は、筐体10の第1側壁13とコンデンサ26との間の空間で第1整流部41にぶつかる。そして、流入した空気の流れ方向は、第1整流部41に沿うように変わる。このことで、流入した空気は、斜め下方に向けて流れるようになる。これにより、第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。
本実施形態では、コンデンサ26の部品本体31と基板21との間の隙間gは、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaを含む。第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。例えば、第1整流部41は、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaよりも上流側の位置で、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第1整流部41は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。
図6に示すように、第1整流部41の一部(以下「第1部分41a」と称する)は、X方向において、複数のコンデンサ26Sと、筐体10の第1側壁13の複数の通気孔13hとの間に配置されている。第1整流部41の第1部分41aは、筐体10内を流れる空気の一部を、コンデンサ26Sの部品本体31と基板21との間の隙間gに向けて案内する。このことで、第1整流部41は、筐体10内を流れる空気の一部を、コンデンサ26Sの部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。
図7は、図1中に示された半導体記憶装置1のF7-F7線に沿う断面図である。本実施形態では、第1整流部41の別の一部(以下「第2部分41b」と称する)は、X方向において、複数のコンデンサ26Tと、筐体10の第1側壁13の複数の通気孔13hとの間に配置されている。第1整流部41の第2部分41bは、筐体10内を流れる空気の一部を、コンデンサ26Tの部品本体31と基板21との間の隙間gに向けて案内する。このことで、第1整流部41は、筐体10内を流れる空気の一部を、コンデンサ26Tの部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。
(第1カバー部)
図4に戻り、第1カバー部42について説明する。第1カバー部42は、筐体10内において基板21の近傍に空気の流路を形成する流路形成部である。本実施形態では、第1カバー部42は、第1整流部41によって基板21に向けて案内された空気の少なくとも一部を、基板21の近傍に沿って(例えば半導体メモリ25Aの表面に沿って)、-X方向に案内する。本実施形態では、第1カバー部42は、インナープレート40の一部として板状に形成されている。第1カバー部42は、「第1カバー板」の一例である。第1カバー部42は、「第1カバー板部」と称されてもよい。
本実施形態では、第1カバー部42は、Z方向から見た場合、基板21と重なる。第1カバー部42は、X方向およびY方向に沿う板部である。第1カバー部42は、第1整流部41の-X方向側において、第1整流部41と連続して設けられている。例えば、第1カバー部42は、第1整流部41の下端41e1の少なくとも一部から-X方向に延びている(図6、図7参照)。ここで、第1整流部41は、複数の端として、例えば、下端41e1と、上端41e2とを有する。第1整流部41の下端41e1は、第1整流部41の複数の端のなかで基板21に最も近い端である。第1整流部41の下端41e1は、「第1端」の一例である。第1カバー部42と基板21との間には、第1整流部41によって基板21に向けて案内された空気の少なくとも一部が流れる流路Pが形成される(図6、図7参照)。
本実施形態では、第1カバー部42は、Z方向から見た場合、基板21とは反対側から半導体メモリ25Aと重なる。これにより、第1カバー部42と半導体メモリ25Aとの間に、第1整流部41によって基板21に向けて案内された空気の少なくとも一部が流れる流路Paが形成される(図6、図7参照)。例えば、流路PaのZ方向の厚さT3は、半導体メモリ25のZ方向の厚さ(実装高さ)T1よりも小さい(図6、図7参照)。
図4に示すように、第1カバー部42は、Z方向で見た場合に、コンデンサ26(例えばコンデンサ26S)と重なる領域を避け、コンデンサ26(例えばコンデンサ26S)の周囲の少なくとも一部に設けられている。本実施形態では、第1カバー部42は、Z方向から見た場合に、複数のコンデンサ26Sよりも大きな抜き部42fを有する。抜き部42fは、第1カバー部42とコンデンサ26Sとの接触を避けるために、第1カバー部42に設けられた開口部または切欠き部である。複数のコンデンサ26Sが抜き部42fに配置されることで、第1カバー部42は、複数のコンデンサ26Sの周囲の少なくとも一部に設けられる。本実施形態では、第1カバー部42は、基板21に対する配置高さ(すなわちZ方向の高さ位置)がコンデンサ26の一部と同じである。言い換えると、第1カバー部42は、基板21と平行な方向(すなわちX方向またはY方向)で、コンデンサ26の一部と隣り合う。
本実施形態では、第1カバー部42は、第1部分42a、第2部分42b、および第3部分42cを含む。
第1部分42aは、複数のコンデンサ26Sに対して+Y方向側に位置する。第1部分42aは、第1整流部41の第2部分41bの下端41e1から-X方向に延びている。第1部分42aと基板21との間には、第1整流部41によって基板21に向けて案内された空気の少なくとも一部を、コンデンサ26Tと半導体メモリ25Aとの間の隙間gaに向けて案内する流路P1が形成される(図7参照)。流路P1は、流路Pの一例である。
第2部分42bは、複数のコンデンサ26Sに対して-X方向側に位置する。第2部分42bは、後述する第2整流部43の下端43e1(図5、図6参照)から+X方向に延びている。第2部分42bと基板21との間には、第1整流部41によって基板21に向けて案内されてコンデンサ26Sと半導体メモリ25Aとの間の隙間gaを通過した空気の少なくとも一部を、基板21の近傍に沿って下流側に案内する流路P2が形成される(図6参照)。流路P2は、流路Pの一例である。
図4に示すように、第2部分42bは、Z方向から見た場合、基板21とは反対側から半導体メモリ25A2と重なる。本実施形態では、半導体メモリ25A2と第1カバー部42の第2部分42bとの間には、熱伝導部材53(例えば熱伝導シート)が配置されている。半導体メモリ25A2は、熱伝導部材53を介して、第1カバー部42の第2部分42bに接続されている。本実施形態では、インナープレート40は、後述する固定構造により筐体10の第1主壁11に接続されている。このため、半導体メモリ25A2は、熱伝導部材53およびインナープレート40を介して、筐体10の第1主壁11に接続される。半導体メモリ25A2から発生する熱の一部は、熱伝導部材53およびインナープレート40を介して筐体10の第1主壁11に伝わり、第1主壁11から筐体10の外部に放出される。半導体メモリ25A2は、「第1半導体部品」の一例である。熱伝導部材53は、「第1熱伝導部材」の一例である。なお、「第1半導体部品」は、半導体メモリ25A2に限定されず、半導体メモリ25A1または半導体メモリ25A3でもよく、コンデンサ26Tの下側に配置される半導体メモリ25Aなどでもよい。
第3部分42cは、複数のコンデンサ26Sに対して-Y方向側に位置する。第3部分42cは、第1整流部41とインナープレート40の他の部分とを連結する連結部である。第3部分42cは、Z方向から見た場合、基板21とは反対側から半導体メモリ25A3と重なる。
本実施形態では、半導体メモリ25A3と第1カバー部42の第3部分42cとの間には、熱伝導部材54(例えば熱伝導シート)が配置されている。半導体メモリ25A3は、熱伝導部材54を介して、第1カバー部42の第3部分42cに接続されている。半導体メモリ25A3は、熱伝導部材54およびインナープレート40を介して、筐体10の第1主壁11に接続される。半導体メモリ25A3から発生する熱の一部は、熱伝導部材54およびインナープレート40を介して筐体10の第1主壁11に伝わり、第1主壁11から筐体10の外部に放出される。半導体メモリ25A3は、「第2半導体部品」の一例である。熱伝導部材54は、「第2熱伝導部材」の一例である。
(第2整流部)
第2整流部43は、筐体10内において空気の流れ方向を変える整流部である。本実施形態では、第2整流部43は、コンデンサ26の部品本体31と基板21との間の隙間gを-X方向に流れた空気の一部(例えば、コンデンサ26と半導体メモリ25Aとの間の隙間gaを流れた空気の一部)を、インナープレート40の上方に解放する。この内容については詳しく後述する。本実施形態では、第2整流部43は、インナープレート40の一部として板状に形成されている。第2整流部43は、「第2整流板」および「第2傾斜板」のそれぞれ一例である。第2整流部43は、「第2整流板部」または「第2傾斜板部」と称されてもよい。
本実施形態では、第2整流部43は、X方向において、コンデンサ26Sに対して第1整流部41とは反対側に位置する。例えば、第2整流部43は、X方向において、コンデンサ26Sに対して第1整流部41の第1部分41aとは反対側に位置する。第2整流部43は、傾斜部43aと、固定部43bとを有する。
傾斜部43aは、Z方向に対して、第1整流部41とは反対側に傾斜している。傾斜部43aは、+Z方向側に進むに従い-X方向側に位置するように、Z方向およびX方向に対して傾斜している。本実施形態では、傾斜部43aは、30°から60°の間の任意の角度でZ方向に対して傾斜している。上述した第1カバー部42の第2部分42bは、第2整流部43の下端43e1の少なくとも一部から-X方向に延びている。ここで、第2整流部43は、複数の端として、例えば、下端43e1と、上端43e2とを有する。第2整流部43の下端43e1は、傾斜部43aの下端であり、第2整流部43のなかで基板21に最も近い端である。第2整流部43の下端43e1は、「第2端」の一例である。本実施形態では、第1カバー42は、第1整流部41の下端41e1の少なくとも一部と、第2整流部43の下端43e1の少なくとも一部とを接続している。
固定部43bは、傾斜部43aの上端から-X方向に延びている。固定部43bは、例えば、貫通穴43hを有する。貫通穴43hは、固定部43bをZ方向に貫通している。貫通穴43hには、筐体10の第1主壁11の突起11pが挿入されてカシメにより固定される。これにより、固定部43bと筐体10とが接続される。
(第3整流部)
第3整流部44は、筐体10内において空気の流れ方向を変える整流部である。本実施形態では、第3整流部44は、コンデンサ26の部品本体31と基板21との間の隙間gを-X方向に流れた空気の一部(例えば、コンデンサ26と半導体メモリ25Aとの間の隙間gaを流れた空気の一部)を、インナープレート40の上方に解放する。この内容については詳しく後述する。本実施形態では、第3整流部44は、インナープレート40の一部として板状に形成されている。第3整流部44は、「第2整流板」および「第2傾斜板」のそれぞれ別の一例であるとともに、「第3整流板」および「第3傾斜板」のそれぞれの一例である。第3整流部44は、「第3整流板部」または「第3傾斜板部」と称されてもよい。
本実施形態では、第3整流部44は、X方向において、コンデンサ26Tに対して第1整流部41とは反対側に位置する。例えば、第3整流部44は、X方向において、コンデンサ26Tに対して第1整流部41の第2部分41bとは反対側に位置する。第3整流部44は、傾斜部44aと、固定部44bとを有する。
傾斜部44aは、Z方向に対して、第1整流部41とは反対側に傾斜している。傾斜部44aは、+Z方向側に進むに従い-X方向側に位置するように、Z方向およびX方向に対して傾斜している。本実施形態では、傾斜部44aは、30°から60°の間の任意の角度でZ方向に対して傾斜している。
固定部44bは、傾斜部44aの上端から-X方向に延びている。固定部44bは、例えば、貫通穴44hを有する。貫通穴44hは、固定部44bをZ方向に貫通している。貫通穴44hには、筐体10の第1主壁11の突起11pが挿入されてカシメにより固定される。これにより、固定部44bと筐体10とが接続される。
(第2カバー部)
第2カバー部45は、筐体10内において基板21の近傍に空気の流路を形成する流路形成部である。本実施形態では、第2カバー部45は、第1整流部41によって基板21に向けて案内された空気の少なくとも一部を、基板21の近傍に沿って-X方向に案内する。本実施形態では、第2カバー部45は、インナープレート40の一部として板状に形成されている。第2カバー部45は、「第2カバー板」の一例である。第2カバー部45は、「第2カバー板部」と称されてもよい。
本実施形態では、第2カバー部45は、Z方向から見た場合、基板21と重なる。第2カバー部45は、X方向およびY方向に沿う板部である。第2カバー部45は、X方向において、第2整流部43および第3整流部44に対してコンデンサ26とは反対側に配置されている。第2カバー部45と基板21との間には、空気が流れる流路Qが形成される(図6、図7参照)。
図4に示すように、第2カバー部45は、Z方向から見た場合、基板21とは反対側から複数のDRAM24と重なる。DRAM24とインナープレート40との間には、熱伝導部材55(例えば熱伝導シート)が設けられている(図4参照)。DRAM24は、熱伝導部材55およびインナープレート40を介して、筐体10の第1主壁11に接続されている。DRMA24から発生する熱の一部は、熱伝導部材55およびインナープレート40を介して筐体10の第1主壁11に伝わり、第1主壁11から筐体10の外部に放出される。DRMA24は、「第3半導体部品」および「第4半導体部品」のそれぞれ一例である。熱伝導部材55は、「第3熱伝導部材」および「第4熱伝導部材」のそれぞれ一例である。
図4に示すように、第2カバー部45は、第2カバー部45の少なくとも一部と第2整流部43との間に、筐体10内の空気の一部がZ方向に移動可能な空間J1を開けて配置される。これにより、コンデンサ26Sと基板21との間の隙間gを通過した空気の一部、および/または第1カバー部42と基板21との間の流路Pを通過した空気の一部は、空間J1を通じて第2カバー部45の上方(+Z方向側)に移動可能である。本出願で「空気がZ方向に移動可能」とは、Z方向に一致して空気が移動可能(例えば真上に移動可能)である場合に限定されず、Z方向に対して傾斜した方向に移動可能(例えば斜め上方向に移動可能)である場合も含み得る。
同様に、第2カバー部45は、第2カバー部45の少なくとも一部と第3整流部44との間に、筐体10内の空気の一部がZ方向に移動可能な空間J2を開けて配置される。これにより、コンデンサ26Tと基板21との間の隙間gを通過した空気の一部は、空間J2を通じて第2カバー部45の上方(+Z方向側)に移動可能である。
取付部46は、インナープレート40を筐体10に固定するための部分である。取付部36は、例えば、インナープレート40の-X方向側の端部に設けられている。取付部46は、例えば、一対の傾斜部46a,46bと、固定部46cとを有する。
傾斜部46a,46bは、第2カバー部45の端部に連続して設けられている。傾斜部46a,46bは、+Z方向側に進むに従い-X方向に位置するように、Z方向に対して傾斜している。一対の傾斜部46a,46bは、Y方向に離間して配置されている。
固定部46cは、傾斜部46a,46bの上端から-X方向に延びている。固定部46cは、例えば、貫通穴46hを有する。貫通穴46hは、固定部46cをZ方向に貫通している。貫通穴46hには、筐体10の第1主壁11の突起11pが挿入されてカシメにより固定される。これにより、固定部46cと筐体10とが接続される。
<6.作用>
次に、半導体記憶装置1の作用(第1利用態様における作用)について説明する。
まず図6を参照し、コンデンサ26Sに関する空気の流れについて説明する。図6に示すように、冷却用の空気は、筐体10の外部から筐体10の第1側壁13の通気孔13hを通じて筐体10内に流入する。筐体10内に流入した空気の少なくとも一部は、第1整流部41にぶつかる。そして、流入した空気の流れ方向は、第1整流部41に沿うように変わる。このことで流入した空気は、第1整流部41に沿って流れるようになる。第1整流部41に沿って流れた空気は、コンデンサ26Sの部品本体31と基板21との間の隙間gに供給される(矢印D1参照)。これにより、コンデンサ26Sの部品本体31の下側を流れる空気の流量が増加する。したがって、コンデンサ26Sの部品本体31の下方に位置する半導体メモリ25Aの冷却が促進される。例えば、コンデンサ26Sの部品本体31と基板21との間の隙間gに供給された空気の一部は、コンデンサ26Sの部品本体31と半導体メモリ25Aとの間の隙間gaを流れる。このことで、半導体メモリ25Aの冷却が促進される。
コンデンサ26Sの部品本体31と基板21との間の隙間gを流れた空気の一部は、第1カバー部42と基板21との間の流路Pを流れ、第2整流部43に到達する。第2整流部43に到達した空気の一部は、そのまま基板21の近傍を流れる流れを維持し、第2カバー部45と基板21との間の流路Qを流れる(矢印D2参照)。これにより、第2カバー部45の冷却が促進されるとともに、基板21の第1面S1に実装された部品の冷却が促進される。
本実施形態では、第2整流部43の少なくとも一部(例えば傾斜部43a)は、X方向に対して傾斜している。第2整流部43の少なくとも一部が傾斜している理由は、図8を参照して後述するように、筐体10内を逆向きに空気が流れる場合(後述する第2利用態様)において、筐体10内を流れる空気の少なくとも一部を、コンデンサ26Sの部品本体31と基板21との間の隙間gに供給するためである。また、第2整流部43の少なくとも一部が傾斜している理由は、上述した理由に代えて/加えて、インナープレート40を筐体10に固定するための固定部43bを筐体10の第1主壁11の近くに配置するためである。
なお、第2整流部43が傾斜している場合、次の作用も期待できる。すなわち、図6に示すように、第1カバー部42と基板21との間の流路Pからコンデンサ26Sと基板21との間の隙間gを流れて第2整流部43に到達した空気の別の一部は、空間J1を通じて第2カバー部45の上方に移動する。第2カバー部45の上方に移動した空気は、第2カバー部45の上面に沿って流れる(矢印D3参照)。これにより、第2カバー部45の冷却が促進される。すなわち本実施形態では、第2整流部43の下流側で空気の流れが2つに分かれ、第2カバー部45が上下両側から冷却される。これにより、第2カバー部45の放熱が効率的に行われる。ここで、第2整流部43の少なくとも一部が傾斜している場合、空間J1を通じて第2カバー部45の上方に移動する空気の流れに圧損が生じにくい。このため、第2カバー部45の上下両側で良好な空気の流れが形成されやすくなる。このことで、インナープレート40の冷却がさらに促進される。
第2カバー部45を通過した空気は、筐体10の第2側壁14の通気孔14hから筐体10の外部に排出される。
次に図7を参照し、コンデンサ26Tに関する空気の流れについて説明する。図7に示すように、冷却用の空気は、筐体10の外部から筐体10の第1側壁13の通気孔13hを通じて筐体10内に流入する。筐体10内に流入した空気の少なくとも一部の流れ方向は、第1整流部41にぶつかることで第1整流部41に沿って流れるように変化する。第1整流部41に沿って流れた空気は、第1カバー部42の第1部分42aによって案内され、コンデンサ26Tの部品本体31と基板21との間の隙間gに供給される(矢印D4参照)。これにより、コンデンサ26Tの部品本体31の下側を流れる空気の流量が増加する。これにより、コンデンサ26Tの部品本体31の下方に位置する半導体メモリ25Aの冷却が促進される。例えば、コンデンサ26Tの部品本体31と基板21との間の隙間gに供給された空気の一部は、コンデンサ26Tの部品本体31と半導体メモリ25Aとの間の隙間gaを流れることで、半導体メモリ25Aの冷却をさらに促進させる。
コンデンサ26Tの部品本体31と基板21との間の隙間gを流れた空気の一部は、第3整流部44に到達する。第3整流部44に到達した空気の一部は、基板21の近傍を流れ続け、第2カバー部45と基板21との間の流路Qを流れる(矢印D5参照)。これにより、第2カバー部45の冷却が促進されるとともに、基板21に実装された部品の冷却が促進される。
本実施形態では、第3整流部44の少なくとも一部(例えば傾斜部44a)は、X方向に対して傾斜している。第3整流部44の少なくとも一部が傾斜している理由は、図9を参照して後述するように、筐体10内を逆向きに空気が流れる場合(後述する第2利用態様)において、筐体10内を流れる空気の少なくとも一部を、コンデンサ26Tの部品本体31と基板21との間の隙間gに供給するためである。また、第3整流部44の少なくとも一部が傾斜している理由は、上述した理由に代えて/加えて、および/または、インナープレート40を筐体10に固定するための固定部44bを筐体10の第1主壁11の近くに配置するためである。
なお、第3整流部44が傾斜している場合、次の作用も期待できる。すなわち、図7に示すように、第1カバー部42と基板21との間の流路Pからコンデンサ26Tと基板21との間の隙間gを流れて第3整流部44に到達した空気の一部は、空間J2を通じて第2カバー部45の上方に移動する。第2カバー部45の上方に移動した空気は、第2カバー部45の上面に沿って流れる。これにより、第2カバー部45の冷却が促進される。すなわち本実施形態では、第3整流部44の下流側で空気の流れが2つに分かれ、第2カバー部45が上下両側から冷却される。これにより、第2カバー部45の放熱が効率的に行われる。ここで、第3整流部44の少なくとも一部がZ方向に対して傾斜している場合、空間J2を通じて第2カバー部45の上方に移動する空気の流れに圧損が生じにくい。このため、第2カバー部45の上下両側で良好な空気の流れが形成されやすくなる。このことで、インナープレート40の冷却がより促進される。
第2カバー部45を通過した空気は、筐体10の第2側壁14の通気孔14hから筐体10の外部に排出される。
<7.別の利用態様(第2利用態様)>
図8および図9は、半導体記憶装置1の第2利用態様を示す断面図である。本実施形態の半導体記憶装置1は、上述したような-X方向に空気(冷却風)が流れる環境に代えて、図8に示すように+X方向に空気(冷却風)が流れる環境でも使用可能である。
コンデンサ26Sに関する空気の流れについて説明すると、図8に示すように、冷却用の空気は、筐体10の外部から筐体10の第2側壁14の通気孔14hを通じて筐体10内に流入する。筐体10内に流入した空気の少なくとも一部は、第2整流部43にぶつかる。そして、流入した空気の流れ方向は、第2整流部43に沿って流れるように変わる。第2整流部43に沿って流れた空気は、コンデンサ26Sの部品本体31と基板21との間の隙間gに供給される(矢印D11参照)。これにより、コンデンサ26Sの部品本体31の下側を流れる空気の流量が増加する。これにより、コンデンサ26Sの部品本体31の下方に位置する半導体メモリ25Aの冷却が促進される。
本実施形態では、第2整流部43は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26と基板21との間の隙間Sに向けて案内する。例えば、第2整流部43は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第2整流部43は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。例えば、第2整流部43は、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaよりも上流側の位置で、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第2整流部43は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。例えば、コンデンサ26Sの部品本体31と基板21との間の隙間gに供給された空気の一部は、コンデンサ26Sの部品本体31と半導体メモリ25Aとの間の隙間gaを流れることで、半導体メモリ25Aの冷却を促進させる。
本実施形態では、筐体10内に流入した空気の別の一部は、第2カバー部45と基板21との間の流路Qを通って、コンデンサ26Sの部品本体31と基板21との間の隙間gに流入してもよい(矢印D12参照)。コンデンサ26Sの部品本体31と基板21との間の隙間gを通過した空気は、筐体10の第1側壁13の通気孔13hから筐体10の外部に排出される(矢印D13参照)。
次に、コンデンサ26Tに関する空気の流れについて説明すると、図9に示すように、筐体10内に流入した空気の少なくとも一部は、第3整流部44にぶつかる。そして、流入した空気の流れ方向は、第3整流部44に沿って流れるように変わる。第3整流部44に沿って流れた空気は、コンデンサ26Tの部品本体31と基板21との間の隙間gに供給される(矢印D14参照)。これにより、コンデンサ26Tの部品本体31の下側を流れる空気の流量が増加する。これにより、コンデンサ26Tの部品本体31の下方に位置する半導体メモリ25Aの冷却が促進される。
本実施形態では、第3整流部44は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26と基板21との間の隙間Sに向けて案内する。例えば、第3整流部44は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第3整流部44は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。例えば、第3整流部44は、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaよりも上流側の位置で、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と基板21との間の隙間gに向けて案内する。このことで、第2整流部43は、筐体10内を流れる空気の少なくとも一部を、コンデンサ26の部品本体31と半導体メモリ25Aとの間の隙間gaに向けて案内する。例えば、コンデンサ26Tの部品本体31と基板21との間の隙間gに供給された空気の一部は、コンデンサ26Tの部品本体31と半導体メモリ25Aとの間の隙間gaを流れることで、半導体メモリ25Aの冷却を促進させる。
本実施形態では、筐体10内に流入した空気の別の一部は、第2カバー部45と基板21との間の流路Qを通って、コンデンサ26Tの部品本体31と基板21との間の隙間gに流入してもよい(矢印D15)。コンデンサ26Tの部品本体31と基板21との間の隙間gを通過した空気は、筐体10の第1側壁13の通気孔13hから筐体10の外部に排出される(矢印D16)。
<8.利点>
比較例として、第1整流部41が存在しない半導体記憶装置の内部構造について説明する。この構造では、コンデンサ26と重ならない半導体メモリ25については、必要な大きさの熱伝導部材を取り付けることができ、熱伝導部材、インナープレート、および筐体を介して良好な放熱を行うことができる。しかしながら、コンデンサ26の下方に位置する半導体メモリ25については、筐体への熱接続構造を確保することが難しく、十分な放熱を行うことが難しい場合がある。
そこで本実施形態では、半導体記憶装置1は、筐体10内を流れる空気の少なくとも一部をコンデンサ26と基板21との間の隙間Sに向けて案内する第1整流部41を有する。このような構成によれば、筐体10内の空気が第1整流部41によってコンデンサ26と基板21との間の隙間Sに向けて案内され、コンデンサ26の下側を流れる空気の流量を増加する。これにより、コンデンサ26の下方に位置する半導体メモリ25の放熱を促進することができ、半導体記憶装置1の放熱性の向上を図ることができる。
本実施形態では、第1整流部41の少なくとも一部は、Z方向に対して傾斜している。このような構成によれば、第1整流部41によってコンデンサ26と基板21との間の隙間Sに向けて多くの空気を案内することができる。これにより、半導体記憶装置1の放熱性のさらなる向上を図ることができる。
本実施形態では、筐体10は、X方向に開口した1つ以上の通気孔13hを有する。第1整流部41は、X方向においてコンデンサ26と1つ以上の通気孔13hとの間に配置され、X方向から見た場合に1つ以上の通気孔13hと重なる。このような構成によれば、通気孔13hから筐体10内に流入する空気の少なくとも一部を、より確実にコンデンサ26と基板21との間の隙間Sに向けて案内することができる。これにより、半導体記憶装置1の放熱性のさらなる向上を図ることができる。
本実施形態では、半導体記憶装置1は、Z方向から見た場合に基板21と重なる第1カバー部42を有する。第1カバー部42は、第1整流部41の下端41e1の少なくとも一部から基板21と平行に延びている。このような構成によれば、第1整流部41によって基板21の近くに案内された空気を、基板21の近傍に沿う流れとして下流側に案内することができる。これにより、基板21の効率的な放熱を促進することができる。
本実施形態では、第1カバー部42は、Z方向から見た場合に、コンデンサ26と重なる領域を避けて、コンデンサ26の周囲の少なくとも一部に設けられている。このような構成によれば、コンデンサ26と第1カバー部42とが重なる構造と比べて、半導体記憶装置の小型化(例えば薄型化)を図ることができる。
本実施形態では、半導体記憶装置1は、X方向において、コンデンサ26に対して第1整流部41とは反対側に配置された第2整流部43を備える。第2整流部43の少なくとも一部は、Z方向に対して第1整流部41とは反対側に傾斜している。このような構成によれば、-X方向に空気が流れる環境でも、+X方向に空気が流れる環境でも、コンデンサ26と基板21との間の隙間Sに空気を供給することができる。また、第2整流部43の少なくとも一部がX方向に対して傾斜していると、インナープレート40を筐体10に固定するための固定部43bを筐体10の第1主壁11の近くに配置させることができる。
本実施形態では、第1カバー部42は、第1整流部41の下端41e1の少なくとも一部と、第2整流部43の下端43e1の少なくとも一部とを接続している。このような構成によれば、-X方向に空気が流れる環境でも、+X方向に空気が流れる環境でも、第1整流部41または第2整流部43によって基板21の近くに案内された空気を、基板21に沿って流すことができる。これにより、基板21の効率的な放熱を促進することができる。
本実施形態では、半導体記憶装置1は、X方向において第2整流部43に対してコンデンサ26とは反対側に配置され、Z方向から見た場合に発熱部品(例えばDRAM24)と重なる第2カバー部45を備える。第2カバー部45は、第2カバー部45の少なくとも一部と第2整流部43との間に、筐体10内の空気の一部がZ方向に移動可能な空間J1を開けて配置されている。このような構成によれば、第2整流部43に到達した空気の一部が空間J1を通って第2カバー部45の上方を流れる。これにより、第2カバー部45の冷却が促進される。その結果、第2カバー部45の下方に位置する発熱部品(例えばDRAM24)の放熱をさらに促進することができる。
また、第2整流部43の少なくとも一部(例えば傾斜部43a)がZ方向に対して傾斜している場合、空間J1を通じて第2カバー部45の上方に移動する空気の流れに圧損が生じにくい。このため、第2整流部43に隣接して空間J1が設けられることで、第2カバー部45の上下両側で良好な空気の流れがより形成されやすくなる。
以上、1つの実施形態について説明したが、実施形態は上記例に限定されない。例えば、第1整流部41、第2整流部43、および第3整流部44のうち1つ以上は、インナープレート40に設けられることに代えて、筐体10に設けられてもよく、基板21に設けられてもよい。
以上説明した少なくともひとつの実施形態によれば、半導体記憶装置は、筐体内を流れる空気の少なくとも一部をコンデンサと基板との間の隙間に向けて案内する整流板を有する。このような構成によれば、半導体記憶装置の放熱性の向上を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体記憶装置、10…筐体、20…基板ユニット、21…基板、24…DRAM(第3半導体部品、第4半導体部品)、25…半導体メモリ(半導体部品)、25A2…半導体メモリ(第1半導体部品)、25A3…半導体メモリ(第2半導体部品)、26…コンデンサ、31…部品本体、32…リード、40…インナープレート、41…第1整流部(第1整流板、第1傾斜板)、42…第1カバー部(第1カバー板)、43…第2整流部(第2整流板、第2傾斜板)、44…第3整流部、45…第2カバー部(第2カバー板)、53…熱伝導部材(第1熱伝導部材)、54…熱伝導部材(第2熱伝導部材)、55…熱伝導部材(第3熱伝導部材、第4熱伝導部材)。

Claims (18)

  1. 筐体と、
    前記筐体に収容された基板と、
    前記基板に実装された第1半導体部品と、
    前記基板の厚さ方向である第1方向から見た場合に、前記基板とは反対側から前記第1半導体部品と重なる部分を含み、前記基板に実装されたコンデンサと、
    前記筐体内を流れる空気の少なくとも一部を前記コンデンサと前記基板との間の第1隙間に向けて案内する第1整流板と、
    を備えた半導体記憶装置。
  2. 前記第1整流板の少なくとも一部は、前記第1方向に対して傾斜している、
    請求項1に記載の半導体記憶装置。
  3. 前記筐体は、前記第1方向とは異なる第2方向に開口した1つ以上の通気孔を有し、
    前記第1整流板は、前記第2方向において前記コンデンサと前記1つ以上の通気孔との間に配置され、前記第2方向から見た場合に前記1つ以上の通気孔と重なる、
    請求項2に記載の半導体記憶装置。
  4. 前記コンデンサは、前記第1方向とは異なる第2方向に中心軸が沿う円柱状の部品本体と、前記部品本体から突出して前記基板に接続されたリードとを有し、
    前記部品本体は、前記第1方向から見た場合に、前記基板とは反対側から前記第1半導体部品と重なり、
    前記第1整流板は、前記筐体内を流れる空気の少なくとも一部を前記部品本体と前記基板との間の第2隙間に向けて案内する、
    請求項2に記載の半導体記憶装置。
  5. 前記第1方向から見た場合に前記基板と重なる第1カバー板をさらに備え、
    前記第1整流板は、複数の端を有し、
    前記複数の端は、前記第1方向で前記基板に最も近い第1端を含み、
    前記第1カバー板は、前記第1整流板の前記第1端の少なくとも一部から前記基板と平行に延びている、
    請求項2に記載の半導体記憶装置。
  6. 前記第1カバー板は、前記第1方向から見た場合に、前記コンデンサと重なる領域を避けて、前記コンデンサの周囲の少なくとも一部に設けられている、
    請求項5に記載の半導体記憶装置。
  7. 前記第1カバー板は、前記コンデンサよりも大きな開口部または切欠き部である抜き部を有し、前記抜き部に前記コンデンサが配置されることで、前記基板に対する配置高さが前記コンデンサの一部と同じである、
    請求項5に記載の半導体記憶装置。
  8. 前記第1カバー板と前記第1半導体部品との間に配置された第1熱伝導部材をさらに備えた、
    請求項5に記載の半導体記憶装置。
  9. 前記基板に実装された第2半導体部品をさらに備え、
    前記第1カバー板と前記第2半導体部品との間に配置された第2熱伝導部材をさらに備えた、
    請求項5に記載の半導体記憶装置。
  10. 前記第1方向とは異なる第2方向において、前記コンデンサに対して前記第1整流板とは反対側に配置された第2整流板をさらに備え、
    前記第2整流板の少なくとも一部は、前記第1方向に対して前記第1整流板とは反対側に傾斜している、
    請求項2に記載の半導体記憶装置。
  11. 前記第1方向から見た場合に前記基板と重なる第1カバー板をさらに備え、
    前記第1整流板は第1の複数の端を有し、前記第1の複数の端は前記第1方向で前記基板に最も近い第1端を含み、
    前記第2整流板は第2の複数の端を有し、前記第2の複数の端は前記第1方向で前記基板に最も近い第2端を含み、
    前記第1カバー板は、前記第1端の少なくとも一部と前記第2端の少なくとも一部とを接続している、
    請求項10に記載の半導体記憶装置。
  12. 前記基板に実装された第3半導体部品と、
    前記第2方向において前記第2整流板に対して前記コンデンサとは反対側に配置され、前記第1方向から見た場合に前記第3半導体部品と重なる第2カバー板と、
    前記第2カバー板と前記第3半導体部品との間に配置された第3熱伝導部材と、
    をさらに備え、
    前記第2カバー板は、前記第2カバー板の少なくとも一部と前記第2整流板との間に、前記筐体内の空気の一部が前記第1方向に移動可能な空間を開けて配置されている、
    請求項10に記載の半導体記憶装置。
  13. 前記基板に実装された第4半導体部品と、
    前記基板と前記筐体の内面との間に配置されたインナープレートと、
    前記インナープレートと前記第4半導体部品との間に配置された第4熱伝導部材と、
    をさらに備え、
    前記第1整流板は、前記インナープレートの一部として設けられている、
    請求項1に記載の半導体記憶装置。
  14. 前記コンデンサは、前記第1方向とは異なる第2方向に中心軸が沿う円柱状の部品本体と、前記部品本体から突出して前記基板に接続されたリードとを有し、
    前記第1隙間は、前記部品本体と前記第1半導体部品との間の第3隙間を含み、
    前記第1整流板は、前記筐体内を流れる空気の少なくとも一部を前記第3隙間に向けて案内する、
    請求項1に記載の半導体記憶装置。
  15. 筐体と、
    前記筐体に収容された基板と、
    前記基板に実装された第1半導体部品と、
    前記基板の厚さ方向である第1方向から見た場合に、前記基板とは反対側から前記第1半導体部品と重なる部分を含み、前記基板に実装されたコンデンサと、
    前記筐体内に設けられた第1傾斜板と、
    を備え、
    前記筐体は、前記第1方向とは異なる第2方向に開口した1つ以上の通気孔を有し、
    前記第1傾斜板は、前記第2方向において前記コンデンサと前記1つ以上の通気孔との間に配置され、前記基板から離れるに従い前記1つ以上の通気孔に近づくように前記第1方向に対して傾斜している、
    半導体記憶装置。
  16. 前記第2方向において、前記コンデンサに対して前記第1傾斜板とは反対側に位置した第2傾斜板をさらに備え、
    前記第2傾斜板は、前記第1方向に対して前記第1傾斜板とは反対側に傾斜している、
    請求項15に記載の半導体記憶装置。
  17. 前記第1方向から見た場合に前記基板と重なる第1カバー板をさらに備え、
    前記第1傾斜板は、複数の端を有し、
    前記複数の端は、前記第1方向で前記基板に最も近い第1端を含み、
    前記第1カバー板は、前記第1端の少なくとも一部から前記基板と平行に延びている、
    請求項15に記載の半導体記憶装置。
  18. 前記第1カバー板は、前記第1方向から見た場合に、前記コンデンサと重なる領域を避けて、前記コンデンサの周囲の少なくとも一部に設けられている、
    請求項17に記載の半導体記憶装置。
JP2022148071A 2022-09-16 2022-09-16 半導体記憶装置 Pending JP2024043083A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022148071A JP2024043083A (ja) 2022-09-16 2022-09-16 半導体記憶装置
US18/459,771 US20240098930A1 (en) 2022-09-16 2023-09-01 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022148071A JP2024043083A (ja) 2022-09-16 2022-09-16 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2024043083A true JP2024043083A (ja) 2024-03-29

Family

ID=90243707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022148071A Pending JP2024043083A (ja) 2022-09-16 2022-09-16 半導体記憶装置

Country Status (2)

Country Link
US (1) US20240098930A1 (ja)
JP (1) JP2024043083A (ja)

Also Published As

Publication number Publication date
US20240098930A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
CN112218482B (zh) 半导体存储装置
US11744046B2 (en) Semiconductor storage device
JP6320332B2 (ja) 電子機器
US11844180B2 (en) Semiconductor storage device
JP6339035B2 (ja) 電子機器
JP2016170712A (ja) サーバシステム及び記憶装置
JP2024043083A (ja) 半導体記憶装置
US20240046965A1 (en) Semiconductor storage device
TWI831185B (zh) 半導體記憶裝置
US11785703B2 (en) Semiconductor storage device and heat dissipator
TWI853542B (zh) 半導體記憶裝置
JP2023045290A (ja) 記憶装置
JP2019041014A (ja) 電子機器及び基板
US20240206074A1 (en) Semiconductor storage device
TWI795090B (zh) 記憶體系統
JP2022086808A (ja) コンデンサモジュール、インバータモジュールおよびモータユニット
JP2024052035A (ja) 回路モジュール構造