JP2024041483A - 光検出装置、光検出装置の製造方法、及び電子機器 - Google Patents

Abstract

【課題】複数の画素ごとにオンチップレンズを形成する画素構造において、画素間分離部の工程数を少なくし、光の散乱を少なくし得る光検出装置を提供する。【解決手段】光検出装置は、半導体基板と、画素分離部と、オンチップレンズとを備える。画素分離部は、半導体基板に設けられ、隣接する画素の間を分離する。オンチップレンズは、半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの光を画素群に集光する。画素分離部は、画素群のうち隣接する画素間に配置され、半導体基板の厚さ方向に延伸する第１の掘り込み領域と、オンチップレンズによる光の集光位置に第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備える。画素群内分離部は、平面視において、第２の掘り込み領域の幅を第１の掘り込み領域の幅より細く形成する。【選択図】図４

Description

本開示に係る技術（本技術）は、光検出装置、光検出装置の製造方法、及び光検出装置を備える電子機器に関する。

従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、光検出装置として、例えば、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。光検出装置は、光電変換を行うフォトダイオード（光電変換素子）とトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。

ところで、画素に強い光が入射された場合、その画素のフォトダイオードに蓄積されている電荷が飽和してあふれ出し、隣接画素に漏れ込む、混色と呼ばれる現象が発生することがある。画素間を貫通トレンチにより分離する固体撮像装置が考えられているが、全ての画素間に貫通トレンチを形成するため、画素ごとにグランド電位を供給するウェルコンタクトを形成する必要がある。そこで、画素間にまたがってトランジスタ等の素子を配置する箇所に非貫通トレンチを形成する固体撮像装置が提案されている（例えば、特許文献１）。

特開２０１９－１４５５４４号公報

しかしながら、上記特許文献１に記載の固体撮像装置では、貫通トレンチと非貫通トレンチとを別加工するため、工程数が増加する。また、貫通トレンチと非貫通トレンチとの接続部において、合わせズレにより２重加工やトレンチ分断が生じる。
さらに、複数画素にまたがって１つのオンチップレンズを共有する構造の場合、オンチップレンズ中央の非貫通トレンチにより光の散乱が発生する。

本開示はこのような事情に鑑みてなされたもので、複数の画素ごとにオンチップレンズを形成する画素構造において、画素分離部の工程数を少なくし、光の散乱を少なくし得る光検出装置、光検出装置の製造方法、及び電子機器を提供することを目的とする。

本開示の一態様は、外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、前記画素分離部は、前記画素群のうち隣接する画素間に配置され、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備え、前記画素群内分離部は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置である。

本開示の他の態様は、外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、前記半導体層の光入射面側で、２以上の同色の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、前記画素分離部は、前記画素群のうち隣接する画素間に配置され、前記オンチップレンズによる光の集光位置の少なくとも一部に開口部を有する画素群内分離部を備え、前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、前記画素群内分離部は、瞳補正位置に応じて、前記開口部の形成位置をずらされる、光検出装置である。

本開示の他の態様は、外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、前記半導体基板の光入射面側で、２以上の同色の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備える光検出装置の製造方法であって、前記画素群のうち隣接する画素間に、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に、前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を形成する第１の工程を備え、前記第１の工程は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置の製造方法である。

本開示の第１の実施形態に係る光検出装置の概略的構成の一例を示すブロック図である。 図１に示した画素の回路構成図である。 本開示の第１の実施形態に係る光検出装置の半導体構造の一例を示す部分縦断面図である。 本開示の第１の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す平面図である。 図４に示した画素群のＢ１－Ｂ１’断面における概略断面の半導体構造の一例を示す部分縦断面図である。 本開示の第２の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す平面図である。 図６に示した画素群のＢ２－Ｂ２’断面における概略断面の半導体構造の一例を示す部分縦断面図である。 第２の実施形態に係る貫通領域を具体的に示す断面図である。 本開示の第３の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す平面図である。 本開示の第４の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す平面図である。 第５の実施形態における光検出装置の裏面側から見た平面図及びＣ１－Ｃ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その１）。 第５の実施形態における光検出装置の裏面側から見た平面図及びＣ１－Ｃ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その２）。 第５の実施形態における光検出装置の裏面側から見た平面図及びＣ１－Ｃ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その３）。 第６の実施形態における光検出装置の裏面側から見た平面図及びＤ１－Ｄ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その１）。 第６の実施形態における光検出装置の裏面側から見た平面図及びＤ１－Ｄ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その２）。 第６の実施形態における光検出装置の裏面側から見た平面図及びＤ１－Ｄ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その３）。 本開示の第７の実施形態に係る光検出装置の画素レイアウトの構成例を示す平面図である。 第７の実施形態の比較例に係る光検出装置の画素レイアウトの構成例を示す平面図である。 本開示の第８の実施形態に係る光検出装置の画素レイアウトの構成例を示す平面図である。 第７の実施形態における光検出装置の裏面側から見た平面図及びＧ１－Ｇ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その１）。 第７の実施形態における光検出装置の裏面側から見た平面図及びＧ１－Ｇ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その２）。 第７の実施形態における光検出装置の裏面側から見た平面図及びＧ１－Ｇ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である（その３）。 本開示の第１０の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す平面図である。 図１７中のＨ１－Ｈ１’線で切断した光検出装置の半導体構造の一例を示す部分断面図である。 本開示の第１１の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズの配置例を示す断面図である。 第１２の実施形態における光検出装置の半導体構造の一例を示す部分断面図である（その１）。 第１２の実施形態における光検出装置の半導体構造の一例を示す部分断面図である（その２）。 第１２の実施形態における光検出装置の半導体構造の一例を示す部分断面図である（その３）。 第１２の実施形態における光検出装置の半導体構造の一例を示す部分断面図である（その４）。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図２２に示した撮像部の設置位置の例を示す図である。

以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

本明細書において、「第１導電型」はｐ型又はｎ型の一方であり、「第２導電型」はｐ型又はｎ型のうちの「第１導電型」とは異なる一方を意味する。また、「ｎ」や「ｐ」に付す「＋」や「－」は、「＋」及び「－」が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。但し、同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

＜第１の実施形態＞
（光検出装置の全体構成）
図１は、本開示の第１の実施形態に係る光検出装置の概略的構成の一例を示すブロック図である。光検出装置１は、各画素を構成するフォトダイオード等の光電変換素子を用いて、該画素上に結像した光の強弱に応じた電荷量を電気信号に変換し、これを画像データとして出力する半導体装置であり、例えばＣＭＯＳイメージセンサとして構成される。光検出装置１は、例えば、ＣＭＯＳ ＬＳＩのようなシステム・オン・チップ（ＳｏＣ）として一体的に構成され得るが、例えば、以下に示すいくつかのコンポーネントが別体のＬＳＩとして構成されても良い。

同図に示すように、光検出装置１は、例えば、画素アレイ部１１と、垂直駆動部１２と、カラム処理部１３と、水平駆動部１４と、システム制御部１５と、信号処理部１６と、データ格納部１７といったコンポーネントを含み構成される。

画素アレイ部１１は、水平方向（行方向）及び垂直方向（列方向）にアレイ配列された画素１１０を構成するフォトダイオード等の光電変換素子群を含み構成される。画素アレイ部１１は、各画素１１０上に結像した入射光の強さに応じた電荷量を電気信号に変換し、画素信号として出力する。画素アレイ部１１は、例えば、実際の光を受光可能な領域に配置された有効画素と該領域の外側に配置されメタル等により遮蔽されたダミー画素とを含み得る。なお、画素アレイ部１１の各画素１１０上には入射光を集光するマイクロオンチップレンズやカラーフィルタといった光学系素子が形成される（図示せず）。アレイ状に配列された画素１１０による領域は、撮像する対象空間に対応するいわゆる「像高」を構成する。

垂直駆動部１２は、シフトレジスタやアドレスデコーダ等を含み構成される。垂直駆動部１２は、複数の画素駆動線１８を介して各画素１１０に駆動信号等を供給することにより、画素アレイ部１１の各画素１１０を例えば同時に又は行単位等で駆動する。

カラム処理部１３は、画素アレイ部１１の画素列（カラム）ごとに垂直信号線（ＶＳＬ）１９を介して各画素から画素信号を読み出して、ノイズ除去処理、相関二重サンプリング（ＣＤＳ）処理、及びＡ／Ｄ（Analog-to-Digital）変換処理等を行う。カラム処理部１３により処理された画素信号は、信号処理部１６に出力される。

水平駆動部１４は、シフトレジスタやアドレスデコーダ等を含み構成される。水平駆動部１４は、カラム処理部１３の画素列に対応する画素１１０を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において画素１１０ごとに信号処理された画素信号が順番に信号処理部１６に出力される。

システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータ等を含み構成される。システム制御部１５は、例えば図示しないタイミングジェネレータにより生成されたタイミング信号に基づいて、垂直駆動部１２、カラム処理部１３、及び水平駆動部１４の駆動制御を行なう。

信号処理部１６は、必要に応じてデータ格納部１７にデータを一時的に格納しながら、カラム処理部１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号に基づく画像信号を出力する。また、信号処理部１６は、カラム処理部１３から出力されるフラグに従って、信号処理を行う。

なお、本技術が適用される光検出装置１は、上述したような構成に限られるものではない。例えば、光検出装置１は、データ格納部１７がカラム処理部１３の後段に配置され、カラム処理部１３から出力される画素信号を、データ格納部１７を経由して信号処理部１６に供給するように構成されても良い。或いは、光検出装置１は、縦続的に接続されたカラム処理部１３とデータ格納部１７と信号処理部１６とが各画素信号を並列的に処理するように構成されても良い。

（画素の回路構成）
図２は、画素１１０の回路構成図である。
図２に示すように、複数の画素１１０の各々は、光電変換領域２１及び画素回路（読出し回路）２２を備えている。光電変換領域２１は、光電変換部２３と、転送トランジスタＴＲと、電荷保持領域（フローティングディフュージョン：Floating Diffusion）ＦＤとを備えている。画素回路２２は、光電変換領域２１の電荷保持領域ＦＤと電気的に接続されている。この第１実施形態では、一例として１つの画素１１０に１つの画素回路２２を割り与えた回路構成としているが、これに限定されるものではなく、１つの画素回路２２を複数の画素１１０で共有する回路構成としてもよい。例えば、水平方向及び垂直方向の各々の方向に２つずつ配置された２×２配置の４つの画素１１０（１つの画素ブロック）で１つの画素回路２２を共有する回路構成としてもよい。

光電変換部２３は、例えばｐｎ接合型のフォトダイオード（ＰＤ）で構成され、受光量に応じた信号電荷を生成する。光電変換部２３は、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。

転送トランジスタＴＲは、光電変換部２３で光電変換された信号電荷を電荷保持領域ＦＤに転送する。転送トランジスタＴＲのソース領域は光電変換部２３のカソード側と電気的に接続され、転送トランジスタＴＲのドレイン領域は電荷保持領域ＦＤと電気的に接続されている。そして、転送トランジスタＴＲのゲート電極は、画素駆動線１８（図１参照）のうちの転送トランジスタ駆動線と電気的に接続されている。

電荷保持領域ＦＤは、光電変換部２３から転送トランジスタＴＲを介して転送された信号電荷を一時的に保持（蓄積）する。

画素回路２２は、電荷保持領域ＦＤに保持された信号電荷を読み出し、読み出した信号電荷を画素信号に変換して出力する。換言すれば、画素回路２２は、光電変換素子ＰＤで光電変換された信号電荷を、この信号電荷に基づく画素信号に変換して出力する。画素回路２２は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、切替トランジスタＦＤＧと、を備えている。これらの画素トランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ，ＦＤＧ）、及び上述の転送トランジスタＴＲの各々は、電界効果トランジスタとして、例えば、ＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ＭＩＳＦＥＴでも構わない。

画素回路２２に含まれる画素トランジスタのうち、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、及び切替トランジスタＦＤＧの各々は、スイッチング素子として機能し、増幅トランジスタＡＭＰは、増幅素子として機能する。
なお、選択トランジスタＳＥＬ及び切替トランジスタＦＤＧは、必要に応じて省略してもよい。

増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタＲＳＴのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷保持領域ＦＤ及び切替トランジスタＦＤＧのソース領域と電気的に接続されている。

選択トランジスタＳＥＬは、ソース領域が垂直信号線１９（ＶＳＬ）と電気的に接続され、ドレイン領域が増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１８（図１参照）のうちの選択トランジスタ駆動線と電気的に接続されている。

リセットトランジスタＲＳＴは、ソース領域が切替トランジスタＦＤＧのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。そして、リセットトランジスタＲＳＴのゲート電極は、画素駆動線１８（図１参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。

切替トランジスタＦＤＧは、ソース領域が電荷保持領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。そして、切替トランジスタＦＤＧのゲート電極は、画素駆動線１８（図１参照）のうちの切替トランジスタ駆動線と電気的に接続されている。

なお、選択トランジスタＳＥＬを省略する場合は、増幅トランジスタＡＭＰのソース領域が垂直信号線１９（ＶＳＬ）と電気的に接続される。また、切替トランジスタＦＤＧを省略する場合は、リセットトランジスタＲＳＴのソース領域が増幅トランジスタＡＭＰのゲート電極及び電荷保持領域ＦＤと電気的に接続される。

転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、光電変換部２３で生成された信号電荷を電荷保持領域ＦＤに転送する。

リセットトランジスタＲＳＴは、リセットトランジスタＲＳＴがオン状態となると、電荷保持領域ＦＤの電位（信号電荷）を電源線Ｖｄｄの電位にリセットする。選択トランジスタＳＥＬは、画素回路２２からの画素信号の出力タイミングを制御する。

増幅トランジスタＡＭＰは、画素信号として、電荷保持領域ＦＤに保持された信号電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、光電変換部２３で生成された信号電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、電荷保持領域ＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１９（ＶＳＬ）を介してカラム信号処理回路５に出力する。

切替トランジスタＦＤＧは、電荷保持領域ＦＤによる電荷保持を制御すると共に、増幅トランジスタＡＭＰで増幅される電位に応じた電圧の増倍率を調整する。

（光検出装置の半導体構造）
図３は、本開示の第１の実施形態に係る光検出装置１の半導体構造の一例を示す部分縦断面図である。同図に示すように、半導体構造３０は、概略的には、例えば、配線層３１と、半導体層３２と、平坦化膜３３と、カラーフィルタ３４と、オンチップレンズ３５とを含み構成される。このような半導体構造３０は、例えば、配線層３１及び各種のロジック回路（図示せず）を含む第１シリコン基板と、半導体層３２を含む第２シリコン基板とを一体的に接合することにより構成され得る。

オンチップレンズ３５は、外部から光検出装置１に入射する光を、効率的に集光して半導体層３２の対応する複数の画素１１０に結像するための光学レンズである。本例では、オンチップレンズ３５は、平面視で水平方向（列方向）及び垂直方向（行方向）に２画素１１０ずつ並べられた４画素１１０ごとに、１つずつ配置されている。なお、オンチップレンズ３５は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、有機ＳＯＧ、ポリイミド系樹脂、又はフッ素系樹脂等から形成される。

カラーフィルタ３４は、オンチップレンズ３５により集光された光のうち、所定の波長の光を選択的に透過する光学フィルタである。本例では、赤色光、緑色光、青色光、及び近赤外光の波長をそれぞれ選択的に透過する４つのカラーフィルタ２４が用いられるが、これに限られない。各画素１１０には、いずれかの色（波長）に対応するカラーフィルタ３４が配置される。

半導体層３２は、各画素１１０を構成するフォトダイオード等の光電変換部２３を含む画素回路群が形成された機能層である。半導体層３２の各光電変換部２３は、オンチップレンズ３５及びカラーフィルタ３４を介して入射した光の強さに応じた電荷量を生成し、これを電気信号に変換し、画素信号として出力する。

光電変換部２３は、ｎ型領域２３１と、ｐ型領域２３２とにより形成される。半導体層３２は、半導体製造プロセスによりシリコン基板に作製される。光電変換部２３及び各種の電子素子は、配線層３１における所定の金属配線に電気的に接続される。

また、半導体層３２には、各画素１１０同士を分離する画素分離部３７が形成され得る。画素分離部３７は、例えばエッチング処理により形成されたトレンチ構造からなる。画素分離部３７は、画素１１０に入射した光が隣接する画素１１０へ入り込むことを防止する。画素分離部３７には、絶縁膜３７１が埋め込まれる。また、画素分離部３７の内壁面には、負の固定電荷を発生する固定電荷膜３７２が成膜される。固定電荷膜３７２としては、シリコン等の基板上に堆積することにより固定電荷を発生させてピニングを強化させることが可能な材料を用いることが好ましく、負の電荷を有する高屈折率材料膜または高誘電体膜を用いることができる。これにより、暗電流の発生が抑制される。

配線層３１は、半導体層３２における各画素１１０へ電力及び各種の駆動信号を伝達し、また、各画素１１０から読み出される画素信号を伝達するための金属配線パターン３１１が形成された層である。配線層３１は、典型的には、複数の金属配線パターン３１１の層が層間絶縁膜を挟み積層されて構成され得る。また、積層された金属配線パターン３１１は、必要に応じて例えばビアにより電気的に接続される。

半導体層３２の裏面側（光入射面側）には、遮光壁３８が設けられる。遮光壁３８は、光電変換部２３を開口するように格子状に形成されている。すなわち、遮光壁３８は、画素分離部３７に対応する位置に形成されている。遮光壁３８を構成する材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）を用いることができる。

（画素レイアウトの構成例）
図４は、本開示の第１の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す平面図である。図５は、図４に示した画素群のＢ１－Ｂ１’断面における概略断面の半導体構造の一例を示す部分縦断面図である。

図４に示すように、光検出装置１は、例えば、緑色の光を透過するカラーフィルタ３４で覆われた画素群１１０Ｇを有する。画素群１１０Ｇは、画素１１０が平面視で水平方向及び垂直方向に２画素ずつ並べられた４画素を有する。なお、画素群１１０Ｇは、例えば、赤色の光を透過するカラーフィルタ３４で覆われてもよいし、青色の光を透過するカラーフィルタ３４で覆われてもよいし、異なる色の光を透過するカラーフィルタ３４で覆われてもよい。

図４に示すように、オンチップレンズ３５は、平面視で水平方向及び垂直方向に２画素ずつ並べられた４つの画素１１０ごとに、１つずつ配置されている。画素レイアウトの構成例では、画素１１０間がそれぞれ、トレンチアイソレーション構造を有する画素分離部３７で分離されている。例えば、画素分離部３７は、平面視で幅ａ１を有する貫通領域３７ａと、幅ａ１より狭い幅ｂ１を有する非貫通領域３７ｂとを有する。

本開示の第１の実施形態の比較例として、以前は、貫通領域３７ａと非貫通領域３７ｂとを別加工するため、工程数が増加していた。また、貫通領域３７ａと非貫通領域３７ｂとの接続部において、合わせズレにより２重加工や画素分離部３７の分断が生じていた。

そこで、本開示の第１の実施形態では、画素分離部３７の非貫通領域３７ｂの幅を、貫通領域３７ａの幅より細く形成することで、非貫通領域３７ｂの深さをセルフアライン的に浅く形成できることにより、貫通領域３７ａと非貫通領域３７ｂとを同時に加工でき、工程数を削減できる。また、貫通領域３７ａと非貫通領域３７ｂとのつなぎ目が連続的になり、２重加工や画素分離部３７の切断の問題が無い。さらに、オンチップレンズ３５による光の集光位置において、非貫通領域３７ｂによる光の散乱が少ない。

また、本開示の第１の実施形態では、図５に示すように、非貫通領域３７ｂの光入射面とは反対側の領域に、電荷保持領域ＦＤを配置することができるので、半導体層３２の光入射面とは反対側のシリコン領域を有効活用できる。

＜第１の実施形態による作用効果＞
以上のように第１の実施形態によれば、画素分離部３７の非貫通領域３７ｂの幅を、貫通領域３７ａの幅より細く形成することで、非貫通領域３７ｂの深さをセルフアライン的に浅く形成できることにより、貫通領域３７ａと非貫通領域３７ｂとを同時に加工でき、工程数を削減できる。また、貫通領域３７ａと非貫通領域３７ｂとのつなぎ目が連続的になり、２重加工や画素分離部３７の切断の問題が無い。さらに、オンチップレンズ３５による光の集光位置において、非貫通領域３７ｂによる光の散乱が少ない。

＜第２の実施形態＞
（画素レイアウトの構成例）
図６は、本開示の第２の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す平面図である。図７は、図６に示した画素群のＢ２－Ｂ２’断面における概略断面の半導体構造の一例を示す部分縦断面図である。なお、図６及び図７において、上記図４及び上記図５と同一部分には同一符号を付して詳細な説明を省略する。

光検出装置１Ａにおいて、オンチップレンズ３５は、平面視で水平方向及び垂直方向に２画素ずつ並べられた４つの画素１１０ごとに、１つずつ配置されている。画素レイアウトの構成例では、画素１１０間がそれぞれ、トレンチアイソレーション構造を有する画素分離部３７Ａで分離されている。例えば、画素分離部３７Ａは、平面視で貫通領域３７ａ１と、貫通領域３７ａ１より幅が狭い非貫通領域３７ｂとを有する。

貫通領域３７ａ１には、図８に示すように、絶縁膜３７３と、遮光膜３７４とが埋め込まれる。非貫通領域３７ｂには、絶縁膜３７１が埋め込まれる。遮光膜３７４には、例えば、アルミニウム（Ａｌ）や、タングステン（Ｗ）等が使用される。また、絶縁膜３７１，３７３には、酸化シリコン（ＳｉＯ）、酸化チタン（ＴｉＯ）、酸化ハフニウム（ＨｆＯ）等が使用される。酸化シリコン（ＳｉＯ）の屈折率は１．４５であり、酸化チタン（ＴｉＯ）の屈折率は２．５であり、酸化ハフニウム（ＨｆＯ）の屈折率は２．１である。シリコン（Ｓｉ）の屈折率は３．５である。すなわち、シリコン（Ｓｉ）の屈折率に近いほどケラレ（散乱）が少ない。

＜第２の実施形態による作用効果＞
以上のように第２の実施形態によれば、貫通領域３７ａ１を例えば金属を使用した遮光膜３７４で閉塞し、非貫通領域３７ｂを金属以外の例えば酸化シリコンを用いた絶縁膜３７１で閉塞することにより、オンチップレンズ３５による光の集光位置における光の散乱を少なくでき、かつ貫通領域３７ａ１の遮光性や反射を確保できる。

＜第３の実施形態＞
図９は、本開示の第３の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す平面図である。図９において、上記図４と同一部分には、同一符号を付して詳細な説明を省略する。

画素レイアウトの構成例では、画素１１０間がそれぞれ、トレンチアイソレーション構造を有する画素分離部３７Ｂで分離されている。図９において、オンチップレンズ３５は、光検出装置１Ｂの像高が高い位置での光を有効に利用するため、いわゆる瞳補正に従って配置される。すなわち、図９（ｃ）に示すように、中央（像高ゼロ）に位置する画素１１０に対応するオンチップレンズ３５は、その光軸と画素１１０の中心とが略一致するように配置される。貫通領域３７ａと非貫通領域３７ｂとの境目３７ｃ１，３７ｃ２、３７ｃ３、３７ｃ４は、それぞれ電荷保持領域ＦＤから等距離に位置する。

高い像高ほど、オンチップレンズ３５は画素１１０の中心からずらされて配置される。すなわち、図９（ａ）に示すように、オンチップレンズ３５が中央から上側（図９中矢印Ｙ１で示す方向）にずらされた場合、境目３７ｃ２，３７ｃ４は、図９（ｃ）の状態より上側（図９中矢印Ｙ１で示す方向）にずらされる。

図９（ｂ）に示すように、オンチップレンズ３５が中央から右上側（図９中矢印Ｘ１で示す方向及び矢印Ｙ１で示す方向）にずらされた場合、境目３７ｃ１，３７ｃ３は、図９（ｃ）の状態より右側（図９中矢印Ｘ１で示す方向）にずらされ、境目３７ｃ２，３７ｃ４は、図９（ｃ）の状態より上側（図９中矢印Ｙ１で示す方向）にずらされる。
図９（ｄ）に示すように、オンチップレンズ３５が中央から右側（図９中矢印Ｘ１で示す方向）にずらされた場合、境目３７ｃ１，３７ｃ３は、図９（ｃ）の状態より右側（図９中矢印Ｘ１で示す方向）にずらされる。

＜第３の実施形態による作用効果＞
以上のように第３の実施形態によれば、瞳補正位置に応じて、オンチップレンズ３５を画素群１１０Ｇの中心からずらし、貫通領域３７ａと非貫通領域３７ｂとの境目３７ｃ１，３７ｃ２、３７ｃ３、３７ｃ４の位置をずらすことにより、光の散乱を少なくできる。

＜第４の実施形態＞
図１０は、本開示の第４の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す平面図である。図１０において、上記図６と同一部分には、同一符号を付して詳細な説明を省略する。
光検出装置１Ｃにおいて、画素１１０間がそれぞれ、トレンチアイソレーション構造を有する画素分離部３７Ｃで分離されている。例えば、画素分離部３７Ａは、平面視で貫通領域３７ａ１と、貫通領域３７ａ１より幅が狭い非貫通領域３７ｂとを有する。貫通領域３７ａ１には、絶縁膜３７３と、遮光膜３７４とが埋め込まれる。

図１０（ｃ）に示すように、中央（像高ゼロ）に位置する画素１１０に対応するオンチップレンズ３５は、その光軸と画素１１０の中心とが略一致するように配置される。貫通領域３７ａ１と非貫通領域３７ｂとの境目３７ｃ１，３７ｃ２、３７ｃ３、３７ｃ４は、それぞれ電荷保持領域ＦＤから等距離に位置する。
高い像高ほど、オンチップレンズ３５は画素１１０の中心からずらされて配置される。すなわち、図１０（ａ）に示すように、オンチップレンズ３５が中央から上側（図１０中矢印Ｙ１で示す方向）にずらされた場合、境目３７ｃ２，３７ｃ４は、図１０（ｃ）の状態より上側（図１０中矢印Ｙ１で示す方向）にずらされる。

図１０（ｂ）に示すように、オンチップレンズ３５が中央から右上側（図１０中矢印Ｘ１で示す方向及び矢印Ｙ１で示す方向）にずらされた場合、境目３７ｃ１，３７ｃ３は、図１０（ｃ）の状態より右側（図１０中矢印Ｘ１で示す方向）にずらされ、境目３７ｃ２，３７ｃ４は、図１０（ｃ）の状態より上側（図１０中矢印Ｙ１で示す方向）にずらされる。
図１０（ｄ）に示すように、オンチップレンズ３５が中央から右側（図１０中矢印Ｘ１で示す方向）にずらされた場合、境目３７ｃ１，３７ｃ３は、図１０（ｃ）の状態より右側（図１０中矢印Ｘ１で示す方向）にずらされる。

＜第４の実施形態による作用効果＞
以上のように第４の実施形態によれば、瞳補正によるオンチップレンズ３５の光検出装置１Ｃ内でのズレに対して、光が絶縁膜３７３及び遮光膜３７４で反射される成分を減少でき、光学特性（感度）の向上に寄与できる。

＜第５の実施形態＞
本開示の第５の実施形態では、先の第１の実施形態に係る光検出装置１の製造方法の基本工程について説明する。
図１１Ａ（１）乃至図１１Ｃ（１）は、第５の実施形態における光検出装置１の裏面側から見た平面図である。図１１Ａ（２）乃至図１１Ｃ（２）は、Ｃ１－Ｃ１’線で切断した光検出装置１の半導体構造の一例を示す部分断面図である。Ｃ１－Ｃ１’線は、平面視で、画素分離部３７の貫通領域３７ａ及び非貫通領域３７ｂを通る仮想線である。

先ず、シリコン基板４１を用意し、シリコン基板４１の裏面側にレジスト膜４２を成膜し、リソグラフィ工程によりレジスト膜４２上に、貫通領域３７ａを形成する場合に、レジストスペース線幅４２１を太くし、非貫通領域３７ｂを形成する場合に、レジストスペース線幅４２２を細くするようにパターニングする（図１１Ａ）。

次に、レジストスペース線幅４２１，４２２をドライエッチングにより開口し、開口部４３を形成する（図１１Ｂ）。開口部４３において、レジストスペース線幅４２１は深く掘れ、レジストスペース線幅４２２は浅くなる。
次に、レジスト膜４２を除去し、開口部４３に絶縁膜３７１を埋め込むことにより、画素分離部３７の貫通領域３７ａ及び非貫通領域３７ｂを形成する（図１１Ｃ）。以後、シリコン基板４１の裏面側に、オンチップレンズ３５及びカラーフィルタ３４を形成する。

＜第５の実施形態による作用効果＞
以上のように第５の実施形態によれば、画素分離部３７の非貫通領域３７ｂの幅を、貫通領域３７ａの幅より細く形成することで、非貫通領域３７ｂの深さをセルフアライン的に浅く形成できることにより、貫通領域３７ａと非貫通領域３７ｂとを同時に加工でき、工程数を削減できる。

＜第６の実施形態＞
本開示の第６の実施形態では、先の第２の実施形態に係る光検出装置１Ａの製造方法の基本工程について説明する。
図１２Ａ（１）乃至図１２Ｃ（１）は、第６の実施形態における光検出装置１Ａの裏面側から見た平面図である。図１２Ａ（２）乃至図１２Ｃ（２）は、Ｄ１－Ｄ１’線で切断した光検出装置１Ａの半導体構造の一例を示す部分断面図である。Ｄ１－Ｄ１’線は、平面視で、画素分離部３７Ａの貫通領域３７ａ１及び非貫通領域３７ｂを通る仮想線である。なお、図１２Ａ乃至図１２Ｃにおいて、上記図１１Ａ乃至図１１Ｃと同一部分には同一符号を付して詳細な説明を省略する。

先ず、シリコン基板４１を用意し、シリコン基板４１の裏面側にレジスト膜４２を成膜し、リソグラフィ工程によりレジスト膜４２上に、貫通領域３７ａ１を形成する場合に、レジストスペース線幅を太くし、非貫通領域３７ｂを形成する場合に、レジストスペース線幅を細くするようにパターニングし、レジストスペース線幅をドライエッチングにより開口し、開口部４３を形成する（図１２Ａ）。

次に、レジスト膜４２を除去し、開口部４３に絶縁膜３７１を埋め込むことにより、画素分離部３７Ａの非貫通領域３７ｂを形成する（図１２Ｂ）。また、貫通領域３７ａ１の側壁には、絶縁膜３７３が埋め込まれ、中央が空洞である。
次に、開口部４３のトレンチ中央に遮光膜３７４を埋め込むことにより、画素分離部３７Ａの貫通領域３７ａ１を形成する（図１２Ｃ）。以後、シリコン基板４１の裏面側に、オンチップレンズ３５及びカラーフィルタ３４を形成する。

＜第６の実施形態による作用効果＞
以上のように第６の実施形態によれば、先の第５の実施形態と同様に、貫通領域３７ａ１と非貫通領域３７ｂとを同時に加工でき、工程数を削減できる。

＜第７の実施形態＞
図１３は、本開示の第７の実施形態に係る光検出装置１Ｄの画素レイアウトの構成例を示す平面図である。図１３において、上記図４と同一部分には同一符号を付して詳細な説明を省略する。図１３（２）は、Ｅ１－Ｅ１’線で切断した光検出装置１Ｄの半導体構造の一例を示す部分断面図である。

図１３（１）に示すように、光検出装置１Ｄは、４つの画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４を有する。画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４は、平面視で水平方向及び垂直方向に２画素１１０ずつ並べられた４画素１１０を有する。

画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４は、トレンチアイソレーション構造を有する画素分離部３７Ｄで分離されている。例えば、画素分離部３７Ｄは、平面視で貫通領域３７ｄと、貫通領域３７ｄより幅が狭い非貫通領域３７ｅとを有する。

＜第７の実施形態の比較例＞
図１４は、第７の実施形態の比較例に係る光検出装置Ｂ１の画素レイアウトの構成例を示す平面図である。図１４において、上記図１３と同一部分には同一符号を付して詳細な説明を省略する。図１４（２）は、Ｅ２－Ｅ２’線で切断した光検出装置Ｂ１の半導体構造の一例を示す部分断面図である。

光検出装置Ｂ１において、画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４は、それぞれグランド（ＧＮＤ）電位を供給するための１つのウェルコンタクト３９を有する。ところで、光検出装置Ｂ１では、画素トランジスタへのコンタクト配線の配線構造が複雑化することになる。

＜第７の実施形態による実現手段＞
そこで、本開示の第７の実施形態では、対角線上に対向する画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４それぞれのウェルコンタクト３９を、１つのウェルコンタクト５１に集中して非貫通領域３７ｅに配置するようにしている。

＜第７の実施形態による作用効果＞
以上のように第７の実施形態によれば、対角線上に対向する画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４それぞれのウェルコンタクト３９を１つのウェルコンタクト５１にして画素分離部３７Ｄの非貫通領域３７ｅに配置することにより、画素トランジスタへのコンタクト配線本数を減らすことができ、配線ピッチの緩和が可能となる。

＜第８の実施形態＞
図１５は、本開示の第８の実施形態に係る光検出装置１Ｅの画素レイアウトの構成例を示す平面図である。図１５において、上記図１３と同一部分には同一符号を付して詳細な説明を省略する。図１５（２）は、Ｆ１－Ｆ１’線で切断した光検出装置１Ｅの半導体構造の一例を示す部分断面図である。

図１５（１）に示すように、光検出装置１Ｅは、４つの画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４を有する。画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４は、平面視で水平方向及び垂直方向に２画素１１０ずつ並べられた４画素１１０を有する。

画素群１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４は、トレンチアイソレーション構造を有する画素分離部３７Ｅで分離されている。例えば、画素分離部３７Ｅは、平面視において、行方向（図１５中矢印Ｘ１－Ｘ２で示す方向）に延伸される貫通領域３７ｄｘと、列方向（図１５中矢印Ｙ１－Ｙ２で示す方向）に延伸される貫通領域３７ｄｙとが交差する非貫通領域３７ｆを有する。非貫通領域３７ｆは、平面視において、貫通領域３７ｄの幅より細く形成される。

＜第８の実施形態による作用効果＞
以上のように第８の実施形態によれば、画素分離部３７Ｅにおいて、非貫通領域３７ｆを対称配置することにより、各画素１１０の集光効率を調整できる。
さらに、第８の実施形態において、行方向（図１５中矢印Ｘ１－Ｘ２で示す方向）に延伸される貫通領域３７ｄｘと、列方向（図１５中矢印Ｙ１－Ｙ２で示す方向）に延伸される貫通領域３７ａｙとが交差する箇所と、行方向（図１５中矢印Ｘ１－Ｘ２で示す方向）に延伸される貫通領域３７ａｘと、列方向（図１５中矢印Ｙ１－Ｙ２で示す方向）に延伸される貫通領域３７ｄｙとが交差する箇所に、非貫通領域を形成するようにしてもよい。このようにすれば、各画素１１０の集光効率をさらに調整できる。

＜第９の実施形態＞
本開示の第９の実施形態では、先の第７の実施形態に係る光検出装置１Ｅの製造方法の基本工程について説明する。
図１６Ａ（１）乃至図１６Ｃ（１）は、第７の実施形態における光検出装置１Ｅの裏面側から見た平面図である。図１６Ａ（２）乃至図１６Ｃ（２）は、Ｇ１－Ｇ１’線で切断した光検出装置１Ｅの半導体構造の一例を示す部分断面図である。Ｇ１－Ｇ１’線は、平面視で、画素分離部３７Ｄの貫通領域３７ｄ及び非貫通領域３７ｅを通る仮想線である。

先ず、シリコン基板６１を用意し、シリコン基板６１の裏面側にレジスト膜６２を成膜し、リソグラフィ工程によりレジスト膜６２上に、貫通領域３７ｄを形成する場合に、レジストスペース線幅６２１を太くし、非貫通領域３７ｅを形成する場合に、レジストスペース線幅６２２を細くするようにパターニングする（図１６Ａ）。

次に、レジストスペース線幅６２１，６２２をドライエッチングにより開口し、開口部６３を形成する（図１６Ｂ）。開口部６３において、レジストスペース線幅６２１は深く掘れ、レジストスペース線幅６２２は浅くなる。
次に、レジスト膜６２を除去し、開口部６３に絶縁膜３７１を埋め込むことにより、画素分離部３７Ｄの貫通領域３７ｄ及び非貫通領域３７ｅを形成する（図１６Ｃ）。以後、シリコン基板６１の裏面側に、オンチップレンズ３５及びカラーフィルタ３４を形成する。

＜第９の実施形態による作用効果＞
以上のように第９の実施形態によれば、画素分離部３７Ｄの非貫通領域３７ｅの幅を、貫通領域３７ｄの幅より細く形成することで、非貫通領域３７ｅの深さをセルフアライン的に浅く形成できることにより、貫通領域３７ｄと非貫通領域３７ｅとを同時に加工でき、工程数を削減できる。

＜第１０の実施形態＞
図１７は、本開示の第１０の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す平面図である。図１７において、上記図４と同一部分には、同一符号を付して詳細な説明を省略する。
図１８は、図１７中のＨ１－Ｈ１’線で切断した光検出装置１Ｆの半導体構造の一例を示す部分断面図である。図１８において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。

光検出装置１Ｆにおいて、画素１１０間がそれぞれ、トレンチアイソレーション構造を有する画素分離部３７Ｆで分離されている。画素分離部３７Ｆは、電荷保持領域ＦＤ付近に開口部３７ｈを有する。

図１７において、オンチップレンズ３５は、光検出装置１Ｆの像高が高い位置での光を有効に利用するため、いわゆる瞳補正に従って配置される。すなわち、図１７（ｃ）に示すように、中央（像高ゼロ）に位置する画素群１１０Ｇに対応するオンチップレンズ３５は、その光軸と画素群１１０Ｇの中心とが略一致するように配置される。貫通領域３７ｇ１，３７ｇ２，３７ｇ３，３７ｇ４は、それぞれ電荷保持領域ＦＤに対し等距離に延伸している。

高い像高ほど、オンチップレンズ３５は画素群１１０Ｇの中心からずらされて配置される。すなわち、図１７（ａ）に示すように、オンチップレンズ３５が中央から下側（図１７中矢印Ｙ２で示す方向）にずらされた場合、貫通領域３７ｇ４は、図１７（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に延伸され、貫通領域３７ｇ２は、図１７（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に縮められる。

図１７（ｂ）及び図１８（ｂ）に示すように、オンチップレンズ３５が中央から右端上端（図１７中矢印Ｘ２で示す方向及び矢印Ｙ２で示す方向）にずらされた場合、貫通領域３７ｇ４は、図１７（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に延伸され、貫通領域３７ｇ２は、図１７（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に縮められる。また、貫通領域３７ｇ３は、図１７（ｃ）の状態より左側（図１７中矢印Ｘ２で示す方向）に延伸され、貫通領域３７ｇ１は、図１７（ｃ）の状態より左側（図１７中矢印Ｘ２で示す方向）に縮められる。

図１７（ｄ）及び図１８（ｄ）に示すように、オンチップレンズ３５が中央から左側（図１７中矢印Ｘ２で示す方向）にずらされた場合、貫通領域３７ｇ３は、図１７（ｃ）の状態より左側（図１７中矢印Ｘ２で示す方向）に延伸され、貫通領域３７ｇ１は、図１７（ｃ）の状態より左側（図１７中矢印Ｘ２で示す方向）に縮められる。

＜第１０の実施形態による作用効果＞
以上のように第１０の実施形態によれば、高い像高ほど、オンチップレンズ３５の位置は、主光線の出射の向きに合わせてずらして配置され、さらに画素分離部３７Ｆの開口部３７ｈの形成位置もずらされるので、高い像高において、斜めに入射する主光線の利用が可能になり、さらにオンチップレンズ３５における集光位置に非貫通トレンチがなくなり、光学特性の向上に寄与できる。また、工程数を削減することができる。

また、第１０の実施形態によれば、瞳補正によるオンチップレンズ３５の光検出装置１Ｆ（チップ）内でのずれに対して、光が遮光壁３８及び埋め込み膜で反射または散乱される成分を減少でき、光学特性の向上に寄与できる。

＜第１１の実施形態＞
図１９は、本開示の第１１の実施形態に係る画素レイアウトの構成例、及び画素レイアウトに対するオンチップレンズ３５の配置例を示す断面図である。図１９において、上記図１８と同一部分には、同一符号を付して詳細な説明を省略する。

図１９（ｃ）に示すように、中央（像高ゼロ）に位置する画素群１１０Ｇに対応するオンチップレンズ３５は、その光軸と画素群１１０Ｇの中心とが略一致するように配置される。貫通領域３７ｇ１，３７ｇ３は、それぞれ電荷保持領域ＦＤに対し等距離に延伸している。
図１９（ａ）に示すように、オンチップレンズ３５が中央から下側（図１７中矢印Ｙ２で示す方向）にずらされた場合、貫通領域３７ｇ４は、図１９（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に延伸され、貫通領域３７ｇ２は、図１９（ｃ）の状態より下側（図１７中矢印Ｙ２で示す方向）に縮められる。

図１９（ｂ）に示すように、オンチップレンズ３５が中央から右端上端（図１７中矢印Ｘ２で示す方向及び矢印Ｙ２で示す方向）にずらされた場合、貫通領域３７ｇ３は、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）に延伸され、貫通領域３７ｇ１は、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）に縮められる。さらに、電荷保持領域ＦＤの形成位置も、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）にずらされる。

図１９（ｄ）に示すように、オンチップレンズ３５が中央から左側（図１９中矢印Ｘ２で示す方向）にずらされた場合、貫通領域３７ｇ３は、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）に延伸され、貫通領域３７ｇ１は、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）に縮められる。さらに、電荷保持領域ＦＤの形成位置も、図１９（ｃ）の状態より左側（図１９中矢印Ｘ２で示す方向）にずらされる。

＜第１１の実施形態による作用効果＞
以上のように第１１の実施形態によれば、電荷保持領域ＦＤの形成位置も瞳補正位置に応じてずらすことにより、画素分離部３７Ｆからの強電界の影響を緩和できる。

＜第１２の実施形態＞
本開示の第１２の実施形態では、先の第１０の実施形態に係る光検出装置１Ｆの製造方法の基本工程について説明する。
図２０Ａ乃至図２０Ｄは、第１２の実施形態における光検出装置１Ｆの半導体構造の一例を示す部分断面図である。図２０Ａ乃至図２０Ｄにおいて、上記図３及び上記図１８と同一部分には同一符号を付して詳細な説明を省略する。

表面に配線層３１を接合した半導体層３２を用意し、半導体層３２を裏面側からＳＴＩ部７１までを貫通加工する（図２０Ａ）。なお、変形例として、表面工程からの加工及び平坦化も可能である。
次に、貫通した開口部７２に、例えば酸化シリコン（ＳｉＯ）といった絶縁膜７３を埋め込んで画素分離部３７Ｆを形成し、画素分離部３７Ｆの内壁面に、負の固定電荷を発生する固定電荷膜３７２を成膜する（図２０Ｂ）。

次に、画素分離部３７Ｆの裏面側に遮光壁３８を形成し、さらにカラーフィルタ３４を形成する（図２０Ｃ）。遮光壁３８としては、高反射の金属膜や低屈折率材料の膜が可能である。しかる後に、カラーフィルタ３４の裏面側にオンチップレンズ３５を形成する（図２０Ｄ）。

＜その他の実施形態＞
上記のように、本技術は第１から第１２の実施形態によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１から第１２の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１から第１２の実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。

＜電子機器への応用例＞
上述した光検出装置は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図２１は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。

図２１に示される撮像装置２２０１は、光学系２２０２、シャッタ装置２２０３、光検出装置としての固体撮像素子２２０４、制御回路２２０５、信号処理回路２２０６、モニタ２２０７、および２メモリ２２０８を備えて構成され、静止画像および動画像を撮像可能である。

光学系２２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２２０４に導き、固体撮像素子２２０４の受光面に結像させる。
シャッタ装置２２０３は、光学系２２０２および固体撮像素子２２０４の間に配置され、制御回路２２０５の制御に従って、固体撮像素子２２０４への光照射期間および遮光期間を制御する。

固体撮像素子２２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２２０４は、光学系２２０２およびシャッタ装置２２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２２０４に蓄積された信号電荷は、制御回路２２０５から供給される駆動信号（タイミング信号）に従って転送される。

制御回路２２０５は、固体撮像素子２２０４の転送動作、および、シャッタ装置２２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２２０４およびシャッタ装置２２０３を駆動する。

信号処理回路２２０６は、固体撮像素子２２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２２０７に供給されて表示されたり、メモリ２２０８に供給されて記憶（記録）されたりする。
このように構成されている撮像装置２２０１においても、上述した固体撮像素子２２０４に代えて、光検出装置１を適用することが可能となる。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

なお、本開示は以下のような構成も取ることができる。
（１）
外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
前記画素分離部は、
前記画素群のうち隣接する画素間に配置され、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備え、
前記画素群内分離部は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置。
（２）
前記半導体基板は、前記第２の掘り込み領域の光入射面とは反対側の領域に、素子を配置する、上記（１）に記載の光検出装置。
（３）
前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
前記画素群内分離部は、前記瞳補正位置に応じて、前記第１の掘り込み領域と前記第２の掘り込み領域との境目の位置をずらす、上記（１）に記載の光検出装置。
（４）
前記画素群内分離部は、前記第１の掘り込み領域を第１の膜で閉塞し、前記第２の掘り込み領域を第１の膜とは異なる第２の膜で閉塞する、上記（１）に記載の光検出装置。
（５）
前記第１の膜は、金属膜であり、
前記第２の膜は、金属膜以外の膜である、上記（４）に記載の光検出装置。
（６）
複数の画素群のそれぞれは、グランド電位を供給するための１つのウェルコンタクトを有し、
前記画素分離部は、隣接する画素群間に配置され、前記半導体基板の厚さ方向に延伸する第３の掘り込み領域を有する画素群間分離部を備え、
前記画素群間分離部は、前記複数の画素群のうち対角線上に対向する画素群それぞれのウェルコンタクトを集中して配置する第４の掘り込み領域を有し、平面視において、前記第４の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、上記（１）に記載の光検出装置。
（７）
前記画素群間分離部は、行方向に延伸される前記第３の掘り込み領域と列方向に延伸される前記第３の掘り込み領域とが交差する第５の掘り込み領域を有し、平面視において、前記第５の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、上記（６）に記載の光検出装置。
（８）
前記画素群間分離部は、前記画素群内分離部と交差する第６の掘り込み領域を有し、平面視において、前記第６の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、上記（６）に記載の光検出装置。
（９）
外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備える光検出装置の製造方法であって、
前記画素群のうち隣接する画素間に、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に、前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を形成する第１の工程を備え、
前記第１の工程は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置の製造方法。
（１０）
前記第２の掘り込み領域を第１の膜で閉塞する第２の工程と、
前記第１の掘り込み領域を前記第１の膜とは異なる第２の膜で閉塞する第３の工程と、をさらに備える、上記（９）に記載の光検出装置の製造方法。
（１１）
前記第２の膜は、金属膜であり、
前記第１の膜は、金属膜以外の膜である、上記（１０）に記載の光検出装置の製造方法。
（１２）
外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
前記画素分離部は、
隣接する同色の画素間に配置され、前記オンチップレンズによる光の集光位置の少なくとも一部に開口部を有する画素群内分離部を備え、
前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
前記画素群内分離部は、瞳補正位置に応じて、前記開口部の形成位置をずらされる、光検出装置。
（１３）
前記画素群内分離部は、前記瞳補正位置に応じて、前記画素群内分離部の行方向または列方向への延伸距離を変更する、上記（１２）に記載の光検出装置。
（１４）
前記半導体基板に形成され、前記画素により生成された電荷を蓄積する電荷蓄積部をさらに備え、
前記電荷蓄積部は、前記瞳補正位置に応じて、形成位置をずらされる、上記（１２）に記載の光検出装置。
（１５）
外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
前記画素分離部は、
前記画素群のうち隣接する画素間に配置され、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備え、
前記画素群内分離部は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置を備えた、電子機器。
（１６）
外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
前記画素分離部は、
前記画素群のうち隣接する画素間に配置され、前記オンチップレンズによる光の集光位置の少なくとも一部に開口部を有する画素群内分離部を備え、
前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
前記画素群内分離部は、瞳補正位置に応じて、前記開口部の形成位置をずらされる、光検出装置を備えた、電子機器。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 光検出装置
５ カラム信号処理回路
１１ 画素アレイ部
１２ 垂直駆動部
１３ カラム処理部
１４ 水平駆動部
１５ システム制御部
１６ 信号処理部
１７ データ格納部
１８ 画素駆動線
１９ 垂直信号線
２１ 光電変換領域
２２ 画素回路（読出し回路）
２３ 光電変換部
２４ カラーフィルタ
３０ 半導体構造
３１ 配線層
３２ 半導体層
３３ 平坦化膜
３４ カラーフィルタ
３５ オンチップレンズ
３７，３７Ａ，３７Ｂ，３７Ｃ，３７Ｄ，３７Ｅ，３７Ｆ 画素分離部
３７ａ，３７ａ１，３７ａｘ，３７ａy，３７ｄ，３７ｄｘ、３７ｄｙ，３７ｇ１，３７ｇ２，３７ｇ３，３７ｇ４ 貫通領域
３７ｂ，３７ｅ，３７ｆ 非貫通領域
３７ｃ１，３７ｃ２，３７ｃ３，３７ｃ４ 境目
３７ｈ 開口部
３８ 遮光壁
３９ ウェルコンタクト
４１，６１ シリコン基板
４２，６２ レジスト膜
４３，６３ 開口部
５１ ウェルコンタクト
７１，７２ ＳＴＩ部
７３ 絶縁膜
１１０ 画素
１１０Ｇ，１１０Ｇ１，１１０Ｇ２，１１０Ｇ３，１１０Ｇ４ 画素群
２３１ ｎ型領域
２３２ ｐ型領域
３１１ 金属配線パターン
３７１ 絶縁膜
３７２ 固定電荷膜
３７３ 絶縁膜
３７４ 遮光膜
４２１，４２２，６２１，６２２ レジストスペース線幅
２２０１ 撮像装置
２２０２ 光学系
２２０３ シャッタ装置
２２０４ 固体撮像素子
２２０５ 制御回路
２２０６ 信号処理回路
２２０７ モニタ
２２０８ メモリ
１２０００ 車両制御システム
１２００１ 通信ネットワーク
１２０１０ 駆動系制御ユニット
１２０２０ ボディ系制御ユニット
１２０３０ 車外情報検出ユニット
１２０３１ 撮像部
１２０４０ 車内情報検出ユニット
１２０４１ 運転者状態検出部
１２０５０ 統合制御ユニット
１２０５１ マイクロコンピュータ
１２０５２ 音声画像出力部
１２０６１ オーディオスピーカ
１２０６２ 表示部
１２０６３ インストルメントパネル
１２１００ 車両
１２１０１～１２１０５ 撮像部
１２１１１～１２１１４ 撮像範囲

Claims (16)

1. 外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
   前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
   前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
   前記画素分離部は、
   前記画素群のうち隣接する画素間に配置され、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備え、
   前記画素群内分離部は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置。
2. 前記半導体基板は、前記第２の掘り込み領域の光入射面とは反対側の領域に、素子を配置する、請求項１に記載の光検出装置。
3. 前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
   前記画素群内分離部は、前記瞳補正位置に応じて、前記第１の掘り込み領域と前記第２の掘り込み領域との境目の位置をずらす、請求項１に記載の光検出装置。
4. 前記画素群内分離部は、前記第１の掘り込み領域を第１の膜で閉塞し、前記第２の掘り込み領域を第１の膜とは異なる第２の膜で閉塞する、請求項１に記載の光検出装置。
5. 前記第１の膜は、金属膜であり、
   前記第２の膜は、金属膜以外の膜である、請求項４に記載の光検出装置。
6. 複数の画素群のそれぞれは、グランド電位を供給するための１つのウェルコンタクトを有し、
   前記画素分離部は、隣接する画素群間に配置され、前記半導体基板の厚さ方向に延伸する第３の掘り込み領域を有する画素群間分離部を備え、
   前記画素群間分離部は、前記複数の画素群のうち対角線上に対向する画素群それぞれのウェルコンタクトを集中して配置する第４の掘り込み領域を有し、平面視において、前記第４の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、請求項１に記載の光検出装置。
7. 前記画素群間分離部は、行方向に延伸される前記第３の掘り込み領域と列方向に延伸される前記第３の掘り込み領域とが交差する第５の掘り込み領域を有し、平面視において、前記第５の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、請求項６に記載の光検出装置。
8. 前記画素群間分離部は、前記画素群内分離部と交差する第６の掘り込み領域を有し、平面視において、前記第６の掘り込み領域の幅を、前記第３の掘り込み領域の幅よりも細く形成する、請求項６に記載の光検出装置。
9. 外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
   前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
   前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備える光検出装置の製造方法であって、
   前記画素群のうち隣接する画素間に、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に、前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を形成する第１の工程を備え、
   前記第１の工程は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置の製造方法。
10. 前記第２の掘り込み領域を第１の膜で閉塞する第２の工程と、
    前記第１の掘り込み領域を前記第１の膜とは異なる第２の膜で閉塞する第３の工程と、をさらに備える、請求項９に記載の光検出装置の製造方法。
11. 前記第２の膜は、金属膜であり、
    前記第１の膜は、金属膜以外の膜である、請求項１０に記載の光検出装置の製造方法。
12. 外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
    前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
    前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
    前記画素分離部は、
    隣接する画素間に配置され、前記オンチップレンズによる光の集光位置の少なくとも一部に開口部を有する画素群内分離部を備え、
    前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
    前記画素群内分離部は、瞳補正位置に応じて、前記開口部の形成位置をずらされる、光検出装置。
13. 前記画素群内分離部は、前記瞳補正位置に応じて、前記画素群内分離部の行方向または列方向への延伸距離を変更する、請求項１２に記載の光検出装置。
14. 前記半導体基板に形成され、前記画素により生成された電荷を蓄積する電荷蓄積部をさらに備え、
    前記電荷蓄積部は、前記瞳補正位置に応じて、形成位置をずらされる、請求項１２に記載の光検出装置。
15. 外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
    前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
    前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
    前記画素分離部は、
    前記画素群のうち隣接する画素間に配置され、前記半導体基板の厚さ方向に延伸する第１の掘り込み領域と、前記オンチップレンズによる光の集光位置に前記第１の掘り込み領域とは異なる第２の掘り込み領域とを有する画素群内分離部を備え、
    前記画素群内分離部は、平面視において、前記第２の掘り込み領域の幅を前記第１の掘り込み領域の幅より細く形成する、光検出装置を備えた、電子機器。
16. 外部から入射した光に応じて電気信号を生成可能な複数の画素が行列状に配置された半導体基板と、
    前記半導体基板に設けられ、隣接する前記画素の間を分離する画素分離部と、
    前記半導体基板の光入射面側で、２以上の複数の画素で構成される画素群ごとに配置され、外部からの前記光を前記画素群に集光するオンチップレンズと、を備え、
    前記画素分離部は、
    前記画素群のうち隣接する画素間に配置され、前記オンチップレンズによる光の集光位置の少なくとも一部に開口部を有する画素群内分離部を備え、
    前記オンチップレンズは、瞳補正位置に応じて、前記画素群の中心から所定の方向にずらして配置され、
    前記画素群内分離部は、瞳補正位置に応じて、前記開口部の形成位置をずらされる、光検出装置を備えた、電子機器。

Images