JP2024009012A5 - 無電解めっき層を有するシリコンウェハ - Google Patents
無電解めっき層を有するシリコンウェハ Download PDFInfo
- Publication number
- JP2024009012A5 JP2024009012A5 JP2023188610A JP2023188610A JP2024009012A5 JP 2024009012 A5 JP2024009012 A5 JP 2024009012A5 JP 2023188610 A JP2023188610 A JP 2023188610A JP 2023188610 A JP2023188610 A JP 2023188610A JP 2024009012 A5 JP2024009012 A5 JP 2024009012A5
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- resin film
- electroless plating
- plating layer
- device surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 41
- 229910052710 silicon Inorganic materials 0.000 title claims description 41
- 239000010703 silicon Substances 0.000 title claims description 41
- 238000007772 electroless plating Methods 0.000 title claims description 19
- 239000011347 resin Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 34
- -1 NiWP Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
本発明は、無電解めっき層を有するシリコンウェハに関する。さらに詳しくは、本発明は、例えば、半導体チップなどのデバイスを搭載するために用いられる配線用基板、半導体ウェハなどに好適に使用することができる無電解めっき層を有するシリコンウェハに関する。
本発明は、
(1) シリコンウェハの上面のデバイス面にデバイス面用樹脂フィルムおよび無電解めっき層が設けられ、前記シリコンウェハの底面に底面用樹脂フィルムが設けられているシリコンウェハであって、
前記デバイス面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部およびデバイスを搭載するための開口部を有する樹脂フィルムであり、
前記無電解めっき層が、前記デバイス面用樹脂フィルムの開口部で前記シリコンウェハのデバイス面に形成されており、
前記底面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部を有する樹脂フィルムであり、
前記シリコンウェハの端部と前記デバイス面用樹脂フィルムと前記底面用樹脂フィルムとの境界に前記底面用樹脂フィルムを切断するための空間が形成され、前記底面用樹脂フィルムが切断される箇所が、前記底面用樹脂フィルムが前記空間と接している箇所であり、
前記デバイス面用樹脂フィルムの鍔部と前記底面用樹脂フィルムの鍔部とが一体化されている
ことを特徴とする無電解めっき層を有するシリコンウェハ、
(2) 無電解めっき層を構成する金属が、NiP、Au、Pt、Pd、Pd-P、Cu、NiWP、NiBおよびNiBPからなる群より選ばれた少なくとも1種である前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(3) 前記空間でシリコンウェハおよびデバイス面用樹脂フィルムの双方と非接触である底面用樹脂フィルムのシリコンウェハの直径方向における長さが0.1~8mmである前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(4) 前記底面用樹脂フィルムの上面から前記空間の上端部までの高さが0.05~1mmである前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(5) 前記シリコンウェハの底面が平面であるか、または前記シリコンウェハの底面に凹部が形成されている前記(1)に記載の無電解めっき層を有するシリコンウェハ、および
(6) 前記シリコンウェハの底面で当該シリコンウェハが露出している前記(1)に記載の無電解めっき層を有するシリコンウェハ
に関する。
(1) シリコンウェハの上面のデバイス面にデバイス面用樹脂フィルムおよび無電解めっき層が設けられ、前記シリコンウェハの底面に底面用樹脂フィルムが設けられているシリコンウェハであって、
前記デバイス面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部およびデバイスを搭載するための開口部を有する樹脂フィルムであり、
前記無電解めっき層が、前記デバイス面用樹脂フィルムの開口部で前記シリコンウェハのデバイス面に形成されており、
前記底面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部を有する樹脂フィルムであり、
前記シリコンウェハの端部と前記デバイス面用樹脂フィルムと前記底面用樹脂フィルムとの境界に前記底面用樹脂フィルムを切断するための空間が形成され、前記底面用樹脂フィルムが切断される箇所が、前記底面用樹脂フィルムが前記空間と接している箇所であり、
前記デバイス面用樹脂フィルムの鍔部と前記底面用樹脂フィルムの鍔部とが一体化されている
ことを特徴とする無電解めっき層を有するシリコンウェハ、
(2) 無電解めっき層を構成する金属が、NiP、Au、Pt、Pd、Pd-P、Cu、NiWP、NiBおよびNiBPからなる群より選ばれた少なくとも1種である前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(3) 前記空間でシリコンウェハおよびデバイス面用樹脂フィルムの双方と非接触である底面用樹脂フィルムのシリコンウェハの直径方向における長さが0.1~8mmである前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(4) 前記底面用樹脂フィルムの上面から前記空間の上端部までの高さが0.05~1mmである前記(1)に記載の無電解めっき層を有するシリコンウェハ、
(5) 前記シリコンウェハの底面が平面であるか、または前記シリコンウェハの底面に凹部が形成されている前記(1)に記載の無電解めっき層を有するシリコンウェハ、および
(6) 前記シリコンウェハの底面で当該シリコンウェハが露出している前記(1)に記載の無電解めっき層を有するシリコンウェハ
に関する。
Claims (6)
- シリコンウェハの上面のデバイス面にデバイス面用樹脂フィルムおよび無電解めっき層が設けられ、前記シリコンウェハの底面に底面用樹脂フィルムが設けられているシリコンウェハであって、
前記デバイス面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部およびデバイスを搭載するための開口部を有する樹脂フィルムであり、
前記無電解めっき層が、前記デバイス面用樹脂フィルムの開口部で前記シリコンウェハのデバイス面に形成されており、
前記底面用樹脂フィルムが、前記シリコンウェハの端部から突出する鍔部を有する樹脂フィルムであり、
前記シリコンウェハの端部と前記デバイス面用樹脂フィルムと前記底面用樹脂フィルムとの境界に前記底面用樹脂フィルムを切断するための空間が形成され、前記底面用樹脂フィルムが切断される箇所が、前記底面用樹脂フィルムが前記空間と接している箇所であり、
前記デバイス面用樹脂フィルムの鍔部と前記底面用樹脂フィルムの鍔部とが一体化されている
ことを特徴とする無電解めっき層を有するシリコンウェハ。 - 無電解めっき層を構成する金属が、NiP、Au、Pt、Pd、Pd-P、Cu、NiWP、NiBおよびNiBPからなる群より選ばれた少なくとも1種である請求項1に記載の無電解めっき層を有するシリコンウェハ。
- 前記空間でシリコンウェハおよびデバイス面用樹脂フィルムの双方と非接触である底面用樹脂フィルムのシリコンウェハの直径方向における長さが0.1~8mmである請求項1に記載の無電解めっき層を有するシリコンウェハ。
- 前記底面用樹脂フィルムの上面から前記空間の上端部までの高さが0.05~1mmである請求項1に記載の無電解めっき層を有するシリコンウェハ。
- 前記シリコンウェハの底面が平面であるか、または前記シリコンウェハの底面に凹部が形成されている請求項1に記載の無電解めっき層を有するシリコンウェハ。
- 前記シリコンウェハの底面で当該シリコンウェハが露出している請求項1に記載の無電解めっき層を有するシリコンウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023188610A JP2024009012A (ja) | 2021-10-27 | 2023-11-02 | 無電解めっき用シリコンウェハの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021175684A JP7386550B2 (ja) | 2021-10-27 | 2021-10-27 | 無電解めっき用シリコンウェハの製造方法 |
JP2023188610A JP2024009012A (ja) | 2021-10-27 | 2023-11-02 | 無電解めっき用シリコンウェハの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021175684A Division JP7386550B2 (ja) | 2021-10-27 | 2021-10-27 | 無電解めっき用シリコンウェハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024009012A JP2024009012A (ja) | 2024-01-19 |
JP2024009012A5 true JP2024009012A5 (ja) | 2024-03-13 |
Family
ID=86281979
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021175684A Active JP7386550B2 (ja) | 2021-10-27 | 2021-10-27 | 無電解めっき用シリコンウェハの製造方法 |
JP2023188610A Pending JP2024009012A (ja) | 2021-10-27 | 2023-11-02 | 無電解めっき用シリコンウェハの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021175684A Active JP7386550B2 (ja) | 2021-10-27 | 2021-10-27 | 無電解めっき用シリコンウェハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7386550B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275770B2 (ja) | 2008-12-10 | 2013-08-28 | リンテック株式会社 | シート貼付装置及び貼付方法 |
JP5995636B2 (ja) | 2012-10-02 | 2016-09-21 | 信越ポリマー株式会社 | 半導体ウェーハのメッキ用サポート治具 |
JP3187573U (ja) | 2013-09-22 | 2013-12-05 | 清川メッキ工業株式会社 | 無電解めっき用シリコンウェハ |
JP2015162634A (ja) | 2014-02-28 | 2015-09-07 | 株式会社タカトリ | ウエハへの保護テープの貼付装置およびウエハの製造方法 |
JP6340249B2 (ja) | 2014-05-28 | 2018-06-06 | 株式会社荏原製作所 | テープ貼り付け装置およびテープ貼り付け方法 |
-
2021
- 2021-10-27 JP JP2021175684A patent/JP7386550B2/ja active Active
-
2023
- 2023-11-02 JP JP2023188610A patent/JP2024009012A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6528879B2 (en) | Semiconductor device and semiconductor module | |
CN1270364C (zh) | 半导体器件及其制造方法 | |
USRE48420E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
US11626393B2 (en) | Semiconductor package and method of fabricating the same | |
US8895367B2 (en) | Fabrication method of semiconductor package | |
KR20050095630A (ko) | 웨이퍼 스크라이브 영역 내의 금속 감소 | |
TWI706520B (zh) | 可靠的互連 | |
JP2000031365A (ja) | 選択的なパラジウムめっきを有するリ―ドフレ―ム | |
TWI413188B (zh) | 導線結構及其形成方法 | |
TW201001650A (en) | Semiconductor with bottom-side wrap-around flange contact | |
US7413974B2 (en) | Copper-metallized integrated circuits having electroless thick copper bond pads | |
US8227916B2 (en) | Package structure and method for reducing dielectric layer delamination | |
US20150035166A1 (en) | Method for manufacturing a semiconductor component and structure | |
US9627335B2 (en) | Method for processing a semiconductor workpiece and semiconductor workpiece | |
US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
US6107179A (en) | Integrated flexible interconnection | |
US7804169B2 (en) | Integrated circuit package and fabricating method thereof | |
JP2024009012A5 (ja) | 無電解めっき層を有するシリコンウェハ | |
US7700475B1 (en) | Pillar structure on bump pad | |
US20100301467A1 (en) | Wirebond structures | |
US11282716B2 (en) | Integration structure and planar joining | |
US20240145366A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
US20230144602A1 (en) | Semiconductor package | |
US20240194582A1 (en) | Semiconductor package and method of manufacturing the same | |
KR101013547B1 (ko) | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 |