JP2023553733A - 電子デバイス前駆体の製造方法 - Google Patents

Abstract

電子デバイス前駆体２００を製造する方法１００が提供され、方法１００は、（ｉ）プラズマエッチング可能な層構造２１０を耐プラズマ基板２０５上に提供するステップ１０５であって、層構造２１０は露出した上面を有する、ステップと、（ｉｉ）露出した上面上に耐プラズマ誘電体２１５をパターニングして、層構造２１０の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップ１１０と、（ｉｉｉ）中間体をプラズマエッチング１１５に供し、それにより、層構造２１０の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する層構造２１０の少なくとも１つの被覆領域を形成するステップと、（ｉｖ）露出した縁部表面の一部と直接接触するオーミック接点２２０ａ、２２０ｂを形成するステップ１２０と、を含み、プラズマエッチング可能な層構造２１０は、層構造２１０の被覆領域を横切って露出した縁部表面まで延在する１つまたは複数のグラフェン層を含む。

Description

本発明は、電子デバイス前駆体の製造方法を提供する。特に、オーミック接点と直接接触するためにグラフェン層の縁部表面を露出させるプラズマエッチングと、前記オーミック接点を形成することとを含む方法。さらに、本発明は、電子デバイス前駆体、特に縁部でオーミック接点と直接接触するグラフェン層を含む電子デバイス前駆体を提供する。さらに、電子デバイス前駆体は、グラフェン層の縁部を保護するための連続した耐空気コーティング層を含む。最も好ましくは、電子デバイス前駆体はホール効果センサ用である。

２次元（２Ｄ）材料、特にグラフェンは、現在、世界中で激しい研究開発の焦点である。２Ｄ材料は、理論的にも実際にも、非常に優れた特性を有することが示されており、これにより、コーティング、バッテリ、およびセンサを含むそのような材料を組み込んだ製品が大量に生産されているが、２Ｄ材料の数は少ない。グラフェンは最も顕著であり、様々な潜在的用途について研究されている。最も注目すべきは、電子デバイスおよびそれらの構成要素におけるグラフェンの使用であり、トランジスタ、ＬＥＤ、光電池、ホール効果センサ、ダイオードなどを含む。

したがって、グラフェン層構造（単層または多層グラフェン）および／または他の２Ｄ材料を組み込んだ従来技術で知られている広範囲の電子デバイスが、以前のデバイスおよび電子製品よりもそのようなデバイスの改善をもたらすための重要な材料として存在する。これらには、より薄くて軽い材料（フレキシブルな電子機器をもたらすことができる）の使用による構造的改善、ならびにより高い動作効率をもたらす電気および熱コンダクタンスの増加などの性能改善が含まれる。

しかしながら、露出した２Ｄ材料の大気相互作用および汚染に対する感受性のために、２Ｄ材料および／またはそのような材料を含むデバイスを１つまたは複数の保護層に封入することが必要である。本発明者らは、２Ｄ材料への電気的接続を形成するために必要なオーミック接点に存在する金属が望ましくないドーピングをもたらす可能性があることを見出した。２Ｄ材料のドーピングは、電子特性の改変をもたらす。ホール効果センサ（ホールセンサとしても知られる）などのデバイスの場合、２Ｄ材料内の電荷的中性に可能な限り近く維持することに依存するため、デバイス動作は電子構造の変化に対して非常に敏感である。それにもかかわらず、大気中の酸素または水蒸気からの汚染は、経時的にデバイス性能の低下をもたらす可能性があり、これは、電子デバイスが製造後何年も特定のレベルの性能を維持することを期待する顧客／消費者にとって望ましくない。さらに、電子部品、特にマイクロ電子部品を遡及的に交換することは不可能であり得るか、または少なくとも非常に困難であり得、したがって、寿命および性能安定性のわずかな改善さえも非常に重要である。

電子デバイスの製造中に、本発明者らは、ＰＭＭＡなどのポリマーコーティングを使用して下にある２Ｄ材料の所望の構成をエッチングするものなどの標準的なリソグラフィプロセスがいくつかの欠点を有することを見出した。ＰＭＭＡコーティングは２Ｄ材料をドーピングすることができ、可変温度用途または特に高温もしくは低温用途には適していない可能性がある。有機溶媒への溶解によってそのようなポリマーコーティングを除去するための標準的な処理は、不純物や汚染をさらに導入する可能性があり、マイクロエレクトロニクスなどの電子デバイスに不可欠な一貫した特性を有する信頼性の高いデバイス製造を妨げる可能性がある。それにもかかわらず、ポリマー残留物が残り、後続の処理工程を妨げることも知られている。

あるいは、汚染を避けるために、このようなフォトリソグラフィ材料を使用せずに、２Ｄ材料を基板から単にレーザエッチングすることができることが知られている。そのような方法は、レーザビームを使用して基板および活性領域の外側の２Ｄ材料をアブレーションし、パターニングされた２Ｄ材料層を残すことを含む。そのような開示の１つは、サファイアよりも大きい熱抵抗を有する基板からグラフェンを選択的にアブレーションするために、６００ｎｍを超える波長および５０ワット未満の出力を有するレーザを使用することを開示している英国特許第２５７０１２４号明細書に見出すことができる。このプロセスは、グラフェン層構造または下にある基板を損傷することなくパターニングにおいて良好に機能することが見出されているが、このプロセスは、２Ｄ材料表面に着地することができる破片の大きな粒子を生成する可能性がある。破片は、汚染物質として作用するか、または２Ｄ材料上の有効なおよび／または気密コーティングの形成を少なくとも防止する。

したがって、２Ｄ材料を含む電子デバイスを製造する（または実際に、必要な電気接続を提供する際に電子デバイスとして使用するための電子デバイス前駆体を製造する）ことが、より少ない処理工程を伴う方法を介して行われ、それによって不必要で有害な汚染および／またはドーピングが回避されることが望ましい。その結果、従来技術を超える長期安定性および／または温度安定性の改善を提供する電子デバイスおよびそれらの前駆体も望まれている。２Ｄ材料の固有の電子特性から利益を得るために、極端な条件下で２Ｄ材料ベースのデバイスの使用を可能にするための改善が必要とされる。

本発明者らはまた、デバイス封入後の接触堆積が、最終的な電子デバイスが機能するために必須である２Ｄ材料と金属との電気的接触を妨げることを見いだした。しかしながら、封入またはコーティング層の前の接触堆積は、２Ｄ材料とその上の接点との間の高さの差に起因する問題を引き起こす可能性があり、より容易に損傷を受ける可能性がある非コンフォーマルコーティングをもたらす。

中国特許第１０３９８５７６２号明細書は、超低オーミック接点抵抗グラフェントランジスタを開示している。そこに開示されている方法は、誘電体層をフォトレジストでパターニングすることと、湿式化学技術（例えば、緩衝酸化物エッチング（ＢＯＥ）または硝酸と過酸化水素との混合物（ＨＮＯ_３＋Ｈ_２Ｏ_２））を使用して誘電体層をエッチングすることとを含む。

「Ｔｈｅ Ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｔｈｅ Ｈｉｇｈ－Ｆｒｅｑｕｅｎｃｙ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｇｒａｐｈｅｎｅ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ｏｎ Ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｐｅｒｔｉｅｓ」、Ａｓａｄら、Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｓｏｃｉｅｔｙ、８、２０２０、４５７～４６４ページは、リソグラフィ技術を使用してパターニングされたＡｌ_２Ｏ_３誘電体層と、グラフェン上の接触領域の誘電体を除去するためのエッチングとを含むグラフェン電界効果トランジスタを開示している。

２Ｄ材料層を含む電子デバイス前駆体の製造を可能にし、オーミック接点堆積による表面汚染およびドーピングを回避する方法が依然として必要とされている。また、少なくとも１つのオーミック接点の提供を可能にしながら、２Ｄ材料を封入することができる方法も依然として必要とされている。本発明の目的は、その各々が、そのような方法によって得られる電子デバイス前駆体と共に、従来技術に関連する様々な問題を克服するか、または実質的に低減するか、または少なくとも商業的に有用な代替物を提供する方法およびいくつかの特定の実施形態を提供することである。

そこで、本発明者らは、耐プラズマ誘電体を用いて基板上のグラフェン層を保護し、グラフェン層のエッチングパターンを規定するとともに、最終的なデバイス前駆体（もちろん最終的にはデバイス）において保護コーティングとして機能させる方法を考案した。本発明者らは、グラフェンを含むプラズマエッチング可能な層構造のエッチングパターンを規定するために耐プラズマ誘電体を使用することによって、グラフェン層の縁部のみを露出させたままにする中間体が得られ、露出した縁部の一部と直接接触してオーミック接点が形成され得ることを見出した。

したがって、本発明の第１の態様によれば、電子デバイス前駆体を製造する方法であって、
（ｉ）プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップであって、層構造は露出した上面を有する、ステップと、
（ｉｉ）露出した上面上に耐プラズマ誘電体をパターニングして、層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップと、
（ｉｉｉ）中間体をプラズマエッチングに供し、それにより、層構造の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する層構造の少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）露出した縁部表面の一部と直接接触するオーミック接点を形成するステップと、を含み、
プラズマエッチング可能な層構造は、層構造の被覆領域を横切って露出した縁部表面まで延在する１つまたは複数のグラフェン層を含む、方法が提供される。

次に、本開示をさらに説明する。以下の節では、本開示の異なる態様／実施形態がより詳細に定義される。そのように定義された各態様／実施形態は、そうでないことが明確に示されていない限り、任意の他の態様／実施形態または複数の態様／実施形態と組み合わせることができる。特に、好ましいまたは有利であると示された任意の特徴は、好ましいまたは有利であると示された任意の他の特徴と組み合わせることができる。

したがって、本明細書に開示される方法は、耐プラズマ誘電体を使用してエッチングパターンを規定し、２Ｄ材料の表面がオーミック接点によってドーピングされないように保護する。本発明者らは、電荷注入が表面よりも２Ｄ材料層の縁部で著しく大きく、それによってドーピングを回避し、同時に電流の流れを改善できることを見出したので、この解決策は特に洗練されている。

以上のように、本発明は、電子デバイス前駆体の製造方法を提供する。前駆体は、典型的にはさらなる回路へのワイヤボンディングによって、または本明細書に記載の「フリップチップ」スタイルのはんだバンプを使用したはんだ付けなどの当技術分野で知られている他の方法によって、電気回路または電子回路に設置することができる構成要素を指すことを意図している。したがって、電子デバイスは、設置時および動作中に前駆体に電流を供給する機能デバイスである。

この方法は、プラズマエッチング可能な層構造を耐プラズマ基板上に提供する第１のステップを含み、層構造は露出した上面を有し、プラズマエッチング可能な層構造は１つまたは複数のグラフェン層を含む。

プラズマエッチング可能な層構造は、下にある基板ではなく層構造をアブレーションするために、電子デバイス製造において典型的であるように、プラズマエッチングのステップ中にエッチングされ得るものである。プラズマエッチングについては、本明細書でより詳細に説明する。本発明では、プラズマエッチング可能な層構造は、１つまたは複数のグラフェン層を含み、好ましくはそれからなる。好ましくは、プラズマエッチング可能な層構造の少なくとも最上層はグラフェン層であり、それにより、少なくとも最上層のグラフェン層がプラズマエッチング中にエッチングされて露出した縁部表面を形成することが保証される。

好ましくは、プラズマエッチング可能な層構造は、１つまたは複数の２Ｄ材料層からなる。２Ｄ材料は当技術分野で周知であり、原子の単層からなる単層材料と呼ばれることもあるが、一般に遷移金属ダイカルコゲナイドとして知られている材料は、カルコゲン原子の層に挟まれた金属原子の層（すなわち、３つの原子面で構成されるタイプＭＸ_２の化合物）を含む周知の２Ｄ材料でもある。同様に、グラファン（ＣＨ）_ｎおよび酸化グラフェンは、２Ｄ材料であり、末端水素原子を有するグラファンおよび架橋酸素原子および末端ヒドロキシル基を有する酸化グラフェンである。シリセンは、完全に平坦ではなく、しわがある。すべての状況において、２Ｄ材料は、２次元の準無限サイズのシートまたは層と見なすことができ、例えば、グラフェン、グラフィン、シリセン、ゲルマネン、ボロフェン、ホスホレン、アンチモネン、六方晶窒化ホウ素（ｈ－ＢＮ）、ホウ炭窒化物、およびＴＭＤＣ（例えば、ＭｏＳ_２、ＷＳ_２、ＭｏＳｅ_２、ＷＳｅ_２およびＭｏＴｅ_２）を含む。したがって、いくつかの実施形態では、プラズマエッチング可能な層構造は、グラフェンの１つまたは複数の層と、シリセン、ゲルマネン、ｈ－ＢＮ、ボロフェンおよび／またはＴＭＤＣの１つまたは複数の層とからなる。そのような実施形態では、プラズマエッチング可能な層構造は、ヘテロ構造と呼ばれることがある。さらにより好ましくは、プラズマエッチング可能な層構造は、グラフェン層構造と呼ばれ得るグラフェンの１つまたは複数の層からなる。

本発明は、プラズマエッチング可能な層構造の少なくとも１つのグラフェン層の露出した縁部表面と直接接触する少なくとも１つのオーミック接点を提供する。プラズマエッチング可能な層構造は、グラフェンと、任意選択的に、シリセン、ゲルマネン、ボロフェン、ｈ－ＢＮおよび／またはＴＭＤＣとを含む。したがって、本明細書におけるグラフェンへのいかなる言及も、文脈がそうでないことを明確に示さない限り、他の２Ｄ材料に等しく適用される。

層構造は、少なくとも１つがグラフェン層である、１～１０層の個々の２Ｄ材料層を含んでもよい。例えば、プラズマエッチング可能な層構造は、グラフェン単層からなる。層構造が複数の２Ｄ材料層を含む場合、２～５層が好ましく、２または３層がさらに好ましい。それにもかかわらず、単層はまた、２Ｄ材料に起因する固有の特性のいくつかが単層として提供される場合に最も顕著であるので好ましい。例えば、単層グラフェンは、ゼロバンドギャップ半導体（すなわち、半金属）であり、フェルミレベルでの状態密度は０であり、価電子帯の上部が伝導帯の下部と出会う点にある（ディラックコーンを形成する）。ディラックポイント付近の状態密度が低いため、フェルミレベルのシフトは、このような初期状態のグラフェンへの電荷移動に対して特に敏感である。電子構造はまた、例えば、量子ホール効果を生じさせる。したがって、特定の実施形態、特に本明細書に記載のホールセンサ構成では、グラフェン単層が特に好ましく、本発明から最大の利益を得る。それにもかかわらず、２層または多層グラフェン（いわゆるグラフェン層構造）が使用され得る。

方法の第１のステップでは、プラズマエッチング可能な層構造のグラフェンを提供することは、当技術分野で知られている任意の方法によって達成され得る。しかしながら、グラフェンを含むプラズマエッチング可能な層構造は、基板の表面上に直接合成され、したがって、いかなる物理的転写ステップも含まない。好ましくは、グラフェンおよび任意の他の２Ｄ材料層は、ＣＶＤまたはＭＯＣＶＤ成長によって形成される。グラフェンはＶＰＥやＭＯＣＶＤにより形成することが特に好ましい。ＭＯＣＶＤは、基板上に層を堆積させるための特定の方法に使用されるシステムを説明するために使用される用語である。この頭字語は金属有機化学蒸着を表すが、ＭＯＣＶＤは当技術分野の用語であり、一般的なプロセスおよびそれに使用される装置に関連すると理解され、必ずしも金属有機反応物の使用または金属有機材料の製造に限定されるとは考えられないが、グラフェンを形成するときに炭素含有前駆体の使用を単に必要とする。代わりに、この用語の使用は、プロセスおよび装置の特徴の一般的なセットを当業者に示す。ＭＯＣＶＤは、システムの複雑さおよび精度のためにＣＶＤ技術とはさらに異なる。ＣＶＤ技術は、簡単な化学量論および構造で反応を行うことを可能にするが、ＭＯＣＶＤは、難しい化学量論および構造の生成を可能にする。ＭＯＣＶＤシステムは、少なくともガス分配システム、加熱および温度制御システムならびに化学制御システムによってＣＶＤシステムとは異なる。ＭＯＣＶＤシステムは、典型的には、典型的なＣＶＤシステムの少なくとも１０倍のコストがかかる。ＭＯＣＶＤは、高品質のグラフェン層構造を達成するために特に好ましい。

ＭＯＣＶＤはまた、原子層堆積（ＡＬＤ）技術と容易に区別することができる。ＡＬＤは、生成物および／または過剰な試薬によって望ましくないものを除去するために使用される、間にフラッシングステップを伴う試薬の段階的な反応に依存する。それは、気相中の試薬の分解または解離に依存しない。反応チャンバからの除去に過度の時間を要するシランなどの蒸気圧の低い試薬の使用には特に適していない。グラフェンのＭＯＣＶＤ成長は、参照により組み込まれ、好ましい方法を提供する国際公開第２０１７／０２９４７０号パンフレットで議論されている。

国際公開第２０１７／０２９４７０号パンフレットの方法は、使用時に入口が基板を横切って分布し、基板から一定の分離を有するように配置された複数の冷却された入口を有するチャンバを提供する。前駆体化合物を含む流れは、水平層流として提供されてもよく、または実質的に垂直に提供されてもよい。そのような反応器に適した入口は周知であり、Ａｉｘｔｒｏｎ（登録商標）から入手可能なＰｌａｎｅｔａｒｙ ａｎｄ Ｓｈｏｗｅｒｈｅａｄ（登録商標）反応器を含む。他の適切な成長チャンバには、Ｖｅｅｃｏ（登録商標）Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃから入手可能なＴｕｒｂｏｄｉｓｃ ＫシリーズまたはＰｒｏｐｅｌ（登録商標）ＭＯＣＶＤシステムが含まれる。

したがって、１つの特に好ましい実施形態において、プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップは、グラフェン層構造を形成するステップであって、
耐プラズマ基板を、反応チャンバ内の加熱されたサセプタ上に提供するステップであって、チャンバは、使用時に入口が基板を横切って分布し、かつ基板から一定の分離を有するように配置された複数の冷却された入口を有する、ステップと、
前駆体化合物を含む流れを入口を通して反応チャンバ内に供給し、それによって前駆体化合物を分解し、基板上にグラフェンを形成するステップと、を含み、
入口は、１００℃未満、好ましくは５０℃～６０℃に冷却され、サセプタは、前駆体の分解温度を超える少なくとも５０℃の温度に加熱される、ステップである。

そのような方法は、大面積の基板に拡張可能な非常に高品質の初期状態のグラフェンの製造、および電子デバイス前駆体のアレイの製造を可能にする。本明細書に記載されるように、そのような初期状態のグラフェンは、初期状態のグラフェンの固有の電子構造から生じる結果として生じる量子ホール効果のために、ホールセンサ用途での使用に有利である。

本明細書に記載されるように、特に国際公開第２０１７／０２９４７０号の方法によって調製されたグラフェンの場合、サファイアおよびシリコンが好ましい基板である。理解されるように、シリコン基板は、シリコンベースの基板であるＣＭＯＳ基板を含むことができ、それによってグラフェンがシリコン表面に堆積されるが、ＣＭＯＳ基板は、その中に埋め込まれた様々な追加の層または回路を含むことができる。サファイアが特に好ましい基板である。Ｒ面サファイアが最も好ましい。当技術分野で知られているように、ｒ面は、基板の表面（すなわち、グラフェンが堆積される表面）の結晶学的配向を指す。そのような基板は、高品質のグラフェン、特に本明細書に記載のホール効果センサなどのセンサを提供するのに特に適している。部分的には、これは、その上に堆積されたグラフェンの結果として生じる電荷キャリア密度に対する基板の効果に起因する。本発明者らは、ｒ面サファイアが特に低い電荷キャリア密度を有するグラフェンを提供することを見出した。好ましくは、１つまたは複数のグラフェン層の電荷キャリア密度は、１０^１２ｃｍ^－２未満、好ましくは８×１０^１１ｃｍ^－２未満である。例えば、ｒ面サファイアを使用する場合、６×１０^１１ｃｍ^－２未満、好ましくは５×１０^１１ｃｍ^－２未満の電荷キャリア密度が得られ得る。

プラズマエッチング可能な層構造の２Ｄ材料は、ドーピングされた２Ｄ材料であってもよい。単なる例として、２Ｄ材料がグラフェンであり、ドーピングされる場合、グラフェンは、好ましくは、ケイ素、マグネシウム、亜鉛、ヒ素、酸素、ホウ素、臭素および窒素からなる群から選択される１つまたは複数の元素でドーピングされる。同様に、方法は、次いで、好ましくは、ドーピング元素を反応チャンバに導入し、基板の温度、反応チャンバの圧力およびガス流量を選択して、ドーピングされたグラフェンを生成するステップを含んでもよい。好ましくは、ドーピングされたグラフェン成長のための前駆体は、ドーピング元素を含む。あるいは、種（例えば、グラフェン成長のための炭素およびシリセン成長のためのケイ素）を含む前駆体およびドーピング元素を含む１つまたは複数のさらなる前駆体は反応チャンバ内で基板に導入され、第２の前駆体は気体であるか、または気体中に懸濁されて、ドーピングされたグラフェンを生成する。耐プラズマ誘電体の堆積自体が、２Ｄ材料のドーピングをもたらし得る。したがって、ドーピングされた２Ｄ材料の提供を使用して、その上の誘電体のパターニングからの任意のドーピング効果を補償することができる。

プラズマエッチング可能な層構造は、耐プラズマ基板上に提供される。言い換えれば、層構造は、介在層なしで基板上に直接ある。２Ｄ材料層から構成される層構造は、２つの対向する表面を有する層構造を提供し、第１の表面または下面は、基板と直接接触する表面である。したがって、第２の表面または上面が露出し、好ましくは、少なくともこの層はグラフェン層である。

耐プラズマ基板は当技術分野で周知である。炭化ケイ素、窒化ケイ素および酸化ケイ素などのセラミック材料は、特に耐プラズマ性である。標準的な結晶シリコンウエハは、セラミックと考えることができ、プラズマ耐性がある。結晶性ＩＩＩ－Ｖ族半導体も耐プラズマ性であり、ＬＥＤなどの特定の用途の基板として好ましい場合がある。好ましい実施形態では、耐プラズマ基板は、サファイア、シリコン、二酸化ケイ素、窒化ケイ素、炭化ケイ素、ゲルマニウム、またはＩＩＩ－Ｖ族半導体、さらにより好ましくはサファイアまたはシリコンである。

好ましい実施形態では、層構造および基板をエッチングする速度は、少なくとも１０倍、好ましくは１０^２倍、さらにより好ましくは１０^３倍異なる。したがって、所与のプラズマ処理に対する基板の比抵抗率にかかわらず、層構造は基板よりも著しく迅速にエッチングされ、その結果、露出した層構造の完全なエッチングと、プラズマエッチに必要な時間にわたる基板表面の無視できる損失とがもたらされる。

好ましくは、プラズマエッチング可能な層構造は、毎分０．３４５ｎｍ超のエッチング速度を有する。プラズマエッチング速度は、４０Ｗの出力および６ｓｃｃｍのＯ_２流による酸素プラズマエッチングを使用して測定することができる。したがって、これらの条件で１分間で、グラフェン単層（理想的な厚さは０．３４５ｎｍ）をエッチングすることになる。好ましくは、エッチング速度は毎分０．５ｎｍ超である。したがって、耐プラズマ基板は、好ましくは毎分０．１ｎｍ未満、好ましくは毎分０．０１ｎｍ未満のエッチング速度を有することができる。

方法は、層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するために、露出した上面上に耐プラズマ誘電体をパターニングするステップをさらに含む。耐プラズマ基板に関して本明細書で説明するように、耐プラズマ誘電体は、当技術分野で知られている任意のものであってもよく、そのプラズマ抵抗率は同じパラメータ（すなわち、層構造および／またはエッチング速度に関して）によって測定される。典型的には、これはセラミックなどの無機誘電体（すなわち、炭素－水素結合を含まないもの）である。セラミックは、無機酸化物、窒化物、炭化物、フッ化物または硫化物であると考えられてもよく、しばしば結晶構造を有する。好ましい実施形態では、耐プラズマ誘電体は、無機酸化物、窒化物、炭化物、フッ化物または硫化物であり、好ましくはアルミナ（酸化アルミニウム）、シリカ（二酸化ケイ素）または窒化ケイ素のうちの１つである。

無機誘電体、特にセラミック誘電体は、ＰＭＭＡなどの有機誘電体材料よりも著しく改善されたバリア特性を提供するので、特に好ましい。したがって、誘電体層は、最終的な電子デバイス前駆体に保持されて、大気汚染物質、特に酸素および水蒸気による汚染から層構造を保護することができる。この空気および耐湿コーティングは、大幅に長い期間にわたって意図しないドーピングに対するバリアを提供し、デバイスの寿命を改善する。さらに、セラミックなどの無機材料は、大きい温度変動ならびに非常に高い温度での動作に耐えることができ、層構造の損傷および最終的な汚染のリスクなしに、より極端な条件下での電子デバイスの使用を可能にし、そうでなければ、やがてデバイス性能のドリフトをもたらす（再較正を必要とするか、または単にデバイスの故障をもたらす可能性がある）。

プラズマエッチング可能な層構造の露出した上面上に耐プラズマ誘電体がパターニングされる。すなわち、耐プラズマ誘電体は、プラズマエッチング可能な層構造の露出した上面に堆積されるのと同時にパターニングされる。本明細書に記載されるように、これは物理蒸着（ＰＶＤ）によって達成されることが特に好ましい。ＰＶＤは周知技術である。パターニングは、表面の一部を横切って誘電体の形成をもたらし、それによって層構造の１つまたは複数の被覆領域および１つまたは複数の非被覆領域を形成する（デバイス前駆体の製造における中間体を提供する）。好ましい実施形態では、方法は、各々が電子デバイス前駆体に対応する被覆領域のアレイを形成するステップを含む。被覆領域のアレイを形成するためのそのようなパターニングは、マスク（すなわち、シャドーマスク）を使用し、それによって複数の領域に誘電体を形成することを含むことができる。少なくとも１つの被覆領域の形成により、非被覆領域が層構造の残りの部分となる。したがって、被覆領域のアレイが層構造上にパターニングされる場合、これは、典型的には、被覆領域を分離する少なくとも１つの連続した非被覆領域を提供する。好ましい実施形態では、本明細書に記載のプラズマエッチングのステップは、各電子デバイス前駆体の層構造の連続した外縁部表面の形成（すなわち、外縁を有する「充填された」「２Ｄ形状」の形成）をもたらすので、パターニングステップ中に１つの非被覆領域のみが形成される。しかしながら、いくつかの実施形態では、２Ｄ形状およびパターニングされた誘電体は、エッチング後にグラフェン層に内縁および外縁を提供する非被覆部分をその中に有してもよい。

したがって、好ましい実施形態では、パターニングステップは、耐プラズマ誘電体の１つまたは複数の長方形形状領域を形成することを含む。誘電体、続いて２Ｄ材料のこのようなパターニングは、電子デバイス前駆体がトランジスタを形成するのに特に好ましいことを意味する。次いで、電子デバイス前駆体は、好ましくは、第３の接点であるゲート接点をさらに備えてもよい。ゲート接点は、例えば、いわゆる「フロントゲート」として耐プラズマ誘電体またはコーティング（存在する場合）の上に、あるいはいわゆる「バックゲート」として基板の下側に提供されてもよい。基板の下側に提供される場合、２Ｄ材料は、基板表面の絶縁領域上に提供される。ＳｉＯ_２、ＳｉＯ_２／Ｓｉ、および「埋め込み」ＳｉＯ_２領域を有するシリコン基板（ならびに窒化シリコン等価物）は、本発明のトランジスタを製造するために使用され得る例示的な基板である。あるいは、好ましい実施形態では、パターニングステップは、耐プラズマ誘電体の「ホールバー」および／または「ファンデルポー」形状（そのような幾何学的形状または形状は当技術分野で周知であり、例えば、円、「クローバーの葉」、正方形、長方形および十字を含む）形状、好ましくは十字形領域を有する１つまたは複数の領域を形成することを含む。これらの幾何学的形状は、ホールセンサ（少なくとも４つの接点を必要とする）について当技術分野で周知であり、十字が最も好ましい幾何学的形状であり、したがって、電子デバイス前駆体は、好ましくはホールセンサを形成するためのものである。

被覆領域のアレイを形成することを含む実施形態では、方法は、好ましくは、基板をダイシングして電子デバイス前駆体をアレイから分離するステップをさらに含む。したがって、複数の電子デバイス前駆体は、単一の基板上に同時に製造され、その後、個々の使用のためにダイシングされ得る。このダイシングステップは、好ましくは、プロセスの終わりに向かって行われる。

本発明の好ましい実施形態では、パターニングするステップは、電子ビーム蒸着または熱蒸着などの物理蒸着によって耐プラズマ誘電体をパターニングすることを含む。好ましくは、電子ビーム蒸着は、耐プラズマ誘電体をパターニングするために使用され、好ましくはマスク（すなわち、シャドーマスク）を使用して実行される。そのような方法は、２Ｄ材料層上へのアルミナまたはシリカ耐プラズマ誘電体層の堆積に特に適している。

好ましくは、パターニングされた誘電体の厚さは、２００ｎｍ未満、好ましくは１００ｎｍ未満、より好ましくは５０ｎｍ未満および／または１ｎｍ超、好ましくは３ｎｍ超、より好ましくは５ｎｍ超である。したがって、誘電体層は、１ｎｍ～２００ｎｍ、好ましくは３ｎｍ～１００ｎｍ、さらにより好ましくは５ｎｍ～５０ｎｍの厚さを有することができる。

方法は、中間体をプラズマエッチングに供するステップをさらに含み、それによって、層構造の少なくとも１つの非被覆領域がエッチング除去されて、露出した縁部表面を有する層構造の少なくとも１つの被覆領域が形成される。プラズマエッチングのステップは、プラズマエッチング可能な層構造のすべての非被覆領域がエッチングされ、それによってこれらの領域内の下にある基板を露出させる。耐プラズマ誘電体は、被覆領域内の層構造のエッチングを防止し、したがって、プラズマエッチングは、その上のパターニングされた誘電体の形状と境界が一致する、層構造の露出した縁部の形成をもたらす。したがって、本明細書で説明するように、２Ｄ材料層は、層構造の被覆領域を横切って（およびその下まで）露出した縁部表面まで延在する。したがって、誘電体の形状またはパターンは、エッチングされた２Ｄ材料層の形状を規定する。

プラズマエッチングは、電子デバイスおよび集積回路の製造に使用される典型的なプロセスである。プラズマエッチングは、基板を横切る適切なガス混合物のプラズマの流れを含み、プラズマは、典型的には低圧下で、２つの電極間にＲＦを印加して形成されている。酸素プラズマエッチングでは、ＲＦ放射がガスをイオン化して酸素ラジカルを形成し、これが層構造をエッチングする。当該技術分野において「灰」としても知られている副生成物は、酸素プラズマエッチングによってグラフェン層構造がエッチングされるとき、主に一酸化炭素および二酸化炭素であるポンプによって除去される。好ましい実施形態では、プラズマエッチングは酸素プラズマエッチングを含む。好ましい実施形態では、酸素プラズマエッチングは、少なくとも５ＷのＲＦ出力、好ましくは少なくとも１０Ｗ、より好ましくは少なくとも２０Ｗ、および好ましくは２００Ｗ未満、好ましくは１００Ｗ未満を使用することを含む。Ｏ_２の流量は、少なくとも１ｓｃｃｍ、好ましくは少なくとも３ｓｃｃｍおよび／または５０ｓｃｃｍ未満、好ましくは３０ｓｃｃｍ未満であり得る。好ましくは、チャンバ圧力は、少なくとも０．１ｍｂａｒおよび／または最大１００ｍｂａｒ、好ましくは少なくとも０．２ｍｂａｒおよび／または最大１０ｍｂａｒである。したがって、プラズマエッチングに必要な時間は、わずか１秒および／または最大５分であり得る。好ましくは、必要な時間は少なくとも１０秒および／または２分未満である。

最後に、本発明の方法は、露出した縁部表面の一部と直接接触するオーミック接点（すなわち、少なくとも１つのオーミック接点）を形成するステップをさらに含む。さらなる接点も形成されてもよく、同時に形成されてもよい。その場合、露出した縁部表面と直接接触するが、他の接点とは別個の（すなわち、接点は互いに接触していない）さらなる接点も提供される。好ましくは、１つまたは複数のオーミック接点は、好ましくはチタン、アルミニウム、クロムおよび金のうちの１つまたは複数を含む金属接点である。好ましくは、接点はチタンおよび／または金の金属接点である。接点は、好ましくはマスクを使用して、電子ビーム堆積などの任意の標準的な技術によって形成することができる。

本発明者らは、誘電体層が下にある２Ｄ材料を大気汚染から保護するだけでなく、２Ｄ材料の表面上に接点が形成されるのを防止することを見出した。したがって、２Ｄ材料は、接触が露出した縁部でのみ行われるため、金属ドーピングから実質的に保護され、ＢＯＥなどのエッチャントを回避することを含む湿式リソグラフィ技術を回避することによって、オーミック接点とグラフェンとの間の改善された接触を達成することができる。さらに、本発明者らは、結果として、電荷注入が２Ｄ材料の端部で著しく効率的であることを見出した。

保護誘電体層はグラフェン表面の汚染を制限するのに役立つが、それにもかかわらず、特に長期間にわたって非常に効果的であるが、本発明者らは、露出した縁部が経時的に２Ｄ材料の汚染およびドーピングの経路を提供し得ることを見出した。このプロセスは表面ドーピングよりも著しく遅く、また限られた範囲でしか起こり得ないが、本発明者らは、空気（および湿気）耐性であるさらなる保護層またはコーティング層を提供することによって安定性および寿命をさらに改善できることを見出した。ホールセンサなどのデバイスについて本明細書で説明するように、２Ｄ材料に基づくデバイスの機能は、電荷キャリア密度の任意の変化に対して非常に敏感であり得る（すなわち、大気汚染物質である汚染物質、主に酸素および水蒸気によるドーピングから生じる）。本発明者らは、ホールセンサの十字形などの多くの縁部を有する形状に基づく装置がより汚染されやすく、したがってさらなるコーティングから大きく利益を得ることを見出した。その結果、本方法は、従来技術のものよりもロバストな装置を提供する。

したがって、本明細書に記載の方法は、好ましくは、１つまたは複数のオーミック接点を形成する前または後のいずれかに、コーティング層を形成して、層構造（およびそのパターニングされた誘電体）に連続的な耐空気コーティングを提供するステップをさらに含む。したがって、連続的な耐空気コーティングは、少なくとも層構造（エッチングされた２Ｄ材料層およびパターニングされた誘電体を含む）および基板の隣接領域をコーティングして、層構造を取り囲み、露出した縁部の残りのすべての部分（すなわち、オーミック接点と直接接触していないすべての縁部）を保護する。本明細書に記載されるように、コーティング層は、回路への接続のために接点の一部を露出させたままにするようにパターニングされてもよい。あるいは、コーティング層は、基板全体、層構造（および縁部）のすべて、および１つまたは複数の接点のすべてをコーティングするように基板を横切って形成されてもよい。

耐空気コーティングは、気密コーティングと呼ばれることがある。コーティングは、１０^－１ｃｍ^３／ｍ^２／日／ａｔｍ未満、好ましくは１０^－３ｃｍ^３／ｍ^２／日／ａｔｍ未満、より好ましくは１０^－５ｃｍ^３／ｍ^２／日／ａｔｍ未満の酸素透過率を特徴とし得る。耐空気コーティングはまた、１０^－２ｇ／ｍ^２／日未満、好ましくは１０^－４ｇ／ｍ^２／日未満、より好ましくは１０^－５ｇ／ｍ^２／日未満の水蒸気透過率を特徴とし得る。そのような透過率は、ＬＥＤなどの電子デバイスでの使用に必要に応じて当技術分野で一般的に受け入れられているが、ＯＬＥＤおよびホールセンサについてはより好ましい透過率が必要である。

本発明者らはまた、コーティングされていない領域の層構造をエッチングするためにプラズマエッチングを使用することが、さらなるコーティング層と組み合わせた場合に特に有利であることを見出した。これは、プラズマエッチング工程が層構造または基板上に堆積物を形成させず、レーザエッチングなどの代替技術から生じ得る（例えば、孔食による）基板表面粗さに影響を及ぼさないためである。これにより、コーティング層の特性が大幅に改善される。

好ましくは、コーティング層は、無機酸化物、窒化物、炭化物、フッ化物または硫化物、好ましくはアルミナまたはシリカである。好ましくは、コーティング層の厚さは、１０ｎｍ超、好ましくは２５ｎｍ超、より好ましくは５０ｎｍ超である。１０μｍを超える、または１μｍを超える厚さは、デバイス前駆体の重量および厚さを単に増加させながら、限定的なさらなる保護特性を提供するだけであり得るが、特定の上限はない。さらに、例えばＡＬＤによる堆積速度は遅いプロセスであり得、より厚いコーティングは製造時間を過度に延ばすことになる。したがって、５００ｎｍまで、好ましくは１００ｎｍまでのＡＬＤ層厚も好ましい。

本発明者らは、コーティング層を含むそのような電子デバイス前駆体の製造中に遭遇する様々な問題に対する異なる解決策を見出しており、本明細書に記載の各解決策は、それ自体の利点および欠点を有する。

本発明の１つの好ましい実施形態は、オーミック接点の後にコーティング層を形成することを含み、したがって、オーミック接点は耐プラズマ基板上に形成される。この実施形態では、コーティング層は、耐プラズマ基板にわたる原子層堆積（ＡＬＤ）によって形成され、層構造の少なくとも１つの被覆領域、オーミック接点、および残りの露出した縁部表面に連続した耐空気コーティングを提供する。

ＡＬＤは、当技術分野で公知の技術であり、連続的で自己制限的な様式で少なくとも２つの前駆体の反応を含む。別個の前駆体へのサイクルを繰り返すことにより、層ごとの成長機構により、コンフォーマル（すなわち、基板全体にわたって均一な厚さ）に薄膜を成長させることができる。アルミナは、特に好ましいコーティング材料であり、トリメチルアルミニウム（ＴＭＡ）および酸素源、好ましくは水（Ｈ_２Ｏ）、Ｏ_２、およびオゾン（Ｏ_３）のうちの１つまたは複数、好ましくは水に順次曝露することによって形成することができる。ＡＬＤは、コーティングが基板全体にわたって確実に形成され得る（すなわち、コンフォーマルコーティングを提供する）ので、特に有利である。しかしながら、本発明者らはまた、優れた保護コーティング層がＡＬＤによって形成され得るが、完全なコーティングは、電子デバイス前駆体のアレイが基板上に製造されるダイシングの問題をもたらし得ることを見出した。次いで、ダイシング（または切断）は、個々のデバイス前駆体を分離するためにコーティング層を通してダイシングすることを必然的に伴い、このプロセスは、コーティング層に微小亀裂を導入しやすい可能性がある。

そのようなコーティング層はまた、接点全体をコーティングし、それによって接点を封止する。それにもかかわらず、本発明者らは、ワイヤボンディングを使用してコーティング層を穿刺し、ワイヤを接点に取り付けることができることを見出した。したがって、方法は、好ましくは、コーティング層を介してデバイス前駆体のオーミック接点にワイヤボンディングするステップを含む。ＡＬＤは非常に均一な保護コーティングを提供するが、ワイヤボンド接触を行うために穿刺するとコーティングが損傷する可能性がある。

したがって、本発明者らは、オーミック接点がコーティングの前に、したがって耐プラズマ基板上に依然として形成されるが、コーティング層が、耐プラズマ基板上にコーティング層をパターニングして、層構造の少なくとも１つの被覆領域および残りの露出した縁部表面に連続的な耐空気コーティングを提供することによって形成される、さらなる好ましい実施形態を開発した。

コーティング層は、好ましくは、誘電体パターニングに関して本明細書に記載されるのと同じ技術を使用してパターニングされる。１つの違いは、層構造の露出した縁部、したがって基板の隣接部分ならびに接点の一部を覆うためにパターンが幾何学的に大きくなり、それによって接点の一部が露出したままになることである。例えばアルミナのパターニングは、やはり電子ビーム蒸着を使用して実行され得る。

したがって、この実施形態は、アレイの隣接する層構造間の基板の部分（または単に基板の部分）が露出したままである（「ストリート」または「ダイストリート」と呼ばれ得る）ので有利である。したがって、基板は、コーティング層を損傷するリスクなしにダイシングされ得る。さらに、接点は露出したままであるので、接点は、コーティング層の損傷または亀裂のリスクなしにワイヤボンドされてもよく、あるいは接点上にはんだバンプが堆積されてもよい。

基板全体にコンフォーマルコーティングを提供するためのＡＬＤの使用とは異なり、蒸発はコンフォーマルではなく、縁部が露出したままになるリスクがある。特に、電子ビーム蒸発は、影、特に接触によって生成される影がコーティングの均一な成長を制限するという点で指向性である。しかしながら、この効果を最小限に抑えるために、コーティング中に基板を回転させることは当技術分野で知られている。

代わりに、さらなる好ましい実施形態は、接点を形成する前にコーティング層を提供し、縁部表面の対応する部分を露出させるためにコーティング層の１つまたは複数の部分を選択的にエッチング除去することを含む。次いで、接点を形成するステップは、縁部表面の各露出部分と直接接触するオーミック接点を形成することを含む。

したがって、コーティング層は、ＡＬＤまたは電子ビーム蒸着によって提供され得る。この実施形態は、任意のオーミック接点の前にコーティングを形成することを含むため、電子ビーム蒸発によっても、さらに良好なコーティングを達成することができ、それによってストリートを透明のままにすることができる。本発明者らは、オーミック接点の形成を可能にするために、下にある縁部表面の対応する部分を露出させるために選択部分においてコーティングをエッチングする必要があることを見出した。選択的エッチングは、好ましくは、レーザエッチング、反応性イオンエッチング（いわゆる「ドライエッチング」）、化学エッチング（いわゆる「ウェットエッチング」）および／またはフォトリソグラフィを使用して行われる。２Ｄ材料は汚染から実質的に保護されているので、そのような方法は重大な有害効果なしに使用することができる。それにもかかわらず、レーザエッチングおよび反応性イオンエッチングは、２Ｄ材料をドーピングするリスクが低減された「乾式」方法であるため好ましく、反応性イオンエッチングが最も好ましい。いくつかの実施形態では、選択的エッチングは、コーティング層をエッチング除去してプラズマエッチング可能な層構造の対応する縁部表面を露出させるのに十分な時間行われてもよい。

したがって、この方法は、エッチングされた各部分において選択的エッチングによって露出された縁部表面と直接接触するオーミック接点の形成を必要とする。したがって、電子回路への接続のために接点が露出されるので、これは有利である。特に、本方法は、オーミック接点上にはんだバンプ（またははんだボール）を堆積させるステップをさらに含むことができる。これにより、電子デバイス前駆体を、いわゆる「フリップチップ」として用いることができる。それにもかかわらず、ワイヤボンディングも好ましい。ワイヤボンディングは、当該技術分野で知られており、ボールボンディング、ウェッジボンディング、またはコンプライアントボンディングを含み得る。

しかしながら、本発明者らは、この実施形態が、選択的エッチングおよび選択的エッチングされた部分内の接触堆積に必要なアライメントにさらなる複雑さをもたらすことを見出した。それにもかかわらず、エッチングはまた、コーティングに亀裂を形成するリスクを伴う。

本発明の第２の態様では、電子デバイス前駆体が提供され、電子デバイス前駆体は、
その上に層構造を有する基板であって、層構造は、
基板の第１の領域上の下層であって、下層を横切って延びる１つまたは複数のグラフェン層を含む、下層と、
下層の上にあり、誘電体材料で形成された上層であって、
下層および上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
基板のさらなる領域上に提供され、連続した外縁部表面を介して１つまたは複数のグラフェン層と直接接触するオーミック接点と、
基板、層構造、および少なくとも１つのオーミック接点にわたる連続した耐空気コーティング層と、を備える。

本発明の第３の態様では、電子デバイス前駆体が提供され、電子デバイス前駆体は、
その上に層構造を有する基板であって、層構造は、
基板の第１の領域上の下層であって、下層を横切って延びる１つまたは複数のグラフェン層を含む、下層と、
下層の上にあり、誘電体材料で形成された上層であって、
下層および上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
基板のさらなる領域上に提供され、連続した外縁部表面を介して１つまたは複数のグラフェン層と直接接触するオーミック接点と、
層構造を囲む連続した耐空気コーティング層と、を備える。

本発明の第４の態様では、電子デバイス前駆体が提供され、電子デバイス前駆体は、
その上に層構造を有する基板であって、層構造は、
基板の第１の領域上の下層であって、下層を横切って延びる１つまたは複数のグラフェン層を含む、下層と、
下層の上にあり、誘電体材料で形成された上層であって、
下層および上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
連続した外縁部表面を介して１つまたは複数のグラフェン層と直接接触するオーミック接点と、
層構造を囲む連続した耐空気コーティング層と、を備える。

本明細書に開示される本発明のさらなる態様の電子デバイス前駆体は、好ましくは、本明細書に記載の方法によって得ることができる。したがって、第１の態様に関連して説明されたすべての特徴は、必要に応じて本発明のさらなる態様に等しく適用され得る。

したがって、本発明のさらなる態様の電子デバイス前駆体は、１つまたは複数のグラフェン層を含む下層と、誘電体材料で形成された上層とを含む層構造の特徴を共有し、下層および上層は連続した外縁部表面を共有する。したがって、これは、大気汚染からの優れた保護をグラフェンに提供し、長期間にわたるデバイス性能の改善された安定性、およびデバイス寿命の延長をもたらす。

さらに、電子回路への接続のためにオーミック接点が提供され、オーミック接点はグラフェン層の縁部と直接接触しているだけであり、上部（または下部）平面とは直接接触していない。縁部接触は、表面接触に対して改善された電荷注入を提供し、グラフェンのドーピングを実質的に回避する。これは、デバイス前駆体が高温での使用を意図されており、温度が上昇すると、例えば、製造後およびその後の使用中にオーミック接点の金属による２Ｄ材料のドーピングをもたらし得る場合に特に有用である。

本発明の好ましい実施形態では、電子デバイス前駆体は、トランジスタまたはホールセンサ用であり、最も好ましくはホールセンサ用である。それにもかかわらず、本明細書に記載の方法を使用して、および／または本明細書に記載の電子デバイス前駆体から多くの他の電子デバイスを製造することができ、コンデンサ、ダイオードおよびインダクタを含む。

本発明の特に好ましい実施形態では、本明細書に記載の方法は、
（ｉ）プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップであって、層構造は露出した上面を有する、ステップと、
（ｉｉ）露出した上面上に耐プラズマ誘電体をパターニングして、層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップと、
（ｉｉｉ）中間体をプラズマエッチングに供し、それにより、層構造の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する層構造の少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）耐プラズマ基板上に、露出した縁部表面の一部と直接接触するオーミック接点を形成するステップと、
（ｖ）耐プラズマ基板を横切ってＡＬＤによってコーティング層を形成して、層構造の少なくとも１つの被覆領域、オーミック接点、および残りの露出した縁部表面に連続的な耐空気コーティングを提供するステップと、を含み、
プラズマエッチング可能な層構造は、層構造の被覆領域を横切って露出した縁部表面まで延在する１つまたは複数のグラフェン層を含むか、またはそれからなる。したがって、本明細書に記載の第２の態様の電子デバイス前駆体は、好ましくはこの方法によって得ることができ、さらにより好ましくは得られる。

第２の態様のデバイス前駆体は、基板、層構造、および少なくとも１つのオーミック接点にわたる連続的な耐空気コーティング層を含み、これはまた、本明細書に開示される第３および第４の態様による層構造を包囲していると見なされてもよい。

本発明の特に好ましい実施形態では、本明細書に記載の方法は、
（ｉ）プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップであって、層構造は露出した上面を有する、ステップと、
（ｉｉ）露出した上面上に耐プラズマ誘電体をパターニングして、層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップと、
（ｉｉｉ）中間体をプラズマエッチングに供し、それにより、層構造の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する層構造の少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）耐プラズマ基板上に、露出した縁部表面の一部と直接接触するオーミック接点を形成するステップと、
（ｖ）耐プラズマ基板上にコーティング層をパターニングして、層構造の少なくとも１つの被覆領域および残りの露出した縁部表面に連続的な耐空気コーティングを提供するステップと、を含み、
プラズマエッチング可能な層構造は、層構造の被覆領域を横切って露出した縁部表面まで延在する１つまたは複数のグラフェン層を含むか、またはこれからなる。したがって、本明細書に記載の第３および／または第４の態様の電子デバイス前駆体は、好ましくはこの方法によって得ることができ、さらにより好ましくは得られる。

本発明の特に好ましい実施形態では、本明細書に記載の方法は、
（ｉ）プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップであって、層構造は露出した上面を有する、ステップと、
（ｉｉ）露出した上面上に耐プラズマ誘電体をパターニングして、層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップと、
（ｉｉｉ）中間体をプラズマエッチングに供し、それにより、層構造の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する層構造の少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）耐プラズマ基板上にコーティング層を形成して、層構造の少なくとも１つの被覆領域および露出した縁部表面に連続的な耐空気コーティングを提供するステップと、
（ｖ）コーティング層の１つまたは複数の部分を選択的にエッチング除去して、縁部表面の対応する部分を露出させるステップと、
（ｖｉ）縁部表面の各露出部分と直接接触するオーミック接点を形成するステップと、を含み、
プラズマエッチング可能な層構造は、層構造の被覆領域を横切って露出した縁部表面まで延在する１つまたは複数のグラフェン層を含むか、またはこれからなる。したがって、本明細書に記載の第４の態様の電子デバイス前駆体は、好ましくはこの方法によって得ることができ、さらにより好ましくは得られる。

本発明のさらにより好ましい実施形態では、本明細書に記載の方法は、
（ｉ）ＭＯＣＶＤによってサファイア基板上にグラフェンの単層を提供するステップであって、グラフェンの単層は露出した上面を有する、ステップと、
（ｉｉ）グラフェン単層の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するために、露出した上面上に１つまたは複数の十字形領域としてアルミナをパターニングするステップと、
（ｉｉｉ）中間体を酸素プラズマエッチングに供し、それによってグラフェンの単層の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する単層グラフェンの少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）サファイア基板上に、ステップ（ｉｉ）で形成された各十字形領域に対して４つの金オーミック接点を形成するステップであって、各接点は、十字の４つのアームの露出した縁部表面の遠位部分と直接接触する、ステップと、
（ｖ）サファイア基板を横切ってＡＬＤによってアルミナコーティング層を形成して、単層グラフェンの少なくとも１つの被覆領域、オーミック接点、および残りの露出した縁部表面に連続した耐空気コーティングを提供するステップと、を含み、
グラフェンの単層は、少なくとも１つの被覆領域を横切って露出した縁部表面まで延在し、電子デバイス前駆体はホールセンサを形成するためのものである。

したがって、好ましい電子デバイス前駆体は、ホールセンサ用の電子デバイス前駆体であって、電子デバイス前駆体は、
その上に層構造を有するサファイア基板であって、層構造は、
サファイア基板の第１の領域上のグラフェンの単層と、
グラフェン単層上のアルミナ層であって、
グラフェンとアルミナは十字形であり、連続した外縁部表面を共有する、アルミナ層と、
４つの金オーミック接点であって、各接点は、サファイア基板のさらなる領域上に提供され、各十字の４つのアームの各々の露出した縁部表面の遠位部分と直接接触する、４つの金オーミック接点と、
サファイア基板、層構造、および接点にわたる連続したアルミナコーティング層と、を含む。

本発明の別のさらにより好ましい実施形態では、本明細書に記載の方法は、
（ｉ）ＭＯＣＶＤによってサファイア基板上にグラフェンの単層を提供するステップであって、グラフェンの単層は露出した上面を有する、ステップと、
（ｉｉ）グラフェン単層の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するために、露出した上面上に１つまたは複数の十字形領域としてアルミナをパターニングするステップと、
（ｉｉｉ）中間体を酸素プラズマエッチングに供し、それによってグラフェンの単層の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する単層グラフェンの少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）サファイア基板上に、ステップ（ｉｉ）で形成された各十字形領域に対して４つの金オーミック接点を形成するステップであって、各接点は、各十字の４つのアームの露出した縁部表面の遠位部分と直接接触する、ステップと
（ｖ）サファイア基板上に電子ビーム蒸着によってアルミナコーティング層をパターニングして、単層グラフェンの少なくとも１つの被覆領域および残りの露出した縁部表面に連続した耐空気コーティングを提供するステップと、を含み、
グラフェンの単層は、少なくとも１つの被覆領域を横切って露出した縁部表面まで延在し、電子デバイス前駆体はホールセンサを形成するためのものである。

同様に、本発明の別のさらにより好ましい実施形態では、本明細書に記載の方法は、
（ｉ）ＭＯＣＶＤによってサファイア基板上にグラフェンの単層を提供するステップであって、グラフェンの単層は露出した上面を有する、ステップと、
（ｉｉ）グラフェン単層の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するために、露出した上面上に１つまたは複数の十字形領域としてアルミナをパターニングするステップと、
（ｉｉｉ）中間体を酸素プラズマエッチングに供し、それによってグラフェンの単層の少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する単層グラフェンの少なくとも１つの被覆領域を形成するステップと、
（ｉｖ）サファイア基板上にアルミナコーティング層を形成して、単層グラフェンの少なくとも１つの被覆領域および露出した縁部表面に連続した耐空気コーティングを提供するステップと、
（ｖ）アルミナコーティング層の４つの部分を選択的にレーザエッチングして、グラフェン単層の縁部表面の対応する部分を露出させ、各十字の４つのアームの縁部表面の遠位部分を露出させるステップと、
（ｖｉ）縁部表面の４つの露出部分の各々と直接接触する４つの金オーミック接点を形成するステップと、を含み、
グラフェンの単層は、少なくとも１つの被覆領域を横切って露出した縁部表面まで延在し、電子デバイス前駆体はホールセンサを形成するためのものである。

したがって、好ましい電子デバイス前駆体は、ホールセンサ用の電子デバイス前駆体であって、電子デバイス前駆体は、
その上に層構造を有するサファイア基板であって、層構造は、
サファイア基板の第１の領域上のグラフェンの単層と、
グラフェン単層上のアルミナ層であって、
グラフェンとアルミナは十字形であり、連続した外縁部表面を共有する、アルミナ層と、
４つの金オーミック接点であって、各接点は、サファイア基板のさらなる領域上に提供され、十字の４つのアームの各々の露出した縁部表面の遠位部分と直接接触する、４つの金オーミック接点と、
層構造を取り囲む連続したアルミナコーティング層と、を含む。

したがって、好ましい電子デバイス前駆体は、グラフェンの単層の縁部を保護する層構造を封入するアルミナコーティング層を含む。デバイス前駆体の接点は、少なくとも部分的に露出している、すなわち、少なくとも部分的に露出しているサファイア基板のようにアルミナコーティング層によってコーティングされていない。典型的には、共通基板のダイシングが切断中にコーティングを損傷するリスクなしに複数のデバイス前駆体を提供することを可能にするように、アレイの一部として隣接するデバイス前駆体の間の基板の少なくとも領域。

コーティング層が最初に堆積され、次いでエッチングされてグラフェンの縁部表面を露出させてそのような電子デバイス前駆体を提供する実施形態では、接点は、コーティングのレーザエッチングされた開口部に配置されているため、垂直に露出する。

コーティング層が接点の形成後にパターニングされる実施形態では、パターニング中の接点の部分的なコーティングは、接点の上面を露出させたままにすることができる。しかしながら、接点の上面上にコーティング層をパターニングすることも可能であり、コーティング層のパターニングによって少なくとも縁部表面が露出したままになる。言い換えれば、接点は、最終的な電子デバイス前駆体中のコーティング層によって完全に封入されず、それにより、コーティング層を穿刺する必要なく、電子回路への接続のための単純なワイヤボンディングまたははんだ付けが可能になる。

図
本発明を、以下の非限定的な図を参照してさらに説明する。

本発明の方法を示すフローチャートである。 本発明の一実施形態による電子デバイス前駆体の断面図である。 本発明の一実施形態による別の電子デバイス前駆体の断面図である。 本発明の一実施形態による別の電子デバイス前駆体の平面図である。 本発明の一実施形態による別の電子デバイス前駆体の平面図である。 本発明の一実施形態による電子デバイス前駆体のアレイの斜視図である。

図１は、本発明の方法１００を示すフローチャートである。方法１００は、いくつかの必須ステップ（１０５、１１０、１１５および１２０）を含み、方法１００の３つの代替的に好ましい特定の実施形態を表す３つの任意選択のステップ（１２５ａ、１２５ｂ、１２５ｃ）のうちの１つをさらに含むことができる。

方法１００は、ホールセンサに適した電子デバイス前駆体を形成するためのものであり、プラズマエッチング可能な層構造を耐プラズマ基板上に提供する第１のステップ１０５を含む。例示的な方法１００では、プラズマエッチング可能な層構造は、サファイア基板上に直接ＭＯＣＶＤによって提供されるグラフェン単層からなる。

次に、さらなるステップ１１０は、中間体のアレイを形成するために、グラフェン単層の露出した上面上に、電子ビーム蒸着によってアルミナのアレイ十字形領域をパターニングするステップを含む。この方法は、１つの中間体を参照してさらに説明されるが、アレイの全ての中間体が同時に処理されることが理解されよう。ステップ１１５は、中間体を酸素プラズマエッチングに供し、それによって露出したグラフェン単層をエッチングし、アルミナで覆われたグラフェンの十字形領域のアレイを形成するステップを含み、アルミナで覆われたグラフェンは、連続した露出した縁部表面を有する。

方法１００は、エッチングされたグラフェン単層の露出した縁部表面の一部と直接接触する金属オーミック接点を形成するステップ１２０をさらに含む。特に、十字形の「アーム」の各々の端部に４つの金属接点が形成される。

方法１００の第１の特定の実施形態では、方法１００は、ステップ１２０の後に実行されるステップ１２５ａをさらに含み、ステップ１２５ａは、サファイア基板を横切るＡＬＤによってアルミナのコーティング層を形成し、それによってアルミナコーティンググラフェン、オーミック接点、および露出した基板を連続した耐空気コーティングでコーティングするステップを含む。

第２の具体的な実施形態において、方法１００は、ステップ１２０の後に実行されるステップ１２５ｂをさらに含み、ステップ１２５ｂは、基板上に電子ビーム蒸着によってアルミナコーティング層をパターニングし、それによってアルミナコーティングされたグラフェンを連続した耐空気コーティングでコーティングするステップを含む。したがって、ステップ１２５ｂによって提供されるアルミナコーティングは、オーミック接点と接触していない露出した縁部を被覆して大気汚染から保護し、コーティングのパターンは同じ幾何学的十字形であるが、幾何学的に大きい。例えば、形状の最大幅および／または最大高さは、ステップ１１０のパターニングされたアルミナよりも１０％大きくてもよく、２０％大きくてもよい。パターニングステップはまた、各金属接点の一部を電子回路への接続のために露出させたままにする。

第３の具体的な実施形態では、方法１００は、ステップ１２０の前にコーティング層を形成するステップ１２５ｃをさらに含む。ステップ１２５ｃは、コーティング層を形成して、アルミナコーティンググラフェン単層にアルミナの連続した耐空気コーティングを提供するステップを含む（すなわち、露出した縁部表面がコーティングされるように）。この実施形態では、ステップ１２０は、下にある十字形の「アーム」の各々の端部のコーティング層の４つの部分を選択的にレーザエッチングして、グラフェンの縁部表面の対応する部分を露出させるステップをさらに含む。方法１００によって必要とされるように、ステップ１２０は、その後、選択的エッチング部分の各々において露出した縁部表面と直接接触する金属オーミック接点を形成するステップを含む。

図２は、電子デバイス前駆体２００の断面図である。前駆体２００は、オーミック接点を形成した後にＡＬＤによってコーティング層を形成するステップを含む本明細書に記載の方法によって得ることができる。

電子デバイス前駆体２００は、その上にグラフェン層構造を含むプラズマエッチング可能な２Ｄ材料層２１０が存在するサファイア基板２０５から形成される。２Ｄ材料層２１０は、その上に形成されたアルミナ層２１５によって画定された形状を有する。したがって、２Ｄ材料層およびアルミナは、グラフェン層構造がこの縁部まで延在する連続した縁部表面を共有する。

前駆体２００は、各々が２Ｄ材料層２１０、したがってグラフェン層構造の前記縁部と直接接触する２つのオーミック接点２２０ａおよび２２０ｂをさらに含む。アルミナおよび２Ｄ材料は連続した縁部表面を共有し、同じ形状であるため、２Ｄ材料層２１０の表面に接触材料はない。有利には、接点は、接点が２Ｄ材料の平面上に提供されたときに観察され得るような２Ｄ材料の感知できるドーピングをもたらさない。さらに、縁部接点は、（例えば、熱としての電気的損失を低減することによって）全体的な効率を改善する表面電荷注入と比較して改善された電荷注入を提供する。

アルミナコーティング２１５、接点２２０ａ、２２０ｂおよび基板２０５上には、シリカによる連続した耐空気コーティング層が形成されている。コーティング２２５は、例えば酸素ガスおよび水蒸気の侵入を防止することによって、大気汚染からの優れた保護を提供する。前駆体２００は、それぞれオーミック接点２２０ａおよび２２０ｂにワイヤボンディングされたワイヤ２３０ａおよび２３０ｂをさらに備える。ワイヤ２３０ａおよび２３０ｂは、オーミック接点への電気的接続手段を提供し、したがってコーティング層から突出する。

本発明者らは、電子デバイス前駆体２００が、電子デバイスに優れた安定性を提供することを見出した。特に、本発明者らは、前駆体２００から形成されたデバイスが（デバイスおよび製造時点の初期キャリア濃度、したがって感度に関して測定して）０．０１％／日未満の劣化速度を示すことを見出した。

比較として、コーティング層（例えば、コーティング層２１５）が提供されず、代わりにセラミック蓋が部品を「封止」するために使用される前駆体から形成されたデバイス（当技術分野で周知であり、本発明と組み合わせて使用することもできる）は、そのようなデバイスの感度が０．５％／日を超える速度で低下することが分かった。同様に、本発明者らは、コーティング層またはセラミック蓋がない場合は、さらに有意に大きいことを見出した。

さらなる比較として、本発明者らは、有機ＰＭＭＡコーティング層を使用して形成されたデバイスが、既知のセラミック蓋よりも劣化に対するより大きな保護を提供し、そのようなデバイスは、０．０３％／日～０．１％／日の劣化速度を有することを見出した。

本発明者らはまた、誘電体層のパターニングの前に金属接点がグラフェン上に堆積されると、金属が１０^１２ｃｍ^－２超、さらには１０^１３ｃｍ^－２超のグラフェンの重ドーピングをもたらし、それによって感度を著しく低下させることを見出した。

図３は、電子デバイス前駆体３００の断面図である。前駆体３００は、オーミック接点を形成するステップの前にコーティング層を形成するステップを含む本明細書に記載の方法によって得ることができる。

電子デバイス前駆体３００は、その上にプラズマエッチング可能な２Ｄ材料層３１０が存在するサファイア基板３０５を含む。この実施形態では、２Ｄ材料層は２層グラフェン（すなわち、２層のグラフェンを有するグラフェン単層）からなる。その上に、２層グラフェン３１０と連続した縁部表面を共有するパターニングされたシリカ層３１５が形成される。パターニングされたシリカ層３１５の表面には、連続した耐空気コーティング３２５が堆積されている。コーティング３２５はまた、基板３０５の表面の隣接部分に堆積される。図３は、前駆体３００の断面図であり、断面は、基板３０５上に堆積された２つのオーミック接点３２０を二等分する。別の断面では、コーティング層３２５は連続的であることが理解されよう。

接点３２０は、２層グラフェンの縁部表面、ならびにその上のシリカおよびアルミナコーティングと直接接触している。前駆体３００は、オーミック接点を形成する前に形成されたコーティング層を選択的にエッチングするステップを含む、本明細書に記載の方法によって得ることができる。したがって、接点は、エッチングプロセス中に露出される基板３０５の表面からコーティング層３２５の表面まで延在する。この実施形態では、前駆体３００が「フリップチップ」として説明され得るように、はんだボール（またははんだバンプ）３３０がオーミック接点の露出部分に提供される。

図４は、電子デバイス前駆体４００の平面図である。前駆体４００はホールセンサに適しており、２Ｄ材料層で、同一の形状／パターンのアルミナ層４１５の下に具体的には十字形で形成され、それらのすべてがシリコン基板４０５上に形成される。２Ｄ材料およびパターニングされたアルミナ４１５の十字形層構造の４つの「アーム」のそれぞれの端部（すなわち、遠位部分）は、４つのチタン接点（４２０ａ、４２０ｂ、４２０ｃ、４２０ｄ）の各々と直接接触している。下にある２Ｄ材料層の縁部を封入し、チタン接点の各々の一部を露出させたままにするのに十分な方法で、層構造および各接点の一部の上に連続した耐空気アルミナコーティング４２５が提供される。コーティング層４２５は、電子ビーム蒸着によって提供されてもよい。図４では、コーティング層４２５は、下にあるパターニングされたアルミナ４１５の存在を示すために半透明として示されている。理解されるように、２Ｄ材料層は、アルミナ層４１５と同じ形状を有する。前駆体４００は、共通の基板を共有する同等の前駆体のアレイから形成された基板をダイシングすることによって得ることができる個々の構成要素である。前駆体４００は、コーティング層がいわゆる「ストリート」または製造される構成要素のアレイ間の基板の部分に延在しないため、ダイシングがコーティング層４２５を切断することを含まないため、この点で有利である。

本発明者らは、デバイス前駆体の様々な位置で得られたラマンスペクトルを使用して、グラフェンの有無（および品質）を確認した。特に、本発明の方法は、保護アルミナ層を除去する必要なしにオーミック接点が提供され得るように、パターニングされたアルミナの縁部までのグラフェンの清浄なエッチングを容易にする。さらに、グラフェンのラマンスペクトルは、縁部に近いグラフェンの品質が、下にあるグラフェンの保護された部分の残り（例えば、図４のグラフェンとパターニングされたアルミナとのスタックのラベル４１５の地点）の品質と同等のままであり得ることを実証している。さらに、本発明者らは、ラマン分光法を使用して、コーティング層と基板との間のパターニングされた誘電体の外側（例えば、図４のコーティング層のラベル４２５の地点）にグラフェンが存在しないことを実証した。

図５は、電子デバイス前駆体５００の平面図である。前駆体５００はホールセンサに適しており、２Ｄ材料層で、同一の形状／パターンのアルミナ層５１５の下に具体的には十字形で形成され、そのすべてがサファイア基板上に形成される。別個の金接点５２０は、十字形の４つの部分、具体的には十字の各アームの端部である４つの遠位部分において、下にある２Ｄ材料層の対応する縁部と直接接触して提供される。ＡＬＤによって形成されたシリカの連続的な耐空気コーティング５２５は、すべての接点５２０自体と共に、基板全体および２Ｄ材料の層構造およびアルミナ５１５（したがって、接点５２０と直接接触していないすべての縁部）にわたってコーティングされる。図４と同様に、コーティング層５２５は、下にあるパターニングされたアルミナ５１５の存在を示すために半透明として示されている。

図６は、電子デバイス前駆体のアレイ６００の斜視図である。アレイ６００は、ストリート６３５に沿って基板をダイシングすることによって分離され得る４つの電子デバイス前駆体から形成される。各前駆体は、基板の一部（６０５ａ、６０５ｂ、６０５ｃ、６０５ｄ）を含み、２Ｄ材料の層構造およびパターニングされた誘電体層を封入するコーティング層（６２５ａ、６２５ｂ、６２５ｃ、６２５ｄ）が各部分上に形成される。さらに、各前駆体は、２つのオーミック接点（６２０ａおよび６２０ａ’）を含み、その一部はコーティング層（６２５ａ）によって封入されていない。

実施例
第１の例によれば、
１．グラフェンを、国際公開第２０１７／０２９４７０号パンフレットのプロセスに従ってサファイア基板上に成長させた。

２．Ａｌ_２Ｏ_３を、十字形状の開口部を有するシャドーマスクを介した熱蒸発を使用してグラフェン上に蒸発させた。蒸発したＡｌ_２Ｏ_３の厚さは１０ｎｍであった。

３．最上層として露出したままの領域のグラフェンをプラズマエッチングによって除去した。このために使用した設定は、６ｓｃｃｍの酸素流量で３０秒間、（１００Ｗデバイスの）４０％出力であった。

４．Ｔｉ／Ａｕ棒状接点を、別のシャドーマスクを使用して十字のアームの端部上に蒸発させた。これらを、１０ｎｍのＴｉを蒸発させ、次いで１２０ｎｍのＡｕを蒸発させることによって作製した。これらを、十字アームの端部でグラフェンの縁部に接触し、十字アームから離れて横方向に延びるように、十字アームに対して配置した。

５．蒸発したＡｌ_２Ｏ_３の第２の層は、第１の十字を覆い、各棒接点の露出した部分を残すように、第１の十字よりも大きい十字形状で第１の上に堆積された。

６．これにより、デバイスがウエハ上に得られ、次いで、これらを標準的なＢＥＯＬ加工によって加工した。

第２の例によれば、
１．グラフェンを、国際公開第２０１７／０２９４７０号パンフレットのプロセスに従ってサファイア基板上に成長させた。

２．Ａｌ_２Ｏ_３を、十字形状の開口部を有するシャドーマスクを介した熱蒸発を使用してグラフェン上に蒸発させた。蒸発したＡｌ_２Ｏ_３の厚さは１０ｎｍであった。

３．最上層として露出したままの領域のグラフェンをプラズマエッチングによって除去した。このために使用した設定は、６ｓｃｃｍの酸素流量で３０秒間、（１００Ｗデバイスの）４０％出力であった。

４．Ｔｉ／Ａｕ棒状接点を、別のシャドーマスクを使用して十字のアームの端部上に蒸発させた。これらを、１０ｎｍのＴｉを蒸発させ、次いで１２０ｎｍのＡｕを蒸発させることによって作製した。これらを、十字アームの端部でグラフェンの縁部に接触し、十字アームから離れて横方向に延びるように、十字アームに対して配置した。

５．Ａｌ_２Ｏ_３の第２の層を、ＡＬＤを使用してウエハ全体に堆積させた。この層の厚さは６５ｎｍであった。

６．これにより、デバイスがウエハ上に得られ、次いで、これらを標準的なＢＥＯＬ加工によって加工した。

本明細書で使用される場合、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数の指示対象を含む。「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語の使用は、そのような特徴を含むが他の特徴を除外しないと解釈されることを意図しており、記載されたものに必然的に限定される特徴の選択肢も含むことを意図している。言い換えれば、この用語は、文脈が明らかにそうでないことを指さない限り、「から本質的になる」（記載された特徴の本質的特徴に重大な影響を与えないことを条件に、特定のさらなる構成要素が存在し得ることを意味する）および「からなる」（構成要素がその割合で百分率で表された場合、不可避の不純物を考慮しつつ、これらが１００％に加算されるような他の特徴を含んではならないことを意味する）の限定も含む。

本明細書では、「第１」、「第２」などの用語を使用して様々な要素、層および／または部分を説明することができるが、これらの要素、層および／または部分はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素、層または部分を別の要素、層または部分と区別するためにのみ使用される。「上に（ｏｎ）」という用語は、別の材料「上（ｏｎ）」にあると言われる１つの材料間に介在層が存在しないように「直接上にある（ｄｉｒｅｃｔｌｙ ｏｎ）」を意味することを意図していることが理解されよう。「下」、「下に」、「下側」、「上に」、「上側」などの空間的に相対的な用語は、本明細書では、１つの要素または特徴と別の要素または特徴との関係を記述するための説明を容易にするために使用され得る。空間的に相対的な用語は、図に示されている向きに加えて、使用中または動作中のデバイスの異なる向きを包含することが意図されることが理解されよう。例えば、図中のデバイスがひっくり返された場合、他の要素または特徴の「下」または「真下」と記載された要素は、他の要素または特徴の「上」に配向される。したがって、例示的な用語「下」は、上下両方の向きを包含し得る。デバイスは、他の方向に向けられてもよく、本明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。

上記の詳細な説明は、説明および例示として提供されたものであり、添付の特許請求の範囲を限定することを意図するものではない。本明細書に示される現在好ましい実施形態の多くの変形形態は、当業者には明らかであり、添付の特許請求の範囲およびそれらの均等物の範囲内にとどまる。

Claims (24)

1. 電子デバイス前駆体の製造方法であって、
   （ｉ）プラズマエッチング可能な層構造を耐プラズマ基板上に提供するステップであって、前記層構造は露出した上面を有する、ステップと、
   （ｉｉ）前記露出した上面上に耐プラズマ誘電体をパターニングして、前記層構造の少なくとも１つの被覆領域および少なくとも１つの非被覆領域を有する中間体を形成するステップと、
   （ｉｉｉ）前記中間体をプラズマエッチングに供し、それにより、前記層構造の前記少なくとも１つの非被覆領域をエッチング除去して、露出した縁部表面を有する前記層構造の少なくとも１つの被覆領域を形成するステップと、
   （ｉｖ）前記露出した縁部表面の一部と直接接触するオーミック接点を形成するステップと、を含み、
   前記プラズマエッチング可能な層構造は、前記層構造の前記被覆領域を横切って前記露出した縁部表面まで延在する１つまたは複数のグラフェン層を含む、方法。
2. 前記耐プラズマ基板は、サファイア、シリコン、二酸化ケイ素、窒化ケイ素、炭化ケイ素、ゲルマニウム、またはＩＩＩ－Ｖ族半導体である、請求項１に記載の方法。
3. 前記耐プラズマ誘電体は、無機酸化物、窒化物、炭化物、フッ化物または硫化物、好ましくはアルミナまたはシリカである、請求項１または２に記載の方法。
4. 前記プラズマエッチングは、酸素プラズマエッチングを含む、先行する請求項のいずれかに記載の方法。
5. 前記プラズマエッチング可能な層構造は、１つまたは複数の２Ｄ材料層からなる、先行する請求項のいずれかに記載の方法。
6. 前記プラズマエッチング可能な層構造は、１つまたは複数のグラフェン層と、場合により、シリセン、ゲルマネン、ｈ－ＢＮ、ボロフェンおよび／またはＴＭＤＣの１つまたは複数の層とからなる、請求項５に記載の方法。
7. 前記オーミック接点は、金属接点、好ましくは金接点である、先行する請求項のいずれかに記載の方法。
8. ステップ（ｉｉ）は、
   （ｉ）前記耐プラズマ誘電体の１つまたは複数の長方形状領域であって、前記電子デバイス前駆体はトランジスタを形成するためのものである、１つまたは複数の長方形状領域、または
   （ｉｉ）前記耐プラズマ誘電体の１つまたは複数の十字形領域であって、前記電子デバイス前駆体はホールセンサを形成するためのものである、１つまたは複数の十字形領域を形成するステップを含む、先行する請求項のいずれかに記載の方法。
9. ステップ（ｉｉ）は、好ましくはマスクを使用して、電子ビーム蒸着によって耐プラズマ誘電体をパターニングするステップを含む、先行する請求項のいずれかに記載の方法。
10. 各々が電子デバイス前駆体に対応する被覆領域のアレイを形成するステップを含む、先行する請求項のいずれかに記載の方法。
11. （ｖｉ）前記基板をダイシングして、前記アレイから電子デバイス前駆体を分離するステップをさらに含む、請求項９に記載の方法。
12. ステップ（ｉｖ）の前または後のいずれかにおいて、（ｖ）コーティング層を形成して、前記層構造の前記被覆領域に連続的な耐空気コーティングを提供するステップをさらに含む、先行する請求項のいずれかに記載の方法。
13. 前記コーティング層は、無機酸化物、窒化物、炭化物、フッ化物または硫化物、好ましくはアルミナまたはシリカである、請求項１２に記載の方法。
14. ステップ（ｖ）はステップ（ｉｖ）の後に実施され、前記オーミック接点は前記耐プラズマ基板上に形成され、および
    前記コーティング層は、前記層構造の前記少なくとも１つの被覆領域、前記オーミック接点、および残りの露出した縁部表面に連続的な耐空気コーティングを提供するために、前記耐プラズマ基板を横切ってＡＬＤによって形成される、
    請求項１２または請求項１３に記載の方法。
15. 前記コーティング層を介して前記デバイス前駆体の前記オーミック接点をワイヤボンディングするステップをさらに含む、請求項１４に記載の方法。
16. ステップ（ｖ）はステップ（ｉｖ）の後に実施され、前記オーミック接点は前記耐プラズマ基板上に形成され、および
    前記コーティング層は、前記耐プラズマ基板上にコーティング層をパターニングして、前記層構造の前記少なくとも１つの被覆領域、および残りの露出した縁部表面に連続的な耐空気コーティングを提供することによって形成される、
    請求項１２または請求項１３に記載の方法。
17. 前記コーティング層は電子ビーム蒸着によって形成される、請求項１６に記載の方法。
18. ステップ（ｖ）は、ステップ（ｉｖ）の前に実施され、前記縁部表面の対応する部分を露出させるために前記コーティング層の１つまたは複数の部分を選択的にエッチング除去するステップを含み、ステップ（ｉｖ）は、前記縁部表面の各露出部分と直接接触するオーミック接点を形成するステップを含む、
    請求項１２または請求項１３に記載の方法。
19. 前記選択的エッチングは、レーザエッチングまたは反応性イオンエッチングによって行われる、請求項１８に記載の方法。
20. 前記オーミック接点上にはんだバンプを堆積させるステップ、または前記オーミック接点をワイヤボンディングするステップをさらに含む、請求項１６～１９のいずれか１項に記載の方法。
21. 電子デバイス前駆体であって、
    その上に層構造を有する基板であって、前記層構造は、
    前記基板の第１の領域上の下層であって、前記下層を横切って延びる１つまたは複数のグラフェン層を含む、下層と、
    前記下層の上にあり、誘電体材料で形成された上層であって、
    前記下層および前記上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
    前記基板のさらなる領域上に提供され、前記連続した外縁部表面を介して前記１つまたは複数のグラフェン層と直接接触するオーミック接点と、
    前記基板、前記層構造、および少なくとも１つの前記オーミック接点にわたる連続した耐空気コーティング層と、を備える、電子デバイス前駆体。
22. 電子デバイス前駆体であって、
    その上に層構造を有する基板であって、前記層構造は、
    前記基板の第１の領域上の下層であって、前記下層を横切って延びる１つまたは複数のグラフェン層を含む下層と、
    前記下層の上にあり、誘電体材料で形成された上層であって、
    前記下層および前記上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
    前記基板のさらなる領域上に提供され、前記連続した外縁部表面を介して前記１つまたは複数のグラフェン層と直接接触するオーミック接点と、
    前記層構造を囲む連続した耐空気コーティング層と、を備える、電子デバイス前駆体。
23. 電子デバイス前駆体であって、
    その上に層構造を有する基板であって、前記層構造は、
    前記基板の第１の領域上の下層であって、前記下層を横切って延びる１つまたは複数のグラフェン層を含む、下層と、
    前記下層の上にあり、誘電体材料で形成された上層であって、
    前記下層および前記上層は、連続した外縁部表面を共有する、上層と、を備える、層構造を有する基板と、
    前記連続した外縁部表面を介して前記１つまたは複数のグラフェン層と直接接触するオーミック接点と、
    前記層構造を囲む連続した耐空気コーティング層と、を備える、電子デバイス前駆体。
24. 請求項１４に記載の方法によって得ることができる請求項２１に記載の、または請求項１６に記載の方法によって得ることができる請求項２２に記載の、または請求項１６または請求項１８に記載の方法によって得ることができる請求項２３に記載の電子デバイス前駆体。
    

Images