JP2023550351A - ケイ素及び酸素を含有する誘電体膜の誘電体への選択的堆積 - Google Patents

ケイ素及び酸素を含有する誘電体膜の誘電体への選択的堆積 Download PDF

Info

Publication number
JP2023550351A
JP2023550351A JP2023528699A JP2023528699A JP2023550351A JP 2023550351 A JP2023550351 A JP 2023550351A JP 2023528699 A JP2023528699 A JP 2023528699A JP 2023528699 A JP2023528699 A JP 2023528699A JP 2023550351 A JP2023550351 A JP 2023550351A
Authority
JP
Japan
Prior art keywords
silicon
reactor
oxygen
dielectric
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023528699A
Other languages
English (en)
Inventor
カンジョリア ラビンドラ
リウ クオ
ポティエン マーク
ウッドラフ ジェイコブ
ゾープ ブーシャン
レイ シンチエン
Original Assignee
バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー filed Critical バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Publication of JP2023550351A publication Critical patent/JP2023550351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】酸化ケイ素又は炭素ドープ酸化ケイ素から選択されるケイ素及び酸素を含有する誘電体膜を、誘電体表面に対して豊富に、金属表面に対してより少なく選択的に堆積させる方法の提供。【解決手段】少なくとも３つのイソシアナト配位子を有するケイ素前駆体を用いて、酸化ケイ素又は炭素ドープ酸化ケイ素から選択されるケイ素及び酸素を含有する誘電体膜を、誘電体表面に対して豊富に、金属表面に対してより少なく選択的に堆積させる。【選択図】図１

Description

関連出願の相互参照
本件は、２０２０年１１月１６日に出願された米国仮出願第６３／１１４，１６５号への優先権を請求する。
発明の技術分野
本開示に記載されるのは、電子デバイスの製造のための組成物及び方法である。より具体的には、本開示に記載されるのは、酸化ケイ素、酸窒化ケイ素、炭素ドープ酸化ケイ素、又は炭素ドープ酸窒化ケイ素などのケイ素及び酸素を含有する膜を、選択的に、金属又は金属水素化物ではなく誘電体に堆積させるための化合物、並びにこれを含む組成物及び方法であり、重要なことには、金属又は金属水素化物の層の酸化が回避され／最小限にされる。
発明の背景
半導体産業での一定の用途に関して、酸化ケイ素又は炭素ドープ酸化ケイ素などのケイ素及び酸素を含有する膜を堆積させるための、非ハロゲン化前駆体及び穏やかな酸化剤を用いる組成物及び方法を提供することが当分野で必要とされている。
米国特許第７，０８４，０７６号及び第６，９９２，０１９号は、原子層堆積（ＡＬＤ）を用いる二酸化ケイ素膜の堆積方法を記載しており、そこでは、ハロゲン置換又はＮＣＯ置換されたシロキサンが、Ｓｉ源として用いられている。
米国公開番号第２０１３／０２２４９６号は、ＡＬＤによって半導体基材にＳｉ－Ｃ結合を有する誘電体膜を形成する方法を教示し、この方法は、（ｉ）基材の表面に前駆体を吸着させること；（ｉｉ）吸着された前駆体及び反応性ガスを表面で反応させること；及び（ｉｉｉ）ステップ（ｉ）及び（ｉｉ）を繰り返して、基材上に少なくともＳｉ－Ｃ結合を有する誘電体膜を形成させることを含む。
米国公開番号第２０１４／３０２６８８号は、パターン化基材に誘電体層を形成する方法を記載しており、この方法は、化学気相堆積チャンバ内のプラズマフリー基材処理領域において、ケイ素及び炭素を含有する前駆体と、ラジカル酸素前駆体とを組み合わせることを含むことができる。ケイ素及び炭素を含有する前駆体及びラジカル酸素前駆体は反応して、パターン化基材に流動性のケイ素－炭素－酸素層を堆積させる。
米国公開番号第２０１４／３０２６９０号は、基材に低－ｋ誘電体材料を形成する方法を記載している。方法は、励起していない前駆体を遠隔プラズマ領域へ流すことによってラジカル前駆体を製造するステップと、ラジカル前駆体を気相ケイ素前駆体と反応させて、基材に流動性膜を堆積させるステップと、を含むことができる。気相ケイ素前駆体は、少なくとも１種のケイ素及び酸素を含有する化合物と、少なくとも１種のケイ素及び炭素のリンカーとを含んでよい。流動性膜を硬化させて、低－ｋ誘電体材料を形成することができる。
米国公開番号第２０１４／０５１２６４号は、基材に初期流動性誘電体膜を堆積させる方法を記載している。この方法は、ケイ素含有前駆体を、基材を含有する堆積チャンバに導入することを含む。この方法は、堆積チャンバの外側に配置された遠隔プラズマシステムにより、ラジカル窒素又は酸素前駆体などの少なくとも１種の励起した前駆体を生成することをさらに含む。さらに、励起した前駆体は堆積チャンバに導入され、それは、反応ゾーンにおいてケイ素含有前駆体と反応し、基材に初期流動性膜が堆積する。流動性膜を、例えばスチーム環境において処理することにより、酸化ケイ素膜を形成することができる。
ＷＯ１１０４３１３９Ａ１は、ケイ素含有膜の形成のための、トリイソシアネートシラン（ＨＳｉ（ＮＣＯ）３）を含有する原材料を記載している。
ＷＯ１４１３４４７６Ａ１は、ＳｉＣＮ及びＳｉＣＯＮを含む膜の堆積方法を記載している。一定の方法は、第一及び第二の前駆体に基材表面を暴露することを含み、第一の前駆体は、式（ＸｙＨ３－ｙＳｉ）ｚＣＨ４－ｚ、（ＸｙＨ３－ｙＳｉ）（ＣＨ２）（ＳｉＸｐＨ２－ｐ）（ＣＨ２）（ＳｉＸｙＨ３－ｙ）、又は（ＸｙＨ３－ｙＳｉ）（ＣＨ２）ｎ（ＳｉＸｙＨ３－ｙ）（式中、Ｘはハロゲンであり、ｙは、１～３の値を有し、ｚは、１～３の値を有し、ｐは、０～２の値を有し、ｎは、２～５の値を有する。）を有し、第二の前駆体は、還元性アミンを含む。一定の方法は、酸素源への基材表面の曝露によりＳｉＣＯＮを含む膜を提供することをさらに含む。
「Quasi-monolayer deposition of silicon dioxide」というタイトルの参考文献（Gasser, W, Z.ら、Thin Solid Films, 1994, 250, 213）は、ＳｉＯ２膜を開示し、この膜は、新しいケイ素源ガス（すなわち、テトラ－イソ－シアネート－シラン（Ｓｉ（ＮＣＯ）４）からの層により堆積した層であった。
「Atomic-layer chemical-vapor-deposition of silicon dioxide films with an extremely low hydrogen content」というタイトルの参考文献（Yamaguchi, K.ら、Applied Surface Science, 1998, 130, 202）は、Ｓｉ（ＮＣＯ）４及びＮ（Ｃ２Ｈ５）３を用いた、非常に低いＨ含有量を有するＳｉＯ２の原子層堆積を開示する。
「Catalyzed Atomic Layer Deposition of Silicon Oxide at Ultra-low Temperature Using Alkylamine」というタイトルの参考文献（Mayangsari, T.ら）は、Ｓｉ２Ｃｌ６、Ｈ２Ｏ、及び様々なアルキルアミンを用いた、酸化ケイ素の触媒原子層堆積（ＡＬＤ）を報告した。
当分野では、酸化ケイ素、炭素ドープ酸化ケイ素、及び炭素ドープ酸窒化ケイ素などのケイ素誘電体を、プラズマを含有するオゾン又は酸素などの強い酸化剤なしの熱プロセスを用いて、半導体製造プロセスにおいて、金属表面に対して誘電体表面の上に選択的に堆積させる方法を提供する必要がある。
発明の概要
本発明は、１つの実施態様によれば、酸化ケイ素、酸窒化ケイ素、炭素ドープ酸化ケイ素、炭素ドープ酸窒化ケイ素の膜を、基材上の表面特徴に選択的に堆積させる、熱原子層堆積方法を含み、この方法は、以下を含む：
ａ）誘電体表面及び金属表面の両方を有する少なくとも１つの基材を反応器中に提供すること、
ｂ）反応器を雰囲気温度～約３５０℃の範囲の少なくとも１つの温度に加熱し、任意選択的に、反応器を１００トール以下の圧力で維持すること、
ｃ）反応器に有機チオール化合物からなる群から選択される少なくとも１種の自己組織化単層（ＳＡＭ）揮発性前駆体を導入して、誘電体表面に対するよりも金属表面に対して豊富に固定すること、
ｄ）不活性ガスを用いて、反応器から未反応の前駆体をパージすること、
ｅ）反応器に、テトライソシアナトシラン（ＴＩＣＳ）、トリイソシアナトシラン、及びトリイソシアナトメチルシランからなる群から選択されるケイ素化合物と、任意選択的に触媒と、を導入して、金属表面に対するよりも誘電体表面に対して豊富にケイ素化合物を堆積させること；
ｆ）不活性ガスを用いて、反応器から未反応のケイ素化合物をパージすること、
ｇ）酸素源と、任意選択的に触媒と、を反応器に提供して、誘電体表面にケイ素及び酸素を含有する膜を形成すること、ここで、触媒はルイス塩基を含み；及び
ｈ）反応器をパージガスでパージすること。
好ましくは、ルイス塩基は、ピリジン、ピペラジン、アンモニア、又は第一級アミンＨ２ＮＲ１、第二級アミンＨＮＲ１Ｒ２、第三級アミンＲ１ＮＲ２Ｒ３（式中、Ｒ１～３の各々は、Ｃ１～Ｃ１０アルキルから独立して選択される。）等の他の有機アミンなどである。
図面の簡単な説明
図１は、テトライソシアナトシラン、水、及び触媒としてトリメチルアミンを用いるサイクルの数に対する、ケイ素及び酸素を含有する誘電体膜の厚さを示し、これは、直線的な成長挙動を示している。 図２は、ＳＡＭあり及びなしで、テトライソシアナトシラン、水、及び触媒としてのトリメチルアミンを用いる、銅上のケイ素及び酸素を含有する誘電体膜の厚さを示し、自然酸化膜上のＳｉＯ２厚さが約１２０未満である場合、ＳＡＭがＣｕ上のＳｉＯ２成長をブロックする明確な選択性と、約１２０Å以上では、選択性が失われることを示している。
発明の詳細な説明
本開示に記載されるのは、熱原子層堆積（ＡＬＤ）、又はＡＬＤ様プロセス（限定されないが、サイクリック化学気相堆積プロセス（ＣＣＶＤ）など）において、テトライソシアナトシラン（ＴＩＣＳ）、トリイソシアナトシラン、及びトリイソシアナトメチルシランからなる群から選択されるケイ素前駆体を用いて、金属表面にではなく、金属表面に対してシリコン又は金属誘電体表面に選択的に堆積させることに関する組成物及びプロセスである。
本発明に係るケイ素化合物（１種又は複数種）とケイ素前駆体化合物を含む組成物とは、好ましくは、ハライドを実質的に含まない。本開示で用いられる「実質的に含まない」という用語は、ハロゲン化物イオン（又はハライド）、例えば、塩化物（すなわち、ＨＣｌなどの塩化物含有種、又は少なくとも１つのＳｉ－Ｃｌ結合を有するケイ素化合物）、及びフッ化物、臭化物及びヨウ化物などのハロゲン化物イオンに関する場合、イオンクロマトグラフィー（ＩＣ）又は誘導結合プラズマ質量分析（ＩＣＰ－ＭＳ）による測定で５ｐｐｍ（質量）未満、好ましくはＩＣ又はＩＣＰ－ＭＳによる測定で３ｐｐｍ未満、より好ましくはＩＣ又はＩＣＰ－ＭＳによる測定で１ｐｐｍ未満、最も好ましくはＩＣ又はＩＣＰ－ＭＳによる測定で０ｐｐｍを意味する。ケイ素化合物（１種又は複数種）は、好ましくは、Ｌｉ＋（Ｌｉ）、Ｎａ＋（Ｎａ）、Ｋ＋（Ｋ）、Ｍｇ２＋（Ｍｇ）、Ｃａ２＋（Ｃａ）、Ａｌ３＋（Ａｌ）、Ｆｅ２＋（Ｆｅ）、Ｆｅ３＋（Ｆｅ）、Ｎｉ２＋（Ｆｅ）、Ｃｒ３＋（Ｃｒ）、チタン（Ｔｉ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、又は亜鉛（Ｚｎ）などの金属又は金属イオンを実質的に含まない。本開示で用いられる「実質的に含まない」という用語は、Ｌｉ、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ａｌ、Ｆｅ、Ｎｉ、Ｃｒ、Ｔｉ、Ｖ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、又はＺｎに関する場合、ＩＣＰ－ＭＳによる測定で５ｐｐｍ（質量）以下、好ましくは３ｐｐｍ未満、より好ましくは１ｐｐｍ以下、最も好ましくは０．１ｐｐｍ以下を意味する。加えて、式Ｉを有するケイ素化合物は、ケイ素及び酸素を含有する膜を堆積させる前駆体として用いられる場合、ＧＣによる測定で、好ましくは９８質量％以上、より好ましくは９９質量％以上の純度を有する。
本発明の１つの実施態様は、イソシアナト配位子を有する少なくとも１つのケイ素化合物を用いて、１原子％未満の炭素又は／及び窒素含有量を有する酸化ケイ素膜を堆積させる方法を含む。本発明の別の実施態様は、組成物を用いて堆積させたケイ素及び酸素を含有する誘電体膜、及び本開示に記載の方法に関し、それは、非常に低いエッチング速度、好ましくは約０．２０Å／ｓ以下、又は希ＨＦ中での約０．１５Å／ｓ以下のエッチング速度を示し、一方で（以下に制限されないが、密度、誘電率、屈折率、及び元素組成などの）他の調節可能な特性の変動を示す。好ましい実施態様によれば、１つのケイ素前駆体はテトライソシアナトシラン（ＴｉＣＳ）であり、これは、触媒及び水などの酸素源の存在下で堆積する。この又は他の実施態様において、触媒は、ピリジン、ピペラジン、アンモニア、又は第一級アミンＨ２ＮＲ１、第二級アミンＨＮＲ１Ｒ２、第三級アミンＲ１ＮＲ２Ｒ３（式中、Ｒ１～３は、前述のとおりである。）等の他の有機アミンなどのルイス塩基から選択される。有機アミンの例としては、以下に制限されるものではないが、トリメチルアミン、ジメチルアミン、モノメチルアミン、トリエチルアミン、ジエチルアミン、モノエチルアミン、トリ－ｎ‐プロピルアミン、ジ－ｎ‐プロピルアミン、モノ－ｎ‐プロピルアミン、トリ－イソ－プロピルアミン、ジ－イソ－プロピルアミン、モノ－イソ－プロピルアミン、トリ－ｎ‐ブチルアミン、ジ－ｎ‐ブチルアミン、モノ－ｎ‐ブチルアミン、トリ－イソ－ブチルアミン、ジ－イソ－ブチルアミン、モノ－イソ－ブチルアミン、及びフェニルジメチルアミンが挙げられ、好ましくは、第三級アミンが挙げられる。いくつかの実施態様において、触媒は、異なるガスラインを用いて反応器に輸送され、一方で他の実施態様では、触媒は、０．００１～９９．９９質量％の範囲の触媒濃度で酸素源とあらかじめ混合され、次いで、直接液体注入（ＤＬＩ）又はバブリング又はベーパードロー（ｖａｐｏｒ ｄｒａｗ）、好ましくはＤＬＩを介して反応器に輸送される。触媒中の水などの酸素源の量は、０．００１質量％～９９．９９質量％である。
例示的な実施態様に係る記載された方法は、次のものを含む：
ａ）誘電体表面及び金属表面の両方を有する少なくとも１つの基材を反応器中に提供すること、
ｂ）反応器を雰囲気温度～約３５０℃の範囲の少なくとも１つの温度に加熱し、任意選択的に、反応器を１００トール以下の圧力で維持すること、
ｃ）反応器に有機チオール化合物からなる群から選択される少なくとも１種の自己組織化単層（ＳＡＭ）揮発性前駆体を導入して、誘電体表面に対してではなく金属表面に対して優先的に固定すること、
ｄ）不活性ガスを用いて、反応器から未反応の前駆体をパージすること、
ｅ）反応器に、テトライソシアナトシラン（ＴＩＣＳ）、トリイソシアナトシラン、及びトリイソシアナトメチルシランからなる群から選択されるケイ素化合物と、任意選択的に触媒と、を導入して、誘電体表面に対して豊富に、一方で金属表面に対してはより少なく固定すること；
ｆ）不活性ガスを用いて、反応器から未反応のケイ素化合物をパージすること、
ｇ）水蒸気を含む酸素源と、任意選択的に触媒と、を反応器に提供して、誘電体表面にケイ素及び酸素を含有する誘電体膜を形成すること、ここで、触媒はルイス塩基を含み；及び
ｈ）反応器をパージガスでパージすること。
ここで、ステップｅ（又はｃ？）～ｈは、ケイ素及び酸素を含有する誘電体膜の所望の厚さを得るために繰り返される。ケイ素及び酸素を含有する誘電体膜の厚さは、１Å～１０００Å、又は１Å～５００Å、又は１Å～３００Å、又は１Å～２００Å、又は１Å～１００Å、又は１Å～５０Åの範囲である。堆積膜を酸化剤を用いて処理して、ケイ素及び酸素を含有する誘電体膜を形成させてもよい。本発明のいくつかの実施態様において、ステップｅ～ｈを繰り返して所望厚さを得、その後、水素、水素プラズマ、エタノール、又は他の一般的な還元剤（クエン酸等）からなる群から選択される還元剤の導入によって金属表面を洗浄して、後の半導体製造プロセスのためのきれいな金属表面を提供する追加のステップｉ）が続き、その後、新しい自己組織化単層（ＳＡＭ）を固定するステップｃが続き、次いで、ステップｅ～ｈを繰り返して、もうひとつの所望の厚さのケイ素及び酸素を含有する誘電体膜を得る。いくつかの実施態様において、ステップｃは別個の反応器において実施されてよく、さらに別の実施態様において、ステップｃはＳＡＭを固定するための液相処理を介して、別個の反応器において実施されてよい。
特定の実施態様において、本発明に係る記載された方法は、酸化ケイ素及び炭素ドープ酸化ケイ素を堆積させるための熱原子層堆積方法であり、この方法は以下を含む：
ａ）誘電体表面及び金属表面の両方を有する少なくとも１つの基材を反応器中に提供すること、
ｂ）反応器を雰囲気温度～約３５０℃の範囲の少なくとも１つの温度に加熱し、任意選択的に、反応器を１００トール以下の圧力で維持すること、
ｃ）反応器に有機チオール化合物からなる群から選択される少なくとも１種の自己組織化単層（ＳＡＭ）揮発性前駆体を導入して、誘電体表面にではなく金属表面に対して優先的に固定すること、
ｄ）不活性ガスを用いて、反応器から未反応の前駆体をパージすること、
ｅ）反応器に、テトライソシアナトシラン（ＴＩＣＳ）、トリイソシアナトシラン、及びトリイソシアナトメチルシランからなる群から選択されるケイ素化合物と、任意選択的に触媒と、を導入して、誘電体表面に対して豊富に、一方で金属表面に対してはより少なく固定すること；
ｆ）不活性ガスを用いて、反応器から未反応のケイ素化合物をパージすること、
ｇ）水蒸気を含む酸素源と、任意選択的に触媒と、を反応器に提供して、誘電体表面にケイ素及び酸素を含有する誘電体膜を形成すること、ここで、触媒はルイス塩基を含み；及び
ｈ）反応器をパージガスでパージすること。
ここで、ステップｃ（又はｅ？）～ｈは、所望の厚さを得るために繰り返される。ケイ素及び酸素を含有する誘電体膜の厚さは、１Å～１０００Å、又は１Å～５００Å、又は１Å～３００Å、又は１Å～２００Å、又は１Å～１００Å、又は１Å～５０Åの範囲である。堆積膜を酸化剤を用いて処理して、ケイ素及び酸素を含有する膜を形成させてもよい。本発明のいくつかの実施態様において、ステップｅ～ｈを繰り返して所望厚さを得、その後、水素、水素プラズマ、エタノール、又は他の一般的な還元剤からなる群から選択される還元剤の導入によって金属表面を洗浄して、後の半導体製造プロセスのためのきれいな金属表面を提供する追加のステップｉ）が続き、その後、新しい自己組織化単層（ＳＡＭ）を固定するステップｃが続き、次いで、ステップｅ～ｈを繰り返して、もうひとつの所望の厚さのケイ素及び酸素を含有する誘電体膜を得る。いくつかの実施態様において、ステップｃは別個の反応器において実施されてよく、さらに別の実施態様において、ステップｃはＳＡＭを固定するための液相処理を介して、別個の反応器において実施されてよい。
金属表面はコバルト、アルミニウム、銅、タンタル、ルテニウム、モリブデン、タングステン、又はこれらの組み合わせから選択することができ、一方で、誘電体層は、酸化ケイ素、炭素ドープ酸化ケイ素、酸窒化ケイ素、炭素ドープ酸窒化物、窒化ケイ素、及び金属酸化物（酸化ジルコニウム、酸化ハフニウム、ケイ素ドープ酸化ジルコニウム、ケイ素ドープ酸化ハフニウムなど）、又は他の高ｋ材料から選択することができる。
揮発性有機チオール化合物は、ＳＡＭ層が最大で２５０℃程度まで、最大で１５０℃程度まで、又は最大で１２５℃程度まで安定であることを保証するように選択され、この温度はケイ素及び酸素を含有する誘電体膜の成長に適しており、揮発性有機チオール化合物は、ＲＳＨ、Ｒ－Ｓ－Ｓ－Ｒ、及びＨＳ－Ｒ１－ＳＨ（式中、Ｒ及びＲ１は、Ｃ１～Ｃ２０線形アルキル基、分岐状Ｃ３～Ｃ２０アルキル基、、Ｃ３～Ｃ２０環式アルキル基、Ｃ３～Ｃ２０複素環基、Ｃ３～Ｃ２０アルケニル基、Ｃ３～Ｃ２０アルキニル基、Ｃ１～Ｃ２０線形フルオロアルキル基、及びＣ４～Ｃ２０アリール基から独立して選択される。）から選択される少なくとも１つのＳＨ基を有する。有機チオールの例としては、以下に制限されるものではないが、メタンチオール、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、オクタンチオール、ノナンチオール、デカンチオール、ウンデカンチオール、１－ドデカンチオール、１－ドデカンチオール、１－ノナンチオール、１－デカンチオール、１－オクタンチオール、１－ヘプタンチオール、１－ヘキサンチオール、１－ペンタンチオール、パーフルオロデカンチオール、ジ－ｔｅｒｔ－ブチルジスルフィド、ジ－ヘプタンジスルフィド、２－プロペン－１－チオール、テトラヒドロ－２Ｈ－ピラン－４－チオール、４－メチル－６－トリフルオロメチル－ピリミジン－２－チオール、パラ－キシレン－α－チオール、４－トリフルオロメチルベンジルメルカプタン、４－（トリフルオロメトキシ）ベンジルメルカプタン、４－フルオロベンジルメルカプタン、３，５－ビス（トリフルオロメチル）ベンゼンチオール、２－（トリフルオロメチル）ベンゼンチオール、４－トリフルオロメチル－２，３，５，６－テトラフルオロチオフェノール、３，５－ジフルオロベンジルメルカプタン、４－トリフルオロメチル－２，３，５，６－テトラフルオロチオフェノール、及びチオフェノールが挙げられる。いくつかの実施態様において、揮発性有機チオールは、気相を介してチャンバへ導入され、表面にＳＡＭを固定する。他の実施態様において、揮発性有機チオールは、溶媒あり又はなしの溶液相を介してチャンバへ導入され、表面にＳＡＭを固定する。
本開示に記載された方法のさらなる実施態様において、本発明から堆積した、膜又は堆積したままのケイ素及び酸素を含有する誘電体膜は、処理ステップ（堆積後）に供することができる。処理ステップは、堆積ステップの少なくとも一部中、堆積ステップの後、及びこれらの組み合わせで行うことができる。例示的な処理ステップとしては、制限されるものではないが、１００～８００℃の温度での酸化剤／酸素源による処理；高温熱アニールによる処理；プラズマ処理；紫外（ＵＶ）光処理；レーザー；電子ビーム処理、及び膜の１つ又はそれより多くの特性に影響を与えるこれらの組み合わせが挙げられる。酸化剤／酸素源は、過酸化水素、オゾン、水蒸気、水蒸気プラズマ、酸素プラズマ、一酸化二窒素プラズマ、二酸化炭素プラズマ、又はこれらの組み合わせから選択することができる。プラズマは、好ましくは遠隔プラズマである。
別の実施態様において、１種又はそれより多くのケイ素前駆体化合物を含む、ケイ素及び酸素を含有する膜を堆積させるためのベッセル又はコンテナが、本開示に記載される。１つの特定の実施態様において、ベッセルは、少なくとも１つの加圧可能な（好ましくは、開示が参照によって本明細書に組み込まれる米国特許ＵＳ７３３４５９５；ＵＳ６０７７３５６；ＵＳ５０６９２４４；及びＵＳ５４６５７６６において開示されるような設計を有するステンレス鋼の）ベッセルを含む。コンテナは、ＣＶＤ又はＡＬＤプロセスのための反応器への１種又はそれより多くの前駆体の輸送を可能にする適切なバルブ及び付属品が取り付けられた、ガラス（ホウケイ酸塩又は石英ガラス）又はタイプ３１６、３１６Ｌ、３０４若しくは３０４Ｌステンレス鋼合金（ＵＮＳ名称Ｓ３１６００、Ｓ３１６０３、Ｓ３０４００ Ｓ３０４０３）を含むことができる。この又は他の実施態様において、ケイ素前駆体は、ステンレス鋼で構成された加圧可能なベッセルにおいて提供され、前駆体の純度は、９８質量％以上、又は９９．５％以上であり、これは、ほとんどの半導体用途に適している。ベッセル又はコンテナのヘッドスペースは、ヘリウム、アルゴン、窒素、及びこれらの組み合わせから選択される不活性ガスで充填される。
ケイ素誘電体堆積プロセスが、金属上にほとんど又は全く堆積させずに、誘電体表面で所望厚さを達成した後、表面は、堆積したままの誘電体膜の品質を改善するため、及び／又はきれいな金属表面を提供するために処理することができる。これらの後処理としては、以下に制限されるものではないが、熱処理；ヘリウム、アルゴンなどのプラズマ処理；放射線（紫外光など）への曝露；及び反応性還元ガス及び蒸気への曝露が挙げられる。
基材は、当業者に既知の任意の基材であってよい。１つ又はそれより多くの実施態様において、基材は、１種又はそれより多くの半導体材料、例えば、シリコン（Ｓｉ）、酸化ケイ素（ＳｉＯ２）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、二硫化モリブデン（ＭｏＳ２）、モリブデンジセレニド（ＭｏＳｅ２）、二硫化タングステン（ＷＳ２）、タングステンジセレニド（ＷＳｅ２）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、白金（Ｐｔ）又はイリジウム（Ｉｒ）を含む。いくつかの実施態様において、基材は、スペーサー、金属ゲート、コンタクトなどを含むことができる。したがって、１つ又はそれより多くの実施態様において、基材は、以下に限定されないが、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、リン（Ｐ）、ゲルマニウム（Ｇｅ）、ケイ素（Ｓｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、炭窒化ケイ素（ＳｉＣＮ）、シリコンオキシカーバイド（ＳｉＯＣ）、窒化ケイ素（ＳｉＮ）、炭化タングステン（ＷＣ）、タングステン酸化物（ＷＯｘ）、ケイ素酸炭窒化物（ＳｉＯＮＣ）、又は当業者に既知の任意の半導体基材材料などの半導体材料を含むことができる。
本開示で用いられる「基材」は、あらゆる基材、又は基材上に形成された材料表面であって、その上で膜処理が製造プロセス中に実施される材料表面を指す。例えば、処理を実施することができる基材表面としては、用途に応じて、シリコン、酸化ケイ素、歪みシリコン、絶縁体上のシリコン（ＳＯＩ）、炭素ドープ酸化ケイ素、アモルファスシリコン、ドープシリコン、ゲルマニウム、ガリウムひ素、ガラス、サファイア、及びあらゆる他の材料、たとえば金属、金属窒化物、金属アロイ、及び他の伝導性材料などの材料が挙げられる。基材としては、制限されるものではないが、半導体ウェハが挙げられる。基材は、基材表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール及び／又はベーキングするための前処理プロセスにさらされてよい。基材自体の表面に直接膜処理をすることに加えて、本開示では、開示される膜処理ステップのうちのいずれも、より詳細に以下に開示されるように、基材に形成されたアンダー層上で実施されてもよく、「基材表面」という用語は、文脈が示すように、そのようなアンダー層を含むことが意図される。したがって、例えば、膜／層又は部分的な膜／層が基材表面上に堆積した場合、新しく堆積した膜／層の露出表面が基材表面になる。
本発明は、以下の例を参照してより詳細に示されるが、これに制限されないと考えられることが理解されるはずである。
例１ テトライソシアナトシラン、水、及びトリメチルアミンを用いた酸化ケイ素の熱ＡＬＤ。以下の熱ＡＬＤプロセス条件が、１５０℃の基材温度で実施された：図１に示されるように、酸化ケイ素の直線的な成長挙動が得られた。これは、プロセスが典型的なＡＬＤであることを示す。
・４５～６５℃に調節されたＴＩＣＳ源温度、パルス時間は、各々２秒で固定
・Ｈ２Ｏ及びトリメチルアミンのパルス時間、各々０．０１５秒（１．５％Ｈ２Ｏと見積もられる）
・ＴＩＣＳ ６０秒トラップ－１５秒パージ－（Ｈ２Ｏ＋トリメチルアミン）６０秒共トラップ－１５秒パージ
・Ｈ２Ｏ及びトリメチルアミン共トラップ中のピーク圧、最大６００Ｔｏｒｒ
例２ ＳＡＭを用いた酸化ケイ素の領域選択的堆積。
以下の熱ＡＬＤプロセス条件が実施された：
・ＳＡＭ前駆体：１－ドデカンチオール
・未処理対クエン酸洗浄した自然酸化膜及びＣｕ基材
・自然酸化膜上の目標ＳｉＯ２厚さ：別段の記載がない限り１０ｎｍ
・Ｃｕ上のＳｉＯ２厚さを測定することが困難であるため、選択性は、Ｃｕ／ＳＡＭ上のＸＰＳ Ｓｉ原子％で表される。
・目的は、Ｃｕ／ＳＡＭ１基材上のＸＰＳ Ｓｉを最小限にすることである。
・選択性に影響する可能性がある主な要因
ＳＡＭグラフト条件：１２５℃トラップなし対１５０℃トラップ、各々１０分間グラフト
ＳｉＯ２堆積温度：６０～１５０℃
ＳｉＯ２トラップ時間は、成長速度、ＳＡＭ層中への前駆体及び共反応物拡散に影響し、
ＳｉＯ２パージ時間は、ＴＩＣＳ及び／又はＨ２Ｏ／トリメチルアミン共反応物の物理的な脱離に影響する
種々のパージ時間での３０秒対１５秒トラップ時間
２０ｓｃｃｍのＮ２流、ベース圧約０．３５Ｔｏｒｒ
図２に示されるように、明らかな選択性があり、自然酸化膜上のＳｉＯ２厚さが１２０Å未満である場合、ＳＡＭはＣｕ上でのＳｉＯ２成長をブロックする。

Claims (10)

  1. ケイ素及び酸素を含有する膜を、基材上の表面特徴に選択的に堆積させる、熱原子層堆積方法であって、
    ａ）誘電体表面及び金属表面の両方を有する少なくとも１つの基材を反応器中に提供すること、
    ｂ）前記反応器を雰囲気温度～約３５０℃の範囲の少なくとも１つの温度に加熱し、任意選択的に、前記反応器を１００トール以下の圧力で維持すること、
    ｃ）前記反応器に有機チオール化合物からなる群から選択される少なくとも１種の自己組織化単層（ＳＡＭ）揮発性前駆体を導入して、前記誘電体表面に対するよりも前記金属表面に対して豊富に固定すること、
    ｄ）不活性ガスを用いて、前記反応器をパージすること、
    ｅ）前記反応器に、テトライソシアナトシラン（ＴＩＣＳ）、トリイソシアナトシラン、及びトリイソシアナトメチルシランからなる群から選択されるケイ素化合物と、任意選択的に触媒と、を導入して、前記金属表面に対するよりも前記誘電体表面に対して豊富にケイ素化合物を固定すること；
    ｆ）不活性ガスを用いて、前記反応器をパージすること、
    ｇ）酸素源と、任意選択的に触媒と、を前記反応器に提供して、前記誘電体表面にケイ素及び酸素を含有する誘電体膜を形成すること、ここで、前記触媒はルイス塩基を含み；及び
    ｈ）不活性ガスを用いて、前記反応器をパージすること
    を含む、方法。
  2. 前記誘電体表面が、酸化ケイ素、炭素ドープ酸化ケイ素、酸窒化ケイ素、炭素ドープ酸窒化物、窒化ケイ素、及び金属酸化物からなる群から選択される、請求項１に記載の方法。
  3. 前記金属表面が、コバルト、アルミニウム、銅、タンタル、ルテニウム、マンガン、モリブデン、タングステン、及びこれらの組み合わせからなる群から選択される少なくとも１種の金属を含む、請求項１に記載の方法。
  4. 前記有機チオール化合物が、メタンチオール、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、オクタンチオール、ノナンチオール、デカンチオール、ウンデカンチオール、１－ドデカンチオール、１－ドデカンチオール、１－ノナンチオール、１－デカンチオール、１－オクタンチオール、１－ヘプタンチオール、１－ヘキサンチオール、１－ペンタンチオール、パーフルオロデカンチオール、ジ－ｔｅｒｔ－ブチルジスルフィド、ジ－ヘプタンジスルフィド、２－プロペン－１－チオール、テトラヒドロ－２Ｈ－ピラン－４－チオール、４－メチル－６－トリフルオロメチル－ピリミジン－２－チオール、パラ－キシレン－α－チオール、４－トリフルオロメチルベンジルメルカプタン、４－（トリフルオロメトキシ）ベンジルメルカプタン、４－フルオロベンジルメルカプタン、３，５－ビス（トリフルオロメチル）ベンゼンチオール、２－（トリフルオロメチル）ベンゼンチオール、４－トリフルオロメチル－２，３，５，６－テトラフルオロチオフェノール、３，５－ジフルオロベンジルメルカプタン、４－トリフルオロメチル－２，３，５，６－テトラフルオロチオフェノール、及びチオフェノールからなる群から選択される、請求項１に記載の方法。
  5. 前記酸素源が水を含む、請求項１に記載の方法。
  6. 前記触媒が、ステップｇ）において前記反応器に提供される、請求項１に記載の方法。
  7. 前記触媒が、トリメチルアミン、トリエチルアミン、トリ－ｎ‐プロピルアミン、トリ－イソ－プロピルアミン、トリ－ｎ‐ブチルアミン、フェニルジメチルアミン、トリ－イソ－ブチルアミン、ピリジン、及びピペラジンからなる群から選択される、請求項６に記載の方法。
  8. 前記酸素源及び前記触媒が、ステップｇ）において前記反応器に提供される前に混合される、請求項６に記載の方法。
  9. 前記ケイ素及び酸素を含有する膜が、酸化ケイ素膜、酸窒化ケイ素膜、炭素ドープ酸化ケイ素膜、及び炭素ドープ酸窒化ケイ素膜からなる群から選択される、請求項１に記載の方法。
  10. 前記金属酸化物が、酸化ジルコニウム、酸化ハフニウム、ケイ素ドープ酸化ジルコニウム、及びケイ素ドープ酸化ハフニウムからなる群から選択される、請求項２に記載の方法。
JP2023528699A 2020-11-16 2021-11-15 ケイ素及び酸素を含有する誘電体膜の誘電体への選択的堆積 Pending JP2023550351A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063114165P 2020-11-16 2020-11-16
US63/114,165 2020-11-16
PCT/US2021/059412 WO2022104226A1 (en) 2020-11-16 2021-11-15 Selective deposition of silicon and oxygen containing dielectric film on dielectrics

Publications (1)

Publication Number Publication Date
JP2023550351A true JP2023550351A (ja) 2023-12-01

Family

ID=81601757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023528699A Pending JP2023550351A (ja) 2020-11-16 2021-11-15 ケイ素及び酸素を含有する誘電体膜の誘電体への選択的堆積

Country Status (7)

Country Link
US (1) US20230416911A1 (ja)
EP (1) EP4225964A1 (ja)
JP (1) JP2023550351A (ja)
KR (1) KR20230106177A (ja)
CN (1) CN116583623A (ja)
TW (1) TWI781824B (ja)
WO (1) WO2022104226A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7085561B2 (ja) * 2017-03-17 2022-06-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有表面への選択的堆積
US10900120B2 (en) * 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
US10662526B2 (en) * 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
US11965238B2 (en) * 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces

Also Published As

Publication number Publication date
TW202233874A (zh) 2022-09-01
CN116583623A (zh) 2023-08-11
TWI781824B (zh) 2022-10-21
US20230416911A1 (en) 2023-12-28
WO2022104226A1 (en) 2022-05-19
EP4225964A1 (en) 2023-08-16
KR20230106177A (ko) 2023-07-12

Similar Documents

Publication Publication Date Title
JP7159285B2 (ja) 金属表面上にブロッキング層を堆積させるための方法
TWI637075B (zh) 用於碳摻雜的含矽膜的組合物及其方法
JP7553454B2 (ja) 炭素ドープされた酸化ケイ素の堆積
CN110872700B (zh) 制备具有高碳含量的含硅膜的方法
EP1939323B1 (en) Cyclic chemical vapor deposition of metal-silicon containing films
TW202122617A (zh) 成膜方法
KR102708088B1 (ko) 실리콘 및 질소 함유 막의 제조 방법
US20220064784A1 (en) Methods of selective deposition
TWI781824B (zh) 於介電質上選擇性沉積含矽及氧介電膜
US20220259734A1 (en) Reducing Agents for Atomic Layer Deposition
TWI792947B (zh) 熱沉積含矽膜的組合物及方法
TWI797858B (zh) 選擇性熱原子層沉積
KR102536289B1 (ko) 금속 표면 상의 헤테로사이클릭 패시베이션 막의 선택적 증착
TW202348590A (zh) 用於碳摻雜的含矽膜的組合物及使用其的方法