JP2023547370A - 多層ｐｅｃｖｄ ｔｅｏｓ酸化物膜における欠陥の低減方法 - Google Patents

Abstract

例示的な堆積方法は、半導体処理チャンバの処理領域内で、半導体基板を第１の電圧で静電チャックすることを含みうる。方法は、堆積処理の実行を含みうる。堆積処理は、半導体処理チャンバの処理領域内にプラズマを形成することを含みうる。方法は、半導体処理チャンバ内のプラズマの形成を停止させることを含みうる。方法は、停止と同時に、静電チャッキングの第１の電圧を第２の電圧に上昇させることを含みうる。方法は、半導体処理チャンバの処理領域をパージすることを含みる。【選択図】図２

Description

関連出願の相互参照
［０００１］ 本願は、２０２０年１０月２０日に出願された、「ＭＥＴＨＯＤ ＯＦ ＲＥＤＵＣＩＮＧ ＤＥＦＥＣＴＳ ＩＮ Ａ ＭＵＬＴＩ－ＬＡＹＥＲ ＰＥＣＶＤ ＴＥＯＳ ＯＸＩＤＥ ＦＩＬＭ」と題された米国特許出願第１７／０７４，９６１号の利益及び優先権を主張し、その全体は参照によりここに組み込まれるものとする。

技術分野
［０００２］ 本技術は，半導体処理及びチャンバ部品に関する。より具体的には、本技術は、改善された構成要素及び堆積方法に関する。

［０００３］ 集積回路は、基板表面上に複雑にパターニングされた材料層を形成する処理によって可能になる。基板上にパターニングされた材料を作るには、露出した材料の形成及び除去を行う制御された方法が必要である。デバイスの小型化が進むにつれ、粒子の汚染はますます大きな問題となりうる。堆積時にチャンバ部品に材料が付着し、堆積後に基板に落下することがあり、デバイスの品質に影響を及ぼす可能性がある。
［０００４］ したがって、高品質デバイス及び構造体の製造に使用することができる、改善されたシステム及び方法が必要とされている。本技術は、これらの必要性及びその他の必要性に対処する。

［０００５］ 例示的な堆積方法は、半導体処理チャンバの処理領域内で、半導体基板を第１の電圧で静電チャックすることを含みうる。方法は、堆積処理を行うことを含みうる。堆積処理は、半導体処理チャンバの処理領域内にプラズマを形成することを含みうる。方法は、半導体処理チャンバ内のプラズマの形成を停止させることを含みうる。方法は、停止と同時に、静電チャックの第１の電圧を第２の電圧に上昇させることを含みうる。方法は、半導体処理チャンバの処理領域をパージすることを含みうる。

［０００６］ いくつかの実施形態では、第１の電圧は、＋２００Ｖ以下であってもよい。第２の電圧は、＋５００Ｖ以上であってもよい。半導体基板は、基板支持体に静電チャックされていてもよい。半導体処理チャンバは、シャワーヘッドを含んでもよく、堆積処理は、半導体基板がシャワーヘッドから第１の距離に配置された状態で行われてもよい。シャワーヘッドは、堆積処理の間、第１の温度に維持されうる。方法は、第１の電圧が第２の電圧まで上昇したときに、半導体基板をシャワーヘッドから第２の距離に再位置決めすることをさらに含みうる。第２の距離は、第１の距離よりも大きくてもよい。第２の距離は、第１の距離よりも２５％以上大きくてもよい。堆積処理は、テトラエチルオルトシリケートを用いて酸化ケイ素を堆積することを含みうる。

［０００７］ 本技術のいくつかの実施形態は、堆積法を包含しうる。方法は、半導体処理チャンバの処理領域内に酸素含有前駆体のプラズマを形成することを含みうる。処理領域は、基板支持体上の半導体基板を収納してもよい。処理領域は、半導体処理チャンバ内でプラズマ発生電極として動作するシャワーヘッドを含むことができる。方法は、酸素含有前駆体のプラズマを維持しながら、シリコン含有前駆体を第１の流量で半導体処理チャンバの処理領域に流すことを含みうる。方法は、シリコン含有前駆体の第１の流量を、第１の流量よりも大きい第２の流量まで、ある期間にわたってランプ変化（ｒａｍｐｉｎｇ）させることを含みうる。方法は、シリコン含有前駆体の第２の流量で堆積を行うことを含みうる。

［０００８］ いくつかの実施形態では、シリコン含有前駆体は、テトラエチルオルトシリケートを含みうる。その期間は、約１０秒以下となりうる。第１の流量のランプ変化は、シリコン含有前駆体の流量が毎秒約２グラムから毎秒約５グラムまで、一定の増加で起こりうる。堆積は、約５００℃以下の温度で行われうる。シャワーヘッドは、堆積の間、約２５０℃以下の温度に維持されてもよい。酸素含有前駆体のプラズマを形成している間、半導体処理チャンバの処理領域は、シリコン含有前駆体が存在しない状態に維持されうる。半導体基板はシリコンを含んでもよく、酸素含有前駆体のプラズマを形成することで、半導体基板のシリコンの酸素ラジカル化した表面終端を生成することができる。

［０００９］ 本技術のいくつかの実施形態は、堆積方法を包含しうる。方法は、半導体処理チャンバの処理領域内で、半導体基板を第１の正電圧で静電チャックすることを含みうる。方法は、前処理工程の実施を含みうる。前処理工程は、酸素を含む前駆体のプラズマを形成することを含みうる。方法は、堆積処理の実施を含みうる。堆積処理は、半導体処理チャンバの処理領域内にプラズマを形成することを含みうる。方法は、半導体処理チャンバ内のプラズマの形成を停止させることを含みうる。方法は、停止と同時に、静電チャックの第１の正電圧を第２の正電圧に上昇させることを含みうる。方法は、半導体処理チャンバの処理領域をパージすることも含みうる。

［００１０］ いくつかの実施形態では、第１の正電圧は、＋９００Ｖ以下であってもよい。第２の正電圧は、＋５００Ｖ以下であってもよい。半導体基板は、シリコンであってもよく、シリコンを含んでいてもよい。前処理工程により、半導体基板のシリコンの酸素ラジカルによる表面終端が生成されてもよい。堆積処理は、半導体基板を覆う酸化ケイ素膜を生成することができる。酸化ケイ素膜は、２．５μｍ程度の厚さを有していてもよい。

［００１１］ このような技術は、従来のシステム及び技法よりも多数の利点をもたらしうる。例えば、システムは、パージ中に粒子をはじくことによって、堆積処理に続く落下粒子の堆積を制限又は最小化することができる。さらに、本技術の実施形態の工程は、基板上の材料の改善された界面密度を生じさせ、その後のエッチング中の埋め込み欠陥（ｅｍｂｅｄｄｅｄ ｄｅｆｅｃｔｓ）及びアンダーカット（ｕｎｄｅｒｃｕｔ）の形成を低減することができる。これらの実施形態及びその他の実施形態は、その多くの利点及び特徴と共に、以下の記述及び添付の図面と共に詳細に説明される。

［００１２］ 開示された技術の性質及び利点は、本明細書の残りの部分と図面を参照することによってさらに理解を深めることができる。

本技術のいくつかの実施形態による、例示的な処理チャンバの概略断面図を示す。 本技術のいくつかの実施形態による、堆積方法における例示的な工程を示す。 本技術のいくつかの実施形態による、堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による、堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による、堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による、堆積方法における例示的な工程を示す図。

［００１７］ いくつかの図面は、概略図として含まれている。図面は例示を目的としており、縮尺どおりであると明記されていない限り、縮尺どおりであるとみなしてはならないことを理解されたい。加えて、概略図として、図面は、理解を助けるために提供されており、現実的な描写に比べてすべての態様又は情報を含まない場合があり、例示を目的として誇張された素材を含むことがある。

［００１８］ 添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有しうる。さらに、同じ種類の様々な構成要素は、類似の構成要素間を区別する文字により、参照符号に従って区別することができる。本明細書において第１の参照符号のみが使用される場合、その記載は、文字に関わりなく、同じ第１の参照符号を有する類似の構成要素のうちのいずれにも適用可能である。

［００１９］ 酸化ケイ素又は他のケイ素含有材料などの材料の堆積の間、プラズマ強化堆積は、シャワーヘッド又はガス分配器、及び基板支持体の間に局所プラズマを生成することができる。プラズマ中で前駆体が活性化されると、堆積材料が形成され、基板上に堆積することがある。この堆積が行われている間、流体の流れが理想的でないチャンバ内のデッドゾーンなど、処理チャンバ内で追加の堆積が行われることもある。加えて、プラズマ生成の処理により、基板上にシース層が生成され、特定の粒子が循環してトラップされる可能性がある。プラズマをオフにすると、チャンバ部品に付着していた材料が剥離して基板に落下すること、また、それまでプラズマに閉じ込められていた粒子も基板に落下することがある。これらの付加的な微粒子は、堆積膜に欠陥を生じさせ、デバイスの品質を低下させるなどの影響を及ぼす可能性がある。

［００２０］ 従来の技術では、このような残留粒子効果を一定量受け入れることが多かった。しかしながら、本技術では、処理順序を調整し、改良型チャンバ部品を利用することで、これらの不具合をある程度防ぐことができる。例えば、本技術では、正の静電界に通電して、正味の正電荷を帯びた欠陥粒子を基板から反発させ、チャンバから引き抜くことを可能にする。

［００２１］ 加えて、テトラエチルオルソシリケートなどの特定のシリコン前駆体を用いて処理すると、酸化ケイ素膜などの低密度膜が生成される場合がある。間隙充填や低品質形成など一部の処理は改善されうるが、膜と下地基板の界面領域は多孔質で膜被覆が弱いという特徴がありうる。乾式エッチングや湿式エッチングなどの後続のエッチング処理では、下地基板に到達した時点で、エッチャントは堆積された膜と基板との界面領域に沿って、堆積された膜をアンダーカットし、後続の研磨又は処理の工程中に、さらに剥離や膜劣化を引き起こす可能性がある。

［００２２］ 従来の技法は、しばしば堆積の代替前駆体を利用したり、より高温の堆積を行うことでこの問題に対処してきたが、これは膜密度を高めることがある。本技術は、基板表面を下地処理し、より高品質な界面を形成することで、これらの制約を克服することができる。これにより、後続のエッチング時のアンダーカットを抑制又は防止しつつ、中間処理工程中に有用な低密度の膜を形成することが可能になりうる。加えて、界面膜の品質を向上させることにより、堆積をより低温で行うことができ、従来の処理よりも堆積速度を向上させることができる。プラズマ処理が実行されうる本技術の実施形態によるチャンバの一般的な態様を説明した後、具体的な方法及び構成要素の設定について説明されうる。説明した技法は、いくつかの膜形成処理を改善するために使用することができ、様々な処理チャンバ及び工程に適用することができるため、本技術は説明した特定の膜及び処理に限定することを意図していないことを理解されたい。

［００２３］ 図１は、本技術のいくつかの実施形態による例示的な処理チャンバ１００の断面図である。本図は、本技術の１つ又は複数の態様を組み込んだシステム、及び／又は本技術の実施形態による１つ又は複数の工程を実行しうるシステムの概要を示しうる。チャンバ１００又は実行される方法の追加の詳細については、以下でさらに説明される。チャンバ１００は、本技術のいくつかの実施形態に従って膜層を形成するために利用されうるが、方法は、膜形成が起こりうる任意のチャンバにおいて同様に実行されうることを理解されたい。処理チャンバ１００は、チャンバ本体１０２と、チャンバ本体１０２の内部に配置された基板支持体１０４と、チャンバ本体１０２に連結され、処理空間１２０内の基板支持体１０４を囲むリッドアセンブリ１０６とを含みうる。基板１０３は、スリットバルブ又はドアを用いて、従来は処理のために封止されうる開口部１２６を介して処理空間１２０に提供されてもよい。基板１０３は、処理中に基板支持体の表面１０５に静置されうる。基板支持体１０４は、矢印１４５で示すように、基板支持体１０４のシャフト１４４が位置する軸１４７に沿って、回転可能であってもよい。代替的に、基板支持体１０４は、堆積処理中に必要に応じて回転するように持ち上げられてもよい。

［００２４］ プラズマプロファイル調整器（ｐｌａｓｍａ ｐｒｏｆｉｌｅ ｍｏｄｕｌａｔｏｒ）１１１は、基板支持体１０４上に配置された基板１０３にわたるプラズマ分布を制御するため、処理チャンバ１００に配置されてもよい。プラズマプロファイル調整器１１１は、チャンバ本体１０２に隣接して配置され、チャンバ本体１０２をリッドアセンブリ１０６の他の構成要素から分離することができる第１の電極１０８を含みうる。第１の電極１０８は、リッドアセンブリ１０６の一部であってよく、別個の側壁電極であってもよい。第１の電極１０８は、環状又はリング状の部材であってよく、リング電極とすることができる。第１の電極１０８は、処理空間１２０を取り囲んでいる処理チャンバ１００の周縁に沿った連続ループであってよく、又は、所望に応じて選択された場所において不連続であってもよい。また、第１の電極１０８は、例えば、穿孔リング又はメッシュ電極などの有孔電極であってよく、例えば、２次ガス分配器などのプレート電極であってもよい。

［００２５］ セラミック又は金属酸化物などの誘電体材料、例えば酸化アルミニウム及び／又は窒化アルミニウムでありうる１つ又は複数のアイソレータ１１０ａ、１１０ｂは、ガス分配器１１２及びチャンバ本体１０２に対して、第１の電極１０８を電気的及び熱的に、接触及び分離させうる。ガス分配器１１２は、処理前駆体を処理空間１２０へ分配するための開孔１１８を画定しうる。ガス分配器１１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、又は処理チャンバと連結されうる任意の他の電源など、第１の電力源１４２と連結されうる。いくつかの実施形態では、第１の電力源１４２は、ＲＦ電源であってよい。

［００２６］ ガス分配器１１２は、導電性ガス分配器又は非導電性ガス分配器であってよい。また、ガス分配器１１２は、導電性及び非導電性の構成要素で形成されてもよい。例えば、ガス分配器１１２の本体は導電性であるが、一方、ガス分配器１１２のフェイスプレートは非導電性であってもよい。ガス分配器１１２は、図１に示されるような第１の電力源１４２などによって電力供給されてもよく、又はガス分配器１１２は、いくつかの実施形態では、接地されてもよい。

［００２７］ 第１の電極１０８は、処理チャンバ１００の接地経路を制御しうる第１の同調回路１２８と連結されうる。第１の同調回路１２８は、第１の電子センサ１３０と、第１の電子コントローラ１３４とを含みうる。第１の電子コントローラ１３４は、可変キャパシタ又は他の回路素子であってよく、又はそれらを含んでもよい。第１の同調回路１２８は、１つ又は複数のインダクタ１３２であってよく、又はそれらを含んでもよい。第１の同調回路１２８は、処理中に処理空間１２０内に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路であってもよい。図示されるようないくつかの実施形態では、第１の同調回路１２８は、接地と第１の電子センサ１３０との間に並列に連結される第１の回路脚部（ｃｉｒｃｕｉｔ ｌｅｇ）及び第２の回路脚部を含みうる。第１の回路脚部は、第１のインダクタ１３２Ａを含みうる。第２の回路脚部は、第１の電子制御装置１３４と直列に連結された第２のインダクタ１３２Ｂを含みうる。第２のインダクタ１３２Ｂは、第１の電子コントローラ１３４と、第１及び第２の回路脚部の両方を第１の電子センサ１３０に接続するノードとの間に配置されうる。第１の電子センサ１３０は、電圧又は電流センサであってもよく、第１の電子コントローラ１３４と連結されてもよく、処理空間１２０内のプラズマ状態の閉ループをある程度制御することができる。

［００２８］ 第２の電極１２２は、基板支持体１０４と連結されることがある。第２の電極１２２は、基板支持体１０４内に埋め込まれてよく、基板支持体１０４の表面と連結されてもよい。第２の電極１２２は、プレート、穿孔プレート、メッシュ、ワイヤスクリーン、又は導電性素子の任意の他の分散配置であってもよい。第２の電極１２２は、同調電極であってよく、基板支持体１０４のシャフト１４４内に配置される、例えば５０オームの選択された抵抗を有するケーブルなどの導管１４６によって、第２の同調回路１３６と連結されることがある。第２の同調回路１３６は、第２の電子センサ１３８、第２の可変キャパシタでありうる第２の電子コントローラ１４０を有してもよい。第２の電子センサ１３８は、電圧センサ又は電流センサであってよく、かつ、処理空間１２０内のプラズマ条件に対してさらなる制御を行うために、第２の電子コントローラ１４０に連結されることがある。

［００２９］ バイアス電極及び／又は静電チャック電極であってもよい第３の電極１２４は、基板支持体１０４に連結されることがある。第３の電極は、インピーダンス整合回路であってもよいフィルタ１４８を介して、第２の電力源１５０と連結されることがある。第２の電力源１５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源又はバイアス電力、或いは、これら又は他の電源の組み合わせであってもよい。いくつかの実施形態では、第２の電力源１５０は、ＲＦバイアス電力であってもよい。

［００３０］ 図１のリッドアセンブリ１０６及び基板支持体１０４は、プラズマ処理又は熱処理向けの任意の処理チャンバと共に使用されうる。動作中、処理チャンバ１００は、処理空間１２０内のプラズマ状態をリアルタイムで制御することができる。基板１０３は、基板支持体１０４上に配置されてもよく、処理ガスは、任意の所望のフロー計画に従って、注入口１１４を使用してリッドアセンブリ１０６を介して流されてもよい。ガスは、排出口１５２を介して処理チャンバ１００を出ることができる。電力は、処理空間１２０内にプラズマを確立するために、ガス分配器１１２と連結されることがある。基板は、いくつかの実施形態では、第３の電極１２４を使用して電気バイアスに曝されうる。

［００３１］ 処理空間１２０内のプラズマに通電すると、プラズマと第１の電極１０８との間に電位差が確立されうる。プラズマと第２の電極１２２との間に電位差が確立されることもある。次に、電子コントローラ１３４、１４０を使用して、２つの同調回路１２８及び１３６によって表される接地経路のフロー特性を調整することができる。第１の同調回路１２８と第２の同調回路１３６に設定点が与えられ、堆積速度と、中心から端部までのプラズマ密度の均一性との独立制御がもたらされる。電子コントローラが両方とも可変キャパシタである実施形態では、電子センサは、堆積速度を最大化し、厚さ不均一性を最小化するように、可変キャパシタを独立して調整することができる。

［００３２］ 同調回路１２８、１３６の各々は、それぞれの電子コントローラ１３４、１４０を使用して調整されうる可変インピーダンスを有することができる。電子コントローラ１３４、１４０が可変キャパシタである場合、可変キャパシタのそれぞれの容量範囲、及び第１のインダクタ１３２Ａ及び第２のインダクタ１３２Ｂのインダクタンスは、インピーダンス範囲を提供するように選択されうる。この範囲は、プラズマの周波数特性及び電圧特性に依存する場合があり、各可変キャパシタの容量範囲に最小値を有する場合がある。したがって、第１の電子コントローラ１３４の静電容量が最小又は最大であるとき、第１の同調回路１２８のインピーダンスは高くなり、基板支持体上の空中カバレッジ又は横方向カバレッジが最小であるプラズマ形状をもたらすことがある。第１の電子コントローラ１３４の静電容量が第１の同調回路１２８のインピーダンスを最小化する値に近づくと、プラズマの空中カバレッジは最大に達し、基板支持体１０４の全作業領域を効果的に覆うことができる。第１の電子制御装置１３４の静電容量が最小インピーダンス設定から外れると、プラズマ形状がチャンバ壁から収縮し、基板支持体の空中カバレッジが低下することがある。第２の電子制御装置１４０は、第２の電子制御装置１４０の静電容量が変更されうるので、基板支持体上のプラズマの空中カバレッジを増加及び減少させる、同様の効果を有することができる。

［００３３］ 電子センサ１３０、１３８は、閉ループでそれぞれの回路１２８、１３６を調整するために使用されうる。使用されるセンサの種類に応じて、電流又は電圧のための設定点は各センサに取り付けられており、センサには、各々対応する電子コントローラ１３４、１４０に対する調整を判断して設定点からの逸脱を最小限にする制御ソフトウェアが設けられる。その結果、処理時にプラズマの形状を選択し、動的に制御することができる。前述の記載は、可変キャパシタであってもよい電子コントローラ１３４、１４０に基づいているが、調整可能な特性を有する任意の電子構成要素を使用して、調整可能なインピーダンスを有する同調回路１２８、１３６が提供されうることを理解されたい。

［００３４］ 図２は、本技術のいくつかの実施形態による処理方法２００の例示的な工程を示す。本方法は、上述した処理チャンバ１００を含む様々な処理チャンバで実施することができる。処理チャンバ１００の追加の態様については、以下でさらに説明される。方法２００は、本技術による方法のいくつかの実施形態に具体的に関連付けられる場合も関連付けられない場合もある、いくつかのオプションの工程を含みうる。例えば、工程の多くは、構造形成のより広い範囲を提供するために説明されているが、技術にとって重要ではなく、或いは容易に理解されうるように代替的な方法によって実行されてもよい。

［００３５］ 方法２００は、列挙された操作の開始前に追加の工程を含んでもよい。例えば、追加の処理工程には、材料の形成と除去の両方を含む、半導体基板上に構造を形成することが含まれる場合がある。方法２００が実行されるチャンバ内で事前の処理工程が実行されてもよいし、方法２００が実行される半導体処理チャンバに基板を搬送する前に、１つ又は複数の他の処理チャンバで処理が実行されてもよい。それにもかかわらず、方法２００は、オプションで、上述の処理チャンバ１００などの半導体処理チャンバ、又は上述の構成要素を含みうる他のチャンバの処理領域に半導体基板を搬送することを含みうる。基板は、基板支持体１０４などのペデスタルであってよく、上述の処理空間１２０などのチャンバの処理領域に存在しうる、基板支持体上に堆積されうる。工程２０５では、基板は、半導体処理チャンバの処理領域内で第１の電圧で静電チャックされうる。ペデスタルは、例えば、図１の第３の電極１２４のように、基板支持体内に配置された電極を含んでもよい。基板支持体内の電極に電圧を印加することにより、電界を基板に印加して基板を基板支持体に固定し、基板に対する張力効果を補償し制限することができる。第１の電圧は、基板支持体が静電場を発し、基板の表面から正の荷電粒子を反発させるような、正の電圧であってよい。プラズマ中では、イオンに対する電子の移動度が比較的高いため、プラズマ中に浮遊する粒子に正味の負の表面電荷が付与されることがある。そのため、第１の電圧は、基板の表面付近に発生しうるプラズマシースを通して、基板の表面にも粒子を凝結させずに基板を固定するのに十分な強さの第１の正電圧として印加することができる。

［００３６］ 任意選択で、工程２１０で基板の表面を活性化するために前処理作業を実行することができる。例示的な実施形態では、方法２００の工程は、酸化ケイ素膜などの膜を基板上に堆積させるアプローチとして、１つ又は複数のサイクルで実行され、全厚さが少なくとも２．０μｍ以上、少なくとも３．０μｍ以上、少なくとも４．０μｍ以上、少なくとも５．０μｍ以上、少なくとも６．０μｍ以上、少なくとも７．０μｍ以上、少なくとも８．０μｍ以上、少なくとも９．０μｍ以上、少なくとも１０．０μｍ以上、少なくとも１１．０μｍ以上、或いはこれを上回りうる。膜の全厚さは、対応する数の処理サイクルで堆積された複数の被覆層で構成されてもよい。場合によっては、方法２００の第１のサイクルによって形成される第１の層は、基板の表面上に堆積する粒子への堆積膜材料の凝集によって影響を受ける可能性がある。例えば、処理サイクル中の１つ又は複数の時点で粒子が膜上に落下又は堆積する場合、基板表面に堆積した分解生成物は表面上で移動可能であり、粒子と凝集体を形成することがある。基板上に追加の被覆層を形成するための後続の堆積サイクルは、被覆層の均一な膜を形成するのではなく、凝集体を装飾して欠陥のある膜を形成してしまうことがある。凝集現象が膜の均一性に影響を与えることを抑制し、さらに化学吸着又は物理吸着した核種が基板表面の上を移動するのを防止するために、前処理作業は基板表面を活性化するように構成されてもよい。

［００３７］ 基板の表面の活性化には、酸素ラジカルによる官能基化が含まれうる。例えば、シリコン基板の場合、前処理により、半導体基板のシリコンの酸素ラジカル化した表面終端を生成することができる。酸素ラジカルは、酸素を含むガス状前駆体から半導体処理チャンバ内で発生するプラズマによって生成することができる。ガス状前駆体は、後述するように、酸素を含むが、プラズマ中で分解され、基板を損傷しうる反応性核種を形成しないガスであれば、どのようなものでもよく、それを含んでもよい。基板表面を高エネルギープラズマ核種に曝露することによる基板の前処理は、フリーラジカルの表面密度を高める役割を果たしうる。フリーラジカルは、次に、基板表面におけるプラズマ核種の表面結合エネルギーを増大させる役割を果たしうる。表面結合エネルギーの増大は、プラズマ核種の表面移動度を低下させ、凝集効果の程度をさらに低下させうる。例示的な実施例として、ケイ素と酸素を含むプラズマ核種は、酸化ケイ素膜の形成に使用されうるため、自然なシリコン表面よりもラジカルに対して強い結合エネルギーを示すことがある。このように、基板の酸素ラジカル化した表面終端を生成することで、酸化シリコン核種をより強くシリコン基板に結合させることができる。このように、前処理は、高温で行われる処理工程において、プラズマ核種の表面上での移動度を制限し、それ以外の移動度は熱力学的に有利にしうる。

［００３８］ その後の前処理として、工程２１５において、基板上に材料を堆積させる堆積処理が実行されうる。例示的な実施形態では、例えば、非プラズマ堆積処理も実行されうるが、堆積処理は、様々な材料のいずれかのプラズマ強化堆積処理を実行するため、半導体処理チャンバの処理領域内にプラズマを形成することを含みうる。例示的な処理は、酸化ケイ素を堆積することを含み、前駆体としてテトラエチルオルソシリケートを利用することを含みうる。実行されうる例示的な堆積処理は、図４に関して以下に説明されるが、この処理は、本技術によって包含される様々な堆積処理、或いは存在する粒子の排斥及びパージ工程が実行されうる処理に限定されることを意図していない。堆積後、処理は終了してよく、停止してもよい。これは、工程２２０で半導体処理チャンバ内のプラズマの形成を停止させ、チャンバをパージすることを含みうる。

［００３９］ 従来の処理では、プラズマパージ時に基板がチャック解除されることがある。例えば、プラズマをオフにして、副生成物又は残留する前駆体材料を除去するためにポンプや排気システムを作動させると、多くの従来のシステムでは、静電チャックのための電圧もオフされうる。プラズマが停止されると、プラズマシース内に浮遊していた粒子がウエハに落下し、表面を汚染する可能性がある。加えて、パージ工程が開始されると、シャワーヘッド又はチャンバ表面に付着していた粒子や堆積物が剥離することがある。この物質の一部はチャンバから適切にパージされるが、これらの粒子の一部は表面から引き離されて基板表面に落下し、さらなる汚染を引き起こす可能性がある。前述のように、多くの従来技術では、この程度の汚染であれば許容し、例えば追加の研磨又は後処理で問題の是正を試みる場合がある。

［００４０］ 本技術は、パージ処理、又は処理とパージとの間の移行を、従来技術に対して調整することができる。例えば、従来の工程では多くの場合、静電チャックをオフにするが、本技術ではチャックのために印加される電圧を維持することができる。上述のように、先に説明した第３の電極１２４のような埋め込み電極は、ウエハを静置し、撓みを制限する静電気力又はクランプ力を生み出すことができる。別の言い方をするならば、電極はウエハを通って放射状に広がる静電場を生成し、さらに、クランプ力を作り出すことに加えて、その静電場はウエハを通って延在する静電反発力を提供しうる。この力は、静電チャックにより、基板上だけでなく粒子上の電荷の大きさにも比例しうる。

［００４１］ 工程２１５の堆積処理の間に静電チャックのために利用される電圧は、約＋１０００Ｖ以下になりうる第１の正電圧であってよい。本技術は、実行される材料及び方法に対して１つ又は複数の修正を行うことができ、これにより、基板表面に到達する汚染物粒子を低減又は制限するための適切な反発力を生み出すことができる。

［００４２］ 以下でさらに説明するように、本技術のいくつかの実施形態は、方法２００中の異なる時点で複数のチャック電圧を実装することができ、方法２００中に利用されるペデスタル又は基板支持体は、複数のチャッキング電圧を印加するための埋め込み電極を含みうる。このように、本技術では、プラズマパージ工程中にチャック電圧を印加することで、処理環境内の粒子に対して静電的な反発力を発生させることができる。上述のように、方法２００は、工程２２０でプラズマ形成及び／又は堆積を停止させることを含みうる。同様に静電チャックを停止させる可能性のある従来技術とは異なり、本技術は静電チャックを維持し、いくつかの実施形態では電圧を上昇させる可能性がある。例えば、工程２２５において、プラズマを停止すること、又はプラズマをオフにすることと同時に、方法は、静電チャックの第１の電圧を、第１の電圧よりも高い第２の電圧に上昇させることを含みうる。これにより、電場が発生し、基板に落下する粒子に反発力を与えることができる。いくつかの実施形態では、第２の電圧は第２の正の電圧で、その結果、正味の正の表面電荷を示す粒子は基板の表面からはじかれる。第１の電圧とは対照的に、プラズマの停止と同時に又は実質的に同時に印加される第２の電圧は、負に帯電したプラズマ核種の析出が基板又は先行して堆積した膜層に欠陥を誘発しうる大きさを超える大きさを有することがある。

［００４３］ 工程２３０では、半導体処理チャンバの処理領域は、パージされることがある。これは、半導体処理で典型的に発生しうるように、処理チャンバと結合した排気又はポンピングシステムの工程を維持又は強化することを含む可能性がある。このパージ工程の間、粒子をはじく静電気力を維持することができるため、基板上に落下する前に汚染粒子を除去することができる。

［００４４］ 上述のように、静電チャックは、いくつかの実施形態において、約＋１０００Ｖ以下の正の電圧を印加することができる。場合によっては、第３の電極１２４の構成に応じて、第１の電圧は、＋９００Ｖ以下、＋８００Ｖ以下、＋７００Ｖ以下、＋６００Ｖ以下、＋５００Ｖ以下、＋４００Ｖ以下、＋３００Ｖ以下、＋２００Ｖ以下、或いはこれを下回りうる。

［００４５］ 電圧が第１の電圧から第２の電圧に遷移するとき、これは処理チャンバの調整として実質的に瞬時に起こりうるが、電圧は、約＋３００Ｖ以上に上昇することがあり、約＋４００Ｖ以上、約＋５００Ｖ以上、約＋６００Ｖ以上、約＋７００Ｖ以上、約＋８００Ｖ以上、約＋９００Ｖ以上、或いはこれを上回って上昇することがある。埋め込み電極に印加される電圧の上昇と粒子の反発との間には相関がありうるが、基板の特性によっては、ある閾値を超えて電圧が上昇すると、基板が反ること、又は変形すること、或いは印加されるクランプ力によって破損することがありうる。したがって、いくつかの実施形態では、第２の電圧は、約＋１，１００Ｖ以下、約＋１，０００Ｖ以下、約＋９００Ｖ以下、約＋８００Ｖ以下、或いはこれを下回って維持されてもよい。

［００４６］ 処理工程は、基板とシャワーヘッドとの間に維持される距離によっても影響を受けることがある。チャンバ１００で説明したように、ペデスタル又は基板支持体は、いくつかの実施形態において垂直方向に並進可能であり、いくつかの堆積又は他の処理工程の間、ガス分配器１１２などのシャワーヘッドの近くに基板を配置することができる。基板は、堆積処理の間、シャワーヘッドからこの第１の距離に維持されてもよい。本技術によって包含されるいくつかの処理チャンバでは、排気流は、図１の排出口１５２のように、基板支持体の下方に延びることがある。基板とシャワーヘッドとの間の距離が十分に小さく維持されている場合には、パージ流が基板に十分に行き渡らないことがある。したがって、いくつかの実施形態では、方法２００は、オプションにより、パージ工程中に基板支持体を再位置決めすることを含みうる。

［００４７］ 例えば、プラズマ形成がスイッチオフ又は停止され、パージ工程が開始されると、ペデスタルは、基板をシャワーヘッドから第２の距離に再位置付けしてもよく、これは第１の距離よりも大きい距離であってもよい。これはまた、第１の電圧が第２の電圧に上昇したとき、又は上昇する間に行われてもよい。構成要素間の距離を大きくすることで、排気流はシャワーヘッドを横切ってよりよく引き込まれ、粒子又は汚染物質の除去が改善される可能性がある。したがって、距離を大きくすることで、除去性を向上させることができる。そのため、いくつかの実施形態では、第２の距離は、第１の距離よりも少なくとも２５％大きくてもよく、いくつかの実施形態では、第２の距離は、第１の距離の約１５０％以上、第１の距離の約２００％以上、第１の距離の約２５０％以上、第１の距離の約３００％以上、第１の距離の約３５０％以上、第１の距離の約４００％以上、第１の距離の約４５０％以上、第１の距離の約５００％以上、第１の距離の約５５０％以上、或いはこれを超える値であってもよい。

［００４８］ 本技術の実施形態に従って静電反発を行うことにより、従来技術と比較して粒子汚染を低減することができる。例えば、埋め込み電極の構成及び印加される電圧に応じて、閾値サイズの粒子が１０００個以上から２０個未満に減少したことが実験によって例証された。いくつかの実施形態では、正の反発電圧を印加することにより、先に説明した従来の工程の間に粒子汚染を粒子のベースライン量の約３０％以下にさらに低減することができ、粒子をベースライン粒子の約２５％以下、ベースライン粒子の約２０％以下、ベースライン粒子の約１５％以下、ベースライン粒子の約１４％以下、ベースライン粒子の約１３％以下、ベースライン粒子の約１２％以下、ベースライン粒子の約１１％以下、ベースライン粒子の約１０％以下、ベースライン粒子の約９％以下、ベースライン粒子の約８％以下、ベースライン粒子の約７％以下、ベースライン粒子の約６％以下、ベースライン粒子の約５％以下、ベースライン粒子の約４％以下、或いはこれを下回る値に低減することができる。

［００４９］ 図３Ａ～図３Ｃは、本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図である。図３Ａ～図３Ｃは、チャンバ１００内の構成要素、例えば、ペデスタル１０５及びガス分配器１１２に関連するさらなる詳細を示しうる。システム３００は、いくつかの実施形態において先に説明したチャンバ１００の任意の特徴又は態様を含むと理解される。システム３００は、先に説明したような前処理、堆積、及びパージ工程、並びに他の堆積、除去、及び洗浄工程を含む半導体処理工程を実行するために使用されうる。システム３００は、議論されている、半導体処理システムに組み込まれうるチャンバ部品の部分図を示し、ペデスタル及びガス分配器の中心を横切る図を図示することができ、それ以外は任意のサイズであってよい。システム３００の任意の態様はまた、当業者によって容易に理解されるであろうように、他の処理チャンバ又はシステムと組み合わされうる。

［００５０］ システム３００は、シャワーヘッド３０５を含む処理チャンバを含み、それを通して前駆体が処理のために送達されてよく、それは、チャンバの処理領域内にプラズマ３１０を生成するための電源と結合されてもよい。シャワーヘッド３０５は、処理チャンバ３５０の少なくとも部分的に内部に示されており、図１を参照して説明したように、プラズマ３１０がシャワーヘッド３０５とペデスタル又は基板支持体３１５との間のチャンバ３５０の処理領域に形成されうるように、チャンバ３５０から電気的に絶縁されていると理解することができる。ペデスタル３１５は、チャンバ３５０の底面を通って延在してもよい。基板支持体は、図１及び図２を参照してより詳細に説明されるように、前処理、堆積、又はパージ処理の間に半導体基板３３０を保持することができる支持体プラテン３２０を含みうる。支持体プラテン３２０は、チャンバ３５０の底部を通って延びるシャフト３２５と結合されてもよい。静電チャック工程に関連して説明した埋め込み電極に加えて、支持体プラテン３２０は、堆積、エッチング、アニーリング、又は脱着を含むがこれらに限定されない処理工程を促進し得る、ヒーターを含むこともある。

［００５１］ 様々な前駆体ガスの導入とプラズマ処理条件の制御を通じて、チャンバは、例えば静電引力によって支持体プラテン３２０上に保持されたウエハ上に多層膜を形成するための前処理及び堆積処理、並びにチャンバ３５０のパージ処理を実施しうる。一部のプラズマ堆積処理では、支持体プラテン３２０の露出面、シャワーヘッド３０５、及びチャンバ３５０の露出面にも膜材料が堆積されうる。残留物は、処理の一貫性や膜の均一性にいくつかの影響を与える可能性がある。例えば、膜粒子がチャンバ表面から剥離し、ウエハに損傷を与える可能性がある。別の例として、プラズマ特性は、例えば、表面電荷蓄積を変化させることによって、露出した表面の電気特性の変化によって影響を受けることがある。このような影響を抑えるために、処理サイクルの間にチャンバ３５０をパージすること及びチャンバを洗浄することによって、残留物質を除去することができる。

［００５２］ 図３Ａに示されるように、堆積手順は、半導体基板３３０の前処理を含みうる。前処理中に、基板３３０が静電チャックによって支持体プラテン３２０に保持されるように、支持体プラテン３２０内の埋め込み電極に正の電圧が印加されてもよい。前処理は、基板３３０がプラズマ３１０に曝されるように、処理領域においてシャワーヘッド３０５とペデスタル３２０との間にプラズマを打ち込むことを含んでもよい。プラズマは、前処理中に、プラズマの組成が酸素ラジカル３３５の比較的高い種密度を含むように、アルゴン、ヘリウム、又は酸素含有核種を含む窒素などの不活性ガス及び酸素含有ガスの混合物で形成されうる。このように、プラズマ３１０及びそれが構成するエネルギー核種に曝された基板３３０の表面は、酸素ラジカル３３５の表面密度が高いなど、基板３３０の酸素ラジカル化した表面終端を発現しうる。図３Ａにおいて、酸素ラジカル３３５の相対的な大きさは、例示を目的として拡大されており、酸素ラジカルが巨大分子又は単原子酸素ラジカルのいずれかであることを示すことを意図していない。代わりに、酸素ラジカル３３５は、表面に直接結合することによって、又は基板３３０の表面の原子をラジカル化することによって、基板３３０の表面を活性化し、酸素ラジカル化表面終端を生成しうる。

［００５３］ 図３Ｂに示されるように、堆積処理は、基板３３０上に膜３４０を形成しうる。以下で図４を参照してより詳細に説明するように、膜３４０は、テトラエチルオルソシリケートなどのシリコン含有前駆体をプラズマ分解して、エネルギープラズマ核種を生成することにより作ることができる。プラズマ３１０は、基板表面３３０上に堆積し得る蒸気を形成し、表面上にある間に反応して、プラズマ強化化学気相堆積（ＰＥＣＶＤ）によって膜３４０を形成することができる。堆積処理の一部として、ペデスタル３１５及び支持プラテン３２０は、約４００℃以上、約４５０℃以上、約５００℃以上、約５５０℃以上、約６００℃以上、或いはこれを上回る処理温度に加熱されうる。支持体の態様は、場合によっては５００℃を超える、より高い温度で維持されうるが、シャワーヘッド３０５は、より低い温度、例えば約３００℃以下、約２５０℃以下、約２００℃以下、約１５０℃以下、約１００℃以下、或いはこれを下回る温度で維持されうる。相対温度が低いことにより、酸化ケイ素を含む粒子を誘導し、シャワーヘッド３０５上に形成することができる。

［００５４］ シャワーヘッド３０５及びチャンバ３５０への粒子の堆積は、例えば、表面からの粒子の剥離のために、半導体ウエハの処理に多数の課題をもたらすことがある。層剥離又は他の応力に起因するシャワーヘッド３０５からの膜３４０の除去では、基板３３０上に膜３２４の粒子又は断片が残ることがある。堆積中に形成された粒子は、基板３３０上に沈降する可能性があり、表面電荷蓄積又は見通し線が技法の結果を支配する他の半導体製造技法によって形成される構造物の能力を制限する可能性がある。この影響は、例えば、ウエハとプラズマ３１０との相互作用を変化させることによって、粒子がこのような処理に干渉することが一因である。いくつかの実施形態では、粒子は、図３Ｃに示されるように、膜３４０の上に追加層３４５を有する多層膜の堆積中に埋め込み欠陥を形成する。

［００５５］ 膜３４０は、均一性又は構造上の問題が膜３４０の有効性を制限する前に、実用的な厚さに制限されることがある。例えば、閾値の厚みを超えると内部応力が蓄積され、亀裂の原因となったり、熱変形に対する脆弱性につながることがある。膜の均一性の問題を潜在的に回避するために、膜３４０は、約３．５μｍ以下、約３．０μｍ以下、約２．５μｍ以下、約２．０μｍ以下、約１．５μｍ以下、約１．０μｍ以下、或いはこれを下回る厚さを有してもよい。堆積処理に続いて、プラズマ３１０をクエンチするのとほぼ同時に、前処理及び堆積の間の第１の正電圧よりも大きい第２の正電圧が支持体の態様に印加されうる。より大きな正の電圧は、正味の正の電荷を有する堆積処理中に形成されたそれらの粒子を反発させるのに役立ちうる。例えば、粒子は、プラズマ合成中の電離によって正味の正電荷を発生し、それが正の電場源である場合には、基板３３０からの反発を誘導することができる。このように、＋５００Ｖ以上など、より大きな正電圧を印加することで、斥力が向上し、基板３３０に沈降又は付着する粒子の数を制限することができる。

［００５６］ いくつかの実施形態では、追加層３４５は、堆積処理のパラメータに応じて、膜３４０と実質的に等しい厚さを有することがあり、チャッキング電圧の印加、前処理、堆積、及びパージを含むがこれらに限定されない処理工程の一部又はすべてを繰り返すことによって形成することができる。このように、膜３４０及び追加層３４５を含む多層膜の総厚さは、約４．０μｍ以上、約５．０μｍ以上、約６．０μｍ以上、約７．０μｍ以上、約８．０μｍ以上、約９．０μｍ以上、約１０．０μｍ以上、約１１．０μｍ以上、約１２．０μｍ以上、約１３．０μｍ以上、約１４．０μｍ以上、約１５．０μｍ以上、或いはこれを上回ってもよく、対応する数の堆積処理サイクルによって堆積された複数の層の膜材料から構成されてもよい。

［００５７］ 上述のように、堆積のあとには、残りのプラズマガス、未反応の前駆体、プラズマ生成核種、及びガスに巻き込まれた残留粒子が除去されるように、チャンバ３５０のパージに続くことがある。パージは、残留プラズマが生成した核種を低減すること、及び、チャンバ３５０内での粒子成長を制限することによって、前処理及び堆積の均一性を向上させることができる。パージ中に第２の正電圧を維持することで、正の荷電粒子が基板３３０に落下することなく、ガス巻き込みによってチャンバ３５０から除去され、膜３４０の粒子欠陥の数を低減できる可能性がある。

［００５８］ 上記のような処理に加えて、本技術は、さらに、改善された酸化ケイ素及び他の材料の堆積を提供しうる。以下に説明する堆積技法は、先に説明した反発力処理や装置のいずれかと組み合わせてもよい。テトラエチルオルソシリケート（ＴＥＯＳ）は、シランなどの他のシリコン含有前駆体よりも低い粘着係数によって特徴付けられうる。この効果は、ボイド及びオーバーハングを減らすことで間隙充填を改善しうるが、同様に多孔性が増加し、密度が低下した膜を生成する可能性がある。これらの特性は、例えば、除去又はエッチングを容易にしうるが、別の課題を引き起こしうる界面領域での多孔性の増大をもたらす可能性がある、堆積された膜のバルク中に認められることがある。例えば、後続の堆積、エッチング処理は実行されてもよい。これらのエッチングが基板に到達すると、界面領域で膜にアンダーカットが発生することがある。これは、膜の剥離又は欠けを引き起こし、研磨工程でさらに進行する可能性がある。

［００５９］ アニールなどの緻密化工程はこの密度を改善する可能性があるが、アニールによって膜のバルクも緻密化され、求められている低密度がなくなり、膜によって引張応力が増加する可能性がある。また、この応力の増大は、膜の剥離又はその他の影響の原因となる場合がある。その結果、多くの従来の工程では、これらの堆積を比較的高い温度、例えば約４００℃以上、又は約５００℃以上で行い、膜全体の密度を高めるが、アニールよりも低くなる場合がある。ＴＥＯＳはより凝縮的な効果で堆積する可能性があるため、温度上昇により堆積速度が低下する可能性もある。

［００６０］ また、本技術は、バルクでの多孔質の低密度構造を維持しつつ、膜の界面密度を向上させることと、従来の技法よりも堆積速度を高めるさせることとによって、ＴＥＯＳを堆積した酸化物膜の低温堆積を改善しうる。処理は、基板の界面表面をラジカル化した後、処理チャンバにＴＥＯＳを導入する速度をランプ変化させることを含みうる。これにより、低密度のバルク領域を作る前に、結合を改善し、界面層の多孔性を低下させることができる。

［００６１］ 図４は、本技術のいくつかの実施形態による、堆積の方法４００における例示的な工程を示す。本方法は、先に説明したチャンバのいずれかを含む１つ又は複数のチャンバで実行されてもよく、先に述べた任意の構成要素を含んでもよく、先に述べた任意の方法の後続処理を利用してもよい。方法４００は、本技術による方法のいくつかの実施形態に具体的に関連付けられる場合も関連付けられない場合もある、いくつかのオプションの工程を含みうる。例えば、工程の多くは、構造形成のより広い範囲を提供するために説明されているが、技術にとって重要ではなく、或いは容易に理解されうるように代替的な方法によって実行されてもよい。例えば、先に説明したように、工程は、基板を上述の処理チャンバ１００などの処理チャンバに送達する前に実行されてもよく、その際、方法４００は、先に説明した方法２００のいくつか又はすべての態様を用いて又は用いずに実行されてもよい。

［００６２］ 方法４００は、工程４０５において、半導体処理チャンバの処理領域内に酸素含有前駆体のプラズマを形成することを含みうる。処理領域は、基板支持体上などの基板を収納してよく、堆積処理はその上で実行されうる。二原子酸素、オゾン、酸素を取り込んだ窒素含有前駆体、水、アルコールなどを含む、任意の数の酸素含有前駆体を利用することができる。プラズマ形成の初期には、処理領域は、ＴＥＯＳなどのシリコン含有前駆体、又は他のシリコン含有前駆体を実質的に又は完全に含まないように維持されてもよい。任意の数の不活性ガス又はキャリアガスは、例えば、ヘリウム、アルゴン、窒素、又は他の物質を含む、酸素とともに供給されうる。

［００６３］ 第１の期間に続いて、酸素含有前駆体のプラズマが維持される間、工程４１０において、シリコン含有前駆体が半導体処理チャンバの処理領域に流入されうる。シリコン含有前駆体は、より低密度のシリコン及び酸素含有材料を堆積させるためのターゲット流量を下回る可能性のある第１の流量で送達されてもよい。シリコン含有前駆体の流量は、工程４１５において、第２の期間にわたってランプ変化させることができる。流量は、第２の期間にわたって一定速度でランプ変化させてもよく、又は第２の期間中に、シリコン含有前駆体がターゲット流量に到達しうるまで、減少又は増加のいずれかのスケーリング速度（ｓｃａｌｉｎｇ ｒａｔｅ）でランプ変化させることができる。その後、工程４２０で所望の膜厚さを生成するために、堆積は、ターゲット流量で進行しうる。方法４００に従って処理を実行することにより、オプションの工程４２５で、湿式エッチング又は乾式エッチングの間などの後続のエッチング工程の間に、下地構造との膜界面におけるアンダーカットエッチングが最小化又は防止されうる。

［００６４］ 上述のように、シリコン含有前駆体は、いくつかの実施形態においてＴＥＯＳであってもよいが、他のシリコン含有前駆体も同様に本技術によって包含される。第１の期間及び第２の期間は、基板形状寸法及び特性、並びに前駆体のターゲット流量及び初期流量に基づいて可変とすることができる。いくつかの実施形態では、どちらか一方又は両方の期間は、約１分以下であってよく、約３０秒以下、約２０秒以下、約１５秒以下、約１０秒以下、約９秒以下、約８秒以下、約７秒以下、約６秒以下、約５秒以下、約４秒以下、約３秒以下、約２秒以下、約１秒以下、或いはこれを下回る時間であってもよい。

［００６５］ いくつかの実施形態では、第１の流量は、シリコン含有前駆体のターゲット流量の約５０％以下であってよく、ターゲット流量の約４０％以下、ターゲット流量の約３０％以下、ターゲット流量の約２０％以下、ターゲット流量の約１０％以下、或いはこれを下回る値であってもよい。より低い流量を利用することによって、最初の堆積で形成されるシリコン材料が少なくなる可能性がある。これにより、副生成物が膜外に出る時間が十分に確保され、多孔性が減少し、膜密度が高くなる可能性がある。

［００６６］ 例えば、シリコン又はシリコン含有基板上など、最初に酸素プラズマを利用することによって、処理は任意の他の材料上で同様に実行されうるが、酸素は、方法２００の工程２１０との関連で上述したように、酸素ラジカル化表面終端を形成する表面をラジカル化しうる。したがって、このラジカル化した界面領域は、送達されたときにラジカルＴＥＯＳ分子との反応を促進し、この表面での堆積を改善しうる。これにより、低密度の膜の堆積を増加させる前に、膜の密度を増加させることができる。

［００６７］ ランプ変化工程は、いくつかの実施形態において、ゆっくりと又は迅速にターゲット流量に到達するように構成された流量で実行することができる。例えば、いくつかの実施形態では、流量は、毎秒約１グラムの割合で増加してよく、毎秒２グラム以上、毎秒３グラム以上、毎秒約４グラム以上、毎秒５グラム以上、毎秒約６グラム以上、毎秒７グラム以上、毎秒８グラム以上、毎秒９グラム以上、毎秒約１０グラム以上、或いはこれを上回る割合で増加してもよい。さらに、流量は、シリコン含有前駆体の毎秒約２グラムからシリコン含有前駆体の毎秒約５グラムの範囲内で増やすことができる。また、流量のランプ変化は、ランプ変化期間の全体にわたって、ランプ変化時間の経過とともに速く、又は遅くなるように変化してもよい。この範囲よりも流量のランプ変化を遅くすると、膜の堆積が均一に進行しないことがあり、プラズマに長時間曝されると膜に影響が出ることがある。送達の均一性を向上させるために、先に述べたようなキャリアガスが、約１ｓｌｍ以上の流量で供給されてもよく、約２ｓｌｍ以上、約３ｓｌｍ以上、約４ｓｌｍ以上、約５ｓｌｍ以上、約６ｓｌｍ以上、或いはこれを上回る流量であってよい。

［００６８］ この範囲より早く流量をランプ変化させると、堆積が早くなり、より多くの副生成物がトラップされ、多孔性の増加及び密度の低下、並びにエッチング時の膜のアンダーカットの原因となりうる。したがって、膜の形成と界面での品質との均衡を保つために、流量を測定速度で増加させてもよい。界面領域は、より低い密度の材料にシフトする前に、約１０ｎｍ以下の厚さによって特徴付けられ、いくつかの実施形態では、より高い密度の界面領域の厚さは、約９ｎｍ以下、約８ｎｍ以下、約７ｎｍ以下、約６ｎｍ以下、約５ｎｍ以下、約４ｎｍ以下、約３ｎｍ以下、約２ｎｍ以下、約１ｎｍ以下、或いはこれを下回る値になりうる。

［００６９］ 界面に密度の高い膜を提供することによって、より低い温度の堆積が、後続の操作の間に品質の界面を維持しながら実行され、エッチング中のアンダーカットを制限又は防止することができる。その結果、本技術は、約５００℃以下の温度で堆積を行うことを可能にし、約４９０℃以下、約４８０℃以下、約４７０℃以下、約４６０℃以下、約４５０℃以下、約４４０℃以下、４３０℃以下、約４２０℃以下、約４１０℃以下、約４００℃以下、約３９０℃以下、約３８０℃以下、約３７０℃以下、約３６０℃以下、約３５０℃以下、約３４０℃以下、約３３０℃以下、約３２０℃以下、約３１０℃以下、約３００℃以下、約２９０℃以下、或いはこれを下回る温度で実行されてもよい。

［００７０］ 本技術の実施形態による方法及び構成要素を利用することにより、材料の堆積又は形成が改善されうる。膜に埋め込まれた欠陥が少ないことで、多層膜は均一性と構造的完全性を向上させることができる。これらの改善は、基板上の膜の粒子欠陥密度を低減することを含んでもよく、膜の下流の損傷を制限することができる。加えて、前述のような粒子反発工程を実行することによって、従来の技法よりも膜汚染が低減され、デバイスの品質及び歩留まりが向上する可能性がある。

［００７１］ 上記の記載では、説明を目的として、本技術の様々な実施形態の理解を促すために、数々の詳細が提示されている。しかしながら、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。

［００７２］ いくつかの実施形態を開示したが、当業者は、実施形態の主旨から逸脱することなく、様々な修正例、代替構造物、及び均等物を使用できることを認識されよう。さらに、いくつかの周知の処理及び要素は、本技術を不必要に不明瞭にすることを避けるために説明されていない。したがって、上記の説明は、本技術の範囲を限定するものと見なすべきではない。加えてに、方法又は処理は、連続的又は段階的に説明されうるが、操作は、同時に行われてもよく、又は、記載とは異なる順序で行われてもよいことを理解されたい。

［００７３］ 値の範囲が提供されている場合、文脈上そうでないと明示されていない限り、当然ながら、その範囲の上限値と下限値との間の各介在値は、下限値の最も小さい単位まで具体的に開示されている。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の狭い範囲、そしてその記載範囲のその他任意の記載された又は介在する値も包含される。このようなより狭い範囲の上限値及び下限値は、その範囲に個々に含まれるか、又はその範囲から除外される場合がある。限界値のいずれか又は両方がより狭い範囲に含まれるか、又はそのどちらもより狭い範囲に含まれない各範囲は、この技術にさらに包含されており、記載された範囲で特別に除外されたいずれかの限界値を対象としている。記載された範囲に１つ又は複数の限界値が含まれる場合、これらの含有限界値のいずれか又は両方を除外する範囲もまた含まれる。

［００７４］ 本明細書及び特許請求の範囲で使用される単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が他のことを明らかに示していない限り、複数の参照対象を含む。したがって、例えば、「ある前駆体（ａ ｐｒｅｃｕｒｓｏｒ）」が言及されている場合、複数のこのような前駆体が含まれ、「その層（ｔｈｅ ｌａｙｅｒ）」が言及されている場合、当業者に知られている１つ又は複数の層及び均等物への言及が含まれ、その他の形にも同様のことが当てはまる。

［００７５］ また、「備える（ｃｏｍｐｒｉｓｅ（ｓ））」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ））」、「含有している（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、及び「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数値、構成要素、又は操作の存在を特定することを意図しているが、１つ又は複数のその他の特徴、整数値、構成要素、操作、動作、或いはグループの存在又は追加を除外するものではない。

Claims (20)

1. 半導体処理チャンバの処理領域内で、半導体基板を第１の電圧で静電チャックすることと、
   堆積処理を実行することであって、前記半導体処理チャンバの前記処理領域内にプラズマを形成することを含む、堆積処理を実行することと、
   前記半導体処理チャンバ内の前記プラズマの形成を停止することと、
   前記停止することと同時に、静電チャックの前記第１の電圧を第２の電圧に上昇させることと、
   前記半導体処理チャンバの前記処理領域をパージすることと、
   を含む堆積方法。
2. 前記第１の電圧は＋２００Ｖ以下である、請求項１に記載の堆積方法。
3. 前記第２の電圧は＋５００Ｖ以上である、請求項１に記載の堆積方法。
4. 前記半導体基板が基板支持体に静電チャックされ、前記半導体処理チャンバがシャワーヘッドを備え、前記半導体基板が前記シャワーヘッドから第１の距離に配置された状態で前記堆積処理が行われる、請求項１に記載の堆積方法。
5. 前記シャワーヘッドは、前記堆積処理の間、第１の温度に維持される、請求項４に記載の堆積方法。
6. 前記第１の電圧が前記第２の電圧まで上昇したときに、前記シャワーヘッドから第２の距離に前記半導体基板を再配置することであって、前記第２の距離は前記第１の距離より大きい、再配置することをさらに含む、請求項４に記載の堆積方法。
7. 前記第２の距離は、前記第１の距離より２５％以上大きい、請求項６に記載の堆積方法。
8. 前記堆積処理が、テトラエチルオルトシリケートを用いて酸化ケイ素を堆積することを含む、請求項１に記載の堆積方法。
9. 半導体処理チャンバの処理領域内で酸素含有前駆体のプラズマを形成することであって、前記処理領域が基板支持体上の半導体基板を収容し、前記半導体処理チャンバ内でプラズマ生成電極として動作するシャワーヘッドを備える、プラズマを形成することと、
   前記酸素含有前駆体の前記プラズマを維持したまま、前記半導体処理チャンバの前記処理領域にシリコン含有前駆体を第１の流量で流し込むことと、
   前記シリコン含有前駆体の前記第１の流量を、前記第１の流量よりも大きい第２の流量まで、ある期間にわたってランプ変化させることと、
   前記シリコン含有前駆体の前記第２の流量で堆積を行うこと、
   を含む堆積方法。
10. 前記シリコン含有前駆体は、テトラエチルオルトシリケートを含む、請求項９に記載の堆積方法。
11. 前記期間が約１０秒以下である、請求項９に記載の堆積方法。
12. 前記第１の流量をランプ変化することは、毎秒約２グラムの前記シリコン含有前駆体から毎秒約５グラムの前記シリコン含有前駆体まで一定の増加で起こる、請求項９に記載の堆積方法。
13. 前記堆積は、前記半導体基板が約５００℃以下の温度のときに実行され、前記堆積の間、前記シャワーヘッドは約２５０℃以下の温度に維持される、請求項９に記載の堆積方法。
14. 前記酸素含有前駆体の前記プラズマを形成している間、前記半導体処理チャンバの前記処理領域は、前記シリコン含有前駆体が存在しない状態に維持される、請求項９に記載の堆積方法。
15. 前記半導体基板がシリコンを含み、前記酸素含有前駆体の前記プラズマを形成することにより、前記半導体基板の前記シリコンの酸素ラジカルによる表面終端を生成する、請求項９に記載の堆積方法。
16. 半導体処理チャンバの処理領域内で、半導体基板を第１の正電圧で静電チャックすることと、
    酸素含有前駆体のプラズマの形成を含む前処理作業を実行することと、
    前記半導体処理チャンバの前記処理領域内にプラズマを形成することを含む堆積処理を実行することと、
    前記半導体処理チャンバ内の前記プラズマの形成を停止することと、
    前記停止することと同時に、静電チャックの前記第１の正電圧を第２の正電圧に上昇させることと、
    前記半導体処理チャンバの前記処理領域をパージすることと、
    を含む堆積方法。
17. 前記第１の正電圧は＋９００Ｖ以下である、請求項１６に記載の堆積方法。
18. 前記第２の正電圧は＋５００Ｖ以下である、請求項１６に記載の堆積方法。
19. 前記半導体基板がシリコンを含み、前処理作業により、前記半導体基板の前記シリコンの酸素ラジカルによる表面終端を生成する、請求項１６に記載の堆積方法。
20. 前記堆積処理は、前記半導体基板を覆う酸化ケイ素膜を生成し、前記酸化ケイ素膜は、約２．５μｍ程度の厚さを有する、請求項１９に記載の堆積方法。
    

Images