JP2023540788A - 平坦な炭化ケイ素サセプタのための裏面設計 - Google Patents

平坦な炭化ケイ素サセプタのための裏面設計 Download PDF

Info

Publication number
JP2023540788A
JP2023540788A JP2023515845A JP2023515845A JP2023540788A JP 2023540788 A JP2023540788 A JP 2023540788A JP 2023515845 A JP2023515845 A JP 2023515845A JP 2023515845 A JP2023515845 A JP 2023515845A JP 2023540788 A JP2023540788 A JP 2023540788A
Authority
JP
Japan
Prior art keywords
susceptor
pattern
processing chamber
substrate
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023515845A
Other languages
English (en)
Inventor
ホイ チェン
シンニング ルアン
カーク アレン フィッシャー
ショーン ジョセフ ボーナム
エイミー エス エアハルト
ゼペン コング
シャオフェン チェン
シューベルト チュー
ジェームズ エム アモス
フィリップ マイケル アモス
ジョン ニューマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023540788A publication Critical patent/JP2023540788A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

ウエハを支持するための処理チャンバ内で使用するためのサセプタは、前面および前面の反対側の裏面を有するサセプタ基板と、サセプタ基板上に堆積させたコーティング層と、を含む。前面は、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを有し、ポケットは、第１のパターンでテクスチャ加工される。裏面は、第２のパターンでテクスチャ加工される。

Description

本明細書に記載される実施例は、一般に、半導体ウエハ処理に使用されるサセプタに関し、より詳細には、エピタキシャル堆積プロセスに使用される、テクスチャ加工された裏面を有する炭化ケイ素コーティングされたサセプタに関する。
化学気相堆積（ＣＶＤ）プロセスは、半導体ウエハ処理において、他のプロセスと共に、ウエハ上に薄い層（一般に、１０ミクロン未満）をエピタキシャルに堆積させるために使用される。ＣＶＤプロセスでは、サセプタに保持されたウエハを高温に、例えば、約１２００℃まで加熱する必要がある。ウエハは、典型的には、室温から約３０分以内に高温に加熱される。高品質のエピタキシ堆積のために、サセプタは、精密な寸法を有し、かつ急速加熱プロセスと冷却プロセスを繰り返している間、その形状、特に平坦性を維持するように製造される必要がある。すなわち、サセプタには、優れた耐熱衝撃性、高い機械的強度、高い熱安定性が要求される。さらに、サセプタの材料は、サセプタがサセプタとＣＶＤチャンバ内の外部環境の両方から放出される汚染物質に対するバリアとして作用するように、ガスに対して不浸透性であり、アウトガスしない必要がある。このような材料の例としては、炭化ケイ素（ＳｉＣ）が挙げられ、したがって、サセプタは、典型的には、ウエハを内部に保持するためのポケットを有する前面と、ＣＶＤプロセスによって炭化ケイ素（ＳｉＣ）でコーティングされた、平坦かつ平面的な表面を有する裏面とを有するグラファイト基板から作製される。しかしながら、典型的なＳｉＣコーティングされたグラファイトサセプタは、ＣＶＤプロセス中に反りおよび湾曲が生じることが知られている。このような反りおよび湾曲は、サセプタの前面と裏面との間の熱膨張係数（ＣＴＥ）の不一致および設計差に起因するグラファイト基板とＳｉＣコーティング層との間の界面応力によって誘発される。界面応力は、半導体ウエハ処理における最近の要求、例えば、より大きなサイズのウエハを処理するためのサセプタのサイズの増大、軽量で耐久性のあるサセプタのためのＳｉＣコーティング層とグラファイト基板との厚さ比の増大、およびサセプタの前面のポケットの精巧な設計などによって、さらに増大する。
したがって、サイズ、重量、および設計の要件を満たしながら、反りおよび湾曲を軽減することができるサセプタが必要とされている。
本開示の実施形態は、ウエハを支持するための処理チャンバで使用するためのサセプタを含む。サセプタは、前面および前面の反対側の裏面を有するサセプタ基板と、サセプタ基板上に堆積させたコーティング層と、を含む。前面は、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを有し、ポケットは、第１のパターンでテクスチャ加工され、裏面は、第２のパターンでテクスチャ加工されている。
本開示の実施形態は、処理チャンバも含む。処理チャンバは、１つまたは複数のガス源と流体連結するチャンバ本体と、サセプタを含む基板支持アセンブリと、を含む。サセプタは、前面および前面の反対側の裏面を有するサセプタ基板と、サセプタ基板上に堆積させたコーティング層と、を含む。前面は、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを有し、ポケットは、第１のパターンでテクスチャ加工され、裏面は、第２のパターンでテクスチャ加工されている。
本開示の実施形態は、ウエハを支持するための処理チャンバ内で使用するためのサセプタを製造するための方法をさらに含む。本方法は、前面および前面の反対側の裏面を有するサセプタ基板を形成するステップと、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを形成するステップと、ポケットを第１のパターンでテクスチャ加工するステップと、裏面を第２のパターンでテクスチャ加工するステップと、サセプタ基板上にコーティング層を形成するステップと、を含む。
本開示の上記の特徴が詳細に理解され得るように、上記で簡単に要約されたより具体的な説明が、例を参照することによって行われ得て、それらの例のうちのいくつかが添付の図面に示される。しかしながら、添付の図面は一部の例のみを示しており、したがって、本開示は他の等しく有効な例を認めることができるため、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。
本開示の一部の例による例示的なマルチチャンバ処理システムの概略上面図である。 本開示の一部の例による、エピタキシャル成長を実行するために使用することができる熱処理チャンバの断面図である。 一実施形態によるサセプタの走査型電子顕微鏡（ＳＥＭ）画像の断面図である。 一実施形態によるサセプタの走査型電子顕微鏡（ＳＥＭ）画像の上面図である。 一実施形態によるサセプタを製造するために利用することができる方法の流れ図である。 一実施形態によるサセプタ５００の一部分の概略断面図である。 一実施形態によるサセプタ５００の一部分の概略断面図である。 一実施形態によるサセプタ５００の一部分の概略断面図である。 一実施形態によるサセプタの斜視図である。 一実施形態によるサセプタの正面図である。 一実施形態によるサセプタの拡大正面図である。 一実施形態によるサセプタの背面図である。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。 一実施形態によるサセプタの裏面に施すことができるパターンである。
理解を容易にするために、可能な限り、図に共通する同一の要素を示すために同一の参照番号が使用されている。
一般に、本明細書に記載される実施例は、半導体ウエハ処理のためにウエハを保持するサセプタに関し、より詳細には、エピタキシャル堆積プロセスで使用される、テクスチャ加工された裏面を有する炭化ケイ素コーティングされたサセプタに関する。サセプタの裏面のテクスチャにより、エピタキシ堆積プロセス中にサセプタ基板とコーティング層との間の界面応力が減少し、サセプタの反りおよび湾曲が低減され、サセプタの平坦性が向上する。
図１は、本開示の一部の例によるマルチチャンバ処理システム１００の一例の概略上面図である。処理システム１００は、一般に、ファクトリインターフェース１０２と、ロードロックチャンバ１０４、１０６と、それぞれの移送ロボット１１２、１１４を有する移送チャンバ１０８、１１０と、保持チャンバ１１６、１１８と、処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０とを含む。本明細書に詳述されるように、処理システム１００内のウエハは、ウエハを処理システム１００の外部の周囲環境（例えば、ファブに存在し得るような大気周囲環境）に暴露することなく、様々なチャンバにおいて処理され、様々なチャンバ間を移送させ得る。例えば、ウエハは、処理システム１００内でウエハに対して行われる様々なプロセス間の低圧または真空環境を破壊することなく、低圧（例えば、約３００Ｔｏｒｒ以下）または真空環境の様々なチャンバにおいて処理され、様々なチャンバ間を移送され得る。したがって、処理システム１００は、ウエハの一部の処理のための統合されたソリューションを提供することができる。
本明細書で提供される教示に従って適切に変更することができる処理システムの例には、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＥｎｄｕｒａ（登録商標）、Ｐｒｏｄｕｃｅｒ（登録商標）またはＣｅｎｔｕｒａ（登録商標）統合処理システムあるいは他の適切な処理システムが含まれる。他の処理システム（他の製造業者からのものを含む）が、本明細書に記載される態様から利益を得るように適合されてもよいことが企図される。
図１の図示する例では、ファクトリインターフェース１０２は、ウエハの移送を容易にするために、ドッキングステーション１４０およびファクトリインターフェースロボット１４２を含む。ドッキングステーション１４０は、１つまたは複数の前方開口型統一ポッド（ＦＯＵＰ）１４４を受け入れるように構成されている。一部の例では、各ファクトリインターフェースロボット１４２は、一般に、ファクトリインターフェース１０２からロードロックチャンバ１０４、１０６にウエハを移送するように構成されたそれぞれのファクトリインターフェースロボット１４２の一端に配置されたブレード１４８を備える。
ロードロックチャンバ１０４、１０６は、ファクトリインターフェース１０２に結合されたそれぞれのポート１５０、１５２と、移送チャンバ１０８に結合されたそれぞれのポート１５４、１５６とを有する。移送チャンバ１０８は、保持チャンバ１１６、１１８に結合されたそれぞれのポート１５８、１６０と、処理チャンバ１２０、１２２に結合されたそれぞれのポート１６２、１６４とをさらに有する。同様に、移送チャンバ１１０は、保持チャンバ１１６、１１８に結合されたそれぞれのポート１６６、１６８と、処理チャンバ１２４、１２６、１２８、１３０に結合されたそれぞれのポート１７０、１７２、１７４、１７６とを有する。ポート１５４、１５６、１５８、１６０、１６２、１６４、１６６、１６８、１７０、１７２、１７４、１７６は、例えば、移送ロボット１１２、１１４によってウエハを受け渡しするための、およびそれぞれのチャンバ間でガスが通過するのを防止するためにそれぞれのチャンバ間の密閉を行うためのスリットバルブを有するスリットバルブ開口部とすることができる。概して、いずれのポートも、ウエハを移送するために開いており、それ以外の場合は、ポートは閉じている。
ロードロックチャンバ１０４、１０６、移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、および処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ガスおよび圧力制御システム（具体的には図示せず）に流体結合されていてもよい。ガスおよび圧力制御システムは、１つまたは複数のガスポンプ（例えば、ターボポンプ、クライオポンプ、粗引きポンプ）、ガス源、様々なバルブ、および様々なチャンバに流体結合された導管を含むことができる。動作において、ファクトリインターフェースロボット１４２は、ウエハをＦＯＵＰ１４４からポート１５０または１５２を介してロードロックチャンバ１０４または１０６に移送する。次いで、ガスおよび圧力制御システムは、ロードロックチャンバ１０４または１０６をポンプダウンする。ガスおよび圧力制御システムは、移送チャンバ１０８、１１０および保持チャンバ１１６、１１８を内部低圧または真空環境（不活性ガスを含んでもよい）にさらに維持する。それゆえ、ロードロックチャンバ１０４または１０６のポンプダウンは、例えば、ファクトリインターフェース１０２の大気環境と移送チャンバ１０８の低圧または真空環境との間でのウエハの受け渡しを容易にする。
ポンプダウンされたロードロックチャンバ１０４または１０６内にウエハがある状態で、移送ロボット１１２は、ポート１５４または１５６を介してロードロックチャンバ１０４または１０６から移送チャンバ１０８内にウエハを移送する。次いで、移送ロボット１１２は、それぞれのポート１６２、１６４を介して処理用の処理チャンバ１２０、１２２のいずれかに、および／または処理チャンバ１２０、１２２のいずれか間でウエハを移送することができ、それぞれのポート１５８、１６０を介してさらなる移送を待つための保持用の保持チャンバ１１６、１１８にウエハを移送することができる。同様に、移送ロボット１１４は、ポート１６６または１６８を介して保持チャンバ１１６または１１８内のウエハにアクセスすることができ、それぞれのポート１７０、１７２、１７４、１７６を介して処理用の処理チャンバ１２４、１２６、１２８、１３０のいずれかに、および／または処理チャンバ１２４、１２６、１２８、１３０のいずれか間でウエハを移送することができ、それぞれのポート１６６、１６８を介してさらなる移送を待つための保持用の保持チャンバ１１６、１１８にウエハを移送することができる。様々なチャンバ内のおよびチャンバ間でのウエハの移送および保持は、ガスおよび圧力制御システムによって提供される低圧または真空環境内で行うことができる。
処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ウエハを処理するための任意の適切なチャンバとすることができる。一部の例では、処理チャンバ１２２は、洗浄プロセスを実行することができ、処理チャンバ１２０は、エッチングプロセスを実行することができ、処理チャンバ１２４、１２６、１２８、１３０は、それぞれのエピタキシャル成長プロセスを実行することができる。処理チャンバ１２２は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＳｉＣｏＮｉ（商標）Ｐｒｅｃｌｅａｎチャンバであってもよい。処理チャンバ１２０は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＳｅｌｅｃｔｒａ（商標）エッチングチャンバであってもよい。
システムコントローラ１９０は、処理システム１００またはその構成要素を制御するために処理システム１００に結合されている。例えば、システムコントローラ１９０は、処理システム１００のチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０の直接制御を使用して、またはチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０に関連付けられたコントローラを制御することによって、処理システム１００の動作を制御することができる。動作において、システムコントローラ１９０は、処理システム１００の性能を調整するために、それぞれのチャンバからのデータ収集およびフィードバックを可能にする。
システムコントローラ１９０は、一般に、中央処理装置（ＣＰＵ）１９２、メモリ１９４、およびサポート回路１９６を含む。ＣＰＵ１９２は、産業環境で使用することができる任意の形態の汎用プロセッサのうちの１つであってもよい。メモリ１９４または非一過性コンピュータ可読媒体は、ＣＰＵ１９２によってアクセス可能であり、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）などのメモリ、フロッピーディスク、ハードディスク、またはローカルもしくはリモートの任意の他の形態のデジタルストレージのうちの１つまたは複数であってもよい。サポート回路１９６は、ＣＰＵ１９２に結合され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを備えることができる。本明細書に開示される様々な方法は、一般に、例えば、ソフトウェアルーチンとしてメモリ１９４（または特定のプロセスチャンバのメモリ）に記憶されたコンピュータ命令コードを実行するＣＰＵ１９２によって、ＣＰＵ１９２の制御下で実施されてもよい。コンピュータ命令コードがＣＰＵ１９２によって実行されると、ＣＰＵ１９２は、チャンバを制御して様々な方法に従ってプロセスを実行する。
他の処理システムは、他の構成であってもよい。例えば、より多くのまたはより少ない処理チャンバが移送装置に結合されてもよい。図示する例では、移送装置は、移送チャンバ１０８、１１０と、保持チャンバ１１６、１１８とを含む。他の例では、より多いもしくはより少ない移送チャンバ（例えば、１つの移送チャンバ）および／またはより多いもしくはより少ない保持チャンバ（例えば、保持チャンバなし）が、処理システムにおける移送装置として実装されてもよい。
図２は、エピタキシャル成長を行うために使用されてもよい処理チャンバ２００の断面図である。処理チャンバ２００は、図１の処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０のうちのいずれか１つであってもよい。本明細書に開示される実施形態に従って変更することができる適切な処理チャンバの非限定的な例には、ＲＰ ＥＰＩリアクタ、Ｅｌｖｉｓチャンバ、およびＬｅｎｎｏｎチャンバが含まれてもよく、これらはすべて、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている。処理チャンバ２００は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ（登録商標）統合処理システムに追加することができる。処理チャンバ２００は、本明細書に記載される様々な実施形態を実施するために利用されるように以下に記載されるが、異なる製造業者からの他の半導体処理チャンバも、本開示に記載される実施形態を実施するために使用されてもよい。
処理チャンバ２００は、チャンバ本体２０２と、サポートシステム２０４と、コントローラ２０６とを含む。チャンバ本体２０２は、上側部分２０８および下側部分２１０を含む。上側部分２０８は、上側ドーム２１２とウエハＷとの間のチャンバ本体２０２内の領域を含む。下側部分２１０は、下側ドーム２１４とウエハＷの底部との間のチャンバ本体２０２内の領域を含む。堆積プロセスは、一般に、上側部分２０８内のウエハＷの上面で行われる。
サポートシステム２０４は、処理チャンバ２００内でのエピタキシャル膜の成長などの所定のプロセスを実行およびモニタするために使用される構成要素を含む。コントローラ２０６は、サポートシステム２０４に結合され、処理チャンバ２００およびサポートシステム２０４を制御するように適合されている。コントローラ２０６は、システムコントローラ１９０、または処理チャンバ２００内のプロセスを制御するためにシステムコントローラ１９０によって制御されるコントローラであってもよい。
処理チャンバ２００は、処理チャンバ２００に配置された構成要素に熱エネルギーを供給するように適合されたランプ２１６などの複数の熱源を含む。例えば、ランプ２１６は、ウエハＷ、サセプタ２１８、および／または予熱リング２２０に熱エネルギーを供給するように適合されていてもよい。下側ドーム２１４は、熱放射の通過を容易にするために、石英などの光学的に透明な材料から形成されていてもよい。ランプ２１６は、上側ドーム２１２ならびに下側ドーム２１４を通して熱エネルギーを供給するように配置されてもよいことが企図される。
チャンバ本体２０２は、その内部に形成された複数のプレナムを含む。プレナムは、キャリアガスなどの１つまたは複数のガス源２２２、ならびに堆積ガスおよびドーパントガスなどの１つまたは複数の前駆体源２２４と流体連結している。例えば、第１のプレナム２２６は、そこを通してチャンバ本体２０２の上側部分２０８に堆積ガス２２８を供給するように適合されていてもよく、第２のプレナム２３０は、上側部分２０８から堆積ガス２２８を排気するように適合されていてもよい。このように、堆積ガス２２８は、ウエハＷの上面に平行に流れることができる。
液体前駆体が使用される場合、処理チャンバ２００は、液体前駆体源２３４と流体連結する液体気化器２３２を含むことができる。液体気化器２３２は、処理チャンバ２００に供給される液体前駆体を気化するために使用される。図示されていないが、液体前駆体源２３４は、例えば、前駆体液体および溶媒液体の１つまたは複数のアンプル、遮断バルブ、および液体流量計（ＬＦＭ）を含んでもよいことが企図される。
基板支持アセンブリ２３６は、チャンバ本体２０２の下側部分２１０に配置されている。基板支持アセンブリ２３６は、処理位置でウエハＷを支持するように示されている。基板支持アセンブリ２３６は、光学的に透明な材料から形成されたサセプタ支持シャフト２３８と、サセプタ支持シャフト２３８によって支持されたサセプタ２１８とを含む。サセプタ支持シャフト２３８のシャフト２４０は、リフトピンコンタクト２４４が結合されたシュラウド２４２内に配置されている。サセプタ支持シャフト２３８は、処理中にウエハＷの回転を容易にするために回転可能である。サセプタ支持シャフト２３８の回転は、サセプタ支持シャフト２３８に結合されたアクチュエータ２４６によって促進される。シュラウド２４２は、一般に、適位置に固定され、したがって、処理中に回転しない。支持ピン２４８は、サセプタ支持シャフト２３８をサセプタ２１８に結合する。
リフトピン２５０は、サセプタ支持シャフト２３８に形成された開口部（ラベル付けされていない）を貫いて配置されている。リフトピン２５０は、垂直方向に作動可能であり、基板Ｗの下面に接触して基板Ｗを（図示されるような）処理位置から基板除去位置まで持ち上げるように適合されている。
予熱リング２２０は、チャンバ本体２０２に結合された下側ライナ２５２に取り外し可能に配置されている。予熱リング２２０は、チャンバ本体２０２の内部容積の周囲に配置され、基板Ｗが処理位置にある間、基板Ｗを取り囲む。予熱リング２２０は、プロセスガスが、予熱リング２２０に隣接する第１のプレナム２２６を通ってチャンバ本体２０２に入るときに、プロセスガスの予熱を容易にする。
上側ドーム２１２の中央窓部分２５４および下側ドーム２１４の底部部分２５６は、石英などの光学的に透明な材料から形成されてもよい。中央窓部分２５４の円周の周りで中央窓部分２５４に係合する上側ドーム２１２の周辺フランジ２５８、底部部分２５６の円周の周りで底部部分２５６に係合する下側ドーム２１４の周辺フランジ２６０はすべて、周辺フランジに近接するＯリング２６２が熱放射に直接さらされるのを防ぐために、不透明な石英から形成されてもよい。周辺フランジ２５８は、石英などの光学的に透明な材料で形成されてもよい。
図３Ａおよび図３Ｂは、一実施形態によるサセプタ３００の走査型電子顕微鏡（ＳＥＭ）画像の断面図およびＳＥＭ画像の上面図である。サセプタ３００は、図２の処理チャンバ２００に配置されたサセプタ２１８であってもよい。サセプタ３００は、サセプタ基板３０２およびコーティング層３０４を含む。サセプタ基板３０２は、グラファイトで形成されている。コーティング層３０４は、炭化ケイ素（ＳｉＣ）で形成されている。グラファイト基板３０２は、炭化ケイ素（ＳｉＣ）のテンドリルが形成された細孔３０６を有する多孔性であってもよい。この炭化ケイ素（ＳｉＣ）の形成により、サセプタ３００の機械的特性の改善がもたらされる。
図４は、一実施形態による、前面５０８および前面５０８の反対側の裏面５１０を有するサセプタ５００を製造するために利用することができる方法４００の流れ図である。図５Ａ、図５Ｂ、および図５Ｃは、方法４００の様々な段階に対応するサセプタ５００の一部分の概略断面図である。図６Ａ、図６Ｂ、図６Ｃ、および図６Ｄは、方法４００に従って製造されたサセプタ５００の斜視図、正面図、拡大正面図、および背面図である。図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図７Ｅ、図７Ｆ、および図７Ｇは、方法４００に従ってサセプタ５００の裏面５１０に施すことができる様々なパターンを示す。サセプタ５００は、図２の処理チャンバ２００に配置されたサセプタ２１８であってもよい。
ブロック４０２において、サセプタ基板５０２が形成される。まず、サセプタ基板５０２は、図５Ａに示すように、任意の適切なグラファイトビレットを円盤状プレートにソーカットし、円盤状プレートの表面を研削することによって準備される。サセプタ基板５０２は、少なくとも９９％の純度を有するグラファイトで形成されてもよい。サセプタ基板５０２は、約１５０ｍｍ～約４００ｍｍ、例えば約３７０ｍｍの直径、および約１ｍｍ～約１５ｍｍ、例えば約３．７０ｍｍの厚さを有することができる。
ブロック４０４において、サセプタ基板５０２は、次いで、サセプタ基板５０２の表面に特定の表面構造を施すための精密機械加工などの表面処理を受けることができる。表面構造は、当技術分野において知られている従来の方法を使用して施すことができる。表面処理中、図５Ｂに示すように、サセプタ５００の前面５０８に、サセプタレッジ５１４内にウエハ（図示せず）を保持するためのポケット５１２が形成される。ポケット５１２は、約１５０ｍｍ～約３００ｍｍ、例えば約３００ｍｍの直径、および約０．３０ｍｍ～約１．００ｍｍ、例えば約０．４０ｍｍの深さを有する円筒状の凹部であってもよい。サセプタレッジ５１４は、約１５ｍｍ～約７０ｍｍ、例えば約３５ｍｍの幅を有してもよい。サセプタの裏面５１０は、平坦かつ平面的な表面に機械加工される。
その後、前面５０８のポケット５１２の表面５１６は、精密機械加工によって、図６Ｂおよび図６Ｃに示すように、グリッドパターン５１８でテクスチャ加工される。グリッドパターン５１８は、約０．２０ｍｍ～約３．００ｍｍ、例えば約０．４３ｍｍの幅、約０．８０ｍｍ～約３．００ｍｍ、例えば約１．１４ｍｍのピッチ、および約０．１０ｍｍ～約５．００ｍｍ、例えば約０．３１ｍｍの深さを有することができる。
ブロック４０４において、裏面５１０も精密機械加工によってテクスチャ加工される。一部の実施形態では、裏面５１０の表面５２０は、パターンで均一にテクスチャ加工される。パターンの一例は、前面５０８のポケット５１２の表面５１６に施されたグリッドパターン５１８と一致するグリッドパターンである。パターンの別の例は、例えば、約０．５０ｍｍ～約３０．００ｍｍ、例えば約３ｍｍの幅、約０．５０ｍｍ～約３．００ｍｍ、例えば約０．８ｍｍのピッチ、および約０．１０ｍｍ～約５．００ｍｍ、例えば約０．３ｍｍの深さを有するストライプパターンである。一部の他の実施形態では、リングパターン５２２が、裏面５１０の表面５２０の外縁部に形成される。リングパターン５２２は、約０．１０ｍｍ～約５．００ｍｍ、例えば約０．３０ｍｍの厚さ、および約５．００ｍｍ～約５０．００ｍｍ、例えば約３５．００ｍｍの幅を有することができる。リングパターン５２２の幅は、前面５０８と裏面５１０との間の構造的差異によって誘発される界面応力を補償するために、前面５０８上のサセプタレッジ５１４の幅と同様であってもよい。一例では、リングパターン５２２は、図７Ａに示すように、切れ目５２４を含む。切れ目５２４は、約５ｍｍ～約４５ｍｍ、例えば約３０ｍｍの幅、約５０ｍｍ～約１２０ｍｍ、例えば約１００ｍｍの長さを有することができる。別の例では、リングパターン５２２は、図７Ｂに示すように、裏面５１０の表面５２０の外縁部に放射状に配置された棒状部分５２６のアレイで形成されている。各棒状部分５２６は、約１０ｍｍ～約５０ｍｍ、例えば約３０ｍｍの長さ、および約０．５０ｍｍ～約５．００ｍｍ、例えば約１．００ｍｍの幅を有することができる。リングパターン５２２は、図７Ｃおよび図７Ｄに示すような他の形状を含んでもよい。一部の他の実施形態では、図７Ｅに示すような複数のリングパターン５２８、図７Ｆに示すような複数の放射状ラインパターン５３０、および図７Ｇに示すような複数のリングパターン５２８と複数の放射状ラインパターン５３０との組合せが、裏面５１０の表面５２０に形成されてもよい。複数のリングパターン５２８はそれぞれ、約１ｍｍ～約２０ｍｍ、例えば約１．６０ｍｍの幅、約０．１ｍｍ～約５ｍｍ、例えば約０．３０ｍｍの深さ、約１５０ｍｍ～約３００ｍｍで変化する直径、および約１ｍｍ～約２０ｍｍ、例えば約１．６０ｍｍの隣接するリングパターン５２８間の半径方向距離を有することができる。複数の放射状ラインパターン５３０はそれぞれ、約１ｍｍ～約２０ｍｍ、例えば約１．６０ｍｍの幅、約０．１ｍｍ～５ｍｍ、例えば約０．３０ｍｍの深さ、約１５０ｍｍ～約３００ｍｍ、例えば約３００ｍｍの長さ、約０．５°～約４５°、例えば約５°の隣接する放射状ラインパターン５３０間の角度を有することができる。
ブロック４０６において、サセプタ基板５０２は、その後、精製処理および塩素化処理を受けることができる。サセプタ基板５０２は、炉内で加熱され、約２０００℃の温度で、窒素ガスでパージされてもよい。塩素ガスを炉内にパージして、グラファイトなどの炭素質材料を塩素化して金属元素不純物を除去することによって、サセプタ基板５０２から金属元素不純物を除去する。精製処理および塩素化処理において、サセプタ基板５０２の不純物レベルを約５ｐｐｍ未満に低減させることができる。
ブロック４０８において、ＣＶＤプロセスによってサセプタ基板５０２上に炭化ケイ素（ＳｉＣ）を共形に堆積させることによって、サセプタ基板５０２上にコーティング層５０４が形成される。有機ケイ素前駆体を用いることによって炭化ケイ素（ＳｉＣ）を堆積させる。コーティング層５０４は、約４０μｍ～約３００μｍ、例えば約８０μｍの厚さを有することができる。
ブロック４１０において、サセプタ基板５０２上にコーティング層５０４を有するサセプタ５００は、その後、品質保証（ＱＡ）検査を受ける。サセプタ５００の最終寸法は、サセプタ５００の表面の離散的な点を感知することによる座標測定機（ＣＭＭ）測定によって決定される。
本発明者らは、上述した方法４００のブロック４０２～４１０に従って製造された裏面５１０に平坦かつ平面的な表面を有する約３．７０ｍｍの厚さのサセプタ５００の反りおよび湾曲を観察し（すなわち、サセプタ５００の裏面５１０をテクスチャ加工するためのブロック４１０を含まない）、それぞれが裏面に平坦かつ平面的な表面を有する約５．００ｍｍの厚さおよび約６．３５ｍｍの厚さのサセプタ５００の反りおよび湾曲の低減はそれぞれ観察されなかった。本発明者らは、裏面５１０に平坦かつ平面的な表面を有する約３．７０ｍｍの厚さのサセプタ５００と比較して、前面５０８のポケット５１２の表面５１６に施されたグリッドパターン５１８と一致するグリッドパターンでテクスチャ加工された裏面５１０を有する約３．７０ｍｍの厚さのサセプタでは反りおよび湾曲が約７５．５％低減され、ストライプパターンでテクスチャ加工された裏面５１０を有する約３．７０ｍｍの厚さのサセプタ５００では反りおよび湾曲が約６４．６％低減されることを観察した。
本明細書に記載される実施形態において、エピタキシャル堆積プロセスにおいてウエハを保持するための炭化ケイ素コーティングされたサセプタは、その裏面がテクスチャ加工されている。サセプタの裏面のテクスチャにより、エピタキシ堆積プロセス中にサセプタ基板とコーティング層との間の界面応力が減少し、サセプタの反りおよび湾曲が低減され、サセプタの平坦性が向上する。
上述した特定の構成は、本開示による平坦なサセプタのいくつかの可能な例示的設計のうちのものであり、本開示によるパターンの可能な構成、仕様などを制限するものではないことに留意されたい。例えば、サセプタの裏面のテクスチャは、上述したパターンに限定されない。他の例では、サセプタの裏面は、エピタキシャルプロセス中に引き起こされるサセプタ基板とコーティング層との間の界面応力を低減するために、他のパターンでテクスチャ加工されてもよい。
上述したことは特定の実施形態を対象としているが、その基本的な範囲から逸脱することなく他のさらなる実施形態が考案されてもよく、その範囲は以下の特許請求の範囲によって決定される。

Claims (20)

  1. ウエハを支持するための処理チャンバ内で使用するためのサセプタであって、
    前面および前記前面の反対側の裏面を有するサセプタ基板と、
    前記サセプタ基板上に堆積させたコーティング層と、
    を備え、
    前記前面が、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを有し、前記ポケットが第１のパターンでテクスチャ加工され、
    前記裏面が第２のパターンでテクスチャ加工されている、
    サセプタ。
  2. 前記第１のパターンが０．２０ｍｍ～３．００ｍｍの幅、０．８０ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するグリッドパターンである、請求項１に記載のサセプタ。
  3. 前記第２のパターンが前記第１のパターンと同一である、請求項２に記載のサセプタ。
  4. 前記第２のパターンが０．５０ｍｍ～３０．００ｍｍの幅、０．５０ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するストライプパターンである、請求項２に記載のサセプタ。
  5. 前記第２のパターンが前記裏面の表面の外縁部に形成されたレッジを含む、請求項２に記載のサセプタ。
  6. 前記サセプタ基板がグラファイトを含む、請求項１に記載のサセプタ。
  7. 前記サセプタ基板が１５０ｍｍ～４００ｍｍの直径、および１ｍｍ～１５ｍｍの厚さを有する円盤状プレートである、請求項１に記載のサセプタ。
  8. 前記ポケットが１５０ｍｍ～３００ｍｍの直径、および０．３０ｍｍ～１．００ｍｍの深さを有する円筒状の凹部である、請求項１に記載のサセプタ。
  9. 前記コーティング層が炭化ケイ素（ＳｉＣ）を含む、請求項１に記載のサセプタ。
  10. 処理チャンバであって、
    １つまたは複数のガス源と流体連結するチャンバ本体と、
    サセプタを備える基板支持アセンブリであり、前記サセプタが、
    前面および前記前面の反対側の裏面を有するサセプタ基板、および
    前記サセプタ基板上に堆積させたコーティング層、
    を備え、
    前記前面が、処理チャンバ内で処理されるウエハを保持するように構成されたポケットを有し、前記ポケットが第１のパターンでテクスチャ加工され、
    前記裏面が第２のパターンでテクスチャ加工されている、
    基板支持アセンブリと、
    を備える、処理チャンバ。
  11. 前記第１のパターンが０．２０ｍｍ～３．００ｍｍの幅、０．８０ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するグリッドパターンである、請求項１０に記載の処理チャンバ。
  12. 前記第２のパターンが前記第１のパターンと同一である、請求項１１に記載の処理チャンバ。
  13. 前記第２のパターンが０．５０ｍｍ～３０．００ｍｍの幅、０．５ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するストライプパターンである、請求項１１に記載の処理チャンバ。
  14. 前記第２のパターンが前記裏面の表面の外縁部に形成されたレッジを備える、請求項１１に記載の処理チャンバ。
  15. 前記サセプタ基板がグラファイトを含み、
    前記コーティング層が炭化ケイ素（ＳｉＣ）を含む、
    請求項１に記載のサセプタ。
  16. ウエハを支持するための処理チャンバ内で使用するためのサセプタを製造するための方法であって、
    前面および前記前面の反対側の裏面を有するサセプタ基板を形成するステップと、
    処理チャンバ内で処理されるウエハを保持するように構成されたポケットを形成するステップと、
    前記ポケットを第１のパターンでテクスチャ加工するステップと、
    前記裏面を第２のパターンでテクスチャ加工するステップと、
    前記サセプタ基板上にコーティング層を形成するステップと、
    を含む、方法。
  17. 前記第１のパターンが０．２０ｍｍ～３．００ｍｍの幅、０．８０ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するグリッドパターンである、請求項１６に記載の方法。
  18. 前記第２のパターンが前記第１のパターンと同一である、請求項１７に記載の方法。
  19. 前記第２のパターンが０．５０ｍｍ～３０．００ｍｍの幅、０．５０ｍｍ～３．００ｍｍのピッチ、および０．１０ｍｍ～５．００ｍｍの深さを有するストライプパターンである、請求項１７に記載の方法。
  20. 前記第２のパターンが前記裏面の表面の外縁部に形成されたレッジを含む、請求項１７に記載の方法。
JP2023515845A 2020-09-10 2021-07-27 平坦な炭化ケイ素サセプタのための裏面設計 Pending JP2023540788A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063076786P 2020-09-10 2020-09-10
US63/076,786 2020-09-10
US202063085528P 2020-09-30 2020-09-30
US63/085,528 2020-09-30
US17/191,786 US20220076988A1 (en) 2020-09-10 2021-03-04 Back side design for flat silicon carbide susceptor
US17/191,786 2021-03-04
PCT/US2021/043303 WO2022055624A1 (en) 2020-09-10 2021-07-27 Back side design for flat silicon carbide susceptor

Publications (1)

Publication Number Publication Date
JP2023540788A true JP2023540788A (ja) 2023-09-26

Family

ID=80469296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023515845A Pending JP2023540788A (ja) 2020-09-10 2021-07-27 平坦な炭化ケイ素サセプタのための裏面設計

Country Status (7)

Country Link
US (1) US20220076988A1 (ja)
EP (1) EP4211715A1 (ja)
JP (1) JP2023540788A (ja)
KR (1) KR20230061548A (ja)
CN (1) CN115885377A (ja)
TW (1) TW202225470A (ja)
WO (1) WO2022055624A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336369B2 (ja) * 2019-11-25 2023-08-31 株式会社Ｓｃｒｅｅｎホールディングス 基板支持装置、熱処理装置、基板支持方法、熱処理方法
US20240014065A1 (en) * 2022-07-08 2024-01-11 Applied Materials, Inc. Flat susceptor with grid pattern and venting grooves on surface thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5551983A (en) * 1994-11-01 1996-09-03 Celestech, Inc. Method and apparatus for depositing a substance with temperature control
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
US7070660B2 (en) * 2002-05-03 2006-07-04 Asm America, Inc. Wafer holder with stiffening rib
US7255775B2 (en) * 2002-06-28 2007-08-14 Toshiba Ceramics Co., Ltd. Semiconductor wafer treatment member
EP1588404A2 (en) * 2003-01-17 2005-10-26 General Electric Company Wafer handling apparatus
US20050217585A1 (en) * 2004-04-01 2005-10-06 Blomiley Eric R Substrate susceptor for receiving a substrate to be deposited upon
US8603248B2 (en) * 2006-02-10 2013-12-10 Veeco Instruments Inc. System and method for varying wafer surface temperature via wafer-carrier temperature offset
DE112008003277T5 (de) * 2007-12-06 2011-01-05 Shin-Etsu Handotai Co., Ltd. Suszeptor für das Dampfphasenwachstum und Dampfphasenwachstumsvorrichtung
KR20120077246A (ko) * 2010-12-30 2012-07-10 주식회사 티씨케이 휨 방지 서셉터
KR20120079315A (ko) * 2011-01-04 2012-07-12 주식회사 엘지실트론 화학 기상 증착 장치용 서셉터
DE102011055061A1 (de) * 2011-11-04 2013-05-08 Aixtron Se CVD-Reaktor bzw. Substrathalter für einen CVD-Reaktor
JP6196246B2 (ja) * 2013-02-06 2017-09-13 東洋炭素株式会社 炭化ケイ素−炭化タンタル複合材及びサセプタ
US9814099B2 (en) * 2013-08-02 2017-11-07 Applied Materials, Inc. Substrate support with surface feature for reduced reflection and manufacturing techniques for producing same
US20150292815A1 (en) * 2014-04-10 2015-10-15 Applied Materials, Inc. Susceptor with radiation source compensation
TWI734668B (zh) * 2014-06-23 2021-08-01 美商應用材料股份有限公司 在ｅｐｉ腔室中的基材熱控制
EP3626865A1 (en) * 2018-09-20 2020-03-25 Heraeus GMSI LLC Susceptor and method for manufacturing the same

Also Published As

Publication number Publication date
EP4211715A1 (en) 2023-07-19
KR20230061548A (ko) 2023-05-08
CN115885377A (zh) 2023-03-31
WO2022055624A1 (en) 2022-03-17
US20220076988A1 (en) 2022-03-10
TW202225470A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
US10053778B2 (en) Cooling pedestal with coating of diamond-like carbon
US8317449B2 (en) Multiple substrate transfer robot
JP2023540788A (ja) 平坦な炭化ケイ素サセプタのための裏面設計
JP2009513027A (ja) 半導体処理チャンバ
US20070148607A1 (en) Vertical boat and vertical heat processing apparatus for semiconductor process
EP1732111A1 (en) Susceptor
JP6602922B2 (ja) 裏面パッシベーションのための装置及び方法
WO2021087002A1 (en) Process kit for improving edge film thickness uniformity on a substrate
WO2023282982A1 (en) Coated substrate support assembly for substrate processing
US20230167581A1 (en) Wafer edge temperature correction in batch thermal process chamber
JP3024940B2 (ja) 基板処理方法及びｃｖｄ処理方法
JP7438399B2 (ja) バッチ熱処理チャンバ
US20210040643A1 (en) Susceptor, method for producing epitaxial substrate, and epitaxial substrate
US20240014065A1 (en) Flat susceptor with grid pattern and venting grooves on surface thereof
EP1609171A2 (en) Wafer carrier having improved processing characteristics
JP7220844B2 (ja) ＳｉＣ多結晶基板の製造方法
CN216793619U (zh) 一种新型碳化硅衬底的前处理设备
JP7371510B2 (ja) 成膜方法および基板の製造方法
US20230386874A1 (en) Substrate supports, semiconductor processing systems, and material layer deposition methods

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240520