JP2023528762A - Ｚｚ相互作用を低減するための複共振結合アーキテクチャ - Google Patents

Abstract

ＺＺ相互作用を低減しながらＺＸ相互作用を持続させるための複共振結合器を促進するシステムおよび技術が提供される。様々な実施形態において、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができ、複共振アーキテクチャは、第１の量子ビットを第２の量子ビットに結合することができる。

Description

本開示は、概して、超伝導量子ビットに関し、より詳細には、ＺＸ相互作用を介して交差共鳴ゲートを有効化しながら、超伝導量子ビットの間のＺＺ相互作用を低減する複共振結合アーキテクチャに関する。

量子コンピューティング・システムは、様々な配置構成の超伝導量子ビットから構成され得る。様々なインスタンスにおいて、量子ビットは、固定動作周波数を有することができ（たとえば、単一のジョセフソン接合を有するトランズモン量子ビットは、固定動作周波数を有することができる）、任意の適切な量子コンピューティング基板上で二次元アレイに配置構成することができる。様々な態様において、そのような二次元アレイ内の任意の量子ビットは、その最近接量子ビットの一部もしくはすべてまたはその両方、あるいは、その第二近接量子ビットの一部もしくはすべてまたはその両方に結合することができる。

従来、量子ビットは、固定周波数マイクロ波共振器（たとえば、バス共振器）を介してともに結合されている。すなわち、第１の量子ビットおよび第２の量子ビットは従来、単一の固定周波数共振器によって結合されており、単一の固定周波数共振器の第１の端部が、第１の量子ビットに容量的に結合され、単一の固定周波数共振器の第２の端部が、第２の量子ビットに容量的に結合される。そのような結合は、第１の量子ビットおよび第２の量子ビットが、交差共鳴からの高いコヒーレンスまたは強いＺＸ相互作用あるいはその両方を呈することを可能にし、これによって、量子コンピューティング・システム全体の機能を改善することができる。様々なインスタンスにおいて、そのような交差共鳴相互作用に基づいて、５０を超える量子ビットを備える量子ビット・デバイスが成功裏に実装されており、量子ビットは、近接する量子ビットの周波数におけるマイクロ波トーンによって駆動される。

しかしながら、従来の結合器の重大な欠点は、それらが、結合された量子ビット間に常時オンＺＺ相互作用をもたらすことである。この弱いＺＺエラーは従来通りに結合された任意の量子ビット対の間で累積し、２量子ビット・ゲートに使用される所望の交差共鳴メカニズムを劣化させる。言い換えれば、このＺＺエラーは、量子コンピューティング・システムの有効性または効率あるいはその両方を阻害する。常時オンＺＺエラーに対処するための従来のシステムまたは技術あるいはその両方は、エコー法および調整可能周波数結合要素を含む。エコー法は、追加のパルスを使用してＺＺ相互作用を相殺することを含む。しかしながら、これらのパルスは、実装するのに時間を必要とし、有限コヒーレンス時間に起因してコヒーレンス・バジェットを大きく消耗する可能性がある。調整可能周波数結合器を使用して、ＺＺ相互作用を低減または排除あるいはその両方を行うことができる。しかしながら、量子コンピューティング・システムに調整可能周波数要素を追加する結果として、多くの場合、コヒーレンスが劣化する。言い換えれば、常時オンＺＺ相互作用を低減するための従来のシステムまたは技術あるいはその両方は、コヒーレンス時間に対応する悪影響を及ぼす。

様々なインスタンスにおいて、本発明の実施形態は、従来技術におけるこれらの課題のうちの１つまたは複数を解決することができる。

以下は、本発明の１つまたは複数の実施形態の基本的な理解を提供するための概要を提示する。この概要は、主要なもしくは重要な要素を識別するようには意図されておらず、または、特定の実施形態の任意の範囲もしくは特許請求項の任意の範囲を画定するようにも意図されていない。その唯一の目的は、後に提示されるより詳細な説明への前置きとして構想を簡略化された形態で提示することである。本明細書において記載されている１つまたは複数の実施形態において、ＺＺ相互作用低減のための複共振結合アーキテクチャを促進するデバイス、システム、コンピュータ実施方法、装置、またはコンピュータ・プログラム製品あるいはその組合せが説明される。

１つまたは複数の実施形態によれば、デバイスが提供される。デバイスは、第１の量子ビット、第２の量子ビット、および複共振アーキテクチャを備えることができる。様々な態様において、複共振アーキテクチャは、第１の量子ビットを第２の量子ビットに容量的に結合する第１の共振器と、第１の量子ビットを第２の量子ビットに容量的に結合する第２の共振器とを備えることができる。様々な実施形態において、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。様々な事例において、第１の共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の共振周波数を有することができる。様々な態様において、第２の共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の共振周波数を有することができる。様々な実施形態において、第１の共振器および第２の共振器は、λ／２共振器とすることができ、第１の共振器と第２の共振器とは並列とすることができる。様々な実施形態において、第１の共振周波数は、約３ギガヘルツ（ＧＨｚ）とすることができ、第２の共振周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚとすることができる。様々なインスタンスにおいて、第１の共振周波数、第２の共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

１つまたは複数の実施形態によれば、デバイスが提供される。デバイスは、第１の量子ビット、第２の量子ビット、および複共振アーキテクチャを備えることができる。様々な態様において、複共振アーキテクチャは、共振器を備えることができる。様々なインスタンスにおいて、共振器の第１の端部は、第１の量子ビットおよび第２の量子ビットに容量的に結合することができる。様々な態様において、共振器の第２の端部は、接地に結合することができる。様々な実施形態において、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。様々な事例において、共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の高調波周波数を有することができる。様々な態様において、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の高調波周波数を有することができる。様々な実施形態において、共振器は、λ／４共振器とすることができる。様々な実施形態において、第１の高調波周波数は、約２ギガヘルツ（ＧＨｚ）とすることができ、第２の高調波周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚとすることができる。様々なインスタンスにおいて、第１の高調波周波数、第２の高調波周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

１つまたは複数の実施形態によれば、デバイスが提供される。デバイスは、第１の量子ビット、第２の量子ビット、および複共振アーキテクチャを備えることができる。様々な態様において、複共振アーキテクチャは、共振器および差動ダイレクト・カプラを備えることができる。様々なインスタンスにおいて、共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができ、差動ダイレクト・カプラは、第１の量子ビットを第２の量子ビットに容量的に結合することができる。様々な事例において、差動ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの対向するパッドを容量的に結合することができる。様々な実施形態において、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。様々な事例において、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を有することができる。様々な実施形態において、共振器は、λ／２共振器とすることができ、共振器と差動ダイレクト・カプラとは並列とすることができる。様々な実施形態において、共振周波数は、約６ギガヘルツ（ＧＨｚ）とすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚとすることができる。様々なインスタンスにおいて、共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

１つまたは複数の実施形態によれば、デバイスが提供される。デバイスは、第１の量子ビット、第２の量子ビット、および複共振アーキテクチャを備えることができる。様々な態様において、複共振アーキテクチャは、共振器およびダイレクト・カプラを備えることができる。様々なインスタンスにおいて、共振器の第１の端部は、第１の量子ビットおよび第２の量子ビットに容量的に結合することができ、共振器の第２の端部は接地に結合することができる。様々な態様において、ダイレクト・カプラは、第１の量子ビットを第２の量子ビットに容量的に結合することができる。様々な事例において、ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの共通のパッドを容量的に結合することができる。様々な実施形態において、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。様々な事例において、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を有することができる。様々な実施形態において、共振器は、λ／４共振器とすることができる。様々な実施形態において、共振周波数は、約６ギガヘルツ（ＧＨｚ）とすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚとすることができる。様々なインスタンスにおいて、共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

１つまたは複数の実施形態によれば、装置が提供される。装置は、第１の動作周波数を有する第１のトランズモン量子ビットと、第２の動作周波数を有する第２のトランズモン量子ビットと、複共振アーキテクチャとを備えることができる。様々な態様において、複共振アーキテクチャは、第１のトランズモン量子ビットを第２のトランズモン量子ビットに容量的に結合することができる。様々なインスタンスにおいて、複共振アーキテクチャは、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の共振周波数を有することができ、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の共振周波数を有することができる。様々な実施形態において、複共振アーキテクチャは、第１のトランズモン量子ビットおよび第２のトランズモン量子ビットに容量的に結合されている第１のλ／２共振器を備えることができ、第１のλ／２共振器は、第１の共振周波数を呈する。様々なインスタンスにおいて、複共振アーキテクチャは、第１のトランズモン量子ビットおよび第２のトランズモン量子ビットに容量的に結合されている第２のλ／２共振器を備えることができ、第２のλ／２共振器は、第２の共振周波数を呈する。様々な事例において、第１のλ／２共振器と第２のλ／２共振器とは並列とすることができる。様々な他の実施形態において、複共振アーキテクチャは、λ／４共振器を備えることができる。様々なインスタンスにおいて、λ／４共振器の第１の端部は、第１のトランズモン量子ビットの結合キャパシタと第２のトランズモン量子ビットの結合キャパシタとの間に結合することができ、λ／４共振器の第２の端部は接地に短絡することができる。様々な事例において、λ／４共振器の第１の高調波は、第１の共振周波数とすることができ、λ／４共振器の第２の高調波は、第２の共振周波数とすることができる。

上述したように、固定周波数量子ビットの対は、従来、固定周波数マイクロ波共振器を介してともに結合されている。具体的には、第１の量子ビットおよび第２の量子ビットについて、固定周波数マイクロ波共振器の第１の端部が、第１の量子ビットに容量的に結合され、固定周波数マイクロ波共振器の第２の端部が、第２の量子ビットに容量的に結合される。そのような結合構造は、第１の量子ビットと第２の量子ビットとの間の高いコヒーレンスまたは強いＺＸ相互作用あるいはその両方をもたらすことができる。しかしながら、そのような結合構造はまた、第１の量子ビットと第２の量子ビットとの間の常時オンＺＺ相互作用も生じる。このＺＺ相互作用は、第１の量子ビットおよび第２の量子ビットを含む量子コンピューティング・システムの性能に悪影響を及ぼす可能性がある。したがって、このＺＺ相互作用の排除、最小化、抑制、または低減あるいはその組合せによって、量子コンピューティング・システムの機能を改善することができる。

上記で説明したように、ＺＺ相互作用を抑制または低減あるいはその両方を行うための２つの主な従来のシステムまたは技術あるいはその両方が存在する。第１の従来のシステムまたは技術あるいはその両方は、エコー法である。エコー法は、ＺＺ相互作用を中和、相殺、または破壊的に干渉あるいはその組合せを行うために、量子コンピューティング・システムに追加のパルスを注入することを含む。しかしながら、これらのパルスを注入するには時間が必要であり、これらのパルスを注入するのに費やされる時間は、量子コンピューティング・システムのコヒーレンス・バジェットを消耗する可能性がある。ＺＺ相互作用に対処するための第２の従来のシステムまたは技術あるいはその両方は、調整可能周波数要素を使用することである。調整可能周波数要素を量子コンピューティング・システムに導入することによって、ＺＺ相互作用を排除または低減あるいはその両方を行うことができる。しかしながら、調整可能周波数要素の使用または複雑性あるいはその両方によって、対応するコヒーレンス劣化が導入される。言い換えれば、従来のシステムまたは技術あるいはその両方は、コヒーレンス時間の低減を代償に量子ビットの結合された対の間のＺＺ相互作用を低減する。

本発明の様々な実施形態は、従来技術におけるこれらの課題のうちの１つまたは複数を解決することができる。様々な態様において、本発明の実施形態は、第１の量子ビットを第２の量子ビットに結合することができる複共振結合アーキテクチャを提供することができる。様々なインスタンスにおいて、そのような複共振結合アーキテクチャは、第１の量子ビットと第２の量子ビットとの間の結合強度またはＺＸ相互作用あるいはその両方を低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を低減することができる。様々なインスタンスにおいて、そのような複共振結合アーキテクチャは、固定周波数要素または調整不能要素あるいはその両方を備えることができ、したがって、複共振結合アーキテクチャは、通常、調整可能周波数要素に付随するコヒーレンス劣化が量子コンピューティング・システムに導入されることを回避することができる。その上、そのような複共振結合アーキテクチャは、様々な態様において、量子コンピューティング・システムにエコーを注入する必要性を省くことができる。言い換えれば、本発明の様々な実施形態は、従来のシステムまたは技術あるいはその両方とは異なり、コヒーレンス時間の対応する低減を導入することなく、結合されている量子ビット間のＺＺ相互作用を低減することができる複共振結合アーキテクチャを提供することができる。

様々な複共振結合アーキテクチャが、これらの改善された結果を達成するために実装されることができる。第１の動作周波数を有する第１の量子ビットおよび第２の動作周波数を有する第２の量子ビットを考察する。いくつかの実施形態において、複共振結合アーキテクチャは、第１のλ／２共振器および第２のλ／２共振器を含むことができる。様々なインスタンスにおいて、第１のλ／２共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、第１のλ／２共振器の第２の端部は、第２の量子ビットの第１の結合キャパシタに結合することができる。同様に、第２のλ／２共振器の第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、第２のλ／２共振器の第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。言い換えれば、第１のλ／２共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができ、第２のλ／２共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができ、結果、第１のλ／２共振器と第２のλ／２共振器とは並列になる。様々なインスタンスにおいて、第１のλ／２共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の共振周波数を呈することができる。様々な態様において、第２のλ／２共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の共振周波数を呈することができる。その上、様々な態様において、第１の共振周波数および第２の共振周波数は、固定することができる。様々な実施形態において、そのような複共振結合アーキテクチャは、第１の量子ビットと第２の量子ビットとの間の結合強度または交差共鳴ゲート速度あるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振結合アーキテクチャは、コヒーレンス劣化が導入されることを回避することができる（たとえば、エコーまたは調整可能周波数要素を必要としないことができる）。

他の実施形態において、複共振結合アーキテクチャは、λ／４共振器を含むことができる。様々な態様において、λ／４共振器の第１の端部は、第１の量子ビットの結合キャパシタに結合することができ、λ／４共振器の第１の端部は、第２の量子ビットの結合キャパシタにも結合することができる。すなわち、様々な態様において、λ／４共振器の第１の端部は、第１の量子ビットと第２の量子ビットの両方に容量的に結合することができる。様々なインスタンスにおいて、λ／４共振器の第２の端部は、接地に結合することができる。様々な態様において、λ／４共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の高調波周波数を呈することができる。様々なインスタンスにおいて、λ／４共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の高調波周波数を呈することができる。その上、様々な態様において、第１の高調波周波数および第２の高調波周波数は、固定することができる。様々な実施形態において、そのような複共振結合アーキテクチャは、第１の量子ビットと第２の量子ビットとの間の結合強度または交差共鳴ゲート速度あるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振結合アーキテクチャは、コヒーレンス劣化が導入されることを回避することができる（たとえば、エコーまたは調整可能周波数要素を必要としないことができる）。

さらに他の実施形態において、複共振結合アーキテクチャは、λ／２共振器および差動ダイレクト・カプラを含むことができる。様々なインスタンスにおいてλ／２共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、λ／２共振器の第２の端部は、第２の量子ビットの第１の結合キャパシタに結合することができる。同様に、差動ダイレクト・カプラの第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、差動ダイレクト・カプラの第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。言い換えれば、λ／２共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができ、差動ダイレクト・カプラは、第１の量子ビットを第２の量子ビットに容量的に結合することができ、結果、λ／２共振器と差動ダイレクト・カプラとは並列になる。様々な態様において、差動ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの対向するパッドを結合することができる。様々なインスタンスにおいて、λ／２共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を呈することができる。その上、様々な態様において、共振周波数は、固定することができる。様々な実施形態において、そのような複共振結合アーキテクチャは、第１の量子ビットと第２の量子ビットとの間の結合強度または交差共鳴ゲート速度あるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振結合アーキテクチャは、コヒーレンス劣化が導入されることを回避することができる（たとえば、エコーまたは調整可能周波数要素を必要としないことができる）。

さらに他の実施形態において、複共振結合アーキテクチャは、λ／４共振器およびダイレクト・カプラを含むことができる。様々な態様において、λ／４共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、λ／４共振器の第１の端部は、第２の量子ビットの第１の結合キャパシタにも結合することができる。すなわち、様々な態様において、λ／４共振器の第１の端部は、第１の量子ビットと第２の量子ビットの両方に容量的に結合することができる。様々なインスタンスにおいて、λ／４共振器の第２の端部は、接地に結合することができる。様々な事例において、ダイレクト・カプラの第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、ダイレクト・カプラの第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。様々な事例において、ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの共通のパッドを結合することができる。様々な態様において、λ／４共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を呈することができる。その上、様々な態様において、共振周波数は、固定することができる。様々な実施形態において、そのような複共振結合アーキテクチャは、第１の量子ビットと第２の量子ビットとの間の結合強度または交差共鳴ゲート速度あるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振結合アーキテクチャは、コヒーレンス劣化が導入されることを回避することができる（たとえば、エコーまたは調整可能周波数要素を必要としないことができる）。

したがって、本発明の様々な実施形態は、従来のシステムまたは技術あるいはその両方とは異なり、コヒーレンス時間を対応して低減することなく、結合されている量子ビット間のＺＺ相互作用を低減することができる複共振結合アーキテクチャを提供することができる。したがって、本発明の様々な実施形態は、従来技術にまさる明確な技術的改善を構成する。

本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する２つの共振器を含む例示的な非限定的システムのブロック図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する１つの共振器を含む例示的な非限定的システムのブロック図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する共振器および差動ダイレクト・カプラを含む例示的な非限定的システムのブロック図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する共振器およびダイレクト・カプラを含む例示的な非限定的システムのブロック図である。 本明細書に記載されている１つまたは複数の実施形態によって促進されるＺＺ相互作用低減を示す例示的な非限定的グラフを示す図である。 本明細書に記載されている１つまたは複数の実施形態によって促進されるＺＺ相互作用低減を示す例示的な非限定的グラフを示す図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する例示的な非限定的量子ビット・アレイのブロック図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する２つの共振器を含む例示的な非限定的方法の流れ図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する１つの共振器を含む例示的な非限定的方法の流れ図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する共振器および差動ダイレクト・カプラを含む例示的な非限定的方法の流れ図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する共振器およびダイレクト・カプラを含む例示的な非限定的方法の流れ図である。 本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進する例示的な非限定的方法の流れ図である。 本明細書において記載されている１つまたは複数の実施形態を促進することができる例示的な非限定的動作環境のブロック図である。

以下の詳細な説明は、例示に過ぎず、実施形態もしくは応用形態またはその両方あるいは実施形態の使用を限定するようには意図されていない。さらに、先行する背景または概要の節、あるいは詳細な説明の節において提示されている、任意の表現または暗示されている情報によって制約されることは意図されていない。

ここで、図面を参照して、１つまたは複数の実施形態を説明する。図面において、全体を通じて同様の参照符号が同様の要素を参照するために使用されている。以下の記載において、説明を目的として、１つまたは複数の実施形態のより完全な理解を提供するために、多数の具体的な詳細が記載される。しかしながら、様々な事例において、１つまたは複数の実施形態をこれらの特定の詳細なしに実践することができることは明らかである。

従来のシステムまたは技術あるいはその両方におけるような、固定周波数バス共振器によって結合されている２つのトランズモン量子ビットを考察する。結合強度は、交換結合Ｊによって定量化することができ、これは以下によって与えることができる。

式中、Δ_１は、第１のトランズモン量子ビットの動作周波数と固定周波数バス共振器の共振周波数との間の差であり、Δ_２は、第２のトランズモン量子ビットの動作周波数と固定周波数バス共振器の共振周波数との間の差であり、ｇ_１は、固定周波数バス共振器に対する第１のトランズモン量子ビットの結合強度であり、ｇ_２は、固定周波数バス共振器に対する第２のトランズモン量子ビットの結合強度である。また、ダイレクト・カプラ、すなわち、約５ＧＨｚの典型的なトランズモン量子ビット周波数において量子ビット周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）によって結合されている２つのトランズモン量子ビットを考察する。この事例において、量子ビット結合はまた、ダイレクト・カプラの幾何学的形状によって設定されるＪの特定の値によって与えられる。これら両方のインスタンスにおいて、これらの従来通りに結合されている量子ビット（たとえば、単一の固定周波数マイクロ波共振器によって結合されているかまたはダイレクト・カプラによって結合されている２つの量子ビット）のハミルトニアンＨは、以下の式によって記述することができる。

式中、ｉは、第１のトランズモン量子ビットまたは第２のトランズモン量子ビットを表すために１または２の値をとることができ、ω_ｉは、ｉ番目のトランズモン量子ビットの共振周波数であり、

はｉ番目のトランズモン量子ビットにおける励起の数を示し、α_ｉはｉ番目のトランズモン量子ビットの非調和性であり、

は量子ビット１と２との間の交換結合を表す（

はｉ番目の量子ビットの消滅演算子であり、

はｉ番目の量子ビットの生成演算子である）。このハミルトニアンにおいて、常時オンＺＺ相互作用には、以下のように与えることができる。

式中、Δは、２つの量子ビットの間の離調であり、すべての他の記号は、上記２つの式において定義されている。これは、２つのトランズモン量子ビットの｜００〉および｜１１〉の状態エネルギーの合計が、｜０１〉および｜１０〉の状態エネルギーの合計とは異なるという事実から生じる。２つのトランズモン量子ビットの間のＺＺ相互作用が低いことが望ましいが、２つのトランズモン量子ビットの間の結合強度が高いことも望ましい。これは、逆に、量子ビット１から２へのＺＸ相互作用（たとえば、交差共鳴の強度）が、以下によって与えられるためである。

式中、Ｊ、α_１、およびΔは上記で定義した通りであり、Ω_１は量子ビット１に加えられる交差共鳴駆動強度である。上記の式によって示すように、ＺＸとＺＺとの比を増大させる（すなわち、望ましい相互作用と望ましくない相互作用との比を増大させる）ための１つの方法は、Ｊを低減することになる。しかしながら、これによって、ゲート動作の全体的な時間が増大し、したがって、コヒーレンスの損失に起因して忠実度が劣化する結果となる。

上記で言及したように、ＺＸ相互作用も低減、抑制、排除、または最小化あるいはその組合せを行うことなく、ＺＺ相互作用を低減、抑制、排除、または最小化あるいはその組合せを行うための従来のシステムまたは技術あるいはその両方は、エコー法または調整可能周波数要素あるいはその両方を実施する。エコー法は、ＺＺ相互作用を中和、相殺、無効化、補正、または破壊的に干渉あるいはその組合せを行うために、量子コンピューティング・システムに複数のパルス信号を注入することを含む。しかしながら、そのようなパルス信号を量子コンピューティング・システムに注入するには時間が必要であり、その時間は、量子コンピューティング・システムのすでに制限されているコヒーレンス・バジェットを消耗する可能性がある。調整可能周波数要素を使用して、ＺＺ相互作用を改善することができる。しかしながら、調整可能周波数要素も、コヒーレンス劣化と関連付けられる。したがって、従来のシステムまたは技術あるいはその両方は、コヒーレンス時間の低減を代償にＺＺ相互作用を低減する。しかしながら、本発明の様々な実施形態は、コヒーレンス時間のこの対応する低減なしに、ＺＺ相互作用を低減することができる。

本発明の様々な実施形態の発明者らは、様々なインスタンスにおいて、第２の結合器モードを組み込むことによって、有限のＪを維持しながらＺＺ相互作用を低減または相殺あるいはその両方を行うことができることを認めた。様々なインスタンスにおいて、第２の結合器モードが組み込まれるときのハミルトニアンＨは、以下の式によって記述することができる。

式中、ｉは、第１のトランズモン量子ビットまたは第２のトランズモン量子ビットを表すために１または２の値をとることができ、ω_ｉ、α_ｉ、

、

は上記で定義されており、ｊは第１のトランズモン量子ビットを第２のトランズモン量子ビットに結合する共振器モードの数にわたって合計されており、γ_ｊは共振器モードの周波数であり、

は、共振器モードにおける励起の数であり、ｇ_ｉｊは、ｉ番目のトランズモン量子ビットと結合器モードｊとの間の結合を示し、

は、ｉ番目のトランズモン量子ビットと結合器モードｊとの間の交換を表す。この式において、残りのＪ_０の結合項は、存在する場合はダイレクト・カプラに起因する。

本発明の様々な実施形態は、有限の交換結合Ｊを維持しながら、コヒーレンス時間の対応する低減なしに、２つの量子ビット間のＺＺ相互作用を低減することができる複共振結合アーキテクチャを提供することができる。再び、第１の動作周波数を有する第１の量子ビットおよび第２の動作周波数を有する第２の量子ビットを考察する。様々な態様において、複共振アーキテクチャは、第１の量子ビットを第２の量子ビットに容量的に結合することができる。様々なインスタンスにおいて、複共振アーキテクチャは、第１の動作周波数よりも高く、第２の動作周波数よりも高い第１の極を有することができる。様々なインスタンスにおいて、複共振アーキテクチャは、第１の動作周波数よりも低く、第２の動作周波数よりも低い第２の極を有することができる。様々な事例において、複共振アーキテクチャは、第２の極ではなく、直接結合項（たとえば、第１の量子ビットを第２の量子ビットに容量的に結合するダイレクト・カプラ）を有することができる。様々なインスタンスにおいて、複共振アーキテクチャは、量子ビット周波数の第１のセットにおいてゼロＺＺ相互作用およびゼロ交換結合Ｊを呈することができる。様々な態様において、複共振アーキテクチャは、量子ビット周波数の第２のセットにおいてゼロＺＺ相互作用および非ゼロ交換結合Ｊを呈することができる。様々な事例において、複共振アーキテクチャは、調整不可能であり得る。

様々な実施形態において、複共振アーキテクチャは、第１の共振器および第２の共振器を備えることができる。様々なインスタンスにおいて、第１の共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができる。すなわち、第１の共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、第１の共振器の第２の端部は、第２の量子ビットの第１の結合キャパシタに結合することができる。同様に、第２の共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができる。すなわち、第２の共振器の第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、第２の共振器の第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。様々なインスタンスにおいて、第１の共振器は、第２の共振器と並列とすることができる。様々な態様において、第１の共振器と第２の共振器は両方とも、λ／２共振器とすることができる。様々なインスタンスにおいて、第１の共振器は、第１の量子ビットの第１の動作周波数よりも低く、第２の量子ビットの第２の動作周波数よりも低い第１の共振周波数を有することができる。様々な事例において、第２の共振器は、第１の量子ビットの第１の動作周波数よりも高く、第２の量子ビットの第２の動作周波数よりも高い第２の共振周波数を有することができる。様々なインスタンスにおいて、第１の共振周波数は、約３ＧＨｚとすることができ、第２の共振周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚの範囲内とすることができる。様々なインスタンスにおいて、第１の共振器または第２の共振器あるいはその両方は、調整不可能であり得る。様々な態様において、そのような複共振アーキテクチャは、第１の量子ビットと第２の量子ビットとの間のＺＸ相互作用または交換結合Ｊあるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振アーキテクチャは、多パルス・エコーを実施することなく、または、調整可能周波数要素なしに、あるいはその両方で、この結果を達成することができる。したがって、そのような複共振アーキテクチャは、様々なインスタンスにおいて、従来のシステムまたは技術あるいはその両方に付随するコヒーレンス劣化なしにＺＺ相互作用を低減することができる。

様々な他の実施形態において、複共振アーキテクチャは共振器を備えることができる。様々なインスタンスにおいて、共振器の第１の端部は、第１の量子ビットの結合キャパシタに容量的に結合することができ、第２の量子ビットの結合キャパシタに容量的に結合することができる。すなわち、共振器の第１の端部は、第１の量子ビットと第２の量子ビットの両方に容量的に結合することができる。様々なインスタンスにおいて、共振器の第２の端部は、接地に結合することができる。様々な態様において、共振器は、λ／４共振器とすることができる。様々なインスタンスにおいて、共振器は、第１の量子ビットの第１の動作周波数よりも低く、第２の量子ビットの第２の動作周波数よりも低い第１の高調波周波数を有することができる。様々な事例において、共振器は、第１の量子ビットの第１の動作周波数よりも高く、第２の量子ビットの第２の動作周波数よりも高い第２の高調波周波数を有することができる。様々なインスタンスにおいて、第１の高調波周波数は、約２ＧＨｚとすることができ、第２の高調波周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚとの範囲内することができる。様々なインスタンスにおいて、共振器は、調整不可能であり得る。様々な態様において、そのような複共振アーキテクチャは、第１の量子ビットと第２の量子ビットとの間のＺＸ相互作用または交換結合Ｊあるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振アーキテクチャは、多パルス・エコーを実施することなく、または、調整可能周波数要素なしに、あるいはその両方で、この結果を達成することができる。したがって、そのような複共振アーキテクチャは、様々なインスタンスにおいて、従来のシステムまたは技術あるいはその両方に付随するコヒーレンス劣化なしにＺＺ相互作用を低減することができる。

様々な他の実施形態において、複共振アーキテクチャは、共振器および差動ダイレクト・カプラを備えることができる。様々なインスタンスにおいて、共振器は、第１の量子ビットを第２の量子ビットに容量的に結合することができる。すなわち、共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、共振器の第２の端部は、第２の量子ビットの第１の結合キャパシタに結合することができる。同様に、差動ダイレクト・カプラは、様々なインスタンスにおいて、第１の量子ビットを第２の量子ビットに容量的に結合することができる。すなわち、差動ダイレクト・カプラの第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、差動ダイレクト・カプラの第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。様々なインスタンスにおいて、差動ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの対向するパッドをともに結合することができる。様々な事例において、共振器は、差動ダイレクト・カプラと並列とすることができる。様々な態様において、共振器は、λ／２共振器とすることができる。様々なインスタンスにおいて、共振器は、第１の量子ビットの第１の動作周波数よりも高く、第２の量子ビットの第２の動作周波数よりも高い共振周波数を有することができる。様々なインスタンスにおいて、共振周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚの範囲内とすることができる。様々なインスタンスにおいて、共振器は、調整不可能であり得る。様々な態様において、差動ダイレクト・カプラは、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができる。様々な態様において、そのような複共振アーキテクチャは、第１の量子ビットと第２の量子ビットとの間のＺＸ相互作用または交換結合Ｊあるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振アーキテクチャは、多パルス・エコーを実施することなく、または、調整可能周波数要素なしに、あるいはその両方で、この結果を達成することができる。したがって、そのような複共振アーキテクチャは、様々なインスタンスにおいて、従来のシステムまたは技術あるいはその両方に付随するコヒーレンス劣化なしにＺＺ相互作用を低減することができる。

様々な他の実施形態において、複共振アーキテクチャは、共振器およびダイレクト・カプラを備えることができる。様々なインスタンスにおいて、共振器の第１の端部は、第１の量子ビットと第２の量子ビットの両方に容量的に結合することができる。すなわち、共振器の第１の端部は、第１の量子ビットの第１の結合キャパシタに結合することができ、共振器の第１の端部は、第２の量子ビットの第１の結合キャパシタにも結合することができる。様々な態様において、ダイレクト・カプラは、第１の量子ビットを第２の量子ビットに容量的に結合することができる。すなわち、ダイレクト・カプラの第１の端部は、第１の量子ビットの第２の結合キャパシタに結合することができ、ダイレクト・カプラの第２の端部は、第２の量子ビットの第２の結合キャパシタに結合することができる。様々なインスタンスにおいて、ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの共通のパッドをともに結合することができる。様々な態様において、共振器は、λ／４共振器とすることができる。様々なインスタンスにおいて、共振器は、第１の量子ビットの第１の動作周波数よりも高く、第２の量子ビットの第２の動作周波数よりも高い共振周波数を有することができる。様々なインスタンスにおいて、共振周波数は、約６ＧＨｚとすることができ、第１の動作周波数および第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚの範囲内とすることができる。様々なインスタンスにおいて、共振器は、調整不可能であり得る。様々な態様において、ダイレクト・カプラは、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができる。様々な態様において、そのような複共振アーキテクチャは、第１の量子ビットと第２の量子ビットとの間のＺＸ相互作用または交換結合Ｊあるいはその両方を対応して低減することなく、第１の量子ビットと第２の量子ビットとの間のＺＺ相互作用を（たとえば、いくつかの事例においては一桁以上）低減することができる。その上、そのような複共振アーキテクチャは、多パルス・エコーを実施することなく、または、調整可能周波数要素なしに、あるいはその両方で、この結果を達成することができる。したがって、そのような複共振アーキテクチャは、様々なインスタンスにおいて、従来のシステムまたは技術あるいはその両方に付随するコヒーレンス劣化なしにＺＺ相互作用を低減することができる。

本発明の様々な実施形態は、抽象的でなく、自然現象でなく、自然の法則でなく、人間による精神的な行為のセットによって実施することができない、ＺＺ相互作用低減のための複共振結合アーキテクチャを促進するための新規のシステムまたは技術あるいはその両方を含む。代わりに、本発明の様々な実施形態は、多パルス・エコーを必要とせず、または、調整可能周波数要素を必要とせず、あるいはその両方である、ＺＸ相互作用または交換結合Ｊあるいはその両方を対応して低減しない、ＺＺ相互作用を促進するためのシステムまたは技術あるいはその両方を含む。ＺＸ相互作用の低減は、量子コンピューティング・システムの性能に悪影響を及ぼす可能性がある。加えて、エコーまたは調整可能周波数要素あるいはその両方の実施は、量子コンピューティング・システムのコヒーレンス・バジェットに悪影響を及ぼす可能性がある。本発明の様々な実施形態は、ＺＸ相互作用を対応して低減することなく、エコーまたは調整可能周波数要素あるいはその両方を実施することなく、ＺＺ相互作用を低減することができるため、本発明の様々な実施形態は、通常は従来のシステムまたは技術あるいはその両方に付随するコヒーレンス劣化なしに非ゼロ交換結合Ｊを維持しながら、望ましくないＺＺ相互作用を低減することができる。言い換えれば、本発明の実施形態は、量子コンピューティング・システムの性能または機能あるいはその両方を改善するために、量子コンピューティング・システム内に（たとえば、量子コンピューティング・チップ／基板上に）実装することができる新規の量子ビット結合アーキテクチャを提供する。それゆえ、本発明の様々な実施形態は、従来技術にまさる明確な技術的改善を構成する。

様々な態様において、本開示の図面は例示かつ非限定的なものに過ぎず、必ずしも原寸に比例して描かれてはいないことは諒解されたい。

図１は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる２つの共振器を含む例示的な非限定的システム１００のブロック図を示す。図示されているように、様々な態様において、システム１００は、第１の量子ビット１０２と、第２の量子ビット１０４とを備えることができる。図１に示されるように、第１の量子ビット１０２は、固定周波数トランズモン量子ビットとすることができる。すなわち、第１の量子ビット１０２は、キャパシタ１２０によって分路されるジョセフソン接合１１８を備えることができる。しかしながら、様々なインスタンスにおいて、第１の量子ビット１０２は、任意の適切なタイプの超伝導量子ビット（たとえば、電荷量子ビット、位相量子ビット、磁束量子ビット）とすることができる。様々な態様において、第１の量子ビット１０２は、任意の適切な固定周波数超伝導量子ビット（たとえば、動作周波数が調整可能でない量子ビット）とすることができる。同じく図１に示されるように、第２の量子ビット１０４は、固定周波数トランズモン量子ビットとすることができる。すなわち、第２の量子ビット１０４は、キャパシタ１２４によって分路されるジョセフソン接合１２２を備えることができる。しかしながら、様々なインスタンスにおいて、第２の量子ビット１０４は、任意の適切なタイプの超伝導量子ビット（たとえば、電荷量子ビット、位相量子ビット、磁束量子ビット）とすることができる。様々な態様において、第２の量子ビット１０４は、任意の適切な固定周波数超伝導量子ビット（たとえば、動作周波数が調整可能でない量子ビット）とすることができる。

様々な他の実施形態において、第１の量子ビット１０２または第２の量子ビット１０４あるいはその両方は、調整可能または弱く調整可能あるいはその両方とすることができる。

様々な実施形態において、第１の量子ビット１０２は、第１の動作周波数を有することができる。様々なインスタンスにおいて、第２の量子ビット１０４は、第２の動作周波数を有することができる。様々な態様において、第１の動作周波数は、任意の適切な値を有することができ、第２の動作周波数は、任意の適切な値を有することができる。様々なインスタンスにおいて、第１の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚの範囲内とすることができる。様々な態様において、第２の動作周波数は、４．５ＧＨｚ～５．５ＧＨｚの範囲内とすることができる。様々なインスタンスにおいて、第１の動作周波数および第２の動作周波数は、約１５０メガ・ヘルツ（ＭＨｚ）離すことができる（たとえば、任意の適切な測定分解能または測定誤差あるいはその両方の中で測定されるものとしての、１５０ＭＨｚの離調または周波数分離あるいはその両方）。たとえば、第１の動作周波数は、第２の動作周波数よりも約１５０ＭＨｚ低くすることができる。様々な実施形態において、第１の量子ビット１０２は、任意の適切な非調和性を有することができ、第２の量子ビット１０４は、任意の適切な非調和性を有することができ、第１の量子ビット１０２および第２の量子ビット１０４は、ストラドリング・レジームにあることができ、それらの周波数分離が、両方の量子ビットの非調和性よりも小さい。

様々な実施形態において、第１の量子ビット１０２は、第１の結合キャパシタ１０８および第２の結合キャパシタキャパシタ１１４を有することができる。同様に、第２の量子ビット１０４は、第１の結合キャパシタ１１０および第２の結合キャパシタキャパシタ１１６を有することができる。様々なインスタンスにおいて、結合キャパシタ１０８、１１０、１１４、および１１６は、量子コンピューティング・システム内で使用される任意の適切な結合キャパシタとすることができる。

様々なインスタンスにおいて、システム１００は、第１の共振器１０６および第２の共振器１１２を備えることができる。様々な態様において、第１の共振器１０６は、量子コンピューティング・システム内で使用される任意の適切な固定周波数マイクロ波共振器（たとえば、バス共振器）とすることができる。様々な態様において、第１の共振器１０６は、任意の適切なλ／２共振器とすることができる。同様に、様々なインスタンスにおいて、第２の共振器１１２は、量子コンピューティング・システム内で使用される任意の適切な固定周波数マイクロ波共振器（たとえば、バス共振器）とすることができる。様々な態様において、第２の共振器１１２は、任意の適切なλ／２共振器とすることができる。

図示のように、第１の共振器１０６は、様々な実施形態において、第１の量子ビット１０２を第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、第１の共振器１０６は、第１の端部（たとえば、図１に示すものとしての第１の共振器１０６の左手側端部）、および、第２の端部（たとえば、図１に示すものとしての第１の共振器１０６の右手側端部）を有することができる。様々な事例において、第１の共振器１０６の第１の端部は、第１の量子ビット１０２の第１の結合キャパシタ１０８に結合することができる。様々な態様において、第１の共振器１０６の第２の端部は、第２の量子ビット１０４の第１の結合キャパシタ１１０に結合することができる。同様に、第２の共振器１１２は、様々な実施形態において、第１の量子ビット１０２を第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、第２の共振器１１２は、第１の端部（たとえば、図１に示すものとしての第２の共振器１１２の左手側端部）、および、第２の端部（たとえば、図１に示すものとしての第２の共振器１１２の右手側端部）を有することができる。様々な事例において、第２の共振器１１２の第１の端部は、第１の量子ビット１０２の第２の結合キャパシタ１１４に結合することができる。様々な態様において、第２の共振器１１２の第２の端部は、第２の量子ビット１０４の第２の結合キャパシタ１１６に結合することができる。

図示のように、様々なインスタンスにおいて、第１の共振器１０６および第２の共振器１１２は並列とすることができる（たとえば、直列とは反対に）。

様々な実施形態において、第１の共振器１０６は、第１の共振周波数を有することができる。様々な事例において、第１の共振周波数は、第１の量子ビット１０２の第１の動作周波数よりも低くすることができる。様々なインスタンスにおいて、第１の共振周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも低くすることができる。様々な実施形態において、第２の共振器１１２は、第２の共振周波数を有することができる。様々な事例において、第２の共振周波数は、第１の量子ビット１０２の第１の動作周波数よりも高くすることができる。様々なインスタンスにおいて、第２の共振周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも高くすることができる。様々な実施形態において、第１の共振周波数は、約３ＧＨｚとすることができる（たとえば、第１の共振周波数は、任意の適切な測定分解能または３ＧＨｚの測定誤差あるいはその両方以内とすることができる）。様々なインスタンスにおいて、第２の共振周波数は、約６ＧＨｚとすることができる（たとえば、第２の共振周波数は、任意の適切な測定分解能または６ＧＨｚの測定誤差あるいはその両方以内とすることができる）。様々な態様において、固定周波数マイクロ波共振器の共振周波数は、固定周波数マイクロ波共振器の形状またはサイズあるいはその両方に依存し得る（たとえば、長いマイクロ波共振器によって低い共振周波数を得ることができ、一方、短いマイクロ波共振器によって高い共振周波数を得ることができる）。

様々なインスタンスにおいて、第１の共振器１０６、第２の共振器１１２、ならびに結合キャパシタ１０８、１１０、１１４、および１１６は、複共振結合アーキテクチャ１２６と考えることができる。上記で説明したように、複共振結合アーキテクチャ１２６は、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＸ相互作用（たとえば、交換結合Ｊ）を対応して低減することなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、複共振結合アーキテクチャ１２６は、多パルス・エコーをシステム１００に注入することを必要としない。さらに、調整可能周波数要素を用いずに、複共振結合アーキテクチャ１２６を構築することができる（たとえば、第１の共振器１０６および第２の共振器１１２は、固定周波数マイクロ波共振器とすることができる）。したがって、複共振結合アーキテクチャ１２６は、様々な態様において、システム１００のコヒーレンス時間を対応して劣化させることなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。したがって、複共振結合アーキテクチャ１２６は、従来のシステムまたは技術あるいはその両方にまさる明確で具体的な技術的利点を構成することができる。

図２は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる１つの共振器を含む例示的な非限定的システム２００のブロック図を示す。図示されているように、様々な態様において、システム２００は、実質的に上述したような、第１の量子ビット１０２と、第２の量子ビット１０４とを備えることができる。

図示のように、様々な実施形態において、第１の量子ビット１０２は、結合キャパシタ２０８を有することができる。同様に、第２の量子ビット１０４は、結合キャパシタキャパシタ２１０を有することができる。様々なインスタンスにおいて、結合キャパシタ２０８および２１０は、量子コンピューティング・システム内で使用される任意の適切な結合キャパシタとすることができる。

様々なインスタンスにおいて、システム２００は、共振器２０２を備えることができる。様々な態様において、共振器２０２は、量子コンピューティング・システム内で使用される任意の適切な固定周波数マイクロ波共振器（たとえば、バス共振器）とすることができる。様々な態様において、共振器２０２は、任意の適切なλ／４共振器とすることができる。様々なインスタンスにおいて、共振器２０２は、長い低周波数λ／４共振器とすることができる。

図示のように、共振器２０２は、様々な実施形態において、第１の端部２０４および第２の端部２０６を有することができる。様々なインスタンスにおいて、共振器２０２の第１の端部２０４は、第１の量子ビット１０２に容量的に結合することができ、第２の量子ビット１０４に容量的に結合することができる。具体的には、様々な態様において、共振器２０２の第１の端部２０４は、第１の量子ビット１０２の結合キャパシタ２０８に結合することができる。付加的に、共振器２０２の第１の端部２０４はまた、第２の量子ビット１０４の結合キャパシタ２１０に結合することができる。様々なインスタンスにおいて、共振器２０２の第２の端部２０６は、接地２１２に結合または短絡あるいはその両方を行うことができる。

様々な実施形態において、共振器２０２は、第１の高調波周波数を有することができる。様々な事例において、第１の高調波周波数は、第１の量子ビット１０２の第１の動作周波数よりも低くすることができる。様々なインスタンスにおいて、第１の高調波周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも低くすることができる。様々な実施形態において、共振器２０２は、第２の高調波周波数を有することができる。様々な事例において、第２の高調波周波数は、第１の量子ビット１０２の第１の動作周波数よりも高くすることができる。様々なインスタンスにおいて、第２の高調波周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも高くすることができる。様々な実施形態において、第１の高調波周波数は、約２ＧＨｚとすることができる（たとえば、第１の高調波周波数は、任意の適切な測定分解能または２ＧＨｚの測定誤差あるいはその両方以内とすることができる）。様々なインスタンスにおいて、第２の高調波周波数は、約６ＧＨｚとすることができる（たとえば、第２の高調波周波数は、任意の適切な測定分解能または６ＧＨｚの測定誤差あるいはその両方以内とすることができる）。言い換えれば、システム２００は、単一の共振要素（たとえば、共振器２０２）を有することができ、さらに２つの共振（たとえば、第１の高調波周波数および第２の高調波周波数）を有することができる。

様々なインスタンスにおいて、共振器２０２、接地２１２、ならびに結合キャパシタ２０８および２１０は、複共振結合アーキテクチャ２１４と考えることができる。上記で説明したように、複共振結合アーキテクチャ２１４は、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＸ相互作用（たとえば、交換結合Ｊ）を対応して低減することなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、複共振結合アーキテクチャ２１４は、多パルス・エコーをシステム２００に注入することを必要としない。さらに、調整可能周波数要素を用いずに、複共振結合アーキテクチャ２１４を構築することができる（たとえば、共振器２０２は、固定周波数マイクロ波共振器とすることができる）。したがって、複共振結合アーキテクチャ２１４は、様々な態様において、システム２００のコヒーレンス時間を対応して劣化させることなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。したがって、複共振結合アーキテクチャ２１４は、従来のシステムまたは技術あるいはその両方にまさる明確で具体的な技術的利点を構成することができる。

図３は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる共振器および差動ダイレクト・カプラを含む例示的な非限定的システム３００のブロック図を示す。図示されているように、様々な態様において、システム３００は、実質的に上述したような、第１の量子ビット１０２と、第２の量子ビット１０４とを備えることができる。

図示のように、様々な実施形態において、第１の量子ビット１０２は、第１の結合キャパシタ３１２を有することができ、第２の結合キャパシタキャパシタ３１８を有することができる。同様に、第２の量子ビット１０４は、第１の結合キャパシタ３１４を有することができ、第２の結合キャパシタキャパシタ３２０を有することができる。様々なインスタンスにおいて、結合キャパシタ３１２、３１４、３１８、および３２０は、量子コンピューティング・システム内で使用される任意の適切な結合キャパシタとすることができる。

その上、様々なインスタンスにおいて、第１の量子ビット１０２は、第１のパッド／ノード３０２を有することができ、第２のパッド／ノード３０４を有することができる。同様に、第２の量子ビット１０４は、第１のパッド／ノード３０６を有することができ、第２のパッド／ノード３０８を有することができる。様々な実施形態において、第１の量子ビット１０２の第１のパッド／ノード３０２は、第２の量子ビット１０４の第２のパッド／ノード３０８と共通と考えることができる（たとえば、共通の量子ビット・パッドまたはノードあるいはその両方）。その上、第１の量子ビット１０２の第１のパッド／ノード３０２は、第２の量子ビット１０４の第１のパッド／ノード３０６に対向すると考えることができる（たとえば、対向する量子ビット・パッドまたはノードあるいはその両方）。同様に、様々なインスタンスにおいて、第１の量子ビット１０２の第２のパッド／ノード３０４は、第２の量子ビット１０４の第１のパッド／ノード３０６と共通と考えることができる（たとえば、共通の量子ビット・パッドまたはノードあるいはその両方）。付加的に、第１の量子ビット１０２の第２のパッド／ノード３０４は、第２の量子ビット１０４の第２のパッド／ノード３０８に対向すると考えることができる（たとえば、対向する量子ビット・パッドまたはノードあるいはその両方）。

様々なインスタンスにおいて、システム３００は、共振器３１０および差動ダイレクト・カプラ３１６を備えることができる。様々な態様において、共振器３１０は、量子コンピューティング・システム内で使用される任意の適切な固定周波数マイクロ波共振器（たとえば、バス共振器）とすることができる。様々な態様において、共振器３１０は、任意の適切なλ／２共振器とすることができる。様々なインスタンスにおいて、差動ダイレクト・カプラ３１６は、量子コンピューティング・システム内で使用される任意の適切な直接結合または配線あるいはその両方とすることができる。

図示のように、共振器３１０は、様々な実施形態において、第１の量子ビット１０２を第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、共振器３１０は、第１の端部（たとえば、図３に示すものとしての共振器３１０の左手側端部）、および、第２の端部（たとえば、図３に示すものとしての共振器３１０の右手側端部）を有することができる。様々な事例において、共振器３１０の第１の端部は、第１の量子ビット１０２の第１の結合キャパシタ３１２に結合することができる。様々な態様において、共振器３１０の第２の端部は、第２の量子ビット１０４の第１の結合キャパシタ３１４に結合することができる。同様に、差動ダイレクト・カプラ３１６は、様々な実施形態において、第１の量子ビット１０２を第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、差動ダイレクト・カプラ３１６は、第１の端部（たとえば、図３に示すものとしての差動ダイレクト・カプラ３１６の左手側端部）、および、第２の端部（たとえば、図３に示すものとしての差動ダイレクト・カプラ３１６の右手側端部）を有することができる。様々な事例において、差動ダイレクト・カプラ３１６の第１の端部は、第１の量子ビット１０２の第２の結合キャパシタ３１８に結合することができる。様々な態様において、差動ダイレクト・カプラ３１６の第２の端部は、第２の量子ビット１０４の第２の結合キャパシタ３２０に結合することができる。図示のように、様々なインスタンスにおいて、第１の量子ビット１０２の第２の結合キャパシタ３１８は、第１の量子ビット１０２の第１のパッド／ノード３０２に結合することができる。同じく図示のように、第２の量子ビット１０４の第２の結合キャパシタ３２０は、第２の量子ビット１０４の第１のパッド／ノード３０６に結合することができる。したがって、様々な実施形態において、差動ダイレクト・カプラ３１６は、第１の量子ビット１０２および第２の量子ビット１０４の対向するパッド／ノードをともに容量的に結合すると考えることができる（たとえば、差動ダイレクト・カプラ３１６は最終的に、第１の量子ビット１０２の第１のパッド／ノード３０２を第２の量子ビット１０４の第１のパッド／ノード３０６に結合し、第１の量子ビット１０２の第１のパッド／ノード３０２は、第２の量子ビット１０４の第１のパッド／ノード３０６に対向すると考えられる）。

図示のように、様々なインスタンスにおいて、共振器３１０および差動ダイレクト・カプラ３１６は並列とすることができる（たとえば、直列とは反対に）。

様々な実施形態において、共振器３１０は、共振周波数を有することができる。様々な事例において、共振周波数は、第１の量子ビット１０２の第１の動作周波数よりも高くすることができる。様々なインスタンスにおいて、共振周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも高くすることができる。様々な実施形態において、共振周波数は、約６ＧＨｚとすることができる（たとえば、共振周波数は、任意の適切な測定分解能または６ＧＨｚの測定誤差あるいはその両方以内とすることができる）。様々な態様において、差動ダイレクト・カプラ３１６は、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができる。

様々なインスタンスにおいて、共振器３１０、差動ダイレクト・カプラ３１６、ならびに結合キャパシタ３１２、３１４、３１８、および３２０は、複共振結合アーキテクチャ３２２と考えることができる。上記で説明したように、複共振結合アーキテクチャ３２２は、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＸ相互作用（たとえば、交換結合Ｊ）を対応して低減することなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、複共振結合アーキテクチャ３２２は、多パルス・エコーをシステム３００に注入することを必要としない。さらに、調整可能周波数要素を用いずに、複共振結合アーキテクチャ３２２を構築することができる（たとえば、共振器３１０は、固定周波数マイクロ波共振器とすることができ、差動ダイレクト・カプラ３１６は、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができるか、または、非共振構造と考えることができる）。したがって、複共振結合アーキテクチャ３２２は、様々な態様において、システム３００のコヒーレンス時間を対応して劣化させることなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、様々な実施形態において、差動ダイレクト・カプラ３１６は、短いかまたはコンパクトあるいはその両方であるダイレクト・カプラとすることができ、共振器３１０は、短いマイクロ波共振器とすることができる（たとえば、６ＧＨｚのような高い共振周波数を生成することができるマイクロ波共振器は、３ＧＨｚのような低い共振周波数を生成することができるマイクロ波共振器よりも短いかまたはコンパクトあるいはその両方であり得る）。したがって、様々なインスタンスにおいて、複共振結合アーキテクチャ３２２は、従来のシステムまたは技術あるいはその両方と比較して、非常にコンパクトにすることができる（したがって、大きいデバイス・サイズへのスケーリングに適している）。したがって、複共振結合アーキテクチャ３２２は、従来のシステムまたは技術あるいはその両方にまさる明確で具体的な技術的利点を構成することができる。

図４は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる共振器およびダイレクト・カプラを含む例示的な非限定的システム４００のブロック図を示す。図示されているように、様々な態様において、システム４００は、実質的に上述したような、第１の量子ビット１０２と、第２の量子ビット１０４とを備えることができる。

図示のように、様々な実施形態において、第１の量子ビット１０２は、第１の結合キャパシタ４０８を有することができ、第２の結合キャパシタキャパシタ４１６を有することができる。同様に、第２の量子ビット１０４は、第１の結合キャパシタ４１０を有することができ、第２の結合キャパシタ４１８を有することができる。様々なインスタンスにおいて、結合キャパシタ４０８、４１０、４１６、および４１８は、量子コンピューティング・システム内で使用される任意の適切な結合キャパシタとすることができる。

その上、様々なインスタンスにおいて、第１の量子ビット１０２は、実質的に上述したように、第１のパッド／ノード３０２を有することができ、第２のパッド／ノード３０４を有することができる。同様に、第２の量子ビット１０４は、実質的に上述したように、第１のパッド／ノード３０６を有することができ、第２のパッド／ノード３０８を有することができる。上記で説明したように、様々な実施形態において、第１の量子ビット１０２の第１のパッド／ノード３０２は、第２の量子ビット１０４の第２のパッド／ノード３０８と共通と考えることができる（たとえば、共通の量子ビット・パッドまたはノードあるいはその両方）。その上、第１の量子ビット１０２の第１のパッド／ノード３０２は、第２の量子ビット１０４の第１のパッド／ノード３０６に対向すると考えることができる（たとえば、対向する量子ビット・パッドまたはノードあるいはその両方）。同様に、様々なインスタンスにおいて、第１の量子ビット１０２の第２のパッド／ノード３０４は、第２の量子ビット１０４の第１のパッド／ノード３０６と共通と考えることができる（たとえば、共通の量子ビット・パッドまたはノードあるいはその両方）。付加的に、第１の量子ビット１０２の第２のパッド／ノード３０４は、第２の量子ビット１０４の第２のパッド／ノード３０８に対向すると考えることができる（たとえば、対向する量子ビット・パッドまたはノードあるいはその両方）。

様々なインスタンスにおいて、システム４００は、共振器４０２およびダイレクト・カプラ４１４を備えることができる。様々な態様において、共振器４０２は、量子コンピューティング・システム内で使用される任意の適切な固定周波数マイクロ波共振器（たとえば、バス共振器）とすることができる。様々な態様において、共振器４０２は、任意の適切なλ／４共振器とすることができる。様々なインスタンスにおいて、ダイレクト・カプラ４１４は、量子コンピューティング・システム内で使用される任意の適切な直接結合または配線あるいはその両方とすることができる。

図示のように、共振器４０２は、様々な実施形態において、第１の端部４０４を有することができ、第２の端部４０６を有することができる。様々な事例において、共振器４０２の第１の端部４０４は、第１の量子ビット１０２に容量的に結合することができ、第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、共振器４０２の第１の端部４０４は、第１の量子ビット１０２の第１の結合キャパシタ４０８に結合することができる。付加的に、様々な態様において、共振器４０２の第１の端部４０４はまた、第２の量子ビット１０４の第１の結合キャパシタ４１０に結合することができる。様々なインスタンスにおいて、共振器４０２の第２の端部４０６は、接地４１２に結合または短絡あるいはその両方を行うことができる。

様々な実施形態において、ダイレクト・カプラ４１４は、第１の量子ビット１０２を第２の量子ビット１０４に容量的に結合することができる。具体的には、様々なインスタンスにおいて、ダイレクト・カプラ４１４は、第１の端部（たとえば、図４に示すものとしてのダイレクト・カプラ４１４の左手側端部）、および、第２の端部（たとえば、図４に示すものとしてのダイレクト・カプラ４１４の右手側端部）を有することができる。様々な事例において、ダイレクト・カプラ４１４の第１の端部は、第１の量子ビット１０２の第２の結合キャパシタ４１６に結合することができる。様々な態様において、ダイレクト・カプラ４１４の第２の端部は、第２の量子ビット１０４の第２の結合キャパシタ４１８に結合することができる。図示のように、様々なインスタンスにおいて、第１の量子ビット１０２の第２の結合キャパシタ４１６は、第１の量子ビット１０２の第２のパッド／ノード３０４に結合することができる。同じく図示のように、第２の量子ビット１０４の第２の結合キャパシタ４１８は、第２の量子ビット１０４の第１のパッド／ノード３０６に結合することができる。したがって、様々な実施形態において、ダイレクト・カプラ４１４は、第１の量子ビット１０２および第２の量子ビット１０４の共通のパッド／ノードをともに容量的に結合すると考えることができる（たとえば、ダイレクト・カプラ４１４は最終的に、第１の量子ビット１０２の第２のパッド／ノード３０４を第２の量子ビット１０４の第１のパッド／ノード３０６に結合し、第１の量子ビット１０２の第２のパッド／ノード３０４は、第２の量子ビット１０４の第１のパッド／ノード３０６と共通であると考えられる）。

様々な実施形態において、共振器４０２は、共振周波数を有することができる。様々な事例において、共振周波数は、第１の量子ビット１０２の第１の動作周波数よりも高くすることができる。様々なインスタンスにおいて、共振周波数はまた、第２の量子ビット１０４の第２の動作周波数よりも高くすることができる。様々な実施形態において、共振周波数は、約６ＧＨｚとすることができる（たとえば、共振周波数は、任意の適切な測定分解能または６ＧＨｚの測定誤差あるいはその両方以内とすることができる）。様々な態様において、ダイレクト・カプラ４１４は、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができる。

様々なインスタンスにおいて、共振器４０２、ダイレクト・カプラ４１４、接地４１２、ならびに結合キャパシタ４０８、４１０、４１６、および４１８は、複共振結合アーキテクチャ４２０と考えることができる。上記で説明したように、複共振結合アーキテクチャ４２０は、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＸ相互作用（たとえば、交換結合Ｊ）を対応して低減することなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、複共振結合アーキテクチャ４２０は、多パルス・エコーをシステム４００に注入することを必要としない。さらに、調整可能周波数要素を用いずに、複共振結合アーキテクチャ４２０を構築することができる（たとえば、共振器４０２は、固定周波数マイクロ波共振器とすることができ、ダイレクト・カプラ４１４は、約５ＧＨｚの典型的なトランズモン量子ビット周波数において周波数無依存結合を引き起こし得る、伝送線の任意の適切な短い区画（たとえば、その共振周波数が約３０ＧＨｚよりも大きいという意味において短い）とすることができるか、または、非共振構造と考えることができる）。したがって、複共振結合アーキテクチャ４２０は、様々な態様において、システム４００のコヒーレンス時間を対応して劣化させることなく、第１の量子ビット１０２と第２の量子ビット１０４との間のＺＺ相互作用を低減することができる。その上、様々な実施形態において、ダイレクト・カプラ４１４は、短いかまたはコンパクトあるいはその両方であるダイレクト・カプラとすることができ、共振器４０２は、短いマイクロ波共振器とすることができる（たとえば、６ＧＨｚのような高い共振器周波数を有することができるマイクロ波共振器は、２ＧＨｚのような低い共振周波数を有することができるマイクロ波共振器よりも短いかまたはコンパクトあるいはその両方であり得る）。したがって、様々なインスタンスにおいて、複共振結合アーキテクチャ４２０は、従来のシステムまたは技術あるいはその両方と比較して、非常にコンパクトにすることができる（したがって、大きいデバイス・サイズへのスケーリングに適している）。したがって、複共振結合アーキテクチャ４２０は、従来のシステムまたは技術あるいはその両方にまさる明確で具体的な技術的利点を構成することができる。

図５および図６は、本明細書に記載されている１つまたは複数の実施形態によって促進されるＺＺ相互作用低減を示す例示的な非限定的グラフ５００および６００を示す。

図５～図６に示すように、グラフ５００は、本発明の様々な実施形態の計算シミュレーション結果を示し、グラフ６００は、従来の量子ビット結合技術と比較した、本発明の様々な実施形態の計算シミュレーション結果を示す。本発明の様々な実施形態の発明者らは、これらの計算シミュレーションを実行して、２つの固定周波数超伝導量子ビットの間のＺＸ相互作用（たとえば、結合強度または交換結合Ｊあるいはその両方）を計算または近似あるいはその両方を行い、２つの固定周波数超伝導量子ビットの間のＺＺ相互作用を計算または近似あるいはその両方を行った。それらのシミュレーションのいくつかにおいて、本発明者らは、２つの固定周波数超伝導量子ビットが従来通りに結合されると仮定した。それらのシミュレーションのうちの他のシミュレーションにおいて、本発明者らは、２つの固定周波数超伝導量子ビットが、複共振結合アーキテクチャ４２０などの複共振結合アーキテクチャを介して結合されると仮定した。これらのシミュレーションについて、本発明者らは、以下の値を使用した：ｇ＝８０ＭＨｚ、ｇはトランズモン量子ビットとバス共振器との間の結合強度を示す、ｆ_０＝５０００ＭＨｚ、ｆ_０は上側トランズモン量子ビットの周波数を示す、α＝－３２０ＭＨｚ、αはトランズモン量子ビットの非調和性を示す、ω＝６１００ＭＨｚ、ωはバス共振器周波数を示す、および、Ｊ_０＝４．５ＭＨｚ、Ｊ_０はトランズモン・ダイレクト・カプラ交換相互作用を示す。その上、２つの固定周波数超伝導量子ビットの間の周波数分離を、１５０ＭＨｚに設定した。様々な態様において、６０ＭＨｚに設定した駆動信号によってシミュレーションを実行した。

グラフ５００は、複共振結合アーキテクチャ４２０の様々な実施形態のシミュレーション結果のサブセットを示す。図示のように、グラフ５００は、量子ビットが複共振結合アーキテクチャ４２０によって結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＸ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線５０２を含む。すなわち、線５０２は、図５の凡例に記載されているような変数「ＺＸ（６０ＭＨｚ駆動）」に対応する。同じく図示のように、グラフ５００は、量子ビットが複共振結合アーキテクチャ４２０によって結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＺ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線５０４を含む。すなわち、線５０４は、図５の凡例に記載されているような変数「ＺＺ」に対応する。参照符号５０６によって示されているように、ＺＺ相互作用が大幅に降下し（たとえば、ゼロＺＺ相互作用）、ＺＸ相互作用が大幅には降下しない（たとえば、非ゼロＺＸ相互作用）上側量子ビット動作周波数の特定の範囲（たとえば、５１５０ＭＨｚ～５２００ＭＨｚ）が存在する。言い換えれば、グラフ５００は、本発明の様々な実施形態が、ＺＸ相互作用の対応する低減を引き起こすことなくＺＺ相互作用の大幅な低減を引き起こす、特定の周波数帯域を示す。ＺＸ相互作用が対応して降下することのないＺＺ相互作用のこの降下は、本発明の様々な実施形態によって促進される。その上、本発明の様々な実施形態は、エコー法または調整可能周波数要素あるいはその両方を必要としないため、本発明の様々な実施形態は、通常は従来のシステムまたは技術あるいはその両方に付随する、対応するコヒーレンス劣化なしに、そのようなＺＺの低減を促進することができる。

グラフ６００が、複共振結合アーキテクチャ４２０の様々な実施形態のシミュレーション結果を示すという点で、グラフ６００はグラフ５００と同様である。しかしながら、グラフ６００は、より大きい周波数帯域（たとえば、４ＧＨｚ～５．７５ＧＨｚの上側量子ビット動作周波数からの）にわたるそのような結果を示し、従来の結合技術と関連付けられる結果も含む。図示のように、グラフ６００は、量子ビットが従来通りに結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＸ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線６０２を含む。すなわち、線６０２は、図６の凡例に記載されているような変数「Ｊ（インピーダンス）」に対応する。グラフ６００は、２つの量子ビットが従来通りに結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＺ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線６０４をも含む。すなわち、線６０４は、図６の凡例に記載されているような変数「ＺＺ（インピーダンス）」に対応する。図示のように、従来の結合技術は、ＺＸ相互作用とＺＺ相互作用の両方を、特定の周波数帯域（たとえば、４．５ＧＨｚ～４．７５ＧＨｚ）内で大幅に低減させ得る。しかしながら、図示のように、従来の結合技術がＺＸ相互作用を対応して降下させることなくＺＺ相互作用を大幅に降下させる周波数帯域は存在しない。図示のように、従来の結合技術は、ＺＸ相互作用も弱い動作点においてのみ、低ＺＺ相互作用をもたらす。しかしながら、図示のように、本発明の様々な実施形態は、ＺＸ相互作用が非ゼロまたは弱くないかあるいはその両方であるにもかかわらず、ＺＺ相互作用が弱い動作点をもたらすことができる。

図示のように、グラフ６００は、量子ビットが複共振結合アーキテクチャ４２０によって結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＸ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線６０６を含む。すなわち、線６０６は、図６の凡例に記載されているような変数「Ｊ（ｇｓ）」に対応する。付加的に、グラフ６００は、量子ビットが複共振結合アーキテクチャ４２０によって結合されるときの、上側量子ビット動作周波数の関数としての、２つの量子ビットの間のＺＺ相互作用の値を示すかまたはそれに対応し、あるいはその両方である線６０８を含む。すなわち、線６０８は、図６の凡例に記載されているような変数「ＺＺ（ｇｓ）」に対応する。図示のように、複共振結合アーキテクチャ４２０の様々な実施形態は、ＺＸ相互作用とＺＺ相互作用の両方を、特定の周波数帯域（たとえば、４．５ＧＨｚ～４．７５ＧＨｚ）内で大幅に低減させ得る。同じく図示のように、複共振結合アーキテクチャ４２０の様々な実施形態は、ＺＺ相互作用を、異なる周波数帯域（たとえば、５ＧＨｚ～５．２５ＧＨｚ）内でＺＸ相互作用を対応して低減させることなく大幅に低減させ得る。

これらの結果を比較して、従来のシステムまたは技術あるいはその両方にまさる本発明の様々な実施形態の利点を実証することができる。図示のように、線６０６は線６０２とほぼ同一である。言い換えれば、複共振結合アーキテクチャ４２０は、従来の結合技術とほぼ同一のＺＸ相互作用（たとえば、結合強度または交換結合Ｊあるいはその両方）を提供することができる。しかしながら、図示のように、線６０８は、広い周波数帯域（たとえば、約４．８ＧＨｚ～５．７５ＧＨｚ）にわたって線６０４よりも大幅に低い。事実、グラフ６００に示すように、線６０８は、約５ＧＨｚから５．７５ＧＨｚまで、ほぼ完全に一桁だけ線６０４の下方にあり、線６０８は、図示のように、５ＧＨｚ～５．２５ＧＨｚの狭い周波数帯域内でほぼ完全に二桁だけ線６０４の下方にある。そのような性能の改善は、本発明の様々な実施形態が、従来技術にまさる明確で具体的な技術的改善を構成することを明瞭に示している。

グラフ５００および６００は例示であり、限定ではないことに留意されたい。様々な態様において、ゼロＺＺ相互作用および非ゼロＺＸ相互作用は、量子ビットを結合するために使用される複共振結合アーキテクチャに対応する様々なパラメータに基づいて、または、結合されている量子ビットの動作環境に基づいて、あるいはその両方に基づいて（たとえば、λ／２またはλ／４あるいはその両方の結合器の異なる共振周波数、異なる駆動信号）、図５～図６に示すものとは異なる上側量子ビット動作周波数において生じ得る。また、グラフ５００および６００が、複共振結合アーキテクチャ４２０の様々な実施形態の特定のシミュレーション結果を示すことにも留意されたい。しかしながら、本発明の様々な他の実施形態について（たとえば、複共振結合アーキテクチャ１２６、２１４、および３２２について）、非常に類似したシミュレーション結果が、本発明者らによって得られた。結果はほぼ同一であったため、他のシミュレーション結果は、簡潔にするために省いている。

図７は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる例示的な非限定的量子ビット・アレイ７００のブロック図を示す。

図７に示すように、本発明の様々な実施形態を実装して、量子ビット・アレイ７００（たとえば、結合されている量子ビットの二次元アレイ）を作成することができる。図示のように、量子ビット・アレイ７００は、様々な態様において、量子ビットＱ１～Ｑ４を備えることができる。様々な態様において、量子ビットＱ１～Ｑ４は、任意の適切なタイプまたはタイプの組合せあるいはその両方の超伝導量子ビットとすることができる（たとえば、量子ビットＱ１～Ｑ４は同じタイプの量子ビットとすることができ、または、異なるタイプの量子ビットとすることができ、あるいはその両方とすることができる）。様々なインスタンスにおいて、量子ビット・アレイ７００は、正方形または格子あるいはその両方のアレイ（たとえば、２つの量子ビットから成る２つの列）とすることができる。様々な態様において、量子ビット・アレイ７００は、任意の他の適切な構成または形状（たとえば、長方形、三角形、円形）あるいはその両方に配列することができる。図７は、量子ビット・アレイ７００内の４つの量子ビット（たとえば、Ｑ１～Ｑ４）のみを示しているが、これは例示に過ぎない。様々なインスタンスにおいて、任意の適切な数の量子ビットを、量子ビット・アレイ７００内に実装することができる。様々な態様において、量子ビットＱ１～Ｑ４は、任意の適切な量子コンピューティング基板（図示せず）上で量子ビット・アレイ７００に配列することができる。

図示のように、様々な実施形態において、量子ビット・アレイ７００内の任意の量子ビットは、本明細書に記載されているような任意の適切な複共振結合アーキテクチャによって、その最近接量子ビットの一部もしくはすべてまたはその両方（あるいは、いくつかの事例においてはその第二近接量子ビットの一部もしくはすべてまたはその両方）に結合することができる。たとえば、図示のように、量子ビットＱ１は、図１に関連して説明したように、複共振結合アーキテクチャ１２６を介して量子ビットＱ２に結合することができる。図示のように、量子ビットＱ１はまた、図３に関連して説明したように、複共振結合アーキテクチャ３２２を介して量子ビットＱ３に結合することもできる（たとえば、図解を単純にするために、図７は、複共振結合アーキテクチャ３２２の差動性を示していないが、そのような差動性は、図３に関連して十分に示し、説明されている）。図示のように、量子ビットＱ２もまた、図４に関連して説明したように、複共振結合アーキテクチャ４２０によって量子ビットＱ４に結合することができる。図示のように、量子ビットＱ３は、図２に関連して説明したように、複共振結合アーキテクチャ２１４によって量子ビットＱ４に結合することができる。図７には示されていないが、１つまたは複数の従来の結合器は、様々なインスタンスにおいて、量子ビット・アレイ７００内に実装することもできる。

様々な態様において、図７は、図１～図４に示す複共振結合アーキテクチャのうちの１つまたは複数（たとえば、複共振結合アーキテクチャ１２６、２１４、３２２、および４２０）をどのように実装して、ＺＺ相互作用を低減した結合量子ビットの二次元アレイを作成することができるかの非限定的な例を示す。

図８は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる２つの共振器を含む例示的な非限定的方法８００の流れ図を示す。

様々な実施形態において、動作８０２は、第１の共振器（たとえば、１０６）を介して第１の量子ビット（たとえば、１０２）を第２の量子ビット（たとえば、１０４）に容量的に結合することを含むことができる。様々なインスタンスにおいて、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。様々な態様において、第１の共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の共振周波数を有することができる。

様々なインスタンスにおいて、動作８０４は、第１の共振器と並列である第２の共振器（たとえば、１１２）を介して第１の量子ビットを第２の量子ビットに容量的に結合することを含むことができる。様々なインスタンスにおいて、第２の共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の共振周波数を有することができる。様々な態様において、第１の共振器および第２の共振器は、λ／２共振器とすることができる。様々なインスタンスにおいて、第１の共振周波数、第２の共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

図９は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる１つの共振器を含む例示的な非限定的方法９００の流れ図を示す。

様々な実施形態において、動作９０２は、共振器（たとえば、２０２）の第１の端部（たとえば、２０４）を、第１の量子ビット（たとえば、１０２）および第２の量子ビット（たとえば、１０４）に容量的に結合することを含むことができる。様々なインスタンスにおいて、第１の量子ビットは、第１の動作周波数を有することができ、第２の量子ビットは、第２の動作周波数を有することができる。

様々なインスタンスにおいて、動作９０４は、共振器の第２の端部（たとえば、２０６）を接地（たとえば、２１２）に結合することを含むことができる。様々なインスタンスにおいて、共振器は、第１の動作周波数よりも低く、第２の動作周波数よりも低い第１の高調波周波数を有することができる。様々な態様において、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い第２の高調波周波数を有することができる。様々なインスタンスにおいて、共振器は、λ／４共振器とすることができる。様々なインスタンスにおいて、第１の高調波周波数、第２の高調波周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

図１０は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる共振器および差動ダイレクト・カプラを含む例示的な非限定的方法１０００の流れ図を示す。

様々な実施形態において、動作１００２は、共振器（たとえば、３１０）を介して第１の量子ビット（たとえば、１０２）を第２の量子ビット（たとえば、１０４）に容量的に結合することを含むことができる。様々なインスタンスにおいて、第１の量子ビットは第１の動作周波数を有することができ、第２の量子ビットは第２の動作周波数を有することができ、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を有することができる。

様々なインスタンスにおいて、動作１００４は、共振器と並列である差動ダイレクト・カプラ（たとえば、３１６）を介して第１の量子ビットを第２の量子ビットに容量的に結合することを含むことができる。様々なインスタンスにおいて、差動ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの対向するパッド（たとえば、３０２および３０６）を容量的に結合することができる。様々な事例において、共振器は、λ／２共振器とすることができる。様々なインスタンスにおいて、共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

図１１は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる共振器およびダイレクト・カプラを含む例示的な非限定的方法１１００の流れ図を示す。

様々な実施形態において、動作１１０２は、共振器（たとえば、４０２）を介して第１の量子ビット（たとえば、１０２）を第２の量子ビット（たとえば、１０４）に容量的に結合することを含むことができる。様々な事例において、共振器の第１の端部（たとえば、４０４）は、第１の量子ビットおよび第２の量子ビットに容量的に結合することができ、共振器の第２の端部（たとえば、４０６）は接地（たとえば、４１２）に結合することができる。様々な事例において、第１の量子ビットは第１の動作周波数を有することができ、第２の量子ビットは第２の動作周波数を有することができ、共振器は、第１の動作周波数よりも高く、第２の動作周波数よりも高い共振周波数を有することができる。

様々なインスタンスにおいて、動作１１０４は、ダイレクト・カプラ（たとえば、４１４）を介して第１の量子ビットを第２の量子ビットに容量的に結合することを含むことができる。様々なインスタンスにおいて、ダイレクト・カプラは、第１の量子ビットおよび第２の量子ビットの共通のパッド（たとえば、３０４および３０６）を容量的に結合することができる。様々な事例において、共振器は、λ／４共振器とすることができる。様々なインスタンスにおいて、共振周波数、第１の動作周波数、および第２の動作周波数は、固定することができる。

図１２は、本明細書において記載されている１つまたは複数の実施形態による、ＺＺ相互作用低減を促進することができる例示的な非限定的方法１２００の流れ図を示す。

様々な実施形態において、動作１２０２は、調整不可能な複共振アーキテクチャ（たとえば、図１～図４に示すような結合アーキテクチャ）を介して第１の量子ビット（たとえば、１０２）を第２の量子ビット（たとえば、１０４）に容量的に結合することを含むことができる。様々なインスタンスにおいて、複共振アーキテクチャは、第１の量子ビットの第１の動作周波数と第２の量子ビットの第２の動作周波数の両方よりも大きい第１の極を含むことができる（たとえば、図１においては、第２の共振器１１２の第２の共振周波数を第１の極とすることができ、図２においては、共振器２０２の第２の高調波周波数を第１の極とすることができ、図３においては、共振器３１０の共振周波数を第１の極とすることができ、図４においては、共振器４０２の共振周波数を第１の極とすることができる）。様々な態様において、複共振アーキテクチャは、第１の動作周波数と第２の動作周波数の両方よりも小さい第２の極を含むことができる（たとえば、図１においては、第１の共振器１０６の第１の共振周波数を第２の極とすることができ、図２においては、共振器２０２の第１の高調波周波数を第２の極とすることができる）。様々な他の態様において、複共振アーキテクチャは、第２の極ではなく、直接結合項（たとえば、図３の差動ダイレクト・カプラ３１６または図４のダイレクト・カプラ４１４）を代わりに含むことができる。様々な事例において、複共振アーキテクチャは、量子ビット周波数の第１のセット（たとえば、図６に示すように４．５ＧＨｚ～４．７５ＧＨｚ）においてゼロ結合強度およびゼロＺＺ相互作用を呈することができる。様々なインスタンスにおいて、複共振アーキテクチャは、量子ビット周波数の第２のセット（たとえば、図６に示すように５ＧＨｚ～５．２５ＧＨｚ）において非ゼロ結合強度およびゼロＺＺ相互作用を呈することができる。

本発明の様々な実施形態は、望ましいＺＸ相互作用を持続しながら、望ましくないＺＺ相互作用を低減することができる。様々なインスタンスにおいて、これは、２つの固定周波数要素を有する複共振結合アーキテクチャによって達成することができる。様々な態様において、２つの固定周波数要素および量子ビットの間の離調は異なり得、それによって、ＺＺ相互作用の抑制を促進することができる。様々な他のインスタンスにおいて、これは、共振器および短い容量結合器を含む多要素結合器によって達成することができる。様々なインスタンスにおいて、２つの量子ビットの要素との相互作用は異なり得、その結果として、特定の周波数帯域において、望ましくないＺＺ相互作用を相殺することができる。

様々なインスタンスにおいて、以下のサンプル実験を行うことができる。本発明の実施形態を介して（たとえば、本明細書において論じられている任意の複共振結合アーキテクチャを介して）２つの量子ビットをともに結合することができる。量子ビットは、複共振結合アーキテクチャのパラメータまたは性能あるいはその両方を調査することができるように、弱く調整可能であり得る。量子ビット周波数の対の様々な組合せについて、交換結合ＪおよびＺＺ相互作用を試験または記録あるいはその両方を行うことができる（たとえば、Ｊは交差共鳴のＺＸ率から推定することができ、ＺＺ相互作用は、Ｐｉ－Ｒａｍｓｅｙ実験によって測定することができる）。これによって、所与の結合器について、ＺＺ相殺点が策定されることを可能にすることができる。次いで、交流Ｓｔａｒｋシフトを利用して、弱く調整可能な量子ビットの所望のレジームに調整することができる。最後に、ＺＺ相殺帯域幅において、量子ビットによって交差共鳴ゲートを動作させることができる。

いくつかの事例において、複共振結合アーキテクチャは、２つのλ／２共振器（たとえば、図１に示すものなど）を含むことができ、一方は４ＧＨｚの共振周波数を有し、他方は６ＧＨｚの共振周波数を有する。

いくつかの事例において、複共振結合アーキテクチャは、単一のλ／４共振器（たとえば、図２に示すものなど）を含むことができ、これは、２ＧＨｚにおいて第１の高調波を有し、６ＧＨｚにおいて第２の高調波を有し、これらを組み合わせてＺＺ相互作用を低減または抑制あるいはその両方を行うことができる。

いくつかの事例において、複共振結合アーキテクチャは、６ＧＨｚのλ／２共振器、および、量子ビットの差動パッドの間の直接容量接続（たとえば、図３に示すものなど）を含むことができる。様々なインスタンスにおいて、交換結合Ｊが４．７ＧＨｚの上側量子ビット動作周波数の周りでゼロに近づくように、２つの経路を介した結合を平衡させることができ、これによって、約５ＧＨｚにおいてゼロＺＺ相互作用および非ゼロ交換結合Ｊを引き起こすことができる。

いくつかの事例において、複共振結合アーキテクチャは、６ＧＨｚのλ／４共振器、および、量子ビットの共通のパッドの間の直接容量接続（たとえば、図４に示すものなど）を含むことができる。

本発明の様々な実施形態は、その周波数応答が、有限状態無依存結合を維持しながら量子ビット周波数における状態依存結合の相殺をもたらす、１つまたは複数の結合要素を含むことができる複共振結合アーキテクチャを提供することができる。

本明細書に記載されている様々な実施形態の追加のコンテキストを提供するために、図１３および以下の論述は、本明細書に記載されている実施形態の様々な実施形態を実装することができる適切なコンピューティング環境１３００の全般的な記載を提供するように意図されている。１つまたは複数のコンピュータ上で作動することができるコンピュータ実行可能命令の一般的な文脈において実施形態を上述したが、実施形態はまた、他のプログラム・モジュールと組み合わせて、または、ハードウェアとソフトウェアとの組合せとして、あるいはその両方で実装されてもよいことが、当業者には認識されよう。

一般的に、プログラム・モジュールは、特定のタスクを実施するかまたは特定の抽象データ型を実装するルーチン、プログラム、コンポーネント、データ構造などを含む。その上、本発明の方法は、各々を１つまたは複数の関連するデバイスに動作可能に結合することができる、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピュータ、メインフレーム・コンピュータ、モノのインターネット（ＩｏＴ）デバイス、分散コンピューティング・システム、および、パーソナル・コンピュータ、手持ち式コンピューティング・デバイス、マイクロプロセッサに基づくまたはプログラム可能消費者電子機器などを含む、他のコンピュータ・システム構成によって実践されてもよいことが、当業者には諒解されよう。

本明細書における実施形態の例示される実施形態は、特定のタスクが、通信ネットワークを通じてリンクされる遠隔処理デバイスによって実行される、分散コンピューティング環境において実践されることもできる。分散コンピューティング環境において、プログラム・モジュールは、ローカルおよび遠隔メモリ記憶デバイスの両方内に位置してもよい。

コンピューティング・デバイスは、典型的には、コンピュータ可読記憶媒体、機械可読記憶媒体、または通信媒体あるいはその組合せを含んでもよい様々な媒体を含み、これら２つの用語は、本明細書においては、以下のように互いに別様に使用される。コンピュータ可読記憶媒体または機械可読記憶媒体は、コンピュータがアクセスすることができ、揮発性および不揮発性媒体、取外し可能および取外し不能媒体の両方を含む任意の市販の記憶媒体とすることができる。限定ではなく例として、コンピュータ可読記憶媒体または機械可読記憶媒体は、コンピュータ可読または機械可読命令、プログラム・モジュール、構造化データまたは非構造化データなどの、情報を記憶するための任意の方法または技術と関連して実装されてもよい。

コンピュータ可読記憶媒体は、これらに限定されないが、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュ・メモリもしくは他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、Ｂｌｕ－ｒａｙ（Ｒ）ディスク（ＢＤ）もしくは他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置もしくは他の磁気記憶装置、ソリッド・ステート・ドライブもしくは他のソリッド・ステート記憶デバイス、あるいは所望の情報を記憶するように使用され得る他の有形もしくは非一過性またはその両方の媒体を含んでもよい。これに関連して、記憶装置、メモリまたはコンピュータ可読媒体に適用されるものとしての、本明細書における「有形」または「非一過性」という用語は、修飾語句としての伝播一過性信号自体のみを除外し、伝播過渡信号自体のみではないすべての標準的な記憶装置、メモリまたはコンピュータ可読媒体に対する権利を放棄しないことが理解されるべきである。

コンピュータ可読記憶媒体は、たとえば、様々な動作のための、媒体によって記憶される情報に関連するアクセス要求、クエリまたは他のデータ取り出しプロトコルを介して、１つまたは複数のローカルまたはリモート・コンピューティング・デバイスによってアクセスすることができる。

通信媒体は、典型的には、コンピュータ可読命令、データ構造、プログラム・モジュール、または、たとえば搬送波もしくは他の伝送メカニズムなどの変調データ信号などのデータ信号内の他の構造化もしくは非構造化データを具現化し、任意の情報配信または伝送媒体を含む。「変調データ信号」または信号という用語は、その特性のうちの１つまたは複数が、１つまたは複数の信号内に情報を符号化するように設定または変更されている信号を参照する。限定ではなく例として、通信媒体は、有線ネットワークまたは直接有線接続のような有線媒体、および、音響、ＲＦ、赤外線および他の無線媒体のような無線媒体を含む。

図１３を参照すると、本明細書に記載されている態様の様々な実施形態を実施するための例示的な環境１３００は、コンピュータ１３０２を含み、コンピュータ１３０２は、処理装置１３０４と、システム・メモリ１３０６と、システム・バス１３０８とを含む。システム・バス１３０８は、限定ではないが、システム・メモリ１３０６を含むシステム構成要素を、処理装置１３０４に結合する。処理装置１３０４は、様々な市販のプロセッサのいずれかであってもよい。デュアル・マイクロプロセッサおよび他のマルチ・プロセッサ・アーキテクチャも、処理装置１３０４として利用することができる。

システム・バス１３０８は、メモリ・バス（メモリ・コントローラの有無を問わない）、周辺機器用バス、および、様々な市販のバス・アーキテクチャのうちのいずれかを使用するローカル・バスにさらに相互接続することができる、いくつかのタイプのバス構造のいずれかであってもよい。システム・メモリ１３０６は、ＲＯＭ１３１０およびＲＡＭ１３１２を含む。基本入出力システム（ＢＩＯＳ）を、ＲＯＭ、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、ＥＥＰＲＯＭなどの不揮発性メモリ内に記憶することができ、ＢＩＯＳは、起動中などにコンピュータ１３０２内の要素間で情報を転送するのを助ける基本ルーチンを含む。ＲＡＭ１３１２はまた、データをキャッシュするためのスタティックＲＡＭなどの高速ＲＡＭも含んでもよい。

コンピュータ１３０２は、内部ハード・ディスク・ドライブ（ＨＤＤ）１３１４（たとえば、ＥＩＤＥ、ＳＡＴＡ）、１つまたは複数の外部記憶デバイス１３１６（たとえば、磁気フロッピー（Ｒ）・ディスク（Ｒ）ドライブ（ＦＤＤ）１３１６、メモリ・スティックまたはフラッシュ・ドライブ・リーダ、メモリ・カード・リーダなど）、および、たとえば、ソリッド・ステート・ドライブ、ＣＤ－ＲＯＭディスク、ＤＶＤ、ＢＤなどのようなディスク１３２２から読み書きすることができる光ディスク・ドライブなどのドライブ１３２０をさらに含む。代替的にソリッド・ステート・ドライブが含まれる場合、ディスク１３２２は、別個でない限り、含まれない。内部ＨＤＤ１３１４は、コンピュータ１３０２内に位置するものとして示されているが、内部ＨＤＤ１３１４はまた、適切な筐体（図示せず）内での外部使用のために構成されてもよい。付加的に、環境１３００内には示されていないが、ＨＤＤ１３１４に加えてまたはその代わりに、ソリッド・ステート・ドライブ（ＳＳＤ）が使用されてもよい。ＨＤＤ１３１４、外部記憶デバイス１３１６およびドライブ１３２０は、それぞれＨＤＤインターフェース１３２４、外部ストレージ・インターフェース１３２６およびドライブ・インターフェース１３２８によってシステム・バス１３０８に接続することができる。外部ドライブ実施態様のためのインターフェース１３２４は、ユニバーサル・シリアル・バス（ＵＳＢ）および電気電子技術者協会（ＩＥＥＥ）１３９４インターフェース技術のうちの少なくとも一方または両方を含むことができる。他の外部ドライブ接続技術が、本明細書に記載されている実施形態の意図の範疇である。

ドライブおよびそれらの関連するコンピュータ可読記憶媒体は、データ、データ構造、コンピュータ実行可能命令などの不揮発性記憶を可能にする。コンピュータ１３０２について、ドライブおよび記憶媒体は、適切なデジタル・フォーマットにある任意のデータの記憶に対応する。上記のコンピュータ可読記憶媒体の説明は、それぞれのタイプの記憶デバイスを参照するが、現在存在するかまたは将来開発されるかにかかわらず、コンピュータによって読解可能な他のタイプの記憶媒体もまた、例示的な動作環境に使用されてもよいこと、および、さらに、任意のそのような記憶媒体が本明細書に記載されている方法を実施するためのコンピュータ実行可能命令を含み得ることが、当業者には諒解されたい。

オペレーティング・システム１３３０、１つまたは複数のアプリケーション・プログラム１３３２、他のプログラム・モジュール１３３４およびプログラム・データ１３３６を含む、いくつかのプログラム・モジュールを、ドライブおよびＲＡＭ１３１２に記憶することができる。オペレーティング・システム、アプリケーション、モジュール、またはデータあるいはその組合せのすべてまたは一部はまた、ＲＡＭ１３１２にキャッシュすることもできる。本明細書に記載されているシステムおよび方法は、様々な市販のオペレーティング・システムまたはオペレーティング・システムの組合せを利用して実装することができる。

コンピュータ１３０２は、任意選択的に、エミュレーション技術を含んでもよい。たとえば、ハイパーバイザ（図示せず）または他の手段は、オペレーティング・システム１３３０のハードウェア環境をエミュレートすることができ、エミュレートされたハードウェアは、任意選択的に、図１３に示すハードウェアとは異なってもよい。そのような実施形態において、オペレーティング・システム１３３０は、コンピュータ１３０２においてホストされる複数の仮想機械（ＶＭ）のうちの１つのＶＭを含むことができる。さらに、オペレーティング・システム１３３０は、アプリケーション１３３２のための、Ｊａｖａ（Ｒ）ランタイム環境ランタイム環境または．ＮＥＴ（Ｒ）フレームワークなどのランタイム環境を提供することができる。ランタイム環境は、アプリケーション１３３２がランタイム環境を含む任意のオペレーティング・システム上で作動することを可能にする一貫した実行環境である。同様に、オペレーティング・システム１３３０は、コンテナをサポートすることができ、アプリケーション１３３２は、たとえば、アプリケーションのコード、ランタイム、システム・ツール、システム・ライブラリおよび設定を含むソフトウェアの軽量、スタンドアロンの実行可能パッケージである、コンテナの形態とすることができる。

さらに、コンピュータ１３０２は、高信頼処理モジュール（ＴＰＭ）などのセキュリティ・モジュールによって有効にすることができる。たとえば、ＴＰＭによって、ブート・コンポーネントは、時間的に次のブート・コンポーネントをハッシュし、安全確保された値に対する結果の一致を待って、その後、次のブート・コンポーネントをロードする。このプロセスは、コンピュータ１３０２のコード実行スタック内の任意の層において行うことができ、たとえば、アプリケーション実行レベルまたはオペレーティング・システム（ＯＳ）カーネル・レベルにおいて適用され、それによって、コード実行の任意のレベルにおいてセキュリティが有効化される。

ユーザは、たとえば、キーボード１３３８、タッチ・スクリーン１３４０、およびマウス１３４２などのポインティング・デバイスなどの１つまたは複数の有線／無線入力デバイスを通じてコンピュータ１３０２にコマンドおよび情報を入力することができる。他の入力デバイス（図示せず）は、マイクロフォン、赤外線（ＩＲ）遠隔制御装置、無線周波数（ＲＦ）遠隔制御装置、または他の遠隔制御装置、ジョイスティック、仮想現実コントローラまたは仮想現実ヘッドセットあるいはその両方、ゲーム・パッド、スタイラス・ペン、たとえばカメラなどの画像入力デバイス、ジェスチャ・センサ入力デバイス、視運動センサ入力デバイス、感情または顔検出デバイス、たとえば指紋または虹彩スキャナなどのバイオメトリック入力デバイスなどを含んでもよい。これらのおよび他の入力デバイスは、システム・バス１３０８に結合することができる入力デバイス・インターフェース１３４４を通じて処理装置１３０４に接続されることが多いが、パラレル・ポート、ＩＥＥＥ１３９４シリアル・ポート、ゲーム・ポート、ＵＳＢポート、ＩＲインターフェース、ＢＬＵＥＴＯＯＴＨ（Ｒ）インターフェースなどのような、他のインターフェースによって接続されてもよい。

モニタ１３４６または他のタイプの表示デバイスも、ビデオ・アダプタ１３４８のようなインターフェースを介してシステム・バス１３０８に接続されてもよい。モニタ１３４６に加えて、コンピュータは、典型的には、スピーカ、プリンタなどのような他の周辺出力デバイス（図示せず）を含む。

コンピュータ１３０２は、有線または無線あるいはその両方の通信を介したリモート・コンピュータ１３５０のような１つまたは複数のリモート・コンピュータに対する論理接続を使用して、ネットワーク接続環境において動作することができる。リモート・コンピュータ１３５０は、ワークステーション、サーバ・コンピュータ、ルータ、パーソナル・コンピュータ、携帯型コンピュータ、マイクロプロセッサに基づく娯楽用電化製品、ピア・デバイスまたは他の共通ネットワーク・ノードなどであってよく、典型的には、コンピュータ１３０２に関して記載した要素の多くまたはすべてを含むが、簡潔にするために、メモリ／記憶デバイス１３５２のみが示されている。図示の論理接続は、ローカル・エリア・ネットワーク（ＬＡＮ）１３５４またはたとえばワイド・エリア・ネットワーク（ＷＡＮ）１３５６などのより大規模なネットワークあるいはその両方への有線／無線接続を含む。そのようなＬＡＮおよびＷＡＮネットワーキング環境は、事務所および会社内ではありふれたものであり、イントラネットなどの企業規模コンピュータ・ネットワークを促進し、それらすべてが、たとえばインターネットなどのグローバル通信ネットワークに接続することができる。

ＬＡＮネットワーキング環境において使用されるとき、コンピュータ１３０２は、有線または無線あるいはその両方の通信ネットワーク・インターフェースまたはアダプタ１３５８を通じてローカル・ネットワーク１３５４に接続することができる。アダプタ１３５８は、ＬＡＮ１３５４への有線または無線通信を促進することができ、これはまた、無線モードにおいてアダプタ１３５８と通信するために、その上に配置された無線アクセス・ポイント（ＡＰ）も含んでもよい。

ＷＡＮネットワーキング環境において使用されるとき、コンピュータ１３０２は、モデム１３６０を含むことができ、または、インターネットなどによってＷＡＮ１３５６を介した通信を確立するための他の手段を介してＷＡＮ１３５６上の通信サーバに接続することができる。内部または外部および有線または無線デバイスであってもよいモデム１３６０は、入力デバイス・インターフェース１３４４を介してシステム・バス１３０８に接続することができる。ネットワーク接続された環境において、コンピュータ１３０２に対して描いたプログラム・モジュール、またはその部分が、遠隔メモリ／記憶デバイス１３５２内に記憶されてもよい。図示するネットワーク接続は例であり、コンピュータ間の通信リンクを確立する他の手段が使用されてもよいことが明らかである。

ＬＡＮまたはＷＡＮのいずれかのネットワーキング環境において使用されるとき、コンピュータ１３０２は、上述したような外部記憶デバイス１３１６に加えて、またはその代わりに、限定ではないが、情報の記憶または処理の１つまたは複数の態様を提供するネットワーク仮想機械などの、クラウド・ストレージ・システムまたは他のネットワークに基づくストレージ・システムにアクセスすることができる。一般的に、コンピュータ１３０２とクラウド・ストレージ・システムとの間の接続は、たとえば、それぞれアダプタ１３５８またはモデム１３６０によって、ＬＡＮ１３５４またはＷＡＮ１３５６を介して確立することができる。コンピュータ１３０２が関連するクラウド・ストレージ・システムに接続されると、外部ストレージ・インターフェース１３２６は、アダプタ１３５８またはモデム１３６０あるいはその両方を用いて、クラウド・ストレージ・システムによって提供されるストレージを、それが他のタイプの外部記憶装置であるかのように、管理することができる。たとえば、外部ストレージ・インターフェース１３２６は、クラウド・ストレージ・ソースへのアクセスを、それらのソースがあたかもコンピュータ１３０２に物理的に接続されているかのように、提供するように構成することができる。

コンピュータ１３０２は、たとえば、プリンタ、スキャナ、デスクトップまたは携帯型あるいはその両方のコンピュータ、個人情報端末、通信衛星、無線検出可能タグと関連付けられた任意の機器またはロケーション（たとえば、キオスク、新聞売店、商品棚など）、および電話など、無線通信圏内に動作可能に配置されている任意の無線デバイスまたはエンティティと通信するように動作可能とすることができる。これは、ワイヤレス・フィデリティ（Ｗｉ－Ｆｉ）（Ｒ）およびＢＬＵＥＴＯＯＴＨ（Ｒ）無線技術を含んでもよい。したがって、通信は、従来のネットワークと同様の所定の構造、または、単純に、少なくとも２つのデバイス間のアド・ホック通信であってもよい。

本発明は、任意の可能な技術的詳細レベルの統合における、システム、方法、装置またはコンピュータ・プログラム製品あるいはその組合せであってもよい。コンピュータ・プログラム製品は、プロセッサに、本発明の諸態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含み得る。コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持および記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体はたとえば、限定ではないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上記の任意の適切な組合せであってもよい。コンピュータ可読記憶馬体のより特定的な例の包括的でないリストはまた、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）ディスク、パンチ・カード、または、命令を記録されている溝の中の隆起構造のような機械的に符号化されているデバイス、および、上記の任意の適切な組合せを含むことができる。コンピュータ可読記憶媒体は、本明細書において使用されるものとしては、無線波、または、他の自由に伝播する電磁波、導波路もしくは他の伝送媒体（たとえば、光ファイバケーブルを通過する光パルス）を通じて伝播する電磁波、または、ワイヤを通じて伝送される電気信号のような、過渡的信号自体として解釈されるべきではない。

本明細書において記載されているコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスへ、または、ネットワーク、たとえば、インターネット、ローカル・エリア・ネットワーク、広域ネットワークまたはワイヤレス・ネットワークあるいはその組合せを介して外部コンピュータもしくは外部記憶デバイスへダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス送信、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータまたはエッジ・サーバあるいはその組合せを含んでもよい。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体内に記憶するために、コンピュータ可読プログラム命令を転送する。本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、または、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのようなオブジェクト指向プログラミング言語、および、「Ｃ」プログラミング言語もしくは同様のプログラミング言語のような手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれているソース・コードもしくはオブジェクト・コードのいずれかであってもよい。コンピュータ可読プログラム命令は、その全体をユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、独立型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上でかつ部分的に遠隔コンピュータ上で、またはその全体を遠隔コンピュータもしくはサーバ上で実行することができる。後者のシナリオにおいて、遠隔コンピュータが、ローカル・エリア・ネットワーク（ＬＡＮ）もしくは広域ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されてもよく、または、接続は、外部コンピュータに対して（たとえば、インターネット・サービス・プロバイダを使用してインターネットを通じて）行われてもよい。いくつかの実施形態において、たとえば、プログラム可能論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラム可能論理アレイ（ＰＬＡ）を含む電子回路が、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路をカスタマイズすることによって、コンピュータ可読プログラム命令を実行することができる。

本発明の態様は、本明細書において、本発明の実施形態による、方法、装置（システム）およびコンピュータ・プログラム製品のフローチャートの図またはブロック図あるいはその両方を参照して説明されている。フローチャートの図またはブロック図あるいはその両方の各ブロック、および、フローチャートの図またはブロック図あるいはその両方の中の複数のブロックの組合せは、コンピュータ可読プログラム命令によって実装されることができることは理解されよう。これらのコンピュータ可読プログラム命令は、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてマシンを生成することができ、それによって、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令は、フローチャートの図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施するための手段を作り出す。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラム可能データ処理装置、または他のデバイスあるいはその組合せに特定の様式で機能するように指示することができるコンピュータ可読記憶媒体内に記憶することもでき、それによって、命令を記憶されているコンピュータ可読記憶媒体は、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作の態様を実施する命令を含む製造品を含む。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、または他のデバイス上にロードされて、一連の動作ステップが、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行されるようにして、コンピュータで実施されるプロセスを生成することができ、それによって、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施する。

図面内のフローチャートおよびブロック図は本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および動作を例示する。これに関連して、流れ図およびブロック図内の各ブロックは、指定の論理機能を実施するための１つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の一部分を表すことができる。いくつかの代替的な実施態様において、ブロックに記載されている機能は、図面に記載されている順序と一致せずに行われてもよい。たとえば、連続して示されている２つのブロックは実際には、関与する機能に応じて、実質的に同時に実行されてもよく、または、これらのブロックは、時として逆順に実行されてもよい。また、ブロック図または流れ図あるいはその両方の図解の各ブロック、ならびに、ブロック図または流れ図あるいはその両方の図解のブロックの組合せは、指定の機能もしくは動作を実施するか、または、専用ハードウェアとコンピュータ命令との組合せを実行する専用ハードウェアベースシステムによって実施することができることも留意されよう。

コンピュータ上で作動するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的な文脈において本主題を上述したが、本開示はまた、他のプログラム・モジュールと組み合わせて実施しまたは実施されてもよいことが、当業者には認識されよう。一般的に、プログラム・モジュールは、特定のタスクを実施することまたは特定の抽象データ型を実装することあるいはその両方を行うルーチン、プログラム、コンポーネント、データ構造などを含む。その上、本発明のコンピュータ実施方法は、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニ・コンピューティング・デバイス、メインフレーム・コンピュータ、および、コンピュータ、手持ち式コンピューティング・デバイス（たとえば、ＰＤＡ、電話機）、マイクロプロセッサに基づくまたはプログラム可能消費者または産業用電子機器などを含む、他のコンピュータ・システム構成によって実践されてもよいことが、当業者には諒解されよう。例示される態様は、タスクが、通信ネットワークを通じてリンクされる遠隔処理デバイスによって実行される、分散コンピューティング環境において実践されることもできる。しかしながら、本開示のすべてではなくとも一部の態様は、独立型コンピュータ上で実践されてもよい。分散コンピューティング環境において、プログラム・モジュールは、ローカルおよび遠隔メモリ記憶デバイスの両方内に位置してもよい。

本出願において使用されるものとしては、「構成要素」、「システム」、「プラットフォーム」、「インターフェース」などの用語は、コンピュータ関連エンティティ、または、１つまたは複数の特定の機能を有する動作可能な機械に関連するエンティティを参照することができ、または、含むことができ、あるいはその両方とすることができる。本明細書において開示されるエンティティは、ハードウェア、ハードウェアとソフトウェアとの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかであってもよい。たとえば、構成要素は、そのように限定されるものではないが、プロセッサ上で作動しているプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、またはコンピュータあるいはその組合せであってもよい。例示として、サーバ上で作動しているプリケーションとサーバの両方が、構成要素になり得る。１つまたは複数の構成要素は、プロセスまたは実行スレッドあるいはその両方の中に存在してもよく、構成要素は、１つのコンピュータ上に局在化されてもよく、または、２つ以上のコンピュータの間で分散されてもよく、あるいは、その両方であってもよい。別の例において、それぞれの構成要素は、様々なデータ構造を記憶されている様々なコンピュータ可読媒体から実行することができる。構成要素は、１つまたは複数のデータ・パケット（たとえば、ローカルシステム内で、分散システム内で別の構成要素と、または、インターネットのようなネットワークにわたって信号を介して他のシステムと、あるいはその組合せで対話する１つの構成要素からのデータ）を有する信号などに従って、ローカル・プロセスまたはリモート・プロセスあるいはその両方を介して通信することができる。別の例として、構成要素は、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって操作される、電気または電子回路によって操作される機械部品によって提供される特定の機能を有する装置であってもよい。そのような事例において、プロセッサは、装置の内部または外部にあってもよく、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。また別の例として、構成要素は、機械部品なしに電子構成要素を通じて特別な機能を提供する装置であってもよく、電子構成要素は、プロセッサ、または、電子構成要素の機能を少なくとも部分的に与えるソフトウェアもしくはファームウェアを実行する他の手段を含んでもよい。一態様において、構成要素は、たとえば、クラウド・コンピューティング・システム内で仮想機械を介して電子構成要素をエミュレートすることができる。

加えて、「または」という用語は、排他的な「または」ではなく、包含的な「または」を意味するように意図されている。すなわち、別途指定されない限り、または文脈から明らかでない限り、「ＸはＡまたはＢを利用する」は、自然な包含的置換のうちのいずれかを意味するように意図される。すなわち、ＸがＡを利用する、ＸがＢを利用する、またはＸがＡとＢの両方を利用する場合、上記の事例のいずれかの下で、「ＸはＡまたはＢを利用する」が満足される。その上、本明細書および添付の図面の範囲内で使用されるものとしての冠詞「ａ」および「ａｎ」は、一般的に、別途指定されない限り、または文脈から単数形を対象とすることが明らかでない限り、「１つまたは複数の」を意味すると解釈されるべきである。本明細書において使用されるものとしては、用語「例」または「例示的」あるいはその両方は、例、事例、または実例としての役割を果たすことを意味するために利用される。疑義を避けるために、本明細書において開示されている主題は、そのような例によって限定されない。加えて、本明細書において「例」または「例示的」あるいはその両方として記載されているいずれの態様または設計も、必ずしも他の態様または設計よりも好ましいかまたは有利であると解釈されるべきでなく、当業者に知られている等価な例示的構造および技法を除外するようにも意図されない。

本明細書において利用される場合、「プロセッサ」という用語は、限定ではないが、シングルコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を有する単一のプロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を有するマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を有するマルチコア・プロセッサ、パラレル・プラットフォーム、および、分散共有メモリを有するパラレル・プラットフォームを含む、実質的に任意のコンピューティング処理装置またはデバイスを指すことができる。加えて、プロセッサは、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラム可能論理コントローラ（ＰＬＣ）、結合プログラム可能論理回路（ＣＰＬＤ）、ディスクリート・ゲートまたはトランジスタ論理、ディスクリート・ハードウェア構成要素、または、本明細書において記載されている機能を実施する用に設計されている任意のその組合せを参照することができる。さらに、プロセッサは、空間利用を最適化し、または、ユーザ機器の性能を増強するために、限定ではないが、分子および量子ドットに基づくトランジスタ、スイッチおよびゲートのようなナノスケール・アーキテクチャを利用することができる。プロセッサはまた、コンピューティング処理装置の組合せとして実施されてもよい。本開示において、「ストア」、「記憶装置」、「データ・ストア」、「データ記憶装置」、「データベース」のような用語、および、構成要素の動作および機能に関連する実質的に任意の他の情報記憶構成要素は、「メモリ」またはメモリを備える構成要素内に具現化される「メモリ構成要素」エンティティを指すために利用される。本明細書において記載されているメモリまたはメモリ構成要素あるいはその両方は、揮発性メモリもしくは不揮発性メモリのいずれかであってもよく、または、揮発性メモリと不揮発性メモリの両方を含んでもよいことを諒解されたい。限定ではなく例示として、不揮発性メモリは、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（たとえば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリは、たとえば、外部キャッシュ・メモリとして作用することができるＲＡＭを含むことができる。限定ではなく例示として、ＲＡＭは、同期ＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、拡張型ＳＤＲＡＭ（ＥＳＤＲＡＭ）、同期リンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ（Ｒ）ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓ（Ｒ）ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓ（Ｒ）ダイナミックＲＡＭ（ＲＤＲＡＭ）のような、多くの形態で入手可能である。加えて、本明細書におけるシステムまたはコンピュータ実施方法の開示されているメモリ構成要素は、これらのおよび任意の他の適切なタイプのメモリを含むように意図されるが、含むように限定されるものではない。

上述されているものは、システムおよびコンピュータ実施方法の例に過ぎない。無論、本開示を説明することを目的として構成要素またはコンピュータ実施方法のすべての考えられる組合せを記載することは不可能であるが、本開示の多くのさらなる組合せおよび置換が可能であることが、当業者には認識され得る。さらに、用語「含む」、「有する」、「保持する」などが詳細な説明、特許請求の範囲、付録および図面において使用されている範囲において、そのような用語は、特許請求の範囲において移行語として利用される場合に「備える」が解釈されるときの用語「備える」と同様に、包含的であるように意図される。

様々な実施形態の説明は、例示の目的のために提示されているが、網羅的であることも、開示されている実施形態に限定されることも意図されていない。説明されている実施形態の範囲および思想から逸脱することなく、多くの修正および変形が当業者には明らかであろう。本明細書において使用されている用語は、実施形態の原理、実際の適用または市場に見出される技術にまさる技術的改善を最良に説明するため、または、当業者が本明細書において開示されている実施形態を理解することを可能にするために選択されている。

Claims (25)

1. デバイスであって、
   第１の量子ビットと、
   第２の量子ビットと、
   前記第１の量子ビットを前記第２の量子ビットに容量的に結合する第１の共振器、および、前記第１の量子ビットを前記第２の量子ビットに容量的に結合する第２の共振器を備える複共振アーキテクチャと
   を備える、デバイス。
2. 前記第１の量子ビットは、第１の動作周波数を有し、前記第２の量子ビットは、第２の動作周波数を有し、前記第１の共振器は、前記第１の動作周波数および前記第２の動作周波数よりも低い第１の共振周波数を有し、前記第２の共振器は、前記第１の動作周波数および前記第２の動作周波数よりも高い第２の共振周波数を有する、請求項１に記載のデバイス。
3. 前記第１の共振器および前記第２の共振器は、λ／２共振器であり、前記第１の共振器と前記第２の共振器とは並列である、請求項２に記載のデバイス。
4. 前記第１の共振周波数は、約３ギガヘルツであり、前記第２の共振周波数は、約６ギガヘルツであり、前記第１の動作周波数および前記第２の動作周波数は、４．５ギガヘルツ～５．５ギガヘルツである、請求項３に記載のデバイス。
5. 前記第１の共振周波数、前記第２の共振周波数、前記第１の動作周波数、および前記第２の動作周波数は、固定されている、請求項２の特徴を有する、請求項１ないし４のいずれかに記載のデバイス。
6. デバイスであって、
   第１の量子ビットと、
   第２の量子ビットと、
   共振器を備える複共振アーキテクチャであり、前記共振器の第１の端部は、前記第１の量子ビットおよび前記第２の量子ビットに容量的に結合されており、前記共振器の第２の端部は接地に結合されている、前記複共振アーキテクチャと
   を備える、デバイス。
7. 前記第１の量子ビットは、第１の動作周波数を有し、前記第２の量子ビットは、第２の動作周波数を有し、前記共振器は、前記第１の動作周波数および前記第２の動作周波数よりも低い第１の高調波周波数を有し、前記共振器は、前記第１の動作周波数および前記第２の動作周波数よりも高い第２の高調波周波数を有する、請求項６に記載のデバイス。
8. 前記共振器は、λ／４共振器である、請求項７に記載のデバイス。
9. 前記第１の高調波周波数は、約２ギガヘルツであり、前記第２の高調波周波数は、約６ギガヘルツであり、前記第１の動作周波数および前記第２の動作周波数は、４．５ギガヘルツ～５．５ギガヘルツである、請求項８に記載のデバイス。
10. 前記第１の高調波周波数、前記第２の高調波周波数、前記第１の動作周波数、および前記第２の動作周波数は、固定されている、請求項７の特徴を有する、請求項６ないし９のいずれかに記載のデバイス。
11. デバイスであって、
    第１の量子ビットと、
    第２の量子ビットと、
    前記第１の量子ビットを前記第２の量子ビットに容量的に結合する共振器、および、前記第１の量子ビットを前記第２の量子ビットに容量的に結合する差動ダイレクト・カプラを備える複共振アーキテクチャであり、前記差動ダイレクト・カプラは、前記第１の量子ビットおよび前記第２の量子ビットの対向するパッドを容量的に結合する、前記複共振アーキテクチャと
    を備える、デバイス。
12. 前記第１の量子ビットは、第１の動作周波数を有し、前記第２の量子ビットは、第２の動作周波数を有し、前記共振器は、前記第１の動作周波数および前記第２の動作周波数よりも高い共振周波数を有する、請求項１１に記載のデバイス。
13. 前記共振器は、λ／２共振器であり、前記共振器と前記差動ダイレクト・カプラとは並列である、請求項１２に記載のデバイス。
14. 前記共振周波数は、約６ギガヘルツであり、前記第１の動作周波数および前記第２の動作周波数は、４．５ギガヘルツ～５．５ギガヘルツである、請求項１３に記載のデバイス。
15. 前記共振周波数、前記第１の動作周波数、および前記第２の動作周波数は、固定されている、請求項１２の特徴を有する、請求項１１ないし１４のいずれかに記載のデバイス。
16. デバイスであって、
    第１の量子ビットと、
    第２の量子ビットと、
    共振器およびダイレクト・カプラを備える複共振アーキテクチャであり、前記共振器の第１の端部は、前記第１の量子ビットおよび前記第２の量子ビットに容量的に結合されており、前記共振器の第２の端部は接地に結合されており、前記ダイレクト・カプラは、前記第１の量子ビットを前記第２の量子ビットに容量的に結合し、前記ダイレクト・カプラは、前記第１の量子ビットおよび前記第２の量子ビットの共通のパッドを容量的に結合する、前記複共振アーキテクチャと
    を備える、デバイス。
17. 前記第１の量子ビットは、第１の動作周波数を有し、前記第２の量子ビットは、第２の動作周波数を有し、前記共振器は、前記第１の動作周波数および前記第２の動作周波数よりも高い共振周波数を有する、請求項１６に記載のデバイス。
18. 前記共振器は、λ／４共振器である、請求項１７に記載のデバイス。
19. 前記共振周波数は、約６ギガヘルツであり、前記第１の動作周波数および前記第２の動作周波数は、４．５ギガヘルツ～５．５ギガヘルツである、請求項１８に記載のデバイス。
20. 前記共振周波数、前記第１の動作周波数、および前記第２の動作周波数は、固定されている、請求項１７の特徴を有する、請求項１６ないし１９のいずれかに記載のデバイス。
21. 装置であって、
    第１の動作周波数を有する第１のトランズモン量子ビットと、
    第２の動作周波数を有する第２のトランズモン量子ビットと、
    前記第１のトランズモン量子ビットを前記第２のトランズモン量子ビットに容量的に結合する複共振アーキテクチャであり、前記複共振アーキテクチャは、前記第１の動作周波数および前記第２の動作周波数よりも低い第１の共振周波数を有し、前記第１の動作周波数および前記第２の動作周波数よりも高い第２の共振周波数を有する、前記複共振アーキテクチャと
    を備える、装置。
22. 前記複共振アーキテクチャは、前記第１のトランズモン量子ビットおよび前記第２のトランズモン量子ビットに容量的に結合されている第１のλ／２共振器を備え、前記第１のトランズモン量子ビットおよび前記第２のトランズモン量子ビットに容量的に結合されている第２のλ／２共振器を備え、前記第１のλ／２共振器と前記第２のλ／２共振器とは並列であり、前記第１のλ／２共振器は前記第１の共振周波数を呈し、前記第２のλ／２共振器は前記第２の共振周波数を呈する、請求項２１に記載の装置。
23. 前記第１の共振周波数は、約３ギガヘルツであり、前記第２の共振周波数は、約６ギガヘルツである、請求項２２に記載の装置。
24. 前記複共振アーキテクチャは、λ／４共振器を備え、前記λ／４共振器の第１の端部は、前記第１のトランズモン量子ビットの結合キャパシタと前記第２の量子ビットの結合キャパシタとの間に結合されており、前記λ／４共振器の第２の端部は、接地に短絡されており、前記λ／４共振器の第１の高調波は、前記第１の共振周波数であり、前記λ／４共振器の第２の高調波は、前記第２の共振周波数である、請求項２１の特徴を有する、請求項２０ないし２３のいずれかに記載の装置。
25. 前記第１の高調波は、約２ギガヘルツであり、前記第２の高調波は、約６ギガヘルツである、請求項２４に記載の装置。

Images