CN115885293A - 用于zz相互作用减少的多谐振耦合架构 - Google Patents

用于zz相互作用减少的多谐振耦合架构 Download PDF

Info

Publication number
CN115885293A
CN115885293A CN202180038022.5A CN202180038022A CN115885293A CN 115885293 A CN115885293 A CN 115885293A CN 202180038022 A CN202180038022 A CN 202180038022A CN 115885293 A CN115885293 A CN 115885293A
Authority
CN
China
Prior art keywords
qubit
resonator
frequency
resonant
operating frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180038022.5A
Other languages
English (en)
Inventor
D·麦凯
A·肯达拉
S·斯里尼瓦桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN115885293A publication Critical patent/CN115885293A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

提供了促进用于保持ZX相互作用同时减少ZZ相互作用的多谐振耦合器的系统和技术。在各种实施例中，第一量子位可以具有第一操作频率并且第二量子位可以具有第二操作频率，并且多谐振架构可以将第一量子位耦合到第二量子位。

Description

用于ZZ相互作用减少的多谐振耦合架构
技术领域
本公开总体上涉及超导量子位，并且更具体地涉及多谐振耦合架构，所述多谐振耦合架构减少超导量子位之间的ZZ相互作用，同时通过ZX相互作用实现交叉谐振门。
背景技术
量子计算系统可以由超导量子位的各种布置构成。在各种实例中，量子位可以具有固定的操作频率(例如，具有单个约瑟夫逊结的transmon型量子位可以具有固定的操作频率)并且可以在任何适当的量子计算基片上被布置成二维阵列。在各个方面，在这种二维阵列中的任何量子位可以被耦合到它的最近邻量子位中的一些和/或全部，和/或被耦合到它的次最近邻量子位中的一些和/或全部。
常规地，量子位通过固定频率的微波谐振器(例如，总线谐振器)耦合在一起。即，第一量子位和第二量子位常规地由单个固定频率谐振器进行耦合，其中该单个固定频率谐振器的第一端被电容性地耦合到第一量子位，并且其中该单个固定频率谐振器的第二端被电容性地耦合到第二量子位。这样的耦合允许第一量子位和第二量子位展现出来自交叉谐振的强的ZX相互作用和/或高相干性，这可以改进整个量子计算系统的运作。在各种实例中，已经基于这样的交叉谐振相互作用成功地实施了包括多于50个量子位的量子位设备，其中这些量子位是用在相邻量子位的频率处的微波音调来驱动的。
然而，常规的耦合器的显著的缺点是它们导致了耦合的量子位之间的始终接通(always-on)的ZZ相互作用。这个弱的ZZ误差在任何一对常规耦合的量子位之间累积，并且腐蚀用于双量子位门的期望交叉谐振机制。换言之，这个ZZ误差抑制了量子计算系统的有效性和/或效能。用于处理始终接通的ZZ误差的常规系统和/或技术包括发出回波(echoing)和可调谐频率耦合元件。发出回波涉及使用附加脉冲来抵消ZZ相互作用。然而，这些脉冲需要时间来实现，这可能由于有限的相干时间而显著地消耗相干预算。可调谐频率耦合器可用于减少和/或消除ZZ相互作用。然而，向量子计算系统添加可调谐频率元件经常导致相干性退化。换言之，用于减少始终接通的ZZ相互作用的常规系统和/或技术对相干时间具有相应的负面影响。
在各种实例中，本发明的实施例可以解决现有技术中的这些问题中的一个或多个。
发明内容
以下呈现概述以提供对本发明的一个或多个实施例的基本理解。本概述并不旨在标识关键或重要的元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一的目的是以简化的形式呈现概念，作为稍后呈现的更详细描述的序言。在本文所描述的一个或多个实施例中，描述了促进用于ZZ相互作用减少的多谐振耦合架构的设备、系统、计算机实现的方法、装置和/或计算机程序产品。
根据一个或多个实施例，提供了一种设备。该设备可以包括第一量子位、第二量子位以及多谐振架构。在各个方面，多谐振架构可以包括将第一量子位电容性地耦合到第二量子位的第一谐振器以及将第一量子位电容性地耦合到第二量子位的第二谐振器。在各种实施例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。在各种情况下，第一谐振器可具有小于第一操作频率且小于第二操作频率的第一谐振频率。在各个方面中，第二谐振器可具有大于第一操作频率且大于第二操作频率的第二谐振频率。在各种实施例中，第一谐振器和第二谐振器可以是λ/2谐振器，并且第一谐振器和第二谐振器可以是并联的。在各种实施例中，第一谐振频率可以是约3千兆赫兹(GHz)，第二谐振频率可以是约6GHz，并且第一操作频率和第二操作频率可以在4.5GHz和5.5GHz之间。在各种实例中，第一谐振频率、第二谐振频率、第一操作频率和第二操作频率可以是固定的。
根据一个或多个实施例，提供了一种设备。该设备可以包括第一量子位、第二量子位以及多谐振架构。在各个方面，多谐振架构可包括谐振器。在各种实例中，谐振器的第一端可以电容性地耦合到第一量子位和第二量子位。在各个方面，谐振器的第二端可耦合到地。在各种实施例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。在各种情况下，谐振器可具有小于第一操作频率且小于第二操作频率的一次谐波频率。在各个方面中，谐振器可具有大于第一操作频率且大于第二操作频率的二次谐波频率。在各种实施例中，谐振器可以是λ/4谐振器。在各种实施例中，一次谐波频率可为约2千兆赫兹(GHz)，二次谐波频率可为约6GHz，并且第一操作频率和第二操作频率可在4.5GHz与5.5GHz之间。在各种实例中，一次谐波频率、二次谐波频率、第一操作频率和第二操作频率可以是固定的。
根据一个或多个实施例，提供了一种设备。该设备可以包括第一量子位、第二量子位以及多谐振架构。在各个方面，多谐振架构可包括谐振器和差分直接耦合器。在各种实例中，谐振器可以将第一量子位电容性地耦合到第二量子位，并且差分直接耦合器可以将第一量子位电容性地耦合到第二量子位。在各种情况下，差分直接耦合器可以电容性地耦合第一量子位与第二量子位的相反焊盘。在各种实施例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。在各种情况下，谐振器可具有大于第一操作频率且大于第二操作频率的谐振频率。在各种实施例中，谐振器可以是λ/2谐振器，并且谐振器和差分直接耦合器可以是并联的。在各种实施例中，谐振频率可以是约6千兆赫兹(GHz)，并且第一操作频率和第二操作频率可以在4.5GHz与5.5GHz之间。在各种实例中，谐振频率、第一操作频率和第二操作频率可以是固定的。
根据一个或多个实施例，提供了一种设备。该设备可以包括第一量子位、第二量子位以及多谐振架构。在各个方面，多谐振架构可包括谐振器和直接耦合器。在各种实例中，谐振器的第一端可以电容性地耦合到第一量子位和第二量子位，并且谐振器的第二端可以耦合到地。在各个方面，直接耦合器可以将第一量子位电容性地耦合到第二量子位。在各种情况下，直接耦合器可以电容性地耦合第一量子位与第二量子位的共同焊盘。在各种实施例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。在各种情况下，谐振器可具有大于第一操作频率且大于第二操作频率的谐振频率。在各种实施例中，谐振器可以是λ/4谐振器。在各种实施例中，谐振频率可以是约6千兆赫兹(GHz)，并且第一操作频率和第二操作频率可以在4.5GHz与5.5GHz之间。在各种实例中，谐振频率、第一操作频率和第二操作频率可以是固定的。
根据一个或多个实施例，提供了一种装置。该装置可以包括具有第一操作频率的第一transmon型量子位、具有第二操作频率的第二transmon型量子位、以及多谐振架构。在各个方面，多谐振架构可以将第一transmon型量子位电容性地耦合到第二transmon型量子位。在各种实例中，多谐振架构可以具有小于第一操作频率并且小于第二操作频率的第一谐振频率，并且可以具有大于第一操作频率并且大于第二操作频率的第二谐振频率。在各种实施例中，多谐振架构可以包括电容性地耦合到第一transmon型量子位和第二transmon型量子位的第一λ/2谐振器，其中第一λ/2谐振器展现出第一谐振频率。在各种实例中，多谐振架构可以包括电容性地耦合到第一transmon型量子位和第二transmon型量子位的第二λ/2谐振器，其中第二λ/2谐振器展现出第二谐振频率。在各种情况下，第一λ/2谐振器和第二λ/2谐振器可以是并联的。在各个其他实施例中，多谐振架构可以包括λ/4谐振器。在各种实例中，λ/4谐振器的第一端可以耦合在第一transmon型量子位的耦合电容器与第二transmon型量子位的耦合电容器之间，并且λ/4谐振器的第二端可以短接到地。在各种情况下，λ/4谐振器的一次谐波可以是第一谐振频率，并且λ/4谐振器的二次谐波可以是第二谐振频率。
如上所述，一对固定频率的量子位通过固定频率的微波谐振器被常规地耦合在一起。具体地，对于第一量子位和第二量子位，该固定频率的微波谐振器的第一端被电容性地耦合到第一量子位，并且该固定频率的微波谐振器的第二端被电容性地耦合到第二量子位。这样的耦合结构可以导致第一量子位与第二量子位之间的高相干性和/或强的ZX相互作用。然而，这样的耦合结构还产生了第一量子位与第二量子位之间的始终接通的ZZ相互作用。这个ZZ相互作用可以负面地影响包括该第一量子位和该第二量子位的量子计算系统的性能。因此，这个ZZ相互作用的消除、最小化、抑制、和/或减少可以改善该量子计算系统的运作。
如上所述，存在用于抑制和/或减少ZZ相互作用的两种主要的常规系统和/或技术。第一种常规系统和/或技术是发出回波。发出回波涉及将附加脉冲注入到量子计算系统中以抵制、抵消和/或相消干涉ZZ相互作用。然而，注入这些脉冲需要时间，并且注入这些脉冲所花费的时间可以消耗量子计算系统的相干预算。用于处理ZZ相互作用的第二种常规系统和/或技术是使用可调谐频率元件。将可调谐频率元件引入到量子计算系统中可以消除和/或减少ZZ相互作用。然而，可调谐频率元件的使用和/或复杂性引入了相应的相干性退化。换言之，常规的系统和/或技术以减少相干时间为代价来减少一对耦合的量子位之间的ZZ相互作用。
本发明的各个实施例可以解决现有技术中的这些问题中的一个或多个。在各个方面，本发明的实施例能够提供可以将第一量子位耦合到第二量子位的多谐振耦合架构。在各种实例中，这样的多谐振耦合架构可以减少第一量子位与第二量子位之间的ZZ相互作用而不会降低第一量子位与第二量子位之间的耦合强度和/或ZX相互作用。在各种实例中，这样的多谐振耦合架构可以包括固定频率的和/或不可调谐的元件，并且因此这样的多谐振耦合架构可以避免将通常伴随可调谐频率元件的相干性退化引入到量子计算系统中。此外，在各个方面，这样的多谐振耦合架构可以省去将回波注入到量子计算系统中的需要。换言之，与常规系统和/或技术不同，本发明的各种实施例可以提供多谐振耦合架构，所述多谐振耦合架构可以减少耦合的量子位之间的ZZ相互作用而不会引入相干时间的相应减少。
可以实现各种多谐振耦合架构以实现这些改善的结果。考虑具有第一操作频率的第一量子位和具有第二操作频率的第二量子位。在一些实施例中，多谐振耦合架构可以包括第一λ/2谐振器和第二λ/2谐振器。在各种实例中，第一λ/2谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且第一λ/2谐振器的第二端可以耦合到第二量子位的第一耦合电容器。类似地，第二λ/2谐振器的第一端可以耦合到第一量子位的第二耦合电容器，并且第二λ/2谐振器的第二端可以耦合到第二量子位的第二耦合电容器。换言之，第一λ/2谐振器可以将第一量子位电容性地耦合到第二量子位，并且第二λ/2谐振器可以将第一量子位电容性地耦合到第二量子位，使得第一λ/2谐振器和第二λ/2谐振器是并联的。在各种实例中，第一λ/2谐振器可展现出小于第一操作频率并且小于第二操作频率的第一谐振频率。在各个方面，第二λ/2谐振器可展现出大于第一操作频率并且大于第二操作频率的第二谐振频率。此外，在各个方面，第一谐振频率和第二谐振频率可以是固定的。在各种实施例中，这样的多谐振耦合架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不相应地减小第一量子位与第二量子位之间的耦合强度和/或交叉谐振门速度。此外，这种多谐振耦合架构可避免引入相干性退化(例如，可以不需要回波和/或可调谐频率元件)。
在其他实施例中，多谐振耦合架构可以包括λ/4谐振器。在各个方面，λ/4谐振器的第一端可以耦合到第一量子位的耦合电容器，并且λ/4谐振器的第一端还可以耦合到第二量子位的耦合电容器。也就是说，在各个方面，λ/4谐振器的第一端可以电容性地耦合到第一量子位和第二量子位两者。在各种实例中，λ/4谐振器的第二端可耦合到地。在各个方面，λ/4谐振器可展现出小于第一操作频率并且小于第二操作频率的一次谐波频率。在各种实例中，λ/4谐振器可展现出大于第一操作频率并且大于第二操作频率的二次谐波频率。此外，在各个方面，一次谐波频率和二次谐波频率可以是固定的。在各种实施例中，这样的多谐振耦合架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不相应地减小第一量子位与第二量子位之间的耦合强度和/或交叉谐振门速度。此外，这种多谐振耦合架构可避免引入相干性退化(例如，可以不需要回波和/或可调谐频率元件)。
在其他实施例中，多谐振耦合架构可以包括λ/2谐振器和差分直接耦合器。在各种实例中，λ/2谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且λ/2谐振器的第二端可以耦合到第二量子位的第一耦合电容器。类似地，差分直接耦合器的第一端可以耦合到第一量子位的第二耦合电容器，并且差分直接耦合器的第二端可以耦合到第二量子位的第二耦合电容器。换言之，λ/2谐振器可以将第一量子位电容性地耦合到第二量子位，并且差分直接耦合器可以将第一量子位电容性地耦合到第二量子位，使得λ/2谐振器和差分直接耦合器是并联的。在各个方面，差分直接耦合器可以耦合第一量子位与第二量子位的相反焊盘。在各种情况中，λ/2谐振器可以展现出大于第一操作频率并且大于第二操作频率的谐振频率。此外，在各个方面，谐振频率可以是固定的。在各种实施例中，这样的多谐振耦合架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不相应地减小第一量子位与第二量子位之间的耦合强度和/或交叉谐振门速度。此外，这种多谐振耦合架构可避免引入相干性退化(例如，可以不需要回波和/或可调谐频率元件)。
在其他实施例中，多谐振耦合架构可以包括λ/4谐振器和直接耦合器。在各个方面，λ/4谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且λ/4谐振器的第一端还可以耦合到第二量子位的第一耦合电容器。也就是说，在各个方面，λ/4谐振器的第一端可以电容性地耦合到第一量子位和第二量子位两者。在各种实例中，λ/4谐振器的第二端可耦合到地。在各种情况下，直接耦合器的第一端可以耦合到第一量子位的第二耦合电容器，并且直接耦合器的第二端可以耦合到第二量子位的第二耦合电容器。在各种情况下，直接耦合器可以耦合第一量子位与第二量子位的共同焊盘。在各个方面，λ/4谐振器可以展现出大于第一操作频率并且大于第二操作频率的谐振频率。此外，在各个方面，谐振频率可以是固定的。在各种实施例中，这样的多谐振耦合架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不相应地减小第一量子位与第二量子位之间的耦合强度和/或交叉谐振门速度。此外，这种多谐振耦合架构可避免引入相干性退化(例如，可以不需要回波和/或可调谐频率元件)。
因此，与常规系统和/或技术不同，本发明的各种实施例可以提供多谐振耦合架构，所述多谐振耦合架构可以减少耦合的量子位之间的ZZ相互作用而不相应地减少相干时间。因此，本发明的各种实施例构成相对于现有技术的实质技术改进。
附图说明
图1示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括两个谐振器的示例非限制性系统的框图。
图2示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括一个谐振器的示例非限制性系统的框图。
图3示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括谐振器和差分直接耦合器的示例非限制性系统的框图。
图4示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括谐振器和直接耦合器的示例非限制性系统的框图。
图5-图6示出描绘由本文描述的一个或多个实施例促进的ZZ相互作用减少的示例非限制性曲线图。
图7示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的示例非限制性量子位阵列的框图。
图8示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括两个谐振器的示例非限制性方法的流程图。
图9示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括一个谐振器的示例非限制性方法的流程图。
图10示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括谐振器和差分直接耦合器的示例非限制性方法的流程图。
图11示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的包括谐振器和直接耦合器的示例非限制性方法的流程图。
图12示出根据本文描述的一个或多个实施例的促进ZZ相互作用减少的示例非限制性方法的流程图。
图13示出其中可促进本文描述的一个或多个实施例的示例非限制性操作环境的框图。
具体实施方式
以下详细说明仅是说明性的，并且不旨在限制实施例和/或实施例的应用或使用。此外，不旨在受到在先前的背景技术或发明内容部分中或在具体实施方式部分中呈现的任何明示或暗含的信息约束。
现在参考附图描述一个或多个实施例，其中相同的附图标记在全文中用于指代相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，清楚的是，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例。
如在常规系统和/或技术中那样，考虑由固定频率的总线谐振器耦合的两个transmon型量子位。耦合强度可以通过交换耦合J来量化，该交换耦合J可以由下式给出：
Figure BDA0003962727110000081
其中Δ1是第一transmon型量子位的操作频率与该固定频率的总线谐振器的谐振频率之间的差，其中Δ2是第二transmon型量子位的操作频率与该固定频率的总线谐振器的谐振频率之间的差，其中g1是第一transmon型量子位与该固定频率的总线谐振器的耦合强度，并且其中g2是第二transmon型量子位与该固定频率的总线谐振器的耦合强度。还考虑由直接耦合器耦合的两个transmon型量子位；直接耦合器即任何适合的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型transmon型量子位频率处产生独立于量子位频率的耦合。在这种情况下，量子位耦合也是由直接耦合器几何形状所设定的J的特定值给出的。在这两个实例中，这些常规耦合的量子位(例如，由单个固定频率的微波谐振器耦合或由直接耦合器耦合的两个量子位)的哈密顿量H可以由下式来描述：
Figure BDA0003962727110000091
其中i可以取值1或2来表示第一transmon型量子位或第二transmon型量子位，其中ωi是第i transmon型量子位的谐振频率，其中
Figure BDA0003962727110000092
表示第itransmon型量子位中的激励的数量，其中αi是第i transmon型量子位的非谐性，并且其中/>
Figure BDA0003962727110000093
表示量子位1和量子位2之间的交换耦合(/>
Figure BDA0003962727110000094
是第i量子位湮灭算符,并且/>
Figure BDA0003962727110000095
是第i量子位产生算符)。在这个哈密顿量中，始终接通的ZZ相互作用可以被给出为：
Figure BDA0003962727110000096
其中Δ是这两个量子位之间的失谐，并且其中所有其他符号在以上两个等式中定义。这起因于以下事实：这两个transmon型量子位的|00>和|11>状态能量的总和不同于|01>和|10>状态能量的总和。虽然在这两个transmon型量子位之间的低的ZZ相互作用是期望的，但是在这两个transmon型量子位之间的高的耦合强度也是期望的，因为相反地，从量子位1到量子位2的ZX相互作用(例如，交叉谐振的强度)是由以下给出的：
Figure BDA0003962727110000097
其中J、α1和Δ是如以上所定义的，并且其中Ω1是施加到量子位1的交叉谐振驱动强度。如以上等式所示，增加ZX与ZZ的比率(即，增加想要的相互作用与不想要的相互作用的比率)的一种方式是减小J。然而，这增加了门操作的总时间，从而导致保真度由于失去相干性而退化。
如上所述，用于减少、抑制、消除和/或最小化ZZ相互作用而还不减少、抑制、消除和/或最小化ZX相互作用的常规系统和/或技术实施发出回波和/或可调谐频率元件。发出回波涉及将多个脉冲信号注入到量子计算系统中以抵制、抵消、取消、校正和/或相消干涉ZZ相互作用。然而，需要时间来将此类脉冲信号注入到量子计算系统中，并且该时间可以消耗量子计算系统的已经有限的相干预算。可调谐频率元件可被用来改善ZZ相互作用。然而，可调谐频率元件也与相干性退化相关联。由此，常规系统和/或技术以减少相干时间为代价来减少ZZ相互作用。然而，本发明的各个实施例可减少ZZ相互作用而不会相应减少相干时间。
本发明的各个实施例的发明人认识到，在各种实例中，可以通过结合第二耦合器模式在保持有限J的同时减少和/或抵消ZZ相互作用。在各种实例中，当第二耦合器模式被结合时哈密顿量H可以由以下等式来描述：
Figure BDA0003962727110000101
其中i可以取值1或2来表示第一transmon型量子位或第二transmon型量子位，其中ωi、αi、
Figure BDA0003962727110000102
是以上定义的，其中j是在将第一transmon型量子位耦合到第二transmon型量子位的谐振器模式的数量上进行求和的，其中γj是谐振器模式的频率，其中/>
Figure BDA0003962727110000103
是谐振器模式中的激励的数量，其中gij表示在第i transmon型量子位与耦合器模式j之间的耦合，并且其中/>
Figure BDA0003962727110000104
表示在第i transmon型量子位与耦合器模式j之间的交换。在这种形式中，剩余的J0耦合项是由于直接耦合器(如果存在的话)引起的。
本发明的各种实施例可以提供多谐振耦合架构，所述多谐振耦合架构可以减少两个量子位之间的ZZ相互作用，同时保持有限的交换耦合J并且没有相干时间的相应减少。再次，考虑具有第一操作频率的第一量子位和具有第二操作频率的第二量子位。在各个方面，多谐振架构可以将第一量子位电容性地耦合到第二量子位。在各种实例中，多谐振架构可具有大于第一操作频率且大于第二操作频率的第一极。在各种实例中，多谐振架构可具有小于第一操作频率且小于第二操作频率的第二极。在各种情况下，多谐振架构可以具有直接耦合项(例如，将第一量子位电容性地耦合到第二量子位的直接耦合器)而不是第二极。在各种实例中，多谐振架构可以在第一组量子位频率中展现出零ZZ相互作用和零交换耦合J。在各个方面，多谐振架构可以在第二组量子位频率中展现出零ZZ相互作用和非零交换耦合J。在各种情况下，多谐振架构可以是不可调谐的。
在各种实施例中，多谐振架构可包括第一谐振器和第二谐振器。在各种实例中，第一谐振器可以将第一量子位电容性地耦合到第二量子位。即，第一谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且第一谐振器的第二端可以耦合到第二量子位的第一耦合电容器。类似地，第二谐振器可以将第一量子位电容性地耦合到第二量子位。即，第二谐振器的第一端可以耦合到第一量子位的第二耦合电容器，并且第二谐振器的第二端可以耦合到第二量子位的第二耦合电容器。在各种实例中，第一谐振器可与第二谐振器并联。在各个方面，第一谐振器和第二谐振器两者都可以是λ/2谐振器。在各种实例中，第一谐振器可以具有第一谐振频率，该第一谐振频率小于第一量子位的第一操作频率并且小于第二量子位的第二操作频率。在各种情况下，第二谐振器可以具有第二谐振频率，该第二谐振频率大于第一量子位的第一操作频率并且大于第二量子位的第二操作频率。在各种实例中，第一谐振频率可以是大约3GHz，第二谐振频率可以是大约6GHz，并且第一操作频率和第二操作频率可以在4.5GHz到5.5GHz的范围内。在各种实例中，第一谐振器和/或第二谐振器可以是不可调谐的。在各个方面，这样的多谐振架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不对应地减小第一量子位与第二量子位之间的ZX相互作用和/或交换耦合J。此外，这样的多谐振架构可以实现该结果，而无需实施多脉冲回波，和/或无需可调谐频率元件。由此，这样的多谐振架构可以在不同实例中减少ZZ相互作用而没有伴随常规系统和/或技术的相干性退化。
在各种其他实施例中，多谐振架构可包括谐振器。在各种实例中，谐振器的第一端可以电容性地耦合到第一量子位的耦合电容器，并且可以电容性地耦合到第二量子位的耦合电容器。即，谐振器的第一端可以电容性地耦合到第一量子位和第二量子位两者。在各种实例中，谐振器的第二端可耦合到地。在各个方面，谐振器可以是λ/4谐振器。在各种实例中，谐振器可以具有一次谐波频率，该一次谐波频率小于第一量子位的第一操作频率并且小于第二量子位的第二操作频率。在各种情况下，谐振器可以具有二次谐波频率，该二次谐波频率大于第一量子位的第一操作频率并且大于第二量子位的第二操作频率。在各种实例中，一次谐波频率可为约2GHz，二次谐波频率可为约6GHz，并且第一操作频率和第二操作频率可在4.5GHz到5.5GHz的范围内。在各种实例中，谐振器可以是不可调谐的。在各个方面，这样的多谐振架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不对应地减小第一量子位与第二量子位之间的ZX相互作用和/或交换耦合J。此外，这样的多谐振架构可以实现该结果，而无需实施多脉冲回波，和/或无需可调谐频率元件。由此，这样的多谐振架构可以在各种实例中减少ZZ相互作用而没有伴随常规系统和/或技术的相干性退化。
在各种其他实施例中，多谐振架构可包括谐振器和差分直接耦合器。在各种实例中，谐振器可以将第一量子位电容性地耦合到第二量子位。即，谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且谐振器的第二端可以耦合到第二量子位的第一耦合电容器。类似地，在各种实例中，差分直接耦合器可以将第一量子位电容性地耦合到第二量子位。即，差分直接耦合器的第一端可以耦合到第一量子位的第二耦合电容器，并且差分直接耦合器的第二端可以耦合到第二量子位的第二耦合电容器。在各种实例中，差分直接耦合器可以将第一量子位与第二量子位的相反焊盘耦合在一起。在各种情况下，谐振器可以与差分直接耦合器并联。在各个方面，谐振器可以是λ/2谐振器。在各种实例中，谐振器可以具有大于第一量子位的第一操作频率并且大于第二量子位的第二操作频率的谐振频率。在各种实例中，谐振频率可以是大约6GHz，并且第一操作频率和第二操作频率可以在4.5GHz到5.5GHz的范围内。在各种实例中，谐振器可以是不可调谐的。在各个方面，差分直接耦合器可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处产生独立于频率的耦合。在各个方面，这样的多谐振架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不对应地减小第一量子位与第二量子位之间的ZX相互作用和/或交换耦合J。此外，这样的多谐振架构可以实现该结果，而无需实施多脉冲回波，和/或无需可调谐频率元件。由此，这样的多谐振架构可以在各种实例中减少ZZ相互作用而没有伴随常规系统和/或技术的相干性退化。
在各种其他实施例中，多谐振架构可包括谐振器和直接耦合器。在各种实例中，谐振器的第一端可以电容性地耦合到第一量子位和第二量子位两者。即，谐振器的第一端可以耦合到第一量子位的第一耦合电容器，并且谐振器的第一端还可以耦合到第二量子位的第一耦合电容器。在各个方面，直接耦合器可以将第一量子位电容性地耦合到第二量子位。即，直接耦合器的第一端可以耦合到第一量子位的第二耦合电容器，并且直接耦合器的第二端可以耦合到第二量子位的第二耦合电容器。在各种实例中，直接耦合器可以将第一量子位与第二量子位的共同焊盘耦合在一起。在各个方面，谐振器可以是λ/4谐振器。在各种实例中，谐振器可以具有大于第一量子位的第一操作频率并且大于第二量子位的第二操作频率的谐振频率。在各种实例中，谐振频率可以是大约6GHz，并且第一操作频率和第二操作频率可以在4.5GHz到5.5GHz的范围内。在各种实例中，谐振器可以是不可调谐的。在各个方面，直接耦合器可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处产生独立于频率的耦合。在各个方面，这样的多谐振架构可以减小(例如，在一些情况下，减小数量级和/或更多)第一量子位与第二量子位之间的ZZ相互作用，而不对应地减小第一量子位与第二量子位之间的ZX相互作用和/或交换耦合J。此外，这样的多谐振架构可以实现该结果，而无需实现多脉冲回波，和/或无需可调谐频率元件。由此，这样的多谐振架构可以在各种实例中减少ZZ相互作用而没有伴随常规系统和/或技术的相干性退化。
本发明的各个实施例包括用于促进用于ZZ相互作用减少的多谐振耦合架构的新颖系统和/或技术，这些系统和/或技术不是抽象的、不是自然现象、不是自然规律、并且不能由人作为一组精神行为来执行。相反，本发明的各个实施例包括用于促进ZZ相互作用减少的系统和/或技术，所述系统和/或技术不对应地减少ZX相互作用和/或交换耦合J，不需要多脉冲回波，和/或不需要可调谐频率元件。ZX相互作用的减少会负面地影响量子计算系统的性能。此外，实施回波和/或可调谐频率元件会负面地影响量子计算系统的相干预算。由于本发明的各个实施例可以减少ZZ相互作用而不会相应地减少ZX相互作用并且无需实施回波和/或可调谐频率元件，因此本发明的各个实施例可以减少不想要的ZZ相互作用，同时保持非零交换耦合J而没有通常伴随常规系统和/或技术的相干性退化。换言之，本发明的实施例提供了新颖的量子位耦合架构，其可以在量子计算系统中(例如，在量子计算芯片/基片上)实现以便改进量子计算系统的性能和/或运作。因此，本发明的各个实施例构成相对于现有技术的实质技术改进。
在各个方面，应当理解，本公开的附图仅是示例性的而非限制性的，并且不一定按比例绘制。
图1示出根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括两个谐振器的示例非限制性系统100的框图。如所示出的，在各个方面，系统100可以包括第一量子位102和第二量子位104。如图1所示，第一量子位102可以是固定频率的transmon型量子位。即，第一量子位102可以包括由电容器120分流的约瑟夫逊结118。然而在各种实例中，第一量子位102可以是任何适当类型的超导量子位(例如，电荷量子位、相位量子位、通量量子位)。在各个方面，第一量子位102可以是任何适当的固定频率的超导量子位(例如，其操作频率不可调谐的量子位)。同样如图1所示，第二量子位104可以是固定频率的transmon型量子位。即，第二量子位104可以包括由电容器124分流的约瑟夫逊结122。然而在各种实例中，第二量子位104可以是任何适当类型的超导量子位(例如，电荷量子位、相位量子位、通量量子位)。在各个方面，第二量子位104可以是任何适当的固定频率的超导量子位(例如，其操作频率不可调谐的量子位)。
在各种其他实施例中，第一量子位102和/或第二量子位104可以是可调谐的和/或弱可调谐的。
在各种实施例中，第一量子位102可以具有第一操作频率。在各种实例中，第二量子位104可以具有第二操作频率。在各个方面，第一操作频率可以具有任何合适的值，并且第二操作频率可以具有任何合适的值。在各种实例中，第一操作频率可在4.5GHz到5.5GHz的范围内。在各个方面，第二操作频率可在4.5GHz到5.5GHz的范围内。在各种实例中，第一操作频率和第二操作频率可以是相隔约150兆赫兹(MHz)(例如，150MHz的失谐和/或频率分隔，如在任何合适的测量分辨率和/或测量误差内测量的)。例如，第一操作频率可以比第二操作频率小约150MHz。在各种实施例中，第一量子位102可以具有任何适当的非谐性，第二量子位104可以具有任何适当的非谐性，并且第一量子位102和第二量子位104可以处于跨越状态(straddling regime)，其中它们的频率分隔小于这两个量子位的非谐性。
在各种实施例中，第一量子位102可以具有第一耦合电容器108和第二耦合电容器114。类似地，第二量子位104可以具有第一耦合电容器110和第二耦合电容器116。在各种实例中，耦合电容器108、110、114和116可以是在量子计算系统中使用的任何适合的耦合电容器。
在各种实例中，系统100可包括第一谐振器106和第二谐振器112。在各个方面，第一谐振器106可以是在量子计算系统中使用的任何合适的固定频率的微波谐振器(例如，总线谐振器)。在各个方面，第一谐振器106可以是任何合适的λ/2谐振器。类似地，在各种实例中，第二谐振器112可以是在量子计算系统中使用的任何合适的固定频率的微波谐振器(例如，总线谐振器)。在各个方面，第二谐振器112可以是任何合适的λ/2谐振器。
如图所示，在各种实施例中，第一谐振器106可以将第一量子位102电容性地耦合到第二量子位104。具体来说，在各种实例中，第一谐振器106可具有第一端(例如，如图1所描绘的第一谐振器106的左手端)和第二端(例如，如图1所描绘的第一谐振器106的右手端)。在各种情况下，第一谐振器106的第一端可以耦合到第一量子位102的第一耦合电容器108。在各个方面，第一谐振器106的第二端可以耦合到第二量子位104的第一耦合电容器110。类似地，在各种实施例中，第二谐振器112可以将第一量子位102电容性地耦合到第二量子位104。具体地，在各种实例中，第二谐振器112可具有第一端(例如，如图1所描绘的第二谐振器112的左手端)和第二端(例如，如图1所描绘的第二谐振器112的右手端)。在各种情况下，第二谐振器112的第一端可以被耦合到第一量子位102的第二耦合电容器114上。在各个方面，第二谐振器112的第二端可以耦合到第二量子位104的第二耦合电容器116。
如图所示，在各种实例中，第一谐振器106和第二谐振器112可以是并联的(例如，与串联相反)。
在各种实施例中，第一谐振器106可具有第一谐振频率。在各种情况下，第一谐振频率可以小于第一量子位102的第一操作频率。在各种实例中，第一谐振频率还可以小于第二量子位104的第二操作频率。在各种实施例中，第二谐振器112可具有第二谐振频率。在各种情况下，第二谐振频率可以大于第一量子位102的第一操作频率。在各种实例中，第二谐振频率还可以大于第二量子位104的第二操作频率。在各种实施例中，第一谐振频率可以是大约3GHz(例如，第一谐振频率可以在3GHz的任何适当的测量分辨率和/或测量误差内)。在各种实例中，第二谐振频率可以是大约6GHz(例如，第二谐振频率可以在6GHz的任何合适的测量分辨率和/或测量误差内)。在各个方面，固定频率的微波谐振器的谐振频率可以取决于固定频率的微波谐振器的形状和/或大小(例如，可以用长的微波谐振器获得低的谐振频率，而可以用短的微波谐振器获得高的谐振频率)。
在各种实例中，第一谐振器106、第二谐振器112以及耦合电容器108、110、114和116可被认为是多谐振耦合架构126。如以上所解释的，多谐振耦合架构126可以减小第一量子位102与第二量子位104之间的ZZ相互作用而不对应地减小第一量子位102与第二量子位104之间的ZX相互作用(例如，交换耦合J)。此外，多谐振耦合架构126不需要将多脉冲回波注入到系统100中。此外，可在没有可调谐频率元件的情况下构造多谐振耦合架构126(例如，第一谐振器106和第二谐振器112可为固定频率的微波谐振器)。由此，在各个方面，多谐振耦合架构126可以减少第一量子位102与第二量子位104之间的ZZ相互作用，而不会相应地降低系统100的相干时间。由此，多谐振耦合架构126可构成相对于常规系统和/或技术的实质且有形的技术改进。
图2示出了根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括一个谐振器的示例非限制性系统200的框图。如所示，在各个方面，系统200可以包括第一量子位102和第二量子位104，基本上如上所述。
如所示，在各种实施例中，第一量子位102可以具有耦合电容器208。类似地，第二量子位104可以具有耦合电容器210。在各种实例中，耦合电容器208和210可以是在量子计算系统中使用的任何适合的耦合电容器。
在各种实例中，系统200可以包括谐振器202。在各个方面，谐振器202可以是在量子计算系统中使用的任何合适的固定频率的微波谐振器(例如，总线谐振器)。在各个方面，谐振器202可以是任何合适的λ/4谐振器。在各种实例中，谐振器202可以是长的低频λ/4谐振器。
如图所示，在各种实施例中，谐振器202可具有第一端204和第二端206。在各种实例中，谐振器202的第一端204可以电容性地耦合到第一量子位102，并且可以电容性地耦合到第二量子位104。具体地，在各个方面，谐振器202的第一端204可以耦合到第一量子位102的耦合电容器208。此外，谐振器202的第一端204还可以耦合到第二量子位104的耦合电容器210。在各种实例中，谐振器202的第二端206可耦合和/或短接到地212。
在各种实施例中，谐振器202可具有一次谐波频率。在各种情况下，一次谐波频率可以小于第一量子位102的第一操作频率。在各种实例中，一次谐波频率还可以小于第二量子位104的第二操作频率。在各种实施例中，谐振器202可以具有二次谐波频率。在各种情况下，二次谐波频率可以大于第一量子位102的第一操作频率。在各种实例中，二次谐波频率还可以大于第二量子位104的第二操作频率。在各种实施例中，一次谐波频率可为约2GHz(例如，一次谐波频率可在2GHz的任何合适的测量分辨率和/或测量误差内)。在各种实例中，二次谐波频率可以是大约6GHz(例如，二次谐波频率可以在6GHz的任何合适的测量分辨率和/或测量误差内)。换言之，系统200可具有单个谐振元件(例如，谐振器202)，并且还可具有两个谐振(例如，一次谐波频率和二次谐波频率)。
在各种实例中，谐振器202、地212以及耦合电容器208和210可被视为多谐振耦合架构214。如以上所解释的，多谐振耦合架构214可以减小第一量子位102与第二量子位104之间的ZZ相互作用而不会对应地减小第一量子位102与第二量子位104之间的ZX相互作用(例如，交换耦合J)。此外，多谐振耦合架构214不需要向系统200中注入多脉冲回波。此外，可在没有可调谐频率元件的情况下构造多谐振耦合架构214(例如，谐振器202可为固定频率的微波谐振器)。由此，在各个方面，多谐振耦合架构214可以减少第一量子位102与第二量子位104之间的ZZ相互作用，而不会相应地降低系统200的相干时间。因此，多谐振耦合架构214可以构成相对于常规系统和/或技术的实质且有形的技术改进。
图3示出根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括谐振器和差分直接耦合器的示例非限制性系统300的框图。如所示，在各个方面，系统300可以包括第一量子位102和第二量子位104，基本上如上所述。
如所示，在各种实施例中，第一量子位102可以具有第一耦合电容器312并且可以具有第二耦合电容器318。类似地，第二量子位104可以具有第一耦合电容器314并且可以具有第二耦合电容器320。在各种实例中，耦合电容器312、314、318和320可以是在量子计算系统中使用的任何适当的耦合电容器。
此外，在各种实例中，第一量子位102可以具有第一焊盘/节点302并且可以具有第二焊盘/节点304。类似地，第二量子位104可以具有第一焊盘/节点306并且可以具有第二焊盘/节点308。在各种实施例中，第一量子位102的第一焊盘/节点302可以被认为与第二量子位104的第二焊盘/节点308是共同的(例如，共同的量子位焊盘和/或节点)。此外，第一量子位102的第一焊盘/节点302可以被认为与第二量子位104的第一焊盘/节点306是相反的(例如，相反的量子位焊盘和/或节点)。类似地，在各种实例中，第一量子位102的第二焊盘/节点304可以被认为与第二量子位104的第一焊盘/节点306是共同的(例如，共同的量子位焊盘和/或节点)。另外，第一量子位102的第二焊盘/节点304可以被认为与第二量子位104的第二焊盘/节点308是相反的(例如，相反的量子位焊盘和/或节点)。
在各种实例中，系统300可以包括谐振器310和差分直接耦合器316。在各个方面，谐振器310可以是在量子计算系统中使用的任何合适的固定频率的微波谐振器(例如，总线谐振器)。在各个方面，谐振器310可以是任何合适的λ/2谐振器。在各种实例中，差分直接耦合器316可以是在量子计算系统中使用的任何合适的直接耦合和/或配线。
如所示出的，在各种实施例中，谐振器310可以将第一量子位102电容性地耦合到第二量子位104。具体地，在各种实例中，谐振器310可具有第一端(例如，如图3中描绘的谐振器310的左手端)和第二端(例如，如图3中描绘的谐振器310的右手端)。在各种情况下，谐振器310的第一端可以耦合到第一量子位102的第一耦合电容器312。在各个方面，谐振器310的第二端可以耦合到第二量子位104的第一耦合电容器314。类似地，在各种实施例中，差分直接耦合器316可以将第一量子位102电容性地耦合到第二量子位104。具体地，在各种实例中，差分直接耦合器316可以具有第一端(例如，如图3所描绘的差分直接耦合器316的左手端)和第二端(例如，如图3所描绘的差分直接耦合器316的右手端)。在各种情况下，差分直接耦合器316的第一端可以耦合到第一量子位102的第二耦合电容器318。在各个方面，差分直接耦合器316的第二端可以耦合到第二量子位104的第二耦合电容器320。如所示，在各种实例中，第一量子位102的第二耦合电容器318可以耦合到第一量子位102的第一焊盘/节点302。还如所示，第二量子位104的第二耦合电容器320可以被耦合到第二量子位104的第一焊盘/节点306。由此，在各种实施例中，差分直接耦合器316可以被认为是将第一量子位102和第二量子位104的相反焊盘/节点电容性地耦合在一起(例如，差分直接耦合器316最终将第一量子位102的第一焊盘/节点302耦合到第二量子位104的第一焊盘/节点306，其中第一量子位102的第一焊盘/节点302被认为是与第二量子位104的第一焊盘/节点306相反的)。
如图所示，在各种实例中，谐振器310和差分直接耦合器316可以是并联的(例如，与串联相反)。
在各种实施例中，谐振器310可具有谐振频率。在各种情况下，该谐振频率可以大于第一量子位102的第一操作频率。在各种实例中，该谐振频率还可以大于第二量子位104的第二操作频率。在各种实施例中，该谐振频率可以是大约6GHz(例如，该谐振频率可以在6GHz的任何适当的测量分辨率和/或测量误差内)。在各个方面，差分直接耦合器316可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处引起独立于频率的耦合。
在各种实例中，谐振器310、差分直接耦合器316以及耦合电容器312、314、318和320可被认为是多谐振耦合架构322。如以上所解释的，多谐振耦合架构322可以减小第一量子位102与第二量子位104之间的ZZ相互作用而不会对应地减小第一量子位102与第二量子位104之间的ZX相互作用(例如，交换耦合J)。此外，多谐振耦合架构322不需要向系统300中注入多脉冲回波。此外，可以在没有可调谐频率元件的情况下构造多谐振耦合架构322(例如，谐振器310可以是固定频率的微波谐振器，并且差分直接耦合器316可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处引起独立于频率的耦合，或者可以被视为非谐振结构)。由此，在各个方面，多谐振耦合架构322可以减少第一量子位102与第二量子位104之间的ZZ相互作用，而不会相应地降低系统300的相干时间。此外，在各种实施例中，差分直接耦合器316可以是短的和/或紧凑的直接耦合器，并且谐振器310可以是短的微波谐振器(例如，可以产生类似于6GHz的高谐振频率的微波谐振器可以比可以产生类似于3GHz的低谐振频率的微波谐振器更短和/或更紧凑)。因此，在各种实例中，与常规系统和/或技术相比，多谐振耦合架构322可以是非常紧凑的(并且因此适于缩放到大的设备尺寸)。因此，多谐振耦合架构322可构成相对于常规系统和/或技术的实质且有形的技术改进。
图4示出了根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括谐振器和直接耦合器的示例非限制性系统400的框图。如所示，在各个方面，系统400可以包括第一量子位102和第二量子位104，基本上如上所述。
如所示，在各种实施例中，第一量子位102可以具有第一耦合电容器408并且可以具有第二耦合电容器416。类似地，第二量子位104可以具有第一耦合电容器410并且可以具有第二耦合电容器418。在各种实例中，耦合电容器408、410、416以及418可以是在量子计算系统中使用的任何适当的耦合电容器。
此外，在各种实例中，第一量子位102可以具有第一焊盘/节点302并且可以具有第二焊盘/节点304，基本上如以上所描述的。类似地，第二量子位104可以具有第一焊盘/节点306并且可以具有第二焊盘/节点308，基本上如上所述。如以上所解释的，在各种实施例中，第一量子位102的第一焊盘/节点302可以被认为与第二量子位104的第二焊盘/节点308是共同的(例如，共同的量子位焊盘和/或节点)。此外，第一量子位102的第一焊盘/节点302可以被认为与第二量子位104的第一焊盘/节点306是相反的(例如，相反的量子位焊盘和/或节点)。类似地，在各种实例中，第一量子位102的第二焊盘/节点304可以被认为与第二量子位104的第一焊盘/节点306是共同的(例如，共同的量子位焊盘和/或节点)。另外，第一量子位102的第二焊盘/节点304可以被认为与第二量子位104的第二焊盘/节点308是相反的(例如，相反的量子位焊盘和/或节点)。
在各种实例中，系统400可包括谐振器402和直接耦合器414。在各个方面，谐振器402可以是在量子计算系统中使用的任何合适的固定频率的微波谐振器(例如，总线谐振器)。在各个方面，谐振器402可以是任何合适的λ/4谐振器。在各种实例中，直接耦合器414可以是在量子计算系统中使用的任何合适的直接耦合和/或配线。
如图所示，在各种实施例中，谐振器402可具有第一端404并且可具有第二端406。在各种情况下，谐振器402的第一端404可以电容性地耦合到第一量子位102并且可以电容性地耦合到第二量子位104。具体地，在各种实例中，谐振器402的第一端404可以耦合到第一量子位102的第一耦合电容器408。另外，在各个方面，谐振器402的第一端404还可以耦合到第二量子位104的第一耦合电容器410。在各种实例中，谐振器402的第二端406可耦合和/或短接到地412。
在各种实施例中，直接耦合器414可以将第一量子位102电容性地耦合到第二量子位104。具体地，在各种实例中，直接耦合器414可具有第一端(例如，如图4所描绘的直接耦合器414的左手端)和第二端(例如，如图4所描绘的直接耦合器414的右手端)。在各种情况下，直接耦合器414的第一端可以耦合到第一量子位102的第二耦合电容器416。在各个方面，直接耦合器414的第二端可以耦合到第二量子位104的第二耦合电容器418。如所示，在各种实例中，第一量子位102的第二耦合电容器416可以耦合到第一量子位102的第二焊盘/节点304。还如所示，第二量子位104的第二耦合电容器418可以耦合到第二量子位104的第一焊盘/节点306。由此，在各种实施例中，直接耦合器414可以被认为是将第一量子位102和第二量子位104的共同焊盘/节点电容性地耦合在一起(例如，直接耦合器414最终将第一量子位102的第二焊盘/节点304耦合到第二量子位104的第一焊盘/节点306，其中第一量子位102的第二焊盘/节点304被认为是与第二量子位104的第一焊盘/节点306共同的)。
在各种实施例中，谐振器402可具有谐振频率。在各种情况下，该谐振频率可以大于第一量子位102的第一操作频率。在各种实例中，该谐振频率还可以大于第二量子位104的第二操作频率。在各种实施例中，该谐振频率可以是大约6GHz(例如，该谐振频率可以在6GHz的任何适当的测量分辨率和/或测量误差内)。在各个方面，直接耦合器414可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处引起独立于频率的耦合。
在各种实例中，谐振器402、直接耦合器414、地412以及耦合电容器408、410、416和418可被视为多谐振耦合架构420。如以上所解释的，多谐振耦合架构420可以减少第一量子位102与第二量子位104之间的ZZ相互作用而没有对应地减少第一量子位102与第二量子位104之间的ZX相互作用(例如，交换耦合J)。此外，多谐振耦合架构420不需要向系统400中注入多脉冲回波。此外，可以在没有可调谐频率元件的情况下构造多谐振耦合架构420(例如，谐振器402可以是固定频率的微波谐振器，并且直接耦合器414可以是任何合适的、短的传输线区段(例如，在它的谐振频率大于约30GHz的意义上是短的)，这可以在大约5GHz的典型的transmon型量子位频率处引起独立于频率的耦合，或者可以被认为是非谐振结构)。由此，在各个方面，多谐振耦合架构420可以减少第一量子位102与第二量子位104之间的ZZ相互作用，而不会相应地降低系统400的相干时间。此外，在各个实施例中，直接耦合器414可以是短的和/或紧凑的直接耦合器，并且谐振器402可以是短的微波谐振器(例如，可以具有类似于6GHz的高谐振频率的微波谐振器可以比可以具有类似于2GHz的低谐振频率的微波谐振器更短和/或更紧凑)。因此，在各种实例中，与常规系统和/或技术相比，多谐振耦合架构420可以是非常紧凑的(并且因此适于缩放到大的设备尺寸)。因此，多谐振耦合架构420可构成相对于常规系统和/或技术的实质且有形的技术改进。
图5-图6示出了示例非限制性曲线图500和600，其描绘通过本文描述的一个或多个实施例促进的ZZ相互作用减少。
如图5-图6中所示，曲线图500描绘了本发明的各种实施例的计算模拟结果，并且曲线图600描绘了与常规量子位耦合技术的计算模拟结果相比的本发明的各种实施例的计算模拟结果。本发明的各种实施例的发明人运行这些计算模拟来计算和/或近似两个固定频率的超导量子位之间的ZX相互作用(例如，耦合强度和/或交换耦合J)，并且计算和/或近似这两个固定频率的超导量子位之间的ZZ相互作用。在一些模拟中，发明人假定这两个固定频率的超导量子位被常规地耦合。在其他模拟中，发明人假定这两个固定频率的超导量子位是通过诸如多谐振耦合架构420之类的多谐振耦合架构耦合的。对于这些模拟，发明人使用了以下值：g＝80MHz，其中g表示transmon型量子位与总线谐振器之间的耦合强度；f0＝5000MHz，其中f0表示上部transmon型量子位的频率；α＝-320MHz，其中α表示transmon型量子位的非谐性；ω＝6100MHz，其中ω表示总线谐振器频率；以及J0＝4.5MHz，其中J0表示transmon直接耦合器交换相互作用。此外，这两个固定频率的超导量子位之间的频率分隔被设定在150MHz。在各个方面，用设置为60MHz的驱动信号运行模拟。
曲线图500描绘多谐振耦合架构420的各种实施例的模拟结果的子集。如所示出的，曲线图500包括线502，该线502指示和/或对应于当量子位通过多谐振耦合架构420耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZX相互作用的值。即，线502对应于如在图5的图例中所标注的变量“ZX(60MHz驱动)”。同样如所示出的，曲线图500包括线504，该线504指示当量子位通过多谐振耦合架构420耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZZ相互作用的值。即，线504对应于如图5的图例中所标注的变量“ZZ”。如标号506所指示的，存在ZZ相互作用显著下降(例如，零ZZ相互作用)且ZX相互作用没有显著下降(例如，非零ZX相互作用)的上部量子位操作频率的特定范围(例如，在5150MHz和5200MHz之间)。换言之，曲线图500示出了本发明的各种实施例引起ZZ相互作用的显著减少而没有引起ZX相互作用的相应减少的特定频带。在没有引起ZX相互作用的相应减少的情况下ZZ相互作用的这种下降是通过本发明的各种实施例来促进的。此外，由于本发明的各种实施例不需要发出回波和/或可调谐频率元件，因此本发明的各种实施例可以促进这样的ZZ减少，而没有通常伴随常规系统和/或技术的相应相干性退化。
曲线图600类似于曲线图500，因为曲线图600描绘了多谐振耦合架构420的各种实施例的模拟结果。然而，曲线图600描绘了在更大的频带上(例如，从4GHz到5.75GHz的上部量子位操作频率)的这种结果并且还包括与常规耦合技术相关联的结果。如所示出的，曲线图600包括线602，该线602指示和/或对应于当量子位被常规耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZX相互作用的值。即，线602对应于如在图6的图例中所标注的变量“J(阻抗)”。曲线图600还包括线604，该线604指示和/或对应于当两个量子位被常规耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZZ相互作用的值。即，线604对应于如在图6的图例中所标注的变量“ZZ(阻抗)”。如图所示，常规耦合技术可导致ZX相互作用和ZZ相互作用两者都在特定频带中(例如，在4.5GHz与4.75GHz之间)显著减小。然而，如图所示，不存在常规耦合技术导致ZZ相互作用显著下降而没有ZX相互作用的相应下降的频带。如图所示，常规耦合技术仅在ZX相互作用也弱的操作点中产生低ZZ相互作用。然而，如图所示，本发明的各个实施例可以产生ZZ相互作用弱但ZX相互作用非零和/或不弱的操作点。
如所示出的，曲线图600包括线606，该线606指示和/或对应于当量子位通过多谐振耦合架构420耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZX相互作用的值。即，线606对应于如在图6的图例中所标注的变量“J(gs)”。此外，曲线图600包括线608，该线608指示和/或对应于当量子位通过多谐振耦合架构420耦合时作为上部量子位操作频率的函数的这两个量子位之间的ZZ相互作用的值。即，线608对应于如在图6的图例中所标注的变量“ZZ(gs)”。如图所示，多谐振耦合架构420的各种实施例可使得ZX相互作用和ZZ相互作用两者都在特定频带中(例如，在4.5GHz与4.75GHz之间)显著减小。同样如所示出的，多谐振耦合架构420的各种实施例可以使得在不同的频带中(例如，在5GHz与5.25GHz之间)ZZ相互作用显著地减少而没有ZX相互作用的相应减少。
可以比较这些结果以证明本发明的各种实施例相对于常规系统和/或技术的益处。如图所示，线606与线602几乎相同。换言之，多谐振耦合架构420可提供与常规耦合技术几乎相同的ZX相互作用(例如，耦合强度和/或交换耦合J)。然而，如图所示，对于宽频带(例如，从约4.8GHz到5.75GHz)，线608显著低于线604。实际上，如曲线图600中所示，从大约5GHz到5.75GHz，线608比线604低了几乎一整个数量级，并且在大约5GHz与5.25GHz之间的窄频带中，线608比线604低了几乎两个数量级，如图所示。这种改进的性能清楚地表明，本发明的各个实施例构成相对于现有技术的实质且有形的技术改进。
注意，曲线图500和600是示例性而非限制性的。在各个方面，基于与用于耦合量子位的多谐振耦合架构对应的各种参数和/或基于耦合的量子位的操作环境(例如，λ/2和/或λ/4耦合器的不同谐振频率、不同的驱动信号)，零ZZ相互作用和非零ZX相互作用可以发生在与图5-图6中所描绘的那些不同的上部量子位操作频率。而且，注意，曲线图500和600示出多谐振耦合架构420的各种实施例的特定模拟结果。然而，发明人对于本发明的各种其他实施例(例如，对于多谐振耦合架构126、214和322)获得了非常类似的模拟结果。由于结果几乎相同，所以为了简洁起见，省略了其他模拟结果。
图7示出根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的示例非限制性量子位阵列700的框图。
如图7所示，可以实现本发明的各种实施例以创建量子位阵列700(例如，耦合的量子位的二维阵列)。如图所示，在各个方面，量子位阵列700可以包括量子位Q1至Q4。在各个方面，量子位Q1至Q4可以是任何适当类型和/或类型组合的超导量子位(例如，量子位Q1至Q4可以是相同类型的量子位，和/或可以是不同类型的量子位)。在各种实例中，量子位阵列700可以是正方形和/或点阵阵列(例如，两行两个量子位)。在各个方面，量子位阵列700可以被布置为任何其他适当的配置和/或形状(例如，矩形、三角形、圆形)。尽管图7仅描绘了在量子位阵列700中的四个量子位(例如，Q1至Q4)，但是这仅用于说明。在各种实例中，可以在量子位阵列700中实现任何适当数量的量子位。在各个方面，量子位Q1至Q4可以被布置在任何适当的量子计算基片(未示出)上的量子位阵列700中。
如所示出的，在各种实施例中，量子位阵列700中的任何量子位都可以通过如本文所描述的任何适合的多谐振耦合架构耦合到它的最近邻量子位中的一些和/或全部(和/或在一些情况下耦合到它的次最近邻量子位中的一些和/或全部)。例如，如图所示，量子位Q1可以通过如关于图1所解释的多谐振耦合架构126耦合到量子位Q2。如所示，量子位Q1还可以通过如关于图3所解释的多谐振耦合架构322耦合到量子位Q3(例如，为了说明的简单性，图7没有示出多谐振耦合架构322的差分特性；然而，这样的差分特性关于图3被充分地描绘和描述)。如图所示，量子位Q2还可以通过如关于图4所解释的多谐振耦合架构420耦合到量子位Q4。如图所示，量子位Q3可以通过如关于图2所解释的多谐振耦合架构214耦合到量子位Q4。虽然在图7中未示出，但是在各种实例中，在量子位阵列700中也可以实现一个或多个常规的耦合器。
在各个方面，图7描绘了可以如何实施图1-图4中描绘的多谐振耦合架构(例如，多谐振耦合架构126、214、322和420)中的一个或多个来创建具有减少的ZZ相互作用的耦合量子位的二维阵列的非限制性示例。
图8示出了根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括两个谐振器的示例非限制性方法800的流程图。
在各种实施例中，动作802可以包括通过第一谐振器(例如，106)将第一量子位(例如，102)电容性地耦合到第二量子位(例如，104)。在各种实例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。在各个方面，第一谐振器可具有小于第一操作频率且小于第二操作频率的第一谐振频率。
在各种实例中，动作804可以包括通过与第一谐振器并联的第二谐振器(例如，112)将第一量子位电容性地耦合到第二量子位。在各种实例中，第二谐振器可具有大于第一操作频率且大于第二操作频率的第二谐振频率。在各个方面，第一谐振器和第二谐振器可以是λ/2谐振器。在各种实例中，第一谐振频率、第二谐振频率、第一操作频率和第二操作频率可以是固定的。
图9示出了根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括一个谐振器的示例非限制性方法900的流程图。
在各种实施例中，动作902可以包括将谐振器(例如，202)的第一端(例如，204)电容性地耦合到第一量子位(例如，102)和第二量子位(例如，104)。在各种实例中，第一量子位可以具有第一操作频率，并且第二量子位可以具有第二操作频率。
在各种实例中，动作904可包括将谐振器的第二端(例如，206)耦合到地(例如，212)。在各种实例中，谐振器可具有小于第一操作频率且小于第二操作频率的一次谐波频率。在各个方面中，谐振器可具有大于第一操作频率且大于第二操作频率的二次谐波频率。在各种实例中，谐振器可以是λ/4谐振器。在各种实例中，一次谐波频率、二次谐波频率、第一操作频率和第二操作频率可以是固定的。
图10示出了根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括谐振器和差分直接耦合器的示例非限制性方法1000的流程图。
在各种实施例中，动作1002可以包括通过谐振器(例如，310)将第一量子位(例如，102)电容性地耦合到第二量子位(例如，104)。在各种实例中，第一量子位可以具有第一操作频率，第二量子位可以具有第二操作频率，并且谐振器可以具有大于第一操作频率并且大于第二操作频率的谐振频率。
在各种实例中，动作1004可以包括通过与谐振器并联的差分直接耦合器(例如，316)将第一量子位电容性地耦合到第二量子位。在各种实例中，差分直接耦合器可以电容性地耦合第一量子位与第二量子位的相反焊盘(例如，302和306)。在各种情况下，谐振器可以是λ/2谐振器。在各种实例中，谐振频率、第一操作频率和第二操作频率可以是固定的。
图11示出根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的包括谐振器和直接耦合器的示例非限制性方法1100的流程图。
在各种实施例中，动作1102可以包括通过谐振器(例如，402)将第一量子位(例如，102)电容性地耦合到第二量子位(例如，104)。在各种情况下，谐振器的第一端(例如，404)可以电容性地耦合到第一量子位和第二量子位，并且谐振器的第二端(例如，406)可以耦合到地(例如，412)。在各种情况下，第一量子位可以具有第一操作频率，第二量子位可以具有第二操作频率，并且谐振器可以具有大于第一操作频率并且大于第二操作频率的谐振频率。
在各种实例中，动作1104可以包括通过直接耦合器(例如，414)将第一量子位电容性地耦合到第二量子位。在各种实例中，直接耦合器可以电容性地耦合第一量子位与第二量子位的共同焊盘(例如，304和306)。在各种情况下，谐振器可以是λ/4谐振器。在各种实例中，谐振频率、第一操作频率和第二操作频率可以是固定的。
图12示出根据本文描述的一个或多个实施例的可以促进ZZ相互作用减少的示例非限制性方法1200的流程图。
在各种实施例中，动作1202可以包括通过不可调谐的多谐振架构(例如，如图1-图4中所示的耦合架构)将第一量子位(例如，102)电容性地耦合到第二量子位(例如，104)。在各种实例中，多谐振架构可以包括第一极，该第一极大于第一量子位的第一操作频率和第二量子位的第二操作频率两者(例如，在图1中，第二谐振器112的第二谐振频率可以是第一极；在图2中，谐振器202的二次谐波频率可以是第一极；在图3中，谐振器310的谐振频率可以是第一极；在图4中，谐振器402的谐振频率可以是第一极)。在各个方面，多谐振架构可包括第二极，该第二极小于第一操作频率和第二操作频率两者(例如，在图1中，第一谐振器106的第一谐振频率可以是第二极；在图2中，谐振器202的一次谐波频率可以是第二极)。在各个其他方面，多谐振架构可以替代地包括直接耦合项(例如，图3中的差分直接耦合器316或图4中的直接耦合器414)而不是第二极。在各种情况下，多谐振架构可以在第一组量子位频率(例如，如图6所示，在4.5GHz与4.75GHz之间)中展现出零耦合强度和零ZZ相互作用。在各种实例中，多谐振架构可以在第二组量子位频率(例如，如图6所示，在5GHz与5.25GHz之间)中展现出非零耦合强度和零ZZ相互作用。
本发明的各个实施例可减少不想要的ZZ相互作用，同时保持期望的ZX相互作用。在各种实例中，这可以通过具有两个固定频率元件的多谐振耦合架构来实现。在各个方面，这两个固定频率元件和量子位之间的失谐可以是不同的，这可以促进ZZ相互作用的抑制。在各种其他实例中，这可以通过包括谐振器和短的电容耦合器的多元件耦合器来实现。在各种实例中，这两个量子位与这些元件的相互作用可以是不同的，这可以在某些频带中导致不希望的ZZ相互作用的抵消。
在各种实例中，可以进行以下样品实验。两个量子位可以通过本发明的任何实施例(例如，通过本文讨论的任何多谐振耦合架构)耦合在一起。量子位可以是弱可调谐的，使得可以研究多谐振耦合架构的参数和/或性能。对于量子位频率对的各种组合，交换耦合J和ZZ相互作用可以被测试和/或记录(例如，J可以从交叉谐振的ZX率估算；ZZ相互作用可以通过Pi-Ramsey实验测量)。这可以允许针对给定耦合器标出ZZ抵消点。然后，可以采用ac-Stark偏移来将弱可调谐的量子位调谐到期望状态。最后，可以在量子位处于ZZ抵消带宽的情况下操作交叉谐振门。
在一些情况下，多谐振耦合架构可以包括两个λ/2谐振器(例如，如图1中所示)，其中一个具有4GHz的谐振频率，而另一个具有6GHz的谐振频率。
在一些情况下，多谐振耦合架构可以包括单个λ/4谐振器(例如，如图2所示)，该单个λ/4谐振器具有可以组合以减少和/或抑制ZZ相互作用的2GHz的一次谐波和6GHz的二次谐波。
在一些情况下，多谐振耦合架构可以包括6GHz的λ/2谐振器以及在量子位的差分焊盘之间的直接电容连接(例如，如图3所示)。在各种实例中，通过这两个路径的耦合可以被平衡，使得交换耦合J在4.7GHz的上部量子位操作频率附近接近零，这可以在大约5GHz处引起零ZZ相互作用和非零交换耦合J。
在一些情况下，多谐振耦合架构可以包括6GHz的λ/4谐振器以及在量子位的共同焊盘之间的直接电容连接(例如，如图4所示)。
本发明的各种实施例可以提供多谐振耦合架构，所述多谐振耦合架构可以包括一个或多个耦合元件，这些耦合元件的频率响应导致了在量子位频率处依赖于状态的耦合的抵消，同时保持了有限的独立于状态的耦合。
为了提供用于本文描述的各种实施例的附加上下文，图13和以下讨论旨在提供其中可实现本文描述的实施例的各种实施例的合适的计算环境1300的一般描述。虽然上文已经在可以在一个或多个计算机上运行的计算机可执行指令的一般上下文中描述了实施例，但是本领域技术人员将认识到，实施例也可以结合其他程序模块和/或作为硬件和软件的组合来实现。
通常，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、组件、数据结构等。此外，本领域技术人员将认识到，本发明的方法可以用其他计算机系统配置来实践，包括单处理器或多处理器计算机系统、小型计算机、大型计算机、物联网(IoT)设备、分布式计算系统、以及个人计算机、手持式计算设备、基于微处理器或可编程的消费者电子器件等，其中的每一个可以可操作地耦合到一个或多个相关联的设备。
本文实施例的所示实施例也可在分布式计算环境中实现，其中某些任务由通过通信网络链接的远程处理设备执行。在分布式计算环境中，程序模块可以位于本地和远程存储器存储设备两者中。
计算设备通常包括各种介质，其可以包括计算机可读存储介质、机器可读存储介质和/或通信介质，这两个术语在本文中如下彼此不同地使用。计算机可读存储介质或机器可读存储介质可以是可由计算机访问的任何可用存储介质，并且包括易失性和非易失性介质、可移动和不可移动介质。作为示例而非限制，可以结合用于存储诸如计算机可读或机器可读指令、程序模块、结构化数据或非结构化数据之类的信息的任何方法或技术来实现计算机可读存储介质或机器可读存储介质。
计算机可读存储介质可以包括但不限于：随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存或其他存储器技术、致密盘只读存储器(CDROM)、数字通用盘(DVD)、蓝光盘(BD)或其他光盘存储、磁带盒、磁带、磁盘存储或其他磁存储设备、固态驱动或其他固态存储设备、或可以用于存储期望信息的其他有形和/或非瞬态介质。就这一点而言，本文应用于存储、存储器或计算机可读介质的术语“有形”或“非瞬态”应理解为仅排除传播瞬态信号本身作为修饰语，并且不放弃对不仅传播瞬态信号本身的所有标准存储、存储器或计算机可读介质的权利。
计算机可读存储介质可由一个或多个本地或远程计算设备访问，例如通过访问请求、查询或其他数据检索协议，用于相对于介质所存储的信息的各种操作。
通信介质通常将计算机可读指令、数据结构、程序模块或其他结构化或非结构化数据具体化为诸如经调制数据信号(例如，载波或其他传输机制)之类的数据信号，并且包括任何信息递送或传输介质。术语“经调制数据信号”或多个经调制数据信号是指以将信息编码在一个或多个信号中的方式设定或改变其一个或多个特征的信号。作为示例而非限制，通信介质包括有线介质(诸如有线网络或直接线连接)以及无线介质(诸如声学、RF、红外和其他无线介质)。
再次参考图13，用于实施本文所描述的方面的各种实施例的示例性环境1300包括计算机1302，计算机1302包括处理单元1304、系统存储器1306以及系统总线1308。系统总线1308将包括但不限于系统存储器1306的系统组件耦合到处理单元1304。处理单元1304可以是各种可商购的处理器中的任何处理器。双微处理器和其他多处理器架构也可以被用作处理单元1304。
系统总线1308可以是能够使用各种可商购的总线架构中的任一种进一步互连到存储器总线(具有或不具有存储器控制器)、外围总线和本地总线的若干类型的总线结构中的任一种。系统存储器1306包括ROM 1310和RAM 1312。基本输入/输出系统(BIOS)可以存储在诸如ROM、可擦可编程只读存储器(EPROM)、EEPROM之类的非易失性存储器中，BIOS包含诸如在启动期间帮助在计算机1302内的元件之间传递信息的基本例程。RAM 1312还可包括高速RAM(诸如用于高速缓存数据的静态RAM)。
计算机1302进一步包括内部硬盘驱动(HDD)1314(例如，EIDE、SATA)、一个或多个外部存储设备1316(例如，磁软盘驱动(FDD)1316、记忆棒或闪存驱动读取器、存储卡读取器等)以及驱动1320(例如，诸如固态驱动、光盘驱动，其可从诸如CD-ROM盘、DVD、BD等之类的盘1322读取或写入)。可替代地，在涉及固态驱动的情况下，除非是分开的，否则将不会包括盘1322。虽然内部HDD 1314被图示为位于计算机1302内，但是内部HDD 1314也可以被配置用于合适机箱(未示出)中的外部使用。另外，尽管未在环境1300中示出，但固态驱动(SSD)可被用作HDD 1314的补充或替换。HDD 1314、(一个或多个)外部存储设备1316和驱动1320可以分别通过HDD接口1324、外部存储接口1326和驱动接口1328连接到系统总线1308。用于外部驱动实现的接口1324可以包括通用串行总线(USB)和电气与电子工程师协会(IEEE)1394接口技术中的至少一者或两者。其他外部驱动连接技术在本文描述的实施例的预期内。
驱动及其相关联的计算机可读存储介质提供数据、数据结构、计算机可执行指令等的非易失性存储。对于计算机1302，驱动和存储介质容纳以合适的数字格式存储任何数据。尽管以上对计算机可读存储介质的描述涉及相应类型的存储设备，但本领域技术人员应当理解，可由计算机读取的其他类型的存储介质(不管是当前存在的还是将来开发的)也可用于示例操作环境中，并且进一步地，任何这样的存储介质可包含用于执行本文所描述的方法的计算机可执行指令。
多个程序模块可存储在驱动和RAM 1312中，包括操作系统1330、一个或多个应用程序1332、其他程序模块1334和程序数据1336。操作系统、应用、模块和/或数据中的全部或部分也可缓存在RAM 1312中。本文所述的系统和方法可利用各种可商购的操作系统或操作系统的组合来实现。
计算机1302可以可选地包括仿真技术。例如，管理程序(未示出)或其他中介可以仿真用于操作系统1330的硬件环境，并且仿真的硬件可以可选地与图13中示出的硬件不同。在这种实施例中，操作系统1330可以包括托管在计算机1302处的多个虚拟机(VM)中的一个VM。此外，操作系统1330可以为应用1332提供运行时环境，如Java运行时环境或.NET框架。运行时环境是允许应用1332在包括运行时环境的任何操作系统上运行的一致执行环境。类似地，操作系统1330可以支持容器，并且应用1332可以呈容器的形式，这些容器是轻量的、独立的、可执行的软件包，这些软件包包括例如代码、运行时、系统工具、系统库和用于应用的设置。
进一步，计算机1302可以启用安全模块，例如可信处理模块(TPM)。例如，对于TPM，在加载下一次启动组件之前，启动组件对在时间上的下一次启动组件进行散列，并且等待结果与安全值的匹配。此过程可在计算机1302的代码执行栈中的任何层进行，例如在应用执行级或在操作系统(OS)内核级应用，由此实现在任何代码执行级的安全性。
用户可通过一个或多个有线/无线输入设备(例如，键盘1338、触摸屏1340、以及诸如鼠标1342之类的定点设备)将命令和信息输入到计算机1302中。其他输入设备(未示出)可包括麦克风、红外(IR)遥控器、射频(RF)遥控器、或其他遥控器、操纵杆、虚拟现实控制器和/或虚拟现实耳机、游戏板、手写笔、图像输入设备(例如，(一个或多个)相机)、姿势传感器输入设备、视觉移动传感器输入设备、情绪或面部检测设备、生物计量输入设备(例如，指纹或虹膜扫描仪)等。这些和其他输入设备常常通过可耦合到系统总线1308的输入设备接口1344连接到处理单元1304，但可通过其他接口连接，诸如并行端口、IEEE 1394串行端口、游戏端口、USB端口、IR接口、
Figure BDA0003962727110000311
接口等。
监视器1346或其他类型的显示设备也可以经由诸如视频适配器1348之类的接口连接到系统总线1308。除了监视器1346之外，计算机通常包括其他外围输出设备(未示出)，诸如扬声器、打印机等。
计算机1302可以使用通过与一个或多个远程计算机(诸如(一个或多个)远程计算机1350)的有线和/或无线通信的逻辑连接在联网环境中操作。(一个或多个)远程计算机1350可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐设备、对等设备或其他公共网络节点，并且通常包括相对于计算机1302描述的元件中的许多或全部，但是为了简洁起见，仅示出了存储器/存储设备1352。所描绘的逻辑连接包括到局域网(LAN)1354和/或更大的网络(例如，广域网(WAN)1356)的有线/无线连接。这样的LAN和WAN联网环境在办公室和公司中是常见的，并且促进企业范围的计算机网络，诸如内联网，所有这些可以连接到全球通信网络，例如互联网。
当在LAN联网环境中使用时，计算机1302可以通过有线和/或无线通信网络接口或适配器1358连接到本地网络1354。适配器1358可促进到LAN 1354的有线或无线通信，LAN1354还可包括部署在其上用于以无线模式与适配器1358通信的无线接入点(AP)。
当在WAN联网环境中使用时，计算机1302可包括调制解调器1360或可通过用于在WAN 1356上建立通信的其他手段(诸如通过互联网)连接到WAN 1356上的通信服务器。调制解调器1360(可以是内部或外部的，并且可以是有线或无线设备)可以通过输入设备接口1344连接到系统总线1308。在联网环境中，相对于计算机1302或其部分所描绘的程序模块可以存储在远程存储器/存储设备1352中。应当理解，所示的网络连接是示例，并且可以使用在计算机之间建立通信链接的其他手段。
当在LAN或WAN联网环境中使用时，计算机1302可访问云存储系统或其他基于网络的存储系统，作为如上所述的外部存储设备1316的补充或替换，诸如但不限于提供信息的存储或处理中的一个或多个方面的网络虚拟机。通常，计算机1302与云存储系统之间的连接可以例如通过适配器1358或调制解调器1360分别在LAN 1354或WAN 1356上建立。在将计算机1302连接到相关联的云存储系统时，外部存储接口1326可借助于适配器1358和/或调制解调器1360来管理由云存储系统提供的存储，如同其他类型的外部存储一样。例如，外部存储接口1326可以被配置为提供对云存储源的访问，如同那些源在物理上连接到计算机1302一样。
计算机1302可以可操作以与可操作地部署在无线通信中的任何无线设备或实体通信，例如打印机、扫描仪、台式和/或便携式计算机、便携式数据助理、通信卫星、与无线可检测标签相关联的任何一件装备或位置(例如，自助服务终端、新闻台、商店货架等)和电话。这可包括无线保真(Wi-Fi)和
Figure BDA0003962727110000321
无线技术。由此，通信可以是如常规网络一样的预定义结构，或者仅仅是至少两个设备之间的自组织通信。
本发明可以是在任何可能的技术细节集成度上的系统、方法、装置和/或计算机程序产品。计算机程序产品可包括其上具有用于使处理器执行本发明的各方面的计算机可读程序指令的(一个或多个)计算机可读存储介质。计算机可读存储介质可以是可保留和存储供指令执行装置使用的指令的有形设备。计算机可读存储介质可以是，例如但不限于，电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备、或者上述各项的任意合适的组合。计算机可读存储介质的更具体示例的非穷尽列表还可以包括以下各项：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式致密盘只读存储器(CD-ROM)、数字通用盘(DVD)、记忆棒、软盘、诸如穿孔卡或具有记录在其上的指令的槽中的抬高结构之类的机械编码设备、以及上述各项的任何合适的组合。如本文所使用的计算机可读存储介质不应被解释为瞬态信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，穿过光纤线缆的光脉冲)或通过电线传输的电信号。
本文中所描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理设备，或者通过网络(例如，互联网、局域网、广域网和/或无线网络)下载到外部计算机或外部存储设备。网络可以包括铜传输线缆、光传输纤维、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口接收来自网络的计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、用于集成电路的配置数据、或以一种或多种编程语言的任何组合编写的源代码或目标代码，这些编程语言包括面向对象的编程语言(诸如Smalltalk、C++等)和过程编程语言(诸如“C”编程语言或类似编程语言)。计算机可读程序指令可以完全地在用户计算机上执行、部分在用户计算机上执行、作为独立软件包执行、部分在用户计算机上并且部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户计算机，或者可连接到外部计算机(例如，通过使用互联网服务提供商的互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个性化来执行计算机可读程序指令，以便执行本发明的各方面。
本文参考根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各方面。将理解，流程图和/或框图的每个框以及流程图和/或框图中的每个框的组合，都可以由计算机可读程序指令实现。这些计算机可读程序指令可被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得通过计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的一个或多个框中指定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，其可以指导计算机、可编程数据处理装置、和/或其他设备以特定方式运作，使得其中存储有指令的计算机可读存储介质包括包含实现流程图和/或框图的一个或多个框中指定的功能/动作的方面的指令的制品。也可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上，以使得在计算机、其他可编程装置或其他设备上执行一系列操作动作，以产生计算机实现的处理，使得在计算机、其他可编程装置或其他设备上执行的指令实现在流程图和/或框图的一个或多个框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现(一个或多个)指定逻辑功能的一个或多个可执行指令。在一些替代实现方式中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个框、以及框图和/或流程图中的框的组合，可以用执行指定的功能或动作或者执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
虽然上文已经在运行在计算机和/或多个计算机上的计算机程序产品的计算机可执行指令的一般上下文中描述了主题，但本领域技术人员将认识到，本公开还可以或可以与其他程序模块组合实现。通常，程序模块包括执行特定任务和/或实现特定抽象数据类型的例程、程序、组件、数据结构等。此外，本领域技术人员将认识到，本发明的计算机实现的方法可以用其他计算机系统配置来实践，包括单处理器或多处理器计算机系统、小型计算设备、大型计算机、以及计算机、手持式计算设备(例如，PDA、电话)、基于微处理器或可编程的消费者或工业电子器件等。所示出的方面还可以在分布式计算环境中实现，在分布式计算环境中，任务由通过通信网络链接的远程处理设备来执行。然而，本发明的一些方面(如果不是全部的话)可在独立计算机上实践。在分布式计算环境中，程序模块可以位于本地和远程存储器存储设备两者中。
如在本申请中所使用的，术语“组件”、“系统”、“平台”、“接口”等可以指和/或可以包括计算机相关实体或与具有一个或多个具体功能的操作机器相关的实体。本文公开的实体可以是硬件、硬件和软件的组合、软件或执行中的软件。例如，组件可以是但不限于是在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在服务器上运行的应用和服务器两者都可以是组件。一个或多个组件可以驻留在进程和/或执行线程内，并且组件可以位于一个计算机上和/或分布在两个或更多个计算机之间。在另一示例中，相应组件可从具有存储于其上的各种数据结构的各种计算机可读介质执行。组件可以通过本地和/或远程进程通信，诸如根据具有一个或多个数据分组的信号(例如，来自与本地系统、分布式系统中的另一组件进行交互的一个组件的数据，和/或来自通过该信号跨诸如互联网之类的网络与其他系统进行交互的一个组件的数据)。作为另一示例，组件可以是具有由电气或电子电路操作的机械部件提供的具体功能的装置，该电气或电子电路由处理器执行的软件或固件应用操作。在这样的情况下，处理器可以在装置的内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，组件可以是通过没有机械部件的电子组件来提供具体功能的装置，其中电子组件可以包括处理器或用于执行至少部分地赋予电子组件的功能的软件或固件的其他装置。在一方面中，组件可通过例如云计算系统内的虚拟机来仿真电子组件。
此外，术语“或”旨在意指包括性的“或”而不是排他性的“或”。也就是说，除非另外指明，或从上下文清楚，否则“X采用A或B”旨在意指自然的包含性排列中的任何一种。即，如果X采用A；X采用B；或X采用A和B两者，则在任何前述情况下满足“X采用A或B”。此外，如本说明书和附图中所使用的冠词“一”和“一个”通常应被解释为意指“一个或多个”，除非另外说明或从上下文清楚指向单数形式。如本文所使用的，术语“示例”和/或“示例性”用于表示用作示例、实例或说明。为了避免疑问，本文披露的主题不受此类示例的限制。此外，本文中描述为“示例”和/或“示例性”的任何方面或设计不一定被解释为相对于其他方面或设计是优选的或有利的，也不意味着排除本领域普通技术人员已知的等效的示例性结构和技术。
如在本说明书中所采用的，术语“处理器”可以指基本上任何计算处理单元或设备，包括但不限于单核处理器；具有软件多线程执行能力的单处理器；多核处理器；具有软件多线程执行能力的多核处理器；具有硬件多线程技术的多核处理器；并行平台；以及具有分布式共享存储器的并行平台。另外，处理器可指代经设计以执行本文中所描述的功能的集成电路、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑装置(CPLD)、离散门或晶体管逻辑、离散硬件组件或其任何组合。进一步地，处理器可以利用纳米级架构，诸如但不限于基于分子和量子点的晶体管、开关和门，以便优化空间使用或增强用户装备的性能。处理器还可以被实现为计算处理单元的组合。在本公开中，诸如与组件的操作和功能相关的“存储”、“存储装置”、“数据存储”、“数据存储装置”、“数据库”和基本上任何其他信息存储组件之类的术语用于指“存储器组件”、体现在“存储器”中的实体、或包括存储器的组件。应当理解，本文所描述的存储器和/或存储器组件可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为说明而非限制，非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEPROM)、闪存、或非易失性随机存取存储器(RAM)(例如，铁电RAM(FeRAM))。易失性存储器可包括例如可充当外部高速缓冲存储器的RAM。作为说明而非限制，RAM可以以许多形式可用，诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、Synchlink DRAM(SLDRAM)、直接Rambus RAM(DRRAM)、直接Rambus动态RAM(DRDRAM)和Rambus动态RAM(RDRAM)。另外，本文所公开的系统或计算机实现的方法的存储器组件旨在包含(但不限于)这些和任何其他合适类型的存储器。
以上已经描述的内容仅包括系统和计算机实现的方法的示例。当然，为了描述本公开的目的，不可能描述组件或计算机实现的方法的每个可想象的组合，但是本领域普通技术人员可以认识到，本公开的许多进一步的组合和置换是可能的。此外，在具体实施方式、权利要求、附录以及附图中使用术语“包含”、“具有”、“拥有”等的程度上，这些术语像在权利要求中采用“包括”作为过渡词时解释“包括”那样以类似于术语“包括”的方式旨在是包括性的。
已经出于说明的目的呈现了各种实施例的描述，但并不旨在是穷尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是清楚的。本文使用的术语被选择来最好地解释实施例的原理、实际应用或相对于在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解本文公开的实施例。

Claims (25)

1.一种设备，包括：
第一量子位；
第二量子位；以及
多谐振架构，所述多谐振架构包括将第一量子位电容性地耦合到第二量子位的第一谐振器，以及将第一量子位电容性地耦合到第二量子位的第二谐振器。
2.根据前述权利要求所述的设备，其中，第一量子位具有第一操作频率，其中，第二量子位具有第二操作频率，其中，第一谐振器具有小于第一操作频率和第二操作频率的第一谐振频率，并且其中，第二谐振器具有大于第一操作频率和第二操作频率的第二谐振频率。
3.根据前述权利要求所述的设备，其中，第一谐振器和第二谐振器是λ/2谐振器，并且其中，第一谐振器和第二谐振器并联。
4.根据前述权利要求所述的设备，其中，第一谐振频率为约3千兆赫兹，其中，第二谐振频率为约6千兆赫兹，并且其中，第一操作频率和第二操作频率在4.5千兆赫兹与5.5千兆赫兹之间。
5.根据前述权利要求中任一项所述并且具有权利要求2的特征的设备，其中，第一谐振频率、第二谐振频率、第一操作频率和第二操作频率是固定的。
6.一种设备，包括：
第一量子位；
第二量子位；以及
包括谐振器的多谐振架构，其中，谐振器的第一端电容性地耦合到第一量子位和第二量子位，并且其中，谐振器的第二端耦合到地。
7.根据前述权利要求所述的设备，其中，第一量子位具有第一操作频率，其中，第二量子位具有第二操作频率，其中，谐振器具有小于第一操作频率和第二操作频率的一次谐波频率，并且其中，谐振器具有大于第一操作频率和第二操作频率的二次谐波频率。
8.根据前述权利要求所述的设备，其中，谐振器是λ/4谐振器。
9.根据前述权利要求所述的设备，其中，一次谐波频率为约2千兆赫兹，其中，二次谐波频率为约6千兆赫兹，并且其中，第一操作频率和第二操作频率在4.5千兆赫兹与5.5千兆赫兹之间。
10.根据前述权利要求6到9中任一项所述并且具有权利要求7的特征的设备，其中，一次谐波频率、二次谐波频率、第一操作频率和第二操作频率是固定的。
11.一种设备，包括：
第一量子位；
第二量子位；以及
多谐振架构，所述多谐振架构包括将第一量子位电容性地耦合到第二量子位的谐振器，以及将第一量子位电容性地耦合到第二量子位的差分直接耦合器，其中，差分直接耦合器将第一量子位与第二量子位的相反焊盘电容性地耦合。
12.根据前述权利要求所述的设备，其中，第一量子位具有第一操作频率，其中，第二量子位具有第二操作频率，并且其中，谐振器具有大于第一操作频率和第二操作频率的谐振频率。
13.根据前述权利要求所述的设备，其中，谐振器是λ/2谐振器，并且其中，谐振器和差分直接耦合器并联。
14.根据前述权利要求所述的设备，其中，谐振频率为约6千兆赫兹，并且其中，第一操作频率和第二操作频率在4.5千兆赫兹与5.5千兆赫兹之间。
15.根据前述权利要求11到14中任一项所述并且具有权利要求12的特征的设备，其中，谐振频率、第一操作频率和第二操作频率是固定的。
16.一种设备，包括：
第一量子位；
第二量子位；以及
多谐振架构，所述多谐振架构包括谐振器和直接耦合器，其中，谐振器的第一端电容性地耦合到第一量子位和第二量子位，其中，谐振器的第二端耦合到地，其中，直接耦合器将第一量子位电容性地耦合到第二量子位，并且其中，直接耦合器将第一量子位与第二量子位的共同焊盘电容性地耦合。
17.根据前述权利要求所述的设备，其中，第一量子位具有第一操作频率，其中，第二量子位具有第二操作频率，并且其中，谐振器具有大于第一操作频率和第二操作频率的谐振频率。
18.根据前述权利要求所述的设备，其中，谐振器是λ/4谐振器。
19.根据前述权利要求所述的设备，其中，谐振频率为约6千兆赫兹，并且其中，第一操作频率和第二操作频率在4.5千兆赫兹与5.5千兆赫兹之间。
20.根据前述权利要求16到19中任一项所述并且具有权利要求17的特征的设备，其中，谐振频率、第一操作频率和第二操作频率是固定的。
21.一种装置，包括：
具有第一操作频率的第一transmon型量子位；
具有第二操作频率的第二transmon型量子位；以及
多谐振架构，所述多谐振架构将第一transmon型量子位电容性地耦合到第二transmon型量子位，其中，多谐振架构具有小于第一操作频率和第二操作频率的第一谐振频率并且具有大于第一操作频率和第二操作频率的第二谐振频率。
22.根据前述权利要求所述的装置，其中，多谐振架构包括电容性地耦合到第一transmon型量子位和第二transmon型量子位的第一λ/2谐振器，并且包括电容性地耦合到第一transmon型量子位和第二transmon型量子位的第二λ/2谐振器，其中，第一λ/2谐振器和第二λ/2谐振器并联，其中，第一λ/2谐振器展现出第一谐振频率，并且其中，第二λ/2谐振器展现出第二谐振频率。
23.根据前述权利要求所述的装置，其中，第一谐振频率为约3千兆赫兹，并且其中，第二谐振频率为约6千兆赫兹。
24.根据前述权利要求20到23中任一项所述并且具有权利要求21的特征的装置，其中，多谐振架构包括λ/4谐振器，其中，λ/4谐振器的第一端耦合在第一transmon型量子位的耦合电容器与第二transmon型量子位的耦合电容器之间，其中，λ/4谐振器的第二端短接到地，其中，λ/4谐振器的一次谐波是第一谐振频率，并且其中，λ/4谐振器的二次谐波是第二谐振频率。
25.根据前述权利要求所述的装置，其中，一次谐波为约2千兆赫兹，并且其中，二次谐波为约6千兆赫兹。
CN202180038022.5A 2020-06-09 2021-05-25 用于zz相互作用减少的多谐振耦合架构 Pending CN115885293A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/896,740 2020-06-09
US16/896,740 US10924095B1 (en) 2020-06-09 2020-06-09 Multi-resonant coupling architectures for ZZ interaction reduction
PCT/EP2021/063830 WO2021249759A1 (en) 2020-06-09 2021-05-25 Multi-resonant coupling architectures for zz interaction reduction

Publications (1)

Publication Number Publication Date
CN115885293A true CN115885293A (zh) 2023-03-31

Family

ID=74569911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180038022.5A Pending CN115885293A (zh) 2020-06-09 2021-05-25 用于zz相互作用减少的多谐振耦合架构

Country Status (9)

Country Link
US (3) US10924095B1 (zh)
EP (1) EP4162411A1 (zh)
JP (1) JP2023528762A (zh)
KR (1) KR20230005916A (zh)
CN (1) CN115885293A (zh)
AU (1) AU2021290024B2 (zh)
CA (1) CA3176170A1 (zh)
IL (1) IL297571A (zh)
WO (1) WO2021249759A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924095B1 (en) * 2020-06-09 2021-02-16 International Business Machines Corporation Multi-resonant coupling architectures for ZZ interaction reduction
US20230318600A1 (en) 2020-08-26 2023-10-05 Forschungszentrum Jülich GmbH Method for operating a circuit having a first and a second qubit
US11625638B2 (en) 2021-05-19 2023-04-11 International Business Machines Corporation Drive enhanced J/ZZ operation for superconducting qubits
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク， インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法
JP7524142B2 (ja) * 2021-07-30 2024-07-29 株式会社東芝 カプラ及び計算装置
US20230186134A1 (en) * 2021-12-15 2023-06-15 International Business Machines Corporation Space-saving coupler arm arrangement for superconducting qubits
US11736091B2 (en) 2021-12-20 2023-08-22 International Business Machines Corporation Baseband filter for current-mode signal path
WO2024058208A1 (ja) * 2022-09-16 2024-03-21 国立研究開発法人科学技術振興機構 量子ゲート装置、超伝導量子ゲート装置、量子コンピュータおよび量子ゲート操作方法
WO2024121971A1 (ja) * 2022-12-07 2024-06-13 富士通株式会社 量子ビットデバイス、量子ビットデバイスの製造方法、および量子ビットデバイスの測定方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847615B2 (en) * 2006-09-05 2010-12-07 Nec Corporation Quantum bit variable coupling method, quantum computing circuit using the method, and variable coupler
US7893708B2 (en) * 2007-08-03 2011-02-22 Northrop Grumman Systems Corporation Quantum gate operations with a common coupled resonator
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
US9710758B2 (en) 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
US9501748B2 (en) 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
US10283696B2 (en) 2015-06-30 2019-05-07 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US9444430B1 (en) * 2015-10-02 2016-09-13 International Business Machines Corporation Cavity filtered qubit
US11170317B2 (en) 2016-03-14 2021-11-09 International Business Machines Corporation Procedure for systematic tune up of crosstalk in a cross-resonance gate and system performing the procedure and using results of the same
US11120357B2 (en) 2017-03-10 2021-09-14 Rigetti & Co, Inc. Quantum approximate optimization
US10942804B2 (en) 2018-03-23 2021-03-09 Massachusetts Institute Of Technology Physical-layer quantum error suppression for superconducting qubits in quantum computation and optimization
US10540603B2 (en) * 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
US10452991B1 (en) 2018-08-24 2019-10-22 International Business Machines Corporation Cross-talk compensation in quantum processing devices
CN110378482B (zh) 2019-06-03 2021-11-02 中国科学院物理研究所 超导量子电路及其制备方法
US10924095B1 (en) * 2020-06-09 2021-02-16 International Business Machines Corporation Multi-resonant coupling architectures for ZZ interaction reduction

Also Published As

Publication number Publication date
US10924095B1 (en) 2021-02-16
KR20230005916A (ko) 2023-01-10
US11728797B2 (en) 2023-08-15
EP4162411A1 (en) 2023-04-12
US20220255540A1 (en) 2022-08-11
CA3176170A1 (en) 2021-12-16
US20210384896A1 (en) 2021-12-09
AU2021290024B2 (en) 2024-03-14
JP2023528762A (ja) 2023-07-06
WO2021249759A1 (en) 2021-12-16
IL297571A (en) 2022-12-01
AU2021290024A1 (en) 2022-11-10
US11329638B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
AU2021290024B2 (en) Multi-resonant coupling architectures for ZZ interaction reduction
US11626555B2 (en) Mode-selective couplers for frequency collision reduction
US11223347B1 (en) All microwave ZZ control
Mennemann et al. Perfectly Matched Layers versus discrete transparent boundary conditions in quantum device simulations
Wei et al. Native two-qubit gates in fixed-coupling, fixed-frequency transmons beyond cross-resonance interaction
CN113887733A (zh) 用于调节zz耦合强度的超导电路及控制方法
WO2023218323A2 (en) Tunable bus for operating cross-resonance quantum gates
US20230153667A1 (en) Stark shift cancellation
Schmidt exact solutions to schrödinger equation for a charged particle on a torus in uniform electric and magnetic fields
US11789812B2 (en) Pulsed stark tones for collision mitigation
US11750175B2 (en) Multiplexing resonator induced phase gate drive signals
CN117321609A (zh) 驱动超导量子位的增强j/zz操作
US20230186134A1 (en) Space-saving coupler arm arrangement for superconducting qubits
US11620562B2 (en) Driving dark modes to facilitate entanglement
US20230394345A1 (en) Qubit coupling over distance with multi-mode buses
Nguyen et al. Quantum gates with oscillating exchange interaction
Wang et al. Dynamics and Protection of the Relative Entropy of Coherence via Additional Non-interacting Qubits
US20240136996A1 (en) Systems and methods for generating an optimized acoustic wave (aw) resonator using the finite element tearing and interconnecting (feti) method
US20230210024A1 (en) Quantum circuit with trench capacitor
Ammari et al. Stability of the Non-Hermitian Skin Effect in One Dimension
Panayappan et al. New Finite Difference Time Domain (ν FDTD) Electromagnetic Field Solver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination