JP2023020041A - カプラ及び計算装置 - Google Patents
カプラ及び計算装置 Download PDFInfo
- Publication number
- JP2023020041A JP2023020041A JP2021125184A JP2021125184A JP2023020041A JP 2023020041 A JP2023020041 A JP 2023020041A JP 2021125184 A JP2021125184 A JP 2021125184A JP 2021125184 A JP2021125184 A JP 2021125184A JP 2023020041 A JP2023020041 A JP 2023020041A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- inductor
- resonator
- coupler
- nonlinear resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/865—Nonlinear solid-state device system or circuit with josephson junction
Abstract
【課題】制御性を向上できるカプラ及び計算装置を提供する。【解決手段】実施形態によれば、カプラは、第1~第4キャパシタ、第1、第2インダクタ、及び、第1ジョセフソン接合を含む。第1インダクタは、第1キャパシタと電気的に接続される。第2インダクタは、第2キャパシタと電気的に接続される。第2インダクタ他端部は、第1キャパシタ他端部、第2インダクタ他端部及び第2キャパシタ他端部と電気的に接続される。第1ジョセフソン接合は、第1、第2キャパシタと電気的に接続される。第1インダクタ、第2インダクタ及び第1ジョセフソン接合により囲まれた空間が設けられる。第3キャパシタは、第1非線形共振器と電気的に接続可能である。第4キャパシタは、第2非線形共振器と電気的に接続可能である。【選択図】図1
Description
本発明の実施形態は、カプラ及び計算装置に関する。
例えば、複数の非線形共振器を利用する計算装置においてカプラが用いられる。計算装置において、制御性の向上が望まれる。
本発明の実施形態は、制御性を向上できるカプラ及び計算装置を提供する。
本発明の実施形態によれば、カプラは、第1キャパシタ、第2キャパシタ、第3キャパシタ、第4キャパシタ、第1インダクタ、第2インダクタ、及び、第1ジョセフソン接合を含む。前記第1キャパシタは、第1キャパシタ端部及び第1キャパシタ他端部を含む。前記第1インダクタは、第1インダクタ端部及び第1インダクタ他端部を含む。前記第1インダクタ端部は前記第1キャパシタ端部と電気的に接続される。前記第2キャパシタは、第2キャパシタ端部及び第2キャパシタ他端部を含む。前記第2インダクタは、第2インダクタ端部及び第2インダクタ他端部を含む。前記第2インダクタ端部は前記第2キャパシタ端部と電気的に接続される。前記第2インダクタ他端部は、前記第1キャパシタ他端部、前記第1インダクタ他端部及び前記第2キャパシタ他端部と電気的に接続される。前記第1ジョセフソン接合は、第1ジョセフソン接合端部及び第1ジョセフソン接合他端部を含む。前記第1ジョセフソン接合端部は、前記第1キャパシタ端部と電気的に接続される。第1ジョセフソン接合他端部は、前記第2キャパシタ端部と電気的に接続される。前記第1インダクタ、前記第2インダクタ及び前記第1ジョセフソン接合により囲まれた空間が設けられる。前記第3キャパシタは、第3キャパシタ端部及び第3キャパシタ他端部を含む。前記第3キャパシタ他端部は、前記第1キャパシタ端部と電気的に接続される。前記第3キャパシタ端部は、第1非線形共振器と電気的に接続可能である。前記第4キャパシタは、第4キャパシタ端部及び第4キャパシタ他端部を含む。前記第4キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続される。前記第4キャパシタ端部は、第2非線形共振器と電気的に接続可能である。
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的又は概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的又は概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係るカプラ及び計算装置を例示する模式図である。
図1に示すように、実施形態に係る計算機110は、カプラ10、第1非線形共振器50A、及び、第2非線形共振器50Bを含む。カプラ10は、第1非線形共振器50A及び第2非線形共振器50Bを結合する。
図1は、第1実施形態に係るカプラ及び計算装置を例示する模式図である。
図1に示すように、実施形態に係る計算機110は、カプラ10、第1非線形共振器50A、及び、第2非線形共振器50Bを含む。カプラ10は、第1非線形共振器50A及び第2非線形共振器50Bを結合する。
カプラ10は、第1キャパシタ11、第2キャパシタ12、第3キャパシタ13、第4キャパシタ14、第1インダクタ21、第2インダクタ22及び第1ジョセフソン接合31を含む。
第1キャパシタ11は、第1キャパシタ端部11e及び第1キャパシタ他端部11fを含む。第1インダクタ21は、第1インダクタ端部21e及び第1インダクタ他端部21fを含む。第1インダクタ端部21eは、第1キャパシタ端部11eと電気的に接続される。
第2キャパシタ12は、第2キャパシタ端部12e及び第2キャパシタ他端部12fを含む。第2インダクタ22は、第2インダクタ端部22e及び第2インダクタ他端部22fを含む。第2インダクタ端部22eは、第2キャパシタ端部12eと電気的に接続される。第2インダクタ他端部22fは、第1キャパシタ他端部11f、第1インダクタ他端部21f及び第2キャパシタ他端部12fと電気的に接続される。第1キャパシタ他端部11f、第1インダクタ他端部21f、第2キャパシタ他端部12f及び第2インダクタ他端部22fの電位は、例えば、固定電位(例えばグランドGND)に設定される。
第1ジョセフソン接合31は、第1ジョセフソン接合端部31e及び第1ジョセフソン接合他端部31fを含む。第1ジョセフソン接合端部31eは、第1キャパシタ端部11eと電気的に接続される。第1ジョセフソン接合端部31eは、第1インダクタ端部21eとも電気的に接続される。第1ジョセフソン接合他端部31fは、第2キャパシタ端部12eと電気的に接続される。第1ジョセフソン接合他端部31fは、第2インダクタ端部22eとも電気的に接続される。
第1インダクタ21、第2インダクタ22及び第1ジョセフソン接合31により囲まれた空間SPが設けられる。空間SPは、第1キャパシタ11、第2キャパシタ12及び第1ジョセフソン接合31により囲まれても良い。例えば、第1インダクタ21、第2インダクタ22及び第1ジョセフソン接合31によりループ10rが形成される。ループ10rは、空間SPを囲む。後述するように、空間SP内(ループ10r内)の磁束Φが制御可能である。
第3キャパシタ13は、第3キャパシタ端部13e及び第3キャパシタ他端部13fを含む。第3キャパシタ他端部13fは、第1キャパシタ端部11eと電気的に接続される。第3キャパシタ他端部13fは、第1インダクタ端部21e及び第1ジョセフソン接合端部31eとも電気的に接続される。第3キャパシタ端部13eは、第1非線形共振器50Aと接続可能である。
第4キャパシタ14は、第4キャパシタ端部14e及び第4キャパシタ他端部14fを含む。第4キャパシタ他端部14fは、第2キャパシタ端部12eと電気的に接続される。第4キャパシタ他端部14fは、第2インダクタ端部22e及び第1ジョセフソン接合他端部31fとも電気的に接続される。第4キャパシタ端部14eは、第2非線形共振器50Bと接続可能である。
カプラ10においては、第1キャパシタ11及び第1インダクタ21を含む第1部分10aは、第1LC回路に対応する。第2キャパシタ12及び第2インダクタ22を含む第2部分10bは、第2LC回路に対応する。これらのLC回路が、第1ジョセフソン接合31により接続される。これらで囲まれる空間SPの磁束Φが変調可能である。
カプラ10は、複数のモード(例えば2つのモード)を有する。実施形態においては、カプラ10に上記のLC回路が設けられることで、インダクタだけが設けられる場合に比べて、上記の複数のモードの共振周波数を低くすることができる。例えば、カプラ10における複数のモードの共振周波数を、第1非線形共振器50Aの共振周波数及び第2非線形共振器50Bの共振周波数に近づけることが容易である。これにより、強い結合強度が得られる。実施形態によれば、制御性を向上できる。
後述するように、磁束Φを制御することで、結合強度を変更可能である。例えば、結合強度を実質的にゼロにして、結合を解消する(オフにする)こともできる。後述するように、カプラ10の制御により、2量子ビットゲート操作を高速に実行できる。制御性を向上できるカプラ及び計算装置を提供できる。
図1に示すように、第1非線形共振器50Aは、例えば、第1非線形共振器ジョセフソン接合51及び第1共振器キャパシタ41を含む。第1非線形共振器ジョセフソン接合51の端部51e、及び、第1共振器キャパシタ41の端部41eは、第3キャパシタ端部13eと電気的に接続される。第1非線形共振器ジョセフソン接合51の他端部51f、及び、第1共振器キャパシタ41の他端部41fは、互いに電気的に接続される。他端部51f及び他端部41fの電位は、例えば、固定電位(例えばグランドGND)に設定される。従って、例えば、第1非線形共振器ジョセフソン接合51の他端部51f、及び、第1共振器キャパシタ41の他端部41fは、第1キャパシタ他端部11fと電気的に接続されて良い。
第1非線形共振器ジョセフソン接合51の端部51e、及び、第1共振器キャパシタ41の端部41eは、第3キャパシタ13を介して、第1部分10aと容量結合される。
第2非線形共振器50Bは、例えば、第2非線形共振器ジョセフソン接合52及び第2共振器キャパシタ42を含む。第2非線形共振器ジョセフソン接合52の端部52e、及び、第2共振器キャパシタ42の端部42eは、第4キャパシタ端部14eと電気的に接続される。第2非線形共振器ジョセフソン接合52の他端部52f、及び、第2共振器キャパシタ42の他端部42fは、互いに電気的に接続される。他端部52f及び他端部42fの電位は、例えば、固定電位(例えばグランドGND)に設定される。従って、例えば、第2非線形共振器ジョセフソン接合52の他端部52f、及び、第2共振器キャパシタ42の他端部42fは、第2キャパシタ他端部12fと電気的に接続されて良い。
第2非線形共振器ジョセフソン接合52の端部52e、及び、第2共振器キャパシタ42の端部42eは、第4キャパシタ14を介して、第2部分10bと容量結合される。
第1非線形共振器50A及び第2非線形共振器50Bは、2つの量子ビットとして機能する。第1非線形共振器50A及び第2非線形共振器50Bが有する複数のエネルギー準位のうちで、下から2つが、量子ビットの2つの状態として用いられることが可能である。複数のエネルギー準位のうちで、下から2つは、基底状態及び第1励起状態に対応する。量子ビットの上記の2つの状態は、計算基底状態(computational basis states)に対応する。例えば、第1非線形共振器50Aの共振周波数は、第1非線形共振器50Aの下から2つの状態におけるエネルギー差を周波数に変換した値に対応する。例えば、第2非線形共振器50Bの共振周波数は、第2非線形共振器50Bの下から2つの状態におけるエネルギー差を周波数に変換した値に対応する。エネルギーをプランク定数hで割ることで、エネルギーに対応する周波数に変換できる。
図1に示すように、カプラ10は、第1導電部材61を含んでも良い。第1導電部材61は、空間SP(ループ10r)に磁場を印加可能である。例えば、第1導電部材61に供給される電流により磁場が発生する。発生した磁場が、空間SP(ループ10r)に印加される。後述するように、空間SP(ループ10r)における磁束Φ(磁場に基づく磁束)に応じて、第1非線形共振器50Aと第2非線形共振器50Bとの間の結合強度が変化する。
第1導電部材61は、第1磁場印加部60の1つの例である。図1に示すように、計算機110は、制御部70を含んでも良い。カプラ10(又は計算機110)は、第1磁場印加部60を含んで良い。第1磁場印加部60は、空間SP(ループ10r)に磁場を印加可能である。制御部70は、第1磁場印加部60を制御して、空間SP(ループ10r)における磁束Φを変化可能である。第1磁場印加部60が第1導電部材61を含む場合、制御部70は、第1導電部材61に供給する電流を変調することで、磁束Φを変化させることが可能である。
図2(a)~図2(c)は、第1実施形態に係るカプラ及び計算装置の一部を例示する模式的断面図である。
図2(a)に示すように、例えば、第1ジョセフソン接合31は、基体10sの第1面10fの上に設けられる。第1面10fに対して垂直な方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
図2(a)に示すように、例えば、第1ジョセフソン接合31は、基体10sの第1面10fの上に設けられる。第1面10fに対して垂直な方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
図2(a)に示すように、第1ジョセフソン接合31は、例えば、導電膜35a、導電膜35b及び絶縁膜35iを含む。絶縁膜35iは、導電膜35aの一部と、導電膜35bの一部と、の間に設けられる。
図2(b)に示すように、第1非線形共振器ジョセフソン接合51は、例えば、導電膜36a、導電膜36b及び絶縁膜36iを含む。絶縁膜36iは、導電膜36aの一部と、導電膜36bの一部と、の間に設けられる。
図2(c)に示すように、第2非線形共振器ジョセフソン接合52は、例えば、導電膜37a、導電膜37b及び絶縁膜37iを含む。絶縁膜37iは、導電膜37aの一部と、導電膜37bの一部と、の間に設けられる。これらの導電膜は、X-Y平面に実質的に沿っている。
これらの導電膜は、例えば、Al、Nb、NbN、TiN、NbTiN及びTaよりなる群から選択された少なくとも1つを含む。これらの材料は、超伝導材料である。絶縁膜38iは、例えば、Al2O3、Nb2O5、NbO2、NbO及びAlNよりなる群から選択された少なくとも1つを含む。基体10sは、例えば、例えば、Si及びサファイアよりなる群から選択された少なくとも1つを含む。基体10sは、例えば、絶縁性である。
図3(a)及び図3(b)は、第1実施形態に係るカプラの一部を例示する模式的平面図である。
図3(a)に示すように、1つの例において、第1キャパシタ11及び第1インダクタ21は、基体10sの第1面10fの上に設けられる。第1キャパシタ11は、互いに対向する2つの導電層11Lにより形成される。第1インダクタ21は、ミアンダ構造を有する第1導電層21Lを含む。
図3(a)に示すように、1つの例において、第1キャパシタ11及び第1インダクタ21は、基体10sの第1面10fの上に設けられる。第1キャパシタ11は、互いに対向する2つの導電層11Lにより形成される。第1インダクタ21は、ミアンダ構造を有する第1導電層21Lを含む。
図3(b)に示すように、1つの例において、第2キャパシタ12及び第2インダクタ22は、基体10sの第1面10fの上に設けられる。第2キャパシタ12は、互いに対向する2つの導電層12Lにより形成される。第2インダクタ22は、ミアンダ構造を有する第2導電層22Lを含む。
上記の導電層は、例えば、Al、Nb、NbN、TiN、NbTiN及びTaなどを含む。
これらの例において、第1インダクタ21及び第2インダクタ22は、例えば、カイネティックインダクタに基づく。後述するように、第1インダクタ21及び第2インダクタ22は、ジョセフソン接合を含んでも良い。
以下、カプラ10(及び計算機110)の特性のシミュレーション結果の例について説明する。以下のシミュレーションのモデルにおいて、第1インダクタ21及び第2インダクタ22のインダクタンスは、2.34nHである。第1ジョセフソン接合31の臨界電流は、40nAである。第1キャパシタ11及び第2キャパシタ12のキャパシタンスは、39fFである。第3キャパシタ13及び第4キャパシタ14のキャパシタンスは、9.74fFである。第1非線形共振器ジョセフソン接合51の臨界電流は、70nAである。第2非線形共振器ジョセフソン接合52の臨界電流は、50nAである。第1共振器キャパシタ41及び第2共振器キャパシタ42のキャパシタンスは、39fFである。例えば、第1導電部材61に供給する電流を制御することで、空間SP(ループ10r)の磁束Φが変化できる。
以下では、実施形態に係る計算機110に関する特性と、第1参考例の計算機119aに関する特性と、について説明する。計算機110においては、上記のようにカプラ10はLC回路を含む。第1参考例の計算機119aにおいては、カプラ10は第1キャパシタ11及び第2キャパシタ12を含まない。すなわち、計算機119aにおいて、第1部分10aは、第1インダクタ21を含み第1キャパシタ11を含まない。計算機119aにおいて、第2部分10bは、第2インダクタ22を含み第2キャパシタ12を含まない。計算機119aにおけるこれを除く構成は、計算機110と同様である。
図4(a)及び図4(b)は、カプラ及び計算機における周波数を例示するグラフである。
図4(a)は、実施形態に係る計算機110に対応する。図4(b)は、第1参考例の計算機119aに対応する。これらの図の横軸は、空間SP(ループ10r)の磁束MF1である。磁束MF1は、還元磁束量子φ0で規格化されて無次元化されている。還元磁束量子φ0は、磁束量子Φ0の1/(2π)倍に対応する。「π」は、円周率である。これらの図の縦軸は、周波数fo1に対応する。これらの図には、第1非線形共振器50Aの共振周波数fb1、及び、第2非線形共振器50Bの共振周波数fb2が例示されている。第1非線形共振器50Aは、例えば、第1量子ビットに対応する。第2非線形共振器50Bは、例えば、第2量子ビットに対応する。上記のように、非線形共振器の共振周波数は、非線形共振器における下から2つの状態におけるエネルギー差を周波数に変換した値に対応する。
図4(a)は、実施形態に係る計算機110に対応する。図4(b)は、第1参考例の計算機119aに対応する。これらの図の横軸は、空間SP(ループ10r)の磁束MF1である。磁束MF1は、還元磁束量子φ0で規格化されて無次元化されている。還元磁束量子φ0は、磁束量子Φ0の1/(2π)倍に対応する。「π」は、円周率である。これらの図の縦軸は、周波数fo1に対応する。これらの図には、第1非線形共振器50Aの共振周波数fb1、及び、第2非線形共振器50Bの共振周波数fb2が例示されている。第1非線形共振器50Aは、例えば、第1量子ビットに対応する。第2非線形共振器50Bは、例えば、第2量子ビットに対応する。上記のように、非線形共振器の共振周波数は、非線形共振器における下から2つの状態におけるエネルギー差を周波数に変換した値に対応する。
図4(a)及び図4(b)には、周波数fc1及び周波数fc2が例示されている。周波数fc1は、カプラ10における複数のモード(例えば2つのモード)の一方の周波数に対応する。周波数fc2は、カプラ10における複数のモード(例えば2つのモード)の別の1つの周波数に対応する。
図4(a)に示すように、実施形態に係る計算機110において、磁束MF1が変化すると、周波数fc1及び周波数fc2は変化する。特に、周波数fc2が大きく変化する。この例では、磁束MF1が、約0.66のときに、周波数fc1及び周波数fc2は互いに近づく。この例では、第1磁束値Mv1において、周波数fc2は周波数fc1と同じになる。第1磁束値Mv1は約0.66である。この例では、周波数fc1及び周波数fc2の範囲は、11GHz以上19GHz以下である。
図4(a)に示すように、第1非線形共振器50Aの共振周波数fb1、及び、第2非線形共振器50Bの共振周波数fb2は、磁束MF1が変化したときに、実質的に一定である。この例では、第1非線形共振器50Aの共振周波数fb1は、約10.0Gzである。第2非線形共振器50Bの共振周波数fb2は、約8.4GHzである。磁束MF1が変化したときの共振周波数fb1及び共振周波数fb2の変化の程度の例については、後述する。
このように、実施形態においては、周波数fc1及び周波数fc2が、共振周波数fb1及び共振周波数fb2に比較的近い。カプラ10は、複数のモード(少なくとも2つのモード)を有する。すなわち、カプラ10は、複数のモードで共振可能である。この複数のモードのそれぞれにおける共振周波数(周波数fc1及び周波数fc2)は、上記の第1磁束値Mv1の近傍(周波数fc1及び周波数fc2が互い近い磁束値)において、共振周波数fb1及び共振周波数fb2のそれぞれよりも高く、共振周波数fb1及び共振周波数fb2の和よりも低い。実施形態においては、複数のモードのそれぞれにおける共振周波数(周波数fc1及び周波数fc2)が、共振周波数fb1及び共振周波数fb2の和よりも低い状態が存在する。
実施形態においては、第1部分10a及び第2部分10bのそれぞれは、インダクタ及びキャパシタを含む。これにより、カプラ10の複数のモードにおける共振周波数を、非線形共振器の共振周波数に近づけることができる。これにより、例えば、強い結合強度が得られる。制御性を向上できるカプラ及び計算装置を提供できる。
図4(b)に示すように、第1参考例の計算機119aにおいては、カプラ10の複数のモードにおける共振周波数(周波数fc1及び周波数fc2)は、2つの非線形共振器の共振周波数(共振周波数fb1及び共振周波数fb2)に対して著しく高くなる。図4(b)に示すように、計算機119aにおいては、周波数fc1及び周波数fc2は、共振周波数fb1及び共振周波数fb2の和よりも高い。このため、高い結合強度を得ることが困難である。第1参考例において、例えば、カプラ10の複数のモードにおける共振周波数は、非線形共振器の共振周波数の3倍以上である。
実施形態において、第1キャパシタ11及び第2キャパシタ12のそれぞれのキャパシタンスは、無視できない程度に大きい、例えば、第1キャパシタ11及び第2キャパシタ12のそれぞれのキャパシタンスは、第3キャパシタ13及び第4キャパシタ14のそれぞれのキャパシタンスの0.1倍よりも大きいことが好ましい。これにより、例えば、複数のモードにおける共振周波数(周波数fc1及び周波数fc2)を効果的に低くできる。
さらに、図4(a)に示すように、実施形態においては、第1非線形共振器50Aの共振周波数fb1、及び、第2非線形共振器50Bの共振周波数fb2は、磁束MF1の変化に対して実質的に一定である。例えば、2つの量子ビットの周波数は、実質的に変化しない。2つの量子ビットの周波数は、実質的に固定されており、安定である。制御性を向上できるカプラ及び計算装置を提供できる。
図5(a)及び図5(b)は、カプラ及び計算機における結合強度を例示するグラフである。
図5(a)は、実施形態に係る計算機110に対応する。図5(b)は、上記の第1参考例の計算機119aに対応する。これらの図の横軸は、空間SP(ループ10r)の磁束MF1である。縦軸は、結合強度CS1である。
図5(a)は、実施形態に係る計算機110に対応する。図5(b)は、上記の第1参考例の計算機119aに対応する。これらの図の横軸は、空間SP(ループ10r)の磁束MF1である。縦軸は、結合強度CS1である。
図5(a)に示すように、磁束MF1が変化すると、結合強度CS1は変化する。磁束MF1を制御することで、結合強度CS1を制御できる。例えば、結合強度CS1の変化の幅は、約20MHz程度である。すなわち、結合強度CS1を、-20MHz~20MHzの範囲で調整できる。
このように、制御部70は、空間SPにおける磁束Φ(磁束MF1)を制御して、第1非線形共振器50Aと第2非線形共振器との間の結合強度CS1を変化させることが可能である。
図5(a)に示すように、この例では、磁束MF1が約0.68のときに、結合強度CS1は、実質的に0になる。このように、制御部70は、空間SPにおける磁束Φ(磁束MF1)を制御して、第1非線形共振器50Aと第2非線形共振器50Bとの間の結合を実質的に解消することが可能である。すなわち、結合をオフできる。制御性を向上できるカプラ及び計算装置を提供できる。
図5(b)に示すように、第1参考例の計算機119aにおいても、結合強度CS1が実質的に0になる条件が存在する。しかしながら、計算機119aにおいて、結合強度CS1が0ではないときの磁束MF1は、計算機110におけるそれよりも低い。このように、第1部分10a及び第2部分10bにキャパシタが設けられない第1参考例においては、高い結合強度CS1を得ることが困難である。実施形態においては、高い結合強度CS1を得ることができ、結合をオフできる。
図6(a)及び図6(b)は、カプラ及び計算機の特性を例示するグラフである。
図6(a)は、実施形態に係る計算機110に対応する。図6(b)は、第1参考例の計算機110aに対応する。これらの図の横軸は、磁束MF1である。これらの図の縦軸は、残留結合(いわゆるZZ結合)に関する結合強度CS2である。ZZ結合は、2つの量子ビットの両方が「1状態」であるときに対応する周波数fb3について、fb1+fb2-fb3が残留結合によってゼロにならない状態に対応する。ZZ結合におけるこの「ずれ」が結合強度CS2に対応する。
図6(a)は、実施形態に係る計算機110に対応する。図6(b)は、第1参考例の計算機110aに対応する。これらの図の横軸は、磁束MF1である。これらの図の縦軸は、残留結合(いわゆるZZ結合)に関する結合強度CS2である。ZZ結合は、2つの量子ビットの両方が「1状態」であるときに対応する周波数fb3について、fb1+fb2-fb3が残留結合によってゼロにならない状態に対応する。ZZ結合におけるこの「ずれ」が結合強度CS2に対応する。
図4(a)に関して説明したように、磁束MF1が約0.68(第1磁束値Mv1)のときに、結合強度CS1は、実質的にゼロになる。図6(a)に示すように、磁束MF1が約0.68のときに、残留結合に関する結合強度CS2は、実質的にゼロにできる。例えば、ロバストなゼロZZ結合が得られる。
一方、図6(b)に示すように、第1参考例の計算機119aにおいては、残留結合に関する結合強度CS2を小さくすることができず、0にならない。
第1部分10a及び第2部分10bにキャパシタが設けられない第1参考例において、残留結合に関する結合強度CS2を低くしようとすると、周波数fc1及び周波数fc2を過度に高くする必要があり、その結果、結合強度CS1が著しく低くなる。第1参考例において、結合強度CS2をゼロにしつつ、高い結合強度CS1を得ることは困難である。
以下、第2参考例及び第3参考例について説明する。第2参考例及び第3参考例においても、第1部分10a及び第2部分10bにキャパシタが設けられない。第2参考例において、高い結合強度CS1が得られるようにインダクタの値が調整される。第3参考例において、残留結合に関する結合強度CS2が低くなるようにインダクタの値が調整される。
図7(a)及び図7(b)は、第2参考例のカプラ及び計算機における結合強度を例示するグラフである。
これらの図は、第2参考例に係る計算機119bに対応する。第2参考例において、この例では、第1インダクタ21及び第2インダクタ22のインダクタンスは、4.1nHである。図7(a)及び図7(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図7(a)の縦軸は、結合強度CS1である。図7(b)の縦軸は、残留結合に関する結合強度CS2である。
これらの図は、第2参考例に係る計算機119bに対応する。第2参考例において、この例では、第1インダクタ21及び第2インダクタ22のインダクタンスは、4.1nHである。図7(a)及び図7(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図7(a)の縦軸は、結合強度CS1である。図7(b)の縦軸は、残留結合に関する結合強度CS2である。
図7(a)に示すように、第2参考例において、結合強度CS1が実質的にゼロ(結合のオフ)の条件が存在する。第2参考例において、第1参考例と比較して、高い結合強度CS1が得られる。しかしながら、図7(b)に示すように、第2参考例においては、結合強度CS2が、第1参考例と比較して大きく、0にならない。このように、第2参考例においては、低い結合強度CS2を得ることができない。
図8(a)及び図8(b)は、第3参考例のカプラ及び計算機における結合強度を例示するグラフである。
これらの図は、第3参考例に係る計算機119cに対応する。第3参考例において、この例では、第1インダクタ21及び第2インダクタ22のインダクタンスは、1.63nHである。図8(a)及び図8(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図8(a)の縦軸は、結合強度CS1である。図8(b)の縦軸は、残留結合に関する結合強度CS2である。
これらの図は、第3参考例に係る計算機119cに対応する。第3参考例において、この例では、第1インダクタ21及び第2インダクタ22のインダクタンスは、1.63nHである。図8(a)及び図8(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図8(a)の縦軸は、結合強度CS1である。図8(b)の縦軸は、残留結合に関する結合強度CS2である。
図8(a)に示すように、第3参考例において、結合強度CS1が実質的にゼロ(結合のオフ)の条件が存在する。第3参考例においては結合強度CS1が著しく低い。図8(b)に示すように、第3参考例において、第1参考例と比較して、結合強度CS2は低くなるが、実質的にゼロにはならない。
上記のように、第1部分10a及び第2部分10bにキャパシタが設けられない第1~第3参考例においては、実質的にゼロの結合強度CS2と、高い結合強度CS1と、結合のオフと、が同時に得られない。
実施形態においては、第1部分10a及び第2部分10bにキャパシタが設けられる。これにより、実質的にゼロの結合強度CS2と、高い結合強度CS1と、結合のオフと、が得られる。
第1部分10a及び第2部分10bにキャパシタが設けられると、素子サイズが大きくなる。このため、一般には、第1部分10a及び第2部分10bにキャパシタを設けることは避けられる。
これに対して、実施形態においては、上記のように、第1部分10a及び第2部分10bにキャパシタが設けられる。これにより、例えば、実質的にゼロの結合強度CS2と、高い結合強度CS1と、結合のオフと、が得られる。これは、実施形態に係る特別な作用効果である。この作用効果は、従来知られていない。この特別な作用効果は、本願の発明者が行った全量子力学的な分析(fully quantum-mechanical analysis)によって初めて明らかになった。
以下、2量子ビットゲート操作に関する特性の例について説明する。例えば、2量子ビットゲート操作を実行しないとき、磁束MF1は、結合強度CS1がゼロとなる値(上記の第1磁束値Mv1であり、約0.68)に設定されている。2量子ビットゲート操作を実行するときに、磁束MF1が変調される。変調の周波数は、共振周波数fb1と共振周波数fb2との差であり、この例では、約1.55GHzである、このシミュレーションでは、変調の振幅が0.12である。すなわち、磁束MF1が0.56~0.80の間で正弦波状で振動される。
図9は、第1実施形態に係るカプラ及び計算機における確率を例示するグラフである。 図9の横軸は、時間tmである。縦軸は、確率P1である。
図9には、第1状態ST1~第4状態ST4の確率P1が例示されている。第1状態ST1において、例えば、第1非線形共振器50Aは「1」であり、第2非線形共振器50Bは「0」である。第2状態ST2において、例えば、第1非線形共振器50Aは「0」であり、第2非線形共振器50Bは「1」である。第3状態ST3において、例えば、第1非線形共振器50Aは「1」であり、第2非線形共振器50Bは「1」である。第4状態ST4において、例えば、第1非線形共振器50Aは「0」であり、第2非線形共振器50Bは「0」である。
図9に示すように、時間tmが0のときに、第1状態ST1の確率P1は1であり、第2状態ST2の確率P1は0である。時間tmが経過すると、第1状態ST1の確率P1、及び、第2状態ST2の確率P1は変化する。この例では、時間tmが約12nsのときに、第1状態ST1の確率P1は、第2状態ST2の確率P1と同じになる。時間tmが約12nsを超える、第1状態ST1の確率P1は、第2状態ST2の確率P1よりも低くなる。この例では、12nsの時間tmにおいて、2量子ビットのゲート操作が完了できる。
実施形態においては、短いゲート時間tGが得られる。2量子ビットゲートを高速で実行できる。制御性を向上できるカプラ及び計算装置を提供できる。ゲート時間tGは、例えば、10ns以上20ns程度以下である。
このように、実施形態においては、磁束MF1(磁束Φ)を適切な周波数で変調することにより、第1非線形共振器50A及び第2非線形共振器50Bに関しての2量子ビットゲート操作が実行される。磁束MF1を変調しない期間において、結合がオフ(結合強度CS1及び結合強度CS2が実質的にゼロ)に保たれる。
図9に示すように、第3状態ST3の確率P1、及び、第4状態ST4の確率P1は、実質的に0である。安定な2量子ビットゲートが可能である。
図10(a)及び図10(b)は、第1実施形態に係るカプラ及び計算機の共振周波数を例示するグラフである。
これらの図の横軸は、磁束MF1である。図10(a)の縦軸は、第1非線形共振器50Aの共振周波数fb1である。図10(b)の縦軸は、第2非線形共振器50Bの共振周波数fb2である。
これらの図の横軸は、磁束MF1である。図10(a)の縦軸は、第1非線形共振器50Aの共振周波数fb1である。図10(b)の縦軸は、第2非線形共振器50Bの共振周波数fb2である。
図10(a)に示すように、磁束MF1が0から1まで変化したときに、第1非線形共振器50Aの共振周波数fb1は、約10GHzの近くで、変化する。共振周波数fb1の変化幅(変化程度)は、約300MHzである。
図10(b)に示すように、磁束MF1が0から1まで変化したときに、第2非線形共振器50Bの共振周波数fb2は、約8.4GHzの近くで、変化する。共振周波数fb2の変化幅(変化程度)は、約100MHzである。
このように、実施形態においては、磁束MF1が変化したときに、非線形共振器の共振周波数の変化を抑制できる。量子ビットの周波数が安定である。量子ビットの周波数を実質的に固定できる。制御性を向上できるカプラ及び計算装置を提供できる。
実施形態によれば、例えば、高い結合強度CS1が得られる。例えば、速い2量子ビットゲート操作が可能である。例えば、高い結合強度CS1を得つつ、複数の非線形共振器の結合をオフにできる。磁束による非線形共振器(量子ビット)の周波数変化が小さく、量子ビットの安定性が保たれる。実施形態によれば、例えば、制御性を向上できるカプラ及び計算装置を提供できる。
例えば、周波数が異なる2つの量子ビットを直接結合し、マイクロ波を照射して2量子ビットゲートを実行する第4参考例が考えられる。第4参考例においては、2つの量子ビットの一方の周波数のマイクロ波が、2つの量子ビットの他方に照射される。第4参考例においては、特性が高次の摂動項に依存する。第4参考例においては、高速のゲートが困難である。
例えば、周波数が異なる2つの量子ビットを直接結合し、マイクロ波を照射して2量子ビットゲートを実行する第5参考例が考えられる。第5参考例においては、2つの量子ビットの周波数の差に対応するマイクロ波が照射される。第4参考例においても、特性が高次の摂動項に依存する。第5参考例においても、高速のゲートが困難である。
これに対して、実施形態においては、上記のカプラ10を用いることで、高速のゲートが可能である。
カプラ10の「-モード」の周波数は、例えば、上記の周波数fc2に対応する。実施形態においては、「-モード」の周波数をループ10r内の磁束Φで調整する。これにより、結合のオン・オフが可能である。2つの量子ビットの周波数の差が大きくても、結合の実質的に完全なオフが可能である。結合強度を高くしても、オフが可能である。高速化も可能になる。制御性を向上できるカプラ及び計算装置を提供できる。
実施形態に係る1つの例において、例えば、第1キャパシタ11のキャパシタンスは、第1共振器キャパシタ41のキャパシタンスの0.1倍よりも大きい。例えば、第2キャパシタ12のキャパシタンスは、第2共振器キャパシタ42のキャパシタンスの0.1倍よりも大きい。これにより、カプラ10の周波数を低くし易い。
実施形態に係る1つの例において、例えば、第3キャパシタ13のキャパシタンスは、第1共振器キャパシタ41のキャパシタンスの0.1倍よりも大きい。例えば、第4キャパシタ14のキャパシタンスは、第2共振器キャパシタ42のキャパシタンスの0.1倍よりも大きい。これにより、カプラ10の周波数を低くし易い。
図11は、第1実施形態に係るカプラ及び計算装置を例示する模式図である。
図11に示すように、実施形態に係る計算機111において、カプラ10は、第5キャパシタ15を含む。計算機111におけるこれを除く構成は、計算機110における構成と同様で良い。
図11に示すように、実施形態に係る計算機111において、カプラ10は、第5キャパシタ15を含む。計算機111におけるこれを除く構成は、計算機110における構成と同様で良い。
第5キャパシタ15は、第5キャパシタ端部15e及び第5キャパシタ他端部15fを含む。第5キャパシタ端部15eは、第1キャパシタ端部11eと電気的に接続される。第5キャパシタ端部15eは、第1ジョセフソン接合端部31e、第1インダクタ端部21e及び第3キャパシタ他端部13fとも電気的に接続される。第5キャパシタ他端部15fは、第2キャパシタ端部12eと電気的に接続される。第5キャパシタ他端部15fは、第1ジョセフソン接合他端部31f、第2インダクタ端部22e及び第4キャパシタ他端部14fとも電気的に接続される。第5キャパシタ15により、例えば、結合特性の調整が容易になる。例えば、ZZ結合のゼロ点の位置を調整することができる。例えば、第5キャパシタ15により、磁束揺らぎに対してロバストなカプラ及び計算機が提供できる。
例えば、第5キャパシタ15のキャパシタンスは、第1キャパシタ11のキャパシタンスよりも小さく、第2キャパシタ12のキャパシタンスよりも小さい。第5キャパシタ15は、必要に応じて設けられ、省略されても良い。
第1非線形共振器ジョセフソン接合51及び第2非線形共振器ジョセフソン接合52は、寄生キャパシタンスを含んでも良い。寄生キャパシタンスは、第1~第5キャパシタ11~15のキャパシタンスと比べて小さく(例えば1fF程度)、無視できる。
図12(a)及び図12(b)は、第1実施形態に係るカプラ及び計算機における結合強度を例示するグラフである。
これらの図は、実施形態に係る計算機111に対応する。計算機111において、この例では、第5キャパシタ15のキャパシタンスは、1.6fFである。図12(a)及び図12(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図12(a)の縦軸は、結合強度CS1である。図12(b)の縦軸は、残留結合に関する結合強度CS2である。
これらの図は、実施形態に係る計算機111に対応する。計算機111において、この例では、第5キャパシタ15のキャパシタンスは、1.6fFである。図12(a)及び図12(b)の横軸は、空間SP(ループ10r)の磁束MF1である。図12(a)の縦軸は、結合強度CS1である。図12(b)の縦軸は、残留結合に関する結合強度CS2である。
図12(a)に示すように、計算機111において、高い結合強度CS1が得られる。結合強度CS1が実質的にゼロとなる磁束MF1が存在する。第1磁束値Mv1は、例えば、0.62である。図12(b)に示すように、結合強度CS1が実質的にゼロであることが可能である。第5キャパシタ15が設けられることで、例えば、ZZ結合をロバストにゼロにできる。ZZ結合を実質的にゼロに維持することがより容易になる。
図13(a)及び図13(b)は、第1実施形態に係るカプラ及び計算装置を例示する模式図である。
図13(a)及び図13(b)に示すように、カプラ112及び113において、複数の第1ジョセフソン接合31が設けられる。複数の第1ジョセフソン接合31は直列に接続される。複数の第1ジョセフソン接合31の一方の端が、第1ジョセフソン接合端部31eに対応する。複数の第1ジョセフソン接合31の他方の端が、第1ジョセフソン接合他端部31fに対応する。
図13(a)及び図13(b)に示すように、カプラ112及び113において、複数の第1ジョセフソン接合31が設けられる。複数の第1ジョセフソン接合31は直列に接続される。複数の第1ジョセフソン接合31の一方の端が、第1ジョセフソン接合端部31eに対応する。複数の第1ジョセフソン接合31の他方の端が、第1ジョセフソン接合他端部31fに対応する。
(第2実施形態)
図14(a)~図14(h)は、第2実施形態に係るカプラの一部を例示する模式図である。
図14(a)に示すように、第1インダクタ21は、第1インダクタジョセフソン接合(ジョセフソン接合J1など)を含んでも良い。図14(b)及び図14(c)に示すように、第1インダクタ21は、複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)を含んでも良い。図14(d)に示すように、複数の第1インダクタジョセフソン接合は、ジョセフソン接合J1~ジョセフソン接合Jn(nは2以上の整数)を含んでも良い。複数の第1インダクタジョセフソン接合は、互いに直列に電気的に接続される。
図14(a)~図14(h)は、第2実施形態に係るカプラの一部を例示する模式図である。
図14(a)に示すように、第1インダクタ21は、第1インダクタジョセフソン接合(ジョセフソン接合J1など)を含んでも良い。図14(b)及び図14(c)に示すように、第1インダクタ21は、複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)を含んでも良い。図14(d)に示すように、複数の第1インダクタジョセフソン接合は、ジョセフソン接合J1~ジョセフソン接合Jn(nは2以上の整数)を含んでも良い。複数の第1インダクタジョセフソン接合は、互いに直列に電気的に接続される。
図14(e)に示すように、第2インダクタ22は、第2インダクタジョセフソン接合(ジョセフソン接合K1など)を含んでも良い。図14(f)及び図14(g)に示すように、第2インダクタ22は、複数の第2インダクタジョセフソン接合(ジョセフソン接合K1~K3など)を含んでも良い。図14(h)に示すように、複数の第2インダクタジョセフソン接合は、ジョセフソン接合K1~ジョセフソン接合Kn(nは2以上の整数)を含んでも良い。複数の第2インダクタジョセフソン接合は、互いに直列に電気的に接続される。
図15(a)及び図15(b)は、第2実施形態に係るカプラの一部を例示する模式的断面図である。
図15(a)に示すように、第1インダクタ21は、複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)を含む。複数の第1インダクタジョセフソン接合は、基体10sの第1面10fの上に設けられる。複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)は、導電膜38a、導電膜38b及び絶縁膜38iを含む。絶縁膜38iは、導電膜38aと導電膜38bとの間に設けられる。
図15(a)に示すように、第1インダクタ21は、複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)を含む。複数の第1インダクタジョセフソン接合は、基体10sの第1面10fの上に設けられる。複数の第1インダクタジョセフソン接合(ジョセフソン接合J1~J3など)は、導電膜38a、導電膜38b及び絶縁膜38iを含む。絶縁膜38iは、導電膜38aと導電膜38bとの間に設けられる。
図15(b)に示すように、第2インダクタ22は、複数の第2インダクタジョセフソン接合(ジョセフソン接合K1~K3など)を含む。複数の第2インダクタジョセフソン接合は、基体10sの第1面10fの上に設けられる。複数の第2インダクタジョセフソン接合(ジョセフソン接合K1~K3など)は、導電膜39a、導電膜39b及び絶縁膜39iを含む。絶縁膜39iは、導電膜39aと導電膜39bとの間に設けられる。
導電膜38a、導電膜38b、導電膜39a及び導電膜39bは、導電膜35aに含まれる材料を含んでも良い。絶縁膜38i及び絶縁膜39iは、絶縁膜35iに含まれる材料を含んでも良い。
図16(a)~図16(f)は、第2実施形態に係るカプラの一部を例示する模式図である。
図16(a)及び図16(b)は、平面図である。図16(c)は、図16(a)のA1-A2線断面図である。図16(e)は、図16(a)のA3-A4線断面図である。図16(d)は、図16(b)のB1-B2線断面図である。図16(f)は、図16(b)のB3-B4線断面図である。
図16(a)及び図16(b)は、平面図である。図16(c)は、図16(a)のA1-A2線断面図である。図16(e)は、図16(a)のA3-A4線断面図である。図16(d)は、図16(b)のB1-B2線断面図である。図16(f)は、図16(b)のB3-B4線断面図である。
図16(c)に示すように第1キャパシタ11は、基体10s中をZ軸方向に沿って延びる2つの導体を含んでも良い。図16(d)に示すように第2キャパシタ12は、基体10s中をZ軸方向に沿って延びる2つの導体を含んでも良い。これらのキャパシタは、例えば、縦型構造(又は基板貫通型構造)を有する。これらのキャパシタは、例えば、TSV(through-silicon via)を含んで良い。キャパシタの平面サイズを小さくできる。
図16(e)に示すように第1インダクタ21は、ジョセフソン接合J1を含む。この例では、ジョセフソン接合J1において、導電膜38a、絶縁膜38i及び導電膜38bの積層方向は、第1面10fと交差する。接合部分を小さくできる。
図16(f)に示すように第2インダクタ22は、ジョセフソン接合K1を含む。この例では、ジョセフソン接合K1において、導電膜39a、絶縁膜39i及び導電膜39bの積層方向は、第1面10fと交差する。接合部分を小さくできる。
図17(a)及び図17(b)は、第2実施形態に係るカプラの一部を例示する模式的平面図である。
図17(a)に示すように、第1インダクタ21は、ジョセフソン接合J1及びジョセフソン接合J2を含む。図17(b)に示すように、第2インダクタ22は、ジョセフソン接合K1及びジョセフソン接合K2を含む。これらのジョセフソン接合においても、積層方向は、第1面10fと交差する。
図17(a)に示すように、第1インダクタ21は、ジョセフソン接合J1及びジョセフソン接合J2を含む。図17(b)に示すように、第2インダクタ22は、ジョセフソン接合K1及びジョセフソン接合K2を含む。これらのジョセフソン接合においても、積層方向は、第1面10fと交差する。
図18(a)及び図18(b)は、第2実施形態に係るカプラの一部を例示する模式的平面図である。
図18(a)に示すように、第1インダクタ21は、複数のジョセフソン接合(ジョセフソン接合J1~ジョセフソン接合Jn)を含む。図18(b)に示すように、第2インダクタ22は、複数のジョセフソン接合(ジョセフソン接合K1~ジョセフソン接合Kn)を含む。これらのジョセフソン接合においても、積層方向は、第1面10fと交差する。
図18(a)に示すように、第1インダクタ21は、複数のジョセフソン接合(ジョセフソン接合J1~ジョセフソン接合Jn)を含む。図18(b)に示すように、第2インダクタ22は、複数のジョセフソン接合(ジョセフソン接合K1~ジョセフソン接合Kn)を含む。これらのジョセフソン接合においても、積層方向は、第1面10fと交差する。
図19は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図19に示すように、実施形態に係る計算機120において、第1磁場印加部60として第1導電部材61が設けられる。第1導電部材61の少なくとも一部は、X-Y平面に沿う。制御部70から、第1導電部材61に磁束制御用電流61iが供給される。第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10Aと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10Bと結合可能である。
図19に示すように、実施形態に係る計算機120において、第1磁場印加部60として第1導電部材61が設けられる。第1導電部材61の少なくとも一部は、X-Y平面に沿う。制御部70から、第1導電部材61に磁束制御用電流61iが供給される。第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10Aと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10Bと結合可能である。
図20は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図20に示すように、実施形態に係る計算機121において、第3キャパシタ13に含まれる部分と、第1共振器キャパシタ41に含まれる部分と、が、第1キャパシタ他端部11fから第1キャパシタ端部11eのへの方向(この例では、Y軸方向)に対して傾斜している。第4キャパシタ14に含まれる部分と、第2共振器キャパシタ42に含まれる部分と、が、第2キャパシタ他端部12fから第2キャパシタ端部12eへの方向(この例では、Y軸方向)に対して傾斜している。第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10A、10C及び10Cと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10B、10E及び10Fと結合可能である。
図20に示すように、実施形態に係る計算機121において、第3キャパシタ13に含まれる部分と、第1共振器キャパシタ41に含まれる部分と、が、第1キャパシタ他端部11fから第1キャパシタ端部11eのへの方向(この例では、Y軸方向)に対して傾斜している。第4キャパシタ14に含まれる部分と、第2共振器キャパシタ42に含まれる部分と、が、第2キャパシタ他端部12fから第2キャパシタ端部12eへの方向(この例では、Y軸方向)に対して傾斜している。第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10A、10C及び10Cと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10B、10E及び10Fと結合可能である。
図21は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図21に示すように、実施形態に係る計算機122において、第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10A及び10Cと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10B及び10Dと結合可能である。
図21に示すように、実施形態に係る計算機122において、第1共振器キャパシタ41(及び第1非線形共振器ジョセフソン接合51)は、別のカプラ10A及び10Cと結合可能である。第2共振器キャパシタ42(及び第2非線形共振器ジョセフソン接合52)は、別のカプラ10B及び10Dと結合可能である。
図22は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図22に示すように、実施形態に係る計算機123は、第1励起導電部65a及び第2励起導電部65bを含んで良い。制御部70は、第1励起導電部65aを介して、第1非線形共振器50Aを励起することが可能である。制御部70は、第2励起導電部65bを介して、第2非線形共振器50Bを励起することが可能である。第1励起導電部65a及び第2励起導電部65bに例えば、交流成分を含む信号が供給される。
図22に示すように、実施形態に係る計算機123は、第1励起導電部65a及び第2励起導電部65bを含んで良い。制御部70は、第1励起導電部65aを介して、第1非線形共振器50Aを励起することが可能である。制御部70は、第2励起導電部65bを介して、第2非線形共振器50Bを励起することが可能である。第1励起導電部65a及び第2励起導電部65bに例えば、交流成分を含む信号が供給される。
図22に示すように、計算機123は、第1読み出し用共振器66a及び第2読み出し用共振器66bを含んで良い。制御部70は、第1読み出し用共振器66aを介して、第1非線形共振器50Aの状態を検出可能である。制御部70は、第2読み出し用共振器66bを介して、第2非線形共振器50Bの状態を検出可能である。例えば、第1非線形共振器50Aの共振周波数fb1は、第1励起導電部65a又は第1読み出し用共振器66aを介した反射スペクトル測定によって同定することが可能である。例えば、第2非線形共振器50Bの共振周波数fb2は、第2励起導電部65b又は第2読み出し用共振器66bを介した反射スペクトル測定によって同定することが可能である。
図23(a)及び図23(b)は、第2実施形態に係るカプラ及び計算機を例示する模式図である。
図23(a)は平面図である。図23(b)は、カプラ及び計算機の一部を拡大した斜視図である。
図23(a)及び図23(b)に示すように、計算機130において、第1磁場印加部60として第1導電部材61が設けられる。例えば、カプラ10から第1導電部材61の少なくとも一部への方向は、Z軸方向(第1面10fと交差する方向)に沿う。第1導電部材61は、例えば同軸線である。第1導電部材61がカプラ10と近づく部分において、磁束制御用電流61iは、Z軸方向と交差する方向(X-Y平面に沿う方向)の成分を含む。
図23(a)は平面図である。図23(b)は、カプラ及び計算機の一部を拡大した斜視図である。
図23(a)及び図23(b)に示すように、計算機130において、第1磁場印加部60として第1導電部材61が設けられる。例えば、カプラ10から第1導電部材61の少なくとも一部への方向は、Z軸方向(第1面10fと交差する方向)に沿う。第1導電部材61は、例えば同軸線である。第1導電部材61がカプラ10と近づく部分において、磁束制御用電流61iは、Z軸方向と交差する方向(X-Y平面に沿う方向)の成分を含む。
図24は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図24に示すように、計算機131において、第1共振器キャパシタ41は縦型構造(図16(c)及び図16(d)参照)を有する。縦型構造は、基体10s中をZ軸方向に沿って延びる2つの導体を含む。
図24に示すように、計算機131において、第1共振器キャパシタ41は縦型構造(図16(c)及び図16(d)参照)を有する。縦型構造は、基体10s中をZ軸方向に沿って延びる2つの導体を含む。
図25(a)及び図25(b)は、第2実施形態に係るカプラ及び計算機を例示する模式的平面図である。
図25(a)は、基体10sの第1面10fに設けられる導電パターン81を例示している。図25(b)は、基体10sの第2面10gに設けられる導電パターン82を例示している。第2面10gは、第1面10fの反対側の面である。図25(a)及び図25(b)に示すように、計算機132において、導電パターン81の一部が、基体10sをZ軸方向に沿う導電部材83により、導電パターン82と電気的に接続される。例えば、導電パターン82を介して、外部との電気的な接続が行われても良い。導電部材83は例えば基板貫通型の接続部材である。実施形態において、導電部材(固定電位のグランドGND又は回路素子)の一部が基体10sの第1面10f及び第2面10gの一方に置かれ、導電部材の別の一部が第1面10f及び第2面10gの他方に設けられ、上記の一部と上記の別の一部とが基板貫通型の接続部材により接続されても良い。実施形態において、フリップチップ構造などにおいて、容量性結合による接続が行われても良い。
図25(a)は、基体10sの第1面10fに設けられる導電パターン81を例示している。図25(b)は、基体10sの第2面10gに設けられる導電パターン82を例示している。第2面10gは、第1面10fの反対側の面である。図25(a)及び図25(b)に示すように、計算機132において、導電パターン81の一部が、基体10sをZ軸方向に沿う導電部材83により、導電パターン82と電気的に接続される。例えば、導電パターン82を介して、外部との電気的な接続が行われても良い。導電部材83は例えば基板貫通型の接続部材である。実施形態において、導電部材(固定電位のグランドGND又は回路素子)の一部が基体10sの第1面10f及び第2面10gの一方に置かれ、導電部材の別の一部が第1面10f及び第2面10gの他方に設けられ、上記の一部と上記の別の一部とが基板貫通型の接続部材により接続されても良い。実施形態において、フリップチップ構造などにおいて、容量性結合による接続が行われても良い。
第2実施形態に関する上記の説明の他、技術的に可能な範囲で、第1実施形態に関して説明した構成が適用できる。
以下、実施形態に係るカプラ10及び計算機110の特性に関して説明する。
カプラ10、カプラ10と結合する第1非線形共振器50A、及び、カプラ10と結合する第2非線形共振器50Bを含む系のラグランジアンは、以下の第1式で表される。
第1式の左辺は、カプラ10、カプラ10と結合する第1非線形共振器50A、及び、カプラ10と結合する第2非線形共振器50Bを含む系のラグランジアンである。
カプラ10、カプラ10と結合する第1非線形共振器50A、及び、カプラ10と結合する第2非線形共振器50Bを含む系のラグランジアンは、以下の第1式で表される。
第1式の左辺は、カプラ10、カプラ10と結合する第1非線形共振器50A、及び、カプラ10と結合する第2非線形共振器50Bを含む系のラグランジアンである。
第1式の右辺の第1項は、第1非線形共振器50Aのラグランジアンである。第1式の右辺の第2項は、第2非線形共振器50Bのラグランジアンである。第1式の右辺の第3項は、カプラ10のラグランジアンである。第1式の右辺の第4項は、カプラ10、第1非線形共振器50A及び第2非線形共振器50Bの相互作用を表すラグランジアンである。
カプラ10、第1非線形共振器50A及び第2非線形共振器50Bの相互作用を表すラグランジアンは、以下の第4式で表される。第4式において、「Cc」は、第3キャパシタ13及び第4キャパシタ14のそれぞれのキャパシタンスである。
ここで、φは、磁束演算子である。φは、位相差θと以下の第6式で表される関係を有する。
カプラ10の「+モード」に対する磁束演算子φc+は、以下の第7式で表される。
カプラ10の「-モード」に対する磁束演算子φc-は、以下の第8式で表される。
第7式及び第8式において、φc1は、第1部分10aに対する磁束演算子である。第8式及び第9式において、φc2は、第2部分10bに対する磁束演算子である。
上記の第4式の右辺において、第1項と第2項とにおいて、符号が入れ替わる。±モードを介した量子ビット間の結合がキャンセルされる。
上記の第5式において、右辺の第1項及び第2項は、「+モード」に対応する。第5式において、右辺の第3項~第6項は、「-モード」に対応する。「+モード」は、LC共振器に対応する。「-モード」は、フラクソニウム量子ビットに対応する。フラクソニウム量子ビットが存在することで、周波数が可変となる。
このように、実施形態においては、カプラ10において、「+モード」及び「-モード」という2つのモードを同時に有する。「-モード」を利用することで、可変の周波数が得られる。
上記では、簡単のために、第1キャパシタ11及び第2キャパシタ12のそれぞれが互いに同じ(C)である場合について説明している。簡単のために、第3キャパシタ13及び第4キャパシタ14のそれぞれのキャパシタンスが互いに同じ(Cc)である場合について説明している。実施形態において、第1キャパシタ11のキャパシタンスが、第2キャパシタ12のキャパシタンスと異なっても良い。実施形態において、第3キャパシタ13のキャパシタンスが、第4キャパシタ14のキャパシタンスと異なっても良い。
実施形態は、以下の構成(例えば技術案)を含んで良い。
(構成1)
第1キャパシタ端部及び第1キャパシタ他端部を含む第1キャパシタと、
第1インダクタ端部及び第1インダクタ他端部を含む第1インダクタであって、前記第1インダクタ端部は前記第1キャパシタ端部と電気的に接続された、前記第1インダクタと、
第2キャパシタ端部及び第2キャパシタ他端部を含む第2キャパシタと、
第2インダクタ端部及び第2インダクタ他端部を含む第2インダクタであって、前記第2インダクタ端部は前記第2キャパシタ端部と電気的に接続され、前記第2インダクタ他端部は、前記第1キャパシタ他端部、前記第2インダクタ他端部及び前記第2キャパシタ他端部と電気的に接続された、前記第2インダクタと、
第1ジョセフソン接合端部及び第1ジョセフソン接合他端部を含む第1ジョセフソン接合であって、前記第1ジョセフソン接合端部は、前記第1キャパシタ端部と電気的に接続され、第1ジョセフソン接合他端部は、前記第2キャパシタ端部と電気的に接続され、前記第1インダクタ、前記第2インダクタ及び前記第1ジョセフソン接合により囲まれた空間が設けられた、前記第1ジョセフソン接合と、
第3キャパシタ端部及び第3キャパシタ他端部を含む第3キャパシタであって、前記第3キャパシタ他端部は、前記第1キャパシタ端部と電気的に接続され、前記第3キャパシタ端部は、第1非線形共振器と電気的に接続可能な、前記第3キャパシタと、
第4キャパシタ端部及び第4キャパシタ他端部を含む第4キャパシタであって、前記第4キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続され、前記第4キャパシタ端部は、第2非線形共振器と電気的に接続可能な、前記第4キャパシタと、
を備えたカプラ。
(構成1)
第1キャパシタ端部及び第1キャパシタ他端部を含む第1キャパシタと、
第1インダクタ端部及び第1インダクタ他端部を含む第1インダクタであって、前記第1インダクタ端部は前記第1キャパシタ端部と電気的に接続された、前記第1インダクタと、
第2キャパシタ端部及び第2キャパシタ他端部を含む第2キャパシタと、
第2インダクタ端部及び第2インダクタ他端部を含む第2インダクタであって、前記第2インダクタ端部は前記第2キャパシタ端部と電気的に接続され、前記第2インダクタ他端部は、前記第1キャパシタ他端部、前記第2インダクタ他端部及び前記第2キャパシタ他端部と電気的に接続された、前記第2インダクタと、
第1ジョセフソン接合端部及び第1ジョセフソン接合他端部を含む第1ジョセフソン接合であって、前記第1ジョセフソン接合端部は、前記第1キャパシタ端部と電気的に接続され、第1ジョセフソン接合他端部は、前記第2キャパシタ端部と電気的に接続され、前記第1インダクタ、前記第2インダクタ及び前記第1ジョセフソン接合により囲まれた空間が設けられた、前記第1ジョセフソン接合と、
第3キャパシタ端部及び第3キャパシタ他端部を含む第3キャパシタであって、前記第3キャパシタ他端部は、前記第1キャパシタ端部と電気的に接続され、前記第3キャパシタ端部は、第1非線形共振器と電気的に接続可能な、前記第3キャパシタと、
第4キャパシタ端部及び第4キャパシタ他端部を含む第4キャパシタであって、前記第4キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続され、前記第4キャパシタ端部は、第2非線形共振器と電気的に接続可能な、前記第4キャパシタと、
を備えたカプラ。
(構成2)
前記第1インダクタは、ミアンダ構造を有する第1導電層を含み、
前記第2インダクタは、ミアンダ構造を有する第2導電層を含む、構成1に記載のカプラ。
前記第1インダクタは、ミアンダ構造を有する第1導電層を含み、
前記第2インダクタは、ミアンダ構造を有する第2導電層を含む、構成1に記載のカプラ。
(構成3)
前記第1インダクタは、第1インダクタジョセフソン接合を含み、
前記第2インダクタは、第2インダクタジョセフソン接合を含む、構成1に記載のカプラ。
前記第1インダクタは、第1インダクタジョセフソン接合を含み、
前記第2インダクタは、第2インダクタジョセフソン接合を含む、構成1に記載のカプラ。
(構成4)
前記第1インダクタは、複数の第1インダクタジョセフソン接合を含み、前記複数の第1インダクタジョセフソン接合は、互いに直列に電気的に接続され、
前記第2インダクタは、複数の第2インダクタジョセフソン接合を含み、前記複数の第2インダクタジョセフソン接合は、互いに直列に電気的に接続された、構成1に記載のカプラ。
前記第1インダクタは、複数の第1インダクタジョセフソン接合を含み、前記複数の第1インダクタジョセフソン接合は、互いに直列に電気的に接続され、
前記第2インダクタは、複数の第2インダクタジョセフソン接合を含み、前記複数の第2インダクタジョセフソン接合は、互いに直列に電気的に接続された、構成1に記載のカプラ。
(構成5)
第5キャパシタ端部及び第5キャパシタ他端部を含む第5キャパシタをさらに備え、
前記第5キャパシタ端部は、前記第1キャパシタ端部と電気的に接続され、
前記第5キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続された、構成1から構成4のいずれか1つに記載のカプラ。
第5キャパシタ端部及び第5キャパシタ他端部を含む第5キャパシタをさらに備え、
前記第5キャパシタ端部は、前記第1キャパシタ端部と電気的に接続され、
前記第5キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続された、構成1から構成4のいずれか1つに記載のカプラ。
(構成6)
前記第5キャパシタのキャパシタンスは、前記第1キャパシタのキャパシタンスよりも小さく、前記第2キャパシタのキャパシタンスよりも小さい、構成5に記載のカプラ。
前記第5キャパシタのキャパシタンスは、前記第1キャパシタのキャパシタンスよりも小さく、前記第2キャパシタのキャパシタンスよりも小さい、構成5に記載のカプラ。
(構成7)
前記第1キャパシタ及び前記第2キャパシタのそれぞれのキャパシタンスは、前記第3キャパシタ及び前記第4キャパシタのそれぞれのキャパシタンスの0.1倍よりも大きい、構成1から構成5のいずれか1つに記載のカプラ。
前記第1キャパシタ及び前記第2キャパシタのそれぞれのキャパシタンスは、前記第3キャパシタ及び前記第4キャパシタのそれぞれのキャパシタンスの0.1倍よりも大きい、構成1から構成5のいずれか1つに記載のカプラ。
(構成8)
前記空間に磁場を印加可能な第1導電部材をさらに備え、
前記空間における磁束に応じて、前記第1非線形共振器と前記第2非線形共振器との間の結合強度が変化する、構成1から構成7のいずれか1つに記載のカプラ。
前記空間に磁場を印加可能な第1導電部材をさらに備え、
前記空間における磁束に応じて、前記第1非線形共振器と前記第2非線形共振器との間の結合強度が変化する、構成1から構成7のいずれか1つに記載のカプラ。
(構成9)
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、構成1から構成8のいずれか1つに記載のカプラ。
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、構成1から構成8のいずれか1つに記載のカプラ。
(構成10)
構成1~構成7のいずれか1つに記載のカプラと、
前記第1非線形共振器と、
前記第2非線形共振器と、
を備えた計算機。
構成1~構成7のいずれか1つに記載のカプラと、
前記第1非線形共振器と、
前記第2非線形共振器と、
を備えた計算機。
(構成11)
前記第1非線形共振器は、
第1非線形共振器ジョセフソン接合と、
第1共振器キャパシタと、
を含み、
前記第1非線形共振器ジョセフソン接合の端部、及び、前記第1共振器キャパシタの端部は、前記第3キャパシタ端部と電気的に接続され、
前記第1非線形共振器ジョセフソン接合の他端部、及び、前記第1共振器キャパシタの他端部は、前記第1キャパシタ他端部と電気的に接続され、
前記第2非線形共振器は、
第2非線形共振器ジョセフソン接合と、
第2共振器キャパシタと、
を含み、
前記第2非線形共振器ジョセフソン接合の端部、及び、前記第2共振器キャパシタの端部は、前記第4キャパシタ端部と電気的に接続され、
前記第2非線形共振器ジョセフソン接合の他端部、及び、前記第2共振器キャパシタの他端部は、前記第2キャパシタ他端部と電気的に接続された、構成10に記載の計算機。
前記第1非線形共振器は、
第1非線形共振器ジョセフソン接合と、
第1共振器キャパシタと、
を含み、
前記第1非線形共振器ジョセフソン接合の端部、及び、前記第1共振器キャパシタの端部は、前記第3キャパシタ端部と電気的に接続され、
前記第1非線形共振器ジョセフソン接合の他端部、及び、前記第1共振器キャパシタの他端部は、前記第1キャパシタ他端部と電気的に接続され、
前記第2非線形共振器は、
第2非線形共振器ジョセフソン接合と、
第2共振器キャパシタと、
を含み、
前記第2非線形共振器ジョセフソン接合の端部、及び、前記第2共振器キャパシタの端部は、前記第4キャパシタ端部と電気的に接続され、
前記第2非線形共振器ジョセフソン接合の他端部、及び、前記第2共振器キャパシタの他端部は、前記第2キャパシタ他端部と電気的に接続された、構成10に記載の計算機。
(構成12)
前記第1キャパシタのキャパシタンスは、前記第1共振器キャパシタのキャパシタンスの0.1倍よりも大きく、
前記第2キャパシタのキャパシタンスは、前記第2共振器キャパシタのキャパシタンスの0.1倍よりも大きい、構成11に記載の計算機。
前記第1キャパシタのキャパシタンスは、前記第1共振器キャパシタのキャパシタンスの0.1倍よりも大きく、
前記第2キャパシタのキャパシタンスは、前記第2共振器キャパシタのキャパシタンスの0.1倍よりも大きい、構成11に記載の計算機。
(構成13)
前記第3キャパシタのキャパシタンスは、前記第1共振器キャパシタのキャパシタンスの0.1倍よりも大きく、
前記第4キャパシタのキャパシタンスは、前記第2共振器キャパシタのキャパシタンスの0.1倍よりも大きい、構成12に記載の計算機。
前記第3キャパシタのキャパシタンスは、前記第1共振器キャパシタのキャパシタンスの0.1倍よりも大きく、
前記第4キャパシタのキャパシタンスは、前記第2共振器キャパシタのキャパシタンスの0.1倍よりも大きい、構成12に記載の計算機。
(構成14)
制御部をさらに備え、
前記カプラは、前記空間に磁場を印加可能な第1磁場印加部をさらに含み、
前記制御部は、前記第1磁場印加部を制御して、前記空間における磁束を変化可能である、構成10から構成13のいずれか1つに記載の計算機。
制御部をさらに備え、
前記カプラは、前記空間に磁場を印加可能な第1磁場印加部をさらに含み、
前記制御部は、前記第1磁場印加部を制御して、前記空間における磁束を変化可能である、構成10から構成13のいずれか1つに記載の計算機。
(構成15)
前記第1磁場印加部は、第1導電部材を含み、
前記制御部は、前記第1導電部材に供給する電流を変調することで、前記磁束を変化させる、構成14に記載の計算機。
前記第1磁場印加部は、第1導電部材を含み、
前記制御部は、前記第1導電部材に供給する電流を変調することで、前記磁束を変化させる、構成14に記載の計算機。
(構成16)
前記磁束の前記変化により、前記第1非線形共振器及び前記第2非線形共振器に関しての2量子ビットゲート操作が実行される、構成14又は構成15に記載の計算機。
前記磁束の前記変化により、前記第1非線形共振器及び前記第2非線形共振器に関しての2量子ビットゲート操作が実行される、構成14又は構成15に記載の計算機。
(構成17)
前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合強度を変化させることが可能である、構成14又は構成15に記載の計算機。
前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合強度を変化させることが可能である、構成14又は構成15に記載の計算機。
(構成18)
前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合を実質的に解消することが可能である、構成14又は構成15に記載の計算機。
前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合を実質的に解消することが可能である、構成14又は構成15に記載の計算機。
(構成19)
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数の2倍以下であり、前記第2非線形共振器の共振周波数の2倍以下である、構成10から構成18のいずれか1つに記載の計算機。
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数の2倍以下であり、前記第2非線形共振器の共振周波数の2倍以下である、構成10から構成18のいずれか1つに記載の計算機。
(構成20)
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、構成10から構成18のいずれか1つに記載の計算機。
前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、構成10から構成18のいずれか1つに記載の計算機。
実施形態によれば、制御性を向上できるカプラ及び計算装置が提供できる。
以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、カプラ又は計算装置に含まれる非線形共振器、インダクタ、キャパシタ及び導電部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
各例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明の実施の形態として上述したカプラ及び計算装置を基にして、当業者が適宜設計変更して実施し得る全てのカプラ及び計算装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10、10A~10F…カプラ、 10a、10b…第1、第2部分、 10f、10g…第1、第2面、 10r…ループ、 10s…基体、 11~15…第1~第5キャパシタ、 11L、12L…導電層、 11e~15e…第1~第5キャパシタ端部、 11f~15f…第1~第5キャパシタ他端部、 21、22…第1、第2インダクタ、 21L、22L…第1、第2導電層、 21e、22e…第1、第2インダクタ端部、 21f、22f…第1、第2インダクタ他端部、 31…第1ジョセフソン接合、 31e…第1ジョセフソン接合端部、 31f…第1ジョセフソン接合他端部、 35a~39a、35b~39b…導電膜、 35i~39i…絶縁膜、 41、42…第1、第2共振器キャパシタ、 41e、42e…端部、 41f、42f…他端部、 50A、50B…第1、第2非線形共振器、 51、52…第1、第2非線形共振器ジョセフソン接合、 51e、52e…端部、 51f、52f…他端部、 60…第1磁場印加部、 61…第1導電部材、 61i…磁束制御用電流、 65a、65b…第1、第2励起導電部、 66a、66b…第1、第2読み出し用共振器、 70…制御部、 81、82…導電パターン、 83…導電部材、 Φ…磁束、 110、110a、111、112、113、119a~119c、120~123、130~132…計算機、 CS1…結合強度、 CS2…結合強度、 GND…グランド、 J1~J3、Jn…ジョセフソン接合、 K1~K3、Kn…ジョセフソン接合、 MF1…磁束、 Mv1…第1磁束値、 P1…確率、 SP…空間m ST1~ST4…第1~第4状態、 fb1、fb2…共振周波数、 fc1、fc2…周波数、 fo1…周波数、 tG…ゲート時間、 tm…時間
Claims (14)
- 第1キャパシタ端部及び第1キャパシタ他端部を含む第1キャパシタと、
第1インダクタ端部及び第1インダクタ他端部を含む第1インダクタであって、前記第1インダクタ端部は前記第1キャパシタ端部と電気的に接続された、前記第1インダクタと、
第2キャパシタ端部及び第2キャパシタ他端部を含む第2キャパシタと、
第2インダクタ端部及び第2インダクタ他端部を含む第2インダクタであって、前記第2インダクタ端部は前記第2キャパシタ端部と電気的に接続され、前記第2インダクタ他端部は、前記第1キャパシタ他端部、前記第1インダクタ他端部及び前記第2キャパシタ他端部と電気的に接続された、前記第2インダクタと、
第1ジョセフソン接合端部及び第1ジョセフソン接合他端部を含む第1ジョセフソン接合であって、前記第1ジョセフソン接合端部は、前記第1キャパシタ端部と電気的に接続され、第1ジョセフソン接合他端部は、前記第2キャパシタ端部と電気的に接続され、前記第1インダクタ、前記第2インダクタ及び前記第1ジョセフソン接合により囲まれた空間が設けられた、前記第1ジョセフソン接合と、
第3キャパシタ端部及び第3キャパシタ他端部を含む第3キャパシタであって、前記第3キャパシタ他端部は、前記第1キャパシタ端部と電気的に接続され、前記第3キャパシタ端部は、第1非線形共振器と電気的に接続可能な、前記第3キャパシタと、
第4キャパシタ端部及び第4キャパシタ他端部を含む第4キャパシタであって、前記第4キャパシタ他端部は、前記第2キャパシタ端部と電気的に接続され、前記第4キャパシタ端部は、第2非線形共振器と電気的に接続可能な、前記第4キャパシタと、
を備えたカプラ。 - 前記第1インダクタは、複数の第1インダクタジョセフソン接合を含み、前記複数の第1インダクタジョセフソン接合は、互いに直列に電気的に接続され、
前記第2インダクタは、複数の第2インダクタジョセフソン接合を含み、前記複数の第2インダクタジョセフソン接合は、互いに直列に電気的に接続された、請求項1に記載のカプラ。 - 前記第1キャパシタ及び前記第2キャパシタのそれぞれのキャパシタンスは、前記第3キャパシタ及び前記第4キャパシタのそれぞれのキャパシタンスの0.1倍よりも大きい、請求項1又は請求項2に記載のカプラ。
- 前記空間に磁場を印加可能な第1導電部材をさらに備え、
前記空間における磁束に応じて、前記第1非線形共振器と前記第2非線形共振器との間の結合強度が変化する、請求項1から請求項3のいずれか1項に記載のカプラ。 - 前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、請求項1から請求項4のいずれか1項に記載のカプラ。 - 請求項1から請求項3のいずれか1項に記載のカプラと、
前記第1非線形共振器と、
前記第2非線形共振器と、
を備えた計算機。 - 前記第1非線形共振器は、
第1非線形共振器ジョセフソン接合と、
第1共振器キャパシタと、
を含み、
前記第1非線形共振器ジョセフソン接合の端部、及び、前記第1共振器キャパシタの端部は、前記第3キャパシタ端部と電気的に接続され、
前記第1非線形共振器ジョセフソン接合の他端部、及び、前記第1共振器キャパシタの他端部は、前記第1キャパシタ他端部と電気的に接続され、
前記第2非線形共振器は、
第2非線形共振器ジョセフソン接合と、
第2共振器キャパシタと、
を含み、
前記第2非線形共振器ジョセフソン接合の端部、及び、前記第2共振器キャパシタの端部は、前記第4キャパシタ端部と電気的に接続され、
前記第2非線形共振器ジョセフソン接合の他端部、及び、前記第2共振器キャパシタの他端部は、前記第2キャパシタ他端部と電気的に接続された、請求項6に記載の計算機。 - 制御部をさらに備え、
前記カプラは、前記空間に磁場を印加可能な第1磁場印加部をさらに含み、
前記制御部は、前記第1磁場印加部を制御して、前記空間における磁束を変化可能である、請求項6又は請求項7に記載の計算機。 - 前記磁束の前記変化により、前記第1非線形共振器及び前記第2非線形共振器に関しての2量子ビットゲート操作が実行される、請求項8に記載の計算機。
- 前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合強度を変化させることが可能である、請求項8に記載の計算機。
- 前記制御部は、前記空間における前記磁束を制御して、前記第1非線形共振器と前記第2非線形共振器との間の結合を実質的に解消することが可能である、請求項8に記載の計算機。
- 前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数の2倍以下であり、前記第2非線形共振器の共振周波数の2倍以下である、請求項6から請求項11のいずれか1項に記載の計算機。 - 前記カプラは、複数のモードで共振可能であり、
前記複数のモードのそれぞれにおける共振周波数は、前記第1非線形共振器の共振周波数よりも高く、前記第2非線形共振器の共振周波数よりも高く、前記第1非線形共振器の前記共振周波数と前記第2非線形共振器の前記共振周波数との和よりも低い、請求項6から請求項11のいずれか1項に記載の計算機。 - 第1~第4キャパシタ、第1、第2インダクタ、及び、第1ジョセフソン接合を備え、 前記第1インダクタの端部は、前記第1キャパシタの端部と電気的に接続され、
前記第2インダクタの端部は、前記第2キャパシタの端部と電気的に接続され、
前記第2インダクタの他端部は、前記第1キャパシタの他端部、前記第1インダクタの他端部及び前記第2キャパシタの他端部と電気的に接続され、
前記第1ジョセフソン接合の端部は、前記第1キャパシタの前記端部及び第2キャパシタの前記端部と電気的に接続され、
前記第1インダクタ、前記第2インダクタ及び前記第1ジョセフソン接合により囲まれた空間が設けられ、
前記第3キャパシタは、第1非線形共振器と電気的に接続可能であり、
前記第4キャパシタは、第2非線形共振器と電気的に接続可能である、カプラ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021125184A JP2023020041A (ja) | 2021-07-30 | 2021-07-30 | カプラ及び計算装置 |
EP22158863.5A EP4125131B1 (en) | 2021-07-30 | 2022-02-25 | Coupler and calculating device |
US17/681,610 US11476836B1 (en) | 2021-07-30 | 2022-02-25 | Coupler and calculating device |
CN202210176326.4A CN115694418A (zh) | 2021-07-30 | 2022-02-25 | 耦合器和计算装置 |
US17/931,515 US11742831B2 (en) | 2021-07-30 | 2022-09-12 | Coupler and calculating device |
US18/348,676 US20230353127A1 (en) | 2021-07-30 | 2023-07-07 | Coupler and calculating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021125184A JP2023020041A (ja) | 2021-07-30 | 2021-07-30 | カプラ及び計算装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023020041A true JP2023020041A (ja) | 2023-02-09 |
Family
ID=80462033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021125184A Pending JP2023020041A (ja) | 2021-07-30 | 2021-07-30 | カプラ及び計算装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11476836B1 (ja) |
EP (1) | EP4125131B1 (ja) |
JP (1) | JP2023020041A (ja) |
CN (1) | CN115694418A (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107580752B (zh) * | 2015-05-14 | 2023-03-24 | D-波系统公司 | 用于超导器件的频率复用谐振器输入和/或输出 |
US10097143B2 (en) * | 2015-06-29 | 2018-10-09 | International Business Machines Corporation | Josephson-coupled resonator amplifier (JRA) |
JP2020074351A (ja) * | 2017-03-03 | 2020-05-14 | 国立研究開発法人科学技術振興機構 | 変調回路、制御回路、情報処理装置、及び集積方法 |
CN111788588A (zh) * | 2017-12-20 | 2020-10-16 | D-波系统公司 | 量子处理器中耦合量子位的系统和方法 |
US11108380B2 (en) | 2018-01-11 | 2021-08-31 | Northrop Grumman Systems Corporation | Capacitively-driven tunable coupling |
US10164606B1 (en) * | 2018-01-11 | 2018-12-25 | Northrop Grumman Systems Corporation | Load-compensated tunable coupling |
JP6836529B2 (ja) | 2018-02-23 | 2021-03-03 | 株式会社東芝 | 計算装置、計算プログラム、記録媒体及び計算方法 |
CN109784492B (zh) * | 2018-11-19 | 2022-10-28 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
JP7421291B2 (ja) | 2019-09-10 | 2024-01-24 | 株式会社東芝 | 情報処理装置、プログラム、情報処理方法、および電子回路 |
JP2023510476A (ja) * | 2019-11-27 | 2023-03-14 | グーグル エルエルシー | ジョセフソンパラメトリックカプラ |
US10924095B1 (en) * | 2020-06-09 | 2021-02-16 | International Business Machines Corporation | Multi-resonant coupling architectures for ZZ interaction reduction |
US11587976B2 (en) * | 2020-06-30 | 2023-02-21 | International Business Machines Corporation | Quantum device facilitating suppression of ZZ interactions between two-junction superconducting qubits |
JP2023112746A (ja) * | 2022-02-02 | 2023-08-15 | 株式会社東芝 | 電子回路、計算装置、及び、電子回路の製造方法 |
US11868847B2 (en) * | 2021-03-16 | 2024-01-09 | International Business Machines Corporation | Mitigating cross-talk in a flux tunable coupler architecture |
AU2022289736A1 (en) * | 2021-06-11 | 2024-02-01 | Caleb JORDAN | System and method of flux bias for superconducting quantum circuits |
-
2021
- 2021-07-30 JP JP2021125184A patent/JP2023020041A/ja active Pending
-
2022
- 2022-02-25 EP EP22158863.5A patent/EP4125131B1/en active Active
- 2022-02-25 CN CN202210176326.4A patent/CN115694418A/zh active Pending
- 2022-02-25 US US17/681,610 patent/US11476836B1/en active Active
- 2022-09-12 US US17/931,515 patent/US11742831B2/en active Active
-
2023
- 2023-07-07 US US18/348,676 patent/US20230353127A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11476836B1 (en) | 2022-10-18 |
US20230044874A1 (en) | 2023-02-09 |
EP4125131B1 (en) | 2024-01-31 |
CN115694418A (zh) | 2023-02-03 |
US11742831B2 (en) | 2023-08-29 |
EP4125131A1 (en) | 2023-02-01 |
US20230353127A1 (en) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11177912B2 (en) | Quantum circuit assemblies with on-chip demultiplexers | |
US9454061B1 (en) | Quantum coherent microwave to optical conversion scheme employing a mechanical element and a squid | |
CN110383303B (zh) | 量子位设备和量子位系统 | |
AU2020202779C1 (en) | Programmable universal quantum annealing with co-planar waveguide flux qubits | |
US11937520B2 (en) | Integrating circuit elements in a stacked quantum computing device | |
JP7077402B2 (ja) | フリップチップ形状の低フットプリント共振器 | |
JP2018500784A (ja) | キュービットと共振器との間の混合結合 | |
JP6776187B2 (ja) | 電子回路、発振器、量子ビット及び計算装置 | |
US20180017603A1 (en) | Oscillation device, computing device, and measurement method | |
CN112449704A (zh) | 可调谐量子位耦合器 | |
US11699091B2 (en) | Qubit circuits with deep, in-substrate components | |
CN114503431A (zh) | 用于量子位的参量放大器 | |
CN115438796A (zh) | 量子芯片及其制备方法、以及量子计算机 | |
JP2023020041A (ja) | カプラ及び計算装置 | |
US10819281B2 (en) | Electronic circuit, oscillator, and calculating device | |
CN115438795B (zh) | 一种量子芯片及量子计算机 | |
JP2023112746A (ja) | 電子回路、計算装置、及び、電子回路の製造方法 | |
US20230059903A1 (en) | Electronic circuit, oscillator, and calculating device | |
CN218413512U (zh) | 一种量子芯片及量子计算机 | |
US20230318601A1 (en) | Superconducting quantum circuit apparatus | |
WO2023174307A1 (zh) | 量子芯片、量子芯片的制备方法、版图结构和量子计算机 | |
JP2020136627A (ja) | 計算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230313 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |