CN115694418A - 耦合器和计算装置 - Google Patents

耦合器和计算装置 Download PDF

Info

Publication number
CN115694418A
CN115694418A CN202210176326.4A CN202210176326A CN115694418A CN 115694418 A CN115694418 A CN 115694418A CN 202210176326 A CN202210176326 A CN 202210176326A CN 115694418 A CN115694418 A CN 115694418A
Authority
CN
China
Prior art keywords
capacitor
inductor
resonator
coupler
nonlinear resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210176326.4A
Other languages
English (en)
Inventor
后藤隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN115694418A publication Critical patent/CN115694418A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/856—Electrical transmission or interconnection system
    • Y10S505/857—Nonlinear solid-state device system or circuit
    • Y10S505/865—Nonlinear solid-state device system or circuit with josephson junction

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供能够提高控制性的耦合器和计算装置。根据实施方式，耦合器包括第1电容器～第4电容器、第1电感器、第2电感器以及第1约瑟夫森结。第1电感器与第1电容器电连接。第2电感器与第2电容器电连接。第2电感器另一端部与第1电容器另一端部、第1电感器另一端部以及第2电容器另一端部电连接。第1约瑟夫森结与第1电容器、第2电容器电连接。设置有由第1电感器、第2电感器以及第1约瑟夫森结包围的空间。第3电容器能够与第1非线性谐振器电连接。第4电容器能够与第2非线性谐振器电连接。

Description

耦合器和计算装置
本申请以日本特许申请2021-125184(申请日2021年7月30日)为基础，根据该申请享受优先利益。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及耦合器和计算装置。
背景技术
例如，在利用多个非线性谐振器的计算装置中使用了耦合器。在计算装置中希望提高控制性。
发明内容
本发明的实施方式提供能够提高控制性的耦合器和计算装置。
用于解决问题的技术方案
根据本发明的实施方式，耦合器包括第1电容器、第2电容器、第3电容器、第4电容器、第1电感器、第2电感器以及第1约瑟夫森结。所述第1电容器包括第1电容器端部和第1电容器另一端部。所述第1电感器包括第1电感器端部和第1电感器另一端部。所述第1电感器端部与所述第1电容器端部电连接。所述第2电容器包括第2电容器端部和第2电容器另一端部。所述第2电感器包括第2电感器端部和第2电感器另一端部。所述第2电感器端部与所述第2电容器端部电连接。所述第2电感器另一端部与所述第1电容器另一端部、所述第1电感器另一端部以及所述第2电容器另一端部电连接。所述第1约瑟夫森结包括第1约瑟夫森结端部和第1约瑟夫森结另一端部。所述第1约瑟夫森结端部与所述第1电容器端部电连接。第1约瑟夫森结另一端部与所述第2电容器端部电连接。设置有由所述第1电感器、所述第2电感器以及所述第1约瑟夫森结包围的空间。所述第3电容器包括第3电容器端部和第3电容器另一端部。所述第3电容器另一端部与所述第1电容器端部电连接。所述第3电容器端部能够与第1非线性谐振器电连接。所述第4电容器包括第4电容器端部和第4电容器另一端部。所述第4电容器另一端部与所述第2电容器端部电连接。所述第4电容器端部能够与第2非线性谐振器电连接。
根据上述构成的耦合器，能够提供能提高控制性的耦合器和计算装置。
附图说明
图1是例示第1实施方式涉及的耦合器和计算装置的示意图。
图2的(a)～图2的(c)是例示第1实施方式涉及的耦合器和计算装置的一部分的示意性的剖面图。
图3的(a)和图3的(b)是例示第1实施方式涉及的耦合器的一部分的示意性的俯视图。
图4的(a)和图4的(b)是例示耦合器和计算机中的频率的曲线图。
图5的(a)和图5的(b)是例示耦合器和计算机中的耦合强度的曲线图。
图6的(a)和图6的(b)是例示耦合器和计算机的特性的曲线图。
图7的(a)和图7的(b)是例示第2参考例的耦合器和计算机中的耦合强度的曲线图。
图8的(a)和图8的(b)是例示第3参考例的耦合器和计算机中的耦合强度的曲线图。
图9是例示第1实施方式涉及的耦合器和计算机中的概率的曲线图。
图10的(a)和图10的(b)是例示第1实施方式涉及的耦合器和计算机的谐振频率的曲线图。
图11是例示第1实施方式涉及的耦合器和计算装置的示意图。
图12的(a)和图12的(b)是例示第1实施方式涉及的耦合器和计算机中的耦合强度的曲线图。
图13的(a)和图13的(b)是例示第1实施方式涉及的耦合器和计算装置的示意图。
图14的(a)～图14的(h)是例示第2实施方式涉及的耦合器的一部分的示意图。
图15的(a)和图15的(b)是例示第2实施方式涉及的耦合器的一部分的示意性的剖面图。
图16的(a)和图16的(b)是例示第2实施方式涉及的一个例子的耦合器的一部分的示意性的俯视图，图16的(c)～图16的(f)是例示第2实施方式涉及的一个例子的耦合器的一部分的示意性的剖面图。
图17的(a)和图17的(b)是例示第2实施方式涉及的其他例子的耦合器的一部分的示意性的俯视图。
图18的(a)和图18的(b)是例示第2实施方式涉及的另一其他例子的耦合器的一部分的示意性的俯视图。
图19是例示第2实施方式涉及的另一其他例子的耦合器和计算机的示意性的俯视图。
图20是例示第2实施方式涉及的另一其他例子的耦合器和计算机的示意性的俯视图。
图21是例示第2实施方式涉及的另一其他例子的耦合器和计算机的示意性的俯视图。
图22是例示第2实施方式涉及的另一其他例子的耦合器和计算机的示意性的俯视图。
图23的(a)是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图，图23的(b)是例示第2实施方式涉及的耦合器和计算机的一部分的示意性的立体图。
图24是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
图25的(a)和图25的(b)是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
标号说明
10、10A～10F耦合器；10a、10b第1部分、第2部分；10f、10g第1面、第2面；10r环；10s基体；11～15第1电容器～第5电容器；11L、12L导电层；11e～15e第1电容器端部～第5电容器端部；11f～15f第1电容器另一端部～第5电容器另一端部；21、22第1电感器、第2电感器；21L、22L第1导电层、第2导电层；21e、22e第1电感器端部、第2电感器端部；21f、22f第1电感器另一端部、第2电感器另一端部；31第1约瑟夫森结；31e第1约瑟夫森结端部；31f第1约瑟夫森结另一端部；35a～39a、35b～39b导电膜；35i～39i绝缘膜；41、42第1谐振器电容器、第2谐振器电容器；41e、42e端部；41f、42f另一端部；50A、50B第1非线性谐振器、第2非线性谐振器；51、52第1非线性谐振器约瑟夫森结、第2非线性谐振器约瑟夫森结；51e、52e端部；51f、52f另一端部；60第1磁场施加部；61第1导电部件；61i磁通控制用电流；65a、65b第1激励导电部、第2激励导电部；66a、66b第1读出用谐振器、第2读出用谐振器；70控制部；81、82导电图案；83导电部件；Φ磁通；110、110a、111、112、113、119a～119c、120～123、130～132计算机；CS1耦合强度；CS2耦合强度；GND接地；J1～J3、Jn约瑟夫森结；K1～K3、Kn约瑟夫森结；MF1磁通；Mv1第1磁通值；P1概率；SP空间m；ST1～ST4第1状态～第4状态；fb1、fb2谐振频率；fc1、fc2频率；fo1频率；tG门时间；tm时间
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
附图是示意性的或者概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等不限于一定与现实的相同。即使是在表示相同的部分的情况下，有时彼此的尺寸、比率也根据附图而被不同地表现。
在本申请说明书和各图中，对与在前面关于已经出现的附图描述过的要素同样的要素赋予同一标号，并适当省略详细的说明。
(第1实施方式)
图1是例示第1实施方式涉及的耦合器和计算装置的示意图。
如图1所示，实施方式涉及的计算机110包括耦合器10、第1非线性谐振器50A以及第2非线性谐振器50B。耦合器10使第1非线性谐振器50A和第2非线性谐振器50B进行耦合。
耦合器10包括第1电容器11、第2电容器12、第3电容器13、第4电容器14、第1电感器21、第2电感器22以及第1约瑟夫森结31。
第1电容器11包括第1电容器端部11e和第1电容器另一端部11f。第1电感器21包括第1电感器端部21e和第1电感器另一端部21f。第1电感器端部21e与第1电容器端部11e电连接。
第2电容器12包括第2电容器端部12e和第2电容器另一端部12f。第2电感器22包括第2电感器端部22e和第2电感器另一端部22f。第2电感器端部22e与第2电容器端部12e电连接。第2电感器另一端部22f与第1电容器另一端部11f、第1电感器另一端部21f以及第2电容器另一端部12f电连接。第1电容器另一端部11f、第1电感器另一端部21f、第2电容器另一端部12f以及第2电感器另一端部22f的电位例如被设定为固定电位(例如接地GND)。
第1约瑟夫森结31包括第1约瑟夫森结端部31e和第1约瑟夫森结另一端部31f。第1约瑟夫森结端部31e与第1电容器端部11e电连接。第1约瑟夫森结端部31e也与第1电感器端部21e电连接。第1约瑟夫森结另一端部31f与第2电容器端部12e电连接。第1约瑟夫森结另一端部31f也与第2电感器端部22e电连接。
设置有由第1电感器21、第2电感器22以及第1约瑟夫森结31包围的空间SP。空间SP也可以由第1电容器11、第2电容器12以及第1约瑟夫森结31包围。例如，由第1电感器21、第2电感器22以及第1约瑟夫森结31形成环10r。环10r将空间SP包围。如后述的那样，空间SP内(环10r内)的磁通Φ能够进行控制。
第3电容器13包括第3电容器端部13e和第3电容器另一端部13f。第3电容器另一端部13f与第1电容器端部11e电连接。第3电容器另一端部13f也与第1电感器端部21e以及第1约瑟夫森结端部31e电连接。第3电容器端部13e能够与第1非线性谐振器50A连接。
第4电容器14包括第4电容器端部14e和第4电容器另一端部14f。第4电容器另一端部14f与第2电容器端部12e电连接。第4电容器另一端部14f也与第2电感器端部22e以及第1约瑟夫森结另一端部31f电连接。第4电容器端部14e能够与第2非线性谐振器50B连接。
在耦合器10中，包括第1电容器11和第1电感器21的第1部分10a与第1LC电路对应。包括第2电容器12和第2电感器22的第2部分10b与第2LC电路对应。这些LC电路由第1约瑟夫森结31连接。由这些包围的空间SP的磁通Φ能够进行调制。
耦合器10具有多个模式(例如两个模式)。在实施方式中，通过在耦合器10设置有上述的LC电路，与只设置有电感器的情况相比，能够降低上述的多个模式的谐振频率。例如，容易使耦合器10中的多个模式的谐振频率接近第1非线性谐振器50A的谐振频率以及第2非线性谐振器50B的谐振频率。由此，能得到强的耦合强度。根据实施方式，能够提高控制性。
如后述的那样，通过对磁通Φ进行控制，能够对耦合强度进行变更。例如也能够使耦合强度实质上为零，消除耦合(设为非激活(off))。如后述的那样，能够通过耦合器10的控制，高速地执行双量子比特门(two-qubit gate)操作。能够提供能提高控制性的耦合器和计算装置。
如图1所示，第1非线性谐振器50A例如包括第1非线性谐振器约瑟夫森结51和第1谐振器电容器41。第1非线性谐振器约瑟夫森结51的端部51e以及第1谐振器电容器41的端部41e与第3电容器端部13e电连接。第1非线性谐振器约瑟夫森结51的另一端部51f和第1谐振器电容器41的另一端部41f相互电连接。另一端部51f以及另一端部41f的电位例如被设定为固定电位(例如接地GND)。因此，例如第1非线性谐振器约瑟夫森结51的另一端部51f以及第1谐振器电容器41的另一端部41f可以与第1电容器另一端部11f电连接。
第1非线性谐振器约瑟夫森结51的端部51e以及第1谐振器电容器41的端部41e经由第3电容器13而与第1部分10a电容耦合。
第2非线性谐振器50B例如包括第2非线性谐振器约瑟夫森结52和第2谐振器电容器42。第2非线性谐振器约瑟夫森结52的端部52e以及第2谐振器电容器42的端部42e与第4电容器端部14e电连接。第2非线性谐振器约瑟夫森结52的另一端部52f和第2谐振器电容器42的另一端部42f相互电连接。另一端部52f以及另一端部42f的电位例如被设定为固定电位(例如接地GND)。因此，例如第2非线性谐振器约瑟夫森结52的另一端部52f以及第2谐振器电容器42的另一端部42f可以与第2电容器另一端部12f电连接。
第2非线性谐振器约瑟夫森结52的端部52e以及第2谐振器电容器42的端部42e经由第4电容器14而与第2部分10b电容耦合。
第1非线性谐振器50A以及第2非线性谐振器50B作为两个量子比特发挥功能。在第1非线性谐振器50A以及第2非线性谐振器50B具有的多个能级中，从下方起的两个能够被作为量子比特的两个状态来使用。在多个能级中，从下方起的两个与基态以及第1激励状态对应。量子比特的上述的两个状态与计算基态(computational basis states)对应。例如，第1非线性谐振器50A的谐振频率与将第1非线性谐振器50A的从下方起的两个状态下的能量差变换为频率而得到的值对应。例如，第2非线性谐振器50B的谐振频率与将第2非线性谐振器50B的从下方起的两个状态下的能量差变换为频率而得到的值对应。通过对能量除以普朗克常数h，能够变换为与能量对应的频率。
如图1所示，耦合器10也可以包括第1导电部件61。第1导电部件61能够向空间SP(环10r)施加磁场。例如，通过被供给至第1导电部件61的电流产生磁场。所产生的磁场被施加于空间SP(环10r)。如后述的那样，与空间SP(环10r)中的磁通Φ(基于磁场的磁通)相应地，第1非线性谐振器50A与第2非线性谐振器50B之间的耦合强度会变化。
第1导电部件61是第1磁场施加部60的一个例子。如图1所示，计算机110也可以包括控制部70。耦合器10(或者计算机110)可以包括第1磁场施加部60。第1磁场施加部60能够向空间SP(环10r)施加磁场。控制部70能够对第1磁场施加部60进行控制，使空间SP(环10r)中的磁通Φ变化。在第1磁场施加部60包括第1导电部件61的情况下，控制部70通过对向第1导电部件61供给的电流进行调制，能够使磁通Φ变化。
图2的(a)～图2的(c)是例示第1实施方式涉及的耦合器和计算装置的一部分的示意性的剖面图。
如图2的(a)所示，例如第1约瑟夫森结31设置在基体10s的第1面10f上。将与第1面10f垂直的方向作为Z轴方向。将与Z轴方向垂直的一个方向作为X轴方向。将与Z轴方向以及X轴方向垂直的方向作为Y轴方向。
如图2的(a)所示，第1约瑟夫森结31例如包括导电膜35a、导电膜35b以及绝缘膜35i。绝缘膜35i设置在导电膜35a的一部分与导电膜35b的一部分之间。
如图2的(b)所示，第1非线性谐振器约瑟夫森结51例如包括导电膜36a、导电膜36b以及绝缘膜36i。绝缘膜36i设置在导电膜36a的一部分与导电膜36b的一部分之间。
如图2的(c)所示，第2非线性谐振器约瑟夫森结52例如包括导电膜37a、导电膜37b以及绝缘膜37i。绝缘膜37i设置在导电膜37a的一部分与导电膜37b的一部分之间。这些导电膜实质上沿着X－Y平面。
这些导电膜例如包含从Al、Nb、NbN、TiN、NbTiN以及Ta中选择的至少一种。这些材料为超导材料。绝缘膜38i例如包含从Al2O3、Nb2O5、NbO2、NbO以及AlN中选择的至少一种。基体10s例如包含从Si和蓝宝石中选择的至少一种。基体10s例如为绝缘性。
图3的(a)和图3的(b)是例示第1实施方式涉及的耦合器的一部分的示意性的俯视图。
如图3的(a)所示，在一个例子中，第1电容器11和第1电感器21设置在基体10s的第1面10f上。第1电容器11由相互对置的两个导电层11L形成。第1电感器21包括具有曲折构造的第1导电层21L。
如图3的(b)所示，在一个例子中，第2电容器12和第2电感器22设置在基体10s的第1面10f上。第2电容器12由相互对置的两个导电层12L形成。第2电感器22包括具有曲折构造的第2导电层22L。
上述的导电层例如包含Al、Nb、NbN、TiN、NbTiN以及Ta等。
在这些例子中，第1电感器21和第2电感器22例如基于动态电感器(kineticinductors)。如后述的那样，第1电感器21和第2电感器22也可以包括约瑟夫森结。
以下，对耦合器10(以及计算机110)的特性的模拟结果的例子进行说明。在以下的模拟的模型中，第1电感器21和第2电感器22的电感为2.34nH。第1约瑟夫森结31的临界电流为40nA。第1电容器11和第2电容器12的电容为39fF。第3电容器13和第4电容器14的电容为9.74fF。第1非线性谐振器约瑟夫森结51的临界电流为70nA。第2非线性谐振器约瑟夫森结52的临界电流为50nA。第1谐振器电容器41和第2谐振器电容器42的电容为39fF。例如，通过对向第1导电部件61供给的电流进行控制，空间SP(环10r)的磁通Φ能够变化。
以下，对与实施方式涉及的计算机110有关的特性和与第1参考例的计算机119a有关的特性进行说明。在计算机110中，如上述那样，耦合器10包括LC电路。在第1参考例的计算机119a中，耦合器10不包括第1电容器11和第2电容器12。即，在计算机119a中，第1部分10a包括第1电感器21，不包括第1电容器11。在计算机119a中，第2部分10b包括第2电感器22，不包括第2电容器12。计算机119a中的除此之外的构成与计算机110是同样的。
图4的(a)和图4的(b)是例示耦合器和计算机中的频率的曲线图。
图4的(a)与实施方式涉及的计算机110对应。图4的(b)与第1参考例的计算机119a对应。这些图的横轴为空间SP(环10r)的磁通MF1。磁通MF1(＝2Φ/Φ0)以磁通量子Φ0被标准化而无维度化。这些图的纵轴与频率fo1对应。这些图例示了第1非线性谐振器50A的谐振频率fb1和第2非线性谐振器50B的谐振频率fb2。第1非线性谐振器50A例如与第1量子比特对应。第2非线性谐振器50B例如与第2量子比特对应。如上述那样，非线性谐振器的谐振频率与将非线性谐振器中的从下方起的两个状态下的能量差变换为频率而得到的值对应。
图4的(a)和图4的(b)例示了频率fc1和频率fc2。频率fc1与耦合器10中的多个模式(例如两个模式)的一方的频率对应。频率fc2与耦合器10中的多个模式(例如两个模式)的另一个频率对应。
如图4的(a)所示，在实施方式涉及的计算机110中，当磁通MF1变化时，频率fc1以及频率fc2变化。特别是，频率fc2较大地变化。在该例子中，在磁通MF1大约为0.66时，频率fc1和频率fc2相互接近。在该例子中，在第1磁通值Mv1下，频率fc2成为与频率fc1相同。第1磁通值Mv1大约为0.66。在该例子中，频率fc1和频率fc2的范围为11GHz以上且19GHz以下。
如图4的(a)所示，第1非线性谐振器50A的谐振频率fb1和第2非线性谐振器50B的谐振频率fb2在磁通MF1发生了变化时实质上为一定。在该例子中，第1非线性谐振器50A的谐振频率fb1大约为10.0Gz。第2非线性谐振器50B的谐振频率fb2大约为8.4GHz。关于磁通MF1发生了变化时的谐振频率fb1和谐振频率fb2的变化程度的例子，将在后面进行描述。
这样，在实施方式中，频率fc1和频率fc2比较接近谐振频率fb1和谐振频率fb2。耦合器10具有多个模式(至少两个模式)。即，耦合器10能够以多个模式进行谐振。该多个模式的各模式下的谐振频率的至少两个(频率fc1和频率fc2)在上述的第1磁通值Mv1的附近(频率fc1和频率fc2相互接近的磁通值)，分别比谐振频率fb1和谐振频率fb2高，比谐振频率fb1和谐振频率fb2之和低。在实施方式中，存在多个模式的各模式下的谐振频率(频率fc1和频率fc2)比谐振频率fb1和谐振频率fb2之和低的状态。
在实施方式中，第1部分10a和第2部分10b各自包括电感器和电容器。由此，能够使耦合器10的多个模式下的谐振频率接近非线性谐振器的谐振频率。由此，例如能得到强的耦合强度。能够提供能提高控制性的耦合器和计算装置。
如图4的(b)所示，在第1参考例的计算机119a中，耦合器10的多个模式下的谐振频率(频率fc1和频率fc2)相对于两个非线性谐振器的谐振频率(谐振频率fb1和谐振频率fb2)显著地变高。如图4的(b)所示，在计算机119a中，频率fc1以及频率fc2比谐振频率fb1和谐振频率fb2之和高。因此，难以得到高的耦合强度。在第1参考例中，例如耦合器10的多个模式下的谐振频率为非线性谐振器的谐振频率的3倍以上。
在实施方式中，第1电容器11和第2电容器12各自的电容大到无法忽略的程度，例如优选第1电容器11和第2电容器12各自的电容比第3电容器13和第4电容器14各自的电容的0.1倍大。由此，例如能够有效地降低多个模式下的谐振频率(频率fc1和频率fc2)。
进一步，如图4的(a)所示，在实施方式中，第1非线性谐振器50A的谐振频率fb1和第2非线性谐振器50B的谐振频率fb2相对于磁通MF1的变化而实质上为一定。例如，两个量子比特的频率实质上不变化。两个量子比特的频率实质上被固定而稳定。能够提供能提高控制性的耦合器和计算装置。
图5的(a)和图5的(b)是例示耦合器和计算机中的耦合强度的曲线图。
图5的(a)与实施方式涉及的计算机110对应。图5的(b)与上述的第1参考例的计算机119a对应。这些图的横轴为空间SP(环10r)的磁通MF1。纵轴为耦合强度CS1。
如图5的(a)所示，当磁通MF1变化时，耦合强度CS1会变化。通过对磁通MF1进行控制，能够对耦合强度CS1进行控制。例如，耦合强度CS1的变化的幅度大约为20MHz左右。即，能够在－20MHz～20MHz的范围内对耦合强度CS1进行调整。
这样，控制部70能够对空间SP中的磁通Φ(磁通MF1)进行控制，使第1非线性谐振器50A与第2非线性谐振器之间的耦合强度CS1变化。
如图5的(a)所示，在该例子中，在磁通MF1大约为0.68时，耦合强度CS1实质上成为0。这样，控制部70对空间SP中的磁通Φ(磁通MF1)进行控制，能够实质上消除第1非线性谐振器50A与第2非线性谐振器50B之间的耦合。即，能够使耦合非激活(off)。能够提供能提高控制性的耦合器和计算装置。
如图5的(b)所示，在第1参考例的计算机119a中，也存在耦合强度CS1实质上成为0的条件。然而，在计算机119a中，耦合强度CS1不为0时的磁通MF1比计算机110中的该磁通MF1低。这样，在第1部分10a以及第2部分10b未设置有电容器的第1参考例中，难以得到高的耦合强度CS1。在实施方式中，能够得到高的耦合强度CS1，能够使耦合非激活。
图6的(a)和图6的(b)是例示耦合器和计算机的特性的曲线图。
图6是(a)与实施方式涉及的计算机110对应。图6的(b)与第1参考例的计算机110a对应。这些图的横轴为磁通MF1。这些图的纵轴为与残余耦合(所谓的ZZ耦合)有关的耦合强度CS2。ZZ耦合与如下状态对应，该状态为：关于与两个量子比特的两方为“1状态”时对应的频率fb3，fb1+fb2－fb3由于残余耦合而不成为零。ZZ耦合中的该“偏移”与耦合强度CS2对应。
如关于图4的(a)说明过的那样，在磁通MF1大约为0.68(第1磁通值Mv1)时，耦合强度CS1实质上成为零。如图6的(a)所示，在磁通MF1大约为0.68时，与残余耦合有关的耦合强度CS2实质上能够为零。例如，能得到稳健的零ZZ耦合。
另一方面，如图6的(b)所示，在第1参考例的计算机119a中，无法减小与残余耦合有关的耦合强度CS2，没有成为0。
在第1部分10a和第2部分10b未设置电容器的第1参考例中，当要降低与残余耦合有关的耦合强度CS2时，需要过度地提高频率fc1和频率fc2，其结果，耦合强度CS1显著地变低。在第1参考例中，难以在使耦合强度CS2为零的同时，得到高的耦合强度CS1。
以下，对第2参考例和第3参考例进行说明。在第2参考例和第3参考例中，也未在第1部分10a和第2部分10b设置电容器。在第2参考例中，电感器的值被调整以使得能得到高的耦合强度CS1。在第3参考例中，电感器的值被调整以使得与残余耦合有关的耦合强度CS2变低。
图7的(a)和图7的(b)是例示第2参考例的耦合器和计算机中的耦合强度的曲线图。
这些图与第2参考例涉及的计算机119b对应。在第2参考例中，在该例子中，第1电感器21和第2电感器22的电感为4.1nH。图7的(a)和图7的(b)的横轴为空间SP(环10r)的磁通MF1。图7的(a)的纵轴为耦合强度CS1。图7的(b)的纵轴为与残余耦合有关的耦合强度CS2。
如图7的(a)所示，在第2参考例中，存在耦合强度CS1实质上为零(耦合的非激活)的条件。在第2参考例中，与第1参考例相比，能得到高的耦合强度CS1。然而，如图7的(b)所示，在第2参考例中，耦合强度CS2比第1参考例大，没有成为0。这样，在第2参考例中，无法得到低的耦合强度CS2。
图8的(a)和图8的(b)是例示第3参考例的耦合器和计算机中的耦合强度的曲线图。
这些图与第3参考例涉及的计算机119c对应。在第3参考例中，在该例子中，第1电感器21和第2电感器22的电感为1.63nH。图8的(a)和图8的(b)的横轴为空间SP(环10r)的磁通MF1。图8的(a)的纵轴为耦合强度CS1。图8的(b)的纵轴为与残余耦合有关的耦合强度CS2。
如图8的(a)所示，在第3参考例中，存在耦合强度CS1实质上为零(耦合的非激活)的条件。在第3参考例中，耦合强度CS1显著低。如图8的(b)所示，在第3参考例中，与第1参考例相比，耦合强度CS2变低，但实质上不成为零。
如上述的那样，在第1部分10a和第2部分10b未设置有电容器的第1参考例～第3参考例中，无法同时得到实质上为零的耦合强度CS2、高的耦合强度CS1以及耦合的非激活。
在实施方式中，在第1部分10a和第2部分10b设置有电容器。由此，能得到实质上为零的耦合强度CS2、高的耦合强度CS1以及耦合的非激活。
当在第1部分10a和第2部分10b设置有电容器时，元件尺寸变大。因此，一般而言，在第1部分10a和第2部分10b设置电容器是要避免的。
与此相对，在实施方式中，如上述的那样，在第1部分10a和第2部分10b设置有电容器。由此，例如能得到实质上为零的耦合强度CS2、高的耦合强度CS1以及耦合的非激活。这是实施方式涉及的特别的作用效果。该作用效果以往未知。该特别的作用效果是通过本申请的发明人进行的全量子力学分析(fully quantum-mechanical analysis)而第一次弄清楚的。
以下，与对双量子比特门操作有关的特性的例子进行说明。例如在不执行双量子比特门操作时，磁通MF1被设定为耦合强度CS1成为零的值(上述的第1磁通值Mv1，大约为0.68)。在执行双量子比特门操作时，磁通MF1被进行调制。调制的频率为谐振频率fb1与谐振频率fb2之差，在该例子中大约为1.55GHz，在该模拟中，调制的振幅为0.12。即，在磁通MF1为0.56～0.80之间呈正弦波状振动。
图9是例示第1实施方式涉及的耦合器和计算机中的概率的曲线图。图9的横轴为时间tm。纵轴为概率P1。
在图9中例示了第1状态ST1～第4状态ST4的概率P1。在第1状态ST1中，例如第1非线性谐振器50A为“1”，第2非线性谐振器50B为“0”。在第2状态ST2中，例如第1非线性谐振器50A为“0”，第2非线性谐振器50B为“1”。在第3状态ST3中，例如第1非线性谐振器50A为“1”，第2非线性谐振器50B为“1”。在第4状态ST4中，例如第1非线性谐振器50A为“0”，第2非线性谐振器50B为“0”。
如图9所示，在时间tm为0时，第1状态ST1的概率P1为1，第2状态ST2的概率P1为0。当经过时间tm时，第1状态ST1的概率P1和第2状态ST2的概率P1变化。在该例子中，在时间tm大约为12ns时，第1状态ST1的概率P1成为与第2状态ST2的概率P1相同。时间tm超过大约12ns的第1状态ST1的概率P1变为比第2状态ST2的概率P1低。在该例子中，能够在12ns的时间tm中完成双量子比特的门(gate)操作。
在实施方式中，能得到短的门时间(选通时间)tG。能够高速地执行双量子比特门。能够提供能提高控制性的耦合器和计算装置。门时间tG例如为10ns以上且20ns左右以下。
这样，在实施方式下，通过以适当的频率对磁通MF1(磁通Φ)进行调制，执行关于第1非线性谐振器50A和第2非线性谐振器50B的双量子比特门操作。在不对磁通MF1进行调制的期间中，耦合被保持为非激活(耦合强度CS1和耦合强度CS2实质上为零)。
如图9所示，第3状态ST3的概率P1和第4状态ST4的概率P1实质上为0。能够实现稳定的双量子比特门。
图10的(a)和图10的(b)是例示第1实施方式涉及的耦合器和计算机的谐振频率的曲线图。
这些图的横轴为磁通MF1。图10的(a)的纵轴为第1非线性谐振器50A的谐振频率fb1。图10的(b)的纵轴为第2非线性谐振器50B的谐振频率fb2。
如图10的(a)所示，在磁通MF1从0变化到了1时，第1非线性谐振器50A的谐振频率fb1在大约10GHz的附近发生变化。谐振频率fb1的变化幅度(变化程度)大约为300MHz。
如图10的(b)所示，在磁通MF1从0变化到了1时，第2非线性谐振器50B的谐振频率fb2在大约8.4GHz附近发生变化。谐振频率fb2的变化幅度(变化程度)大约为100MHz。
这样，在实施方式中，在磁通MF1发生了变化时，能够抑制非线性谐振器的谐振频率的变化。量子比特的频率稳定。能够实质上固定量子比特的频率。能够提供能提高控制性的耦合器和计算装置。
根据实施方式，例如能得到高的耦合强度CS1。例如能够进行快速的双量子比特门操作。例如能够在得到高的耦合强度CS1的同时，使多个非线性谐振器的耦合非激活。由磁通导致的非线性谐振器(量子比特)的频率变化小，能保持量子比特的稳定性。根据实施方式，例如能够提供能提高控制性的耦合器和计算装置。
例如考虑使频率不同的两个量子比特直接耦合、照射微波来执行双量子比特门的第4参考例。在第4参考例中，两个量子比特的一方的频率的微波被照射到两个量子比特的另一方。在第4参考例中，特性依赖于高次的微扰项。在第4参考例中，难以实现高速的门。
例如考虑使频率不同的两个量子比特直接耦合、照射微波来执行双量子比特门的第5参考例。在第5参考例中，照射与两个量子比特的频率之差对应的微波。在第5参考例中，特性也依赖于高次的微扰项。在第5参考例中，也难以实现高速的门。
与此相对，在实施方式中，通过使用上述的耦合器10，能够实现高速的门。
耦合器10的“－模式”的频率例如与上述的频率fc2对应。在实施方式中，能够以环10r内的磁通Φ对“－模式”的频率进行调整。由此，能够实现耦合的激活(on)、非激活(off)。即使两个量子比特的频率之差大，也能够实现耦合的实质上完全的非激活。即使提高耦合强度，也能够进行非激活。高速化也成为可能。能够提供能提高控制性的耦合器和计算装置。
在实施方式涉及的一个例子中，例如第1电容器11的电容比第1谐振器电容器41的电容的0.1倍大。例如，第2电容器12的电容比第2谐振器电容器42的电容的0.1倍大。由此，容易降低耦合器10的频率。
在实施方式涉及的一个例子中，例如，第3电容器13的电容比第1谐振器电容器41的电容的0.1倍大。例如，第4电容器14的电容比第2谐振器电容器42的电容的0.1倍大。由此，容易降低耦合器10的频率。
图11是例示第1实施方式涉及的耦合器和计算装置的示意图。
如图11所示，在实施方式涉及的计算机111中，耦合器10包括第5电容器15。计算机111中的除此之外的构成可以与计算机110中的构成是同样的。
第5电容器15包括第5电容器端部15e和第5电容器另一端部15f。第5电容器端部15e与第1电容器端部11e电连接。第5电容器端部15e也与第1约瑟夫森结端部31e、第1电感器端部21e以及第3电容器另一端部13f电连接。第5电容器另一端部15f与第2电容器端部12e电连接。第5电容器另一端部15f也与第1约瑟夫森结另一端部31f、第2电感器端部22e以及第4电容器另一端部14f电连接。通过第5电容器15，例如耦合特性的调整变得容易。例如，能够对ZZ耦合的零点的位置进行调整。例如通过第5电容器15，能够提高相对于磁通波动而稳健(具有鲁棒性)的耦合器和计算机。
例如，第5电容器15的电容比第1电容器11的电容小，比第2电容器12的电容小。第5电容器15根据需要来设置，也可以被省略。
第1非线性谐振器约瑟夫森结51和第2非线性谐振器约瑟夫森结52也可以包括寄生电容。寄生电容比第1电容器11～第5电容器15的电容小(例如1fF左右)，能够忽略。
图12的(a)和图12的(b)是例示第1实施方式涉及的耦合器和计算机中的耦合强度的曲线图。
这些图与实施方式涉及的计算机111对应。在计算机111中，在该例子中，第5电容器15的电容为1.6fF。图12的(a)和图12的(b)的横轴为空间SP(环10r)的磁通MF1。图12的(a)的纵轴为耦合强度CS1。图12的(b)的纵轴为与残余耦合有关的耦合强度CS2。
如图12的(a)所示，在计算机111中，能得到高的耦合强度CS1。存在耦合强度CS1实质上成为零的磁通MF1。第1磁通值Mv1例如为0.62。如图12的(b)所示，耦合强度CS1可能实质上为零。通过设置有第5电容器15，例如能够稳健地使ZZ耦合为零。将ZZ耦合实质上维持为零变得更容易。
图13的(a)和图13的(b)是例示第1实施方式涉及的耦合器和计算装置的示意图。
如图13的(a)和图13的(b)所示，在耦合器112和113中，设置有多个第1约瑟夫森结31。多个第1约瑟夫森结31串联连接。多个第1约瑟夫森结31的一端与第1约瑟夫森结端部31e对应。多个第1约瑟夫森结31的另一端与第1约瑟夫森结另一端部31f对应。
(第2实施方式)
图14的(a)～图14的(h)是例示第2实施方式涉及的耦合器的一部分的示意图。
如图14的(a)所示，第1电感器21也可以包括第1电感器约瑟夫森结(约瑟夫森结J1等)。如图14的(b)和图14的(c)所示，第1电感器21也可以包括多个第1电感器约瑟夫森结(约瑟夫森结J1～J3等)。如图14的(d)所示，多个第1电感器约瑟夫森结也可以包括约瑟夫森结J1～约瑟夫森结Jn(n为2以上的整数)。多个第1电感器约瑟夫森结相互串联电连接。
如图14的(e)所示，第2电感器22也可以包括第2电感器约瑟夫森结(约瑟夫森结K1等)。如图14的(f)和图14的(g)所示，第2电感器22也可以包括多个第2电感器约瑟夫森结(约瑟夫森结K1～K3等)。如图14的(h)所示，多个第2电感器约瑟夫森结也可以包括约瑟夫森结K1～约瑟夫森结Kn(n为2以上的整数)。多个第2电感器约瑟夫森结相互串联电连接。
图15的(a)和图15的(b)是例示第2实施方式涉及的耦合器的一部分的示意性的剖面图。
如图15的(a)所示，第1电感器21包括多个第1电感器约瑟夫森结(约瑟夫森结J1～J3等)。多个第1电感器约瑟夫森结设置在基体10s的第1面10f上。多个第1电感器约瑟夫森结(约瑟夫森结J1～J3等)包括导电膜38a、导电膜38b以及绝缘膜38i。绝缘膜38i设置在导电膜38a与导电膜38b之间。
如图15的(b)所示，第2电感器22包括多个第2电感器约瑟夫森结(约瑟夫森结K1～K3等)。多个第2电感器约瑟夫森结设置在基体10s的第1面10f上。多个第2电感器约瑟夫森结(约瑟夫森结K1～K3等)包括导电膜39a、导电膜39b以及绝缘膜39i。绝缘膜39i设置在导电膜39a与导电膜39b之间。
导电膜38a、导电膜38b、导电膜39a以及导电膜39b也可以包含导电膜35a所包含的材料。绝缘膜38i和绝缘膜39i也可以包含绝缘膜35i所包含的材料。
图16的(a)～图16的(f)是例示第2实施方式涉及的耦合器的一部分的示意图。
图16的(a)和图16的(b)为俯视图。图16的(c)是图16的(a)的A1－A2线剖面图。图16的(e)是图16(a)的A3－A4线剖面图。图16的(d)是图16(b)的B1－B2线剖面图。图16的(f)是图16(b)的B3－B4线剖面图。
如图16的(c)所示，第1电容器11也可以包括在基体10s中沿着Z轴方向延伸的两个导体。如图16的(d)所示，第2电容器12也可以包括在基体10s中沿着Z轴方向延伸的两个导体。这些电容器例如具有纵型构造(或者基板贯通型构造)。这些电容器例如可以包括TSV(through-silicon via，硅穿孔)。能够减小电容器的平面尺寸。
如图16的(e)所示，第1电感器21包括约瑟夫森结J1。在该例子中，在约瑟夫森结J1中，导电膜38a、绝缘膜38i以及导电膜38b的层叠方向与第1面10f交叉。能够减小接合部分。
如图16的(f)所示，第2电感器22包括约瑟夫森结K1。在该例子中，在约瑟夫森结K1中，导电膜39a、绝缘膜39i以及导电膜39b的层叠方向与第1面10f交叉。能够减小结部分。
图17的(a)和图17的(b)是例示第2实施方式涉及的耦合器的一部分的示意性的俯视图。
如图17的(a)所示，第1电感器21包括约瑟夫森结J1和约瑟夫森结J2。如图17的(b)所示，第2电感器22包括约瑟夫森结K1和约瑟夫森结K2。在这些约瑟夫森结中，层叠方向也与第1面10f交叉。
图18的(a)和图18的(b)是例示第2实施方式涉及的耦合器的一部分的示意性的俯视图。
如图18的(a)所示，第1电感器21包括多个约瑟夫森结(约瑟夫森结J1～约瑟夫森结Jn)。如图18的(b)所示，第2电感器22包括多个约瑟夫森结(约瑟夫森结K1～约瑟夫森结Kn)。在这些约瑟夫森结中，层叠方向也与第1面10f交叉。
图19是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
如图19所示，在实施方式涉及的计算机120中，设置有第1导电部件61来作为第1磁场施加部60。第1导电部件61的至少一部分沿着X－Y平面。从控制部70向第1导电部件61供给磁通控制用电流61i。第1谐振器电容器41(以及第1非线性谐振器约瑟夫森结51)能够与其他耦合器10A耦合。第2谐振器电容器42(以及第2非线性谐振器约瑟夫森结52)能够与其他耦合器10B耦合。
图20是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
如图20所示，在实施方式涉及的计算机121中，第3电容器13所包含的部分和第1谐振器电容器41所包含的部分相对于从第1电容器另一端部11f向第1电容器端部11e的方向(在该例子中为Y轴方向)倾斜。第4电容器14所包含的部分和第2谐振器电容器42所包含的部分相对于从第2电容器另一端部12f向第2电容器端部12e的方向(在该例子中为Y轴方向)倾斜。第1谐振器电容器41(以及第1非线性谐振器约瑟夫森结51)能够与其他耦合器10A、10C以及10C耦合。第2谐振器电容器42(以及第2非线性谐振器约瑟夫森结52)能够与其他耦合器10B、10E以及10F耦合。
图21是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
如图21所示，在实施方式涉及的计算机122中，第1谐振器电容器41(以及第1非线性谐振器约瑟夫森结51)能够与其他耦合器10A以及10C耦合。第2谐振器电容器42(以及第2非线性谐振器约瑟夫森结52)能够与其他耦合器10B以及10D耦合。
图22是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
如图22所示，实施方式涉及的计算机123可以包括第1激励导电部65a和第2激励导电部65b。控制部70能够经由第1激励导电部65a对第1非线性谐振器50A进行激励。控制部70能够经由第2激励导电部65b对第2非线性谐振器50B进行激励。向第1激励导电部65a和第2激励导电部65b例如供给包含交流成分的信号。
如图22所示，计算机123可以包括第1读出用谐振器66a和第2读出用谐振器66b。控制部70能够经由第1读出用谐振器66a检测第1非线性谐振器50A的状态。控制部70能够经由第2读出用谐振器66b检测第2非线性谐振器50B的状态。例如，第1非线性谐振器50A的谐振频率fb1能够通过经由第1激励导电部65a或者第1读出用谐振器66a的反射频谱测定来进行识别。例如，第2非线性谐振器50B的谐振频率fb2能够通过经由了第2激励导电部65b或者第2读出用谐振器66b的反射频谱测定来进行识别。
图23的(a)和图23的(b)是例示第2实施方式涉及的耦合器和计算机的示意图。
图23的(a)为俯视图。图23的(b)为将耦合器和计算机的一部分放大而得到的立体图。
如图23的(a)和图23的(b)所示，在计算机130中，设置有第1导电部件61来作为第1磁场施加部60。例如从耦合器10向第1导电部件61的至少一部分的方向沿着Z轴方向(与第1面10f交叉的方向)。第1导电部件61例如为同轴线。在第1导电部件61与耦合器10接近的部分中，磁通控制用电流61i包含与Z轴方向交叉的方向(沿着X－Y平面的方向)的成分。
图24是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
如图24所示，在计算机131中，第1谐振器电容器41具有纵型构造(参照图16的(c)和图16的(d))。纵型构造包括在基体10s中沿着Z轴方向延伸的两个导体。
图25的(a)和图25的(b)是例示第2实施方式涉及的耦合器和计算机的示意性的俯视图。
图25的(a)例示了设置于基体10s的第1面10f的导电图案81。图25的(b)例示了设置于基体10s的第2面10g的导电图案82。第2面10g是第1面10f的相反侧的面。如图25的(a)和图25的(b)所示，在计算机132中，导电图案81的一部分通过在基体10s中沿着Z轴方向的导电部件83而与导电图案82电连接。例如也可以经由导电图案82进行与外部的电连接。导电部件83例如为基板贯通型的连接部件。在实施方式中，也可以是导电部件(固定电位的接地GND或者电路元件)的一部分被置于基体10s的第1面10f和第2面10g中的一方，导电部件的另一部分设置于第1面10f和第2面10g中的另一方，上述的一部分和上述的另一部分通过基板贯通型的连接部件相连接。在实施方式中，也可以在倒装芯片构造等中进行基于电容性耦合的连接。
除了关于第2实施方式的上述说明之外，可以在技术上可行的范围内应用关于第1实施方式说明过的构成。
以下，对实施方式涉及的耦合器10和计算机110的特性进行说明。
包括耦合器10、与耦合器10耦合的第1非线性谐振器50A以及与耦合器10耦合的第2非线性谐振器50B的系统的拉格朗日算子由以下的第1式表示。
Figure BDA0003520408520000221
第1式的左边是包括耦合器10、与耦合器10耦合的第1非线性谐振器50A以及与耦合器10耦合的第2非线性谐振器50B的系统的拉格朗日算子。
第1式的右边的第1项为第1非线性谐振器50A的拉格朗日算子。第1式的右边的第2项为第2非线性谐振器50B的拉格朗日算子。第1式的右边的第3项为耦合器10的拉格朗日算子。第1式的右边的第4项为表示耦合器10、第1非线性谐振器50A以及第2非线性谐振器50B的相互作用的拉格朗日算子。
第1非线性谐振器50A的拉格朗日算子由以下的第2式表示。在第2式中，“C1”是第1谐振器电容器41的电容。
Figure BDA0003520408520000231
第2非线性谐振器50B的拉格朗日算子由以下的第3式表示。在第3式中，“C2”为第2谐振器电容器42的电容。
Figure BDA0003520408520000232
表示耦合器10、第1非线性谐振器50A以及第2非线性谐振器50B的相互作用的拉格朗日算子由以下的第4式表示。在第4式中，“Cc”为第3电容器13和第4电容器14各自的电容。
Figure BDA0003520408520000233
耦合器10的拉格朗日算子由以下的第5式表示。在第5式中，“C”为第1电容器11和第2电容器12各自的电容。
Figure BDA0003520408520000234
在此，φ为磁通算子。φ与相位差θ具有由以下的第6式表示的关系。
φ＝φ0θ…(6)
相对于耦合器10的“+模式”的磁通算子φc+由以下的第7式表示。
φu+≡φc1+φc2…(7)
相对于耦合器10的“－模式”的磁通算子φc－由以下的第8式表示。
φc-≡φc1-φc2…(8)
在第7式和第8式中，φc1为对于第1部分10a的磁通算子。在第8式和第9式中，φc2为对于第2部分10b的磁通算子。
在上述的第4式的右边中，在第1项和第2项，符号被调换。经由±模式的量子比特间的耦合被消除。
在上述的第5式中，右边的第1项以及第2项与“+模式”对应。在第5式中，右边的第3项～第6项与“－模式”对应。“+模式”与LC谐振器对应。“－模式”与fluxonium量子比特对应。通过存在fluxonium量子比特，频率成为可变。
这样，在实施方式中，在耦合器10中，同时具有“+模式”和“－模式”这两个模式。通过利用“－模式”，能得到可变的频率。
在上述中，为了简单，对第1电容器11和第2电容器12分别相互相同(C)的情况进行说明。为了简单，对第3电容器13和第4电容器14各自的电容相互相同(Cc)的情况进行说明。在实施方式中，第1电容器11的电容也可以与第2电容器12的电容不同。在实施方式中，第3电容器13的电容也可以与第4电容器14的电容不同。
实施方式可以包括以下构成(例如技术方案)。
(构成1)
一种耦合器，具备：
第1电容器，其包括第1电容器端部和第1电容器另一端部；
第1电感器，其包括第1电感器端部和第1电感器另一端部，所述第1电感器端部与所述第1电容器端部电连接；
第2电容器，其包括第2电容器端部和第2电容器另一端部；
第2电感器，其包括第2电感器端部和第2电感器另一端部，所述第2电感器端部与所述第2电容器端部电连接，所述第2电感器另一端部与所述第1电容器另一端部、所述第2电感器另一端部以及所述第2电容器另一端部电连接；
第1约瑟夫森结，其包括第1约瑟夫森结端部和第1约瑟夫森结另一端部，所述第1约瑟夫森结端部与所述第1电容器端部电连接，第1约瑟夫森结另一端部与所述第2电容器端部电连接，设置有由所述第1电感器、所述第2电感器以及所述第1约瑟夫森结包围的空间；
第3电容器，其包括第3电容器端部和第3电容器另一端部，所述第3电容器另一端部与所述第1电容器端部电连接，所述第3电容器端部能够与第1非线性谐振器电连接；以及
第4电容器，其包括第4电容器端部和第4电容器另一端部，所述第4电容器另一端部与所述第2电容器端部电连接，所述第4电容器端部能够与第2非线性谐振器电连接。
(构成2)
根据构成1所述的耦合器，
所述第1电感器包括具有曲折构造的第1导电层，
所述第2电感器包括具有曲折构造的第2导电层。
(构成3)
根据构成1所述的耦合器，
所述第1电感器包括第1电感器约瑟夫森结，
所述第2电感器包括第2电感器约瑟夫森结。
(构成4)
根据构成1所述的耦合器，
所述第1电感器包括多个第1电感器约瑟夫森结，所述多个第1电感器约瑟夫森结相互串联电连接，
所述第2电感器包括多个第2电感器约瑟夫森结，所述多个第2电感器约瑟夫森结相互串联电连接。
(构成5)
根据构成1～构成4中任一个所述的耦合器，
还具备第5电容器，所述第5电容器包括第5电容器端部和第5电容器另一端部，
所述第5电容器端部与所述第1电容器端部电连接，
所述第5电容器另一端部与所述第2电容器端部电连接。
(构成6)
根据构成5所述的耦合器，
所述第5电容器的电容比所述第1电容器的电容小，比所述第2电容器的电容小。
(构成7)
根据构成1～构成5中任一个所述的耦合器，
所述第1电容器和所述第2电容器各自的电容比所述第3电容器和所述第4电容器各自的电容的0.1倍大。
(构成8)
根据构成1～构成7中任一个所述的耦合器，
还具备能够向所述空间施加磁场的第1导电部件，
根据所述空间中的磁通，所述第1非线性谐振器与所述第2非线性谐振器之间的耦合强度变化。
(构成9)
根据构成1～构成8中任一个所述的耦合器，
所述耦合器能够以多个模式进行谐振，
所述多个模式的各模式下的谐振频率比所述第1非线性谐振器的谐振频率高，比所述第2非线性谐振器的谐振频率高，且比所述第1非线性谐振器的所述谐振频率和所述第2非线性谐振器的所述谐振频率之和低。
(构成10)
一种计算机，具备：
构成1～构成7中任一个所述的耦合器；
所述第1非线性谐振器；以及
所述第2非线性谐振器。
(构成11)
根据构成10所述的计算机，
所述第1非线性谐振器包括：
第1非线性谐振器约瑟夫森结；和
第1谐振器电容器，
所述第1非线性谐振器约瑟夫森结的端部以及所述第1谐振器电容器的端部与所述第3电容器端部电连接，
所述第1非线性谐振器约瑟夫森结的另一端部以及所述第1谐振器电容器的另一端部与所述第1电容器另一端部电连接，
所述第2非线性谐振器包括：
第2非线性谐振器约瑟夫森结；和
第2谐振器电容器，
所述第2非线性谐振器约瑟夫森结的端部以及所述第2谐振器电容器的端部与所述第4电容器端部电连接，
所述第2非线性谐振器约瑟夫森结的另一端部以及所述第2谐振器电容器的另一端部与所述第2电容器另一端部电连接。
(构成12)
根据构成11所述的计算机，
所述第1电容器的电容比所述第1谐振器电容器的电容的0.1倍大，
所述第2电容器的电容比所述第2谐振器电容器的电容的0.1倍大。
(构成13)
根据构成12所述的计算机，
所述第3电容器的电容比所述第1谐振器电容器的电容的0.1倍大，
所述第4电容器的电容比所述第2谐振器电容器的电容的0.1倍大。
(构成14)
根据构成10～构成13中任一个所述的计算机，
还具备控制部，
所述耦合器还包括能够向所述空间施加磁场的第1磁场施加部，
所述控制部对所述第1磁场施加部进行控制，能够使所述空间中的磁通变化。
(构成15)
根据构成14所述的计算机，
所述第1磁场施加部包括第1导电部件，
所述控制部通过对向所述第1导电部件供给的电流进行调制，使所述磁通变化。
(构成16)
根据构成14或者15所述的计算机，
通过所述磁通的所述变化，执行关于所述第1非线性谐振器和所述第2非线性谐振器的双量子比特门操作。
(构成17)
根据构成14或者15所述的计算机，
所述控制部对所述空间中的所述磁通进行控制，能够使所述第1非线性谐振器与所述第2非线性谐振器之间的耦合强度变化。
(构成18)
根据构成14或者15所述的计算机，
所述控制部对所述空间中的所述磁通进行控制，能够实质上消除所述第1非线性谐振器与所述第2非线性谐振器之间的耦合。
(构成19)
根据构成10～构成18中任一个所述的计算机，
所述耦合器能够以多个模式进行谐振，
所述多个模式的各模式下的谐振频率为所述第1非线性谐振器的谐振频率的2倍以下，且为所述第2非线性谐振器的谐振频率的2倍以下。
(构成20)
根据构成10～构成18中任一个所述的计算机，
所述耦合器能够以多个模式进行谐振，
所述多个模式的各模式下的谐振频率比所述第1非线性谐振器的谐振频率高，比所述第2非线性谐振器的谐振频率高，且比所述第1非线性谐振器的所述谐振频率与所述第2非线性谐振器的所述谐振频率之和低。
根据实施方式，能够提供能提高控制性的耦合器和计算装置。
以上，参照例子对本发明的实施方式进行了说明。但是，本发明并不限定于这些例子。例如，关于耦合器或者计算装置所包含的非线性谐振器、电感器、电容器以及导电部件等的各要素的具体构成，只要能够通过本领域技术人员从公知的范围适当地选择来同样地实施本发明、获得同样的效果，就包含在本发明的范围内。
只要包含本发明的宗旨，在技术上可行的范围内组合各例子的任两个以上的要素而得到的技术方案也包含在本发明的范围内。
只要包含本发明的宗旨，根据上面作为本发明的实施方式所描述的耦合器和计算装置，本领域技术人员能够适当地进行设计变更来实施的全部耦合器和计算装置也属于本发明的范围。
在本发明的思想范畴中，本领域技术人员能够想到各种变更例以及修正例，那些变更例以及修正例也被认为属于本发明的范围。
以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内，并且，包含在权利要求书记载的发明及其等同的范围内。

Claims (10)

1.一种耦合器，具备：
第1电容器，其包括第1电容器端部和第1电容器另一端部；
第1电感器，其包括第1电感器端部和第1电感器另一端部，所述第1电感器端部与所述第1电容器端部电连接；
第2电容器，其包括第2电容器端部和第2电容器另一端部；
第2电感器，其包括第2电感器端部和第2电感器另一端部，所述第2电感器端部与所述第2电容器端部电连接，所述第2电感器另一端部与所述第1电容器另一端部、所述第1电感器另一端部以及所述第2电容器另一端部电连接；
第1约瑟夫森结，其包括第1约瑟夫森结端部和第1约瑟夫森结另一端部，所述第1约瑟夫森结端部与所述第1电容器端部电连接，所述第1约瑟夫森结另一端部与所述第2电容器端部电连接，设置有由所述第1电感器、所述第2电感器以及所述第1约瑟夫森结包围的空间；
第3电容器，其包括第3电容器端部和第3电容器另一端部，所述第3电容器另一端部与所述第1电容器端部电连接，所述第3电容器端部能够与第1非线性谐振器电连接；以及
第4电容器，其包括第4电容器端部和第4电容器另一端部，所述第4电容器另一端部与所述第2电容器端部电连接，所述第4电容器端部能够与第2非线性谐振器电连接，
所述耦合器能够以多个模式进行谐振，
所述多个模式的各模式下的谐振频率的至少两个比所述第1非线性谐振器的谐振频率高，比所述第2非线性谐振器的谐振频率高，且比所述第1非线性谐振器的所述谐振频率与所述第2非线性谐振器的所述谐振频率之和低。
2.根据权利要求1所述的耦合器，
所述第1电感器包括具有曲折构造的第1导电层，
所述第2电感器包括具有曲折构造的第2导电层。
3.根据权利要求1所述的耦合器，
所述第1电感器包括第1电感器约瑟夫森结，
所述第2电感器包括第2电感器约瑟夫森结。
4.根据权利要求1所述的耦合器，
所述第1电感器包括多个第1电感器约瑟夫森结，所述多个第1电感器约瑟夫森结相互串联电连接，
所述第2电感器包括多个第2电感器约瑟夫森结，所述多个第2电感器约瑟夫森结相互串联电连接。
5.根据权利要求1所述的耦合器，
还具备能够向所述空间施加磁场的第1导电部件，
根据所述空间中的磁通，所述第1非线性谐振器与所述第2非线性谐振器之间的耦合强度变化。
6.根据权利要求1所述的耦合器，
对所述空间中的磁通进行控制，能够实质上消除所述第1非线性谐振器与所述第2非线性谐振器之间的耦合，
在所述耦合被实质上消除的状态下，所述多个模式的各模式下的所述谐振频率比所述第1非线性谐振器的所述谐振频率高，且比所述第2非线性谐振器的所述谐振频率高，比所述第1非线性谐振器的所述谐振频率与所述第2非线性谐振器的所述谐振频率的所述和低。
7.一种计算机，具备：
权利要求1所述的耦合器；
所述第1非线性谐振器；以及
所述第2非线性谐振器。
8.根据权利要求7所述的计算机，
所述第1非线性谐振器包括：
第1非线性谐振器约瑟夫森结；和
第1谐振器电容器，
所述第1非线性谐振器约瑟夫森结的端部以及所述第1谐振器电容器的端部与所述第3电容器端部电连接，
所述第1非线性谐振器约瑟夫森结的另一端部以及所述第1谐振器电容器的另一端部与所述第1电容器另一端部电连接，
所述第2非线性谐振器包括：
第2非线性谐振器约瑟夫森结；和
第2谐振器电容器，
所述第2非线性谐振器约瑟夫森结的端部以及所述第2谐振器电容器的端部与所述第4电容器端部电连接，
所述第2非线性谐振器约瑟夫森结的另一端部以及所述第2谐振器电容器的另一端部与所述第2电容器另一端部电连接。
9.根据权利要求7所述的计算机，
还具备控制部，
所述耦合器包括能够向所述空间施加磁场的第1导电部件，
根据所述空间中的磁通，所述第1非线性谐振器与所述第2非线性谐振器之间的耦合强度变化。
10.根据权利要求7所述的计算机，
所述控制部对所述空间中的所述磁通进行控制，能够实质上消除所述第1非线性谐振器与所述第2非线性谐振器之间的耦合，
在所述耦合被实质上消除的状态下，所述多个模式的各模式下的所述谐振频率比所述第1非线性谐振器的所述谐振频率高，比所述第2非线性谐振器的所述谐振频率高，且比所述第1非线性谐振器的所述谐振频率与所述第2非线性谐振器的所述谐振频率的所述和低。
CN202210176326.4A 2021-07-30 2022-02-25 耦合器和计算装置 Pending CN115694418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-125184 2021-07-30
JP2021125184A JP7524142B2 (ja) 2021-07-30 2021-07-30 カプラ及び計算装置

Publications (1)

Publication Number Publication Date
CN115694418A true CN115694418A (zh) 2023-02-03

Family

ID=80462033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210176326.4A Pending CN115694418A (zh) 2021-07-30 2022-02-25 耦合器和计算装置

Country Status (4)

Country Link
US (3) US11476836B1 (zh)
EP (1) EP4125131B1 (zh)
JP (2) JP7524142B2 (zh)
CN (1) CN115694418A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
WO2023102654A1 (en) 2021-12-09 2023-06-15 Anyon Systems Inc. Methods and circuits for performing two-qubit quantum gates
WO2024201820A1 (ja) * 2023-03-29 2024-10-03 富士通株式会社 量子ビット装置および量子ビット装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928948B2 (en) 2014-12-09 2018-03-27 Northrop Grumman Systems Corporation Superconducting switch system
US9768771B2 (en) 2015-02-06 2017-09-19 Northrop Grumman Systems Corporation Superconducting single-pole double-throw switch system
EP3266063B1 (en) * 2015-05-14 2020-03-18 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
US10097143B2 (en) * 2015-06-29 2018-10-09 International Business Machines Corporation Josephson-coupled resonator amplifier (JRA)
JP2020074351A (ja) * 2017-03-03 2020-05-14 国立研究開発法人科学技術振興機構 変調回路、制御回路、情報処理装置、及び集積方法
WO2019126396A1 (en) * 2017-12-20 2019-06-27 D-Wave Systems Inc. Systems and methods for coupling qubits in a quantum processor
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
US10164606B1 (en) * 2018-01-11 2018-12-25 Northrop Grumman Systems Corporation Load-compensated tunable coupling
JP6836529B2 (ja) 2018-02-23 2021-03-03 株式会社東芝 計算装置、計算プログラム、記録媒体及び計算方法
CN109784492B (zh) * 2018-11-19 2022-10-28 中国科学技术大学 可扩展的超导量子比特结构
JP7421291B2 (ja) 2019-09-10 2024-01-24 株式会社東芝 情報処理装置、プログラム、情報処理方法、および電子回路
WO2021108487A1 (en) * 2019-11-27 2021-06-03 Google Llc Josephson parametric coupler
US10924095B1 (en) * 2020-06-09 2021-02-16 International Business Machines Corporation Multi-resonant coupling architectures for ZZ interaction reduction
US11587976B2 (en) * 2020-06-30 2023-02-21 International Business Machines Corporation Quantum device facilitating suppression of ZZ interactions between two-junction superconducting qubits
JP2023112746A (ja) * 2022-02-02 2023-08-15 株式会社東芝 電子回路、計算装置、及び、電子回路の製造方法
US11868847B2 (en) * 2021-03-16 2024-01-09 International Business Machines Corporation Mitigating cross-talk in a flux tunable coupler architecture
EP4352664A1 (en) * 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits

Also Published As

Publication number Publication date
JP7524142B2 (ja) 2024-07-29
US20230353127A1 (en) 2023-11-02
US20230044874A1 (en) 2023-02-09
JP2024128114A (ja) 2024-09-20
EP4125131A1 (en) 2023-02-01
JP2023020041A (ja) 2023-02-09
EP4125131B1 (en) 2024-01-31
US11742831B2 (en) 2023-08-29
US12081185B2 (en) 2024-09-03
US11476836B1 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
CN115694418A (zh) 耦合器和计算装置
US11177912B2 (en) Quantum circuit assemblies with on-chip demultiplexers
US11937520B2 (en) Integrating circuit elements in a stacked quantum computing device
US10847705B2 (en) Reducing crosstalk from flux bias lines in qubit devices
US9454061B1 (en) Quantum coherent microwave to optical conversion scheme employing a mechanical element and a squid
US20180017603A1 (en) Oscillation device, computing device, and measurement method
EP3724829A1 (en) Improved qubit designs for quantum circuits
AU2021201519B2 (en) Hybrid kinetic inductance devices for superconducting quantum computing
US12086689B1 (en) Scalable quantum processor design
CN115438795B (zh) 一种量子芯片及量子计算机
US10819281B2 (en) Electronic circuit, oscillator, and calculating device
WO2021148251A1 (en) Superconducting qubit capacitance and frequency of operation tuning
WO2024046753A1 (en) Coupling data quantum bits to auxiliary quantum bits
US20230059903A1 (en) Electronic circuit, oscillator, and calculating device
CN118613809A (zh) 非线性超导量子电路
TWI857657B (zh) 超導量子裝置及其操作方法與超導量子系統
WO2024066730A1 (zh) 一种量子芯片、量子计算电路及量子计算机
CN118607653A (zh) 一种超导量子比特耦合结构
WO2024200903A1 (en) Component with tunable capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination