JP2023516520A - デジタルアナログ変換装置及びその方法 - Google Patents

Abstract

本発明には、デジタルアナログ変換装置及びその方法が開示されている。デジタルアナログ変換装置は、制御モジュール、ｎ個の変換モジュール、加算器、及びフィードバックモジュールを含み、ここで、ｎは２以上の整数であり、ｎ個の変換モジュールにおけるｎ個の変換係数は段階的に増大し、制御モジュールは、デジタル入力信号をｎ個の中間デジタル部分に分割し、対応する変換係数で除算してｎ個の中間デジタル信号を得て、ｎ個の変換モジュールへそれぞれ伝送するように設けられており、ここで、ｎ個の中間デジタル部分は段階的に増大し、変換モジュールは、中間デジタル信号をデジタル－アナログ変換して、変換係数が含まれる結果を得るように設けられており、加算器は、ｎ個の変換モジュールの出力信号を加算して、アナログ信号を得るように設けられており、フィードバックモジュールは、アナログ信号からフィードバック信号を得るように設けられており、制御モジュールはさらに、デジタル目標信号及びフィードバック信号に応じてｎ個の中間デジタル部分の割当を調節するように設けられている。【選択図】図１

Description

本願は、信号変換の技術分野に関し、例えばデジタルアナログ変換装置及びその方法に関する。

工業制御システムは、信号がアイソレーション伝送されるときに、一般的には、高精度なアナログ－デジタル変換器（Ａｎａｌｏｇｕｅ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｓｉｏｎ、ＡＤＣ）を用いて信号収集を行う必要があり、同時に、電圧又は電流を高分解能で出力する必要がある（例えば、伝送器、安全柵アイソレータなど）。つまり、高精度なデジタル－アナログ変換器（Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇｕｅ Ｃｏｎｖｅｒｓｉｏｎ、ＤＡＣ）が要求される。

高精度なＤＡ（デジタル－アナログ）出力態様は、一般的に下記の２つの態様を有する。１つは、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、ＰＷＭ）でフィルタリングされて出力されるもので、当該態様は低コストであるが、装置の性能が悪く、応答時間が遅く（９９％に達するには百ミリ秒レベルも必要であり、９９．９９％に達するには秒レベルも必要である）、且つ、短時間で変動が大きく、リニアリティが悪い。もう１つは、専用のＤＡＣチップを採用して出力されるもので、当該態様の性能は良いが、コストが高い。そのため、デジタルアナログ変換装置のコストと性能との間には矛盾が存在する。

本願は、低コストを保証する上でデジタルアナログ変換装置の高精度な出力を実現するために、デジタルアナログ変換装置及びその方法を提供する。

制御モジュール、ｎ個の変換モジュール、加算器、及びフィードバックモジュールを含むデジタルアナログ変換装置であって、ｎは２以上の整数であり、各変換モジュールは１つの変換係数を含み、且つ、前記ｎ個の変換モジュールに含まれるｎ個の変換係数は段階的に増大し、
前記制御モジュールは前記ｎ個の変換モジュールと電気的に接続されており、前記制御モジュールは、入力デジタル信号をｎ個の中間デジタル部分に分割し、各中間デジタル部分を前記各中間デジタル部分に対応する変換モジュールの変換係数で除算して中間デジタル信号を得て、ｎ個の中間デジタル信号を、前記ｎ個の中間デジタル信号と一対一に対応する前記ｎ個の変換モジュールへそれぞれ伝送するように構成されており、ここで、前記ｎ個の中間デジタル部分は段階的に増大し、
各変換モジュールは、前記各変換モジュールに対応する中間デジタル信号をデジタル－アナログ変換するように構成されており、ここで、変換された結果は前記各変換モジュールの変換係数を含み、
前記ｎ個の変換モジュールはいずれも前記加算器と電気的に接続されており、前記加算器は、前記ｎ個の変換モジュールの出力信号を加算して、アナログ信号を得て出力するように構成されており、
前記フィードバックモジュールは、前記アナログ信号を収集し、前記アナログ信号からフィードバック信号を得るように構成されており、前記制御モジュールはさらに、前記フィードバック信号を取得し、デジタル目標信号及び前記フィードバック信号に応じて前記ｎ個の中間デジタル部分の割当を調節するように構成されている、
デジタルアナログ変換装置を提供する。

また、デジタルアナログ変換方法であって、
デジタルアナログ変換装置の制御モジュールは、デジタル入力信号をｎ個の中間デジタル部分に分割し、各中間デジタル部分を前記各中間デジタル部分に対応する前記デジタルアナログ変換装置の変換モジュールの変換係数で除算して中間デジタル信号を得て、ｎ個の中間デジタル信号を、前記ｎ個の中間デジタル信号と一対一に対応するｎ個の変換モジュールへそれぞれ伝送し、ここで、前記ｎ個の中間デジタル部分が段階的に増大し、ｎが２以上の整数であることと、
各変換モジュールは、前記各変換モジュールに対応する中間デジタル信号を受信し、前記中間デジタル信号に応じてデジタル－アナログ変換を行い、ここで、前記各変換モジュールが１つの変換係数を含み、且つ、前記ｎ個の変換モジュールに含まれるｎ個の変換係数が段階的に増大し、変換された結果が前記各変換モジュールの変換係数を含むことと、
前記デジタルアナログ変換装置の加算器は、前記ｎ個の変換モジュールの出力信号を加算して、アナログ信号を得ることと、
前記デジタルアナログ変換装置のフィードバックモジュールは、前記アナログ信号を収集し、前記アナログ信号からフィードバック信号を得ることと、
前記制御モジュールは、前記フィードバック信号を取得し、デジタル目標信号及び前記フィードバック信号に応じて前記ｎ個の中間デジタル部分の割当を調節することと、
を含む、デジタルアナログ変換方法をさらに提供する。

本願の実施例に係る高精度なデジタルアナログ変換装置の構成模式図である。 本願の実施例に係るもう１つの高精度なデジタルアナログ変換装置の構成模式図である。 本願の実施例に係る高精度なデジタルアナログ変換方法のフロー模式図である。 本願の実施例に係るもう１つの高精度なデジタルアナログ変換方法のフロー模式図である。 本願の実施例に係るフィードバックモジュールのコード値の変換関係の取得のフロー模式図である。 本願の実施例に係る調節曲線の模式図である。 本願の実施例に係るもう１つの調節曲線の模式図である。 本願の実施例に係る調節ポリシーの取得のフロー模式図である。 本願の実施例に係るさらに１つの高精度なデジタルアナログ変換方法のフロー模式図である。

以下、図面及び実施例を参照しながら本願について説明する。

本願の実施例では、高精度なデジタルアナログ変換装置が提供される。図１は、本願の実施例に係る高精度なデジタルアナログ変換装置の構成模式図である。図１を参照し、当該高精度なデジタルアナログ変換装置は、制御モジュール１１０、ｎ個の変換モジュール１２０（ここでは、第１変換モジュール１２０－１、第２変換モジュール１２０－２、及び第３変換モジュール１２０－３の３個の変換モジュールが模範的に示されている）、加算器１３０、及びフィードバックモジュール１４０を含む。

ｎは２以上の整数であり、各変換モジュール１２０は１つの変換係数を含み、且つ、ｎ個の変換係数は段階的に増大する。制御モジュール１１０はｎ個の変換モジュール１２０と電気的に接続されており、制御モジュール１１０は、デジタル入力信号Ｄｉｎをｎ個の中間デジタル部分に分割し、ｎ個の中間デジタル部分を対応する変換モジュール１２０の変換係数で除算してｎ個の中間デジタル信号を得、ｎ個の中間デジタル信号をｎ個の変換モジュール１２０へそれぞれ伝送するように構成されており、ここで、ｎ個の中間デジタル部分は段階的に増大し、変換モジュール１２０は、中間デジタル信号をデジタル－アナログ変換するように構成されており、変換された結果は変換係数を含み、ｎ個の変換モジュール１２０は、いずれも加算器１３０と電気的に接続されており、加算器は、全ての変換モジュール１２０の出力信号を加算して、アナログ信号Ａｏｕｔを得て出力するように構成されており、フィードバックモジュール１４０は、アナログ信号Ａｏｕｔを収集し、アナログ信号Ａｏｕｔからフィードバック信号を得て、制御モジュール１１０はフィードバック信号を取得し、制御モジュール１１０はさらに、デジタル目標信号及びフィードバック信号に応じて中間デジタル部分の割当を調節するように構成されており、従って、当該装置によって出力されたアナログ信号Ａｏｕｔを調整し、閉ループ制御を実現する。

当該高精度なデジタルアナログ変換装置の作動プロセスは、制御モジュール１１０が、デジタル入力信号Ｄｉｎを受信し、後続の接続された変換モジュール１２０の数及びそれぞれの分解能に応じて、デジタル入力信号Ｄｉｎを、段階的に増大するｎ個の中間デジタル部分に分割し、変換モジュール１２０の変換能力を満たすために、制御モジュール１１０は、まず、複数の中間デジタル部分を、対応する変換モジュール１２０の変換係数（Ｋ１、Ｋ２、…、Ｋｎで表され、ここで、Ｋ１～Ｋｎは段階的に増大する）に従って縮小し、ｎ個の中間デジタル信号（Ｄ１、Ｄ２、…、Ｄｎで表される）を形成し、さらに変換モジュール１２０へそれぞれ転送する。変換モジュール１２０は、まず、中間デジタル信号をデジタル－アナログ変換し、変換アナログ信号（Ａ１、Ａ２、…、Ａｎで表される）を形成し、さらに、変換係数に応じて変換アナログ信号を拡大し、変換係数が含まれる中間アナログ信号（すなわち、Ｋ１＊Ａ１、Ｋ２＊Ａ２、…、Ｋｎ＊Ａｎ）を形成し、加算器１３０へ伝送する。全ての変換モジュール１２０の出力信号は、加算器１３０で加算され、アナログ信号Ａｏｕｔに統合されて出力され、アナログ信号Ａｏｕｔは、Ａｏｕｔ＝Ｋ１＊Ａ１＋Ｋ２＊Ａ２＋…＋Ｋｎ＊Ａｎのように表されてもよい。

好ましくは、固定値として、上記変換係数はハードウェアで決められるが、上記変換係数の値は十分に正確であるわけではなく、参考に過ぎない。加えて、低分解能な変換モジュール１２０のもとの精度も低い。上記変換プロセスでは、デジタル入力信号Ｄｉｎのあらゆる情報は可能な限り残されるが、出力されたアナログ信号Ａｏｕｔの正確さを保証するのは難しい。

従って、制御モジュール１１０は、フィードバックモジュール１４０の出力信号のフォーマットに応じて、デジタル入力信号に対応するデジタル目標信号を確定し、フィードバックモジュール１４０は、アナログ信号Ａｏｕｔを収集し、フィードバック信号を形成して制御モジュール１１０に伝送し、制御モジュール１１０は、デジタル目標信号とフィードバック信号との差に応じて、アルゴリズム制御（例えば、比例・積分・微分（Ｐｒｏｐｏｒｔｉｏｎ Ｉｎｔｅｇｒａｌ Ｄｉｆｆｅｒｅｎｔｉａｌ、ＰＩＤ）により調節する）によって中間デジタル部分の割当を調整し、これにより、出力されたアナログ信号Ａｏｕｔに対する調整が実現され、複数回の調整により、フィードバック信号が徐々にデジタル目標信号に近づくようにし、出力を代表するアナログ信号Ａｏｕｔが徐々に目標値に近づくことで、変換精度を向上させる。

本願の実施例に係る高精度なデジタルアナログ変換装置には、制御モジュール１１０、複数の変換モジュール１２０、及び加算器１３０が設けられており、制御モジュール１１０によりデジタル入力信号Ｄｉｎを分割して変換係数にそれぞれ応じて縮小した後複数の変換モジュール１２０に割り当て、複数の変換モジュール１２０が中間デジタル信号をデジタル－アナログ変換して変換係数に従って拡大した後、形成された出力信号は、加算器１３０で加算され、１路のアナログ信号に再構成されて出力される。こうすることで、もとの低分解能な変換モジュール１２０は、組み合わせられた後、より複数ビットのデジタル入力信号Ｄｉｎを処理することができ、低コストで高分解能の変換が実現され、且つ、複数の変換係数が段階的に増大することにより、デジタル入力信号Ｄｉｎの全体に対する下位ビットの情報を損なうことなく、デジタル入力信号Ｄｉｎにおける情報を効果的に保留することができ、変換精度を可能な限り保証できる。さらに、本願の実施例にはフィードバックモジュール１４０が設けられており、出力されたアナログ信号Ａｏｕｔをフィードバック信号に変換して制御モジュール１１０に伝送し、制御モジュール１１０は、閉ループ制御を形成するために、フィードバック信号に応じて中間デジタル部分の割当を調節することができる。割当の度に、フィードバック信号が再度取得され、複数回の調整を経て、フィードバック信号が徐々にデジタル目標信号に近づくようにし、出力結果のブレを減らして変換精度及びリニアリティを向上させる。したがって、本願の実施例は、低コストを保証した上で、デジタルアナログ変換装置の高精度な出力を実現することができる。

図２は、本願の実施例に係るもう１つの高精度なデジタルアナログ変換装置の構成模式図である。図２を参照し、上記実施例の基で、好ましくは、電流を出力する必要がある時、当該高精度なデジタルアナログ変換装置は、加算器１３０と接続され、加算器１３０によって出力されたアナログ信号（電圧信号）を電流信号に変換して出力するように構成されるＶ－Ｉ回路１５０を更に含む。

例示的には、電流回路を形成するように、Ｖ－Ｉ回路１５０は２路の出力信号があり、１つはＬｏｏｐ＋であり、１つはＬｏｏｐ－である。好ましくは、フィードバックモジュール１４０は、一方の入力端がサンプリング抵抗Ｒｒｅｆを介して電流信号にアクセスし、他方の入力端が電流信号に直接アクセスして、電流信号に対する収集を実現する。フィードバックモジュール１４０が電圧信号を収集する必要がある場合、その入力端は加算器１３０の出力端と電気的に直接接続されてもよい。

図２を参照し、上記実施例を踏まえた上で、好ましくは、フィードバックモジュール１４０は、高精度なアナログ－デジタル変換器１０の中に集積されており、高精度なアナログ－デジタル変換器１０の余裕なリソースを採用するため、当該フィードバックモジュール１４０の実現には、余分なデバイスコストを追加する必要がなく、これにより高精度なデジタルアナログ変換装置の低コストを保証する。

当該フィードバックモジュール１４０の作動プロセスは以下のとおりである。制御モジュール１１０は、デジタル入力信号Ｄｉｎから目標アナログ信号を得て、目標アナログ信号及び高精度なアナログ－デジタル変換器１０のコード値の変換関係（例えば、２点標定法により得られた高精度なアナログ－デジタル変換器１０の入力信号と出力信号との間の線形関係）に応じて目標アナログ信号に対応するデジタル目標信号を得て、これにより、フィードバックモジュール１４０の精度が十分に高いため、フィードバック信号がデジタル目標信号に近い場合に、出力されたアナログ信号はあるべき目標出力値に近いことと示し、当該デジタルアナログ変換装置の精度を保証する。

好ましくは、当該高精度なデジタルアナログ変換装置は、温度制御システム、通信システムなどの様々な制御システムに応用されてもよい。さらに、これらの応用シーンにおいては、ハードウェア上で高精度なアナログ－デジタル変換器１０のリソースに余裕がある場合が多いため、フィードバックモジュール１４０がその余裕なリソースを用いて、当該高精度なデジタルアナログ変換装置の高費用対効果比を保証することができる。

例示的には、当該高精度なデジタルアナログ変換装置を温度制御システムに応用する場合、温度制御システム自体にＡＤサンプリングのニーズがあるため、システム自体に高精度なアナログ－デジタル変換器１０が配置されている。しかし、高精度なアナログ－デジタル変換器１０は、リソース全体を温度のサンプリングにリアルタイムに用いる必要がなく、温度をサンプリングしていない合間に、フィードバックモジュール１４０をアクティブ化し、フィードバックモジュール１４０が高精度なデジタルアナログ変換装置のフィードバック調節に設けられる。フィードバックモジュール１４０が作動していない時は、温度が変化しないため、温度制御のニーズがなく、高精度なデジタルアナログ変換装置の出力は変化しない。又は、高精度なデジタルアナログ変換装置は、フィードバックモジュール１４０の前回の作動で確定された調節方法に従って温度調節を行うことで、制御システム全体の出力にあまり影響を与えない。また、高精度なアナログ－デジタル変換器１０が必要とされる制御システムにおいては、一般的に、サンプリングの頻度が常に高いため、フィードバックモジュール１４０は、間隔がとても短い時間（例えば、ミリ秒レベル又はより小さいもの）でアクティブ化される。従って、高精度なアナログ－デジタル変換器１０の余裕なリソースを採用してフィードバックモジュール１４０の役割を果たすのは、当該高精度なデジタルアナログ変換装置の変換能力及びその効率に影響しない。

図２を参照し、上記実施例を踏まえた上で、好ましくは、変換モジュール１２０は、ＤＡ変換ユニット１２１（ここでは、第１ＤＡ変換ユニット１２１－１、及び第２ＤＡ変換ユニット１２１－２の２つのＤＡ変換ユニット１２１が例示的に示されている）、及び係数ユニット１２２（相応的に、ここでは、それぞれ第１係数ユニット１２２－１、及び第２係数ユニット１２２－２の２つの係数ユニット１２２が例示的に示されている）を含む。

ＤＡ変換ユニット１２１の入力端は制御モジュール１１０と電気的に接続されており、ＤＡ変換ユニット１２１は、中間デジタル信号をデジタル－アナログ変換して中間アナログ信号を得るように構成されており、ＤＡ変換ユニット１２１の出力端は係数ユニット１２２と電気的に接続されており、係数ユニット１２２は、変換係数を含み、中間アナログ信号を変換係数で乗算するように構成されており、これにより、変換モジュール１２０の変換機能が実現される。

好ましくは、ＤＡ変換ユニット１２１と制御モジュール１１０とは、いずれもマイクロコントローラユニット（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ、ＭＣＵ）の内部に集積されてもよく、すなわち、ＤＡ変換ユニット１２１は、ＭＣＵに付属するＤＡＣであってもよい。ＤＡ変換ユニット１２１は、分解能が低く（例えば、１０ビット又は１２ビット）、且つ、出力線形、出力基準の安定性、及び温度ドリフト性能がいずれも悪く、工業システムの信号出力の要求を満たすことができないため、フィードバックモジュール１４０による精度の修正が必要である。

例示的には、図２を例として、制御モジュール１１０によるデジタル入力信号Ｄｉｎの分割のプロセスについて説明する。２つのＤＡ変換ユニット１２１は同じであると仮定すれば、２つの中間デジタル信号の最下位ビットが代表する数値は同じである。制御モジュール１１０は、ビット数に従ってデジタル入力信号Ｄｉｎを分割し、下位の何ビットのデジタル信号を、第１中間デジタル信号として抽出して、第１ＤＡ変換ユニット１２１－１に割当て、高位の何ビットのデジタル信号を、第２中間デジタル信号として抽出して、第２ＤＡ変換ユニット１２１－２に割当てる。

図２を参照し、上記実施例を踏まえた上で、好ましくは、係数ユニット１２２は、第１電気抵抗Ｒ１及び第２電気抵抗Ｒ２（ここでは、２つの係数ユニット１２２が例示的に示されており、第１係数ユニット１２２－１は、１番目の第１電気抵抗Ｒ１－１及び１番目の第２電気抵抗Ｒ２－１を含み、第２係数ユニット１２２－２は、２番目の第１電気抵抗Ｒ１－２及び２番目の第２電気抵抗Ｒ２－２を含む）を含み、第１電気抵抗Ｒ１の第１端は、ＤＡ変換ユニット１２１と電気的に接続されており、第１電気抵抗Ｒ１の第２端は、加算器１３０と電気的に接続されており、第２電気抵抗Ｒ２の第１端は、第１電気抵抗Ｒ１第２端と電気的に接続されており、第２電気抵抗Ｒ２の第２端は接地されている。

第１電気抵抗Ｒ１及び第２電気抵抗Ｒ２は１つの分圧ユニットを構成し、第１電気抵抗Ｒ１と第２電気抵抗Ｒ２との比例を制御することにより、異なる変換係数を形成することができる。

本願の実施例では、高精度なデジタルアナログ変換方法がさらに提供され、本願の任意の実施例に係る高精度なデジタルアナログ変換装置にも適用され、相応の効果を有する。図３は、本願の実施例に係る高精度なデジタルアナログ変換方法のフロー模式図である。図３を参照し、当該高精度なデジタルアナログ変換方法は、下記のステップを含む。

Ｓ１１０において、制御モジュールは、デジタル入力信号をｎ個の中間デジタル部分に分割し、ｎ個の中間デジタル部分を対応する変換モジュールの変換係数で除算してｎ個の中間デジタル信号を得て、ｎ個の中間デジタル信号をｎ個の変換モジュールへそれぞれ伝送し、ここで、ｎ個の中間デジタル部分は徐々に増大し、ｎは２以上の整数である。
制御モジュールは、変換モジュールの数及びそれぞれの分解能に応じて、デジタル入力信号を、段階的に増大するｎ個の中間デジタル部分に分割し、変換モジュールの変換能力を満たすために、制御モジュールは、まず、複数の中間デジタル部分を、対応する変換モジュールの変換係数に従って縮小し、ｎ個の中間デジタル信号を形成し、さらに変換モジュールへそれぞれ伝送する。

Ｓ１２０において、変換モジュールは、対応する中間デジタル信号を受信し、中間デジタル信号に応じてデジタル－アナログ変換を行い、ここで、各変換モジュールは１つの変換係数を含み、且つ、ｎ個の変換係数は段階的に増大し、変換された結果は変換係数を含む。
好ましくは、変換モジュールは、ＤＡ変換ユニットと係数ユニットとを含み、変換モジュールの変換プロセスは、ＤＡ変換ユニットが、中間デジタル信号をデジタル－アナログ変換して中間アナログ信号を得て、係数ユニットが、変換係数を含み、中間アナログ信号を変換係数で乗算して変換アナログ信号を得るように構成される。

Ｓ１３０において、加算器は、全ての変換モジュールの出力信号を加算して、アナログ信号を得る。
好ましくは、アナログ信号は電圧信号であり、電流信号を出力する必要がある時、Ｖ－Ｉ回路によって、アナログ信号を電流信号に変換して出力することができる。

Ｓ１４０において、フィードバックモジュールは、アナログ信号を収集し、アナログ信号からフィードバック信号を得る。
デジタルアナログ変換装置のコストを下がるように、フィードバックモジュールは、高精度なアナログ－デジタル変換器に集積されており、制御システムにおける高精度なアナログ－デジタル変換器の余裕なリソースを採用する。

Ｓ１５０において、制御モジュールは、フィードバック信号を取得し、デジタル目標信号及びフィードバック信号に応じて中間デジタル部分の割当を調節する。
制御モジュールは、フィードバックモジュールの出力信号のフォーマットに応じて、デジタル入力信号に対応するデジタル目標信号を確定し、フィードバックモジュールは、アナログ信号を収集し、フィードバック信号を形成して制御モジュールに伝送し、制御モジュールは、デジタル目標信号とフィードバック信号との差に応じて中間デジタル部分の割当を調整し、これにより、出力されるアナログ信号に対する調整が実現され、複数回の調整により、フィードバック信号が徐々にデジタル目標信号に近づくようにし、出力されたアナログ信号が徐々に目標値に近づき、これにより、変換精度が向上する。

図４は、本願の実施例に係るもう１つの高精度なデジタルアナログ変換方法のフロー模式図である。図４を参照し、制御モジュールの調節全過程中の操作は、下記のステップを含む。

Ｓ２１０において、デジタル目標信号を取得する。
デジタル目標信号のフォーマットと、フィードバックモジュールの出力信号のフォーマットとは互いにマッチングしている。好ましくは、制御モジュールは、デジタル入力信号からデジタル目標信号を得ることができる。フィードバックモジュールは、制御システムにおける高精度なアナログ－デジタル変換器の余裕なリソースを採用することができ、制御モジュールは、フィードバックモジュールのコード値の変換関係に応じてデジタル目標信号を算出することができる。フィードバックモジュールのコード値の変換関係は、すなわち、高精度なアナログ－デジタル変換器のコード値の変換関係である。好ましくは、コード値の変換関係は、２点標定で線形計算により取得することができる。コード値の変換関係を算出するステップは図５に示されるとおりで、ステップについては以下の実施例で説明し、ここでは説明しない。

Ｓ２２０において、フィードバック信号を取得する。
制御モジュールは、フィードバックモジュールにより出力されたフィードバック信号を収集し、フィードバック信号のフォーマットと、デジタル目標信号のフォーマットとは互いにマッチングしている。

Ｓ２３０において、デジタル目標信号及びフィードバック信号に応じて、ＰＩＤ調節の方法によりリファレンス補正線を調節し、調節曲線を得る。

調節曲線の取得は、
高精度なデジタルアナログ変換装置を制御して第１アナログ信号を出力し、フィードバックモジュールが第１アナログ信号を収集して第１フィードバック信号を得て、第１アナログ信号及び第１フィードバック信号によって構成される第１座標点を作成することと、
高精度なデジタルアナログ変換装置を制御して第２アナログ信号を出力し、フィードバックモジュールが第２アナログ信号を収集して第２フィードバック信号を得て、第２アナログ信号及び第２フィードバック信号によって構成される第２座標点を作成するここと、
第１座標点及び第２座標点からリファレンス補正線を得ることと、
デジタル目標信号及びフィードバック信号に応じて、ＰＩＤ調節の方法によりファレンス補正線を調節し、調節曲線を形成することと、
を含む。

好ましくは、ＰＩＤ調節の方法によりリファレンス補正線を調節する方法にはいくつかの種類があり、以下では、そのうちの幾つかについて説明するが、本願に対する限定とはしない。

１つの実施形態においては、好ましくは、リファレンス補正線の延長線で１つの固定座標点と１つの浮動座標点とを取り、ＰＩＤ調節が浮動座標点に作用し、浮動座標点の座標を調節することで調節曲線の傾きを調整し、これにより、調節アナログ信号が取得される。

図２及び図６を参照し、高精度なデジタルアナログ変換装置が２つの変換モジュール１２０を含むことを例として、第１変換モジュール１２０－１の出力の信号をＤＡ１と記載し、第２変換モジュール１２０－２の出力の信号をＤＡ０と記載する。調節曲線の取得プロセスは下記の通りである。

変換モジュール１２０により出力されるＤＡコードを横座標とし、フィードバックモジュール１４０のフィードバック信号（出力リサンプリングＡＤコード値）を縦座標として座標系を作成する。

第１変換モジュール１２０－１が信号値の低い信号ＤＡ１Ｌを出力し、第２変換モジュール１２０－２が信号値の低い信号ＤＡ０Ｌを出力するように制御し、その際に、フィードバックモジュール１４０が出力信号を収集して得たフィードバック信号はＡｄ＿ｌｏｏｐｂａｃｋ＿Ｌであり、これにより、第１座標点であるＰ１（ＤＡ０Ｌ＋ＤＡ１Ｌ、Ａｄ＿ｌｏｏｐｂａｃｋ＿Ｌ）が得られる。

第１変換モジュール１２０－１が信号値の低い信号ＤＡ１Ｌを出力し、第２変換モジュール１２０－２が信号値の高い信号ＤＡ０Ｈを出力するように制御し、その際に、フィードバックモジュール１４０が出力信号を収集して得たフィードバック信号はＡｄ＿ｌｏｏｐｂａｃｋ＿Ｈであり、これにより、第２座標点であるＰ２（ＤＡ０Ｈ＋ＤＡ１Ｌ、Ａｄ＿ｌｏｏｐｂａｃｋ＿Ｈ）が得られる。

第２変換モジュール１２０－２の出力信号のみを変更するのは、第２変換モジュール１２０－２が大きい変換係数を含むことから、その出力を変更することで、第１座標点Ｐ１と第２座標点Ｐ２との距離を遠くさせ、代表的な範囲を大きくさせることができるからである。このようにして確定されたリファレンス補正線は、調節の初期参照としてより合理的である。同時に、第１変換モジュール１２０－１及び第２変換モジュール１２０－２の出力値は正確に制御できないため、第２変換モジュール１２０－２の出力のみを変更することで変量を減らすことができる。好ましくは、第１変換モジュール１２０－１が出力した信号値の低い信号ＤＡ１Ｌと、第２変換モジュール１２０－２が出力した信号値の低い信号ＤＡ０Ｌと、第２変換モジュール１２０－２が出力した信号値の高い信号ＤＡ０Ｈとは、一定値としてソフトウェアに書き込むことができる。

リファレンス補正線に沿って左側（第３象限）へ延び、第３座標点Ｐ３（ＦｌｏａｔＰｏｉｎｔ＿ＤＡ＿Ｌ、ＦｌｏａｔＰｏｉｎｔ＿ＡＤ＿Ｌ）を固定座標点として確定し、右側（第１象限）へ延び、第４座標点Ｐ４（ＦｌｏａｔＰｏｉｎｔ＿ＤＡ＿Ｈ、ＦｌｏａｔＰｏｉｎｔ＿ＡＤ＿Ｈ）を浮動座標点として確定する。ここで、第３座標点Ｐ３及び第４座標点Ｐ４は、調節感度の不足を防ぐために、近すぎると設定することができなく、大きな調整を行わないと調整効果が実現できないことを回避するために、遠すぎると設定することができない。要するに、ＰＩＤ調節によって浮動座標点Ｐ４の縦座標の位置を調節し、浮動座標点Ｐ４と固定座標点Ｐ３とを結んで調節曲線を形成する。

もう１の実施形態において、好ましくは、リファレンス補正線の延長線上で１つの浮動座標点を取り、リファレンス補正線の傾きを一定な傾きとし、ＰＩＤ調節が浮動座標点に作用し、リファレンス補正線を上下移動させることにより調節曲線を得て、これにより、調節アナログ信号が得られる。

図２及び図７を参照し、依然として高精度なデジタルアナログ変換装置が２つの変換モジュール１２０を含むことを例とし、リファレンス補正線の取得方法は、図６におけるプロセスと同様であり、ここでは説明を省略する。異なる点は、第３座標点Ｐ３も浮動座標点に変換し、調節中に調節曲線の傾きが変わらないことを保証するために、第３座標点Ｐ３の変化量は第４座標点Ｐ４の変化量と同様である。

上記実施形態においては、いずれも２つの座標点で確定されたリファレンス補正線が直線であることを例として説明したが、本願に対する限定とはしない。他の実施形態においては、複数の参照座標点を取って折れ線型のリファレンス補正線を形成してもよく、又はリファレンス補正線に対してフィッティングを行って滑らかな曲線を得てもよい。同様に、上記調節曲線の取得方法も、本願に対する限定とはせず、他の実施形態においては、第３座標点Ｐ３及び第４座標点Ｐ４は、同方向に移動しなくてもよく、横座標に調節量が存在してもよく、ＰＩＤ調節以外の方法により調節されてもよい。

Ｓ２４０において、デジタル目標信号をフィードバック目標信号とし、調節曲線上におけるフィードバック目標信号に対応するアナログ信号を調節アナログ信号とする。
例示的には、図２及び図６を参照し、図６における曲線が実際の出力曲線であると仮定し、デジタル目標信号とフィードバック信号との差に応じて、ＰＩＤによって浮動座標点Ｐ４の縦座標を調節して調節曲線を形成した後、デジタル目標信号を縦軸の目標出力リサンプリングＡＤコード値とし、調節曲線上においてのこの縦座標の対応する横座標のＤＡコード値を調節アナログ信号として見出す。制御モジュール１１０は、この値を基準として中間デジタル部分の再割当を行う。

Ｓ２５０において、段階的に増大する（ｎ－１）個のホッピング閾値を設定し、（ｎ－１）番目のホッピング閾値から下向きに、調節アナログ信号とアナログ信号との差の絶対値がホッピング閾値よりも大きいかどうかを段階的に判断し、調節ポリシーを出す。
調節ポリシーの形成プロセスは図８に示されるとおりであり、ステップについては以下の実施例において説明し、ここでは説明しない。

Ｓ２６０において、調節ポリシーに応じて調節する。
制御モジュールは、デジタル入力信号に対して再割当を行うことで、出力を調整する。次の周期では、フィードバックモジュールのフィードバック信号とデジタル目標信号とに基づき比較し、調節曲線を修正し、調節アナログ信号を再算出し、調節ポリシーを再び形成し、再び出力する。このように繰り返す。好ましくは、１つのデジタル入力信号の出力は、複数の周期にわたる調節を経てもよい。

図５は、本願の実施例に係るフィードバックモジュールのコード値の変換関係の取得のフロー模式図である。図５を参照し、コード値の変換関係の取得は、下記のステップを含む。

Ｓ３１０において、上位標定状態で、上位標定デジタル目標信号（Ａｄ＿Ｈと記載される）を指定し、フィードバック信号が上位標定デジタル目標信号である際の、高精度なデジタルアナログ変換装置で出力される上位アナログ信号（Ｉ＿Ｈと記載される）を確定し、上位標定点、すなわち、（Ｉ＿Ｈ、Ａｄ＿Ｈ）を得る。

Ｓ３２０において、下位標定状態で、下位標定デジタル目標信号（Ａｄ＿Ｌと記載される）を指定し、フィードバック信号が下位標定デジタル目標信号である際の、高精度なデジタルアナログ変換装置で出力される下位アナログ信号（Ｉ＿Ｌと記載される）を確定し、下位標定点、すなわち、（Ｉ＿Ｌ、Ａｄ＿Ｌ）を得る。

このように、上記２つのステップにより２つの基準点が得られ、上記２つのステップの順番は、必要に応じて調整することができる。

Ｓ３３０において、上位標定点及び下位標定点に応じて線形計算し、フィードバックモジュールのコード値の変換関係を得る。

上記２点標定のステップは、高精度なアナログ－デジタル変換器の出荷前に行ってもよい。アナログ－デジタル変換装置が使用される際に、標定点を用いて線形計算することで、目標調節のデジタル目標信号を得ることができる。動的調節の目標は、出力を調節することによりフィードバック信号をデジタル目標信号の付近に安定させることである。

図８は、本願の実施例に係る調節ポリシーの取得のフロー模式図である。図８を参照し、調節アナログ信号とアナログ信号と差の絶対値をｉ（１≦ｉ≦（ｎ－１））番目のホッピング閾値と比較するプロセスを例とし、調節ポリシーの取得の手順は、下記のステップを含む。

Ｓ４１０において、ｉ番目のホッピング閾値を設定する。
ホッピング閾値は、合計（ｎ－１）個あり、装置の使用前に確定されてプログラムに書き込まれてもよいし、比較するたびに調整されてもよい。

Ｓ４２０において、調節アナログ信号とアナログ信号との差の絶対値がｉ番目のホッピング閾値よりも大きいかどうかを判断し、調節アナログ信号とアナログ信号との差の絶対値がｉ番目のホッピング閾値よりも大きい場合、Ｓ４３０を実行し、調節アナログ信号とアナログ信号との差の絶対値がｉ番目のホッピング閾値以下の場合、Ｓ４６０を実行する。
上記のように、各変換モジュールの変換係数はハードウェア回路により決定され、理論的な計算値は参考にすぎず正確ではない。変換係数は、主に、隣接した２つの変換モジュールの間の「桁上げ」に用いられるが、変換係数の不正確さにより、中間デジタル部分が再度割当てられるときに、出力がオーバーシュートする可能性がある。従って、オーバーシュートを低減する処理を分類して行うよう、ホッピング閾値を設定する必要がある。

Ｓ４３０において、調節アナログ信号がアナログ信号よりも大きいかどうかを判断し、調節アナログ信号がアナログ信号よりも大きい場合、Ｓ４４０を実行し、調節アナログ信号がアナログ信号以下の場合、Ｓ４５０を実行する。
調節アナログ信号は、アナログ信号よりも大きい可能性もあり、アナログ信号よりも小さい可能性もあり、調節アナログ信号はアナログ信号よりも大きいと、全体として上向きに調節される必要があり、調節アナログ信号はアナログ信号よりも小さいと、全体として下向きに調節される必要がある。

Ｓ４４０において、絶対値の第１部分を（ｉ＋１）番目の変換モジュールに割当て、全体的な調節量の第２部分を前のｉ個の変換モジュールに割当て、上向きに調節する。
絶対値の第１部分及び第２部分は絶対値の全体を構成し、第１部分及び第２部分の割当は、各変換モジュールの調節残量に応じて行われる。変換係数が正確でないことから、修正結果に誤差がある可能性がある、従って、絶対値による調節が完成した後、フィードバック信号を再び収集して、此度のデジタル目標信号に近づける調節を再び行うこともできる。

Ｓ４５０において、絶対値の第１部分を（ｉ＋１）番目の変換モジュールに割当て、全体的な調節量の第２部分を前のｉ個の変換モジュールに割当て、下向きに調節する。

Ｓ４５０及びＳ４４０のプロセスは、正反対であるため、ここでは説明を省略する。

Ｓ４６０において、絶対値が前のｉ個の変換モジュール全体の調節可能な閾値よりも大きいかどうかを判断し、絶対値が前のｉ個の変換モジュール全体の調節可能な閾値より大きい場合、Ｓ４８０を実行し、絶対値が前のｉ個の変換モジュール全体の調節可能な閾値以下の場合、Ｓ４７０を実行する。
絶対値がｉ番目のホッピング閾値よりも小さいと、緩やかな変化であると考えられる。できるだけ前のｉ個の変換モジュールで調節する必要がある。しかし、絶対値が前のｉ個の変換モジュール全体の調節可能な閾値よりも大きいと、前のｉ個の変換モジュールの調節能力が不足していることを意味し、超えた部分を（ｉ＋１）番目の変換モジュールに桁上げして調節する必要がある。

Ｓ４７０において、調節ポリシーは、前のｉ個の変換モジュールの調節量が絶対値であるように設定される。

Ｓ４８０において、調節ポリシーは、絶対値における調節可能な閾値を超えた部分を（ｉ＋１）番目の変換モジュールに割当て、残りの部分を前のｉ個の変換モジュールに割当て調節するように設定される。

同様に、調節アナログ信号はアナログ信号よりも大きいと、全体として上向きに調節される必要があり、調節アナログ信号はアナログ信号よりも小さいと、全体として下向きに調節される必要がある。

図９は、本願の実施例に係るさらに１つの高精度なデジタルアナログ変換方法のフロー模式図である。図９及び図２を参照し、以下変換装置が２つの変換モジュール１２０を含むことを例として、１つの具体的な実施例について説明する。

当該高精度なデジタルアナログ変換方法は、下記のステップを含む。

Ｓ５１０において、目標ＡＤコード値を算出する。
目標ＡＤコード値は、すなわち、フィードバックモジュール１４０に対するデジタル目標信号である。

Ｓ５２０において、高精度なアナログ－デジタル変換器がリソースをフィードバックモジュールに割当てるかどうかを判断し、高精度なアナログ－デジタル変換器がリソースをフィードバックモジュールに割当てる場合、Ｓ５３０を実行し、高精度なアナログ－デジタル変換器がリソースをフィードバックモジュールに割当てない場合、Ｓ５５０を実行する。
フィードバックモジュール１４０は、高精度なアナログ－デジタル変換器１０の余裕なリソースを採用するため、リアルタイムに作動しない。

Ｓ５３０において、目標ＡＤコード値及びフィードバック信号から調節曲線を形成する。

Ｓ５４０において、調節曲線に応じて目標ＤＡコード値を線形計算する。
目標ＤＡコード値は、すなわち、調節アナログ信号である。

Ｓ５５０において、調節曲線は変わらない。
フィードバックモジュール１４０が作動していない時は、調節曲線は一時的に変わらない。

Ｓ５６０において、目標ＤＡコード値と出力されたアナログ信号との差の絶対値が予め設定された閾値よりも大きいかどうかを判断し、目標ＤＡコード値と出力されたアナログ信号との差の絶対値が予め設定された閾値より大きい場合、Ｓ５７０を実行し、目標ＤＡコード値と出力されたアナログ信号との差の絶対値が予め設定された閾値以下の場合、Ｓ５Ａ０を実行する。

Ｓ５７０において、目標ＤＡコード値がアナログ信号よりも大きいかどうかを判断し、目標ＤＡコード値がアナログ信号より大きい場合、Ｓ５８０を実行し、目標ＤＡコード値がアナログ信号以下の場合、Ｓ５９０を実行する。

Ｓ５８０において、第１変換モジュール及び第２変換モジュールに対応する中間デジタル信号を改めて割当てることで、出力を上向きに調整する。

Ｓ５９０において、第１変換モジュール及び第２変換モジュールに対応する中間デジタル信号を改めて割当てることで、出力を下向きに調整する。

Ｓ５Ａ０において、第２変換モジュールに対応する中間デジタル信号を変わらないように制御し、第１変換モジュールに対応する中間デジタル信号を変更する。

Ｓ５Ｂ０において、第１変換モジュールがオーバーフローするかどうかを判断し、第１変換モジュールがオーバーフローする場合、Ｓ５Ｃ０を実行し、第１変換モジュールがオーバーフローしない場合、Ｓ５Ｄ０を実行する。

Ｓ５Ｃ０において、桁上げ処理を行い、一部の第１変換モジュールに対応する中間デジタル信号を第２変換モジュールに割当てる。
好ましくは、オーバーシュートを低減するために、第２変換モジュール１２０－２に割当てられる量を、第１変換モジュール１２０－１がオーバーフローする量よりも少し多くすることができ、より多くの調節残量を第１変換モジュール１２０－１のために残し、目標値に近づいたときに、できるだけ第１変換モジュール１２０－１のみで調節する。

Ｓ５Ｄ０において、アナログ信号を出力する。

上記実施例に係る変換方法を採用すれば、２つの低分解能（例えば、１２ビット）なデジタル－アナログ変換器によって高分解能（例えば、１６ビット）なデジタル－アナログ変換器の高精度及び高リニアリティを実現することができる。出力応答時間（９９．９９％に達する）を１０ｍｓよりも小さくすることができるが、ハードウェア上では少量のアナログデバイスしか必要としない。高精度なデジタル－アナログ変換チップに近い性能をＰＷＭ態様のコストで実現することができる。

本願は、２０２１年０２月０４日に中国専利局に提出された、出願番号が２０２１１０１６６５７０．８である中国特許出願の優先権を主張し、当該出願のすべての内容は引用により本願に援用される。

工業制御システムは、信号がアイソレーション伝送されるときに、一般的には、高精度なアナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）を用いて信号収集を行う必要があり、同時に、電圧又は電流を高分解能で出力する必要がある（例えば、伝送器、安全柵アイソレータなど）。つまり、高精度なデジタル－アナログ変換器（Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）が要求される。

Ｓ４４０において、絶対値の第１部分を（ｉ＋１）番目の変換モジュールに割当て、絶対値の第２部分を前のｉ個の変換モジュールに割当て、上向きに調節する。
絶対値の第１部分及び第２部分は絶対値の全体を構成し、第１部分及び第２部分の割当は、各変換モジュールの調節残量に応じて行われる。変換係数が正確でないことから、修正結果に誤差がある可能性がある、従って、絶対値による調節が完成した後、フィードバック信号を再び収集して、此度のデジタル目標信号に近づける調節を再び行うこともできる。

Ｓ４５０において、絶対値の第１部分を（ｉ＋１）番目の変換モジュールに割当て、絶対値の第２部分を前のｉ個の変換モジュールに割当て、下向きに調節する。

Claims (10)

1. 制御モジュール、ｎ個の変換モジュール、加算器、及びフィードバックモジュールを含むデジタルアナログ変換装置であって、ｎは２以上の整数であり、各変換モジュールは１つの変換係数を含み、且つ、前記ｎ個の変換モジュールに含まれるｎ個の変換係数は段階的に増大し、
   前記制御モジュールは前記ｎ個の変換モジュールと電気的に接続されており、前記制御モジュールは、デジタル入力信号をｎ個の中間デジタル部分に分割し、各中間デジタル部分を前記各中間デジタル部分に対応する変換モジュール的変換係数で除算して中間デジタル信号を得て、ｎ個の中間デジタル信号を、前記ｎ個の中間デジタル信号と一対一に対応する前記ｎ個の変換モジュールへそれぞれ伝送するように構成されており、ここで、前記ｎ個の中間デジタル部分は段階的に増大し、
   各変換モジュールは、前記各変換モジュールに対応する中間デジタル信号をデジタル－アナログ変換するように構成されており、ここで、変換された結果は前記各変換モジュールの変換係数を含み、
   前記ｎ個の変換モジュールはいずれも前記加算器と電気的に接続されており、前記加算器は、前記ｎ個の変換モジュールの出力信号を加算して、アナログ信号を得て出力するように構成されており、
   前記フィードバックモジュールは、前記アナログ信号を収集し、前記アナログ信号からフィードバック信号を得るように構成されており、前記制御モジュールはさらに、前記フィードバック信号を取得し、デジタル目標信号及び前記フィードバック信号に応じて前記ｎ個の中間デジタル部分の割当を調節するように構成されている、
   デジタルアナログ変換装置。
2. 前記各変換モジュールは、デジタル－アナログＤＡ変換ユニットと係数ユニットとを含み、
   前記ＤＡ変換ユニットの入力端は前記制御モジュールと電気的に接続されており、前記ＤＡ変換ユニットは、前記各変換モジュールに対応する中間デジタル信号をデジタル－アナログ変換して中間アナログ信号を得るように構成されており、
   前記ＤＡ変換ユニットの出力端は前記係数ユニットと電気的に接続されており、前記係数ユニットは、前記各変換モジュールの変換係数を含み、前記中間アナログ信号を前記各変換モジュールの変換係数で乗算するように構成されている、
   請求項１に記載のデジタルアナログ変換装置。
3. 前記係数ユニットは、第１電気抵抗と第２電気抵抗とを含み、
   前記第１電気抵抗の第１端は、前記ＤＡ変換ユニットと電気的に接続されており、前記第１電気抵抗の第２端は、前記加算器と電気的に接続されており、前記第２電気抵抗の第１端は、前記第１電気抵抗の第２端と電気的に接続されており、前記第２電気抵抗の第２端は、接地されるように構成されている、
   請求項２に記載のデジタルアナログ変換装置。
4. 前記フィードバックモジュールは、高精度なアナログ－デジタル変換器に集積されており、前記高精度なアナログ－デジタル変換器の余裕なリソースを採用するように構成されている、
   請求項１に記載のデジタルアナログ変換装置。
5. デジタルアナログ変換方法であって、
   デジタルアナログ変換装置の制御モジュールは、デジタル入力信号をｎ個の中間デジタル部分に分割し、各中間デジタル部分を前記各中間デジタル部分に対応する前記デジタルアナログ変換装置の変換モジュールの変換係数で除算して中間デジタル信号を得て、ｎ個の中間デジタル信号を、前記ｎ個の中間デジタル信号と一対一に対応するｎ個の変換モジュールへそれぞれ伝送し、ここで、前記ｎ個の中間デジタル部分は段階的に増大し、ｎは２以上の整数であることと、
   各変換モジュールは、前記各変換モジュールに対応する中間デジタル信号を受信し、前記中間デジタル信号に応じてデジタル－アナログ変換を行い、ここで、前記各変換モジュールは１つの変換係数を含み、且つ、前記ｎ個の変換モジュールに含まれるｎ個の変換係数は段階的に増大し、変換された結果は前記各変換モジュールの変換係数を含むことと、
   前記デジタルアナログ変換装置の加算器は、前記ｎ個の変換モジュールの出力信号を加算して、アナログ信号を得ることと、
   前記デジタルアナログ変換装置のフィードバックモジュールは、前記アナログ信号を収集し、前記アナログ信号からフィードバック信号を得ることと、
   前記制御モジュールが、前記フィードバック信号を取得し、デジタル目標信号及び前記フィードバック信号に応じて前記ｎ個の中間デジタル部分の割当を調節することと、
   を含む、デジタルアナログ変換方法。
6. 前記制御モジュールはデジタル入力信号をｎ個の中間デジタル部分に分割する前に、前記デジタル目標信号を取得することをさらに含む、
   請求項５に記載のデジタルアナログ変換方法。
7. 前記制御モジュールはデジタル目標信号及び前記フィードバック信号に応じて前記ｎ個の中間デジタル部分の割当を調節することは、
   前記デジタルアナログ変換装置が第１アナログ信号を出力するように制御し、前記フィードバックモジュールが前記第１アナログ信号を収集して第１フィードバック信号を得て、前記第１アナログ信号及び前記第１フィードバック信号によって構成される第１座標点を作成することと、
   前記デジタルアナログ変換装置が第２アナログ信号を出力するように制御し、前記フィードバックモジュールが前記第２アナログ信号を収集して第２フィードバック信号を得て、前記第２アナログ信号及び前記第２フィードバック信号によって構成される第２座標点を作成することと、
   前記第１座標点及び前記第２座標点からリファレンス補正線を得ることと、
   前記デジタル目標信号及び前記フィードバック信号に応じて、比例・積分・微分ＰＩＤ調節の方法により前記リファレンス補正線を調節し、調節曲線を形成することと、
   前記調節曲線に応じて、前記ｎ個の中間デジタル部分の割当を調節することと、
   を含む、請求項５に記載のデジタルアナログ変換方法。
8. 前記調節曲線に応じて、前記ｎ個の中間デジタル部分の割当を調節することは、
   前記デジタル目標信号をフィードバック目標信号とし、前記調節曲線における前記フィードバック目標信号に対応するアナログ信号を調節アナログ信号とすることと、
   次第に増大する（ｎ－１）個のホッピング閾値を設定し、（ｎ－１）番目のホッピング閾値から下向きに、前記調節アナログ信号と前記アナログ信号との差の絶対値が現在のホッピング閾値よりも大きいかどうかを段階的に判断し、調節ポリシーを設定することと、
   を含む、請求項７に記載のデジタルアナログ変換方法。
9. 前記調節ポリシーを設定することは、
   前記調節アナログ信号と前記アナログ信号との差の絶対値がｉ（１≦ｉ≦（ｎ－１））番目のホッピング閾値よりも大きいことに呼応して、前記調節ポリシーを、前記絶対値の第１部分を（ｉ＋１）番目の変換モジュールに割当て、前記絶対値の第２部分を前のｉ個の変換モジュールに割当てるように設定し、ここで、前記絶対値の第１部分及び第２部分は前記絶対値を構成することと、
   前記調節アナログ信号と前記アナログ信号との差の絶対値がｉ番目のホッピング閾値以下であることに呼応して、前記絶対値が前のｉ個の変換モジュール全体の調節可能な閾値よりも大きいかどうかを判断することと、
   前記絶対値が前のｉ個の変換モジュール全体の調節可能な閾値以下であることに呼応して、前記調節ポリシーを、前のｉ個の変換モジュール全体の調節量が前記絶対値であるように設定することと、
   を含む、
   請求項８に記載のデジタルアナログ変換方法。
10. 前記絶対値が前のｉ個の変換モジュール全体の調節可能な閾値よりも大きいかどうかを判断した後は、
    前記絶対値が前のｉ個の変換モジュール全体の調節可能な閾値よりも大きいことに呼応して、前記調節ポリシーを、前記絶対値における前記調節可能な閾値を超えた部分を（ｉ＋１）番目の変換モジュールに割当てて調節し、前記絶対値の残りの部分を前のｉ個の変換モジュールに割当てて調節するように設定すること、
    をさらに含む、請求項９に記載のデジタルアナログ変換方法。

Images