JP2023514351A - 高解像度モノリシックｒｇｂアレイ - Google Patents

高解像度モノリシックｒｇｂアレイ Download PDF

Info

Publication number
JP2023514351A
JP2023514351A JP2022549589A JP2022549589A JP2023514351A JP 2023514351 A JP2023514351 A JP 2023514351A JP 2022549589 A JP2022549589 A JP 2022549589A JP 2022549589 A JP2022549589 A JP 2022549589A JP 2023514351 A JP2023514351 A JP 2023514351A
Authority
JP
Japan
Prior art keywords
light emitting
region
light
type
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022549589A
Other languages
English (en)
Inventor
ピノス，アンドレア
アシュトン，サイモン
ユー，シャン
シップ，ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2023514351A publication Critical patent/JP2023514351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Luminescent Compositions (AREA)
  • Control Of El Displays (AREA)

Abstract

ｐ型領域と、ｎ型領域と、ｐ型領域及びｎ型領域により注入可能なキャリアの再結合のための発光領域と、を備える発光ダイオード構造であって、ｎ型領域及びｐ型領域のうちの少なくとも１つは、発光領域を貫通するビア内に少なくとも部分的に形成され、ビアは、少なくとも１つの画素の発光面の周辺部を画定している、発光ダイオード構造。

Description

本発明は、発光ダイオード構造、及び発光ダイオード構造を形成するための方法に関する。具体的には、しかし排他的にではなく、本発明は、発光ダイオード構造の高解像度モノリシックアレイに関する。
従来の赤色－緑色－青色（ＲＧＢ）マイクロ発光ダイオード（μＬＥＤ）の発光画素のアレイは、典型的には、ピックアンドプレイス技術を使用して、又は標準の平面ＬＥＤ構造内に堆積された又は組み込まれた色変換材料の使用により実現されている。しかしながら、より高い解像度のアレイを提供するために、そのようなアレイにおける画素ピッチが非常に小さいピッチ（例えば、５μｍ未満）に縮小されるにつれて、多くの問題が生じる。
例えば、ピックアンドプレイスの使用は、μＬＥＤを移送する場合の高いコスト、低いスループット、及び位置精度の限界に起因して非実用的であり得る。色変換の場合、そのような技術の使用は、色変換のために使用される蛍光体サイズにより限定され、それは典型的には１０μｍよりも大きい（すなわち、より高い解像度のために必要とされる非常に小さいピッチを有するアレイの画素ピッチよりも大きい）。更に、色変換技術は、量子ドット（ＱＤ）に関連付けられた小さい吸収係数に起因して、低い信頼性及び非効率性を被る場合がある。例えば、１０μｍを上回る色変換ＱＤ材料の厚さが、ＱＤを励起する青色放射を完全に吸収するために必要であり、したがって、ＱＤは、非常に小さい画素ピッチのアレイには不適当である。
ＬＥＤを移送する必要性を回避するために、そして、高品質の効率的な発光を提供するために、同じ基板上に元来のＬＥＤアレイを提供することが有益であろう。同じ基板上に元来のＬＥＤアレイを構築するための手法の１つが、ナノワイヤの選択領域成長に依存し、これは、パターニングされた成長基板に対して実質的に垂直に成長されて発光構造を形成する個々の構造のアレイであり、発光面は、エピタキシャルｎ型及びｐ型ドープ層の間に成長された典型的なエピタキシャル量子井戸構造を使用するナノワイヤの断面積により画定される。しかしながら、そのようなナノワイヤの成長は、通常、制御が困難であり、例えば光抽出効率及び不純物取り込みが劣ることに起因して、達成可能な光効率及び色域において厳しい制限を被る場合がある。
上述した課題の少なくともいくつかを軽減するために、添付の特許請求の範囲による発光ダイオード構造が提供される。更に、添付の特許請求の範囲による、発光ダイオード構造のアレイと、１つ以上の発光ダイオード構造を形成するための方法とが提供される。
一実施例では、ｐ型領域と、ｎ型領域と、ｐ型領域及びｎ型領域により注入可能なキャリアの再結合のための発光領域と、を備える発光ダイオード構造であって、ｎ型領域及びｐ型領域のうちの少なくとも１つは、発光領域を貫通するビア内に少なくとも部分的に形成され、ビアは、少なくとも１つの画素の発光面の周辺部を画定している、発光ダイオード構造が提供される。好都合には、発光領域にキャリアを注入するために使用される材料そのものを使用して、少なくとも１つの画素の発光面の周辺部が画定され、この周辺部は、画素を分離する一方で、依然として、画素に対して、発光面全体にわたって効率的な再結合及び発光を可能にするキャリア源を提供する。
好ましくは、発光領域は、少なくとも１つのエピタキシャル量子井戸層を備える。好都合には、エピタキシャル量子井戸層は、高い結晶質を伴って成長され、効率的な光の生成につながる。
好ましくは、ビアは、発光領域への横方向キャリア注入を可能にする。好都合には、発光領域における１つ以上の量子井戸への横方向キャリア注入は、発光領域への効率的なホール注入を実現する。
好ましくは、ｎ型領域及びｐ型領域の両方が、発光領域を貫通するビア内に少なくとも部分的に形成されている。好都合には、このような構成は、ｎ型領域及びｐ型領域の両方からの横方向キャリア注入を可能にし、効率的な再結合につながる。有益には、横方向キャリア注入のために使用される、まさにその領域が、画素を分離するためにも使用される。
好ましくは、発光ダイオード構造は更なるビアを備え、ビア及び更なるビアは、アノード及びカソードを提供するように構成されている。好都合には、このような構成は、ｎ型領域及びｐ型領域の両方からの横方向キャリア注入を可能にし、効率的な再結合につながる。有益には、横方向キャリア注入のために使用される、まさにその領域が、画素を分離するためにも使用される。加えて、アノード及びカソードは、発光形態、発光ダイオード構造を制御するために、選択的に通電されることができる。
好ましくは、発光ダイオード構造は、更なる発光領域を備える。好都合には、発光領域は、同時に又は個々に通電されることができ、同じ又は異なる１次ピーク波長を有するように構成されてもよい。
好ましくは、発光領域及び更なる発光領域は、アンドープ領域により分離され、それにより、発光領域の積層体が設けられる。好都合には、異なる発光領域へのキャリア注入は、従来のＬＥＤ構造に示されるような積層されたｎ－ＧａＮ及びｐ－ＧａＮ積層体を必要とすることなく、発光領域へのビア接続部を形成することにより実現される。有益には、ｐ型ドーピング層が存在しない場合、ｐ型ドーパント拡散に関する問題はなく、発光領域の多重量子井戸（ＭＱＷ）は、トンネル接合の必要なく、一緒により近づくことができる。更に、この構造では、電子ブロック層が必要ない。
好ましくは、ビアは、発光領域及び更なる発光領域の両方を貫通する。好都合には、発光領域のための共通接続部が設けられ、初期のエピタキシャル構造の処理がより簡単になる。
好ましくは、発光領域及び更なる発光領域は、異なる波長の光を放出するように構成されている。好都合には、構造により、異なる１次ピーク波長の光が放出され、構造は多色アレイで実現することができる。
好ましくは、発光領域及び更なる発光領域は、発光領域及び更なる発光領域の表面エリアが部分的に重なり合うように構成されている。好都合には、平面図では、異なる発光領域に基づく発光面を提供するように構成された異なる領域が存在する（したがって、異なる発光、例えば、異なる強度、タイミング、又は色など、を提供するように構成されることができる）。
好ましくは、発光ダイオード構造は、少なくとも３つの発光領域を備え、発光領域のうちの１つは青色光を放出し、発光領域のうちの１つは緑色光を放出し、発光領域のうちの
１つは赤色光を放出する。好都合には、３つの発光領域の使用により、カラーディスプレイ用に赤色－緑色－青色（ＲＧＢ）光を高解像度で供給する能力を含めて、柔軟性が向上する。
好ましくは、ビアは、複数の画素を備えるアレイを画定するグリッドビアである。好ましくは、グリッドは、共通電極を提供するように構成されている。好都合には、接続は、１つのプロセスステップで作製することができる。更に、画素を画定するグリッドビアの使用は、画素間に電気的絶縁用のエッチングが必要ないことを意味し、より高密度での画素集積化が可能になる。
好ましくは、少なくとも２つの画素が、異なる波長の光を放出するように構成されている。好都合には、モノリシックアレイから複数の色出力を提供することができる。
好ましくは、更なるビアは、円柱状ビアを備え、更なるビア内にｎ型領域又はｐ型領域が形成される。好都合には、円柱状ビアは、キャリア注入を提供する効率的な手段を提供する。
好ましくは、円柱状ビアは、電極を提供し、それにより、ビアにより画定される画素における放出の制御を可能にするように構成されている。好都合には、電極を使用して、高解像度画素アレイにおける個々の画素からの発光を選択的に制御することができる。
好ましくは、発光領域及び／又は更なる発光領域は、アンドープエピタキシャル層上に形成される。好都合には、アンドープエピタキシャル層は、画素の電気的絶縁を可能にする。
好ましくは、発光領域及び／又は更なる発光領域は、アンドープエピタキシャル層の間に形成される。好都合には、アンドープエピタキシャル層は、画素の電気的絶縁を可能にし、並びに、アンドープエピタキシャル層の間に形成されている発光領域及び／又は更なる発光領域を通してエッチングすることにより、個々の画素接続のためのエピタキシャル構造の処理を可能にする。
好ましくは、アンドープエピタキシャル層は、垂直方向キャリア拡散をブロックするように構成されたバリア層上に形成される。好都合には、発光構造は、基板及び／又は好ましい成長技術の一部をなすことができるドープされた材料上に形成されることができる一方で、ｎ型領域及びｐ型領域のうちの一方が発光領域を貫通するよう形成されるように、発光領域の分離を可能にする。
好ましくは、発光ダイオード構造は、窒化ガリウム系の構造である。窒化ガリウムは、１次ピーク波長の範囲を伴って、効率的な発光ダイオードデバイスを提供するというその特性で知られている。窒化ガリウム構造の成長は十分に開発されており、そのような材料の成長及び処理は制御可能であり、高品質なデバイスが提供される。したがって、好ましくは、アンドープエピタキシャル層は、窒化ガリウムである。
好ましくは、バリア層は、ＡｌＧａＮである。好都合には、バリアは、以降の処理ステップのための安定な表面を提供する。
好ましくは、ｎ型領域及びｐ型領域のうちの少なくとも１つは、それぞれ、平坦なｎ型領域又は平坦なｐ型領域に接続しているビア内に形成されている。好都合には、平坦な領域の使用は、キャリア拡散に起因する発光をもたらし、エッチング損傷及び活性領域の損失を低減させるのに有利な場合があり、そうしない場合は、発光領域へのキャリアの横方
向注入のために、中央ビアエッチングが使用されることになる。
好ましくは、ｎ型領域は、ｎ型材料の選択領域成長により、ビア内に形成される。好都合には、選択領域成長は、エッチング損傷を少なくとも部分的に回復させる。更に、多重量子井戸を貫通する開口した表面が残っていないので、パシベーションは不必要である。
好ましくは、ｐ型領域は、ｐ型材料の選択領域成長により、ビア内に形成される。好都合には、選択領域成長は、エッチング損傷を少なくとも部分的に回復させる。更に、多重量子井戸を貫通する開口した表面が残っていないので、パシベーションは不必要である。
好ましくは、ビアは、エッチングされたビアである。異方性エッチングの技術は公知であり、エッチングされたビアにより画定される画素周辺部を有する発光ダイオード構造を提供するために、より大規模なエピタキシャル構造を成長させ、引き続き処理されることを可能にする。これは、パターニングされたナノワイヤの成長などの小スケール技術とは対照的に、高品質且つ効率的なエピタキシャル構造を成長させる既知の技術を使用できることを意味する。
好ましくは、発光面は、発光領域内でのキャリアの拡散長に基づく面積を有する。好都合には、発光面の形状及び／又はサイズは、拡散キャリア長に基づいて最適化可能であり、これは、マイクロＬＥＤで均一な発光を提供するのに役立つ。
好ましくは、発光面の面積は、１００μｍ２以下、より好ましくは、１６μｍ２以下である。好都合には、ｎ型材料又はｐ型材料を含むビアを使用して画素を画定することにより、高解像度を有する画素を提供する発光面を有するマイクロＬＥＤの形成が可能になる。
好都合には、ｎ型材料又はｐ型材料を含むビアを使用して画素を画定することにより、アレイに形成することができる高解像度を有する画素を提供する発光面を有するマイクロＬＥＤの形成が可能になる。このようなアレイは、バックプレーンへの接続に、したがって、高解像度ディスプレイへの組み込み、又は単色アレイ若しくは多色の場合がある他の高解像度アレイへの組み込みに好適である。
好ましくは、発光ダイオード構造及び／又はマイクロＬＥＤのアレイは、複数のエピタキシャル層を基板上に形成することにより設けられる。好都合には、基板上に複数のエピタキシャル層を形成することは、高品質構造を連続成長で設けることができ、それにより、成長時間及び成長における不純物を低減できることを意味する。
好ましくは、複数のエピタキシャル層はｎ型領域及び発光領域を備える。好都合には、このような複数のエピタキシャル層は、従来のＬＥＤ構造の層を備える。有益には、従来のＬＥＤ構造（ｐクラッディングの前に終端される場合がある）を、モノリシックマイクロＬＥＤアレイのその後の処理のベースとして使用することができる。
好ましくは、エッチングが発光領域を貫通して、画素周辺部を画定するビアを提供するように、複数のエピタキシャル層がエッチングされる。異方性エッチングの技術は公知であり、エッチングされたビアにより画定される画素周辺部を有する発光ダイオード構造を提供するために、より大規模なエピタキシャル構造を成長させ、引き続き処理されることを可能にする。これは、パターニングされたナノワイヤの成長などの小スケール技術とは対照的に、高品質且つ効率的なエピタキシャル構造を成長させる既知の技術を使用できることを意味する。
好ましくは、ｐ型領域又はｎ型領域は、エッチングされたビア内で成長される。
好ましくは、更なるビアは、ｐ型領域又はｎ型領域に対してエッチングされる。
好ましくは、更なるビアは、特定波長を提供するように構成された発光領域を貫通する。
好ましくは、ｐ型領域又はｎ型領域のための、なお更なるビアがエッチングされ、更なるビア及びなお更なるビアは、異なる発光領域内へのキャリア注入を可能にし、それにより、異なる波長の光を提供するように構成されている。
好ましくは、ｐ型領域又はｎ型領域のために、なお更なるビアをエッチングすることは、不必要な最も長い波長を局所的に除去するために、少なくとも１つの発光領域を少なくとも部分的に通してエッチングすることを含む。
本発明の更なる態様が、本明細書及び添付の特許請求の範囲から明らかとなるであろう。
本発明の実施形態の詳細な記述
本発明の実施形態の詳細な記載が、図面を参照して、あくまで一例として説明される。
エピタキシャル構造の断面図を示す。 処理されたエピタキシャル構造の断面図を示す。 処理されたエピタキシャル構造の断面図を示す。 処理されたエピタキシャル構造の断面図を示す。 図２Ａの処理されたエピタキシャル構造を含む平面図を示す。 発光構造の断面図を示す。 図３Ａの発光構造を含む平面図を示す。 処理された発光構造の断面図を示す。 発光構造の断面図を示す。 処理された発光構造の断面図を示す。 発光構造の断面図を示す。 発光構造の断面図を示す。 ３つの異なる発光領域を有するエピタキシャル構造の断面図を示す。 図９の処理されたエピタキシャル構造を含む断面図を示す。 図１０Ａの処理されたエピタキシャル構造の平面図を示す。 図１０Ａの更に処理されたエピタキシャル構造の断面図を示す。 図１１Ａの更に処理されたエピタキシャル構造を含む平面図を示す。 ３つの異なる発光領域を有する発光構造を示す。 図１２Ａの発光構造の平面図を示す。 図１２Ａの処理された発光構造を示す。 図１３Ａの構造における横方向キャリア注入を示す。 発光領域を貫通するビアにより形成される周辺部により画定される画素内に３つの異なる発光領域を有する、画素の実装形態を示す。
発光ダイオード（ＬＥＤ）は、典型的には、例えば、ＭＯＣＶＤ（有機金属化学気相成長）反応器、ＭＢＥ（分子線エピタキシー）反応器、又は他の化学気相成長反応器などの反応器において、比較的大きなウェハー基板上へのエピタキシャル結晶層の形成により成
長された発光構造を処理することにより形成される。上述した理由で、高解像度マイクロＬＥＤのアレイを構築する既知の方法は、高解像度アレイ用のマイクロＬＥＤを提供するための、比較的大きなウェハー基板上での結晶成長により作製されるＬＥＤの処理において、問題点に直面する。これらの処理の課題を克服するナノワイヤＬＥＤアレイの使用は、成長プロセスの制御における問題点に、並びに、従来の比較的大きいウェハー基板におけるＬＥＤ成長で見られるよりも概ね劣る性能につながる。
本開示は、好都合には、比較的大きなウェハー基板上に成長できる発光構造を処理することにより、モノリシック高解像度アレイの一部として形成される、マイクロＬＥＤについて記載している。有益には、色変換画素と比較して、より小さく、より効率的で、劣化に対してより大きな耐性を有する、元来のカラー画素を形成することができる。ピックアンドプレイス式アセンブリと比較して、ウェハー上に直接成長されたエピタキシャル構造を処理することは、ウェハー上に画素アレイを形成することにより、数百万画素を移送する必要性（及び、移送プロセスにおける関連する不良）がなく、したがって、より高いスループットを意味する。ナノワイヤと比較して、標準的な平面エピタキシャル堆積層成長の処理は、多重量子井戸（ＭＱＷ）が、高品質成長を、したがって、比較的高い内部量子効率（ＩＱＥ）をもたらす形で形成されることを意味する。更に、エピタキシャル構造の処理は、標準的な表面パターニング技術を使用する、光抽出に適した平面装置をもたらす。
記載されている方法及び構造から生じる更なる利点が、以下の記載において明らかになるであろう。マイクロＬＥＤアレイを提供する方法は、様々な処理ステップを参照して後述する（処理ステップは、成長反応器内、並びに他の処理及び／又は成長機器を使用する成長反応器の外部、の両方で実施されるステップを含んでもよい）。方法及び構造は、ＩＩＩ－Ｖ族半導体材料に関して記載されている。具体的には、方法及び構造は、比較的高い効率の発光構造をもたらすことがよく知られている、窒化ガリウム（ＧａＮ）ベースの発光構造を含む窒化物構造を参照して記載されている。しかしながら、更なる実施例では、方法及び構造は、他の材料に基づく、具体的には他の半導体材料に基づく、発光構造に適用可能である。
以下の図では、同様の参照番号は、同じ又は類似のプロセスにより提供される同じ特徴部又は同等の特徴部に関連する構造の態様を示すために使用される。
図１Ａは、単色マイクロＬＥＤ画素アレイのベースを形成するエピタキシャル構造１００である構造１００の断面部分を示す。そのような単色マイクロＬＥＤ画素アレイは、複数の個々の画素を有し、各画素は、そのような単色マイクロＬＥＤ画素アレイが電源に接続される方法に基づいて（例えば、マイクロＬＥＤ画素アレイに対するバックプレーンの構成に応じて）、個々にアドレス指定可能であってもよい。
構造１００は、有機金属化学気相成長法（ＭＯＣＶＤ）により成長されたＧａＮ系エピタキシャル多重量子井戸（ＭＱＷ）構造であり、これは、実際上は、ｐクラッディングの前に、成長及び終端されたＬＥＤ構造であり、これは、さもなければ、少なくとも１つ以上の量子井戸を含むように形成された発光領域を挟み込む従来のｐ－ｎ接合を提供することになるものである。有益には、既知の技術を使用して、モノリシック高解像度マイクロＬＥＤアレイを提供するために処理することができる高品質材料を提供することができる。
図１Ａでは、１０％のアルミニウムを有するＡｌＧａＮバリア層１０４が、ｎ型ドープ（ｎ－ＧａＮ）ｎ型領域１０２上に成長されていることが示される。ｎ型領域１０２は、典型的には、基板（図示せず）上に形成される。ＡｌＧａＮバリア層１０４は、ｎ型領域
１０２からの垂直キャリア拡散を防止する。
アンドープ領域１０６（意図的にドーピングされていないＧａＮ）が、バリア層１０４上に成長され、ＧａＮベースの超格子構造１０８がアンドープ領域１０６上に成長される。超格子構造１０８の上部には、多重量子井戸（ＭＱＷ）を有する発光領域１１０がある。ｎ型領域１０２、バリア層１０４、アンドープ領域１０６、超格子１０８、及び発光領域１１０は、基板上に成長された複数のエピタキシャル層として、断面で示される（基板は、基板がｎ型領域１０２そのものではなくなるほどには示されていない）。
アンドープ領域１０６（意図的にドーピングされていないＧａＮ）が、バリア層１０４上に成長され、ＧａＮベースの超格子構造１０８がアンドープ領域１０６上に成長される。超格子構造１０８の上部には、多重量子井戸（ＭＱＷ）を有する発光領域１１０がある。ｎ型領域１０２、バリア層１０４、アンドープ領域１０６、超格子１０８、及び発光領域１１０は、基板（図示せず）上に成長されたエピタキシャル層として、断面で示される。
発光領域１１０は、ＭＱＷを有する。加えて又は代わりに、発光領域１１０は、単一の量子井戸（ＳＱＷ）を有してもよい。加えて又は代わりに、発光領域１１０は、１つ以上の量子ドット又は他の構造を含んで、キャリア結合及び発光を可能にしてもよい。量子井戸及び量子ドットは、キャリアを閉じ込める。そして使用時は、例えば、ｎ型領域及びｐ型領域がそれぞれカソード及びアノードに接続された場合、ｎ型領域及びｐ型領域によるキャリア注入に続く、量子構造内での発光キャリア再結合に基づく光源を提供する。
ＡｌＧａＮバリア層１１２である更なるバリア層１１２が、発光領域１１０の上部に見える。バリア層１１２は、以降の処理ステップのための安定な表面を提供する。
バリア層１１２は、ＡｌＧａＮバリア層１１２であるとして示されているが、加えて又は代わりに、バリア層１１２は異なる材料から形成される又はバリア層は除外されてもよい。
発光領域１１０は、ＭＱＷを備えるが、更なる実施例では、発光領域１１０は、単一の量子井戸（ＳＱＷ）を有してもよい。発光領域１１０は、活性領域を形成する複数の材料層を備える。例えば、発光領域１１０は、短周期の超格子及び／又はアンドープ回復層などの層を備え、それにより、高品質の結晶材料及び発光領域１１０からの発光がもたらされる。加えて又は代わりに、発光領域１１０は、１つ以上の量子ドットを含んでもよい。量子井戸及び量子ドットは、キャリアを閉じ込める。そして使用時は、ｎ型領域及びｐ型領域がそれぞれカソード及びアノードに接続された場合、ｎ型領域及びｐ型領域によるキャリア注入に続く、量子構造内でのキャリア再結合に基づく光源を提供する。
ｎ型領域は、典型的には基板上に形成されるが、代わりに、ｎ型領域は、それ自体が、以降の結晶層の成長に好適な自立型の基板であってもよい。一実施例では、基板は、サファイア基板である。更なる実施例では、基板は、シリコン基板又はＧａＮ基板である。
エピタキシャル構造１００は、ＭＯＣＶＤ反応器を使用して成長される。好都合には、そのような構造１００は、ＭＯＣＶＤ成長のために最適化されることができ、効率的な光の生成のための高品質成長をもたらすことができる。加えて又は代わりに、他の堆積及び／又は成長方法を使用して、ＭＢＥなどのエピタキシャル構造１００が提供されてもよい。
ｎ型領域１０２は、ｎ型窒化ガリウムから形成される。しかしながら、更なる実施例で
は、ｎ型領域１０２は、他の材料から形成されてもよい、及び／又は他の材料に基づいてもよい。バリア層１０４は、窒化アルミニウムガリウム、例えばアルミニウム１０％のＡｌＧａＮから形成される。しかしながら、更なる実施例では、加えて又は代わりに、バリア層１０４は、使用されないか又は異なる材料から形成されてもよい。超格子１０８は、窒化ガリウム系材料から形成される。加えて又は代わりに、超格子１０８は、他の材料から形成される。発光領域１１０は、少なくとも１つの量子井戸を備える。加えて又は代わりに、発光領域１１０は、更なる量子井戸を備える。加えて又は代わりに、発光領域１１０は、量子ドット又は他の量子構造を備える。発光領域１１０は、窒化ガリウム系の領域であり、少なくとも量子井戸は、窒化インジウムガリウム（ＩｎＧａＮ）又はアルミニウム窒化インジウムガリウム（ＡｌＩＮＧａＮ）などの窒化ガリウム系材料から形成される。加えて又は代わりに、成長される構造に応じて、異なる材料が使用される。発光領域１１０における量子井戸の組成は、発光領域１１０からの放出のために選択される１次ピーク波長に基づいて決定される。バリア層１１２は、窒化アルミニウムガリウムから形成される。加えて又は代わりに、バリア層１１２を形成するために、異なる材料を使用してもよい。発光領域１１０は、いかなるドーピングも含まない。例えば、発光領域は、構造１００の成長中に、発光領域１１０の意図的なドーピングによるシリコンドーピング又はマグネシウムドーピングを含まない。更なる実施例では、発光領域１１０においてドーピングが使用されるが、このドーピングは、発光領域１１０を貫通するビアにより画定される画素の発光面を介して光を放出させるためのキャリア注入に影響を及ぼさない程度である。更なる実施例では、マイクロＬＥＤのモノリシックアレイを処理するために必要なベース構造を提供するために、異なる半導体層が成長又は他の方法により形成される。
図１Ａには、特定のエピタキシャル構造１００が示されているが、当業者は、特定の実装形態の特定の必要性に応じて本明細書に記載される概念を実現するために、追加の層、層の除外、及び代替の層が使用されてもよいことを理解している。層が他の層の上に形成されているという記載は、層の成長の順序に関する位置関係を示し、第１の層と、第１の層の上にあると記載される第２の層との間に、層が存在することを必ずしも排除しない。
いったんエピタキシャル構造１００が設けられると、キャリアが最終構造内へと注入され得る際に通る導電領域を提供するために、エピタキシャル構造を処理することができる。
したがって、図１Ｂは、処理されたエピタキシャル構造１００’を示す。追加のマスク層１１４を有する、図１Ａのエピタキシャル構造１００が示される。開口部を選択的に構築し、下にあるエピタキシャル構造１００の一部分、例えばバリア層１１２を露出させるために、マスク層１１４が形成され、リソグラフィー技術を含む既知の技術を使用して処理される。いったんマスク層１１４の一部分が選択的に除去されると、下にあるエピタキシャル構造１００の選択エッチングが実施される。このような選択エッチングにより、エピタキシャル構造１００にビアが設けられる。ビアは、残っている材料を通る経路を残すために、材料の除去により構築される。マスク層１１４において露出されたエリアの形状、及びエッチングの深さに依存して、形成されるビアは、対応する形を有することになり、この形は、一実施例では、トレンチビア又は円柱状ビアの形である。材料をエッチングして、トレンチ、穴、又は他の経路を残すことにより、ビアが構築されるが、更なる実施例では、ビアは、加えて又は代わりに、材料の除去とは対照的に、材料の不在により他の構造内にビア構造が構築されるように、材料を形成することにより構築される。
一実施例では、マスク層１１４は、窒化ケイ素である。加えて又は代わりに、二酸化ケイ素などの異なる材料が使用される。好都合には、窒化ケイ素は、以降の処理ステップのための効果的且つ制御可能なマスク層１１４である。
図１Ｃは、エピタキシャル構造１００を通してエッチングされたビア１１５を有する、更に処理されたエピタキシャル構造１００’’を示す。ビア１１５は、エピタキシャル構造１００を通してｎ型領域１０２までエッチングされたことを示す。ビア１１５をエッチングするために、マスク層をパターニングし、マスク層に開口部を開けて、マスクに形成された開口部により露出された材料のエッチングを可能にするために、リソグラフィー技術が使用される。ビア１１５は、断面が示される。平面図では、ビア１１５は、画素を画定するために、グリッド構造（例えば、図２Ｂのグリッドを参照）で形成され、ビアは、個々の画素を分離するトレンチビア１１５を形成するために、発光領域１１０を貫通することにより、個々の画素２０８の発光面の周辺部を画定する。画素２０８の幅２１０は、図１Ｃに示すビア１１５の間の距離である。
いったんエピタキシャル構造１００にビア１１５が形成されると、ｎ型材料の選択的オーバーグロースが形成される。ビア１１５内の材料の、このようなオーバーグロース又は堆積は、例えばバリア層１１２上に成長が生じないように、マスク層１１４が所定位置に残った状態で行うことができる。したがって、図２Ａは、処理された図１に示すエピタキシャル構造の断面図を示す。
一実施例では、ビア１１５は、プラズマベース技術などのドライエッチング技術を使用して形成される。好ましくは、ビア１１５のエッチングにより引き起こされた、いかなる損傷をも回復させるために、ウェットエッチング処理が使用される。加えて又は代わりに、ビア１１５を形成するために、任意の好適なエッチング技術が使用される。
図２Ａは、図１Ａ、図１Ｂ、及び図１Ｃに示すものと同じ基本構造１００、１００’、１００’’を示すが、図２Ａの構造２００は、更に処理されていることが示される。図２Ａの処理されたエピタキシャル構造２００は、一実施例ではシリコン窒化物層である堆積物マスク層１１４を表し、図１Ａ～図１Ｃに示すようなビア１１５を提供するために、マスク層を通してエッチングされている。ビア１１５は、エピタキシャル構造１００を通して、ドープされたｎ型領域１０２まで垂直にエッチングされている。続いて、ｎ型ドープＧａＮ（ｎ－ＧａＮ）のｎ型オーバーグロース１１６がビア１１５内に形成されて、発光領域１１０を貫通する導電性領域が提供される。
図２Ａでは、（幅２１０を有する）単一画素の断面が示されるが、エピタキシャル構造１００の選択エッチングと、選択エッチングにより提供されるビアトレンチ内でのｎ型材料のオーバーグロースとにより、ｎ型グリッドが得られることになり、ｎ型グリッドは、実際上は、エピタキシャル構造１００の発光領域１１０を貫通するｎ型オーバーグロース１１６により画定される、画素の全てに対する共通電極（この場合、カソード）であると理解される。好都合には、ｎ型材料の選択領域成長は、比較的高い温度を使用する有機金属化学気相成長（ＭＯＣＶＤ）反応器を使用して実施される。そのような比較的高い温度は、欠陥をアニーリングし、ＭＱＷのあらゆる開いた表面をも不動態化する。処理後には、ＭＱＷ周辺部における、いかなるダングリングボンドも残っておらず、したがって不動態化は必要ない。したがって、有益には、発光領域１１０では、非発光再結合が非常に低減される。
ｎ型オーバーグロース１１６は、マスク層１１４の表面から隆起しているように示される。好都合には、これは、ドーピングされたオーバーグロースへの接触を可能にする。構造２００は、縮尺通りには示されていないが、一実施例では、ｎ型領域１０２上に形成される構造は、厚さ２０２が約３００ｎｍであり、ｎ型オーバーグロース１１６は、エピタキシャル構造２００の厚さ２０２を超えて、更に７００ｎｍの高さ２０４まで延びていてもよい。一実施例では、ビア１１５は、幅２０６が約８００ｎｍであってもよい。更なる実施例では、構造の寸法は、例えば、使用される技術及び所望の構造により決定される。
例えば、使用する材料の晶癖は、あらゆるマスク層の材料の隆起表面の成長形状を決定する場合がある。マスク層１１４において露出された開口部を通してエッチングすることにより、図２Ｂに示すように、ビア１１５内にｎ型材料を成長することによりグリッドを形成することができる。
図２Ｂは、図２Ａに示される対応する構造２００の平面図２００’を示す。平面図２００’は、図２Ａに示されるよりも多くの画素２０８を示している。当業者は、本明細書に記載される方法により形成可能な画素２０８の数は、図２Ｂに示される画素２０８の数に限定されないこと、及び、図２Ｂは、エピタキシャル構造を通してエッチングされたビア１１５であって、ビア１１５内にｎ型オーバーグロース１１６を有する、ビア１１５の平面図２００’の例示的部分を示すこと、を理解している。グリッド構造は、ｎ型オーバーグロース１１６を使用して、共通カソードなどの共通電極を形成するために使用される。グリッドは、画素２０８を画定するために使用することができ（画素のうちの１つだけがラベル付けされているが、ｎ型領域オーバーグロースを用いてトレンチビア１１５により形成されるマトリックスが、複数の画素２０８を画定するために使用される）、各画素２０８の発光面が、選択エッチングされたビア１１５により画定された正方形画素２０８の平面図２００’におけるエリアとして示され、ビア１１５は、ビア１１５内にｎ型オーバーグロース１１６を有して、グリッドマトリックス状に形成される。材料をエッチングして、トレンチ、穴、又は他の経路を残すことにより、ビアが構築されるが、更なる実施例では、ビアは、加えて又は代わりに、材料の除去とは対照的に、材料の不在により他の構造内にビア構造が構築されるように、材料を形成することにより構築される。
一実施例では、画素２０８の幅２１０は、約３μｍである。画素２０８の幅２１０は、好ましくは、画素２０８の発光面から効率的な発光を可能にするために使用されるキャリア拡散長に基づいて選択される。好都合には、ｎ型オーバーグロース１１６により形成される電極が、発光領域１１０を貫通して各画素２０８の周辺部の周りを走っているので、画素２０８の更なる電気的絶縁は必要ない。更なる実施例では、各画素２０８の発光面は、１００平方マイクロメートル未満である。なお更なる実施例では、各画素２０８の発光面は、１６平方マイクロメートル未満である。画素２０８は、同じ寸法及び形状の発光面を有するように示されているが、更なる実施例では、アレイには、異なる形状及び／又は寸法の異なる画素が設けられている。
ｎ型オーバーグロース１１６によりビア１１５内に設けられた有効なカソードがいったん設けられると、更なるビア１１７内に形成されたｐ型オーバーグロース１１８に基づいてアノードが設けられる。
図３Ａは、発光構造３００を提供するために更に処理された図２Ａの構造２００を示す。発光領域１１０を貫通してｎ型領域１０２に至るビア１１５内にｎ型オーバーグロース１１６が示される。発光領域１１０を貫通するビア１１７も示され、ｐ型オーバーグロース１１８が更なるビア１１７内に形成されている。これは、図２Ａのマスク層１１４上に更なるマスク層（ｎ型オーバーグロース１１６上にマスク層１２０として示され、マスク層１１４に追加されたもの）を堆積させることと、下地構造を露出させるための開口部を構築するために、更なるマスク層１２０及びマスク層１１４を選択的にパターニングすることと、既知のリソグラフィー及びエッチング技術を使用して、発光領域１１０により提供される活性領域までマスク層１１４、１２０を介してエッチングすることと、により実現される。ｎ型オーバーグロース１１６用のビア１１５の構築に関して説明したように、ｐ型オーバーグロース１１８用のビア１１７は、ドライエッチング技術を使用して形成される。一実施例では、必要な場合、ドライエッチングにより生じる損傷を回復させるためにウェットエッチング処理が使用される。
更なるビア１１７は、発光領域１１０を通して形成されたビア１１５により画定される画素周辺部内の中央に形成された円柱状ビアである。加えて又は代わりに、更なるビア１１７は、発光を提供するための任意の好適な位置に位置している。平面図で見たときの、更なるビア１１７の断面形状は、更なるビア１１７を設けるために使用されるパターニング及びエッチングステップにより決定される。ビア１１７は、約８００ｎｍの幅を有する。更なる実施例では、ビア１１７は、キャリア注入及び画素の構成に関する好ましい実装形態を満足させるように寸法決めされた幅を有する。
矢印で示すように、図３Ａでは、ｎ型オーバーグロース１１６及びｐ型オーバーグロース１１８から発光領域１１０へと、ｎ型オーバーグロース１１６は有効なカソードを提供し、ｐ型オーバーグロース１１８は有効なアノードを提供し、それにより、好適な電源が使用されている場合、発光領域１１０へのキャリアの横方向注入が可能になる。発光領域１１０におけるこのような横方向キャリア注入は、より効率的なホール注入を含む、より効率的なキャリア注入をもたらし、したがってより効率的な発光をもたらす。発光領域１１０へのキャリア注入は、光を供給するために発光領域１１０の多重量子井戸構造内に注入されたキャリアのキャリア拡散長に基づく場合があり、光は、発光領域１１０を通してエッチングされたビア１１５内のｎ型オーバーグロース１１６により形成された画素周辺部により画定された発光面を介して放出されることができる。発光構造３００の平面図３００’が、図３Ｂに示される。
図３Ｂは、図１Ａに関して説明したように、構造１００を通してエッチングされたグリッドビア１１５内に形成されたｎ型オーバーグロース１１６を示す。更に、ｎ型オーバーグロース１１６により提供される共通電極のビア１１５内のｎ型オーバーグロース１１６により画定される画素２０８内の中央ビア１１７内に形成されたｐ型オーバーグロース１１８が示される。一実施例では、中央ビア１１７は、アドレス指定される画素２０８の各々に形成される。ｐ型オーバーグロース１１８は、各画素２０８の中央に位置決めされたビア１１７に示される。単色高解像度マイクロＬＥＤアレイにおける個々の画素２０８に通電するために、共通カソード電極を形成できる共通ｎ型領域、及び個々にアドレス指定可能なアノード電極を形成できる個々の円柱状ｐ型オーバーグロース領域の、そのような構成を使用することができる。
好都合には、既知の選択領域成長技術と比較して、ｎ型領域及びｐ型領域だけがオーバーグロースされてもよい。これにより、劣った均一性、及びパターニングされた表面上にＡｌＧａＮ及びＩｎＧａＮ合金を成長するときに一般に遭遇する組成引き込みに関連付けられた問題が排除される。
エピタキシャル構造の発光領域１１０を貫通することにより画素２０８の発光面を画定するトレンチを形成するビア１１５が、エピタキシャル構造のエッチングに基づいて示されるが、更なる実施例では、他の技術を使用して、画素アレイにおける画素の発光面の周辺部を画定するためにビアが貫通する発光領域が形成される。
図４は、図１～図３に関して説明した発光構造を処理したものの断面図を示す。処理された発光構造４００は、ｎ型領域１０２を通して光を抽出し、したがって、ｐ型コンタクト４０４に起因する吸収を回避するために、図３Ａの発光構造を反転させることにより提供される（図４の矢印は、ビア１１５により画定される画素２０８の発光面からの光が発光領域１１０を通過する光の方向を示す）。
更に、図４は、絶縁層４０２を示す。絶縁層４０２は、ｎ型オーバーグロース１１６を、ｐ型オーバーグロースに接触するために使用されるあらゆる接続部から絶縁する。好ましくは、絶縁層は、二酸化ケイ素である。アドレス指定されることになる各画素２０８の
アノードが接続されるコンタクト４０４が示される。加えて、発光領域１１０から放出され、画素２０８の周辺部を画定するビア１１５におけるｎ型オーバーグロース１１６により画定された発光面から出た光を反射するように構成されたミラー／バリア層４０５が示される。好都合には、コンタクト４０４は、バックプレーンに接続され、それにより、アレイにおける各画素のためのコンタクト４０４に接触して、独立してアドレス指定可能にすることができる。
発光アレイの共通カソードｎ型グリッドに接触するように設計された金属グリッド４０８が示される。そのような金属４０８グリッドは、光抽出を最大化するために、したがって、平面で見たときに、エピタキシャル構造１００の発光領域１１０を通してエッチングされたビア１１５により提供されるグリッドと実質的に同じ形をとることができるように、ビア１１５内のｎ型オーバーグロース１１６に対して整列される。
透明導電層４０６も示され、これは、マイクロＬＥＤの発光アレイの画素２０８からの導電及び効率的な光抽出を提供するために、好ましくは、導電性金属グリッド４０８の周囲及び／又は導電性金属グリッド４０８間に形成された酸化インジウムスズ（ＩＴＯ）であってもよい。
個々の画素の断面図が図１～図４に示されるが、当業者は、各画素が画素アレイの一部を形成することを理解している。アレイが正方形画素を有するグリッドとして示されているが（例えば、図２Ｂ及び図３Ｂにおいて）、更なる実施例では、例えば、図１に示されるエピタキシャル構造を通して異なるパターンをエッチングすることにより、異なる形状の画素を設けることができる。
ｎ－ＧａＮ ｎ型領域１０２を、ｐ－ＧａＮにより提供されるｐ型オーバーグロース１１８を有する中央にエッチングされたビア１１７と共に使用して、発光領域を貫通し画素を画定するビアのグリッドを提供するテンプレートの概念が示されているが、更なる実施例では、概念の異なる実装形態が可能であり、そのいくつかが、以下の図に関連して記載される。
例えば、ビアが画素を画定するモノリシック高解像度マイクロＬＥＤアレイを、量子構造への横方向キャリア注入又はキャリア拡散を使用する異なる構造を使用して提供することができる。
図５は、上述した概念による発光構造５００の断面図を示す（例えば、図２Ｂに示される画素幅２１０を有する画素２０８との間で関連付けるために、画素アレイの１つの画素が画定され、同じ命名法が使用されている）。図１に関して記載されているエピタキシャル構造１００と同じものが示される。しかしながら、ｎ型領域１０２に接続するビア１１５を形成するための、マスク層１１４を介したエッチングの代わりに、発光領域１１０を通してエッチングされたビア１１５が示され、ビア１１５は、ｐ型オーバーグロース１１８のためのトレンチを提供するために、アンドープ領域１０６で終端されている。これらトレンチビア１１５内のｐ型オーバーグロース１１８を使用して、画素２０８を画定する、発光領域１１０を貫通する共通アノードグリッドが設けられる。図１～図４に関して記載されている方法に対する補完的方法では、エッチングして中央ビア１１７を通し、ビア１１７内にｎ型オーバーグロース１１６材料を堆積／成長させることにより、カソードを各画素２０８に設けることができる。パターニング及びエッチングステップは、作製される特定の構造に応じて実現され、既知の技術を使用してもよい。
図６は、図５に関して記載された発光構造５００に基づいて処理された発光構造６００を示す。処理された発光構造６００は、図５の発光構造を反転させた構造であり、光がｐ
型ビアグリッドにより画定された発光面を介して抽出されるが、ｎ型領域１０２を通ることが意図されている（矢印は、構造から出る光の方向を示し、３次元では、発光領域１１０を貫通するビア１１５により画定されるその周辺部を有する画素２０８の発光面のように、画素２０８を照射すると理解される）。発光領域１１０を通してエッチングされたビア１１５内のｐ型オーバーグロース１１８に接触させるために、共通アノードグリッド６０２が設けられている。アドレス指定されることになる発光画素ごとに、カソードのｎ型オーバーグロース１１６内へのキャリア注入を可能にするために、コンタクト６０４が形成される。コンタクト６０４は、発光構造６００からの光抽出を高めるために反射性であってもよい。この構造は平坦化され、それにより平坦化された絶縁層４０２が表面を提供し、バックプレーンが、他の画素２０８のコンタクト６０４及び他のコンタクト６０４に接続でき、その結果、各画素２０８が個々にアドレス指定できる。
図７及び図８は、図１～図４に関して記載されているような発光構造を示すが、発光領域１１０を貫通する更なるビア１１７が存在しない。発光領域１１０を、パターニングされドープされた領域の中央オーバーグロース１１６、１１８から分離するアンドープ領域７０２が示される。図７は、画素２０８を画定するビア１１５内のｐ型オーバーグロース１１８と、中央ｎ型オーバーグロース１１６とを有する、発光構造７００を示す。図８は、画素２０８を画定するビア１１５内のｎ型オーバーグロース１１６と、ｐ型オーバーグロース１１８とを有する、発光構造８００を示す。図７及び図８の構造に対して適切に寸法を選択することにより、発光領域１１０内へのキャリア拡散が生じる。例えば、中央ドープ領域から発光領域１１０までの垂直距離７０４のオーダーが約数十ナノメートルであり、ｎ型オーバーグロース１１６からｐ型オーバーグロース１１８までの水平距離７０６が約数百ナノメートルである場合、発光領域１１０の量子構造における再結合は実現可能である。
単色高解像度マイクロＬＥＤアレイについて上述したが、本明細書に記載されるように、複数の発光領域を通るエッチングに基づいて、多色高解像度マイクロＬＥＤアレイを提供することが可能である。
図９は、エピタキシャル構造９００を示す。図１を参照して記載されるエピタキシャル構造１００に類似の形態で、エピタキシャル構造９００が提供される。しかしながら、構造９００は、ピーク１次波長を有する光を放出するように構成された１つの発光領域１１０を有するのではなく、３つの発光領域を有する。超格子９０６が示され、その上に発光領域９０７が設けられている。発光領域９０７の上に、アンドープ領域９０２が設けられ、その後に、第２の超格子９０８及び第２の発光領域９０９が続く。第２の発光領域９０９の上に、更なるアンドープ領域９０４及び第３の超格子９１０が設けられ、その後に、第３の発光領域９１１が続く。アンドープ領域９０２、９０４は、回復層を提供すると理解され、対応する超格子層９０６、９０８、９１０のレベルで生じたＶピットが充填され、滑らかな表面が実現されることが理解される。第１の発光領域９０７は、１次ピーク波長を放出するように構成され、これは、第２の発光領域９０９が放出するように構成されている１次ピーク波長とは異なり、次いでこれは、第３の発光領域９１１が放出するように構成されている１次ピーク波長とは異なる。第１の発光領域９０７は、青色光を放出するように構成され、第２の発光領域９０９は、緑色光を放出するように構成され、第３の発光領域９１１は、赤色光を放出するように構成されている。典型的には６００ｎｍ～８００ｎｍの厚さ９１２を有するこの構造９００は、モノリシック高解像度ＲＧＢマイクロＬＥＤアレイを提供するための（更なる成長ステップを含むことができる）処理のベースをなすエピタキシャル構造９００である。エピタキシャル構造９００は、超格子層９０８、９１０、及び回復層９０２、９０４を含むように示されているが、更なる実施例では、代わりに、構造９００は、超格子層９０８、９１０のうちの１つ以上、及び回復層９０２、９０４のうちの１つ以上を省略することにより、より薄くてもよい。有益には、そのよ
うな場合、青色、緑色、及び赤色の発光層は、約５ｎｍ～２０ｎｍのより薄い量子バリアにより分離され、完全な構造９００は、厚さが僅かに１００ｎｍ～２００ｎｍであり得る。
有益には、構造９００は、１つの成長プロセスで形成される。好都合には、構造９００は、発光領域９０７、９０９、９１１が比較的近接して間隔を空けて垂直になるように（発光領域９０７、９０９、９１１、及び超格子構造、及びアンドープ回復層を含む厚さ９１２により示されるように）形成され、したがって、引き続き、発光領域９０７、９０９、９１１を通してエッチングして除去するために、浅いエッチングを使用することができ、このとき、発光領域９０７、９０９、９１１のどれかが不要と考えられる。これは、マイクロＬＥＤの高解像度モノリシックカラーアレイを提供するための以下のプロセスにおいて、特に有益であることが分かる。発光領域９０７、９０９、９１１はそれぞれ、ＭＱＷを備えるが、更なる実施例では、発光領域は、加えて又は代わりに、各発光領域に単一量子井戸を備える。更なる実施例では、発光領域は、加えて又は代わりに、発光領域の各々の単一量子井戸間に、量子バリア層を備える。好都合には、薄い層を小さい分離と共に使用することにより、構造９００の異なる領域の浅いエッチングが、例えば原子層エッチングなどの好適な技術を使用して容易になり、異なる波長の光の放出のための異なる発光面が提供される。有益には、浅いエッチングは、画素間の高さの差の低減と、より穏やかなトポロジとをもたらし、それにより、構造の更なる処理が促進される。
図９のエピタキシャル構造９００は、図１０Ａの処理された構造１０００を提供するために、図１のエピタキシャル構造１００に類似した方法で処理される。図１０Ａは、エピタキシャル構造９００上に堆積されリソグラフィー技術を使用してパターニングされたマスク層１００４を示す。マスク層は、下にあるエピタキシャル構造９００を露出させて、エピタキシャル構造９００を通る、そして、特に３つの発光領域９０７、９０９、９１１を通る選択エッチングを可能にするためのものである。エピタキシャル構造９００を通る選択エッチング（典型的には、ドライエッチング技術を使用する）は、ビア１００１を提供する。ビア１００１は、ビア１００１内にｎ型オーバーグロース１００２領域を形成することにより充填することができる。ビア１００１及びビア１００１内のｎ型オーバーグロース１４０２は、発光領域９０７、９０９、９１１を貫通して、個々の画素の周辺部を画定する。これは、図１４Ｂの平面図１０００’で示され、これは、トレンチビア１００１内に形成され、画素１００６に対する共通電極を効果的に提供する、ｎ型オーバーグロース１００２により取り囲まれた画素１００６（１つだけがラベル付けされている）を示す。図１０Ａ及び図１０Ｂに示すように、発光領域９０７、９０９、９１１を貫通するトレンチビア１００１により画定される画素は、それぞれ、３つの異なる発光領域９０７、９０９、９１１を有する。したがって、ＲＧＢアレイを提供するために、特定の画素において不所望の波長を除去するために、画素が選択的にエッチングされる。これは、図１１Ａ及び図１１Ｂを参照して示される。
図１１Ａは、個々の画素にとって所望の発光領域を残すために、不必要な最も長い波長がどのように局所的に除去されるかについて示す。図１１Ａの処理されたエピタキシャル構造１１００では、発光領域９０７、９０９、９１１の全てを貫通する共通グリッドカソードを形成するｎ型オーバーグロース１００２が示される。第１の画素１１０２では、青色の第１の発光領域９０７を残すために、緑色の第２の発光領域９０９及び赤色の第３の発光領域９１１がエッチング除去された。第２の画素１１０４では、青色の第１の発光領域９０７及び第２の緑色の発光領域９０９を残すために、赤色の第３の発光領域９０９がエッチング除去された。第３の画素１１０６では、発光領域９０７、９０９、９１１のいずれも除去されず、したがって全てが残っている。画素１１０２、１１０４、１１０６の各々は、エピタキシャル構造９００を通して、特に発光領域９０７、９０９、９１１を通してエッチングされたビア１００１により画定される。
図１１Ｂは、発光領域９０７、９０９、９１１の選択エッチングが、どのように、異なる波長を放出することに専念する画素になったかを示す。例えば、第１の画素１１０２は、青色光を放出するために接触されることができる。第２の画素１１０４は、緑色光を放出するために接触されることができる。第３の画素１１０６は、赤色光を放出するために接触されることができる。画素を、選択的に特定の１次ピーク波長の放出に専念させることにより、高解像度モノリシック赤色－緑色－青色の光を放出するマイクロＬＥＤアレイを形成することができる。上述したように、発光領域９０７、９０９、９１１はそれぞれ、ＭＱＷを備えるが、更なる実施例では、発光領域は、加えて又は代わりに、各発光領域に単一量子井戸を備える。更なる実施例では、発光領域は、加えて又は代わりに、発光領域の各々における単一量子井戸間に、量子バリア層を備える。好都合には、薄い層を小さい分離と共に使用することにより、構造９００の異なる領域の浅いエッチングが容易になり、異なる波長の光の放出のための異なる発光面が提供される。有益には、浅いエッチングの結果、画素１１０２、１１０４、１１０６間の高さの差は低減され、トポロジはより緩くなり、それにより、少なくとも図１２Ａ及び図１２Ｂに関して記載されている構造の更なる処理が促進される。
図１２Ａは、各画素１１０２、１１０４、１１０６の中央ホールを露出させるためにパターニングされ開口された薄くコンフォーマルなマスク層１２０４を示す。各画素１１０２、１１０４、１１０６において、（リソグラフィー技術を使用して）中央ホールが露出されると、ｐ型オーバーグロース１２０２が形成されるビア１２０１を設けるために、エピタキシャル構造９００は、選択的にエッチングされることができる。局所的に最も長い波長の発光領域が除去されているので、選択エッチングは、各画素にとって所望の波長の発光領域まで至る。好都合には、結果として生じる構造を形成するための処理ステップ数を最小限に抑えるために、構造の構築及び構造の処理は調整される。これは、画素１１０２、１１０４、１１０６の各々に中央ビアを形成するｐ型オーバーグロース１２０２を有するアレイの平面図１２００’を示す図１２Ｂに示される。
単色モノリシック高解像度マイクロＬＥＤアレイに関して上述したものと類似の方法で、処理された発光構造１２００は、個々の画素の制御のためにバックプレーンに接続させるために、反転させ、更に処理されることができる。図１３Ａは、３つの異なるカラー画素を有する発光アレイ１３００の断面図を示す。青色である１次ピーク波長を有する光を放出するように構成された第１の画素１１０２、緑色である１次ピーク波長を有する光を放出するように構成された第２の画素１１０４、及び、赤色である１次ピーク波長を有する光を放出するように構成された第３の画素１１０６、が示される。
図１３Ｂで示されるように、画素１１０２、１１０４、１１０６の各々へのキャリア注入は水平方向に生じる。高解像度ＲＧＢマイクロＬＥＤアレイは、画素の周辺部を画定するビア内に形成されたｎ型オーバーグロースで形成された共通カソードと、バックプレート接続のために個々の画素において中央ビアを形成するｐ型オーバーグロースとを参照して記載されているが、当業者は、代替的な実装形態、例えば、高解像度単色マイクロＬＥＤアレイを参照して記載される実装形態が、高解像度ＲＧＢマイクロＬＥＤアレイに適用できることを理解している。更に、当業者は、図９～図１３に関して示される実施例は、発光領域９０７、９０９、９１１を貫通することにより画素周辺部を画定するビア１００１であって、ビア１００１内にｎ型オーバーグロース１００２を有する、ビア１００１と、各画素内の中央ビア１２０１であって、ビア１２０１内にｐ型オーバーグロース１２０２が形成されている、中央ビア１２０１と、の形成を示すが、更なる実施例では、異なる実装形態が使用されることを理解している（例えば、画素の発光面を画定するビア１００１内のｐ型グロース１２０２を、中央ビア１２０１内のｎ型グロース１００２と共に使用すること、又は図１～図８に関して記載されている実装形態のいずれかの使用）。
上記は、画素を画定する発光面を有する画素について記載し、画素周辺部は、発光領域のうちの１つ以上を貫通するビアにより画定され、その結果、画素は、１次ピーク波長を有する光を放出するように構成されているが、一実施例では、多色構造のために、複数の発光領域を通って共通ビアが形成され、周辺部を形成するビアにより画定される発光面の一部分が、コンタクトを形成するために、上述したように、オーバーグロースを使用して選択エッチングされ、その結果、複数の異なる１次ピーク波長が画素から放出されることができる。これは図１４に示され、これは、図９～図１３を参照して上述したようにビア内に形成されたオーバーグロース１００２により画定されたマイクロＬＥＤの三連構造の平面図１４００を示す。平面図１４００に示される構造の断面図１４００’は、斜めの点線に従って示される。平面図１４００に示される構造の断面図１４００’’は、水平の点線に従って示される。平面図１４００、及び断面図１４００’、１４００’’に示される似た特徴部は、そのような構造がどのように実現されるかを示す。好都合には、そのような構造は、マイクロＬＥＤのより高密度の集積化を可能にする。
好都合には、上述した構造及び方法を使用することにより、高解像度マイクロＬＥＤのモノリシックアレイが提供される。このようなアレイは、単色又は多色のアレイを含むことができ、したがって、高解像度発光構造を必要とする多数の用途に適用可能である。有益には、そのようなモノリシック高解像度マイクロＬＥＤアレイの画素ピッチは、１０マイクロメートル未満である。いくつかの実施例では、そのようなモノリシック高解像度マイクロＬＥＤアレイの画素ピッチは、４マイクロメートル未満である。更なる実施例では、そのようなモノリシック高解像度マイクロＬＥＤアレイの画素ピッチは、３マイクロメートル未満である。アレイが、グリッド形態の正方形画素に関して記載されているが、更なる実施例では、アレイにおける画素の他の形態及びパターンが実現される。
高密度で集積化されたアレイにおいて画素を分離するために、最小のオーバーグロースで形成され（成長され又は設けられ）処理される平面エピタキシャル構造の使用に少なくとも部分的に起因して、高品質な発光アレイが形成される。有益には、エピタキシャル構造の発光領域を貫通するビアは、アレイ内の画素の全てに対する改善された電気的接触のための手段をもたらし、画素は独立して駆動されることができる。好都合には、発光領域の積層体の提供は、改善された発光ダイオード構造及びモノリシック高解像度マイクロＬＥＤアレイを提供するために、所望の発光領域を特定すること、及びその表面を効率的な処理及び接触のために露出させることができることを意味する。
上記のＬＥＤ構造は、ＭＯＣＶＤによる成長に関して記載されているが、いくつかの実施例では、異なる技術及び／又は補助的技術による成長が有益である。例えば、ＭＢＥによる成長は、より低温での成長及び／又はより遅い成長速度を可能にすることができ、これは、上述した成長及び処理ステップに関して利点を有する場合がある。上記のプロセスステップはいかなる順序でも記載されるが、更なる実施例では、プロセスステップは、目標構造を得るのに好適な任意の順序で実施されることを当業者は理解する。

Claims (25)

  1. ｐ型領域と、
    ｎ型領域と、
    前記ｐ型領域及び前記ｎ型領域により注入可能なキャリアの再結合のための発光領域と、
    を備える発光ダイオード構造であって、
    前記ｎ型領域及び前記ｐ型領域のうちの少なくとも１つは、前記発光領域を貫通するビア内に少なくとも部分的に形成され、前記ビアは、少なくとも１つの画素の発光面の周辺部を画定する、発光ダイオード構造。
  2. 前記発光領域は、少なくとも１つのエピタキシャル量子井戸層を備える、及び／又は、前記ビアは、前記発光領域への横方向キャリア注入を可能にする、請求項１に記載の発光ダイオード構造。
  3. 前記ｎ型領域及び前記ｐ型領域の両方が、前記発光領域を貫通するビア内に少なくとも部分的に形成されている、及び／又は、前記発光ダイオード構造は、更なるビアを備え、前記ビア及び前記更なるビアは、それぞれ、アノード及びカソードを提供するように構成されている、請求項１又は２に記載の発光ダイオード構造。
  4. 更なる発光領域を備える、請求項１～３のいずれか一項に記載の発光ダイオード構造。
  5. 前記発光領域及び前記更なる発光領域は、アンドープ領域により分離され、それにより、発光領域の積層体が設けられ、好ましくは、前記ビアは、前記発光領域及び前記更なる発光領域の両方を貫通し、より好ましくは、前記発光領域及び前記更なる発光領域は、異なる波長の光を放出するように構成され、更により好ましくは、前記発光領域及び前記更なる発光領域は、前記発光領域及び前記更なる発光領域の表面エリアが部分的に重なり合うように構成され、更により好ましくは、前記発光ダイオード構造は、少なくとも３つの発光領域を備え、前記発光領域のうちの１つは青色光を放出し、前記発光領域のうちの１つは緑色光を放出し、前記発光領域のうちの１つは赤色光を放出する、請求項４に記載の発光ダイオード構造。
  6. 前記ビアは、複数の画素を備えるアレイを画定するグリッドビアであり、好ましくは、前記グリッドは、共通電極を提供するように構成され、より好ましくは、前記複数の画素のうちの少なくとも１つの画素は、更なる電極を備え、更により好ましくは、前記更なる電極は、少なくとも１つの画素の前記発光面の周辺部内の中央に位置し、更により好ましくは、少なくとも２つの画素が、異なる波長の光を放出するように構成されている、請求項１～５のいずれか一項に記載の発光ダイオード構造。
  7. 前記更なるビアは、円柱状ビアを備え、前記ｎ型領域及び前記ｐ型領域のうちの少なくとも１つが、前記更なるビア内に形成され、好ましくは、前記円柱状ビアは、電極を提供し、それにより、前記ビアにより画定される画素における放出の制御を可能にするように構成されている、請求項４～６のいずれか一項に記載の発光ダイオード構造。
  8. 前記発光領域及び／又は前記更なる発光領域は、アンドープエピタキシャル層上に形成される、及び／又は、前記発光領域及び／又は前記更なる発光領域は、アンドープエピタキシャル層の間に形成され、好ましくは、前記アンドープエピタキシャル層は、垂直方向キャリア拡散をブロックするように構成されたバリア層上に形成され、より好ましくは、前記アンドープエピタキシャル層は、窒化ガリウムであり、更により好ましくは、前記バリア層は、ＡｌＧａＮである、請求項１～７のいずれか一項に記載の発光ダイオード構造
    。
  9. 前記ｎ型領域及び前記ｐ型領域のうちの少なくとも１つは、それぞれ、平坦なｎ型領域又は平坦なｐ型領域に接続されているビア内に形成される、請求項１～８のいずれか一項に記載の発光ダイオード構造。
  10. 前記ｎ型領域及び／又は前記ｐ型領域は、それぞれ、ｎ型材料及びｐ型材料の選択領域成長により前記ビア内に形成される、請求項１～９のいずれか一項に記載の発光ダイオード構造。
  11. 前記ビアはエッチングされたビアである、請求項１～１０のいずれか一項に記載の発光ダイオード構造。
  12. 前記発光面は、前記発光領域内でのキャリアの拡散長に基づく面積を有し、好ましくは、前記発光面の面積は、１００μｍ２以下、より好ましくは、１６μｍ２以下である、請求項１～１１のいずれか一項に記載の発光ダイオード構造。
  13. 前記少なくとも１つの画素は、単一電極により周辺の全体が画定される、請求項１～１２のいずれか一項に記載の発光ダイオード構造。
  14. 請求項１～１３のいずれか一項に記載の発光ダイオード構造を備える、高解像度マイクロＬＥＤアレイ。
  15. 前記アレイは、多色アレイである、及び／又は、前記アレイは、１０マイクロメートル未満、好ましくは４マイクロメートル未満の画素ピッチを有する、請求項１４に記載の高解像度マイクロＬＥＤアレイ。
  16. 発光ダイオード構造を形成するための方法であって、前記発光ダイオード構造は、
    ｐ型領域と、
    ｎ型領域と、
    前記ｐ型領域及び前記ｎ型領域により注入可能なキャリアの再結合のための発光領域と、を備え、
    前記ｎ型領域及び前記ｐ型領域のうちの少なくとも１つは、前記発光領域を貫通するビア内に少なくとも部分的に形成され、前記ビアは、少なくとも１つの画素の発光面の周辺部を画定する、方法。
  17. 前記発光領域は、少なくとも１つのエピタキシャル量子井戸層を備える、及び／又は、前記ビアは、前記発光領域への横方向キャリア注入を可能にし、前記方法は、好ましくは複数のエピタキシャル層を基板上に形成することを含み、好ましくは、前記複数のエピタキシャル層は前記ｎ型領域及び前記発光領域を備え、より好ましくは、前記発光領域を貫通してエッチングして、前記画素の周辺部を画定する前記ビアを設けることを含み、好ましくは、少なくとも部分的に前記ビア内に前記ｐ型領域又はｎ型領域を成長させることを含み、より好ましくは、前記ｐ型領域又は前記ｎ型領域のための更なるビアをエッチングすることを含む、請求項１６に記載の方法。
  18. 前記発光領域を貫通するビア内に前記ｎ型領域及び前記ｐ型領域の両方を形成することを含み、好ましくは、更なるビアを提供することを含み、前記ビア及び前記更なるビアは、それぞれ、アノード及びカソードを提供するように構成され、より好ましくは、前記更なるビアは、円柱状ビアであり、前記ｎ型領域又は前記ｐ型領域は前記更なるビア内に形成され、更により好ましくは、前記円柱状ビアは電極を提供し、それにより前記ビアによ
    り画定される画素における放出の制御を可能にするように構成されている、請求項１６又は１７に記載の方法。
  19. 前記発光領域及び前記更なる発光領域は、前記発光領域及び前記更なる発光領域の表面エリアが部分的に重なり合うように構成され、好ましくは、前記更なる発光領域の平坦面の面積は、前記発光領域の平坦面の面積よりも小さい、請求項１８に記載の方法。
  20. 少なくとも３つの発光領域を備え、前記発光領域のうちの１つは青色光を放出し、前記発光領域のうちの１つは緑色光を放出し、前記発光領域のうちの１つは赤色光を放出する、請求項１８又は１９に記載の方法。
  21. 前記ビアは、複数の画素を画定するグリッドビアであり、好ましくは、前記グリッドは、共通電極を提供するように構成され、より好ましくは、前記画素のうちの少なくとも１つのための更なる電極を形成することを更に含み、更により好ましくは、前記更なる電極は、前記少なくとも１つの画素の前記発光面の周辺部内の中央に形成され、なおより好ましくは、少なくとも２つの画素が、異なる波長の光を放出するように構成されている、請求項１６～２０のいずれか一項に記載の方法。
  22. ｎ型材料及び／又はｐ型材料の選択領域成長により、前記ビア内に前記ｎ型領域及び／又は前記ｐ型領域をそれぞれ形成することを含む、請求項１６～２１のいずれか一項に記載の方法。
  23. 前記発光領域を貫通するようにエッチングして前記ビアを形成することを含み、好ましくは、前記更なるビアは、特定波長を提供するように構成された発光領域を貫通し、より好ましくは、前記ｐ型領域又は前記ｎ型領域のための、なお更なるビアをエッチングすることを含み、前記更なるビア及び前記なお更なるビアは、異なる発光領域内へのキャリア注入を可能にし、それにより、異なる波長の光を提供するように構成され、更により好ましくは、不必要な最も長い波長を局所的に除去するために、少なくとも１つの発光領域を通るように少なくとも部分的にエッチングすることを含む、請求項１６～２１のいずれか一項に記載の方法。
  24. 請求項１６～２３のいずれか一項を含む、高解像度ＬＥＤアレイを形成する方法。
  25. 前記アレイは多色アレイであり、好ましくは、前記アレイは１０マイクロメートル未満の、好ましくは４マイクロメートル未満の画素ピッチを有する、請求項２４に記載の方法。
JP2022549589A 2020-02-19 2021-02-15 高解像度モノリシックｒｇｂアレイ Pending JP2023514351A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2002259.6 2020-02-19
GB2002259.6A GB2592208B (en) 2020-02-19 2020-02-19 High resolution monolithic RGB arrays
PCT/GB2021/050363 WO2021165659A1 (en) 2020-02-19 2021-02-15 High resolution monolithic rgb arrays

Publications (1)

Publication Number Publication Date
JP2023514351A true JP2023514351A (ja) 2023-04-05

Family

ID=69956393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022549589A Pending JP2023514351A (ja) 2020-02-19 2021-02-15 高解像度モノリシックｒｇｂアレイ

Country Status (8)

Country Link
US (1) US20230069410A1 (ja)
EP (1) EP4088326B1 (ja)
JP (1) JP2023514351A (ja)
KR (1) KR20220140608A (ja)
CN (1) CN115176347A (ja)
GB (1) GB2592208B (ja)
TW (1) TWI803827B (ja)
WO (1) WO2021165659A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230110324A1 (en) * 2021-10-12 2023-04-13 Google Llc Optical devices with lateral current injection
CN114300587B (zh) * 2021-12-29 2023-08-18 江苏第三代半导体研究院有限公司 一种micro LED的制备方法
CN116231452B (zh) * 2023-05-05 2023-08-15 江西德瑞光电技术有限责任公司 一种vcsel芯片及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003359A (en) * 1989-12-29 1991-03-26 David Sarnoff Research Center, Inc. Optoelectronic integrated circuit
JPH04184973A (ja) * 1990-11-19 1992-07-01 Mitsubishi Electric Corp 長波長光送信ｏｅｉｃ
DE102017126446A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102419272B1 (ko) * 2017-12-19 2022-07-11 엘지디스플레이 주식회사 발광 사운드 소자, 사운드 출력 장치 및 디스플레이 장치
JP2019161172A (ja) * 2018-03-16 2019-09-19 株式会社ブイ・テクノロジー Ｌｅｄ・トランジスタ複合素子

Also Published As

Publication number Publication date
GB202002259D0 (en) 2020-04-01
CN115176347A (zh) 2022-10-11
WO2021165659A1 (en) 2021-08-26
TW202137544A (zh) 2021-10-01
GB2592208A (en) 2021-08-25
EP4088326A1 (en) 2022-11-16
GB2592208B (en) 2022-04-06
KR20220140608A (ko) 2022-10-18
TWI803827B (zh) 2023-06-01
US20230069410A1 (en) 2023-03-02
EP4088326B1 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
EP3453050B1 (en) Light emitting device containing different color leds and method of making an array of such light emitting devices
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US11611027B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
JP2022504524A (ja) Ｌｅｄアレイ
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US11527642B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
KR20220117302A (ko) 발광 다이오드 전구체
JP2022541557A (ja) Ｌｅｄアレイ
CN110416249B (zh) 一种半导体发光器件及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231208