JP2023510225A - 量子ビット・デバイス用のシリコン・ベースのジョセフソン接合 - Google Patents

Abstract

シリコン・ベースのジョセフソン接合を備える量子ビット・デバイスに関する技術、またはシリコン・ベースのジョセフソン接合を備える量子ビット・デバイスの製造に関する技術、あるいはその両方に関する技術が提供される。たとえば、本明細書で説明される１つまたは複数の実施形態は、２つの垂直に積み重ねられた超伝導シリコン電極の間に配置されたトンネル障壁を含むジョセフソン接合を含み得る装置を備え得る。

Description

本開示は、量子ビット・デバイスに組み込まれ得る１つまたは複数のシリコン・ベースのジョセフソン接合に関し、より詳細には、垂直構造配向（vertical structure orientation）で実装され得る超伝導シリコン材料を含むジョセフソン接合に関する。

本発明の１つまたは複数の実施形態の基本的な理解を与える概要を以下に提示する。この概要は、主な要素または重要な要素を特定することも、特定の実施形態の何らかの範囲または特許請求の何らかの範囲を定めることも意図されない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、概念を概要の形で提示することである。本明細書で説明される１つまたは複数の実施形態では、１つまたは複数の量子ビット・デバイスのためのシリコン・ベースのジョセフソン接合に関する装置または方法あるいはその両方が説明される。

一実施形態によれば、装置が提供される。装置は、２つの垂直に積み重ねられた超伝導シリコン電極の間に配置されたトンネル障壁を含むジョセフソン接合を備え得る。

別の実施形態によれば、装置が提供される。装置は、２つの超伝導シリコン電極の間に配置された誘電体トンネル障壁を含むジョセフソン接合を備え得る。

一実施形態によれば、方法が提供される。方法は、シリコン基板の一部をドープして、第１の超伝導電極を形成することを含み得る。方法はまた、エピタキシャル成長プロセスを介して第１の超伝導電極上にシリコン層を堆積させて、トンネル障壁を形成することを含み得る。さらに、方法は、トンネル障壁の一部をドープして、第２の超伝導電極を形成し、ジョセフソン接合を形成することを含み得る。

本明細書で説明される１つまたは複数の実施形態による、垂直スタックで配向され得るシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、垂直スタックで配向され得るシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第２の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第３の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、１つまたは複数の分離インプラント（isolation implant）を有するシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、１つまたは複数の分離インプラントを有するシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第２の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第２の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第３の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第３の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１１の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１１の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１２の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１２の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１３の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１３の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１４の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な断面図である。 本明細書で説明される１つまたは複数の実施形態による、製造の第１５の段階の間のシリコン・ベースのジョセフソン接合を備える装置の例示的で非限定的な上面図である。 本明細書で説明される１つまたは複数の実施形態による、１つまたは複数のシリコン・ベースのジョセフソン接合の製造を容易にし得る、例示的で非限定的な方法の流れ図である。 本明細書で説明される１つまたは複数の実施形態による、１つまたは複数のシリコン・ベースのジョセフソン接合の製造を容易にし得る、例示的で非限定的な方法の流れ図である。

以下の詳細な説明は例示的なものに過ぎず、実施形態または実施形態の用途もしくは使用あるいはその両方を限定することは意図されない。さらに、先行する背景技術または概要のセクション、あるいは発明を実施するための形態のセクションで提示される、何らかの表現または示唆される情報によって束縛されることは意図されない。

これから、１つまたは複数の実施形態が、図面を参照しながら説明され、図面では、同様の要素を参照するために同様の参照番号が全体にわたって使用される。以下の説明では、説明のために、１つまたは複数の実施形態のより完全な理解を与える目的で、多数の特定の詳細が述べられる。しかしながら、様々なケースでは、こうした特定の詳細なしに１つまたは複数の実施形態が実施され得ることは明らかである。さらに、同様のシェーディング、クロス・ハッチング、または色分け、あるいはその組合せと共に図面で示される特徴は、共用の組成または材料あるいはその両方を含み得る。

量子コンピューティング・デバイスによって示されるコヒーレンス時間を増大させる目的で、量子ビット（たとえば、超伝導量子ビット）を製造するためにジョセフソン接合が使用されてきた。しかしながら、ジョセフソン接合に関連する理論的コヒーレンス時間はしばしば、量子ビットによって実際に示されるよりも短い。ジョセフソン接合の材料組成が、コヒーレンス時間に影響を及ぼし得る。たとえば、利用される超伝導材料のタイプ、超伝導材料内の不純物、または超伝導材料に関する製造工程によって導入される欠陥、あるいはその組合せが、ジョセフソン接合量子ビットによって示されるコヒーレンス時間に悪影響を及ぼし得る。たとえば、アルミニウム・ベースのジョセフソン接合は、ニオビウム・ベースのジョセフソン接合よりも長いコヒーレンス時間を示し得るが、それでもなお、アルミニウムまたはアルミニウム派生物あるいはその両方の製造または堆積あるいはその両方の間に一般に導入される欠陥（たとえば、酸化アルミニウム欠陥）によって引き起こされるデコヒーレンスを受け得る。

本明細書で説明される様々な実施形態が、１つまたは複数の量子ビット・デバイス内に組み込むためのシリコン・ベースのジョセフソン接合を製造する装置または方法あるいはその両方に関係し得る。たとえば、１つまたは複数の実施形態が、単結晶非ドープ・シリコン（single crystal undoped silicon）が接合として働く、ドープ超伝導シリコン電極などの、結晶性であり得るシリコン材料を含むジョセフソン接合に関係し得る。シリコン材料を使用することにより、化学浄化、結晶成長、または欠陥制御、あるいはその組合せが、相補型金属酸化物半導体（「ＣＭＯＳ」）技術を実装しながら、本明細書で説明される様々な実施形態で達成され得る。１つまたは複数の実施形態では、シリコン・ベースのジョセフソン接合は、２つの超伝導シリコン電極に対するトンネル障壁としてシリコン誘電体材料を含み得る。さらに、１つまたは複数の実施形態が、垂直配向にシリコン・ベースのジョセフソン接合構造を配向することを含み得る。さらに、様々な実施形態では、ジョセフソン接合の電気的分離が、真性シリコン、またはシリコン内への１つもしくは複数の分離インプラントの組込み、あるいはその両方を介して達成され得る。

本明細書で説明されるように、「超伝導（superconducting）」という用語は、超伝導臨界温度以下で超伝導特性を示す材料を特徴付け得る。さらに、本明細書で説明されるように、「堆積プロセス」という用語は、１つまたは複数の第１の材料を１つまたは複数の第２の材料上に成長させ、被覆し、堆積させ、または移送し、あるいはその組合せを行う任意のプロセスを示し得る。例示的堆積プロセスは、限定はしないが、物理気相堆積（「ＰＶＤ」）、化学気相堆積（「ＣＶＤ」）、電気化学堆積（「ＥＣＤ」）、原子層堆積（「ＡＬＤ」）、低圧化学気相堆積（「ＬＰＣＶＤ」）、プラズマ強化化学気相堆積（「ＰＥＣＶＤ」）、高密度プラズマ化学気相堆積（「ＨＤＰＣＶＤ」）、準大気圧化学気相堆積（「ＳＡＣＶＤ」）、急速熱化学気相堆積（「ＲＴＣＶＤ」）、インサイチュ・ラジカル支援堆積（in-situ radical assisted deposition）、高温酸化物堆積（「ＨＴＯ」）、低温酸化物堆積（「ＬＴＯ」）、限定反応処理ＣＶＤ（「ＬＲＰＣＶＤ」）、超高真空化学気相堆積（「ＵＨＶＣＶＤ」）、金属有機化学気相堆積（「ＭＯＣＶＤ」）、物理気相堆積（「ＰＶＤ」）、化学的酸化、スパッタリング、めっき、蒸着、スピンオン被覆（spin-on-coating）、イオン・ビーム堆積、電子ビーム堆積、レーザ支援堆積、または化学溶液堆積、あるいはその組合せなどを含み得る。

本明細書で説明されるように、「エピタキシャル成長プロセス」または「エピタキシャル成長プロセス」あるいはその両方という用語は、別の半導体材料の堆積表面上にエピタキシャル材料（たとえば、結晶性半導体材料）を成長させる任意のプロセスを示し得、成長するエピタキシャル材料は、堆積表面の半導体材料とほぼ同一の結晶特性を有する。エピタキシャル堆積プロセスでは、原料ガス（source gas）（たとえば、シリコンまたはゲルマニウムあるいはその両方を含むガス）または原料液体あるいはその両方によって供給される化学反応物が制御され得、システム・パラメータが設定され得、その結果、堆積原子が、表面上で動き回り、堆積表面の原子の結晶構成に対して堆積原子自体を配向するのに十分なエネルギーで堆積表面に到着する。したがって、成長したエピタキシャル材料は、エピタキシャル材料がその上に形成される堆積表面とほぼ同一の結晶特性を有する。たとえば、＜１００＞の向きの結晶表面上に堆積した、エピタキシャル成長した半導体材料は、＜１００＞の向きを帯び得る。例示的エピタキシャル成長プロセスは、限定はしないが、気相エピタキシ（「ＶＰＥ」）、分子線エピタキシ（「ＭＢＥ」）、または液相エピタキシ（「ＬＰＥ」）、あるいはその組合せなどを含み得る。

本明細書で説明されるように、「エッチング・プロセス」または「除去プロセス」あるいはその両方という用語は、１つまたは複数の第１の材料を１つまたは複数の第２の材料から除去する任意のプロセスを示し得る。例示的なエッチング・プロセスまたは除去プロセスあるいはその両方は、限定はしないが、ウェット・エッチング、ドライ・エッチング（たとえば、リアクティブ・イオン・エッチング（「ＲＩＥ」））、または化学機械平坦化（「ＣＭＰ」）、あるいはその組合せなどを含み得る。

本明細書で説明されるように、「レーザ・ドーピング・プロセス」という用語は、活性濃度または厚さあるいはその両方が変動する、シリコンの均質なドープ層を達成し得る１つまたは複数のガス・イマージョン・レーザ・ドーピング技術（gas immersion laser doping technique）を示し得る。レーザ・ドーピング・プロセスは超高真空（「ＵＨＶ」）チャンバ内で実施され得、先行ガス（precursor gas）（たとえば、三塩化ホウ素）がチャンバ内およびシリコン材料の表面上に注入され得る（たとえば、それによってシリコン材料の１つまたは複数の化学吸着部位が飽和する）。その後で、明確な持続時間にわたってシリコン材料を加熱するために、パルス・レーザ（たとえば、パルス・エキシマＸｅＣｌレーザ）を使用してシリコン材料が溶融され得る。先行ガスからの１つまたは複数のドーパント（たとえば、ホウ素、ガリウム、またはゲルマニウム、あるいはその組合せ）がシリコン材料内に拡散し、置換式に（substitutionally）組み込まれ得る。それによって、シリコン・ドーパント（たとえば、シリコン－ホウ素（Ｓｉ：Ｂ）、シリコン－ゲルマニウム（Ｓｉ：Ｇｅ）、またはシリコン－ガリウム（Ｓｉ：Ｇａ））結晶が、１つまたは複数のエピタキシャル成長プロセスを介して、下にあるシリコン上に成長し得る。

図１Ａまたは図１Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、第１の超伝導シリコン電極１０２、第２の超伝導シリコン電極１０４、またはトンネル障壁１０６、あるいはその組合せを含み得るシリコン・ベースのジョセフソン接合を備え得る例示的で非限定的な量子ビット・デバイス１００の図を示す。図１Ａは量子ビット・デバイス１００の断面図を示し、図１Ｂは量子ビット・デバイス１００の上面図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。

図１Ａに示されるように、シリコン・ベースのジョセフソン接合が半導体基板１０８上に配置され得る。さらに、第１の超伝導シリコン電極１０２、第２の超伝導シリコン電極１０４、または誘電体トンネル障壁１０６、あるいはその組合せが垂直配向で（たとえば、「Ｙ」軸に沿って）半導体基板１０８上に積み重ねられ得る。さらに、半導体基板１０８および１つまたは複数の分離層１１０の少なくとも一部が、シリコン・ベースのジョセフソン接合に隣接する（たとえば、太字の破線で示される）分離領域１１２を形成し得る。さらに、シリコン・ベースのジョセフソン接合は、第１の超伝導シリコン電極１０２に動作可能に結合された第１の金属接点１１４、または第２の超伝導シリコン電極１０４に動作可能に結合された第２の金属接点１１６、あるいはその両方を備え得る。

半導体基板１０８は、結晶性、準結晶性、微結晶性、または非晶質であり得る。半導体基板１０８は、本質的に（たとえば、異物を除いて）単一の元素（たとえば、シリコンまたはゲルマニウム）または化合物（たとえば、酸化アルミニウム、二酸化シリコン、ガリウムヒ素、炭化シリコン、またはシリコン・ゲルマニウム、あるいはその組合せなど）を含み得る。半導体基板１１０はまた、限定はしないが、絶縁体上半導体基板（semiconductor-on-insulator substrate）（「ＳｅＯＩ」）、シリコン・オン・インシュレータ基板（「ＳＯＩ」）、ゲルマニウム・オン・インシュレータ基板（「ＧｅＯＩ」）、またはシリコン・ゲルマニウム・オン・インシュレータ基板（「ＳＧＯＩ」）、あるいはその組合せなどの複数の材料層を有し得る。さらに、半導体基板１１０はまた、高誘電率の酸化物（「ｈｉｇｈ－Ｋ酸化物（high-K oxide）」）または窒化物あるいはその両方などの他の層を有し得る。１つまたは複数の実施形態では、半導体基板１１０はシリコン・ウェハであり得る。様々な実施形態では、半導体基板１１０は、単結晶シリコン（Ｓｉ）、シリコン・ゲルマニウム（たとえば、化学式ＳｉＧｅによって特徴付けられる）、またはＩＩＩ－Ｖ族半導体ウェハもしくは表面／活性層、あるいはその組合せなど含み得る。

１つまたは複数の実施形態では、半導体基板１０８の少なくとも上端部分が、（たとえば、図１Ａまたは図１Ｂあるいはその両方に示されるような）シリコン・ベースのジョセフソン接合または量子ビット・デバイス１００あるいはその両方に対する構造的支持を与え得る。様々な実施形態では、半導体基板１０８の少なくとも上端部分は真性シリコンを含み得る。いくつかの実施形態では、半導体基板１０８の少なくとも上端部分はシリコン・ゲルマニウム（ＳｉＧｅ）を含み得る。

第１の超伝導シリコン電極１０２はレーザ・ドープ結晶シリコン材料を含み得る。たとえば、１つまたは複数のドーパントが、超伝導性を促進するために１つまたは複数のレーザ・ドーピング・プロセスを介してシリコン材料の一部に組み込まれ得る。第１の超伝導シリコン電極１０２内に含まれ得る例示的ドーパントは、限定はしないが、ホウ素、ガリウム、またはゲルマニウム、あるいはその組合せなどを含み得る。１つまたは複数の実施形態では、第１の超伝導シリコン電極１０２は、たとえば４原子百分率（Ａｔ％）以上から４０Ａｔ％以下までの範囲のドーパントの活性濃度を有し得る（たとえば、第１の超伝導電極１０２がホウ素ドーパントを含む場合、少なくとも４Ａｔ％から１１Ａｔ％、または第１の超伝導電極１０２がガリウム・ドーパントを含む場合、少なくとも１０Ａｔ％から４０Ａｔ％、あるいはその両方）。様々な実施形態では、第１の超伝導電極１０２の臨界温度は、たとえば、５００ミリケルビン（ｍＫ）以上から６Ｋ以下の範囲に及び得る（たとえば、第１の超伝導電極１０２がホウ素ドーパントを含む場合、５００ｍＫから６００ｍＫ、または第１の超伝導電極１０２がガリウム・ドーパントを含む場合、５Ｋから６Ｋ、あるいはその両方）。

第１の超伝導シリコン電極１０２の（たとえば、「Ｘ」軸に沿った）長さが、シリコン・ベースのジョセフソン接合の機能または量子ビット・デバイス１００の構造あるいはその両方に応じて変動し得ることを当業者は理解されよう。たとえば、第１の超伝導シリコン電極１０２の（たとえば、「Ｘ」軸に沿った）長さは、１００ナノメートル（ｎｍ）以上かつ数百ミクロン以下であり得る（たとえば、５００ｎｍから１，０００ｎｍ）。同様に、第１の超伝導シリコン電極１０２の（たとえば、「Ｙ」軸に沿った）厚さが、シリコン・ベースのジョセフソン接合の機能または量子ビット・デバイス１００の構造あるいはその両方に応じて変動し得る。たとえば、第１の超伝導シリコン電極１０２の（たとえば、「Ｙ」軸に沿った）厚さは、５ｎｍ以上かつ５００ｎｍ以下であり得る（たとえば、１０ｎｍから５０ｎｍ）。さらに、１つまたは複数の実施形態では、（たとえば、図１Ａに示されるように）第１の超伝導シリコン電極１０２が半導体基板１０８内に埋め込まれ得る。

１つまたは複数の実施形態では、トンネル障壁１０６、１つまたは複数の分離層１１０、または第１の金属接点、あるいはその組合せが、第１の超伝導シリコン電極１０２の上に（たとえば、すぐ上に）配置され得る。トンネル障壁１０６は図１Ａでは破線で示されている。様々な実施形態では、トンネル障壁１０６は、シリコン・ベースのジョセフソン接合を超伝導体－絶縁体－超伝導体（「ＳＩＳ」）ジョセフソン接合にするように、誘電体材料を含み得る。たとえば、トンネル障壁１０６は真性シリコン材料を含み得る。１つまたは複数の実施形態では、トンネル障壁１０６は、シリコン・ベースのジョセフソン接合を超伝導体－常伝導－超伝導体（superconductor-normal-superconductor）（「ＳＮＳ」）ジョセフソン接合にするように、ドープ・シリコンを含み得る。たとえば、トンネル障壁１０６内に含まれ得る１つまたは複数のドーパントは、限定はしないが、リン（Ｐ）またはヒ素（Ａｓ）あるいはその両方などを含み得る。トンネル障壁１０６の（たとえば、「Ｘ」軸に沿った）長さが、シリコン・ベースのジョセフソン接合または量子ビット・デバイス１００あるいはその両方の機能に応じて変動し得ることを当業者は理解されよう。たとえば、トンネル障壁１０６の（たとえば、「Ｘ」軸に沿った）長さは、３０ｎｍ以上かつ１，０００ｎｍ以下であり得る（たとえば、１００ｎｍから３００ｎｍ）。同様に、トンネル障壁１０６の（たとえば、「Ｙ」軸に沿った）厚さは、シリコン・ベースのジョセフソン接合または量子ビット・デバイス１００あるいはその両方の機能に応じて変動し得る。たとえば、トンネル障壁１０６（たとえば、「Ｙ」軸に沿った）厚さは、０．５ｎｍ以上かつ３００ｎｍ以下であり得る。

トンネル障壁１０６が第１の超伝導シリコン電極１０２と第２の超伝導シリコン電極１０４との間に位置するように、第２の超伝導シリコン電極１０４がトンネル障壁１０６上に配置され得る。１つまたは複数の実施形態では、第２の超伝導シリコン電極１０４は、第１の超伝導シリコン電極１０２と同一またはほぼ同一の組成を有し得る。代替として、１つまたは複数の実施形態では、第２の超伝導シリコン電極１０４は、第１の超伝導シリコン電極１０２とは異なる組成を有し得る。

たとえば、第２の超伝導シリコン電極１０４は、レーザ・ドープ結晶シリコン材料を含み得る。たとえば、１つまたは複数のドーパントが、超伝導性を促進するために１つまたは複数のレーザ・ドーピング・プロセスを介してシリコン材料の一部に組み込まれ得る。第２の超伝導シリコン電極１０４内に含まれ得る例示的ドーパントは、限定はしないが、ホウ素またはガリウムあるいはその組合せなどを含み得る。１つまたは複数の実施形態では、第２の超伝導シリコン電極１０４は、たとえば４Ａｔ％以上から４０Ａｔ％以下までの範囲のドーパントの活性濃度を有し得る（たとえば、第１の超伝導電極１０２がホウ素ドーパントを含む場合、少なくとも４Ａｔ％から１１Ａｔ％、または第１の超伝導電極１０２がガリウム・ドーパントを含む場合、少なくとも１０Ａｔ％から４０Ａｔ％、あるいはその両方）。様々な実施形態では、第２の超伝導シリコン電極１０４の臨界温度は、たとえば、５００ｍＫ以上から６Ｋ以下の範囲に及び得る（たとえば、第２の超伝導電極１０４がホウ素ドーパントを含む場合、５００ｍＫから６００ｍＫ、または第２の超伝導電極１０４がガリウム・ドーパントを含む場合、５Ｋから６Ｋ、あるいはその両方）

第２の超伝導シリコン電極１０４の（たとえば、「Ｘ」軸に沿った）長さが、シリコン・ベースのジョセフソン接合または量子ビット・デバイス１００あるいはその両方の機能に応じて変動し得ることを当業者は理解されよう。たとえば、第２の超伝導シリコン電極１０４の（たとえば、「Ｘ」軸に沿った）長さは、１０ｎｍ以上かつ数百ミクロン以下であり得る（たとえば、５００ｎｍから１，０００ｎｍ）。同様に、第２の超伝導シリコン電極１０４の（たとえば、「Ｙ」軸に沿った）厚さが、シリコン・ベースのジョセフソン接合または量子ビット・デバイス１００あるいはその両方の機能に応じて変動し得る。たとえば、第２の超伝導シリコン電極１０４の（たとえば、「Ｙ」軸に沿った）厚さは、５ｎｍ以上かつ５００ｎｍ以下であり得る（たとえば、１０ｎｍから５０ｎｍ）。

１つまたは複数の実施形態では、１つまたは複数の分離層１１０が、第１の超伝導シリコン電極１０２、トンネル障壁１０６、または第２の超伝導シリコン電極１０４、あるいはその組合せに隣接し得る。１つまたは複数の分離層１１０は１つまたは複数の絶縁体材料を含み得、かつ／あるいはシリコン・ベースのジョセフソン接合を隣接するハードウェアおよび／またはデバイス（たとえば、隣接する量子ビット・デバイス１００）から電気的に分離し得る。様々な実施形態では、１つまたは複数の分離層１１０は真性シリコンを含み得、またはトンネル障壁１０６と同一の製造ステップ内で堆積され得、あるいはその両方であり得る。１つまたは複数の分離層１１０または半導体基板１０８の少なくとも一部あるいはその両方が、（たとえば、図１Ａで太字の破線で示される）分離領域１１２を画定し得る。図１Ａに示されるように、１つまたは複数の実施形態では、半導体基板１０８、トンネル障壁１０６、または分離層１１０、あるいはその組合せは、同一またはほぼ同一の材料（たとえば、真性シリコン）を含み得る。

図１Ａに示されるように、第１の金属接点１１４または第２の金属接点１１６あるいはその両方が分離領域１１２に隣接して（たとえば、第１の超伝導シリコン電極１０２、トンネル障壁１０６、または第２の超伝導シリコン電極１０４あるいはその組合せが、積み重ねられた垂直配向に配置される場合、分離領域１１２の上端に）配置され得る。第２の金属接点１１６は、第２の超伝導シリコン電極１０４に動作可能に結合され（たとえば、直に接触し）得る。さらに、第１の金属接点１１４は、普通なら、第１の超伝導シリコン電極１０２に動作可能に結合される分離領域１１２の一部となるはずのものを貫いて延び得る。第１の金属接点１１４または第２の金属接点１１６あるいはその両方は、限定はしないが、アルミニウム（Ａｌ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、バナジウム（Ｖ）、スズ（Ｓｂ）、または鉛（Ｐｂ）、あるいはそれらの組合せなどの導電性超伝導体を含み得る。

図１Ｂは、図１Ａに示される量子ビット・デバイス１００の上面図を示し、かつ／あるいは「Ｚ」軸に沿った量子ビット・デバイス１００の特徴のうちの１つまたは複数の例示的配置および／または構造的構成を示す。図１Ａまたは図１Ｂあるいはその両方は、半導体基板１０８上に配置された単一のジョセフソン接合を備える量子ビット・デバイスを示すが、量子ビット・デバイス１００のアーキテクチャがそのように限定されるわけでない。たとえば、複数のジョセフソン接合（たとえば、複数の第１の超伝導シリコン電極１０２、トンネル障壁１０６、または第２の超伝導シリコン電極１０４、あるいはその組合せ）を備える量子ビット・デバイス１００も想定される。たとえば、１つまたは複数の量子ビット・デバイス１００は、（たとえば、図１Ａまたは図１Ｂに示される）本明細書で説明される特徴を含み、半導体基板１０８上で互いに隣接して配置される複数のジョセフソン接合を備え得る。

図２は、本明細書で説明される１つまたは複数の実施形態による、製造の第１の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。製造の第１の段階の間に、１つまたは複数のレジスト・マスク２０２が、１つまたは複数の堆積プロセスを介して半導体基板１０８上に堆積し得る。レジスト・マスク２０２の（たとえば、「Ｙ」軸に沿った）厚さは、たとえば、１００以上から１，０００ｎｍ以下の範囲で変動し得る（たとえば、１００ｎｍから３００ｎｍ）。半導体基板１０８の露出した（たとえば、レジスト・マスク２０２で覆われていない）領域が、シリコン・ベースのジョセフソン接合の１つまたは複数の境界を画定し得る。

図３は、本明細書で説明される１つまたは複数の実施形態による、製造の第２の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。製造の第２の段階の間に、第１の超伝導シリコン電極１０２が形成され得、またはレジスト・マスク２０２が除去され得、あるいはその両方であり得る。

１つまたは複数の実施形態では、半導体基板１０８の露出した（たとえば、レジスト・マスク２０２で覆われていない）領域に１つまたは複数のレーザ・ドーピング・プロセスが施され、第１の超伝導シリコン電極１０２が形成され得る。たとえば、露出した領域に１つまたは複数のレーザ・ドーピング・プロセスが施されて、ホウ素ドーパントが打ち込まれ、第１の超伝導シリコン電極１０２が形成され得る。１つまたは複数の実施形態では、（たとえば、１つまたは複数のエッチング・プロセスを介して）半導体基板１０８の露出した領域内にトレンチをエッチングすることにより、第１の超伝導シリコン電極１０２が形成され得る。その後で、エピタキシャル・シリコン・ドーパント材料（たとえば、Ｓｉ：Ｇａ、Ｓｉ：Ｇｅ、またはＧｅ、あるいはその組合せ）などのエピタキシャル・シリコン材料が、１つまたは複数のエピタキシャル成長プロセスを介してトレンチ内に選択的に堆積し得る。第１の超伝導シリコン電極１０２が１つまたは複数のエピタキシャル成長プロセスを介して成長する場合、第１の超伝導シリコン電極１０２の（たとえば、「Ｙ」軸に沿った）厚さが、１つまたは複数のＣＭＰプロセスを介して画定され得る。１つまたは複数のエッチング・プロセスを介してレジスト・マスク２０２が除去され得る。

図４は、本明細書で説明される１つまたは複数の実施形態による、製造の第３の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。製造の第３の段階の間に、１つまたは複数のシリコン層４０２が、１つまたは複数の堆積プロセスまたはエピタキシャル成長プロセスあるいはその両方を介して、第１の超伝導電極１０２または半導体基板１０８あるいはその両方に堆積し得る。１つまたは複数の実施形態では、１つまたは複数のシリコン層４０２が、１つまたは複数のエピタキシャル成長プロセスを介して低温で（たとえば分子線エピタキシ（「ＭＢＥ」）によって、たとえば摂氏５００度（℃）未満の温度で）堆積し得る。

１つまたは複数の実施形態では、その後で、１つまたは複数のシリコン層４０２は、トンネル障壁１０６または１つもしくは複数の分離層１１０あるいはその両方を形成し得る。それによって、１つまたは複数のシリコン層４０２の（たとえば、「Ｙ」軸に沿った）厚さが、トンネル障壁１０６、１つもしくは複数の分離層１１０、または第２の超伝導シリコン電極１０４、あるいはその組合せの所望の厚さに応じて変動し得る。たとえば、１つまたは複数のシリコン層４０２の（たとえば、「Ｙ」軸に沿った）厚さは、５ｎｍ以上から５００ｎｍ以下の範囲に及び得る（たとえば、２０ｎｍから５０ｎｍ）。

図５Ａまたは図５Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図５Ａは、製造の第４の段階の間の量子ビット・デバイス１００の断面図を示し、または図５Ｂは、製造の第４の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。製造の第４の段階の間に、１つまたは複数のレジスト・マスク２０２が、１つまたは複数の堆積プロセスを介して１つまたは複数のシリコン層４０２上に堆積し得る。１つまたは複数のシリコン層４０２の露出した（たとえば、レジスト・マスク２０２で覆われていない）領域が、第２の超伝導シリコン電極１０４の１つまたは複数の境界を画定し得る。

図６Ａまたは図６Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図６Ａは、製造の第５の段階の間の量子ビット・デバイス１００の断面図を示し、または図６Ｂは、製造の第５の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。製造の第５の段階の間に、第２の超伝導シリコン電極１０４が形成され得る。

１つまたは複数の実施形態では、１つまたは複数のシリコン層４０２の露出した（たとえば、レジスト・マスク２０２で覆われていない）領域に１つまたは複数のレーザ・ドーピング・プロセスが施され、第２の超伝導シリコン電極１０４が形成され得る。たとえば、露出した領域に１つまたは複数のレーザ・ドーピング・プロセスが施されて、ドーパント（たとえば、ホウ素）が打ち込まれ、第２の超伝導シリコン電極１０４が形成され得る。１つまたは複数の実施形態では、（たとえば、１つまたは複数のエッチング・プロセスを介して）１つまたは複数のシリコン層４０２の露出した領域内にトレンチをエッチングすることにより、第２の超伝導シリコン電極１０４が形成され得る。その後で、エピタキシャル・シリコン・ドーパント材料（たとえば、Ｓｉ：Ｇａ、Ｓｉ：Ｇｅ、またはＧｅ、あるいはその組合せ）などのエピタキシャル・シリコン材料が、１つまたは複数のエピタキシャル成長プロセスを介してトレンチ内に選択的に堆積し得る。第２の超伝導シリコン電極１０４が１つまたは複数のエピタキシャル成長プロセスを介して成長する場合、第２の超伝導シリコン電極１０４の（たとえば、「Ｙ」軸に沿った）厚さが、１つまたは複数のＣＭＰプロセスを介して画定され得る。

それによって、第２の超伝導シリコン電極１０４の形成が、１つまたは複数のシリコン層４０２の残りの部分から、トンネル障壁１０６または１つもしくは複数の分離層１１０あるいはその両方を画定し得る。たとえば、第１の超伝導シリコン電極１０２と第２の超伝導シリコン電極１０４との間に残る１つまたは複数のシリコン層４０２の部分が、トンネル障壁１０６であり得る。たとえば、トンネル障壁１０６は（たとえば、約２０ｍＫの臨界温度で誘電体として働き得る）真性シリコンを含み得る。さらに、第２の超伝導シリコン電極１０４およびトンネル障壁１０６に隣接して残る１つまたは複数のシリコン層４０２の部分が、１つまたは複数の分離層１１０であり得る。

１つまたは複数の実施形態では、トンネル障壁１０６となり得るシリコン層４０２の残りの部分が、通常の金属トンネル障壁１０６を形成するように（たとえば、ＰまたはＡｓあるいはその両方などで）ドープされ得る。たとえば、トンネル障壁１０６となり得るシリコン層４０２の残りの部分が、第２の超伝導シリコン電極１０４を形成し得るエピタキシャル成長プロセスの前にドープされ得る。

図７Ａまたは図７Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図７Ａは、製造の第６の段階の間の量子ビット・デバイス１００の断面図を示し、または図７Ｂは、製造の第６の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。製造の第６の段階の間に、１つまたは複数のレジスト・マスク２０２が、１つまたは複数のエッチング・プロセスを介して１つまたは複数の分離層１１０から除去され得る。

図８Ａまたは図８Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図８Ａは、製造の第７の段階の間の量子ビット・デバイス１００の断面図を示し、または図８Ｂは、製造の第７の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第７の段階の間に、１つまたは複数のレジスト・マスク２０２が、１つまたは複数の堆積プロセスを介して、１つもしくは複数の分離層１１０または第２の超伝導シリコン電極１０４あるいはその両方に堆積し得る。図８Ａまたは図８Ｂあるいはその両方に示されるように、レジスト・マスク２０２は、露出した１つまたは複数の分離層１１０の一部を残すように堆積し得る。さらに、１つまたは複数の分離層１１０の露出した部分（たとえば、レジスト・マスク２０２で覆われていない部分）が、（たとえば、図８Ａに示されるように）「Ｙ」軸に沿って第１の超伝導シリコン電極１０２の一部と位置合せされ得る。

図９Ａまたは図９Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図９Ａは、製造の第８の段階の間の量子ビット・デバイス１００の断面図を示し、または図９Ｂは、製造の第８の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第８の段階の間に、１つまたは複数の分離層１１０の露出した部分が（たとえば、ＲＩＥなどの１つまたは複数のエッチング・プロセスを介して）エッチング除去されて、第１の超伝導シリコン電極１０２まで延び得る、分離層１１０内の接触穴９０２が形成され得る。図９Ａまたは図９Ｂあるいはその両方に示されるように、接触穴９０２をエッチングすることにより、（たとえば、第１の超伝導シリコン電極１０２を以前に覆っていた分離層１１０の少なくとも一部を除去することによって）第１の超伝導シリコン電極１０２の一部が露出し得る。接触穴９０２をエッチングした後で、１つもしくは複数のレジスト・マスク２０２が（たとえば、１つまたは複数のエッチング・プロセスを介して）除去され得、または量子ビット・デバイス１００の露出面が（たとえば、ＤＨＦを使用して）洗浄され得、あるいはその両方であり得る。

図１０Ａまたは図１０Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１０Ａは、製造の第９の段階の間の量子ビット・デバイス１００の断面図を示し、または図１０Ｂは、製造の第９の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第９の段階の間に、１つまたは複数のレジスト・マスク２０２が、（たとえば、１つまたは複数のリフトオフ・プロセスを介して）第２の超伝導シリコン電極１０４または分離層１１０あるいはその両方の上にパターニングされ、量子ビット・デバイス１００のための１つまたは複数の金属接点の形成、ならびに／あるいは１つまたは複数のコンデンサおよび／または共振器の組込みが容易にされ得る。図１０Ａまたは図１０Ｂあるいはその両方に示されるように、第１の超伝導シリコン電極１０２または第２の超伝導シリコン電極あるいはその両方の少なくとも一部が、製造の第９の段階の間に堆積した１つまたは複数のレジスト・マスク２０２によって露出された（たとえば、覆われていない）ままとなり得る。

図１１Ａまたは図１１Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１１Ａは、製造の第１０の段階の間の量子ビット・デバイス１００の断面図を示し、または図１１Ｂは、製造の第１０の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第１０の段階の間に、導電性金属材料１１０２が、（たとえば、１つまたは複数の堆積プロセスを介して）量子ビット・デバイス１００または１つもしくは複数のレジスト・マスク２０２あるいはその両方の露出面上に堆積し得る。導電性金属材料１１０２を堆積させた後で、レジスト・マスク２０２と、レジスト・マスク２０２上に配置された導電性金属材料１１０２の部分が（たとえば、１つまたは複数のエッチング・プロセスを介して）除去され、（たとえば、図１Ａまたは図１Ｂあるいはその両方に示されるように）第１の金属接点１１４または第２の金属接点１１６あるいはその両方が形成され得る。それによって、導電性金属材料１１０２は、第１の金属接点１１４または第２の金属接点１１６あるいはその両方の中に含まれる同一の金属であり得る。図１１Ａに示されるように、導電性金属材料が第１の超伝導シリコン電極１０２上に堆積するように、導電性金属材料が接触穴９０２内に堆積し得る。導電性金属材料１１０２の（たとえば、「Ｙ」軸に沿った）厚さは、量子ビット・デバイス１００の機能、ならびに／あるいは第１の金属接点１１４および／または第２の金属接点１１６の構造的特徴に応じて変動し得ることを当業者は理解されよう。

図１２Ａまたは図１２Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、１つまたは複数の分離インプラントを備え得る、分離層１１０を有する例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１２Ａは、分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１２Ｂは、分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

１つまたは複数の実施形態では、１つまたは複数の分離インプラントが、１つもしくは複数のシリコン層４０２または半導体基板１０８あるいはその両方の１つまたは複数の部分内に組み込まれ、１つまたは複数の分離層１１０が形成され得る。例示的分離インプラントは、限定はしないが、カーボン、酸素、または窒素、あるいはその組合せなどを含み得る。たとえば、１つまたは複数の分離インプラントが、１つまたは複数のプラズマ浸漬プロセスを使用して、１つもしくは複数のシリコン層４０２または半導体基板１０８あるいはその両方の部分に組み込まれ得る。１つまたは複数の実施形態では、１つまたは複数の分離インプラントはカーボン・インプラントであり得、アセチレンまたはベンゼンあるいはその組合せなどが、１つまたは複数のプラズマ浸漬プロセスでカーボン源として使用され得る。１つまたは複数の分離インプラントは、１つまたは複数の分離層１１０の電気伝導率を抑制し得、それによって分離領域１１２を画定する。本明細書で説明される様々な実施形態によれば、分離インプラントを備える量子ビット・デバイス１００は、積み重ねられた垂直配向に配置された１つまたは複数のシリコン・ベースのジョセフソン接合を備え得る。さらに、分離インプラントを備える量子ビット・デバイス１００のトンネル障壁１０６は、本明細書で説明される様々な実施形態による誘電体材料または通常の金属材料を含み得る。

図１３は、本明細書で説明される１つまたは複数の実施形態による、製造の第１の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。製造の第１の段階の間に、キャップ層１３０２が（たとえば、１つまたは複数の堆積プロセスを介して）半導体基板１０８、１つもしくは複数の超伝導シリコン層１３０４、またはシリコン障壁層１３０６、あるいはその組合せを備える多層構造上に堆積し得る。キャップ層１３０２内に含まれる得る例示的材料は、限定はしないが、酸化シリコン、窒化シリコン、シリコン、またはＣＶＤカーボン、あるいはその組合せなどを含み得る。キャップ層１３０２の（たとえば、「Ｙ」軸に沿った）厚さは変動し得ることを当業者は理解されよう。たとえば、キャップ層１３０２の（たとえば、「Ｙ」軸に沿った）厚さは、５ｎｍ以上かつ５００ｎｍ以下であり得る（たとえば、３０ｎｍから１００ｎｍ）。

図１３に示されるように、シリコン障壁層１３０６が、（たとえば、半導体基板１０８上に配置された）ある超伝導シリコン層１３０４と、（たとえば、キャップ層１３０２に隣接して配置された）別の超伝導シリコン層１３０４との間に配置され得る。１つまたは複数の実施形態では、超伝導シリコン層１３０４は、後続の製造ステップで第１の超伝導シリコン電極１０２または第２の超伝導シリコン電極１０４あるいはその両方を構成することに進み得る。したがって、超伝導シリコン層１３０４は、本明細書で説明される様々な実施形態による第１の超伝導シリコン電極１０２または第２の超伝導シリコン電極１０４あるいはその両方と同一の材料を含み得る。さらに、１つまたは複数の実施形態では、本明細書で説明される１つまたは複数の実施形態による（たとえば、図２～図７Ｂに示される特徴による）１つまたは複数のレーザ・ドーピング・プロセス、エピタキシャル成長プロセス、またはエッチング・プロセスを介して多層構造が形成され得る。

図１４Ａまたは図１４Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第２の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１４Ａは、製造の第２の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１４Ｂは、製造の第２の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第２の段階の間に、１つまたは複数のレジスト層２０２が、（たとえば、１つまたは複数の堆積プロセスを介して）キャップ層１３０２上に堆積し得る。１つまたは複数の実施形態では、１つまたは複数のレジスト層２０２は、シリコン・ベースのジョセフソン接合の画定されるべき境界と位置合せされるキャップ層１３０２の一部を覆い得る。

図１５Ａまたは図１５Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第３の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１５Ａは、製造の第３の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１５Ｂは、製造の第３の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第３の段階の間に、キャップ層１３０２の露出した部分（たとえば、１つまたは複数のレジスト・マスク２０２で覆われていない部分）のうちの１つまたは複数が、１つまたは複数のエッチング・プロセスを介して（たとえば、希釈フッ化水素酸（「ＤＨＦ」）または酸素プラズマあるいはその両方を使用して）除去され得る。

図１６Ａまたは図１６Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第４の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１６Ａは、製造の第４の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１６Ｂは、製造の第４の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第４の段階の間に、１つまたは複数のレジスト層２０２が１つまたは複数のエッチング・プロセスを介して除去され、キャップ層１３０２の残りの部分が露出し得る。

図１７Ａまたは図１７Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第５の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１７Ａは、製造の第５の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１７Ｂは、製造の第５の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第５の段階の間に、キャップ層１３０２または（たとえば、１つまたは複数の超伝導シリコン層１３０４またはシリコン障壁層１３０６あるいはその両方を備える）多層スタックの１つもしくは複数の部分あるいはその両方に、１つまたは複数の分離インプラント源で第１のプラズマ浸漬１７０２が施され得る。たとえば、１つまたは複数の分離インプラントがカーボンである場合、キャップ層１３０２または多層スタックの１つもしくは複数の部分あるいはその両方に、アセチレンまたはベンゼンあるいはその両方などの１つまたは複数のカーボン源で第１のプラズマ浸漬１７０２が施され得る。図１７Ａまたは図１７Ｂあるいはその両方に示されるように、キャップ層１３０２または多層スタックの１つもしくは複数の部分あるいはその両方が、分離インプラント源（たとえば、アセチレンまたはベンゼンあるいはその両方などのカーボン源）で飽和され得る。

様々な実施形態では、第１のプラズマ浸漬１７０２が施される多層スタックの１つまたは複数の部分は、量子ビット・デバイス１００の分離領域１１２であり得る。それによって、第１のプラズマ浸漬１７０２は、量子ビット・デバイス１００内に含まれる１つまたは複数のジョセフソン接合の１つまたは複数の境界を画定し得る。たとえば、第１のプラズマ浸漬１７０２は、（たとえば、図１７Ａに示されるように）第１の超伝導シリコン電極１０２またはトンネル障壁１０６あるいはその両方の構造的境界を画定し得る。

図１８Ａまたは図１８Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第６の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１８Ａは、製造の第６の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１８Ｂは、製造の第６の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第６の段階の間に、分離インプラント源で飽和された量子ビット・デバイス１００の部分がアニーリング（たとえば、レーザ・アニーリング）され、分離インプラントが打ち込まれ（たとえば、かつ／または格子損傷が低減され）得る。たとえば、レーザ・アニールは照射領域内のシリコンを溶融し得、どれほどのシリコンを溶融することが望ましいかに基づいてパルシング時間が確立され得る。たとえば、１つまたは複数の実施形態では、分離領域１１２がアニーリング（たとえば、レーザ・アニーリング）され、分離領域１１２内の電気伝導率を抑制し得る１つまたは複数の分離層１１０が形成され得る。たとえば、様々な実施形態では、分離領域１１２が第５の段階でカーボン源によって飽和され、第６の段階でレーザ・アニーリングされて、１つまたは複数のカーボン分離インプラントが分離領域１１２内に打ち込まれ、１つまたは複数の分離層１１０が形成され得る。図１８Ａまたは図１８Ｂあるいはその両方に示されるように、キャップ層１３０２は、第６の段階の間に、超伝導シリコン層１３０４、トンネル障壁１０６、または第１の超伝導シリコン電極１０２、あるいはその組合せを分離インプラントで打ち込まれることから保護し得る。

図１９Ａまたは図１９Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第７の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図１９Ａは、製造の第７の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図１９Ｂは、製造の第７の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第７の段階の間に、１つまたは複数のレジスト層２０２が（たとえば、１つまたは複数の堆積プロセスを介して）キャップ層１３０２上に堆積し得る。１つまたは複数の実施形態では、１つまたは複数のレジスト層２０２は、第２の超伝導シリコン電極１０４の画定されるべき境界と位置合せされるキャップ層１３０２の一部を覆い得る。

図２０Ａまたは図２０Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第８の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２０Ａは、製造の第８の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図２０Ｂは、製造の第８の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示す。１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第８の段階の間に、キャップ層１３０２の露出した部分（たとえば、１つまたは複数のレジスト・マスク２０２で覆われていない部分）のうちの１つまたは複数が、１つまたは複数のエッチング・プロセスを介して（たとえば、ＤＨＦを使用して）除去され得る。その後で、１つまたは複数のレジスト・マスク２０２の残りの部分が除去され得る。それによって、キャップ層１３０２の残りの部分が、第２の超伝導シリコン電極１０４の画定されるべき場所の上に（たとえば、「Ｙ」軸に沿って）配置され得る。

図２１Ａまたは図２１Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第９の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２１Ａは、製造の第９の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図２１Ｂは、製造の第９の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示す。

１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第９の段階の間に、キャップ層１３０２または残りの超伝導シリコン層１３０４の１つもしくは複数の部分あるいはその両方に、１つまたは複数の分離インプラント源で第２のプラズマ浸漬２１０２が施され得る。たとえば、１つまたは複数の分離インプラントがカーボンである場合、キャップ層１３０２または超伝導シリコン層１３０４の１つもしくは複数の部分あるいはその両方に、アセチレンまたはベンゼンあるいはその両方などの１つまたは複数のカーボン源で第２のプラズマ浸漬２１０２が施され得る。図２１Ａまたは図２１Ｂあるいはその両方に示されるように、キャップ層１３０２または超伝導シリコン層１３０４の１つもしくは複数の部分あるいはその両方が、分離インプラント源（たとえば、アセチレンまたはベンゼンあるいはその両方などのカーボン源）で飽和され得る。様々な実施形態では、第２のプラズマ浸漬２１０２が施される超伝導シリコン層１３０４の１つまたは複数の部分が、量子ビット・デバイス１００の（たとえば、図２１Ａの太字の破線で示される）分離領域１１２を延長し得る。それによって、第２のプラズマ浸漬２１０２は、（たとえば、図２１Ａまたは図２１Ｂあるいはその両方に示されるように）第２の超伝導シリコン電極１０４の１つまたは複数の境界を画定し得る。

図２２Ａまたは図２２Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１０の段階の間の１つまたは複数の分離インプラントを備える例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２２Ａは、製造の第１０の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の断面図を示し、または図２２Ｂは、製造の第１０の段階の間の１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の上面図を示し、あるいはその両方であり得る。

１つまたは複数の分離インプラントを備える量子ビット・デバイス１００の製造の第１０の段階の間に、分離インプラント源で飽和された量子ビット・デバイス１００の部分がアニーリング（たとえば、レーザ・アニーリング）され、分離インプラントが打ち込まれ得る。たとえば、１つまたは複数の実施形態では、分離領域１１２がアニーリング（たとえば、レーザ・アニーリング）され、分離領域１１２内の電気伝導率を抑制し得る１つまたは複数の分離層１１０が形成され得る。たとえば、様々な実施形態では、分離領域１１２が第９の段階でカーボン源によって飽和され、第１０の段階でレーザ・アニーリングされて、１つまたは複数のカーボン分離インプラントが分離領域１１２内に打ち込まれ、１つまたは複数の分離層１１０が延長され得る。図２２Ａまたは図２２Ｂあるいはその両方に示されるように、キャップ層１３０２は、第１０の段階の間に、第２の超伝導シリコン電極１０４を分離インプラントで打ち込まれることから保護し得る。さらに、１つまたは複数の実施形態では、トンネル障壁１０６または第１の超伝導シリコン電極１０２あるいはその両方が、第１０の段階の間に分離インプラントで打ち込まれないままとなり得、製造の第９の段階の間の分離インプラント源の飽和の（たとえば、「Ｙ」軸に沿った）深さ、およびそれによって製造の第１０の段階の間の分離インプラント組込みの（たとえば、「Ｙ」軸に沿った）深さを制御する。

図２３Ａまたは図２３Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１１の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２３Ａは、製造の第１１の段階の間の量子ビット・デバイス１００の断面図を示し、または図２３Ｂは、製造の第１１の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方であり得る。

製造の第１１の段階の間に、１つまたは複数のレジスト・マスク２０２が、１つまたは複数の堆積プロセスを介して、１つまたは複数の分離層１１０またはキャップ層１３０２あるいはその両方に堆積し得る。図２３Ａまたは図２３Ｂあるいはその両方に示されるように、レジスト・マスク２０２は、露出した１つまたは複数の分離層１１０の一部を残すように堆積し得る。さらに、１つまたは複数の分離層１１０の露出した部分（たとえば、レジスト・マスク２０２で覆われていない部分）が、（たとえば、図２３Ａに示されるように）「Ｙ」軸に沿って第１の超伝導シリコン電極１０２の一部と位置合せされ得る。

図２４Ａまたは図２４Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１２の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２４Ａは、製造の第１２の段階の間の量子ビット・デバイス１００の断面図を示し、または図２４Ｂは、製造の第１２の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第１２の段階の間に、１つまたは複数の分離層１１０の露出した部分が（たとえば、ＲＩＥなどの１つまたは複数のエッチング・プロセスを介して）エッチング除去されて、第１の超伝導シリコン電極１０２まで延び得る、分離層１１０内の接触穴９０２が形成され得る。図９Ａまたは図９Ｂあるいはその両方に示されるように、接触穴９０２をエッチングすることにより、（たとえば、第１の超伝導シリコン電極１０２を以前に覆っていた分離層１１０またはトンネル障壁１０６あるいはその両方の少なくとも一部を除去することによって）第１の超伝導シリコン電極１０２の一部が露出し得る。接触穴９０２をエッチングした後で、１つもしくは複数のレジスト・マスク２０２が（たとえば、１つまたは複数のエッチング・プロセスを介して）除去され得、または量子ビット・デバイス１００の露出面が（たとえば、ＤＨＦを使用して）洗浄され得、あるいはその両方であり得る。

図２５Ａまたは図２５Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１３の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２５Ａは、製造の第１３の段階の間の量子ビット・デバイス１００の断面図を示し、または図２５Ｂは、製造の第１３の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。製造の第１３の段階の間に、キャップ層１３０２が（たとえば、ＲＩＥなどの１つまたは複数のエッチング・プロセスを介して）エッチング除去されて、第２の超伝導シリコン電極１０４が露出し得る。さらに、量子ビット・デバイス１００の露出面が（たとえば、ＤＨＦを使用して）洗浄され得る。

図２６Ａまたは図２６Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１４の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２６Ａは、製造の第１４の段階の間の量子ビット・デバイス１００の断面図を示し、または図２６Ｂは、製造の第１４の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第１４の段階の間に、１つまたは複数のレジスト・マスク２０２が、（たとえば、１つまたは複数のリフトオフ・プロセスを介して）第２の超伝導シリコン電極１０４または分離層１１０あるいはその両方の上にパターニングされ、量子ビット・デバイス１００のための１つまたは複数の金属接点の形成、ならびに／あるいは１つまたは複数のコンデンサおよび／または共振器の組込みが容易にされ得る。図２６Ａまたは図２６Ｂあるいはその両方に示されるように、第１の超伝導シリコン電極１０２または第２の超伝導シリコン電極あるいはその両方の少なくとも一部が、１つまたは複数のレジスト・マスク２０２によって露出された（たとえば、覆われていない）ままとなり得る。

図２７Ａまたは図２７Ｂあるいはその両方は、本明細書で説明される１つまたは複数の実施形態による、製造の第１５の段階の間の例示的で非限定的な量子ビット・デバイス１００の図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。図２７Ａは、製造の第１５の段階の間の量子ビット・デバイス１００の断面図を示し、または図２７Ｂは、製造の第１５の段階の間の量子ビット・デバイス１００の上面図を示し、あるいはその両方である。

製造の第１５の段階の間に、導電性金属材料１１０２が、（たとえば、１つまたは複数の堆積プロセスを介して）量子ビット・デバイス１００または１つもしくは複数のレジスト・マスク２０２あるいはその両方の露出面上に堆積し得る。導電性金属材料１１０２を堆積させた後で、レジスト・マスク２０２と、レジスト・マスク２０２上に配置された導電性金属材料１１０２の部分が（たとえば、１つまたは複数のエッチング・プロセスを介して）除去され、（たとえば、図１２Ａまたは図１２Ｂあるいはその両方に示されるように）第１の金属接点１１４または第２の金属接点１１６あるいはその両方が形成され得る。それによって、導電性金属材料１１０２は、第１の金属接点１１４または第２の金属接点１１６あるいはその両方の中に含まれる同一の金属であり得る。図２７Ａに示されるように、導電性金属材料が第１の超伝導シリコン電極１０２上に堆積するように、導電性金属材料が接触穴９０２内に堆積し得る。導電性金属材料１１０２の（たとえば、「Ｙ」軸に沿った）厚さは、量子ビット・デバイス１００の機能、ならびに／あるいは第１の金属接点１１４および／または第２の金属接点１１６の構造的特徴に応じて変動し得ることを当業者は理解されよう。

図２８は、本明細書で説明される１つまたは複数の実施形態による、１つまたは複数のシリコン・ベースのジョセフソン接合を備える１つまたは複数の量子ビット・デバイス１００の製造を容易にし得る例示的で非限定的な方法２８００の流れ図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。

２８０２で、方法２８００は、半導体基板１０８の一部をドープして、第１の超伝導電極（たとえば、第１の超伝導シリコン電極１０２）を形成することを含み得る。たとえば、２８０２でのドーピングは、少なくとも図３に示される製造の第２の段階に従って実施され得る。たとえば、第１の超伝導電極は第１の超伝導シリコン電極１０２であり得、またはドーピングは、本明細書で説明される１つまたは複数の実施形態による１つまたは複数のレーザ・ドーピング・プロセスを含み得、あるいはその両方であり得る。

２８０４で、方法２８００は、エピタキシャル成長プロセスを介して第１の超伝導電極上にシリコン層を堆積させて、トンネル障壁１０６を形成することを含み得る。たとえば、２８０４での堆積は、少なくとも図４に示される製造の第３の段階に従って実施され得る。たとえば、１つまたは複数の実施形態では、２８０４での堆積は、ゼロ付近の温度で量子ビット・デバイス１００の動作中にシリコン・ベースのジョセフソン接合の誘電体トンネル障壁１０６として働き得る真性シリコンの層を成長させ得る。別の例では、２８０４での堆積は、堆積したシリコン層の１つまたは複数の部分をドープして、本明細書で説明される１つまたは複数の実施形態による通常の金属トンネル障壁１０６を形成することをさらに含み得る。

２８０６で、方法２８００は、トンネル障壁１０６の１つまたは複数の部分をドープして、第２の超伝導電極（たとえば、第２の超伝導シリコン電極１０４）を形成し、ジョセフソン接合を形成することを含み得る。たとえば、２８０６でのドーピングは、少なくとも図６Ａまたは図６Ｂあるいはその両方に示される製造の第５の段階に従って実施され得る。たとえば、第２の超伝導電極は第２の超伝導シリコン電極１０４であり得、またはドーピングは、本明細書で説明される１つまたは複数の実施形態による１つまたは複数のレーザ・ドーピング・プロセスを含み得、あるいはその両方であり得る。様々な実施形態では、方法２８００によって形成されたジョセフソン接合は、超伝導シリコン電極を備えるシリコン・ベースのジョセフソン接合であり得る。さらに、超伝導シリコン電極は垂直配向で積み重ねられ得る。さらに、１つまたは複数の実施形態では、トンネル障壁１０６は、真性シリコンを含む誘電体トンネル障壁であり得る。

図２９は、本明細書で説明される１つまたは複数の実施形態による、１つまたは複数の分離インプラントを含み得る１つまたは複数の分離層１１０を介して電気的に分離される１つまたは複数のシリコン・ベースのジョセフソン接合を備える１つまたは複数の量子ビット・デバイス１００の製造を容易にし得る例示的で非限定的な方法２９００の流れ図を示す。簡潔のために、本明細書で説明される他の実施形態で利用される同様の要素の反復的な説明は省略される。

２９０２で、方法２９００は、半導体基板１０８の一部をドープして、第１の超伝導電極（たとえば、第１の超伝導シリコン電極１０２）を形成することを含み得る。たとえば、２９０２でのドーピングは、少なくとも図３に示される製造の第２の段階に従って実施され得る。たとえば、第１の超伝導電極は第１の超伝導シリコン電極１０２であり得、またはドーピングは、本明細書で説明される１つまたは複数の実施形態による１つまたは複数のレーザ・ドーピング・プロセスを含み得、あるいはその両方であり得る。

２９０４で、方法２９００は、エピタキシャル成長プロセスを介して第１の超伝導電極上にシリコン層を堆積させて、トンネル障壁１０６を形成することを含み得る。たとえば、２９０４での堆積は、少なくとも図４に示される製造の第３の段階に従って実施され得る。たとえば、１つまたは複数の実施形態では、２９０４での堆積は、ゼロ付近の温度で量子ビット・デバイス１００の動作中にシリコン・ベースのジョセフソン接合の誘電体トンネル障壁１０６として働き得る真性シリコンの層を成長させ得る。別の例では、２９０４での堆積は、堆積したシリコン層の１つまたは複数の部分をドープして、本明細書で説明される１つまたは複数の実施形態による通常の金属トンネル障壁１０６を形成することをさらに含み得る。

２９０６で、方法２９００は、トンネル障壁１０６の１つまたは複数の部分をドープして、第２の超伝導電極（たとえば、第２の超伝導シリコン電極１０４）を形成し、ジョセフソン接合を形成することを含み得る。たとえば、２８０６でのドーピングは、少なくとも図６Ａまたは図６Ｂあるいはその両方に示される製造の第５の段階に従って実施され得る。たとえば、第２の超伝導電極は第２の超伝導シリコン電極１０４であり得、またはドーピングは、本明細書で説明される１つまたは複数の実施形態による１つまたは複数のレーザ・ドーピング・プロセスを含み得、あるいはその両方であり得る。様々な実施形態では、方法２９０６で形成されたジョセフソン接合は、図１３に示される多層スタックなどの多層スタック構造であり得、１つまたは複数の後続の製造工程は、ジョセフソン接合の１つまたは複数の構造的特徴をさらに画定し得、または分離インプラントの組込みを介してジョセフソン接合を電気的に分離し得、あるいはその両方であり得る。

２９０８で、方法２９００は、第１の超伝導電極（たとえば、第１の超伝導シリコン電極１０２）、トンネル障壁１０６、および第２の超伝導電極（たとえば、第２の超伝導シリコン電極１０４）の部分への１つまたは複数の分離インプラントのプラズマ浸漬を通じて、ジョセフソン接合からの分離領域１１２を形成することを含み得る。たとえば、２９０８での分離領域の形成は、図１７Ａから２２Ｂで示される製造の第５から第１０の段階に従って実施され得る。たとえば、２９０８での分離領域の形成は、本明細書で説明される１つまたは複数の実施形態による、１つまたは複数のプラズマ浸漬プロセスまたはアニーリング・プロセスあるいはその両方を含み得る。

２９１０で、方法２９００は、第１の超伝導電極（たとえば、第１の超伝導シリコン電極１０２）に延び得る接触穴９０２を分離領域１１２内に形成することを含み得る。たとえば、接触穴９０２を形成することは、図２３Ａから２４Ｂに示される製造の第１１から第１２の段階に従って実施され得る。

２９１２で、方法２９００は、第１の金属層（たとえば、導電性金属材料１１０２）を接触穴９０２内に堆積させて、第１の超伝導電極（たとえば、第１の超伝導シリコン電極１０２）に動作可能に結合された第１の金属接点１１４を形成することを含み得る。たとえば、２９１２での第１の金属接点１１４の形成は、図２６Ａ～図２７Ｂまたは図１２Ａ～図１２Ｂあるいはその両方に示される製造の第１４の段階または第１５の段階あるいはその両方に従って実施され得る。

２９１４で、方法２９００は、第２の金属層（たとえば、導電性金属材料１１０２）を第２の超伝導電極（たとえば、第２の超伝導シリコン電極１０４）上に堆積させて、第２の超伝導電極（たとえば、第２の超伝導シリコン電極１０４）に動作可能に結合された第２の金属接点１１６を形成することを含み得る。たとえば、２９１４での第１の金属接点１１４の形成は、図２６Ａ～図２７Ｂまたは図１２Ａ～図１２Ｂあるいはその両方に示される製造の第１４の段階または第１５の段階あるいはその両方に従って実施され得る。

さらに、「または」という用語は、排他的な「または」（exclusive "or"）ではなく、包含的な「または」（inclusive "or"）を意味するものとする。すなわち、別段の指定がない限り、または文脈から明らかでない限り、「ＸがＡまたはＢを利用する」は、自然な包含的置換（natural inclusive permutation）のいずれかを意味するものとする。すなわち、ＸがＡを利用し、ＸがＢを利用し、またはＸがＡとＢの両方を利用する場合、「ＸがＡまたはＢを利用する」は、上記の例のいずれかの下で満たされる。さらに、本明細書および添付の図面で使用される冠詞「ａ」および「ａｎ」は一般に、別段に指定されていない限り、または単数形を対象とすることが文脈から明白でない限り、「１つまたは複数」を意味するように解釈されるべきである。本明細書では、「例」または「例示的」という用語あるいはその両方は、例、事例、または例示として働くことを意味するように利用される。疑念を避けるために、本明細書で開示される主題は、そのような例によって限定されない。さらに、「例」または「例示的」あるいはその両方として本明細書で説明される任意の態様または設計は、他の態様または設計よりも好ましい、または有利なものとして必ずしも解釈されず、当業者に知られている同等の例示的構造および技術を除外することを意味しない。

もちろん、本開示を説明するために、構成要素、製品、または方法のあらゆる考えられる組合せを説明することは不可能ではないが、本開示の多くの別の組合せおよび順列が可能であることを当業者は理解し得る。さらに、「含む」、「有する」、「所有する」などの用語が詳細な説明、特許請求の範囲、付録、および図面で使用される範囲で、そのような用語は、請求項で遷移語として利用されるときに「含む（comprising）」が解釈されるので、「含む」と同様に包含的であるものとする。例示のために様々な実施形態の説明が提示されたが、説明は、網羅的なものではなく、開示される実施形態に限定されないものとする。記載の実施形態の範囲および思想から逸脱することなく、多くの変更および変形が当業者には明らかとなるであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に勝る実際の適用または技術的改良を最良に説明し、あるいは当業者が本明細書で開示される実施形態を理解することを可能にするために選ばれたものである。

Claims (20)

1. ２つの垂直に積み重ねられた超伝導シリコン電極の間に配置されたトンネル障壁を含むジョセフソン接合
   を備える装置。
2. 前記２つの垂直に積み重ねられた超伝導シリコン電極が、ホウ素、ガリウム、およびゲルマニウムからなるグループから選択された少なくとも１つのドーパントでドープされたシリコンを含む、請求項１に記載の装置。
3. 前記少なくとも１つのドーパントがホウ素であり、前記２つの垂直に積み重ねられた超伝導シリコン電極がそれぞれ、４原子百分率超のホウ素かつ１１原子百分率以下のホウ素を含む請求項２に記載の装置。
4. 前記２つの垂直に積み重ねられた超伝導シリコン電極からの第１の超伝導シリコン電極に動作可能に結合された第１の金属接点と、
   前記２つの垂直に積み重ねられた超伝導シリコン電極からの第２の超伝導シリコン電極に動作可能に結合された第２の金属接点と、
   分離層であって、前記分離層が前記第２の金属接点から前記第１の金属接点を電気的に分離するように前記トンネル障壁上に配置され、シリコン内のカーボン打込みを含む、前記分離層と
   をさらに備える、請求項１ないし３のいずれか一項に記載の装置。
5. 前記２つの垂直に積み重ねられた超伝導シリコン電極からの第１の超伝導シリコン電極に動作可能に結合された第１の金属接点と、
   前記２つの垂直に積み重ねられた超伝導シリコン電極からの第２の超伝導シリコン電極に動作可能に結合された第２の金属接点と、
   分離層であって、前記分離層が前記第２の金属接点から前記第１の金属接点を電気的に分離するように前記トンネル障壁上に配置され、真性シリコンを含む、前記分離層と
   をさらに備える、請求項１ないし４のいずれか一項に記載の装置。
6. 前記トンネル障壁が、リンおよびヒ素からなるグループから選択された少なくとも１つのドーパントでドープされる、請求項１ないし５のいずれか一項に記載の装置。
7. 前記トンネル障壁が真性結晶シリコンを含む、請求項１ないし６のいずれか一項に記載の装置。
8. ２つの超伝導シリコン電極の間に配置された誘電体トンネル障壁を含むジョセフソン接合
   を備える装置。
9. 前記２つの超伝導シリコン電極が、ホウ素、ゲルマニウム、およびガリウムからなるグループから選択された少なくとも１つのドーパントでドープされたシリコンを含む、請求項８に記載の装置。
10. 前記少なくとも１つのドーパントがホウ素であり、前記２つの超伝導シリコン電極がそれぞれ、４原子百分率超のホウ素かつ１１原子百分率以下のホウ素を含む、請求項９に記載の装置。
11. 前記２つの超伝導シリコン電極からの第１の超伝導シリコン電極に動作可能に結合された第１の金属接点と、
    前記２つの超伝導シリコン電極からの第２の超伝導シリコン電極に動作可能に結合された第２の金属接点と、
    分離層であって、前記分離層が前記第２の金属接点から前記第１の金属接点を電気的に分離するように前記誘電体トンネル障壁上に配置され、シリコン内のカーボン打込みを含む、前記分離層と
    をさらに備える、請求項８ないし１０のいずれか一項に記載の装置。
12. 前記２つの超伝導シリコン電極からの第１の超伝導シリコン電極に動作可能に結合された第１の金属接点と、
    前記２つの超伝導シリコン電極からの第２の超伝導シリコン電極に動作可能に結合された第２の金属接点と、
    分離層であって、前記分離層が前記第２の金属接点から前記第１の金属接点を電気的に分離するように前記誘電体トンネル障壁上に配置され、真性シリコンを含む、前記分離層と
    をさらに備える、請求項８ないし１１のいずれか一項に記載の装置。
13. 前記誘電体トンネル障壁が真性結晶シリコンを含む、請求項８ないし１２のいずれか一項に記載の装置。
14. 前記２つの超伝導シリコン電極および前記誘電体トンネル障壁が、誘電体基板上に垂直に積み重ねられる、請求項８ないし１３のいずれか一項に記載の装置。
15. シリコン基板の一部をドープして、第１の超伝導電極を形成することと、
    エピタキシャル成長プロセスを介して前記第１の超伝導電極上にシリコン層を堆積させて、トンネル障壁を形成することと、
    前記トンネル障壁の一部をドープして、第２の超伝導電極を形成し、ジョセフソン接合を形成することと
    を含む方法。
16. 前記シリコン基板の前記一部をドープすることによって加えられる第１のドーパントと、前記シリコン層の前記一部をドープすることによって加えられる第２のドーパントとが、ホウ素、ガリウム、およびゲルマニウムからなるグループから選択された少なくとも１つのメンバである、請求項１５に記載の方法。
17. 前記第１の超伝導電極、前記トンネル障壁、および前記第２の超伝導電極の部分への分離インプラントのプラズマ浸漬を通じて、前記ジョセフソン接合からの分離領域を形成すること
    をさらに含む、請求項１５または１６に記載の方法。
18. 前記第１の超伝導電極に延びる接触穴を前記分離領域内に形成することと、
    第１の金属層を前記接触穴内に堆積させて、前記第１の超伝導電極に動作可能に結合された第１の金属接点を形成することと、
    第２の金属層を前記第２の超伝導電極上に堆積させて、前記第２の超伝導電極に動作可能に結合された第２の金属接点を形成することと
    をさらに含む、請求項１７に記載の方法。
19. 前記シリコン基板の非ドープ部分および前記シリコン層の非ドープ部分が、前記ジョセフソン接合に隣接する分離領域を画定する、請求項１５ないし１８のいずれか一項に記載の方法。
20. 前記第１の超伝導電極に延びる接触穴を前記分離領域内に形成することと、
    第１の金属層を前記接触穴内に堆積させて、前記第１の超伝導電極に動作可能に結合された第１の金属接点を形成することと、
    第２の金属層を前記第２の超伝導電極上に堆積させて、前記第２の超伝導電極に動作可能に結合された第２の金属接点を形成することと
    をさらに含む、請求項１９に記載の方法。

Images