JP2023509419A - カルコゲナイド材料のための保護シーラント及びそれを形成するための方法 - Google Patents

カルコゲナイド材料のための保護シーラント及びそれを形成するための方法 Download PDF

Info

Publication number
JP2023509419A
JP2023509419A JP2022540312A JP2022540312A JP2023509419A JP 2023509419 A JP2023509419 A JP 2023509419A JP 2022540312 A JP2022540312 A JP 2022540312A JP 2022540312 A JP2022540312 A JP 2022540312A JP 2023509419 A JP2023509419 A JP 2023509419A
Authority
JP
Japan
Prior art keywords
etching
liner
depositing
chalcogenide
chalcogenide material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022540312A
Other languages
English (en)
Inventor
ファレル エム. グッド
ロバート ケー. グラブス
グルプリート エス. ルガーニ
Original Assignee
マイクロン テクノロジー,インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー,インク. filed Critical マイクロン テクノロジー,インク.
Publication of JP2023509419A publication Critical patent/JP2023509419A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

製造プロセスの後続の動作中又はその段階中の破損からストレージ素子材料などの材料を保護するライナを形成する技法が説明される。このライナは、強結合又は弱結合を使用して材料(例えば、カルコゲナイド材料)に結合され得る。いくつかの場合では、シーラント材料は、直前にエッチングされた材料に対する後続のエッチング動作による破損を防止するために、製造プロセスのエッチング段階中に堆積され得る。

Description

[クロスリファレンス]
本特許出願は、2019年12月31日に出願されたGood等による「PROTECTIVE SEALANT FOR CHALCOGENIDE MATERIAL AND METHODS FOR FORMING THE SAME」という名称の米国特許出願第16/731,963号の利益を主張するものであり、当該米国特許出願は本願の譲受人に譲渡され、参照によりその全体が本明細書に明白に組み込まれる。
以下は、少なくとも1つのメモリデバイスを含む1つ又は複数のシステムに一般に関し、より詳しくはカルコゲナイド材料のための保護シーラント及びそれを形成するための方法に関する。
メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、デジタルディスプレイなどの様々な電子デバイスにおいて情報を格納するために広く使用される。メモリデバイスの異なる状態をプログラムすることによって、情報が格納される。例えば、二値デバイスは、論理「1」又は論理「0」によって示されることが多い2つの状態のうちの一方を格納することが非常に多い。他のデバイスでは、3つ以上の状態が格納される場合がある。格納情報にアクセスするために、デバイスのコンポーネントがメモリデバイスにおける少なくとも1つの格納状態を読み出してもよく、又は感知してもよい。情報を格納するために、デバイスのコンポーネントは、メモリデバイスに状態を書き込んでもよく、又はプログラムしてもよい。
磁気ハードディスク、ランダムアクセスメモリ(RAM)、読出し専用メモリ(ROM)、動的RAM(DRAM)、同期型動的RAM(SDRAM)、強誘電性RAM(FeRAM)、磁気RAM(MRAM)、抵抗変化型RAM(RRAM)、フラッシュメモリ、相変化メモリ(PCM)、他のカルコゲナイド系メモリ、その他などを含む様々な種類のメモリデバイスが存在する。メモリデバイスは、揮発性であっても、不揮発性であってもよい。
メモリデバイスの改良は、一般に、指標の中でもとりわけ、メモリセル密度増加、読出し/書込み速度増加、信頼性増加、データ保持増加、電力消費減少、又は製造コスト減少を含み得る。メモリアレイ容量の節約、メモリセル密度増加、又はメモリアレイの総電力使用量削減のための解決策が望まれる場合がある。
本明細書に記載するような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイと、それを形成するための方法の実施例を示す図である。 本明細書で開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する例示のメモリアレイと、それを形成するための方法の図である。 本明細書で開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する例示のメモリアレイと、それを形成するための方法の図である。 本明細書で開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する例示のメモリアレイと、それを形成するための方法の図である。 本明細書で開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する例示のメモリアレイと、それを形成するための方法の図である。 本明細書で開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する例示のメモリアレイと、それを形成するための方法の図である。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する強結合ケースの実施例と、それを形成するための方法とを示す図である。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する弱結合ケースの実施例と、それを形成するための方法とを示す図である。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する方法と、それを形成するための方法とを示すフローチャートである。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する方法と、それを形成するための方法とを示すフローチャートである。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する方法と、それを形成するための方法とを示すフローチャートである。 本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する方法と、それを形成するための方法とを示すフローチャートである。
いくつかのメモリデバイスは、データを格納するために、メモリセルのストレージコンポーネントとして機能するカルコゲナイド材料を含み得る。メモリデバイスの部品のサイズが小さくなるにつれて、いくつかの材料に対するエッチングによって引き起こされる破損が、それらの材料の性能に影響を及ぼし始める場合がある。例えば、データを格納する際のメモリセルの有効度は、破損がない、又はアクティブなメモリセル中のカルコゲナイド材料の量に関係し得る。カルコゲナイド材料の側壁がエッチング動作を使用して露出された後、後続の工程(電極材料のエッチング、洗浄段階、堆積段階、又は曝気など)は、カルコゲナイド材料を破損し、及び/又はカルコゲナイド材料でのの望ましくない化学的成分の混入を引き起こす場合があり、それにより、情報を格納するために有用なカルコゲナイド材料のバルク又はアクティブ材料の体積を減らす。より特定の実施例では、プロセスが材料の1マイクロメートルを破損した場合、破損を受けるバルク又はアクティブ材料の比率は、材料の合計サイズに基づく。材料のサイズが小さくなるにつれて、所与のプロセスによる破損を受けたバルク材料の比率が増加し得る。
製造プロセスの後続の動作中又はその段階中の破損からストレージ素子材料などの材料を保護するライナを形成する技法が説明される。このライナは、強結合又は弱結合を使用して材料(例えば、カルコゲナイド材料)に結合され得る。いくつかの場合では、シーラント材料は、直前にエッチングされた材料に対する後続のエッチング動作による破損を防止するために、製造プロセスのエッチング段階中に堆積され得る。
図1を参照して説明されるようなメモリアレイの文脈において、本開示の特徴が最初に説明される。図2A~図4を参照して説明されるようなメモリアレイ及び結合の場合の文脈において、本開示の特徴が説明される。本開示の上記及び他の特徴は、図5~図8を参照して説明されるようなカルコゲナイド材料のための保護シーラント及びそれを形成するための方法に関するフローチャートを参照して、更に例証及び説明される。
図1は、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ100(例えば、三次元(3D)メモリアレイ)の実施例と、それを形成するための方法とを示す。メモリアレイ100は、基板104上方に配置されたメモリセルの第1のアレイ又はデッキ105と、第1のアレイ又はデッキ105上部のメモリセルの第2のアレイ又はデッキ108とを含んでもよく、及び/又は更に多くのデッキがデッキ108の上部に繰り返されてもよい。
メモリアレイ100は、ワード線110(例えば、ワード線110-a及び110-b)と、デジット線115とを含み得る。第1のデッキ105及び第2のデッキ108のメモリセルのそれぞれは、1つ又は複数の自己選択型メモリセルを有してもよい。第1のデッキ105及び第2のデッキ108のメモリセルのそれぞれは、ゼロ個、1つ、又は複数のメモリセル(例えば、それぞれメモリセル125-a及びメモリセル125-b)を有し得る。図2に含まれるいくつかの要素に参照番号が付されており、他の対応要素には参照番号が付されていないが、図示された特徴の可視性及び明確性を高めるために、それらは同一であったり、又は類似していると理解される。
第1のデッキ105のメモリセルは、第1の電極120-a、メモリセル125-a(例えば、カルコゲナイド材料を含む)、及び第2の電極130-aを含み得る。加えて、第2のデッキ108のメモリセルは、第1の電極120-b、メモリセル125-b(例えば、カルコゲナイド材料を含む)、及び第2の電極130-bを含み得る。第1のデッキ105及び第2のデッキ108のメモリセルは、いくつかの実施例において、各デッキ105及び108の対応するメモリセルがビット線115又はワード線110を共有できるように、共通の導線を有してもよい。例えば、第2のデッキ108の第1の電極120-b及び第1のデッキ105の第2の電極130-aは、ビット線115が垂直方向に隣り合ったメモリセルによって共有されるように、ビット線115に結合され得る。メモリアレイ100が複数のデッキを含む場合、各デッキの上方又は下方にデコーダが配置され得る。例えば、デコーダは、第1のデッキ105の上方、及び第2のデッキ108の上方に配置され得る。いくつかの場合に、メモリセル125は、相変化メモリセル又は自己選択型メモリセルの例でもよい。
いくつかの実施例では、メモリセルは、メモリストレージ素子を含み得るセルに対して電気パルスを供給することによってプログラムされてもよい。このパルスは、第1のアクセス線(例えばワード線110)又は第2のアクセス線(例えばデジット線115)、若しくはそれらの組み合わせを介して供給されてもよい。いくつかの場合では、パルス供給時に、メモリセルの極性に応じて、イオンがメモリストレージ素子内で移動してもよい。それによって、メモリストレージ素子の第1の側部又は第2の側部に関するイオン又は原子の濃度が、第1のアクセス線と第2のアクセス線との間の電圧の極性に少なくとも部分的に基づいてもよい。いくつかの場合では、非対称形状のメモリストレージ素子が、より大きな面積を有する素子の一部におけるイオンをより密集させてもよい。メモリストレージ素子の特定の部分はより高い抵抗を有してもよく、それによってメモリストレージ素子の他の部分よりも高い閾値電圧を発生させてもよい。イオン移動の上記説明は、本明細書で説明される結果を実現するための自己選択型メモリセルの機構の一例を表す。機構のこの例は限定的であると考えられるべきではない。本開示は、本明細書で説明される結果を実現するための自己選択型メモリセルの機構の他の例も含む。
メモリアレイ100のアーキテクチャは、クロスポイントアーキテクチャと呼ばれる場合があり、いくつかの場合において、図1に図示されるように、メモリセルがワード線とビット線との間のトポロジ上の交差点に形成される。そのようなクロスポイントアーキテクチャは、他のメモリアーキテクチャと比べて、より安価な製作コストで比較的高密度のデータストレージを実現し得る。例えば、クロスポイントアーキテクチャは、他のアーキテクチャと比べてメモリセルの面積を縮小し、その結果、メモリセル密度が増加し得る。例えば、アーキテクチャは、4F2メモリセル面積を有してもよく、ここでFは、6F2メモリセル面積を有する他のアーキテクチャと比較して、三端子選択コンポーネントのものなど、最小の特徴サイズである。例えば、DRAMは、メモリセル毎の選択コンポーネントとしての、三端子デバイスであるトランジスタを使用してもよく、クロスポイントアーキテクチャよりも大きいメモリセル面積を有し得る。
図1の例は、2つのメモリデッキを示すが、他の構成も可能である。いくつかの実施例では、メモリセルの単一のメモリデッキが基板104の上方に構築されてもよく、これを二次元メモリと呼ぶ場合がある。いくつかの実施例では、三次元クロスポイントアーキテクチャと同様にして、メモリセルの3つ又4つのメモリデッキが構成されてもよい。
いくつかの実施例では、メモリデッキのうちの1つ又は複数は、カルコゲナイド材料を含むメモリセル125を含み得る。例えば、メモリセル125は、例えば、セレン(Se)、テルル(Te)、砒素(As)、アンチモン(Sb)、炭素(C)、ゲルマニウム(Ge)、及びケイ素(Si)の合金など、例えばカルコゲナイドガラスを含有し得る。いくつかの実施例において、セレン(Se)、砒素(As)、及びゲルマニウム(Ge)を主成分とするカルコゲナイド材料は、SAG合金と呼ばれる場合がある。いくつかの実施例では、SAG合金は、ケイ素(Si)又はインジウム(In)、若しくはその組み合わせを含んでもよく、そのようなカルコゲナイド材料は、それぞれ、SiSAG合金又はInSAG合金、若しくはその組み合わせで呼ばれ得る。いくつかの実施例では、カルコゲナイドガラスは、それぞれが原子又は分子形態の水素(H)、酸素(O)、窒素(N)、塩素(Cl)、又はフッ素(F)などの追加元素を含有してもよい。
いくつかの実施例では、カルコゲナイド材料を含むメモリセル125は、第1の電圧を印加することによって論理状態となるようにプログラムされ得る。一例として、特定のメモリセル125がプログラムされると、セル内の元素が分離し、イオン移動を引き起こす。イオンは、メモリセルに印加された電圧の極性に応じて、特定の電極に向かって移動し得る。例えば、メモリセル125において、イオンは、陰極に向かって移動し得る。その後、感知するセル両端に電圧を印加することによって、そのメモリセルが読み出され得る。読み出し動作中に見られる閾値電圧は、メモリセルにおけるイオンの分布と読み出されたパルスの極性とに基づき得る。他の実施例では、特定のメモリセル125が、電圧を使用してプログラムされている場合、構造相変化がセル材料において誘起される場合があり、そのセル材料を、結晶質又は非晶質のいずれかにする。メモリセル125は、非晶質メモリセルの高抵抗状態又は結晶質メモリセルの低抵抗状態のいずれかを感知するセルの両端に電圧を印加することによって読み出され得る。
いくつかの場合では、第1の電圧は、メモリセル125のアクセス動作の一部としてデコーダの第1の導電線に印加され得る。第1の電圧を印加すると、第1の導電線は、メモリセル125と関連付けられたアクセス線(例えば、ワード線110-a、ワード線110-b、又はビット線115)と結合され得る。例えば、第1の導電線は、第1の導電線とアクセス線との間で第1の方向に延在するデコーダのドープ物質に基づいてアクセス線と結合され得る。
いくつかの実施例では、第1の電圧は、デコーダの第1の導電線のアクセス線との結合に基づいてメモリセル125に印加され得る。デコーダは、第1の導電線とメモリセルのメモリアレイ100のアクセス線との間で、基板104の表面から離れる第1の方向で延在する1つ又は複数のドープ物質を含み得る。いくつかの場合では、デコーダは、基板104と結合され得る。
メモリセル125などの物質を、製造プロセスの後続の動作中又はその段階中の破損から保護するために、ライナがメモリアレイ100に形成され得る。このライナは、強結合又は弱結合を使用して材料(例えば、カルコゲナイド材料)に結合され得る。いくつかの場合では、シーラント材料は、直前にエッチングされた材料に対する後続のエッチング動作による破損を防止するために、製造プロセスのエッチング段階中に堆積され得る。
図2A~図2Eは、本明細書で開示されるような実施例による、積層メモリデバイスを形成するために実行され得る一連の工程又はプロセスの間の例示のメモリアレイ200-a、200-b、200-c、200-d、200-eの様々な図を示す。具体的には、図2A~図2Eにおいて、メモリアレイ構造におけるカルコゲナイドセル材料のための保護結合置換を形成する方法が示される。
メモリアレイ200の材料又は構成要素を形成するために、様々な技法が使用され得る。それらは、例えば、薄膜成長法の中でも特に、化学蒸着法(CVD)、金属有機化学気相成長(MOCVD)、物理蒸着法(PVD)、スパッタ堆積法、原子層堆積法(ALD)、又は分子線エピタキシ(MBE)を含み得る。材料は、例えば、化学エッチング(「ウェットエッチング」とも呼ばれる)、プラズマエッチング(「ドライエッチング」とも呼ばれる)、又は化学機械平坦化を含み得る多くの技法を使用して、除去され得る。
図示の明確性及び容易性のために示されていないが、特に列及び行ドライバ回路及びセンス増幅器回路の一部を形成する相補型金属酸化物半導体(CMOS)トランジスタなどの様々な周辺及び支持回路、及び、上述した列及び行を介してそのような回路をメモリアレイに接続するソケット及び配線を含み得る、図示されたアレイ構造が基板上に形成されることが理解されるであろう。更に、基板は、1つ又は複数のメモリアレイ、又はアレイの「デッキ」を含み得る。本明細書で使用される場合、基板という用語は、バルク半導体基板及び、その上に形成される集積構造を含む。
図2Aは、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ200-aの断面図と、それを形成するための方法とを示す。メモリアレイ200-aは、早期の処理ステップで形成された材料スタック205を含み得る。スタック205は、本明細書で説明されるように、最終的に複数のメモリセルを形成するように構成され得る。
材料スタック205は、スタック205の他の材料の上部及び隣り合って配置された複数の材料を含み得る。材料スタック205は、酸化物材料210、導体材料215、ラミナ材料220、下部電極材料225、カルコゲナイド材料230、上部電極材料235、及び1つ又は複数のハードマスク材料240を含み得る。
酸化物材料210は、材料スタック205の下部に配置され得る。いくつかの実施例では、酸化物材料210は、メモリセルと関連する基板の一例であり得る。酸化物材料210は誘電材料の一例であり得る。いくつかの実施例では、酸化物材料210は、ハードマスク(図示せず)上に形成され得る。
導体材料215は、1つ又は複数のメモリセル用のアクセス線として動作可能であってもよい。いくつかの実施例では、導体材料215は、メモリセルと関連するワード線の一例であり得る。導体材料215は、酸化物材料210と結合されてもよく、又は、いくつかの場合では、酸化物材料210の上方に配置され得る。導体材料215は、タングステン又は銅、若しくはその組み合わせを含み得る。いくつかの実施例では、材料215は導電線を形成するために使用され得る。
ラミナ材料220は、薄い金属ラミナの一例であり得る。ラミナ材料220は、導体材料215と結合されてもよく、又はその上方に配置されてもよい。
下部電極材料225は、カルコゲナイド材料230との導電体又は電気接点の一例であり得る。下部電極材料225は、ラミナ材料220とカルコゲナイド材料230との間に配置され得る。いくつかの実施例では、下部電極材料225は、導体材料215と結合され得る。そのような実施例では、ラミナ材料220は材料スタック205に存在しなくてもよい。いくつかの実施例では、下部電極材料225は、炭素系材料又は窒化物材料から形成され得る。いくつかの場合では、下部電極材料225は導体材料と呼ばれる場合がある。
カルコゲナイド材料230は、電圧がカルコゲナイド材料230に印加されたのに基づいて、データを格納するように動作可能であってもよい。例えば、カルコゲナイド材料230は、印加される第1の電圧パルスに基づいて第1の状態を格納し、印加される第2の電圧パルスに基づいて第2の状態を格納するように動作可能であってもよい。カルコゲナイド材料230は、相変化メモリセル、自己選択型メモリセル、又は、カルコゲナイドを使用して形成された他の種類のメモリセルを含む、あらゆるタイプのカルコゲナイド系メモリセルを形成するために使用され得る。カルコゲナイド材料230は、下部電極材料225、上部電極材料235、又はその組み合わせと結合されてもよい。カルコゲナイド材料230は、ストレージ素子材料の一例でもよい。いくつかの場合では、カルコゲナイド材料230はストレージ素子を形成し得る。いくつかの場合では、カルコゲナイド材料230は、セレクタなどの他の種類の素子を形成し得る。いくつかの場合では、カルコゲナイド材料230を参照して説明された特徴は、他の種類のストレージ素子材料を含む他の種類の材料に適用され得る。
上部電極材料235は、カルコゲナイド材料230との導電体又は電気接点の一例であり得る。上部電極材料235は、カルコゲナイド材料230の上方に配置されてもよい。いくつかの実施例では、上部電極材料235は、炭素系材料又は窒化物材料から形成され得る。いくつかの場合では、上部電極材料235は導電材料と呼ばれてもよい。
ハードマスク材料240は、上部電極材料235の上方に配置され、上部電極材料235と結合され得る。ハードマスク材料240は、下地材料の一部を保護するエッチマスクの一例であり得る。そのような実施例では、ハードマスク材料240の下の領域は、製造プロセスのエッチング段階中のエッチングから保護され得る。トレンチ245などの1つ又は複数のトレンチは、ハードマスク材料240に形成されてもよく、又はハードマスク材料240間に形成されてもよい。トレンチ245は、例えば、フォトリソグラフィマスク技法を利用して少なくとも部分的に形成され得る。エッチング動作は、例えば、化学エッチング(「ウェットエッチング」とも呼ばれる)、プラズマエッチング(「ドライエッチング」とも呼ばれる)、又はその組み合わせを含み得る様々な技法を使用して、材料を除去し得る。
メモリセルのアレイを形成するための製造プロセスは、メモリアレイ200-aの材料スタック205を形成することを含み得る。メモリセルは、スタック205から製造プロセスによって形成され得る。製造プロセスは、それぞれが製造プロセスの工程を進めるための1つ又は複数のパラメータを定義し得る1つ又は複数の段階を含み得る。段階の例は、材料の少なくとも一部をエッチングするための1つ又は複数のエッチング段階、材料をスタック205上へ堆積するための1つ又は複数の堆積段階、及び汚染物質を材料スタック205から除去するための1つ又は複数の洗浄段階でもよい。各段階は、1つ又は複数のエッチング手順、1つ又は複数の堆積手順、又は1つ又は複数の洗浄手順、若しくはその組み合わせを含み得る。例えば、製造プロセスのエッチング段階は、少なくとも2つの異なるエッチングパラメータを含み得る。そのような実施例では、エッチングパラメータの第1のセットは、第1の材料(例えば、カルコゲナイド材料230)をエッチングするために使用されてもよく、第1のセットとは異なるエッチングパラメータの第2のセットは、第2の材料(例えば、下部電極材料225)をエッチングするために使用されてもよい。エッチングパラメータの異なるセットは、材料の特性に基づいて異なる材料に対して使用され得る。例えば、第1の材料は第2の材料よりも柔らかい場合があり、その異なるパラメータは、エッチングされている材料に対する望ましくない破損を低減又は軽減し得る。
エッチング段階は、スタック205の複数の材料をエッチングすることを含み得る。例えば、単一のエッチング段階は、上部電極材料235、カルコゲナイド材料230、及び下部電極材料225のエッチングを含み得る。エッチングは、上下方向に発生してもよく、それによってスタック205の上部の材料(例えば、上部電極材料235)は、エッチングパラメータの異なるセットに関係する化学的性質をエッチングするように露出され得る。スタック205において上位の材料(例えば、カルコゲナイド材料230)がスタック205における下位の材料(例えば、下部電極材料225)よりも柔らかく、特定の化学エッチングに対しての弾力性が低い場合、下位の材料(例えば、下部電極材料225)をエッチングするための化学エッチングは、上位材料(例えば、カルコゲナイド材料230)を破損する場合がある。
同一のエッチング段階中に他のプロセスと関連する化学エッチングから保護するために、又は他の段階の他の化学的性質又はプロセスから保護するために、カルコゲナイド材料230の表面上にライナを形成するための技法が本明細書で説明される。エッチング段階中、カルコゲナイド材料230の1つ又は複数の表面は、エッチングプロセスによって露出され得る。カルコゲナイド材料230の1つ又は複数の露出面上にライナを形成するために、エッチング段階中のカルコゲナイド材料230の1つ又は複数の露出面上に1つ又は複数の材料が堆積され得る。いくつかの実施例では、ライナは、カルコゲナイド材料230との強結合を引き起こし得る。いくつかの実施例では、ライナは、カルコゲナイド材料230との弱結合を引き起こし得る。そのような実施例では、ライナの一部は、製造プロセスの他のプロセス又は段階中に交換され得る。
図2Bは、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ200-bの断面図と、それを形成するための方法とを示す。メモリアレイ200-bは、材料スタック205をエッチングするためのエッチング段階中に、図2Aを参照して説明したメモリアレイ200-aの一例であり得る。例えば、このエッチング段階は、材料の連続シートからカルコゲナイド材料230のラインを形成するために実行され得る。そのようなラインを創出することによって、メモリアレイ200-bを、カルコゲナイド材料230から形成された個々のメモリセルを有する状態に近づけ得る。エッチング段階は、特にハードマスク材料240によって保護されていない領域において、トレンチ245を材料スタック205のより深い位置に延出するようにしてもよい。
このエッチング段階は、メモリアレイ200-bの1つ又は複数の層の側壁を露出し得る。例えば、エッチング段階は、上部電極材料235、カルコゲナイド材料230、下部電極材料225、薄い金属ラミナ材料220、又はその組み合わせの1つ又は複数の側壁を露出し得る。例えば、カルコゲナイド材料230の1つ又は複数の側壁250は、エッチングによって露出され得る。図2Bに示す実施例では、側壁250のいくつかのうちの一部が露出される一方、他の側壁250はより大きい部分が露出されて示される。エッチング段階の完了後、側壁250は完全に露出され得る。
エッチング段階中、スタック205の異なる材料がエッチングされてもよく、これらの異なる材料は、その材料を除去するために異なるエッチングパラメータ、若しくはウェット化学エッチング又はドライ化学エッチングを使用し得る。例えば、電極材料225及び235は、カルコゲナイド材料230よりも硬い材料から形成されてもよく、そのエッチングを行うために、パラメータ又は化学エッチングのより強力なセットを使用し得る。いくつかの材料が他の材料の後にエッチングされ得るため、後続の材料のエッチングが、前にエッチングされた材料を破損する場合がある。
メモリデバイスにおいてラインのサイズが小さくなると、エッチングによって引き起こされる破損は、より顕著な影響を生じさせ得る。例えば、データを格納する際のメモリセルの有効度は、破損がないバルクの量に関係し得る。カルコゲナイド材料230の側壁250が露出された後、後続の工程(下部電極材料225のエッチング、洗浄段階、堆積段階など)は、カルコゲナイド材料を破損し、及び/又は1つ又は複数の層への望ましくない化学的成分の混入を引き起こす場合があり、それにより、情報を格納するために有用なカルコゲナイド材料230のバルクの体積を減らす。材料のサイズが小さくなるにつれて、所与のプロセスによる破損を受けたカルコゲナイド材料のバルクの比率が増加し得る。エッチング後の材料への破損を軽減するために、材料(例えば、シーラント材料)は、保護されている材料の露出した側壁に沿って保護ライナを形成するために、エッチング段階中に堆積され得る。
シーラント材料255は、メモリアレイ200-bのトレンチ245の中に堆積され得る。シーラント材料255は、露出された側壁の1つ又は複数の部分上に保護層として形成され得る。シーラント材料255は、所定の厚さに形成され得る。追加的又は代替的に、シーラント材料255はケイ素を含み得る。
シーラント材料255は、各トレンチ245の第1の側壁、第2の側壁、及び/又は底壁と接触し得る。堆積後、シーラント材料255はカルコゲナイド材料230の側壁250に接触してもよい。カルコゲナイド材料230の側壁250上にライナ270(図2Cに図示)を形成することによって、カルコゲナイド材料230は、表面を破損し、及び/又は1つ又は複数の層へ望ましくない化学的成分の混入を引き起こすことによってカルコゲナイド材料230を劣化させ得る異なる後続のエッチング、洗浄、又は堆積プロセス(例えば、継続的なプラズマ重合、プラズマ蒸着など)から保護され得る。ライナ270によって、対象の結合プロセスによるカルコゲナイド材料230上でのエッジ組成が可能となる場合があり、それにより、イオン/ラジカルサイクルの使用によって、後続のプロセス(例えば、ドライエッチングプロセス、プラズマエッチングプロセス、ウェットエッチングプロセス、など)中に発生し得る破損を減らす。例えば、ラジカル及び/又はイオンなどのエネルギー反応種は、エッチングプロセス中に創出され得る。いくつかの場合では、ラジカル及び/又はイオン移動が発生し得る(例えば、1つ又は複数のイオン及び/又はラジカルは、カルコゲナイド材料の1つ又は複数のエッジ上に堆積され得る)。追加的又は代替的に、1つ又は複数のイオン及び/又はラジカルは、カルコゲナイド材料のバルクに配置され得る。
図2Bに示すように、イオン260及び/又はラジカル265は、反応中間体ハンドルを創出するラジカル置換プロセス又は、反応によって、カルコゲナイド材料230の側壁250上に形成され得る。イオン260及び/又はラジカル265は、図2Cによって示されるように、ライナ270を形成するために堆積され得る。製造プロセスの後続の段階又は動作と関連した汚染及び/又は元素の損失を軽減するために、ライナ270がカルコゲナイド材料230上に形成され得る。
ライナ270は、図3を参照して説明されたような強結合方式を使用して形成され得る。代替的に、ライナ270は、図4を参照して説明されたような弱結合方式を使用して形成され得る。弱結合方式を使用した場合、ライナ270の1つ又は複数の部分の組成は、その製造方式における後続の動作によって変質され得る。そのような実施例では、ライナ270を形成するために堆積されたシーラント材料は、後続の動作の化学的性質によって変質されるように構成され得る。弱結合の場合のいくつかの実施例では、カルコゲナイド材料230の側壁250が、酸化され得る。後に、堆積プロセス(例えば、ALD又はCVD堆積プロセス)において還元が発生し得る。
シーラント材料は、カルコゲナイド材料230のエッチングの実行と同時に堆積され得る。いくつかの実施例では、シーラント材料は、カルコゲナイド材料230のエッチング後で下部電極材料225のエッチング前に堆積され得る。下部電極材料225をエッチングする時、シーラント材料によって形成されたライナ270は、カルコゲナイド材料230を、カルコゲナイド材料230の破損及び/又はカルコゲナイド材料230との望ましくない化学的成分の混合の発生から保護し得る。下部電極材料225のエッチングは、シーラント材料が堆積された後に発生してもよい。そうした場合でも下部電極材料225のエッチングは、ライナ270を破損する場合があり、又はライナ270との化学的成分の混合を発生させ得る。いくつかの場合では、ライナ270を補充、修復、又は追加するためにシーラント材料(例えば、第3のシーラント材料)を堆積することによって、下部電極材料225のエッチング中、又はその後にライナ270が修復され得る。ライナ270は、製造プロセスの任意の動作又は段階後又はその動作又は段階中により多くのシーラント材料を堆積することによって修復され得る。
図2Cは、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ200-cの断面図の例と、それを形成するための方法とを示す。メモリアレイ200-cは、材料スタック205の一部に対してエッチング及び/又は湿式洗浄プロセスが実行された後、図2Bを参照して説明したメモリアレイ200-bの一例であり得る。1つ又は複数のライナ270は、エッチング段階の一部としてカルコゲナイド材料230の側壁250上に形成される。ライナ270(例えば、カルコゲナイド材料230の設計された側壁)は、図3及び図4を参照して更に説明される、自己組織化単分子膜(SAM)又は共有結合された原子又は化合物の一例であり得る。追加的又は代替的に、ライナ270は、1つ又は複数のSAMから構成される膜であり得る。ライナ270は、上部電極材料235(例えば、第1の導体材料)と下部電極材料225(例えば、第2の導体材料)との間に延在し得る。例えば、ライナ270は、カルコゲナイド材料230の1つ又は複数のエッジ上に形成され得る。
ライナ270を有するメモリアレイ200-cは、図3を参照して説明した強結合の場合におけるエッチング段階後に出現し得る。或いは、ライナ270を有するメモリアレイ200-cは、図4を参照して説明した弱結合の場合における製造プロセスの洗浄段階後に出現し得る。
製造プロセスの洗浄段階は、材料スタック205から1つ又は複数の材料を除去する湿式洗浄プロセスを含み得る。エッチングプロセス及び他のプロセスの間、様々な材料又は汚染物質が材料スタック205上に残される場合がある。スタック205からそれらの材料又は汚染物質を洗浄するために、スタック205は、様々な化学薬品で洗浄され、又は様々な化学薬品に浸漬され得る。
弱結合の場合の一部として、湿式洗浄プロセスの化学的性質は、ライナ270の組成を変質するように動作可能であってもよい。いくつかの実施例では、湿式洗浄プロセスは、酸化によって、弱エッチングが行われた1つ又は複数の終端結合を再配置し得る。そのような実施例では、洗浄段階は、ライナの少なくとも一部を酸化させ得る。いくつかの実施例では、ライナ270は、エッチング段階後に発生する洗浄段階及び堆積段階中の反応からカルコゲナイド材料230を保護するように構成される。
図2Dは、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ200-dの断面図の例と、それを形成するための方法とを示す。メモリアレイ200-dは、ライナ275が堆積された後、図2Cを参照して説明したメモリアレイ200-cの一例であり得る。いくつかの場合では、ライナ275は犠牲ライナの一例であり得る。
ライナ275(例えば、第2のライナ)は、ライナ270、上部電極材料235、下部電極材料225、ハードマスク材料240、導体材料215、ラミナ材料220、又はその組み合わせと結合され得る。ライナ275は、ライナ270とは異なる材料でもよい。いくつかの場合では、第2のライナはライナ275の一例であり得る。ライナ275は、製造プロセスの後続の動作又はその段階からスタック205の一部を保護するように構成され得る。例えば、ライナ275は、後続のエッチング段階、後続の洗浄段階、又は後続の封止段階、若しくはその組み合わせの一部からスタック205を保護し得る。いくつかの場合では、製造プロセスが完了する前に、ライナ275が除去され得る。いくつかの場合では、製造プロセスが完了する前に、ライナ275が除去されなくてもよい。
図2Eは、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持するメモリアレイ200-eの断面図の例と、それを形成するための方法とを示す。メモリアレイ200-eは、第2のライナ280を形成するためにシーラント材料が堆積された後、図2Dを参照して説明したメモリアレイ200-dの一例であり得る。メモリアレイ200-eは、先細のピラー状構造の実施例を示す。いくつかの場合では、メモリアレイ200-eは、垂直なピラー状構造となるように形成され得る。例えば、第2のライナをメモリアレイ200-d上に形成することによって、垂直なピラー状構造を生成し得る。メモリアレイ200-eで示される実施例などの他の実施例では、ピラー状構造は、いくつかの場合に先細でもよい(例えば、エッチングの何らかの等方性に起因する)。
第2のライナ280は、ライナ270又はライナ275、上部電極材料235、下部電極材料225、ハードマスク材料240、導体材料215、ラミナ材料220、酸化物材料210、若しくはその組み合わせの上に形成され得る。第2のライナ280は、ライナ270とは異なる材料でもよい。いくつかの実施例では、第2のライナ280は窒化ケイ素ライナの一例であり得る。
メモリアレイ200-eを形成するために、メモリアレイ200-dは、様々な動作又は段階を経る場合がある。例えば、導電線(例えば、ワード線など)を形成するために導体材料215の一部を除去するように、エッチング動作(例えば、エッチング段階の一部)がメモリアレイ200-dに適用され得る。そのようなエッチングプロセスは、導体材料215の1つ又は複数の側壁、又は酸化物材料210の1つ又は複数の壁、若しくはその組み合わせを露出し得る。そのエッチング工程中に、ハードマスク材料240又はライナ275、若しくはその組み合わせの一部が除去され得る。エッチング動作後に汚染物質を除去するために、洗浄動作(例えば、洗浄段階の一部)がメモリアレイに適用され得る。第2のライナ280を形成するために、堆積動作(例えば、堆積段階の一部)がメモリアレイに適用され得る。堆積動作は、結果として得られる材料スタックを密閉し得る。
メモリアレイ200の最終的なピラー構造を得るために、1つ又は複数の追加動作が実行され得る。例えば、充填材料がトレンチ245に堆積され得る。いくつかの実施例では、上部電極材料235を露出するために、ハードマスク材料240が除去され得る。いくつかの実施例では、デジット線を形成するために、導体材料(図示せず)が堆積され得る。いくつかの実施例では、デジット線、上部電極材料235、カルコゲナイド材料230、下部電極材料225、又はその組み合わせを形成する導体材料の一部を除去することによって、ピラーは、第1の方向に垂直な第2の方向にピラーを画定し得る。第2の方向におけるエッチングの間に、図2A~図2Eを参照して説明されたような同様の手法で、カルコゲナイド材料の側壁がライナ材料によって保護されてもよく、追加のライナが使用されてもよい。
図2A~図2Eは、カルコゲナイド材料230を切開するエッチング段階の後に、洗浄段階が続き、その後、ライナ275を堆積する堆積段階が続き、その後、エッチング段階、洗浄段階、及びスタックを密閉する堆積段階(例えば、第2のライナ280を堆積)を含む、メモリアレイを形成するためのプロセスフローを示す。ライナ270の同一の特徴を利用する他のプロセスフローも可能である。
メモリアレイを形成するためのプロセスフローのいくつかの実施例では、プロセスフローは、ライナ275の堆積を含まなくてもよい。そのような実施例では、エッチング段階、洗浄段階及び堆積段階は1つのシーケンスで完了され得る。
メモリアレイを形成するためのプロセスフローのいくつかの実施例では、プロセスフローは、原位置化学エッチング技法がプロセスフロー全体を通してメモリアレイの1つ又は複数の特徴を保護できるエッチング段階を含み得る。そのような実施例では、ライナ270は、動作又は段階が完了した後に修復されてもよく、又はエッチング段階及び/又は他の段階と同時に修復されてもよい。
メモリアレイを形成するためのプロセスフローのいくつかの実施例では、プロセスフローは、ライナ270がエッチング段階の後に完全に取り除かれるエッチバックプロセスを含み得る。そのような実施例では、洗浄段階中に、及び/又は堆積段階中に、ライナ270への修復が発生し得る。そのような場合、製造システムは、エッチング段階後に、第1のライナの少なくとも一部を除去するエッチバックプロセスを実行し、第1のライナを修復するために、エッチバックプロセスの実行後に、第1のシーラント材料を堆積するように構成され得る。
図3は、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する強結合の場合300の実施例と、それを形成するための方法とを示す。ライナ270のための強結合の場合300は、カルコゲナイド材料230との強結合を形成することを含む。
ボックス305は、ライナ270を形成するためにシーラント材料を堆積する前のカルコゲナイド材料230の複数の可能な化学組成の第1の表現310と、シーラント材料が堆積された後にカルコゲナイド材料230の側壁250の複数の可能な化学組成の第2の表現315とを含む。
図2Bを参照して説明したように、バルクは、カルコゲナイド材料230と関連してもよく、この実施例では、元素の中でも特に1つ又は複数のGe、As、Se、及び/又はInなどの1つ又は複数のカルコゲナイド元素又は化合物を含み得る。強結合の場合に導入された化学経路は、エッチング段階中に出現し得る。この実施例では、堆積プロセスは、露出されたバルク材料に対して化学活性イオン、ラジカル、及び/又は化合物を導入する。バルク材料の1つ又は複数の表面に沿って、SAMなどの強結合の反応性エッジ組成を形成するために、供給ガス(例えば、特に、C、CH、CFI、又はAsH)が堆積プロセスの間に導入され得る。このプロセスの間、バルク材料の1つ又は複数の表面に好適な元素が堆積され得る。例えば、バルク材料がT又はQを含有する場合、有機T化合物(TC)又は有機Q化合物(QC)化合物がそれぞれ形成され得る。他の実施例では、バルク材料がX又はYを含有する場合、X-I又はX-Y結合がエッジでそれぞれ形成され得る。例えば、バルク材料がGe又はSeを含有する場合、有機ゲルマニウム(GeC)又は有機セレニウム(SeC)化合物がそれぞれ形成され得る。他の実施例では、バルク材料がAs又はInを含有する場合、AsI又はInAs結合がエッジでそれぞれ形成され得る。バルクは、2018年12月1に発表された国際純正・応用化学連合(IUPAC)周期表の第13族、第14族、第15族、第16族、及び/又は第17族の1つ又は複数の元素から構成され得る。
この実施例では、ドライエッチング工程中に形成された強結合は、439kJ/molを上回る結合解離エネルギーを有し得る。エッジは、反応中間体として使用されてもよく、例えば、後続の湿式洗浄プロセスは、水酸基(OH)を導入する場合があり、更にエッジ組成を変化させる。ボックス320は、洗浄段階後のカルコゲナイド材料230及び/又はライナ270の複数の可能な化学組成の表現を含む。例えば、T-COH、Q-IOH、T-COH、又はQ-Y-OHなどの中間エッジ組成が形成され得る。例えば、GeCOH、AsIOH、SeCOH、又はInAsOHなどの中間エッジ組成が形成され得る。水酸基は、置換反応が更に行われてもよく、水酸基は、堆積動作(例えば、ALD又はCVD)中に窒化ケイ素によって置換される。いくつかの場合では、その堆積動作は、図2Dを参照して説明されたライナ275を堆積するように構成され得る。いくつかの場合では、その堆積動作は、図2Eを参照して説明された第2のライナ280を形成するために、シーラント材料を堆積するように構成され得る。このように、初期の強結合が維持され、T-CNSi、X-INSi、Q-CNSi、及び/又はY-X-NSiの組成を有する(図2C~図2Eを参照して説明されたような)設計された側壁を形成する。より詳細な実施例では、初期の強結合が維持されてもよく、GeCNSi、AsINSi、SeCNSi、及び/又はInAsNSiの組成を有する設計された側壁を形成する。ボックス325は、堆積又は密閉段階後のカルコゲナイド材料230及び/又はライナ270の複数の可能な化学組成の表現を含む。
図4は、本明細書に開示されるような実施例による、カルコゲナイド材料のための保護シーラントを支持する弱結合の場合400の実施例と、それを形成するための方法とを示す。ライナ270のための弱結合の場合400は、カルコゲナイド材料230との弱結合を形成することを含む。
ボックス405は、ライナ270を形成するためにシーラント材料を堆積する前のカルコゲナイド材料230の複数の可能な化学組成の第1の表現410と、シーラント材料が堆積された後にカルコゲナイド材料330の側壁250の複数の可能な化学組成の第2の表現415とを含む。
図2B及び図3を参照して説明したように、バルクは、カルコゲナイド材料230と関連しており、この実施例では、T、X、Q、及び/又はY(例えば、Ge、As、Se、及び/又はIn)を含有し得る。この実施例では、エッチング段階中、及び他の段階中に、化学結合がカルコゲナイド材料230上に形成され得る。この実施例では、バルク材料は、エッチング動作中に、1つ又は複数のハロゲン化水素(例えば、HBr)に露出される場合があり、それによって後続の酸化工程中に制御された化学的置換が発生しやすい反応性ハンドルを創出する。この工程における反応性ハンドルは、洗浄段階及び/又は堆積段階中に交換される弱結合材料と考えられ得る。いくつかの実施例では、弱結合は、439kJ/molを下回る結合解離エネルギーと関連する化学結合種であると理解され得る。図示するように、バルクは、2018年12月1に発表されたIUPAC周期表の第13族、第14族、第15族、第16族、及び/又は第17族の1つ又は複数の元素から構成され得る。
例えば、バルク(例えば、カルコゲナイド材料230)の表面をHBrに露出することによって、Br終端表面が結果として得られることが可能である(例えば、TBr、XBr、QBr、YBr、GeBr、AsBr、SeBr、InBrなど)。洗浄工程(例えば、酸化工程)中に、Br終端表面(エッジ)は、水酸基に露出される場合があり、それによって水酸基(例えば、TBr+HO⇔TOH+HBr又はGeBr+HO⇔GeOH+HBr)との置換反応中にBr原子を置換する。ボックス420は、洗浄段階後のカルコゲナイド材料230及び/又はライナ270の複数の可能な化学組成の表現を含む。この工程後、バルクの水酸終端表面は、設計された側壁(図2C~図2Eを参照)を形成する水酸基を置換するために、堆積段階(例えば、ALD又はCVD)中に還元反応が発生し得る。いくつかの場合では、その堆積動作は、図2Dを参照して説明されたライナ275を堆積するように構成され得る。いくつかの場合では、その堆積動作は、図2Eを参照して説明された第2のライナ280を形成するために、シーラント材料を堆積するように構成され得る。設計された側壁は、組成のうちでも特に、TNSi、XNSi、QNSi、及び/又はYNSi又はGeNSi、AsNSi、SeNSi、及び/又はInNSiの組成を有し得る。ボックス425は、堆積又は密閉段階後のカルコゲナイド材料230及び/又はライナ270の複数の可能な化学組成の表現を含む。
図5は、本開示の態様による、カルコゲナイド材料のための保護シーラントを支持する方法500と、それを形成するための方法とを図示するフローチャートを示す。方法500の動作は、製造システム、又は製造システムと関連付けられた1つ又は複数の制御部によって実施されてもよい。いくつかの実施例では、1つ又は複数の制御部は、上述した機能を実行するように製造システムの1つ又は複数の機能要素を制御する命令のセットを実行してもよい。追加的又は代替的に、1つ又は複数の制御部は、専用ハードウェアを使用して上述した機能の態様を実行してもよい。
505において、方法500は、情報を格納するためのカルコゲナイド材料、及び/又はスイッチ素子、並びに導体材料を含む材料スタックを形成することを含み得る。505の動作は、本明細書で説明される方法にしたがって実行されてもよい。
510で、方法500は、製造プロセスのエッチング段階の一部として、ピラーを形成するために材料スタックをエッチングすることを含み得る。510の動作は、本明細書で説明される方法にしたがって実行されてもよい。
515で、方法500は、エッチング段階の一部として、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることを含み得る。515の動作は、本明細書で説明される方法にしたがって実行されてもよい。
520で、方法500は、エッチング段階の一部として、カルコゲナイド材料のエッチングの少なくとも一部の後、又はそのエッチングの少なくとも一部の間に、第1のライナを形成するために、カルコゲナイド材料の側壁に第1のシーラント材料を堆積することを含み得る。520の動作は、本明細書で説明される方法にしたがって実行されてもよい。
525で、方法500は、エッチング段階の一部として、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して導体材料をエッチングすることを含み得る。525の動作は、本明細書で説明される方法にしたがって実行されてもよい。
530で、方法500は、エッチング段階後に発生する堆積段階の一部として、第2のライナを形成するためにピラーに第2のシーラント材料を堆積することを含み得る。530の動作は、本明細書で説明される方法にしたがって実行されてもよい。
いくつかの実施例において、本明細書で説明されるような装置は、方法500などの方法を実行してもよい。本装置は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成し、製造プロセスのエッチング段階の一部としてピラーを形成するために材料スタックをエッチングするための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を含み得る。そのエッチング段階は、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることと、カルコゲナイド材料のエッチングの少なくとも一部の後、又はそのエッチングの少なくとも一部の間に、第1のライナを形成するためにカルコゲナイド材料の側壁に第1のシーラント材料を堆積することと、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、導体材料をエッチングすることとを含み得る。装置は、エッチング段階後に発生する堆積段階の一部として、第2のライナを形成するためにピラーに第2のシーラント材料を堆積するための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を更に含み得る。
本明細書で説明された方法500及び装置のいくつかの実施例は、カルコゲナイド材料の側壁と結合された第1のライナを修復するために、導体材料をエッチングした後に第3のシーラント材料を堆積するための動作、特徴、手段、又は命令を更に含んでもよく、第2のシーラント材料を堆積することは、導体材料をエッチングした後に第3のシーラント材料を堆積することに基づいてもよい。
本明細書で説明された方法500及び装置のいくつかの実施例では、第1のシーラント材料を堆積することは、第1のライナを形成するために、カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積するための動作、特徴、手段、又は命令を更に含み得る。本明細書で説明された方法500及び装置のいくつかの実施例では、1つ又は複数の元素は、ラジカル形態又はイオン又は反応性化合物を含む。本明細書で説明された方法500及び装置のいくつかの実施例では、1つ又は複数の元素は、1つ又は複数のハロゲン元素を含む。
本明細書で説明された方法500及び装置のいくつかの実施例は、エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用してピラーを洗浄するための動作、特徴、手段、又は命令を更に含んでもよく、第2のシーラント材料を堆積することは、洗浄段階後に発生する。
本明細書で説明された方法500及び装置のいくつかの実施例では、第1のライナは、エッチング段階後に発生する洗浄段階及び堆積段階中の反応からカルコゲナイド材料を保護するように構成され得る。本明細書で説明された方法500及び装置のいくつかの実施例では、第1のライナは、エッチング段階の一部として後続の材料をエッチングするために使用される1つ又は複数のプロセスからカルコゲナイド材料を保護するように構成され得る。本明細書で説明された方法500及び装置のいくつかの実施例では、エッチング段階はドライエッチングプロセスを含む。本明細書で説明された方法500及び装置のいくつかの実施例では、第2のライナは窒化ケイ素を含む。
図6は、本開示の態様による、カルコゲナイド材料のための保護シーラントを支持する方法600と、それを形成するための方法とを図示するフローチャートを示す。方法600の動作は、製造システム、又は製造システムと関連付けられた1つ又は複数の制御部によって実施されてもよい。いくつかの実施例では、1つ又は複数の制御部は、上述した機能を実行するように製造システムの1つ又は複数の機能要素を制御する命令のセットを実行してもよい。追加的又は代替的に、1つ又は複数の制御部は、専用ハードウェアを使用して上述した機能の態様を実行してもよい。
605において、方法600は、情報を格納するためのカルコゲナイド材料、及び/又はスイッチング材料、及び導体材料を含む材料スタックを形成することを含み得る。605の動作は、本明細書で説明される方法にしたがって実行されてもよい。
610で、方法600は、製造プロセスのエッチング段階の一部として、ピラーを形成するために材料スタックをエッチングすることを含み得る。610の動作は、本明細書で説明される方法にしたがって実行されてもよい。
615で、方法600は、エッチング段階の一部として、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることを含み得る。615の動作は、本明細書で説明される方法にしたがって実行されてもよい。
620で、方法600は、エッチング段階の一部として、カルコゲナイド材料のエッチング後に第1のライナを形成するために、カルコゲナイド材料の側壁に第1のシーラント材料を堆積することを含み得る。620の動作は、本明細書で説明される方法にしたがって実行されてもよい。
625で、方法600は、エッチング段階の一部として、エッチング段階後に発生する段階の一部としての置換に基づく反応を使用して第1のライナの組成を変質することを含み得る。625の動作は、本明細書で説明される方法にしたがって実行されてもよい。
いくつかの実施例において、本明細書で説明されるような装置は、方法600などの方法を実行してもよい。本装置は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成し、製造プロセスのエッチング段階の一部としてピラーを形成するために材料スタックをエッチングするための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を含み得る。そのエッチング段階は、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることと、カルコゲナイド材料のエッチング後に第1のライナを形成するために、カルコゲナイド材料の側壁に第1のシーラント材料を堆積することと、エッチング段階の一部として、エッチング段階後に発生する段階の一部としての置換に基づく反応を使用して第1のライナの組成を変質することを含み得る。
本明細書で説明された方法600及び装置のいくつかの実施例は、エッチング段階後に発生する堆積段階の一部として、第2のライナを形成するためにピラーに第2のシーラント材料を堆積するための動作、特徴、手段、又は命令を更に含んでもよく、第1のライナの組成を変質することは、堆積段階中に発生し、その段階は堆積段階を含む。本明細書で説明された方法600及び装置のいくつかの実施例は、エッチング段階後に発生する洗浄段階の一部として湿式洗浄プロセスを使用してピラーを洗浄するための動作、特徴、手段、又は命令を更に含んでもよく、第1のライナの組成を変質することは、洗浄段階中に発生し、その段階は洗浄段階を含む。
本明細書で説明された方法600及び装置のいくつかの実施例では、第1のシーラント材料を堆積することは、カルコゲナイド材料の側壁の表面を酸化させるための動作、特徴、手段、又は命令を更に含み得る。本明細書で説明された方法600及び装置のいくつかの実施例では、エッチング段階は、エッチング段階の一部として、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、導体材料をエッチングするための動作、特徴、手段、又は命令を更に含んでもよく、第1のライナの組成を変質することは、導体材料をエッチングすることに基づいてもよい。
本明細書で説明された方法600及び装置のいくつかの実施例では、第1のシーラント材料を堆積することは、第1のライナを形成するために、カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積するための動作、特徴、手段、又は命令を更に含み得る。本明細書で説明された方法600及び装置のいくつかの実施例では、1つ又は複数の元素は、1つ又は複数のイオンを含む。
図7は、本開示の態様による、カルコゲナイド材料のための保護シーラントを支持する方法700と、それを形成するための方法とを図示するフローチャートを示す。方法700の動作は、製造システム、又は製造システムと関連付けられた1つ又は複数の制御部によって実施されてもよい。いくつかの実施例では、1つ又は複数の制御部は、上述した機能を実行するように製造システムの1つ又は複数の機能要素を制御する命令のセットを実行してもよい。追加的又は代替的に、1つ又は複数の制御部は、専用ハードウェアを使用して上述した機能の態様を実行してもよい。
705において、方法700は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することを含み得る。705の動作は、本明細書で説明される方法にしたがって実行されてもよい。
710で、方法700は、製造プロセスのエッチング段階の一部として、ピラーを形成するために、材料スタックをエッチングすることを含み得る。710の動作は、本明細書で説明される方法にしたがって実行されてもよい。
715で、方法700は、エッチング段階の一部として、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることを含み得る。715の動作は、本明細書で説明される方法にしたがって実行されてもよい。
720で、方法700は、エッチング段階の一部として、カルコゲナイド材料のエッチング後に第1のライナを形成するために、カルコゲナイド材料の側壁に第1のシーラント材料を堆積することを含み得る。720の動作は、本明細書で説明される方法にしたがって実行されてもよい。
725で、方法700は、エッチング段階の一部として、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して導体材料をエッチングすることを含み得る。725の動作は、本明細書で説明される方法にしたがって実行されてもよい。
いくつかの実施例において、本明細書で説明されるような装置は、方法700などの方法を実行してもよい。本装置は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成し、製造プロセスのエッチング段階の一部としてピラーを形成するために材料スタックをエッチングするための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を含み得る。そのエッチング段階は、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることと、カルコゲナイド材料のエッチング後に第1のライナを形成するために、カルコゲナイド材料の側壁に第1のシーラント材料を堆積することと、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、導体材料をエッチングすることとを含み得る。
本明細書で説明された方法700及び装置のいくつかの実施例は、エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用してピラーを洗浄する動作、特徴、手段、又は命令を更に含んでもよい。本明細書で説明された方法700及び装置のいくつかの実施例では、第1のライナは、エッチング段階後に発生する洗浄段階及び他の段階中の反応からカルコゲナイド材料を保護するように構成され得る。
本明細書で説明された方法700及び装置のいくつかの実施例では、第1のシーラント材料を堆積することは、第1のライナを形成するためにカルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積するための動作、特徴、手段、又は命令を更に含み得る。本明細書で説明された方法700及び装置のいくつかの実施例では、1つ又は複数の元素は、ラジカル形態又はイオン又は反応性化合物を含む。本明細書で説明された方法700及び装置のいくつかの実施例では、1つ又は複数の元素は、1つ又は複数のハロゲン元素を含む。
図8は、本開示の態様による、カルコゲナイド材料のための保護シーラントを支持する方法800と、それを形成するための方法とを図示するフローチャートを示す。方法800の動作は、製造システム、又は製造システムと関連付けられた1つ又は複数の制御部によって実施されてもよい。いくつかの実施例では、1つ又は複数の制御部は、上述した機能を実行するように製造システムの1つ又は複数の機能要素を制御する命令のセットを実行してもよい。追加的又は代替的に、1つ又は複数の制御部は、専用ハードウェアを使用して上述した機能の態様を実行してもよい。
805において、方法800は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することを含み得る。805の動作は、本明細書で説明される方法にしたがって実行されてもよい。
810で、方法800は、製造プロセスのエッチング段階の一部として、ピラーを形成するために材料スタックをエッチングすることを含み得る。810の動作は、本明細書で説明される方法にしたがって実行されてもよい。
815で、方法800は、エッチング段階の一部として、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることを含み得る。815の動作は、本明細書で説明される方法にしたがって実行されてもよい。
820で、方法800は、エッチング段階の一部として、カルコゲナイド材料のエッチング後に第1のライナを形成するためにカルコゲナイド材料の側壁に第1のシーラント材料を堆積することを含み得る。820の動作は、本明細書で説明される方法にしたがって実行されてもよい。
825で、方法800は、エッチング段階の一部として、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して導体材料をエッチングすることを含み得る。825の動作は、本明細書で説明される方法にしたがって実行されてもよい。
830で、方法800は、エッチング段階後に、第1のライナの少なくとも一部を除去するエッチバックプロセスを実行することを含み得る。830の動作は、本明細書で説明される方法にしたがって実行されてもよい。
835で、方法800は、第1のライナを修復するためにエッチバックプロセスの実行後に第1のシーラント材料を堆積することを含み得る。835の動作は、本明細書で説明される方法にしたがって実行されてもよい。
いくつかの実施例において、本明細書で説明されるような装置は、方法800などの方法を実行してもよい。本装置は、情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成し、製造プロセスのエッチング段階の一部としてピラーを形成するために材料スタックをエッチングするための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を含み得る。そのエッチング段階は、エッチングパラメータの第1のセットを使用して、カルコゲナイド材料の側壁を露出するためにカルコゲナイド材料をエッチングすることと、カルコゲナイド材料のエッチング後に第1のライナを形成するためにカルコゲナイド材料の側壁に第1のシーラント材料を堆積することと、第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、導体材料をエッチングすることとを含み得る。装置は、エッチング段階後に、第1のライナの少なくとも一部を除去するエッチバックプロセスを実行し、第1のライナを修復するためにエッチバックプロセスの実行後に、第1のシーラント材料を堆積するための特徴、手段、又は命令(例えば、プロセッサによって実行可能な命令を格納する非一時的コンピュータ可読媒体)を更に含み得る。
本明細書で説明された方法800及び装置のいくつかの実施例は、エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用してピラーを洗浄するための動作、特徴、手段、又は命令を更に含んでもよく、エッチバックプロセスを実行することは、湿式洗浄プロセスを使用してピラーを洗浄後に発生する。本明細書で説明された方法800及び装置のいくつかの実施例は、第1のライナを修復するために、第1のシーラント材料を堆積した後に発生する堆積段階の一部として、第2のライナを形成するためにピラーに第2のシーラント材料を堆積するための動作、特徴、手段、又は命令を更に含んでもよい。
本明細書で説明された方法800及び装置のいくつかの実施例では、第1のシーラント材料を堆積することは、第1のライナを形成するためにカルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積するための動作、特徴、手段、又は命令を更に含み得る。本明細書で説明された方法800及び装置のいくつかの実施例では、第1のライナは、エッチング段階の一部として後続の材料をエッチングするために使用される1つ又は複数のプロセスからカルコゲナイド材料を保護するように構成されてもよい。本明細書で説明された方法800及び装置のいくつかの実施例では、エッチング段階はドライエッチングプロセスを含む。
上述した方法は可能な実施例を表すものであり、動作及び工程は、再構成されてもよく、又は他の方法で修正されてもよく、他の実施例が可能であることに留意されたい。更に、上記方法のうちの2つ以上からの部分が組み合わされてもよい。
装置が説明される。装置は、第1の電極と、第1の電極と結合された、情報を格納するためのカルコゲナイド材料と、カルコゲナイド材料と結合された第2の電極とを含むピラーと、カルコゲナイド材料の側壁と結合され、第1の電極と第2の電極との間に延在する第1のライナと、ピラーの第1のライナ、第1の電極、及び第2の電極に結合された第2のライナであって、第1のライナとは異なる材料である第2のライナとを含み得る。この装置のいくつかの実施例は、ピラーの第1の電極と結合された導電線を含み得る。装置のいくつかの実施例は、導電線と、ピラーの第1の電極との間に配置されたラミナを含み得る。
本明細書で説明される情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表され得る。例えば、上記説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界又は磁性粒子、光場又は光学粒子、若しくはそれらのいずれかの組み合わせによって表され得る。いくつかの図は信号を単一の信号として図示する場合があるが、当業者には、信号が信号のバスを表す場合があり、バスは様々なビット幅を有し得ることを理解されたい。
「電子通信」、「導通」、「接続される」及び「結合される」という用語は、構成要素間の信号の流れをサポートする構成要素間の関係を指す場合がある。構成要素間の信号の流れを常にサポートできる構成要素間にいずれかの導電路が存在する場合に、構成要素は互いに電子導通状態にある(又は互いに通電している、若しくは互いに接続又は結合される)と考えられる。任意の所与の時において、互いに電子通信状態にある(又は互いに導通状態にある、若しくは互いに接続又は結合される)構成要素間の導電路は、その接続された構成要素を含む装置の動作に基づいて開回路又は閉回路でもよい。接続された構成要素間の導電路は、構成要素間の直接的導電路でもよく、又は接続された構成要素間の導電路は、スイッチ、トランジスタ、又は他の構成要素などの中間構成要素を含む場合がある間接的導電路でもよい。いくつかの実施例では、接続された構成要素間の信号の流れは、例えば、スイッチ又はトランジスタなどの1つ又は複数の中間構成要素を使用したときに中断されてもよい。
「結合」という用語は、信号が導電路を介して構成要素間で現在伝達可能でない構成要素間の開回路関係から、信号が導電路を介して構成要素間で伝達可能である構成要素間の閉回路関係へ移行する状態を指す。制御部などの構成要素が他の構成要素間を結合した場合、その構成要素は、以前は信号が流れることを可能としなかった導電路を介して他の構成要素間で信号が流れることを可能とする変化を開始する。
「絶縁された」という用語は、信号が構成要素間を流れることが現在不可能である構成要素間の関係を指す。構成要素は、それらの間に開回路が存在する場合、互いから絶縁される。例えば、構成要素間に配置されたスイッチによって分離された2つの構成要素は、スイッチが開いているとき、互いから絶縁される。制御部が2つの構成要素を絶縁した場合、制御部は、以前信号が流れることを可能としていた導電路を使用して構成要素間で信号が流れることを妨げる変化を発生させる。
本明細書で使用される「層」又は「レベル」という用語は、(例えば基板を基準とした場合の)幾何学構造物の階層又はシートを指す。各層又はレベルは、3つの寸法(例えば、高さ、幅、及び深さ)を有してもよく、表面の少なくとも一部を被覆してもよい。例えば、層又はレベルは、例えば薄膜など、2つの寸法が3番目の寸法よりも大きい三次元構造物であってもよい。層又はレベルは、異なる素子、構成要素、及び/又は材料を含み得る。いくつかの実施例において、1つの層又はレベルは、2つ以上の副層又は副レベルから構成され得る。
本明細書で使用される場合、「ほぼ」という用語は、修飾された特性(例えば、ほぼという用語によって修飾された動詞又は形容詞)は、絶対的である必要はないが、特性の利点を達成するのに十分に近いことを意味する。
本明細書で使用される場合、「電極」という用語は、電気伝導体を指す場合があり、いくつかの実施例においては、メモリアレイのメモリセル又は他の構成要素への電気接点として用いられ得る。電極は、メモリアレイの素子又は構成要素間に導電路を提供するトレース、ワイヤ、導電線、導電層などを含み得る。
メモリアレイを含む、本明細書で論じられるデバイスは、シリコン、ゲルマニウム、シリコン-ゲルマニウム合金、ガリウム砒素、窒化ガリウムなどの半導体基板上に形成され得る。いくつかの実施例において、基板は、半導体ウェハである。他の実施例において、基板は、シリコン・オン・ガラス(SOG)又はシリコン・オン・サファイア(SOP)などのシリコン・オン・インシュレータ(SOI)基板、又は別の基板上の半導体材料のエピタキシャル層であってもよい。基板又は基板の副領域の導電性は、限定するものではないが、リン、ホウ素、又は砒素を含む様々な化学種を使用したドーピングを通して制御されてもよい。ドーピングは、基板の初期形成又は成長中に、イオン注入によって、又はいずれかの他のドーピング手段によって、実行されてもよい。
本明細書で論じられる切換構成要素又はトランジスタは、電界効果トランジスタ(FET)を表し、ソース、ドレイン、及びゲートを含む三端子デバイスを含み得る。端子は、導電材料、例えば金属を通して、他の電子素子に接続され得る。ソース及びドレインは、導電性であってもよく、高濃度でドープされた、例えば縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度でドープされた半導体領域又はチャンネルによって分離されてもよい。チャンネルがn型である(すなわち、多数キャリアが信号である)場合、FETは、n型FETと呼ばれ得る。チャンネルがp型である(すなわち、多数キャリアが正孔である)場合、FETは、p型FETと呼ばれ得る。チャンネルは、絶縁性ゲート酸化物によってキャップされ得る。チャンネル導電性は、ゲートに電圧を印加することによって制御され得る。例えば、n型FET又はp型FETに正の電圧又は負の電圧をそれぞれ印加することは、チャンネルが導電性になるという結果をもたらし得る。トランジスタは、トランジスタの閾値電圧よりも大きい又はこれに等しい電圧がトランジスタゲートに印加されるとき、「オン」であり得る、又は「活性化され」得る。トランジスタは、トランジスタの閾値電圧よりも小さい電圧がトランジスタゲートに印加されるとき、「オフ」であり得る、又は「非活性化され」得る。
添付の図面に関連して本明細書の説明は、例示の構成を説明するものであり、実施され得る又は特許請求の範囲内にある全ての例を表すわけではない。本明細書において使用される「例示的」という用語は、「例、事例、又は例証としての機能を果たす」ことを意味し、「好ましい」又は「他の例よりも有利である」ことは意味しない。詳細な説明は、説明した技法の理解を実現する目的で具体的な詳細を含む。しかしながら、これらの技法は、これらの具体的な詳細なしに実践され得る。いくつかの例では、よく知られている構造物及び装置は、説明した例の概念を不明瞭にすることを避けるためにブロック図形式で示される。
添付の図面において、同類の構成要素又は特徴は、同一の参照符号を有する場合がある。更に、同一の種類の様々な構成要素は、参照符号の後にダッシュと、同類の構成要素を区別する第2の符号とを用いることによって区別され得る。第1の参照符号のみが明細書中で使用された場合、その説明は、第2の参照符号に関係なく、同一の第1の参照符号を有する同類の構成要素のうちのいずれか1つに適用可能である。
本明細書で説明される情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表され得る。例えば、上記説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界又は磁性粒子、光場又は光学粒子、若しくはそれらのいずれかの組み合わせによって表され得る。
本明細書における本開示に関連して説明される様々な例証的なブロック及びモジュールは、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールド・プログラマブル・ゲート・アレイ(FPGA)又は他のプログラマブル論理デバイス、離散ゲート又はトランジスタ論理、離散ハードウェア構成要素、又は本明細書に説明される機能を実施するように設計されたそれらのいずれかの組み合わせを用いて、実現され得る、又は実施され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替形態では、プロセッサは、いずれかのプロセッサ、コントローラ、マイクロコントローラ、又は状態機械であってもよい。プロセッサは更に、コンピューティングデバイスの組み合わせ(例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと併用した1つ又は複数のマイクロプロセッサ、又は他のいずれかのそのような構成)として実現されてもよい。
本明細書に説明される機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、又はそれらのいずれかの組み合わせで実現されてもよい。プロセッサによって実行されるソフトウェアで実現される場合、機能は、1つ又は複数の命令又はコードとしてコンピュータ可読媒体上に記憶され得るか、又はそれらを通じて送信され得る。他の例及び実施例は、本開示及び添付の特許請求の範囲内である。例えば、ソフトウェアの性質により、上述の機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、又はこれらのいずれかの組み合わせを使用して実現され得る。機能を実現する特徴は、更に、機能の一部が異なる物理的場所において実現されるように分散されることを含めて、様々な位置に物理的に配置されてもよい。更に、特許請求の範囲内を含めて、本明細書で使用される場合、項目のリストにおいて使用される場合(例えば、「~のうちの少なくとも1つ」又は「~の1つ又は複数」などの句が後に付された項目のリスト)の「又は」という語は、例えば、A、B、又はCのうちの少なくとも1つというリストが、A又はB又はC又はAB又はAC又はBC又はABC(すなわち、A及びB及びC)を意味するように包括的なリストを示す。更に、本明細書で使用される場合、「~に基づいて」という句は、状態の閉じられたセットへの言及として理解されるべきではない。例えば、「状態Aに基づいて」と記載される例示のステップは、本開示の範囲から逸脱することなく、状態A及び状態Bの両方に基づいてもよい。すなわち、本明細書で使用される場合、「~に基づいて」という句は、「~に少なくとも部分的に基づいて」という句と同様にして解釈されるべきである。
コンピュータ可読媒体は、非一時的コンピュータ格納媒体と、1つの場所から他の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。非一時的格納媒体は、汎用コンピュータ又は専用コンピュータによってアクセスされ得る任意の利用可能な媒体でもよい。一例として、限定なく、非一時的コンピュータ読出し可能媒体は、RAM、ROM、電気消去可能プログラマブル読出し専用メモリ(EEPROM)、コンパクトディスク(CD)ROM又は他の光学ディスクストレージ、磁気ディスクストレージ又は他の磁気格納デバイス、若しくは命令又はデータ構造の形態で所望のプログラムコード手段を運ぶ、又は格納するために使用可能であり、汎用又は専用コンピュータ若しくは汎用又は専用プロセッサによってアクセスされ得る任意の他の非一時的媒体を含み得る。更に、任意の接続は、コンピュータ読出し可能媒体と適宜呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線(DSL)、又は、赤外線、電波、マイクロ波などの無線技術を使用して、ウェブサイト、サーバ、又は他の遠隔の送信元から送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線(DSL)、又は、赤外線、電波、マイクロ波などの無線技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク(disk及びdisc)は、CD、レーザーディスク(登録商標)、光学ディスク、デジタル多用途ディスク(DVD)、フロッピーディスク、及びBlu-ray(登録商標)ディスクを含み、「disk」が通常データを磁気的に再生する一方、「disc」がレーザーを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ読出し可能媒体の範囲内に含まれる。
本明細書における説明は、当業者が本開示を実施又は使用することを可能にするために提供される。本開示に対する様々な修正形態は、当業者にとっては明らかであり、本明細書において規定される一般的原理は、本開示の範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書に説明される例及び設計に限定されず、本明細書で開示される原理及び新規の特徴に合致する最も幅広い範囲が与えられるべきである。

[クロスリファレンス]
本特許出願は、2019年12月31日に出願されたGood等による「PROTECTIVE SEALANT FOR CHALCOGENIDE MATERIAL AND METHODS FOR FORMING THE SAME」という名称の米国特許出願第16/731,963号の利益を主張する2020年12月21日に出願されたGood等による「PROTECTIVE SEALANT FOR CHALCOGENIDE MATERIAL AND METHODS FOR FORMING THE SAME」という名称の国際特許出願第PCT/US2020/066471号の国内段階出願であり、その各々は本願の譲受人に譲渡され、参照によりその全体が本明細書に明白に組み込まれる。
ボックス405は、ライナ270を形成するためにシーラント材料を堆積する前のカルコゲナイド材料230の複数の可能な化学組成の第1の表現410と、シーラント材料が堆積された後にカルコゲナイド材料の側壁250の複数の可能な化学組成の第2の表現415とを含む。

Claims (32)

  1. 情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することと、
    製造プロセスのエッチング段階の一部として、ピラーを形成するために前記材料スタックをエッチングすることとを含む方法であって、前記エッチング段階は、
    エッチングパラメータの第1のセットを使用して、前記カルコゲナイド材料の側壁を露出するために前記カルコゲナイド材料をエッチングすることと、
    前記カルコゲナイド材料のエッチングの少なくとも一部の後、又はそのエッチングの少なくとも一部の間に、第1のライナを形成するために前記カルコゲナイド材料の前記側壁に第1のシーラント材料を堆積することと、
    前記第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、前記導体材料をエッチングすることとを含み、
    前記方法は、前記エッチング段階後に発生する堆積段階の一部として、第2のライナを形成するために前記ピラーに第2のシーラント材料を堆積することを更に含む方法。
  2. 前記カルコゲナイド材料の前記側壁と結合された前記第1のライナを修復するために前記導体材料をエッチング後に、第3のシーラント材料を堆積することを更に含み、前記第2のシーラント材料を堆積することは、前記導体材料をエッチング後に前記第3のシーラント材料を堆積することに少なくとも部分的に基づく、請求項1に記載の方法。
  3. 前記第1のシーラント材料を堆積することは、
    前記第1のライナを形成するために前記カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積することを更に含む、請求項1に記載の方法。
  4. 前記1つ又は複数の元素は、ラジカル形態又はイオン又は反応性化合物を含む、請求項3に記載の方法。
  5. 前記1つ又は複数の元素は、1つ又は複数のハロゲン元素を含む、請求項3に記載の方法。
  6. 前記エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用して前記ピラーを洗浄することを更に含み、前記第2のシーラント材料を堆積することは、前記洗浄段階後に発生する、請求項1に記載の方法。
  7. 前記第1のライナは、前記エッチング段階後に発生する前記洗浄段階及び前記堆積段階中の反応から前記カルコゲナイド材料を保護するように構成される、請求項6に記載の方法。
  8. 前記第1のライナは、前記エッチング段階の一部として後続の材料をエッチングするために使用される1つ又は複数のプロセスから前記カルコゲナイド材料を保護するように構成される、請求項1に記載の方法。
  9. 前記エッチング段階は、ドライエッチングプロセスを含む、請求項1に記載の方法。
  10. 前記第2のライナは窒化ケイ素を含む、請求項1に記載の方法。
  11. 情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することと、
    製造プロセスのエッチング段階の一部として、ピラーを形成するために前記材料スタックをエッチングすることとを含む方法であって、前記エッチング段階は、
    エッチングパラメータの第1のセットを使用して、前記カルコゲナイド材料の側壁を露出するために前記カルコゲナイド材料をエッチングすることと、
    前記カルコゲナイド材料をエッチング後に第1のライナを形成するために前記カルコゲナイド材料の前記側壁に第1のシーラント材料を堆積することと、
    前記エッチング段階後に発生する段階の一部としての置換に基づく反応を使用して前記第1のライナの組成を変質することとを含む、方法。
  12. 前記エッチング段階後に発生する堆積段階の一部として、第2のライナを形成するために前記ピラーに第2のシーラント材料を堆積することを更に含み、前記第1のライナの前記組成を変質することは前記堆積段階中に発生し、前記段階は前記堆積段階を含む、請求項11に記載の方法。
  13. 前記エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用して前記ピラーを洗浄することを更に含み、前記第1のライナの前記組成を変質することは、前記洗浄段階中に発生し、前記段階は前記洗浄段階を含む、請求項11に記載の方法。
  14. 前記第1のシーラント材料を堆積することは、
    前記カルコゲナイド材料の前記側壁の表面を酸化させることを更に含む、請求項11に記載の方法。
  15. 前記エッチング段階は、
    前記エッチング段階の一部として、前記第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して前記導体材料をエッチングすることを更に含み、前記第1のライナの前記組成を変質することは、前記導体材料をエッチングすることに少なくとも部分的に基づく、請求項11に記載の方法。
  16. 前記第1のシーラント材料を堆積することは、
    前記第1のライナを形成するために前記カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積することを更に含む、請求項11に記載の方法。
  17. 前記1つ又は複数の元素は、1つ又は複数のイオンを含む、請求項16に記載の方法。
  18. 第1の電極と、前記第1の電極と結合され情報を格納するためのカルコゲナイド材料と、前記カルコゲナイド材料と結合された第2の電極とを含むピラーと、
    前記カルコゲナイド材料の側壁と結合され、前記第1の電極と前記第2の電極との間に延在する第1のライナと、
    前記ピラーの前記第1のライナ、前記第1の電極、及び前記第2の電極に結合された第2のライナであって、前記第1のライナとは異なる材料である第2のライナと
    を含む装置。
  19. 前記ピラーの前記第1の電極と結合された導電線を更に含む、請求項18に記載の装置。
  20. 前記導電線と、前記ピラーの前記第1の電極との間に配置されたラミナを更に含む、請求項19に記載の装置。
  21. 情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することと、
    製造プロセスのエッチング段階の一部として、ピラーを形成するために前記材料スタックをエッチングすることとを含む方法であって、前記エッチング段階は、
    エッチングパラメータの第1のセットを使用して、前記カルコゲナイド材料の側壁を露出するために前記カルコゲナイド材料をエッチングすることと、
    前記カルコゲナイド材料をエッチング後に、第1のライナを形成するために前記カルコゲナイド材料の前記側壁に第1のシーラント材料を堆積することと、
    前記第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、前記導体材料をエッチングすることと
    を含む方法。
  22. 前記エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用して前記ピラーを洗浄することを更に含む、請求項21に記載の方法。
  23. 前記第1のライナは、前記エッチング段階後に発生する前記洗浄段階及び他の段階中の反応から前記カルコゲナイド材料を保護するように構成される、請求項22に記載の方法。
  24. 前記第1のシーラント材料を堆積することは、
    前記第1のライナを形成するために前記カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積することを更に含む、請求項21に記載の方法。
  25. 前記1つ又は複数の元素はラジカル形態を含む、請求項24に記載の方法。
  26. 前記1つ又は複数の元素は、1つ又は複数のハロゲン元素を含む、請求項24に記載の方法。
  27. 情報を格納するためのカルコゲナイド材料及び導体材料を含む材料スタックを形成することと、
    製造プロセスのエッチング段階の一部として、ピラーを形成するために前記材料スタックをエッチングすることとを含む方法であって、前記エッチング段階は、
    エッチングパラメータの第1のセットを使用して、前記カルコゲナイド材料の側壁を露出するために前記カルコゲナイド材料をエッチングすることと、
    前記カルコゲナイド材料をエッチング後に第1のライナを形成するために、前記カルコゲナイド材料の前記側壁に第1のシーラント材料を堆積することと、
    前記第1のシーラント材料を堆積後に、エッチングパラメータの第2のセットを使用して、前記導体材料をエッチングすることとを含み、
    前記方法は、前記エッチング段階後に、前記第1のライナの少なくとも一部を除去するエッチバックプロセスを実行することと、
    前記第1のライナを修復するために前記エッチバックプロセスを実行後に前記第1のシーラント材料を堆積することと
    を更に含む方法。
  28. 前記エッチング段階後に発生する洗浄段階の一部として、湿式洗浄プロセスを使用して前記ピラーを洗浄することを更に含み、前記エッチバックプロセスを実行することは、前記湿式洗浄プロセスを使用して前記ピラーを洗浄後に発生する、請求項27に記載の方法。
  29. 前記第1のライナを修復するための前記第1のシーラント材料の堆積後に発生する堆積段階の一部として、第2のライナを形成するために前記ピラーに第2のシーラント材料を堆積することを更に含む、請求項27に記載の方法。
  30. 前記第1のシーラント材料を堆積することは、
    前記第1のライナを形成するために前記カルコゲナイド材料と結合するように構成された1つ又は複数の元素を堆積することを更に含む、請求項27に記載の方法。
  31. 前記第1のライナは、前記エッチング段階の一部として後続の材料をエッチングするために使用される1つ又は複数のプロセスから前記カルコゲナイド材料を保護するように構成される、請求項27に記載の方法。
  32. 前記エッチング段階は、ドライエッチングプロセスを含む、請求項27に記載の方法。

JP2022540312A 2019-12-31 2020-12-21 カルコゲナイド材料のための保護シーラント及びそれを形成するための方法 Pending JP2023509419A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/731,963 US11417840B2 (en) 2019-12-31 2019-12-31 Protective sealant for chalcogenide material and methods for forming the same
US16/731,963 2019-12-31
PCT/US2020/066471 WO2021138124A1 (en) 2019-12-31 2020-12-21 Protective sealant for chalcogenide material and methods for forming the same

Publications (1)

Publication Number Publication Date
JP2023509419A true JP2023509419A (ja) 2023-03-08

Family

ID=76546731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540312A Pending JP2023509419A (ja) 2019-12-31 2020-12-21 カルコゲナイド材料のための保護シーラント及びそれを形成するための方法

Country Status (7)

Country Link
US (2) US11417840B2 (ja)
EP (1) EP4066288A4 (ja)
JP (1) JP2023509419A (ja)
KR (1) KR20220120658A (ja)
CN (1) CN114981985A (ja)
TW (1) TWI763166B (ja)
WO (1) WO2021138124A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765980B2 (en) * 2020-08-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a hard mask with a tapered profile
KR20220057375A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 3차원 셀 구조를 가지는 반도체 장치 및 이의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US10381072B2 (en) 2014-04-30 2019-08-13 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9355837B2 (en) 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
US9385318B1 (en) 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
KR102473660B1 (ko) * 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US11018298B2 (en) 2017-07-01 2021-05-25 Intel Corporation Phase change memory structures
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods

Also Published As

Publication number Publication date
WO2021138124A1 (en) 2021-07-08
CN114981985A (zh) 2022-08-30
EP4066288A4 (en) 2023-08-23
US11417840B2 (en) 2022-08-16
US20230023105A1 (en) 2023-01-26
TW202137595A (zh) 2021-10-01
TWI763166B (zh) 2022-05-01
EP4066288A1 (en) 2022-10-05
US20210202841A1 (en) 2021-07-01
KR20220120658A (ko) 2022-08-30
US11980108B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
KR102359858B1 (ko) 크로스-포인트 메모리 어레이의 자가-정렬된 메모리 데크
US7514288B2 (en) Manufacturing methods for thin film fuse phase change ram
US7321130B2 (en) Thin film fuse phase change RAM and manufacturing method
US7238994B2 (en) Thin film plate phase change ram circuit and manufacturing method
US8395935B2 (en) Cross-point self-aligned reduced cell size phase change memory
US20060108667A1 (en) Method for manufacturing a small pin on integrated circuits or other devices
US11980108B2 (en) Protective sealant for chalcogenide material and methods for forming the same
JP7419387B2 (ja) メモリデバイスのためのバイア形成
KR20200032766A (ko) 유전체 배리어를 갖는 자기 선택 메모리 셀
CN110364532B (zh) 垂直通道存储器中的自对准二硅硅化物位线与源极线着陆垫
US20230027799A1 (en) Techniques for forming self-aligned memory structures
CN109888096B (zh) 存储单元及其制造方法、以及存储装置
KR20210002338A (ko) 메모리 구조를 형성하기 위한 기술
US7629253B2 (en) Method for implementing diffusion barrier in 3D memory
TWI755123B (zh) 記憶體裝置及用於製造其之方法
CN101783357B (zh) 具有单晶硅在硅化物上的集成电路组件及其制造方法
US11626452B2 (en) Efficient fabrication of memory structures
US20230180487A1 (en) In-situ low temperature dielectric deposition and selective trim of phase change materials

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240409