TWI763166B - 用於形成記憶體器件之方法及記憶體裝置 - Google Patents

用於形成記憶體器件之方法及記憶體裝置 Download PDF

Info

Publication number
TWI763166B
TWI763166B TW109143368A TW109143368A TWI763166B TW I763166 B TWI763166 B TW I763166B TW 109143368 A TW109143368 A TW 109143368A TW 109143368 A TW109143368 A TW 109143368A TW I763166 B TWI763166 B TW I763166B
Authority
TW
Taiwan
Prior art keywords
etching
liner
etch
stage
depositing
Prior art date
Application number
TW109143368A
Other languages
English (en)
Other versions
TW202137595A (zh
Inventor
法洛 Ｍ 古德
羅伯 Ｋ 哥魯畢思
格魯皮特 Ｓ 盧加尼
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202137595A publication Critical patent/TW202137595A/zh
Application granted granted Critical
Publication of TWI763166B publication Critical patent/TWI763166B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明描述用以形成一襯墊以在一製造製程之後續操作或階段期間保護諸如一儲存元件材料之一材料免於損壞的技藝。該襯墊可使用一強接合或一弱接合來接合至該材料(例如，一硫族化物材料)。在一些情況下，可在該製造製程之一蝕刻階段期間沈積一密封劑材料以防止後續蝕刻操作損壞剛剛蝕刻的一材料。

Description

用於形成記憶體器件之方法及記憶體裝置
技術領域係關於硫族化物材料的保護性密封劑及其形成方法。
以下內容大體上係關於包括至少一個記憶體器件之一或多個系統，且更具體而言係關於一種硫族化物材料的保護性密封劑及其形成方法。
記憶體器件廣泛用於在諸如電腦、無線通信器件、攝影機、數位顯示器及其類似者之各種電子器件中儲存資訊。資訊藉由程式化記憶體器件之不同狀態而進行儲存。舉例而言，二進位器件最常儲存通常由邏輯1或邏輯0表示的兩種狀態中之一者。在其他器件中，可儲存多於兩種狀態。為了存取所儲存資訊，器件之組件可讀取或感測記憶體器件中之至少一種所儲存狀態。為了儲存資訊，器件之組件可在記憶體器件中寫入或程式化狀態。
存在各種類型的記憶體器件，包括磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻RAM (RRAM)、快閃記憶體、相變記憶體(PCM)、其他基於硫族化物之記憶體及其他記憶體器件。記憶體器件可為揮發性的或非揮發性的。
大體而言，改良記憶體器件可包括增大記憶體單元密度、提高讀取/寫入速度、增強可靠性、延長資料保持、降低功耗或縮減製造成本，以及其他者。可能需要節省記憶體陣列中之空間、增大記憶體單元密度或減小記憶體陣列的總功率使用之解決方案。
100:記憶體陣列
104:基板
105:第一陣列或甲板
108:第二陣列或甲板
110:字元線
110-a:字元線
110-b:字元線
115:數位線
120-a:第一電極
120-b:第一電極
125:記憶體單元
125-a:記憶體單元
125-b:記憶體單元
130-a:第二電極
130-b:第二電極
200:記憶體陣列
200-a:記憶體陣列
200-b:記憶體陣列
200-c:記憶體陣列
200-d:記憶體陣列
200-e:記憶體陣列
205:堆疊
210:氧化物材料
215:導電材料
220:薄層材料
225:底部電極材料
230:硫族化物材料
235:頂部電極材料
240:硬式光罩材料
245:溝槽
250:側壁
255:密封劑材料
260:離子
265:基團
270:襯墊
275:襯墊
280:第二襯墊
300:強接合情況
305:方框
310:第一表示
315:第二表示
320:方框
325:方框
400:弱接合情況
405:方框
410:第一表示
415:第二表示
420:方框
425:方框
500:方法
505:操作
510:操作
515:操作
520:操作
525:操作
530:操作
600:方法
605:操作
610:操作
615:操作
620:操作
625:操作
700:方法
705:操作
710:操作
715:操作
720:操作
725:操作
800:方法
805:操作
810:操作
815:操作
820:操作
825:操作
830:操作
835:操作
圖1說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列之實例。
圖2A至2E說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的實例記憶體陣列之各種視圖。
圖3說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的強接合情況之實例。
圖4說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的弱接合情況之實例。
圖5至8展示了說明根據如本文中所揭示之實例的支援硫族化物材料的保護性密封劑及其形成方法之一或多種方法的流程圖。
本專利申請案主張Good等人於2019年12月31申請的名稱為「PROTECTIVE SEALANT FOR CHALCOGENIDE MATERIAL AND METHODS FOR FORMING THE SAME」之美國專利申請案第16/731,963號之優先權，該案讓與給其受讓人，且明確地以全文引用的方 式併入本文中。
一些記憶體器件可包括硫族化物材料以充當記憶體單元之儲存組件以儲存資料。隨著記憶體器件的組件之大小變得較小，藉由蝕刻一些材料而引起之損壞可開始影響彼等材料的效能。舉例而言，記憶體單元在儲存資料時的有效性可與未受損或活性之記憶體單元的硫族化物材料之量相關。在使用蝕刻操作曝露硫族化物材料之側壁之後，後續步驟(諸如蝕刻電極材料、清理階段、沈積階段或曝露於空氣)可損壞硫族化物材料及/或使不合需要的化學成分混合在硫族化物材料中，藉此減小適用於儲存資訊之硫族化物材料之塊狀或活性材料的體積。在更具體的實例中，若製程損壞一微米的材料，則所損壞之塊狀或活性材料之百分比將基於材料的總大小。隨著材料的大小變得較小，由給定製程損壞之塊狀材料的百分比可增大。
描述了用以形成襯墊以在製造製程之後續操作或階段期間保護諸如儲存元件材料之材料免於損壞的技藝。襯墊可使用強接合或弱接合來接合至材料(例如，硫族化物材料)。在一些情況下，可在製造製程之蝕刻階段期間沈積密封劑材料以防止後續蝕刻操作損壞剛剛蝕刻的材料。
本發明的特徵最初在如參考圖1所描述之記憶體陣列之上下文中描述。本發明的特徵在如參考圖2A至4所描述之上下文記憶體陣列及接合情況中描述。本發明之此等及其他特徵進一步由流程圖說明且參考流程圖描述，該等流程圖係關於如參考圖5至8所描述的硫族化物材料的保護性密封劑及其形成方法。
圖1說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列100(例如，三維(3D)記憶 體陣列)之實例。記憶體陣列100可包括定位於基板104上方之記憶體單元之第一陣列或甲板105及在第一陣列或甲板105之頂部上的記憶體單元之第二陣列或甲板108及/或在甲板108之頂部上重複的更多甲板。
記憶體陣列100可包括字元線110(例如，字元線110-a及110-b)及數位線115。第一甲板105及第二甲板108之記憶體單元各自可具有一或多個自選擇記憶體單元。第一甲板105及第二甲板108之記憶體單元各自可具有零個、一或多個記憶體單元(例如，分別為記憶體單元125-a及記憶體單元125-b)。儘管圖2中所包括的一些元件以數字指示符進行標記，其他對應元件未被標記，但在努力提高所描繪特徵之可視性及清晰度之過程中，該等元件相同或將被理解為類似。
第一甲板105之記憶體單元可包括第一電極120-a、記憶體單元125-a(例如，包括硫族化物材料)及第二電極130-a。另外，第二甲板108之記憶體單元可包括第一電極120-b、記憶體單元125-b(例如，包括硫族化物材料)及第二電極130-b。在一些實例中，第一甲板105及第二甲板108之記憶體單元可具有共同導電線，以使得每一甲板105及108之對應記憶體單元可共用位元線115或字元線110。舉例而言，第二甲板108之第一電極120-b及第一甲板105之第二電極130-a可耦接至位元線115以使得位元線115由豎直鄰近記憶體單元共用。若記憶體陣列100包括多於一個甲板，則解碼器可定位於每一甲板上方或下方。舉例而言，解碼器可定位於第一甲板105上方及第二甲板108上方。在一些情況下，記憶體單元125可為相變記憶體單元或自選擇記憶體單元的實例。
在一些實例中，記憶體單元可藉由將電脈波提供至單元來程式化，該單元可包括記憶體儲存元件。脈波可經由第一存取線(例如， 字元線110)或第二存取線(例如，數位線115)或其組合提供。在一些情況下，在提供脈波後，取決於記憶體單元之極性，離子可在記憶體儲存元件內遷移。因此，相對於記憶體儲存元件之第一側或第二側之離子或原子的濃度可至少部分地基於第一存取線與第二存取線之間的電壓之極性。在一些情況下，經不對稱成形之記憶體儲存元件可使離子在具有更大面積之元件的部分處更擁擠。記憶體儲存元件之某些部分可具有較高電阻率，且因此可引起比記憶體儲存元件之其他部分更高的臨限電壓。離子遷移之此描述表示用於達成本文中所描述的結果之自選擇記憶體單元之機制的實例。機制之此實例不應視為限制性的。本發明亦包括用於達成本文中所描述的結果之自選擇記憶體單元之機制之其他實例。
記憶體陣列100之架構可稱為交叉點架構，在一些情況下，在該交叉點架構中，記憶體單元形成於如圖1中所說明之字元線與位元線之間的拓樸交叉點處。此交叉點架構可提供與其他記憶體架構相比具有較低生產成本之相對較高密度資料儲存裝置。舉例而言，交叉點架構可具有減小面積之記憶體單元，且因而與其他架構相比可具有增大之記憶體單元密度。舉例而言，與具有6F2記憶體單元面積的其他架構(諸如具有三端選擇組件之架構)相比，該架構可具有4F2記憶體單元面積，其中F為最小特徵大小。舉例而言，DRAM可使用電晶體(其為三端器件)作為每一記憶體單元之選擇組件，且與交叉點架構相比可具有較大記憶體單元面積。
雖然圖1之實例展示兩個記憶體甲板，但其他組態為可能的。在一些實例中，記憶體單元之單個記憶體甲板可經建構在基板104上方，其可稱為二維記憶體。在一些實例中，記憶體單元之三個或四個記憶體甲板可以類似方式經組態於三維交叉點架構中。
在一些實例中，記憶體甲板中之一或多者可包括記憶體單元125，該記憶體單元125包括硫族化物材料。舉例而言，記憶體單元125可包括硫族化物玻璃，諸如(例如)硒(Se)、碲(Te)、砷(As)、銻(Sb)、碳(C)、鍺(Ge)及矽(Si)的合金。在一些實例中，主要具有硒(Se)、砷(As)及鍺(Ge)之硫族化物材料可稱為SAG合金。在一些實例中，SAG合金可包括矽(Si)或銦(In)或其組合，且此類硫族化物材料可分別稱為SiSAG合金或InSAG合金，或其組合。在一些實例中，硫族化物玻璃可包括各自呈原子或分子形式的額外元素，諸如氫(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些實例中，包括硫族化物材料之記憶體單元125可藉由施加第一電壓經程式化成邏輯狀態。藉助於實例，在特定記憶體單元125經程式化時，單元內之元件分離，從而引起離子遷移。取決於施加至記憶體單元之電壓的極性，離子可朝向特定電極遷移。舉例而言，在記憶體單元125中，離子可朝向負電極遷移。隨後可藉由跨單元施加電壓來讀取記憶體單元以進行感測。在讀取操作期間所看見的臨限電壓可基於記憶體單元中之離子分佈及讀取脈波的極性。在其他實例中，在特定記憶體單元125使用電壓經程式化時，結構相位變化可在單元材料中經誘導，從而使其變為晶形或非晶形。可藉由跨單元施加電壓來讀取記憶體單元125以感測非晶形記憶體單元之高電阻狀態或晶形記憶體單元的低電阻狀態。
在一些情況下，作為記憶體單元125之存取操作之部分，可將第一電壓施加至解碼器之第一導電線。在施加第一電壓後，第一導電線可與同記憶體單元125相關聯之存取線(例如，字元線110-a、字元線110-b或位元線115)耦接。舉例而言，第一導電線可基於解碼器之摻雜材料與存取線耦接，該解碼器在第一方向上在第一導電線與存取線之間延 伸。
在一些實例中，可基於將解碼器之第一導電線與存取線耦接來將第一電壓施加至記憶體單元125。解碼器可包括在遠離基板104之表面的第一方向上在第一導電線與記憶體單元之記憶體陣列100的存取線之間延伸的一或多種摻雜材料。在一些情況下，解碼器可與基板104耦接。
襯墊可形成於記憶體陣列100中以在製造製程之後續操作或階段期間保護諸如記憶體單元125之材料免於損壞。襯墊可使用強接合或弱接合來接合至材料(例如，硫族化物材料)。在一些情況下，可在製造製程之蝕刻階段期間沈積密封劑材料以防止後續蝕刻操作損壞剛剛蝕刻的材料。
圖2A至2E說明根據如本文中所揭示之實例的在可經執行以形成堆疊記憶體器件之一系列步驟或製程期間實例記憶體陣列200-a、200-b、200-c、200-d及200-e的各種視圖。具體地，在圖2A至2E中，展示了在記憶體陣列結構中形成硫族化物單元材料之保護性接合取代的方法。
各種技藝可用於形成記憶體陣列200之材料或組件。此等技藝可包括例如化學氣相沈積(CVD)、金屬有機化學氣相沈積(MOCVD)、物理氣相沈積(PVD)、濺鍍沈積、原子層沈積(ALD)或分子束磊晶法(MBE)，以及其他薄膜生長技藝。可使用數種技藝移除材料，該等技藝可包括例如化學蝕刻(亦稱為「濕式蝕刻」)、電漿蝕刻(亦稱為「乾式蝕刻」)或化學機械平坦化(CMP)。
雖然為清楚及易於說明起見而未展示，但應理解，所說明 陣列結構形成於基板上方，除了其他以外，該陣列結構可包括各種外圍及支援電路系統，例如形成行及列驅動器電路系統及感測放大器電路系統的一部分之互補金屬氧化物半導體(CMOS)電晶體，以及通過上文所描述的行及列將此電路系統連接至記憶體陣列之插座及佈線。另外，基板可包括一或多個記憶體陣列或陣列之「甲板」。如本文中所使用，術語基板包括塊體半導體基板以及形成於其上方之積體結構。
圖2A說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列200-a之橫截面圖。記憶體陣列200-a可包括更早處理步驟中所形成之材料的堆疊205。堆疊205可經組態以最終形成複數個記憶體單元，如本文中所描述。
材料之堆疊205可包括定位在堆疊205中之其他材料之頂部上且定位成鄰近於該等其他材料的複數種材料。材料之堆疊205可包括氧化物材料210、導電材料215、薄層材料220、底部電極材料225、硫族化物材料230、頂部電極材料235及一或多種硬式光罩材料240。
氧化物材料210可定位在材料之堆疊205的底部處。在一些實例中，氧化物材料210可為與記憶體單元相關聯之基板的實例。氧化物材料210可為介電材料的實例。在一些實例中，氧化物材料210可形成於硬式光罩(未展示)上方。
導電材料215可能可作為一或多個記憶體單元之存取線操作。在一些實例中，導電材料215可為與記憶體單元相關聯之字元線的實例。在一些情況下，導電材料215可與氧化物材料210耦接或可定位於氧化物材料210上方。導電材料215可包括鎢或銅或其組合。在一些實例中，導電材料215可用於形成導電線。
薄層材料220可為薄金屬薄層的實例。薄層材料220可耦接或定位於導電材料215上方。
底部電極材料225可為與硫族化物材料230之電導體或電接點的實例。底部電極材料225可定位於薄層材料220與硫族化物材料230之間。在一些實例中，底部電極材料225可與導電材料215耦接。在此類實例中，薄層材料220不可存在於材料之堆疊205中。在一些實例中，底部電極材料225可由基於碳之材料或氮化物材料形成。在一些情況下，底部電極材料225可稱為導電材料。
硫族化物材料230可操作以基於將電壓施加至硫族化物材料230來儲存資料。舉例而言，硫族化物材料230可操作以基於施加第一電壓脈波來儲存第一狀態且基於施加第二電壓脈波來儲存第二狀態。硫族化物材料230可用於形成任何類型的基於硫族化物之記憶體單元，包括相變記憶體單元、自選擇記憶體單元或使用硫族化物形成的另一類型之記憶體單元。硫族化物材料230可與底部電極材料225、頂部電極材料235或其組合耦接。硫族化物材料230可為儲存元件材料的實例。在一些情況下，硫族化物材料230可形成儲存元件。在一些情況下，硫族化物材料230可形成另一類型之元件，諸如選擇器。在一些情況下，參考硫族化物材料230所描述的特徵可經施加至其他類型之材料，包括其他類型之儲存元件材料。
頂部電極材料235可為與硫族化物材料230之電導體或電接點的實例。頂部電極材料235可定位於硫族化物材料230上方。在一些實例中，頂部電極材料235可由基於碳之材料或氮化物材料形成。在一些情況下，頂部電極材料235可稱為導電材料。
硬式光罩材料240可定位於頂部電極材料235上方且與該頂部電極材料235耦接。硬式光罩材料240可為保護底層材料之部分之蝕刻光罩的實例。在此類實例中，可在製造製程之蝕刻階段期間保護在硬式光罩材料240下之區域免於蝕刻。諸如溝槽245之一或多個溝槽可形成於硬式光罩材料240中或之間。溝槽245可例如至少部分地利用微影光罩技藝來形成。蝕刻操作可使用各種技藝移除材料，該等技藝可包括例如化學蝕刻(亦稱為「濕式蝕刻」)、電漿蝕刻(亦稱為「乾式蝕刻」)或其組合。
用於形成記憶體單元之陣列之製造製程可包括形成記憶體陣列200-a的材料之堆疊205。根據堆疊205，記憶體單元可由製造製程形成。製造製程可包括各自可定義用於推進製造製程之步驟的一或多個參數之一或多個階段。階段的實例可為用於蝕刻材料的至少一部分之一或多個蝕刻階段、用於將材料沈積至堆疊205上之一或多個沈積階段及用於自材料之堆疊205移除污染物的一或多個清理階段。每一階段可包括一或多個蝕刻過程、一或多個沈積過程或一或多個清理過程，或其組合。舉例而言，製造製程之蝕刻階段可包括至少兩個不同蝕刻參數。在此類實例中，第一蝕刻參數集合可用於蝕刻第一材料(例如，硫族化物材料230)，且與第一集合不同之第二蝕刻參數集合可用於蝕刻第二材料(例如，底部電極材料225)。可基於材料之特性針對不同材料使用不同蝕刻參數集合。舉例而言，第一材料可比第二材料更軟，且不同參數可減少或緩和對經蝕刻之材料的不合需要的損壞。
蝕刻階段可包括蝕刻堆疊205中之多種材料。舉例而言，單個蝕刻階段可包括蝕刻頂部電極材料235、硫族化物材料230及底部電極材料225。蝕刻可自上而下發生，且因此堆疊205之頂部處的材料(例 如，頂部電極材料235)可曝露於與不同蝕刻參數集合相關之蝕刻化學物質。在堆疊205中較高之材料比堆疊205中較低之材料(例如，底部電極材料225)更軟或對某些蝕刻化學物質(例如，硫族化物材料230)具有更少的彈性時，用於蝕刻較低材料(例如，底部電極材料225)之蝕刻化學物質可損壞較高材料(例如，硫族化物材料230)。
本文中描述了用於在硫族化物材料230之表面上形成襯墊以在相同蝕刻階段期間保護其免於與其他製程相關聯的蝕刻化學物質之影響或保護其免於其他階段之其他化學物質或製程的影響之技藝。在蝕刻階段期間，硫族化物材料230之一或多個表面可藉由蝕刻製程曝露。一或多種材料可在蝕刻階段期間沈積於硫族化物材料230之一或多個曝露表面上以在硫族化物材料230的一或多個曝露表面上形成襯墊。在一些實例中，襯墊可產生與硫族化物材料230之強接合。在一些實例中，襯墊可產生與硫族化物材料230之弱接合。在此類實例中，襯墊之部分可在其他製程或製造製程之階段期間經置換。
圖2B說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列200-b之橫截面圖。記憶體陣列200-b可為參考圖2A所描述之在用於蝕刻材料之堆疊205的蝕刻階段期間之記憶體陣列200-a的實例。舉例而言，蝕刻階段可經執行以自材料之連續薄片形成硫族化物材料230的線。產生此類線可使記憶體陣列200-b更接近具有由硫族化物材料230形成之個別記憶體單元。蝕刻階段可使溝槽245更深地延伸至堆疊205材料中，尤其在不受硬式光罩材料240保護的區域中。
蝕刻階段可曝露記憶體陣列200-b之一或多個層的側壁。 舉例而言，蝕刻階段可曝露頂部電極材料235之一或多個側壁，硫族化物材料230、底部電極材料225、薄金屬薄層材料220或其組合可藉由蝕刻階段曝露。舉例而言，硫族化物材料230之一或多個側壁250可藉由蝕刻曝露。在圖2B中所展示之實例中，曝露側壁250中的一些之一部分，同時其他側壁250展示經曝露之較大部分。在蝕刻階段完成之後，側壁250可完全經曝露。
在蝕刻階段期間，可蝕刻堆疊205中之不同材料，且此等不同材料可使用不同蝕刻參數或濕式或乾式蝕刻化學物質移除材料。舉例而言，電極材料225及235可由比硫族化物材料230更硬的材料形成且可使用更強參數集合或蝕刻化學物質進行蝕刻。因為一些材料可能在其他材料之後經蝕刻，所以後續材料之蝕刻可損壞先前經蝕刻的材料。
隨著線的大小在記憶體器件中變得較小，由蝕刻引起之損壞可產生更顯著的影響。舉例而言，記憶體單元在儲存資料時之有效性可與未受損的塊體之量相關。在曝露硫族化物材料230之側壁250之後，後續步驟(諸如蝕刻底部電極材料225、清理階段或沈積階段)可損壞硫族化物材料且/或使不合需要的化學成分在一或多個層中混合，藉此減小適用於儲存資訊之硫族化物材料230的塊體體積。隨著材料的大小變得較小，藉由給定製程損壞之硫族化物材料之塊體的百分比可增大。為了緩和在蝕刻之後對材料之損壞，可在蝕刻階段期間沈積材料(例如，密封劑材料)以沿著受保護的材料之經曝露側壁形成保護性襯墊。
密封劑材料255可沈積至記憶體陣列200-b之溝槽245中。密封劑材料255可經形成為經曝露側壁之一或多個部分上方的保護性層。密封劑材料255可經形成至預定厚度。另外地或可替代地，密封劑材料 255可包括矽。
密封劑材料255可接觸每一溝槽245的第一側壁、第二側壁及/或底壁。在沈積之後，密封劑材料255可接觸硫族化物材料230之側壁250。在硫族化物材料230之側壁250上形成襯墊270(在圖2C中展示)可保護硫族化物材料230免於可藉由損壞表面及/或使不合需要的化學成分在一或多個層中混合來降解硫族化物材料230之不同後續蝕刻、清理或沈積製程(例如，連續電漿聚合、電漿沈積等)之影響。襯墊270可通過靶向接合製程在硫族化物材料230上實現邊緣組合物，藉此減少可在後續製程(例如，乾式蝕刻製程、電漿蝕刻製程、濕式蝕刻製程等)期間通過使用離子/基團循環發生的損壞。舉例而言，諸如基團及/或離子之高能反應物種可在蝕刻製程期間產生。在一些情況下，基團及/或離子轉移可發生(例如，一或多個離子及/或基團可沈積於硫族化物材料的一或多個邊緣上)。另外地或可替代地，一或多個離子及/或基團可定位在硫族化物材料之塊體中。
如圖2B中所展示，離子260及/或基團265可藉由基團取代製程或反應形成於硫族化物材料230之側壁250上以產生反應性中間物手柄(reactive intermediate handle)。離子260及/或基團265可經沈積以形成襯墊270，如藉由圖2C所展示。襯墊270可形成於硫族化物材料230上以緩和與製造製程之後續階段或操作相關聯的污染及/或元素損失。
襯墊270可使用如參考圖3所描述之強接合方案形成。可替代地，襯墊270可使用如參考圖4所描述之弱接合方案形成。在使用弱接合方案時，襯墊270之一或多個部分的組合物可藉由製造方案中之後續操作更改。在此類實例中，經沈積以形成襯墊270之密封劑材料可經組態以 藉由後續操作之化學物質更改。在弱接合情況之一些實例中，可使硫族化物材料230的側壁250氧化。稍後，還原可在沈積製程(例如，ALD或CVD沈積製程)中發生。
密封劑材料可與執行硫族化物材料230之蝕刻同時經沈積。在一些實例中，密封劑材料可在蝕刻硫族化物材料230之後但在蝕刻底部電極材料225之前經沈積。在蝕刻底部電極材料225時，由密封劑材料形成之襯墊270可保護硫族化物材料230免於損壞硫族化物材料230及/或使不合需要的化學成分與硫族化物材料230混合。蝕刻底部電極材料225可在沈積密封劑材料之後發生。蝕刻底部電極材料225仍然可損壞襯墊270或使化學成分與襯墊270混合。在一些情況下，襯墊270可在蝕刻底部電極材料225期間或之後藉由沈積密封劑材料(例如，第三密封劑材料)以補充、修復或添加至襯墊270來進行修復。襯墊270可藉由在製造製程之任何操作或階段之後或期間沈積更多的密封劑材料來修復。
圖2C說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列200-c之橫截面圖之實例。記憶體陣列200-c可為參考圖2B所描述之在已對材料的堆疊205之部分執行蝕刻及/或濕式清理製程之後的記憶體陣列200-b的實例。作為蝕刻階段之部分，一或多個襯墊270形成於硫族化物材料230之側壁250上。襯墊270(例如，硫族化物材料230之工程化側壁)可為自組裝單層(SAM)或共價接合結原子或化合物的實例，進一步參考圖3及4進行描述。另外地或可替代地，襯墊270可為包含一或多個SAM的膜。襯墊270可在頂部電極材料235(例如，第一導電材料)與底部電極材料225(例如，第二導電材料)之間延伸。舉例而言，襯墊270可形成於硫族化物材料230的一或多個邊 緣上。
具有襯墊270的記憶體陣列200-c可在蝕刻階段之後在參考圖3所描述之強接合情況下出現。可替代地，具有襯墊270之記憶體陣列200-c可在製造製程之清理階段之後在參考圖4所描述之弱接合情況下出現。
製造製程之清理階段可包括濕式清理製程以自材料之堆疊205移除一或多種材料。在蝕刻製程及其他製程期間，各種材料或污染物可留在材料之堆疊205上。為了自堆疊205清理彼等材料或污染物，可用各種化學品洗滌堆疊205或將堆疊205浸入各種化學品中。
作為弱接合情況之部分，濕式清理製程之化學物質可操作以更改襯墊270的組合物。在一些實例中，濕式清理製程可通過氧化置換一或多個弱蝕刻封端之接合。在此類實例中，清理階段可使襯墊之至少部分氧化。在一些實例中，襯墊270經組態以在於蝕刻階段之後發生的清理階段及沈積階段期間保護硫族化物材料230免於反應。
圖2D說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列200-d之橫截面圖之實例。記憶體陣列200-d可為參考圖2C所描述之在沈積襯墊275之後的記憶體陣列200-c之實例。在一些情況下，襯墊275可為犧牲襯墊的實例。
襯墊275(例如，第二襯墊)可與襯墊270、頂部電極材料235、底部電極材料225、硬式光罩材料240、導電材料215、薄層材料220或其組合耦接。襯墊275可為與襯墊270不同的材料。在一些情況下，第二襯墊可為襯墊275的實例。襯墊275可經組態以保護堆疊205之部分免於製造製程之後續操作或階段的影響。舉例而言，襯墊275可保護堆疊205 免於後續蝕刻階段、後續清理階段或後續密封階段之部分或其組合的影響。在一些情況下，襯墊275可在製造製程完成之前經移除。在一些情況下，襯墊275可不在製造製程完成之前經移除。
圖2E說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的記憶體陣列200-e之橫截面圖之實例。記憶體陣列200-e可為參考圖2D所描述之在沈積密封劑材料以形成第二襯墊280之後的記憶體陣列200-d之實例。記憶體陣列200-e說明楔形導柱類結構之實例。在一些情況下，記憶體陣列200-e可經形成為豎直導柱類結構。舉例而言，在記憶體陣列200-d上形成第二襯墊可生成豎直導柱類結構。在其他實例中，諸如由記憶體陣列200-e所展示之實例，在一些情況下，導柱類結構可為楔形(例如，歸因於蝕刻之某一等向性度)。
第二襯墊280可經形成於襯墊270或襯墊275、頂部電極材料235、底部電極材料225、硬式光罩材料240、導電材料215、薄層材料220、氧化物材料210或其組合上方。第二襯墊280可為與襯墊270不同的材料。在一些實例中，第二襯墊280可為氮化矽襯墊的實例。
為了形成記憶體陣列200-e，記憶體陣列200-d可經歷各種操作或階段。舉例而言，可將蝕刻操作(例如，蝕刻階段之部分)應用於記憶體陣列200-d以移除導電材料215中之一些以形成導電線(例如，諸如字元線)。此蝕刻製程可曝露導電材料215之一或多個側壁或氧化物材料210的一或多個壁或其組合。在蝕刻步驟期間，可移除硬式光罩材料240或襯墊275之部分或其組合。可在蝕刻操作之後將清理操作(例如，清理階段之部分)應用於記憶體陣列以移除污染物。可將沈積操作(例如，沈積階段之部分)應用於記憶體陣列以形成第二襯墊280。沈積操作可密封材料之所得 堆疊。
為了獲得記憶體陣列200之最終導柱結構，可執行一或多個額外操作。舉例而言，填充材料可沈積在溝槽245中。在一些實例中，可移除硬式光罩材料240以曝露頂部電極材料235。在一些實例中，可沈積導電材料(未展示)以形成數位線。在一些實例中，導柱可藉由移除形成數位線之導電材料、頂部電極材料235、硫族化物材料230、底部電極材料225或其組合之部分將導柱限定在垂直於第一方向的第二方向上。在第二方向上之蝕刻期間，可用襯墊材料以與參考圖2A至2E所描述的類似的方式保護硫族化物材料之側壁，且可使用額外襯墊。
圖2A至2E說明用於形成記憶體陣列之包括用以打開硫族化物材料230之蝕刻階段、隨後清理階段、隨後用以沈積襯墊275的沈積階段、隨後蝕刻階段、清理階段及用以密封堆疊(例如，沈積第二襯墊280)之沈積階段之製程流程。利用襯墊270之相同特徵之其他製程流程亦為可能的。
在用於形成記憶體陣列之製程流程之一些實例中，製程流程可不包括沈積襯墊275。在此類實例中，蝕刻階段、清理階段及沈積階段可在一個序列中完成。
在用於形成記憶體陣列之製程流程的一些實例中，製程流程可包括原位蝕刻化學技藝可貫穿製程流程保護記憶體陣列之一或多個特徵的蝕刻階段。在此類實例中，襯墊270可在操作或階段完成之後修復或可與蝕刻階段及/或其他階段同時修復。
在用於形成記憶體陣列之製程流程的一些實例中，製程流程可包括回蝕製程，其中在蝕刻階段之後完全移除襯墊270。在此類實例 中，在清理階段期間及/或在沈積階段期間，對襯墊270之修復可發生。在此類情況下，製造系統可經組態以在蝕刻階段之後執行移除第一襯墊的至少一部分之回蝕製程，且在執行回蝕製程之後沈積第一密封劑材料以修復第一襯墊。
圖3說明了根據如本文中所揭示之實例之支援硫族化物材料的保護性密封劑及其形成方法的強接合情況300之實例。襯墊270之強接合情況300包括與硫族化物材料230形成強接合。
方框305包括在沈積密封劑材料以形成襯墊270之前硫族化物材料230的複數種可能化學組合物之第一表示310及在沈積密封劑材料之後硫族化物材料230的側壁250之複數種可能化學組合物之第二表示315。
如參考圖2B所描述，塊體可與硫族化物材料230相關聯，且在此實例中可包含一或多種硫族化物元素或化合物，諸如一或多種Ge、As、Se及/或In，以及其他元素。引入強接合情況之化學路徑可在蝕刻階段期間發生。在此實例中，沈積製程可將化學活性離子、基團及/或化合物引入至經曝露塊狀材料。進料氣體(例如，C2H2、CH4、CF3I或AsH3以及其他氣體)可在沈積製程期間經引入以沿著塊狀材料之一或多個表面形成強接合且反應性的邊緣組合物，諸如SAM。在此製程期間，較佳元素可沈積於塊狀材料之一或多個表面上。舉例而言，若塊狀材料包含T或Q，則可分別形成有機T化合物(TC)或有機Q化合物(QC)化合物。在另一實例中，若塊狀材料包含X或Y，則X-I或X-Y接合可分別在邊緣處形成。舉例而言，若塊狀材料包含Ge或Se，則有機鍺(GeC)或有機硒(SeC)化合物可分別形成。在另一實例中，若塊狀材料包含As或In，則AsI或 InAs接合可分別在邊緣處形成。塊體可包含2018年12月1日發行之國際應用化學與純化學聯盟(IUPAC)元素週期表的一或多個第13族、第14族、第15族、第16族及/或第17族元素。
在此實例中，在乾式蝕刻步驟期間形成之強接合可具有大於439kJ/mol的接合解離能。邊緣可用作反應性中間物，例如，後續濕式清理製程可引入羥基(OH)，從而進一步改變邊緣組合物。方框320包括在清理階段之後硫族化物材料230及/或襯墊270之複數種可能化學組合物的表示。舉例而言，可形成中間邊緣組合物，諸如T-COH、Q-IOH、T-COH或Q-Y-OH。舉例而言，可形成中間邊緣組合物，諸如GeCOH、AsIOH、SeCOH或InAsOH。羥基可進一步經歷取代反應，其中該等羥基在沈積操作(例如，ALD或CVD)期間經氮化矽置換。在一些情況下，沈積操作可經組態以沈積參考圖2D所描述之襯墊275。在一些情況下，沈積操作可經組態以沈積密封劑材料以形成參考圖2E所描述之第二襯墊280。以此方式，維持初始強接合，從而與T-CNSi、X-INSi、Q-CNSi及/或Y-X-NSi之組合物形成工程化側壁(如參考圖2C至2E所描述)。在更具體的實例中，可維持初始強接合，從而與GeCNSi、AsINSi、SeCNSi及/或InAsNSi之組合物形成工程化側壁。方框325包括在沈積或密封階段之後硫族化物材料230及/或襯墊270之複數種可能化學組合物的表示。
圖4說明了根據如本文中所揭示之實例的支援硫族化物材料的保護性密封劑及其形成方法的弱接合情況400之實例。襯墊270之弱接合情況400包括與硫族化物材料230形成弱接合。
方框405包括在沈積密封劑材料以形成襯墊270之前硫族化物材料230的複數種可能化學組合物之第一表示410及在沈積密封劑材料 之後硫族化物材料230的側壁250之複數種可能化學組合物之第二表示415。
如參考圖2B及圖3所描述，塊體可與硫族化物材料230相關聯，且在此實例中，可包括T、X、Q及/或Y(例如，Ge、As、Se及/或In)。在此實例中，化學接合可在蝕刻階段期間及在其他階段期間形成於硫族化物材料230上。在此實例中，塊狀材料可在蝕刻操作期間曝露於一或多種鹵化氫(例如，HBr)，因此產生在後續氧化步驟期間易於受控化學取代的反應性手柄。可將此步驟中之反應性手柄視為待在清理階段及/或沈積階段期間交換之弱接合材料。在一些實例中，可將弱接合理解為與小於439kJ/mol之接合解離能相關聯之化學接合的物種。如所展示，塊體可包含來自2018年12月1日發行之IUPAC元素週期表的一或多個第13族、第14族、第15族、第16族及/或第17族元素。
舉例而言，藉由使塊體(例如，硫族化物材料230)表面曝露於HBr，Br封端之表面可產生(例如，TBr、XBr、QBr、YBr、GeBr、AsBr、SeBr、InBr等)。在清理步驟(例如，氧化步驟)期間，Br封端之表面(邊緣)可曝露於羥基，因此在取代反應期間用羥基置換Br原子(例如，TBr+H2O
Figure 109143368-A0305-02-0022-5
TOH+HBr或GeBr+H2O
Figure 109143368-A0305-02-0022-4
GeOH+HBr)。方框420包括在清理階段之後硫族化物材料230及/或襯墊270之複數種可能化學組合物的表示。在此步驟之後，塊體的羥基封端之表面可在沈積階段(例如，ALD或CVD)期間經歷還原反應以置換羥基，從而形成工程化側壁(參考圖2C至2E)。在一些情況下，沈積操作可經組態以沈積參考圖2D所描述之襯墊275。在一些情況下，沈積操作可經組態以沈積密封劑材料以形成參考圖2E所描述之第二襯墊280。工程化側壁可具有TNSi、XNSi、QNSi及/ 或YNSi或GeNSi、AsNSi、SeNSi及/或InNSi之組合物以及其他組合物。方框425包括在沈積或密封階段之後硫族化物材料230及/或襯墊270之複數種可能化學組合物的表示。
圖5展示說明了根據本發明之態樣之支援硫族化物材料的保護性密封劑及其形成方法之一或多種方法500的流程圖。方法500之操作可藉由製造系統或與製造系統相關聯的一或多個控制器實施。在一些實例中，一或多個控制器可執行指令集來控制製造系統之一或多個功能元件以執行所描述功能。另外地或可替代地，一或多個控制器可使用專用硬體來執行所描述功能之態樣。
在505處，方法500可包括形成包括用於儲存資訊的硫族化物材料及/或開關器件及導電材料的材料之堆疊。505之操作可根據本文中所描述的方法來執行。
在510處，方法500可包括作為製造製程之蝕刻階段之部分蝕刻材料之堆疊以形成導柱。510之操作可根據本文中所描述的方法來執行。
在515處，方法500可包括作為蝕刻階段之部分使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料的側壁。515之操作可根據本文中所描述的方法來執行。
在520處，方法500可包括作為蝕刻階段之部分在蝕刻硫族化物材料的至少一部分之後或期間將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊。520之操作可根據本文中所描述的方法來執行。
在525處，方法500可包括作為蝕刻階段之部分在沈積第一 密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。525之操作可根據本文中所描述的方法來執行。
在530處，方法500可包括作為在蝕刻階段之後發生的沈積階段之部分將第二密封劑材料沈積在導柱上方以形成第二襯墊。530之操作可根據本文中所描述的方法來執行。
在一些實例中，如本文中所描述之裝置可執行一或多種方法，諸如方法500。裝置可包括用於形成包括用於儲存資訊的硫族化物材料及導電材料之材料之堆疊、作為製造製程的蝕刻階段之部分蝕刻材料的堆疊以形成導柱之特徵、構件或指令(例如，可由處理器執行之非暫時性電腦可讀媒體儲存指令)。蝕刻階段可包括：使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料之側壁；在蝕刻硫族化物材料的至少一部分之後或期間將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊；在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。裝置亦可包括用於作為在蝕刻階段之後發生的沈積階段之部分將第二密封劑材料沈積在導柱上方以形成第二襯墊之特徵、構件或指令(例如，可由處理器執行的非暫時性電腦可讀媒體儲存指令)。
本文中所描述的方法500及裝置之一些實例可進一步包括用於在蝕刻導電材料之後沈積第三密封劑材料以修復與硫族化物材料之側壁耦接的第一襯墊之操作、特徵、構件或指令，其中沈積第二密封劑材料可基於在蝕刻導電材料之後沈積第三密封劑材料。
在本文中所描述的方法500及裝置之一些實例中，沈積第一密封劑材料可進一步包括用於沈積經組態以與硫族化物材料接合之一或多種元素以形成第一襯墊的操作、特徵、構件或指令。在本文中所描述的 方法500及裝置之一些實例中，一或多種元素包括基團形式或離子或反應性化合物。在本文中所描述的方法500及裝置之一些實例中，一或多種元素包括一或多種鹵素元素。
本文中所描述的方法500及裝置之一些實例可進一步包括用於作為在蝕刻階段之後發生的清理階段之部分使用濕式清理製程清理導柱的操作、特徵、構件或指令，其中沈積第二密封劑材料在清理階段之後發生。
在本文中所描述的方法500及裝置之一些實例中，第一襯墊可經組態以在蝕刻階段之後發生的清理階段及沈積階段期間保護硫族化物材料免於反應。在本文中所描述的方法500及裝置之一些實例中，第一襯墊可經組態以作為蝕刻階段之部分保護硫族化物材料免於用於蝕刻後續材料之一或多個製程的影響。在本文中所描述的方法500及裝置之一些實例中，蝕刻階段包括乾式蝕刻製程。在本文中所描述的方法500及裝置之一些實例中，第二襯墊包括氮化矽。
圖6展示說明了根據本發明之態樣之支援硫族化物材料的保護性密封劑及其形成方法之一或多個方法600的流程圖。方法600之操作可藉由製造系統或與製造系統相關聯的一或多個控制器實施。在一些實例中，一或多個控制器可執行指令集來控制製造系統之一或多個功能元件以執行所描述功能。另外地或可替代地，一或多個控制器可使用專用硬體來執行所描述功能之態樣。
在605處，方法600可包括形成包括用於儲存資訊的硫族化物材料及/或切換材料及導電材料的材料之堆疊。605之操作可根據本文中所描述的方法來執行。
在610處，方法600可包括作為製造製程之蝕刻階段之部分蝕刻材料之堆疊以形成導柱。610之操作可根據本文中所描述的方法來執行。
在615處，方法600可包括作為蝕刻階段之部分使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料的側壁。615之操作可根據本文中所描述的方法來執行。
在620處，方法600可包括作為蝕刻階段之部分在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊。620之操作可根據本文中所描述的方法來執行。
在625處，方法600可包括作為蝕刻階段之部分，作為在蝕刻階段之後發生的階段之部分使用基於取代之反應來更改第一襯墊的組合物。625之操作可根據本文中所描述的方法來執行。
在一些實例中，如本文中所描述之裝置可執行一或多種方法，諸如方法600。裝置可包括用於形成包括用於儲存資訊的硫族化物材料及導電材料之材料之堆疊及作為製造製程的蝕刻階段之部分蝕刻材料的堆疊以形成導柱之特徵、構件或指令(例如，可由處理器執行之非暫時性電腦可讀媒體儲存指令)。蝕刻階段可包括：使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料之側壁；在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊；及作為蝕刻階段之部分，作為在蝕刻階段之後發生的階段之部分使用基於取代之反應來更改第一襯墊的組合物。
本文中所描述的方法600及裝置之一些實例可進一步包括用於作為在蝕刻階段之後發生的沈積階段之部分將第二密封劑材料沈積在 導柱上方以形成第二襯墊的操作、特徵、構件或指令，其中更改第一襯墊之組合物在沈積階段期間發生且階段包括沈積階段。本文中所描述的方法600及裝置之一些實例可進一步包括用於作為在蝕刻階段之後發生的清理階段之部分使用濕式清理製程清理導柱的操作、特徵、構件或指令，其中更改第一襯墊之組合物在清理階段期間發生且階段包括清理階段。
在本文中所描述的方法600及裝置之一些實例中，沈積第一密封劑材料可進一步包括用於使硫族化物材料的側壁之表面氧化的操作、特徵、構件或指令。在本文中所描述的方法600及裝置之一些實例中，蝕刻階段可進一步包括用於作為蝕刻階段之部分且在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料的操作、特徵、構件或指令，其中更改第一襯墊之組合物可基於蝕刻導電材料。
在本文中所描述的方法600及裝置之一些實例中，沈積第一密封劑材料可進一步包括用於沈積經組態以與硫族化物材料接合之一或多種元素以形成第一襯墊的操作、特徵、構件或指令。在本文中所描述的方法600及裝置之一些實例中，一或多種元素包括一或多種離子。
圖7展示說明了根據本發明之態樣之支援硫族化物材料的保護性密封劑及其形成方法之一或多種方法700的流程圖。方法700之操作可藉由製造系統或與製造系統相關聯的一或多個控制器實施。在一些實例中，一或多個控制器可執行指令集來控制製造系統之一或多個功能元件以執行所描述功能。另外地或可替代地，一或多個控制器可使用專用硬體來執行所描述功能之態樣。
在705處，方法700可包括形成包括用於儲存資訊之硫族化物材料及導電材料的材料之堆疊。705之操作可根據本文中所描述的方法 來執行。
在710處，方法700可包括作為製造製程之蝕刻階段之部分蝕刻材料之堆疊以形成導柱。710之操作可根據本文中所描述的方法來執行。
在715處，方法700可包括作為蝕刻階段之部分使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料的側壁。715之操作可根據本文中所描述的方法來執行。
在720處，方法700可包括作為蝕刻階段之部分在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊。720之操作可根據本文中所描述的方法來執行。
在725處，方法700可包括作為蝕刻階段之部分在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。725之操作可根據本文中所描述的方法來執行。
在一些實例中，如本文中所描述之裝置可執行一或多種方法，諸如方法700。裝置可包括用於形成包括用於儲存資訊的硫族化物材料及導電材料之材料之堆疊及作為製造製程的蝕刻階段之部分蝕刻材料的堆疊以形成導柱之特徵、構件或指令(例如，可由處理器執行之非暫時性電腦可讀媒體儲存指令)。蝕刻階段可包括：使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料之側壁；在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊；及在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。
本文中所描述的方法700及裝置之一些實例可進一步包括用於作為在蝕刻階段之後發生的清理階段之部分使用濕式清理製程清理導 柱的操作、特徵、構件或指令。在本文中所描述的方法700及裝置之一些實例中，第一襯墊可經組態以在蝕刻階段之後發生的清理階段及其他階段期間保護硫族化物材料免於反應。
在本文中所描述的方法700及裝置之一些實例中，沈積第一密封劑材料可進一步包括用於沈積經組態以與硫族化物材料接合之一或多種元素以形成第一襯墊的操作、特徵、構件或指令。在本文中所描述的方法700及裝置之一些實例中，一或多種元素包括基團形式或離子或反應性化合物。在本文中所描述的方法700及裝置之一些實例中，一或多種元素包括一或多種鹵素元素。
圖8展示說明了根據本發明之態樣之支援硫族化物材料的保護性密封劑及其形成方法之一或多種方法800的流程圖。方法800之操作可藉由製造系統或與製造系統相關聯的一或多個控制器實施。在一些實例中，一或多個控制器可執行指令集來控制製造系統之一或多個功能元件以執行所描述功能。另外地或可替代地，一或多個控制器可使用專用硬體來執行所描述功能之態樣。
在805處，方法800可包括形成包括用於儲存資訊之硫族化物材料及導電材料的材料之堆疊。805之操作可根據本文中所描述的方法來執行。
在810處，方法800可包括作為製造製程之蝕刻階段之部分蝕刻材料之堆疊以形成導柱。810之操作可根據本文中所描述的方法來執行。
在815處，方法800可包括作為蝕刻階段之部分使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料的側壁。815之操作可 根據本文中所描述的方法來執行。
在820處，方法800可包括作為蝕刻階段之部分在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊。820之操作可根據本文中所描述的方法來執行。
在825處，方法800可包括作為蝕刻階段之部分在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。825之操作可根據本文中所描述的方法來執行。
在830處，方法800可包括在蝕刻階段之後執行移除第一襯墊的至少一部分之回蝕製程。830之操作可根據本文中所描述的方法來執行。
在835處，方法800可包括在執行回蝕製程之後沈積第一密封劑材料以修復第一襯墊。835之操作可根據本文中所描述的方法來執行。
在一些實例中，如本文中所描述之裝置可執行一或多種方法，諸如方法800。裝置可包括用於形成包括用於儲存資訊的硫族化物材料及導電材料之材料之堆疊、作為製造製程的蝕刻階段之部分蝕刻材料的堆疊以形成導柱之特徵、構件或指令(例如，可由處理器執行之非暫時性電腦可讀媒體儲存指令)。蝕刻階段可包括：使用第一蝕刻參數集合蝕刻硫族化物材料以曝露硫族化物材料之側壁；在蝕刻硫族化物材料之後將第一密封劑材料沈積在硫族化物材料之側壁上以形成第一襯墊；及在沈積第一密封劑材料之後使用第二蝕刻參數集合蝕刻導電材料。裝置亦可包括用於在蝕刻階段之後執行移除第一襯墊的至少一部分之回蝕製程及在執行回蝕製程之後沈積第一密封劑材料以修復第一襯墊的特徵、構件或指令(例 如，可由處理器執行之非暫時性電腦可讀媒體儲存指令)。
本文中所描述的方法800及裝置之一些實例可進一步包括用於作為在蝕刻階段之後發生的清理階段之部分使用濕式清理製程清理導柱之操作、特徵、構件或指令，其中執行回蝕製程在使用濕式清理製程清理導柱之後發生。本文中所描述的方法800及裝置之一些實例可進一步包括用於作為在沈積第一密封劑材料以修復第一襯墊之後發生的沈積階段之部分將第二密封劑材料沈積在導柱上方以形成第二襯墊的操作、特徵、構件或指令。
在本文中所描述的方法800及裝置之一些實例中，沈積第一密封劑材料可進一步包括用於沈積經組態以與硫族化物材料接合之一或多種元素以形成第一襯墊的操作、特徵、構件或指令。在本文中所描述的方法800及裝置之一些實例中，第一襯墊可經組態以作為蝕刻階段之部分保護硫族化物材料免於用於蝕刻後續材料之一或多個製程的影響。在本文中所描述的方法800及裝置之一些實例中，蝕刻階段包括乾式蝕刻製程。
應注意，上文所描述之方法描述可能的實施，且操作及步驟可經重新配置或以其他方式修改，且其他實施係可能的。此外，可組合方法中之兩者或更多者之部分。
描述了一種裝置。裝置可包括：導柱，其包括第一電極、用於儲存資訊之與第一電極耦接的硫族化物材料及與硫族化物材料耦接之第二電極；第一襯墊，其與硫族化物材料之側壁耦接且在第一電極與第二電極之間延伸；及第二襯墊，其與第一襯墊、導柱的第一電極及第二電極耦接，第二襯墊為與第一襯墊不同之材料。裝置之一些實例可包括與導柱之第一電極耦接的導電線。裝置之一些實例可包括薄層，其定位於導電線 與導柱之第一電極之間。
可使用各種不同技術及技藝中之任一者來表示本文中所描述之資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁性粒子、光場或光粒子或其任何組合表示可貫穿以上描述參考之資料、指令、命令、資訊、信號、位元、符號及晶片。一些圖可將信號說明為單個信號；然而，一般熟習此項技術者應理解，該信號可表示信號之匯流排，其中匯流排可具有各種位元寬度。
術語「電子通信」、「導電接觸」、「連接」及「耦接」可指支援組件之間的信號流動的組件之間的關係。若在組件之間存在可在任何時間支援組件之間的信號流動的任何導電路徑，則組件被認為彼此電子通信(或彼此導電接觸或彼此連接或彼此耦接)。在任何給定時間，彼此電子通信(或彼此導電接觸或彼此連接或彼此耦接)的組件之間的導電路徑基於包括所連接組件之器件之操作而可為開路或閉路。所連接組件之間的導電路徑可為組件之間的直接導電路徑，或所連接組件之間的導電路徑可為可包括諸如開關、電晶體或其他組件之中間組件的間接導電路徑。在一些實例中，可例如使用諸如開關或電晶體之一或多個中間組件將所連接組件之間的信號流動中斷一段時間。
術語「耦接」係指自其中信號當前不能夠經由導電路徑在組件之間傳達的組件之間的開路關係至其中信號能夠經由導電路徑在組件之間傳達的組件之間的閉路關係之移動條件。當諸如控制器之組件將其他組件耦接在一起時，該組件發動允許信號經由先前並不准許信號流動的導電路徑在其他組件之間流動的改變。
術語「隔離」係指組件之間的關係，在該關係下信號當前 不能夠在該等組件之間流動。若在組件之間存在開路，則該等組件彼此隔離。舉例而言，由定位於組件之間的開關分離的兩個組件在開關斷開時彼此隔離。在控制器隔離兩個組件時，控制器影響防止信號使用先前准許信號流動的導電路徑在組件之間流動的改變。
本文中所使用之術語「層」或「層級」係指幾何結構(例如，相對於基板)之階層或薄片。每一層或層級可具有三個維度(例如，高度、寬度及深度)且可覆蓋表面的至少一部分。舉例而言，層或層級可為其中兩個維度大於第三維度之三維結構，例如，薄膜。層或層級可包括不同元件、組件及/或材料。在一些實例中，一個層或層級可由兩個或更多個子層或子層級構成。
如本文中所使用，術語「實質上」意謂經修飾之特性(例如藉由術語實質上修飾之動詞或形容詞)不必係絕對值但足夠接近以達成特性的優點。
如本文中所使用，術語「電極」可指電導體，且在一些實例中，可用作與記憶體單元或記憶體陣列之其他組件的電接點。電極可包括在記憶體陣列之元件或組件之間提供導電路徑的跡線、電線、導電線、導電層或其類似者。
可在諸如矽、鍺、矽-鍺合金、砷化鎵、氮化鎵等之半導體基板上形成本文中所論述的包括記憶體陣列之器件。在一些實例中，基板為半導體晶圓。在其他實例中，基板可為諸如玻璃層上矽(SOG)或藍寶石上矽(SOP)之絕緣體上矽(SOI)基板或另一基板上的半導體材料之磊晶層。可通過使用包括但不限於磷、硼或砷之各種化學物種摻雜而控制基板或基板之子區的導電性。可藉由離子植入或藉由任何其他摻雜方式在基板之初 始形成或生長期間執行摻雜。
本文中所論述之切換組件或電晶體可表示場效電晶體(FET)且包含包括源極、汲極及閘極之三個端子器件。端子可通過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的，且可包含重摻雜(例如，簡併)之半導體區。源極與汲極可藉由輕摻雜之半導體區或通道分離。若通道為n型(亦即，大多數載波為信號)，則FET可稱為n型FET。若通道為p型(亦即，大多數載波為電洞)，則FET可稱為p型FET。通道可由絕緣閘氧化物加蓋。可藉由將電壓施加至閘極來控制通道導電性。舉例而言，將正電壓或負電壓分別施加至n型FET或p型FET可使得通道變得導電。在將大於或等於電晶體之臨限電壓的電壓施加至電晶體閘極時，電晶體可「接通」或「啟動」。在將小於電晶體之臨限電壓的電壓施加至電晶體閘極時，電晶體可「斷開」或「去啟動」。
本文中結合附圖闡述之描述描述了實例組態，且並不表示可實施或在申請專利範圍之範疇內的所有實例。本文中所使用之術語「例示性」意謂「充當實例、例子或說明」且並不意謂「較佳」或「優於其他實例」。詳細描述包括特定細節以提供對所描述技藝之理解。然而，可在無此等特定細節的情況下實踐此等技藝。在一些情況下，以方塊圖形式展示熟知之結構及器件以避免混淆所描述實例之概念。
在隨附圖式中，類似組件或特徵可具有相同參考標記。另外，可藉由在參考標記之後加上破折號及在類似組件之間進行區分的第二標記來區分同一類型之各種組件。若在說明書中僅使用第一參考標記，則描述適用於具有相同第一參考標記而與第二參考標記無關的類似組件中之任一者。
可使用各種不同技術及技藝中之任一者來表示本文中所描述之資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁性粒子、光場或光粒子或其任何組合表示可貫穿以上描述參考之資料、指令、命令、資訊、信號、位元、符號及晶片。
結合本發明所描述之各種說明性區塊及模組可藉由通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器，但在替代例中，處理器可為任何處理器、控制器、微控制器或狀態機。處理器亦可實施為計算器件之組合(例如，DSP與微處理器之組合、多個微處理器、結合DSP核心之一或多個微處理器，或任何其他此組態)。
本文中所描述之功能可以硬體、由處理器執行之軟體、韌體或其任何組合實施。若以由處理器執行之軟體實施，則可將功能作為一或多個指令或程式碼儲存於電腦可讀媒體上或經由電腦可讀媒體傳輸。其他實例及實施在本發明及所附申請專利範圍之範疇內。舉例而言，歸因於軟體之性質，上文所描述之功能可使用由處理器執行之軟體、硬體、韌體、硬連線或此等中之任一者的組合來實施。實施功能之特徵亦可實體上位於各種位置處，包括經分佈以使得功能之部分在不同實體位置處實施。此外，如本文中所使用(包括在申請專利範圍中)，「或」在用於項目清單(例如，以諸如「中之至少一者」或「中之一或多者」的片語作為結尾之項目清單)中時指示包括性清單，以使得(例如)A、B或C中之至少一者的清單意謂A或B或C或AB或AC或BC或ABC(亦即，A及B及C)。此外，如 本文中所使用，片語「基於」不應視為對封閉條件集合之參考。舉例而言，描述為「基於條件A」之例示性步驟在不脫離本發明之範疇的情況下可係基於條件A及條件B兩者。換言之，如本文中所使用，應以與片語「至少部分地基於」相同之方式來解釋片語「基於」。
電腦可讀媒體包括非暫時性電腦儲存媒體及通信媒體兩者，通信媒體包括促進電腦程式自一處傳送至另一處之任何媒體。非暫時性儲存媒體可為可由通用或專用電腦存取之任何可用媒體。藉助於實例而非限制，非暫時性電腦可讀媒體可包含RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、緊密光碟(CD)ROM或其他光碟儲存裝置、磁碟儲存裝置或其他磁性儲存器件，或可用於攜載或儲存呈指令或資料結構形式之所要程式碼構件且可由通用或專用電腦、或通用或專用處理器存取之任何其他非暫時性媒體。此外，將任何連接恰當地稱為電腦可讀媒體。舉例而言，若使用同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)而自網站、伺服器或其他遠端源傳輸軟體，則將同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)包括於媒體之定義中。如本文中所使用，磁碟及光碟包括CD、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟性磁碟及Blu-ray光碟，其中磁碟通常以磁性方式再生資料，而光碟藉由雷射以光學方式再生資料。以上各者之組合亦包括於電腦可讀媒體之範疇內。
提供本文中之描述以使得熟習此項技術者能夠進行或使用本發明。對本發明之各種修改對於熟習此項技術者而言將顯而易見，且本文中所定義之一般原理可在不脫離本發明之範疇的情況下應用於其他變體。因此，本發明並不限於本文中所描述之實例及設計，而應符合與本文 中所揭示之原理及新穎特徵相一致的最廣範疇。
200-e:記憶體陣列
205:堆疊
210:氧化物材料
215:導電材料
220:薄層材料
225:底部電極材料
230:硫族化物材料
235:頂部電極材料
240:硬式光罩材料
245:溝槽
270:襯墊
280:第二襯墊

Claims (30)

  1. 一種用於形成一記憶體器件之方法，其包含：形成包含用於儲存資訊之一硫族化物材料(chalcogenide material)及一導電材料之材料的一堆疊；作為一製造製程之一蝕刻階段之部分蝕刻材料的該堆疊以形成一導柱，該蝕刻階段包含：使用一第一蝕刻參數集合蝕刻該硫族化物材料以曝露該硫族化物材料之一側壁；在蝕刻該硫族化物材料的至少一部分之後或期間將一第一密封劑(sealant)材料沈積在該硫族化物材料之該側壁上以形成一第一襯墊(liner)；及在沈積該第一密封劑材料之後使用一第二蝕刻參數集合蝕刻該導電材料；在蝕刻該導電材料之後沈積一第三密封劑材料以修復(repair)與該硫族化物材料之該側壁耦接的該第一襯墊；及作為在該蝕刻階段之後發生的一沈積階段之部分將一第二密封劑材料沈積在該導柱上方以形成一第二襯墊，其中沈積該第二密封劑材料係至少部分地基於在蝕刻該導電材料之後沈積該第三密封劑材料。
  2. 如請求項1之方法，其中沈積該第一密封劑材料進一步包含：沈積經組態以與該硫族化物材料接合(bond)之一或多種元素以形成該第一襯墊。
  3. 如請求項2之方法，其中該一或多種元素包含一基團形式(radical form)或離子或反應性化合物(reactive compound)。
  4. 如請求項2之方法，其中該一或多種元素包含一或多種鹵素元素。
  5. 如請求項1之方法，其進一步包含：作為在該蝕刻階段之後發生的一清理階段之部分使用一濕式清理製程清理該導柱，其中沈積該第二密封劑材料在該清理階段之後發生。
  6. 如請求項5之方法，其中該第一襯墊經組態以在該蝕刻階段之後發生的該清理階段及該沈積階段期間保護該硫族化物材料免於反應。
  7. 如請求項1之方法，其中該第一襯墊經組態以保護該硫族化物材料免於用於作為該蝕刻階段之部分蝕刻後續材料的一或多個製程之影響。
  8. 如請求項1之方法，其中該蝕刻階段包含一乾式蝕刻製程。
  9. 如請求項1之方法，其中該第二襯墊包含氮化矽。
  10. 一種用於形成一記憶體器件之方法，其包含：形成包含用於儲存資訊之一硫族化物材料及一導電材料之材料的一堆疊； 作為一製造製程之一蝕刻階段之部分蝕刻材料的該堆疊以形成一導柱，該蝕刻階段包含：使用一第一蝕刻參數集合蝕刻該硫族化物材料以曝露該硫族化物材料之一側壁；在蝕刻該硫族化物材料之後將一第一密封劑材料沈積在該硫族化物材料之該側壁上以形成一第一襯墊；及作為在該蝕刻階段之後發生的一階段之部分使用一基於取代之反應(substitution-based reaction)更改該第一襯墊的一組合物。
  11. 如請求項10之方法，其進一步包含：作為在該蝕刻階段之後發生的一沈積階段之部分將一第二密封劑材料沈積在該導柱上方以形成一第二襯墊，其中更改該第一襯墊之該組合物在該沈積階段期間發生且該階段包含該沈積階段。
  12. 如請求項10之方法，其進一步包含：作為在該蝕刻階段之後發生的一清理階段之部分使用一濕式清理製程清理該導柱，其中更改該第一襯墊之該組合物在該清理階段期間發生且該階段包含該清理階段。
  13. 如請求項10之方法，其中沈積該第一密封劑材料進一步包含：使該硫族化物材料之該側壁的一表面氧化。
  14. 如請求項10之方法，其中該蝕刻階段進一步包含： 作為該蝕刻階段之部分且在沈積該第一密封劑材料之後使用一第二蝕刻參數集合蝕刻該導電材料，其中更改該第一襯墊的該組合物係至少部分地基於蝕刻該導電材料。
  15. 如請求項10之方法，其中沈積該第一密封劑材料進一步包含：沈積經組態以與該硫族化物材料接合之一或多種元素以形成該第一襯墊。
  16. 如請求項15之方法，其中該一或多種元素包含一或多種離子。
  17. 一種記憶體裝置，其包含：一導柱，其包含一第一電極、用於儲存資訊之與該第一電極耦接的一硫族化物材料及與該硫族化物材料耦接之一第二電極；一第一襯墊，其與該硫族化物材料之一側壁耦接且在該第一電極與該第二電極之間延伸；及一第二襯墊，其與該第一襯墊、該導柱之該第一電極及該第二電極耦接，該第二襯墊為與該第一襯墊不同的材料。
  18. 如請求項17之記憶體裝置，其進一步包含：一導電線，其與該導柱之該第一電極耦接。
  19. 如請求項18之記憶體裝置，其中其進一步包含：一薄層(lamina)，其定位於該導電線與該導柱之該第一電極之間。
  20. 一種用於形成一記憶體器件之方法，其包含：形成包含用於儲存資訊之一硫族化物材料及一導電材料之材料的一堆疊；作為一製造製程之一蝕刻階段之部分蝕刻材料的該堆疊以形成一導柱，該蝕刻階段包含：使用一第一蝕刻參數集合蝕刻該硫族化物材料以曝露該硫族化物材料之一側壁；在蝕刻該硫族化物材料之後將一第一密封劑材料沈積在該硫族化物材料之該側壁上以形成一第一襯墊；及在沈積該第一密封劑材料之後使用一第二蝕刻參數集合蝕刻該導電材料；及作為在該蝕刻階段之後發生的一清理階段之部分使用一濕式清理製程清理該導柱。
  21. 如請求項20之方法，其中該第一襯墊經組態以在該蝕刻階段之後發生的該清理階段及其他階段期間保護該硫族化物材料免於反應。
  22. 如請求項20之方法，其中沈積該第一密封劑材料進一步包含：沈積經組態以與該硫族化物材料接合之一或多種元素以形成該第一襯墊。
  23. 如請求項22之方法，其中該一或多種元素包含一基團形式。
  24. 如請求項22之方法，其中該一或多種元素包含一或多種鹵素元素。
  25. 一種用於形成一記憶體器件之方法，其包含：形成包含用於儲存資訊之一硫族化物材料及一導電材料之材料的一堆疊；作為一製造製程之一蝕刻階段之部分蝕刻材料的該堆疊以形成一導柱，該蝕刻階段包含：使用一第一蝕刻參數集合蝕刻該硫族化物材料以曝露該硫族化物材料之一側壁；在蝕刻該硫族化物材料之後將一第一密封劑材料沈積在該硫族化物材料之該側壁上以形成一第一襯墊；及在沈積該第一密封劑材料之後使用一第二蝕刻參數集合蝕刻該導電材料；在該蝕刻階段之後執行移除該第一襯墊的至少一部分之一回蝕(etch back)製程；及在執行該回蝕製程之後沈積該第一密封劑材料以修復該第一襯墊。
  26. 如請求項25之方法，其進一步包含：作為在該蝕刻階段之後發生的一清理階段之部分使用一濕式清理製程清理該導柱，其中執行該回蝕製程在使用該濕式清理製程清理該導柱之後發生。
  27. 如請求項25之方法，其進一步包含：作為在沈積該第一密封劑材料以修復該第一襯墊之後發生的一沈積階段之部分將一第二密封劑材料沈積在該導柱上方以形成一第二襯墊。
  28. 如請求項25之方法，其中沈積該第一密封劑材料進一步包含：沈積經組態以與該硫族化物材料接合之一或多種元素以形成該第一襯墊。
  29. 如請求項25之方法，其中該第一襯墊經組態以保護該硫族化物材料免於用於作為該蝕刻階段之部分蝕刻後續材料的一或多個製程之影響。
  30. 如請求項25之方法，其中該蝕刻階段包含一乾式蝕刻製程。
TW109143368A 2019-12-31 2020-12-09 用於形成記憶體器件之方法及記憶體裝置 TWI763166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/731,963 US11417840B2 (en) 2019-12-31 2019-12-31 Protective sealant for chalcogenide material and methods for forming the same
US16/731,963 2019-12-31

Publications (2)

Publication Number Publication Date
TW202137595A TW202137595A (zh) 2021-10-01
TWI763166B true TWI763166B (zh) 2022-05-01

Family

ID=76546731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143368A TWI763166B (zh) 2019-12-31 2020-12-09 用於形成記憶體器件之方法及記憶體裝置

Country Status (7)

Country Link
US (3) US11417840B2 (zh)
EP (1) EP4066288A4 (zh)
JP (1) JP2023509419A (zh)
KR (1) KR20220120658A (zh)
CN (1) CN114981985A (zh)
TW (1) TWI763166B (zh)
WO (1) WO2021138124A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765980B2 (en) * 2020-08-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a hard mask with a tapered profile
KR20220057375A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 3차원 셀 구조를 가지는 반도체 장치 및 이의 제조 방법
CN115337944B (zh) * 2022-08-18 2024-07-02 西安建筑科技大学 一种Ti3C2/In4SnS8复合材料及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US20170092857A1 (en) * 2015-09-24 2017-03-30 Lam Research Corporation Bromine containing silicon precursors for encapsulation layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288292A (ja) * 2007-05-16 2008-11-27 Renesas Technology Corp 半導体記憶装置及びその製造方法
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US10381072B2 (en) 2014-04-30 2019-08-13 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9355837B2 (en) 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
US9607691B1 (en) * 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
KR102473660B1 (ko) * 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US11018298B2 (en) 2017-07-01 2021-05-25 Intel Corporation Phase change memory structures
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US20170092857A1 (en) * 2015-09-24 2017-03-30 Lam Research Corporation Bromine containing silicon precursors for encapsulation layers

Also Published As

Publication number Publication date
WO2021138124A1 (en) 2021-07-08
TW202137595A (zh) 2021-10-01
US20230023105A1 (en) 2023-01-26
CN114981985A (zh) 2022-08-30
US11417840B2 (en) 2022-08-16
JP2023509419A (ja) 2023-03-08
US20240268240A1 (en) 2024-08-08
EP4066288A1 (en) 2022-10-05
EP4066288A4 (en) 2023-08-23
US20210202841A1 (en) 2021-07-01
US11980108B2 (en) 2024-05-07
KR20220120658A (ko) 2022-08-30

Similar Documents

Publication Publication Date Title
TWI763166B (zh) 用於形成記憶體器件之方法及記憶體裝置
TWI776241B (zh) 在交叉點記憶體陣列中之自我對準記憶體層板
JP7419387B2 (ja) メモリデバイスのためのバイア形成
TW201626569A (zh) 電晶體及形成電晶體之方法
KR20200032766A (ko) 유전체 배리어를 갖는 자기 선택 메모리 셀
CN110364532B (zh) 垂直通道存储器中的自对准二硅硅化物位线与源极线着陆垫
TWI755123B (zh) 記憶體裝置及用於製造其之方法
US20230027799A1 (en) Techniques for forming self-aligned memory structures
US11575085B2 (en) Techniques for forming memory structures
US11804252B2 (en) Word line structures for three-dimensional memory arrays
US11626452B2 (en) Efficient fabrication of memory structures
US20230309326A1 (en) Dense piers for three-dimensional memory arrays
US20230337441A1 (en) Memory array having air gaps
US11778837B2 (en) Memory with optimized resistive layers
US20240188308A1 (en) Memory cell protective layers in a three-dimensional memory array
CN104681496A (zh) 半导体结构的形成方法