JP2023180573A - 基板処理装置、制御システム、および制御方法 - Google Patents

Abstract

【課題】制御基板間の時間ずれおよび絶対的な時間ずれが生じ難い基板処理装置、制御システム、および制御方法を提供する。【解決手段】基板に処理を行う基板処理装置は、複数のエンドデバイスを有し、複数のエンドデバイスを用いて基板に対して処理を行う基板処理部と、基板処理部における基板の処理を制御する制御部とを有する。制御部は、上位の制御ユニットと、上位の制御ユニットとネットワークにより接続された、下位の制御ユニットである複数の制御基板とを有し、制御基板は、エンドデバイスとの間で制御信号を授受し、かつ、時間測定のためのクロック発生器を有する。制御部は、さらに、上位の制御ユニットから一定時間クロック信号を複数の制御基板に発信し、制御基板のそれぞれにおいて上位の制御ユニットからのクロック信号に基づいてクロック発生器による実働時間のずれを補正する時間ずれ補正機能部を有する。【選択図】図３

Description

本開示は、基板処理装置、制御システム、および制御方法に関する。

例えば、半導体装置の製造過程では、基板である半導体ウエハに、成膜処理、エッチング処理、熱処理等の種々の処理が行われる。これらの処理を行う処理装置、特に、成膜処理としてＡＬＤプロセスを行う処理装置においては、ＡＬＤのための高速開閉バルブや、自動圧力制御バルブ等、高速制御が必要な複数のエンドデバイスが存在する。これらのエンドデバイスの高速制御を実現するための技術として、特許文献１には、装置の制御を行うコントローラに、エンドデバイスの高速制御に特化した複数の高速制御基板を、ネットワークを介して接続し、コントローラから与えられた処理レシピに基づきエンドデバイスを制御する技術が開示されている。

特開２０１３－１５１７２３号公報

本開示は、制御基板間の時間ずれおよび絶対的な時間ずれが生じ難い基板処理装置、制御システム、および制御方法を提供する。

本開示の一態様に係る基板処理装置は、基板に処理を行う基板処理装置であって、複数のエンドデバイスを有し、前記複数のエンドデバイスを用いて基板に対して処理を行う基板処理部と、前記基板処理部における前記基板の処理を制御する制御部と、を有し、前記制御部は、上位の制御ユニットと、前記上位の制御ユニットとネットワークにより接続された、下位の制御ユニットである複数の制御基板と、を有し、前記制御基板は、前記エンドデバイスとの間で制御信号を授受し、かつ、時間測定のためのクロック発生器を有し、前記制御部は、さらに、前記上位の制御ユニットから一定時間クロック信号を前記複数の制御基板に発信し、前記制御基板のそれぞれにおいて上位の制御ユニットからのクロック信号に基づいて前記クロック発生器による実働時間のずれを補正する時間ずれ補正機能部を有する。

本開示によれば、制御基板間の時間ずれや絶対的な時間ずれが生じ難い基板処理装置、制御システム、および制御方法が提供される。

一実施形態に係る基板処理装置の一例を概略的に示す断面図である。 一実施形態に係る基板処理装置の制御部を含む全体制御システムの概略構成を示すブロック図である。 制御部に設けられた時間ずれ補正機能部を説明するためのブロック図である。 制御部による制御動作を示すフローチャートである。 制御部の要部の概略構成を示すブロック図である。 ローカルレシピをダウンロードした際の制御部の状態を示すブロック図である。 ローカルレシピをスタートした際の制御部の状態を示すブロック図である。 ローカルレシピに基づいてエンドデバイスの制御を行い、基板処理を実行する際の制御部の状態を示すブロック図である。 高速制御基板において時間ずれが発生した際の制御部の状態を示すブロック図である。 上位の制御ユニットからのクロック信号に基づいて高速制御基板における実働時間のずれを補正する際の制御部の状態を示すブロック図である。

以下、添付図面を参照して実施形態について説明する。

＜基板処理装置＞
図１は一実施形態に係る基板処理装置の一例を概略的に示す断面図である。
本実施形態では、基板処理装置１００として、原料ガスと反応ガスを用いてＡＬＤにより基板上に膜を形成する成膜装置の場合を例示する。基板処理装置１００は、基板処理部２００と、制御部３００とを有する。

［基板処理部］
基板処理部２００は、処理容器１と、載置台２と、シャワーヘッド３と、ガス供給部４と、排気部５とを有している。

処理容器１は、アルミニウム等の金属により構成され、略円筒状を有している。処理容器１の側壁には基板Ｗを搬入出するための搬入出口（図示せず）が形成され、搬入出口はゲートバルブ（図示せず）で開閉可能となっている。また、処理容器１の底部には排気口１ａが設けられている。

載置台２は、基板Ｗに対応した大きさの円板状をなし、処理容器１内に水平に設けられ、支持部材２１に支持されている。載置台２は、窒化アルミニウム（ＡｌＮ）等のセラミックス材料や、アルミニウムやニッケル基合金等の金属材料で構成されており、内部に基板Ｗを加熱するためのヒーター（図示せず）が埋め込まれており、ヒーターはヒーター電源（図示せず）から給電されることにより昇温される。載置台２の上面近傍には温度センサー（図示せず）設けられており、温度センサーによりヒーターの出力を制御することにより、基板Ｗの温度を制御する。

支持部材２１は、載置台２の底面中央から処理容器１の底壁に形成された孔部を貫通して処理容器１の下方に延び、その下端が昇降機構２２に接続されている。昇降機構２２により載置台２が支持部材２１を介して昇降可能となっている。ＡＬＤプロセス中に昇降機構２２により載置台２を昇降させることにより基板Ｗ近傍の圧力制御を行うことができる。

支持部材２２と処理容器１の底壁との間には、処理容器１内の雰囲気を外気と区画し、載置台２の昇降動作にともなって伸縮するベローズ２３が設けられている。

シャワーヘッド３は、処理容器１の上部に載置台２に対向するように設けられ、処理容器１内に処理ガスをシャワー状に吐出するガス吐出部として機能する。シャワーヘッド３は、例えば金属材料により形成され、載置台２とほぼ同じ直径を有する。シャワーヘッド３の内部には、ガスを拡散するガス拡散空間３１が形成されており、ガス拡散空間３１には上方からガス導入管３２が接続されている。シャワーヘッド３の底壁には多数のガス吐出孔３３が形成され、ガス導入管３２からガス拡散空間３１に供給されたガスがガス吐出孔３３から処理容器１内にガスが吐出されるように構成されている。

ガス供給部４は、ＡＬＤ成膜に用いる原料ガス、反応ガス、パージガス等のガスを、シャワーヘッド３を経て処理容器１に供給するためものものである。原料ガスは、成膜しようとする膜の金属成分を含む化合物ガスであり、反応ガスは原料ガスと反応して膜を形成するためのガスである。また、パージガスは、処理容器１内に残留するガスをパージするためのものであり、Ｎ_２ガスや希ガス等の不活性ガスが用いられる。

ガス供給部４は、原料ガスを供給する原料ガス供給源４１ａと、反応ガスを供給する反応ガス供給源４２ａと、パージガスを供給する第１パージガス供給源４３ａおよび第２パージガス供給源４４ａとを有する。

原料ガス供給源４１ａ、反応ガス供給源４２ａ、第１パージガス供給源４３ａ、および第２パージガス供給源４４ａには、それぞれ、原料ガス供給配管４１ｂ、反応ガス供給配管４２ｂ、第１パージガス供給配管４３ｂ、および第２パージガス供給配管４４ｂが接続されている。原料ガス供給配管４１ｂには、原料ガス供給源４１ａ側から順に、前段側バルブ４１ｃ、流量制御器４１ｄ、および、後段側バルブ４１ｅが介設されている。反応ガス供給配管４２ｂには、反応ガス供給源４２ａ側から順に、前段側バルブ４２ｃ、流量制御器４２ｄ、および、後段側バルブ４２ｅが介設されている。第１パージガス供給配管４３ｂには、第１パージガス供給源４３ａ側から順に、前段側バルブ４３ｃ、流量制御器４３ｄ、および、後段側バルブ４３ｅが介設されている。第２パージガス供給配管４４ｂには、第２パージガス供給源４４ａ側から順に、前段側バルブ４４ｃ、流量制御器４４ｄ、および、後段側バルブ４４ｅが介設されている。

原料ガス供給配管４１ｂ、反応ガス供給配管４２ｂ、第１パージガス供給配管４３ｂ、および第２パージガス供給配管４４ｂは共通配管４５に合流し、共通配管４５はガス導入管３２に接続されている。

第１パージガス供給配管４３ｂおよび第２パージガス供給配管４４ｂは、それぞれ原料ガス供給配管４１ｂ側および反応ガス供給配管４２ｂ側に設けられており、これらを通流するパージガスは、それぞれ原料ガスおよび反応ガスのキャリアガスとしても機能する。

前段側バルブ４１ｃ、４２ｃ、４３ｃ、４４ｃは通常の開閉バルブであり、後段側バルブ４１ｅ、４２ｅ、４３ｅ、４４ｅはＡＬＤ用の高速開閉バルブである。流量制御器４１ｄ、４２ｄ、４３ｄ、４４ｄとしては、例えばマスフローコントローラが用いられる。

排気部５は、処理容器１の内部を排気して、処理容器１内を減圧する。排気部５は、排気配管５１、自動圧力制御バルブ（ＡＰＣ）５２および真空ポンプ５３を含む。排気配管５１は、排気口１ａに接続されている。自動圧力制御バルブ（ＡＰＣ）５２および真空ポンプ５３は、排気配管５１に介設されている。自動圧力制御バルブ（ＡＰＣ）５２としては、開度を調整することで排気配管５１内のコンダクタンスを制御するバルブを用いることができる。圧力制御バルブ（ＡＰＣ）５２は、処理容器１内の圧力を検出する圧力センサー（図示せず）の圧力値が所望の値になるように開度が制御される。

基板処理部２００においては、制御部３００の制御により、以下のようなプロセスが実行される。

まず、処理容器１内に基板Ｗを搬入して載置台２上に載置し、処理容器１内を所定の減圧状態に保持し、ヒーターにより載置台２の温度を設定温度に制御する。この状態で、ガス供給部４からシャワーヘッド３を介して処理容器１内にパージガスを供給し、処理容器１内をパージする。

その後、ＡＬＤ用の高速開閉バルブ４１ｅ～４４ｅを高速で開閉して、処理容器１内への原料ガスの供給、処理容器１内の残留ガスのパージ、処理容器１内への反応ガスの供給、処理容器１内の残留ガスのパージを高速で繰り返し行う。これにより、基板Ｗへの原料ガスの吸着および原料ガスと反応ガスとの反応による膜形成が繰り返されるＡＬＤプロセスが行われ、基板Ｗ上に設定膜厚の膜が成膜される。

このＡＬＤに際しては、ＡＬＤプロセスの各ステップにおいて、自動圧力制御バルブ（ＡＰＣ）５２による高速圧力制御、昇降機構２２による載置台２の高速昇降が行われる。

［基板処理装置の制御部を含む全体制御システム］
図２は制御部３００を含む全体制御システムの概略構成を示すブロック図である。制御部３００は、基板処理部２００を構成する各構成部を制御し、基板処理装置１００での処理を実行させるためのものである。制御部３００は、基板処理装置１００を含む基板処理システムの全体を制御する全体制御システム６００の一部として構成される。

図２に示すように、全体制御システム６００は、基板処理システム全体を制御する統括部であるＥＣ（Ｅｑｕｉｐｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）５０１と、その下位に存在する、基板処理システムを構成する各装置（モジュール）を制御する複数のＭＣ（Ｍｏｄｕｌｅ Ｃｏｎｔｒｏｌｌｅｒ）４０１とを有する。

ＥＣ５０１は、基板処理システムの複数の装置の制御を行う共通の上位制御部として機能し、複数の装置（モジュール）の一つとして基板処理装置１００が含まれる。基板処理装置１００以外の装置としては、例えば、ロードロック室、ローダーユニット等を挙げることができる。ＭＣ４０１は複数の装置（モジュール）に対応して複数設けられるが、図２では基板処理装置１００のＭＣ４０１のみを示し、他は省略している。

制御部３００は、ＥＣ５０１と、基板処理装置１００に対応するＭＣ４０１と、その下位に設けられた複数の高速制御基板４１３とを備えている。高速制御基板４１３は高速制御対象機器である複数のエンドデバイス２０１を制御するＩ／Ｏモジュールとして構成される。高速制御基板４１３から見て、ＭＣ４０１およびＥＣ５０１は上位制御ユニットとしてとして位置付けられる。

ＥＣ５０１は、ＣＰＵ（中央演算装置）５０３と、揮発性メモリとしてのＲＡＭ５０５と、記憶部としてのハードディスク装置５０７と、を有している。ＥＣ５０１と各ＭＣ４０１は、ネットワーク５１３により接続されている。ネットワーク５１３としては、超高速フィールドネットワークシステムであるＥｔｈｅｒ－ＣＡＴ（以下、Ｅ－ＣＡＴと記す）を好適に用いることができる。ネットワーク５１３は、スイッチングハブ（ＨＵＢ）５１５を有している。このスイッチングハブ５１５は、ＥＣ５０１からの制御信号に応じてＥＣ５０１の接続先としてのＭＣ４０１の切り替えを行う。

また、ＥＣ５０１は、ネットワーク６０１を介して基板処理システムが設置されている工場全体の製造工程を管理するＭＥＳ（Ｍａｎｕｆａｃｔｕｒｉｎｇ
Ｅｘｅｃｕｔｉｏｎ Ｓｙｓｔｅｍ）としてのホストコンピュータ６０３に接続されている。

また、ＥＣ５０１には、ユーザーインターフェース５１１も接続されている。ユーザーインターフェース５１１は、工程管理者が基板処理システムを管理するためにコマンドの入力操作等を行うキーボードや、基板処理システムの稼働状況を可視化して表示するディスプレイ、メカニカルスイッチ等を有している。

ＥＣ５０１は、コンピュータ読み取り可能な記憶媒体５１７に対して情報を記録し、記憶媒体５１７より情報を読み取ることができるようになっている。

ＥＣ５０１では、ユーザーインターフェース５１１においてユーザ等によって指定された基板Ｗの処理レシピを含むプログラムをＣＰＵ５０３がハードディスク装置５０７や記憶媒体５１７から読み出す。そして、ＥＣ５０１から複数のＭＣ４０１に処理レシピを含むプログラムを送信するように構成されている。上述したように複数のＭＣ４０１のうち一つが基板処理装置１００の制御部３００に対応する。

複数のＭＣ４０１のうち成膜装置１００に対応し、制御部３００に含まれるＭＣ４０１は、ＣＰＵ４０３と、ＲＡＭなどの揮発性メモリ部４０５と、Ｉ／Ｏ情報記憶部としての不揮発性メモリ部４０７と、Ｉ／Ｏ制御部４０９と、を有している。

不揮発性メモリ部４０７には、基板処理装置１００における種々の履歴情報が保存される。また、不揮発性メモリ部４０７は、Ｉ／Ｏ情報記憶部としても機能し、後述するようにＭＣ４０１と高速制御対象機器である複数のエンドデバイス２０１との間で取り交される各種のＩ／Ｏ情報を不揮発性メモリ部４０７に随時書き込んで保存できるように構成されている。

エンドデバイス２０１としては、ガス供給部４における高速開閉バルブ４１ｅ～４４ｅ、流量制御器４１ｄから４４ｅ、排気部５の自動圧力制御バルブ（ＡＰＣ）５２、昇降機構２２、ヒーターの電源、各種センサー類等を挙げることができる。

ＭＣ４０１のＩ／Ｏ制御部４０９は、高速制御基板４１３に種々の制御信号を送出したり、高速制御基板４１３から各エンドデバイス２０１に関するステータス情報などの信号を受け取ったりする。ＭＣ４０１による各エンドデバイス２０１の制御は、高速制御基板４１３を介して行われる。高速制御基板４１３は上述したようにＩ／Ｏモジュールとして構成され、各エンドデバイス２０１への制御信号およびエンドデバイス２０１からの入力信号の伝達を行う。高速制御基板４１３と各エンドデバイス２０１との間はデジタル／アナログ信号で接続される。ＭＣ４０１は、ネットワーク４１１を介して複数の高速制御基板４１３に接続される。ネットワークとしては超高速フィールドネットワークであるＥ－ＣＡＴが好適に用いられ、Ｅ－ＣＡＴ通信が行われる。ＭＣ４０１に接続されるネットワーク４１１は、例えばチャンネルＣＨ０，ＣＨ１，ＣＨ２のような複数の系統を有している。

下位の制御ユニットである複数の高速制御基板４１３は、成膜装置１００を構成する各エンドデバイス２０１に接続される複数のＩ／Ｏボード４１５を有している。このＩ／Ｏボード４１５は、ＭＣ４０１の支配のもとで動作する。高速制御基板４１３におけるデジタル信号、アナログ信号およびシリアル信号の入出力の制御は、これらのＩ／Ｏボード４１５において行われる。

Ｉ／Ｏボード４１５において管理される入出力情報は、デジタルインプット情報ＤＩ、デジタルアウトプット情報ＤＯ、アナログインプット情報ＡＩを含んでいる。ＤＩは、下位の各エンドデバイス２０１から上位のＭＣ４０１へインプットされるデジタル情報に関する。ＤＯは、上位のＭＣ４０１から下位の各エンドデバイス２０１へアウトプットされるデジタル情報に関する。ＡＩは、各エンドデバイスからＭＣ４０１へインプットされるアナログ情報に関する。

ＤＩおよびＡＩには、例えば各エンドデバイス２０１のステータスに関する情報が含まれている。ＤＯには、例えば、各エンドデバイスへのプロセス条件に関する値の設定の指令（コマンド）が含まれている。すなわち、ＤＩおよびＡＩは例えば機器の監視処理を行い、ＤＯは例えば機器の操作を行う。

ＤＩ、ＤＯ、ＡＩは、それぞれの内容に対応してＩ／Ｏアドレスが付与されている。各Ｉ／Ｏアドレスには、例えば１６ビット（０～１５）のデジタル情報またはアナログ情報が含まれている。アナログ情報は、例えば０～ＦＦＦの１６進数で表される。また、各Ｉ／Ｏアドレスにはアドレス番号が割り当てられている。さらに、Ｉ／Ｏボード４１５には、数字の１から始まるノード番号が割り当てられている。そして、複数のチャンネルには、上述のように、例えばＣＨ０，ＣＨ１、ＣＨ２のような番号が付与されている。したがって、チャンネル番号と、ノード番号と、Ｉ／Ｏアドレス番号の３種類のパラメータによって、ＤＩ、ＤＯ、ＡＩのＩ／Ｏアドレスを特定できるようになっている。

各高速制御基板４１３が制御するエンドデバイス２０１の分類は任意である。各高速制御基板４１３に接続するエンドデバイス２０１を同じ種類にしてもよいし、複数種類混合してもよい。前者の例としては、複数の高速制御基板４１３のそれぞれを、例えば、ガス供給部４のバルブの制御用、自動圧力制御バルブ５２用、昇降機構２２用等に分類する場合が挙げられる。また、後者の例としては、１枚の高速制御基板４１３にエンドデバイス２０１として、ガス供給部のバルブや自動圧力制御バルブ等、複数種類のものを接続し、例えば、ガス供給部の複数のバルブを複数の高速制御基板４１３に亘って接続して制御する場合が挙げられる。

上述したように、基板処理装置１００において基板Ｗを処理するための処理レシピは、ＥＣ５０１から基板処理装置１００に対応するＭＣ４０１に送信される。ＭＣ４０１に送信された処理レシピは複数のエンドデバイス２０１を制御するものであり、処理レシピは各高速制御基板４１３に対応するローカルレシピ（プログラム）としてネットワーク４１１を経由してＭＣ４０１から各高速制御基板４１３にダウンロードされる。そして、高速制御基板４１３は、ダウンロードされたローカルレシピに基づいて対応するエンドデバイス２０１を制御する。

図３に示すように、各高速制御基板４１３には時間測定のためのクロック発生器４２０が搭載されている。ローカルレシピの実行に際しては、クロック発生器４２０により発生されるクロックに基づいて、操作時間、監視時間等がプログラム内の固定計算式で決定される。クロック発生器４２０は、例えば水晶振動子のような素子を有し、クロック信号を発生する。

制御部３００は、上位の制御ユニットから一定時間クロック信号を下位の制御ユニットである各高速制御基板４１３に送信し、各高速制御基板４１３において上位の制御ユニットからのクロック信号に基づいて実働時間のずれを補正する時間ずれ補正機能部を有する。

すなわち、図３に示すように、時間ずれ補正機能部４３０は、上位の制御ユニットであるＥＣ５０１に設けられた信号発信部５２１と、各高速制御基板４１３に設けられた信号受信部４２１と、各高速制御基板４１３に設けられた補正部４２２とを有する。信号発信部５２１は、ネットワーク５１３、４１１、例えばＥ－ＣＡＴ通信経由で一定時間、例えば水晶振動子によりクロック信号を高速制御基板４１３に発信する。信号受信部４２１は、信号発信部５２１からのクロック信号を受信する。補正部４２２は、信号受信部４２１で受信した信号の周期とクロック発生器４２０の信号の周期とを比較してクロック発生器４２０に基づく時間ずれをリアルタイムで補正する。信号発信部５２１からの信号発信は、一定期間ごとに複数回行ってもよく、少なくとも基板処理が行われている期間に一定期間ごとの信号発信を継続してもよい。また、一定期間ごとの信号発信を常時行ってもよい。

具体例を挙げれば、信号発信部５２１からは、一定時間、例えば１ｓｅｃの間、例えば水晶振動子により一定周期のクロック信号が、一定期間ごと、例えば１ｍｉｎに一度発信され、各高速制御基板４１３の信号受信部４２１で受信される。そして、各高速制御基板４１３の補正部４２２では、例えば、信号受信部４２１で受信された水晶振動子の時間当たりの振動回数と、クロック発生器４２０の水晶振動子の単位時間当たりの振動回数が比較され、それに基づいて時間ずれを補正する。

＜制御動作＞
次に、以上のように構成された基板処理装置１００における制御動作について図４～９を参照して説明する。図４は基板処理装置１００の制御部３００による制御動作を示すフローチャート、図５は制御部３００の要部の概略構成を示すブロック図、図６～１０は制御動作を説明するための制御部３００の状態を示すブロック図である。

本実施形態では、基板処理の例として上述したようなＡＬＤプロセスが行われ、ＡＬＤプロセスは、処理レシピに基づき制御部３００により基板処理部２００の複数のエンドデバイス２０１を制御することにより行われる。

まず、図５に示す構成の制御部３００において、ＥＣ５０１から基板処理装置１００に対応するＭＣ４０１に送信された基板Ｗの処理を行うための処理レシピを、ネットワーク４１１を経由して各高速制御基板４１３にローカルレシピとしてダウンロードする（ステップＳＴ１、図６）。上述したように、ＥＣ５０１およびＭＣ４０１は上位の制御ユニットとして機能し、高速制御基板４１３は下位の制御ユニットとして機能する。また、ネットワーク４１１には、例えばＥ－ＣＡＴを好適に用いることができる。

次に、上位制御ユニットであるＭＣ４０１から各高速制御基板４１３に対してローカルレシピのスタートを同時に指示する（ステップＳＴ２、図７）。

次に、ローカルレシピに基づいて、高速制御基板４１３（Ｉ／Ｏボード４１５）によりエンドデバイス（高速制御対象機器）２０１の制御、例えばＤＯによる機器操作とＤＩ／ＡＩによる機器の監視処理を行い、基板処理、例えば上述したようなＡＬＤプロセスを実行する（ステップＳＴ３、図８）。

ところで、基板処理として、ＡＬＤプロセスのような高速の制御が必要な場合、制御周期はネットワーク、例えばＥ－ＣＡＴの周期よりも短くなる。このため、制御時間は各高速制御基板４１３に設けられているクロック発生器４２０に基づいて決定される。

しかし、クロック発生器４２０に基づいてローカルレシピ中の操作時間、監視時間を決定する場合には、周囲環境、クロック発生器４２０の水晶振動子の個体差、経年劣化などの要因により、複数の高速制御基板４１３の間で相対的な時間ずれや、例えば１分が１分でないという絶対的な時間ずれが発生する可能性がある。例えば、図９に示すように、上位の制御システムからの指示が１ｓｅｃであっても、高速制御基板４１３では実働時間がずれてしまう。

このような時間ずれは１回あたりが僅かであっても、膜厚が厚い等によりレシピ時間が長くなると、ずれが累積し影響が大きくなる。例えば、連動して操作されるべき複数のエンドデバイスにおいて操作の連動性が保てなくなる場合がある。

そこで、本実施形態では、周囲環境、個体差、経年劣化等に左右され難い上位の制御システムからのクロック信号に基づいて高速制御基板４１３における実働時間のずれを補正する（ステップＳＴ４、図１０）。このような実働時間のずれは上述したように時間ずれ補正機能部４３０により補正する。具体的には、時間ずれ補正機能部４３０においては、上位の制御システムであるＥＣ５０１の信号発信部５２１からネットワーク５１３、４１１、例えばＥ－ＣＡＴ通信経由で一定時間ごとに例えば水晶振動子によりクロック信号を高速制御基板４１３に発信する。そして、その信号を高速制御基板４１３の信号受信部４２１で受信し、補正部４２２において、信号受信部４２１で受信した信号の周期とクロック発生器４２０の信号の周期とを比較してクロック発生器４２０に基づく時間ずれをリアルタイムで補正する。これにより、高速制御基板４１３間での相対的な時間ずれや、絶対的な時間ずれを抑制することができる。

例えば、図１０に示すように、各高速制御基板４１３において、指示時間である１ｓｅｃからずれた時間を、上位の制御システムであるＥＣ５０１から例えば１ｍｉｎごとに発生するクロック信号に基づいて補正部４２２により補正することにより解消することができる。

また、基板処理システムを構成する基板処理装置１００を含む複数の装置間においても制御の時間ずれが生じるおそれがあるが、ＥＣ５０１の信号発生器５２１からのクロック信号を各装置の複数の高速制御基板に対して送信して補正することにより、装置間の時間ずれも解消することができる。

＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。

例えば、上記実施形態では、基板処理装置としてＡＬＤ成膜を行う装置を例にとって説明したが、上位の制御ユニットからの指令を、複数の制御基板を介して各エンドデバイスに与えて制御しつつ基板処理を行うものであればＡＬＤ成膜を行う装置に限るものではない。

また、制御部の構成も、上位の制御システムから複数の制御基板を経て各エンドデバイスを制御するものであれば図２のものに限らない。

また、処理対象となる基板は、特に限定されるものではなく、例えば、半導体ウエハ、ＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板、セラミック基板等を用いることができる。

１；処理容器
２；載置台
３；シャワーヘッド
４；ガス供給部
５；排気部
２２；昇降機構
４１ｅ、４２ｅ、４３ｅ、４４ｅ；後段側バルブ（高速開閉バルブ）
５２；自動圧力制御バルブ（ＡＰＣ）
１００；基板処理装置
２００；処理部
２０１；エンドデバイス
３００；制御部
４０１；ＭＣ（上位の制御システム）
４１１、５１３；ネットワーク（Ｅ－ＣＡＴ）
４２０；クロック発生器
４２１；信号受信部
４２２；補正部
４３０；時間ずれ補正機能部
５０１；ＥＣ（上位の制御システム）
６００；全体制御システム
Ｗ；基板

Claims (20)

1. 基板に処理を行う基板処理装置であって、
   複数のエンドデバイスを有し、前記複数のエンドデバイスを用いて基板に対して処理を行う基板処理部と、
   前記基板処理部における前記基板の処理を制御する制御部と、
   を有し、
   前記制御部は、上位の制御ユニットと、前記上位の制御ユニットとネットワークにより接続された、下位の制御ユニットである複数の制御基板と、を有し、前記制御基板は、前記エンドデバイスとの間で制御信号を授受し、かつ、時間測定のためのクロック発生器を有し、
   前記制御部は、さらに、前記上位の制御ユニットから一定時間クロック信号を前記複数の制御基板に発信し、前記制御基板のそれぞれにおいて上位の制御ユニットからのクロック信号に基づいて前記クロック発生器による実働時間のずれを補正する時間ずれ補正機能部を有する、基板処理装置。
2. 前記時間ずれ補正機能部は、
   前記上位の制御ユニットに設けられ、前記ネットワーク経由で一定期間クロック信号を前記複数の制御基板に発信する信号発信部と、
   前記制御基板に設けられ、前記信号発信部からのクロック信号を受信する信号受信部と、
   前記制御基板に設けられ、前記信号受信部で受信した信号の周期と、前記クロック発生器の信号の周期とを比較して前記クロック発生器に基づく時間ずれを補正する補正部と、
   を有する、請求項１に記載の基板処理装置。
3. 前記信号発信部は、少なくとも前記基板処理が行われている期間に前記クロック信号の発信を一定期間ごとに実施する、請求項２に記載の基板処理装置。
4. 前記クロック発生器は水晶振動子によりクロック信号を発生させ、前記信号発信部からのクロック信号は水晶振動子により発信され、前記補正部は、前記信号受信部で受信された単位時間当たりの振動回数と、前記クロック発生器の単位時間当たりの振動回数とを比較し、それに基づいて時間ずれを補正する、請求項２に記載の基板処理装置。
5. 前記制御基板は、前記エンドデバイスに対するデジタル信号およびアナログ信号の入力および出力の制御を行うＩ／Ｏモジュールであり、高速制御を行う制御基板である、請求項１から請求項６のいずれか一項に記載の基板処理装置。
6. 前記上位の制御ユニットは、前記基板の処理を行うための処理レシピを有し、前記処理レシピは、前記制御基板のそれぞれにローカルレシピとしてダウンロードされる、請求項５に記載の基板処理装置。
7. 前記基板処理部は、前記基板に対してＡＬＤ成膜を行う、請求項１から請求項４のいずれか一項に記載の基板処理装置。
8. 基板に対して基板処理を行う基板処理装置を制御する制御システムであって、
   上位の制御ユニットと、
   前記上位の制御ユニットとネットワークにより接続された、下位の制御ユニットである複数の制御基板と、
   を有し、
   前記制御基板は、前記基板に対して処理を行うための、前記基板処理装置の構成部である複数のエンドデバイスとの間で制御信号を授受し、かつ、時間測定のためのクロック発生器を有し、
   さらに、前記上位の制御ユニットから一定時間クロック信号を前記複数の制御基板に発信し、前記制御基板のそれぞれにおいて上位の制御ユニットからのクロック信号に基づいて前記クロック発生器による実働時間のずれを補正する時間ずれ補正機能部を有する、制御システム。
9. 前記時間ずれ補正機能部は、
   前記上位の制御ユニットに設けられ、前記ネットワーク経由で一定期間クロック信号を前記複数の制御基板に発信する信号発信部と、
   前記制御基板に設けられ、前記信号発信部からのクロック信号を受信する信号受信部と、
   前記制御基板に設けられ、前記信号受信部で受信した信号の周期と、前記クロック発生器の信号の周期とを比較して前記クロック発生器に基づく時間ずれを補正する補正部と、
   を有する、請求項８に記載の制御システム。
10. 前記信号発信部は、少なくとも前記基板処理が行われている期間に前記クロック信号の発信を一定期間ごとに実施する、請求項９に記載の制御システム。
11. 前記クロック発生器は水晶振動子によりクロック信号を発生させ、前記信号発信部からのクロック信号は水晶振動子により発信され、前記補正部は、前記信号受信部で受信された単位時間当たりの振動回数と、前記クロック発生器の単位時間当たりの振動回数とを比較し、それに基づいて時間ずれを補正する、請求項９に記載の制御システム。
12. 前記制御基板は、前記エンドデバイスに対するデジタル信号およびアナログ信号の入力および出力の制御を行うＩ／Ｏモジュールであり、高速制御を行う高速制御基板である、請求項８から請求項１１のいずれか一項に記載の制御システム。
13. 前記上位の制御ユニットは、前記基板の処理を行うための処理レシピを有し、前記処理レシピは、前記制御基板のそれぞれにローカルレシピとしてダウンロードされる、請求項１２に記載の制御システム。
14. 前記上位の制御ユニットは、前記基板処理装置を制御する装置コントローラと、前記基板処理装置を含む複数の装置を有する基板処理システム全体を制御する設備コントローラとを有し、前記設備コントローラから前記装置コントローラを介して前記クロック信号を前記複数の制御基板に発信する、請求項８から請求項１１のいずれか一項に記載の制御システム。
15. 前記基板処理システムは、前記基板処理装置を含む複数の装置に対応する複数の装置コントローラを有し、前記複数の装置コントローラには、それぞれ複数の前記制御基板が接続され、前記設備コントローラから前記複数の装置コントローラを介して前記クロック信号を前記複数の装置の前記複数の制御基板に発信する、請求項１４に記載の制御システム。
16. 基板に対して基板処理を行う基板処理装置を制御する制御方法であって、
    上位の制御ユニットと、前記上位の制御ユニットとネットワークにより接続された、下位の制御ユニットである複数の制御基板と、を有する制御システムを用い、前記制御基板と、前記基板に対して処理を行うための、前記基板処理装置の構成部である複数のエンドデバイスとの間で制御信号を授受して基板処理を行う工程と、
    前記上位の制御ユニットから一定時間クロック信号を前記複数の制御基板に発信し、前記制御基板のそれぞれにおいて上位の制御ユニットからのクロック信号に基づいて、前記制御基板に設けられた時間測定のためのクロック発生器による実働時間のずれを補正する工程と、
    を有する制御方法。
17. 少なくとも前記基板処理が行われている期間に前記クロック信号の発信を一定期間ごとに実施する、請求項１６に記載の制御方法。
18. 前記上位の制御ユニットからのクロック信号および前記制御基板に設けられた前記クロック発生器からのクロック信号は、いずれも水晶振動子により発信され、これらのクロック信号の単位時間当たりの振動回数を比較し、それに基づいて時間ずれを補正する、請求項１６に記載の制御方法。
19. 前記制御基板は、前記エンドデバイスに対するデジタル信号およびアナログ信号の入力および出力の制御を行うＩ／Ｏモジュールであり、高速制御を行う高速制御基板である、請求項１６から請求項１８のいずれか一項に記載の制御方法。
20. 前記上位の制御ユニットは、前記基板の処理を行うための処理レシピを有し、前記基板処理を行う工程は、前記処理レシピを前記制御基板のそれぞれにローカルレシピとしてダウンロードして行われる、請求項１９に記載の制御方法。

Images