JP2023176955A - 半導体装置、および電源装置 - Google Patents
半導体装置、および電源装置 Download PDFInfo
- Publication number
- JP2023176955A JP2023176955A JP2022089562A JP2022089562A JP2023176955A JP 2023176955 A JP2023176955 A JP 2023176955A JP 2022089562 A JP2022089562 A JP 2022089562A JP 2022089562 A JP2022089562 A JP 2022089562A JP 2023176955 A JP2023176955 A JP 2023176955A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- semiconductor device
- back gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】起動回路が供給し得る電流を確保する。【解決手段】起動回路１００を構成する半導体装置は、バックゲートを有するトランジスタ１１０を備え、上記トランジスタ１１０とコンデンサ１３０（容量素子）とが、高圧直流電源ＨＶ（外部電源）と接地との間で直列接続され、上記トランジスタ１１０のバックゲートは、第１の導電型を有する基板によって形成されている。【選択図】図２
Description
本発明は、半導体装置、および電源装置に関する。
高電圧の電源から低電圧回路用の起動用低電圧を供給する起動回路において、制御素子に高耐圧ＭＯＳＦＥＴを使用する場合、そのソース端子から起動用低電圧が出力されることになる。ここで、起動回路の動作によって上記起動用低電圧（ソース電圧）が上昇すると、ＭＯＳＦＥＴのバックゲートが接地電位の場合、基板バイアス効果によってＭＯＳＦＥＴの閾値電圧が上昇してしまうため、低電圧回路に供給することが必要な電流が不足することがあり得る。
上記のような基板バイアス効果を抑制し得る構成としては、シリコン基板上に素子分離用の絶縁膜を介してｎ型のシリコン単結晶膜が形成されたいわゆるＳＯＩ（silicon on insulator）基板に起動用トランジスタを設ける構成が知られている（例えば、特許文献１参照。）。
しかしながら、上記のようなＳＯＩ基板は構造の複雑化を招き、製造コストも増大する。
そこで、本発明は上記した問題を解決するためになされたものであり、基板バイアス効果を抑制して、供給し得る電流を容易に確保できるようにすることを目的とする。
上記の目的を達成するために、
第１の発明は、
バックゲートを有するトランジスタを備え、上記トランジスタと容量素子とが、外部電源と接地との間で直列接続されることにより起動回路を構成する半導体装置であって、
上記トランジスタのバックゲートは、第１の導電型を有する基板によって形成されていることを特徴とする。
第１の発明は、
バックゲートを有するトランジスタを備え、上記トランジスタと容量素子とが、外部電源と接地との間で直列接続されることにより起動回路を構成する半導体装置であって、
上記トランジスタのバックゲートは、第１の導電型を有する基板によって形成されていることを特徴とする。
第２の発明は、
第１の発明の半導体装置であって、
上記トランジスタのドレイン部が上記外部電源に接続され、
上記トランジスタのソース部が、上記容量素子に接続されるとともに、起動用低電圧を出力することを特徴とする。
第１の発明の半導体装置であって、
上記トランジスタのドレイン部が上記外部電源に接続され、
上記トランジスタのソース部が、上記容量素子に接続されるとともに、起動用低電圧を出力することを特徴とする。
第３の発明は、
第１の発明から第２の発明のうち何れか１つの半導体装置であって、
上記トランジスタのバックゲートを構成する基板の比抵抗は５０Ωｃｍ以上であり、チャネル長は３０μｍ以上であることを特徴とする。
第１の発明から第２の発明のうち何れか１つの半導体装置であって、
上記トランジスタのバックゲートを構成する基板の比抵抗は５０Ωｃｍ以上であり、チャネル長は３０μｍ以上であることを特徴とする。
第４の発明は、
第１の発明から第３の発明のうち何れか１つの上記半導体装置と、
第１の発明から第３の発明のうち何れか１つの上記容量素子とを有する電源装置であって、
上記トランジスタと容量素子との接続点から起動用低電圧を出力する起動回路を備えたことを特徴とする。
第１の発明から第３の発明のうち何れか１つの上記半導体装置と、
第１の発明から第３の発明のうち何れか１つの上記容量素子とを有する電源装置であって、
上記トランジスタと容量素子との接続点から起動用低電圧を出力する起動回路を備えたことを特徴とする。
本発明の半導体装置によれば、例えば超低濃度の基板をそのままバックゲートに利用することで、ソース－バックゲート間の電界が増大し難くなり、基板バイアス効果を抑制することができるため、供給し得る電流を確保するための構造がシンプルになり、低コストで実現することが可能となる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（起動回路）
例えば６００Ｖなどの高圧直流電源から所定の低電圧に制御された電源電圧を供給するスイッチング電源などの電源装置では、起動時に、まず、制御回路を動作させるための起動電源が必要となる。そのような起動電源を構成する起動回路１００は、例えば図１に示すように、起動用のＮチャネルのＭＯＳＦＥＴであるトランジスタ１１０（半導体装置）と、コンデンサ１３０（容量素子）とが直列に接続されて構成されている。トランジスタ１１０のドレイン部Ｄ１は外部電源である高圧直流電源ＨＶに接続されている。トランジスタ１１０のソース部Ｓ１はコンデンサ１３０の一方の端子に接続されるとともに、起動用低電圧Ｖｄｄを出力するようになっている。コンデンサ１３０の他方の端子は接地されている。
例えば６００Ｖなどの高圧直流電源から所定の低電圧に制御された電源電圧を供給するスイッチング電源などの電源装置では、起動時に、まず、制御回路を動作させるための起動電源が必要となる。そのような起動電源を構成する起動回路１００は、例えば図１に示すように、起動用のＮチャネルのＭＯＳＦＥＴであるトランジスタ１１０（半導体装置）と、コンデンサ１３０（容量素子）とが直列に接続されて構成されている。トランジスタ１１０のドレイン部Ｄ１は外部電源である高圧直流電源ＨＶに接続されている。トランジスタ１１０のソース部Ｓ１はコンデンサ１３０の一方の端子に接続されるとともに、起動用低電圧Ｖｄｄを出力するようになっている。コンデンサ１３０の他方の端子は接地されている。
上記起動回路１００に高圧直流電源ＨＶから給電されると、トランジスタ１１０を介して流れる電流によってコンデンサ１３０が充電され、コンデンサ１３０の端子電圧である起動用低電圧Ｖｄｄが徐々に上昇する。やがて起動用低電圧Ｖｄｄが所定の電圧に達すると、これを電源として制御回路が動作し、その制御回路が発生する電源電圧によって、以降の制御回路自身の動作が継続される一方、トランジスタ１１０のゲート部Ｇ１には所定の停止信号が与えられてトランジスタ１１０はオフになり、トランジスタ１１０およびコンデンサ１３０を介して流れる電流は停止する。
ここで、本実施形態のトランジスタ１１０では、起動用低電圧Ｖｄｄが上昇した場合でも、後述するように、基板バイアス効果による低電圧回路への供給電流の低下は抑制されるようになっている。
（トランジスタ１１０の構成）
トランジスタ１１０は、例えば図２に模式的に示すように、Ｐ型基板１１１（Ｐ－）上にソース領域１１２、およびドレイン領域１１３が形成され、上記Ｐ型基板１１１がバックゲートとして用いられるようになっている。上記Ｐ型基板１１１は、比抵抗が例えば５０Ωｃｍ以上に形成されている。また、チャネル長は例えば３０μｍ以上となるように設定されている。
トランジスタ１１０は、例えば図２に模式的に示すように、Ｐ型基板１１１（Ｐ－）上にソース領域１１２、およびドレイン領域１１３が形成され、上記Ｐ型基板１１１がバックゲートとして用いられるようになっている。上記Ｐ型基板１１１は、比抵抗が例えば５０Ωｃｍ以上に形成されている。また、チャネル長は例えば３０μｍ以上となるように設定されている。
Ｎ型のソース領域１１２（Ｎ－）、およびＮ型のドレイン領域１１３（Ｎ－）には、それぞれソースコンタクト領域１１４（Ｎ＋）またはドレインコンタクト領域１１５（Ｎ＋）を介して、ソースコンタクト１１６またはドレインコンタクト１１７が接続され、ソース部Ｓ１、およびドレイン部Ｄ１が形成されている。
ソース領域１１２からドレイン領域１１３に亘る領域には、ゲート酸化膜１１９を介して、ポリシリコンから成るゲート電極１２０が形成されている。上記ゲート電極１２０は、ゲートコンタクト１２１に接続されるとともに、ドレイン領域１１３上に形成されたシリコン酸化膜から成る絶縁層１１８上に延び、フィールドプレートとしても作用するようになっている。絶縁層１１８上には、また、ポリシリコンから成り、ドレインコンタクト１１７に接続されるフィールドプレート１２２が形成されている。
なお、図２においては、本質的でない層間絶縁膜などは、簡素化のため省略して描かれている。
上記のように低濃度の基板が、そのままバックゲートに使用されることによって、ソース、バックゲート間の電界が増大し難くなるため、基板バイアス効果を抑制することが容易にできる。それゆえ、簡潔な構成で、出力される起動用低電圧Ｖｄｄが上昇しても出力し得る電流を確保することが容易にでき、製造コストを低減することなどができる。
また、上記のような基板として比抵抗が５０Ωｃｍ以上の基板が用いられることにより、例えば耐圧が６００Ｖ以上などの起動用ＭＯＳＦＥＴを構成することが容易にできる。なお、これに限らず、必要とされる耐圧等に応じて、例えば、１２．５Ωｃｍ以上や１２５０Ωｃｍ以下、または不純物濃度において１０１３ｃｍ－３以上や１０１５ｃｍ－３以下などに設定されてもよい。また、ゲート長を３０μｍ以上などとすることによって、容易に短チャネル対策とすることができる。なお、短チャネル効果の程度や素子のサイズ等に応じて、例えば、１０μｍ以上や６０μｍ以下などに設定されてもよい。
なお、上記の例では、起動用のＮチャネルのトランジスタ１１０を例に挙げて説明したが、導電型はこれに限るものではない。
また、起動回路の構成は上記に限らず、上記のようなトランジスタ１１０を用いる構成は種々の公知の起動回路に適用することができる。具体的には、例えば、特開２０２０－２２２９７号公報に示されるようなジャンクションＦＥＴがトランジスタ１１０に直列に接続される起動回路などに適用してもよい。
１００ 起動回路
１１０ トランジスタ
１１１ Ｐ型基板
１１２ ソース領域
１１３ ドレイン領域
１１４ ソースコンタクト領域
１１５ ドレインコンタクト領域
１１６ ソースコンタクト
１１７ ドレインコンタクト
１１８ 絶縁層
１１９ ゲート酸化膜
１２０ ゲート電極
１２１ ゲートコンタクト
１２２ フィールドプレート
１３０ コンデンサ
Ｇ１ ゲート部
Ｓ１ ソース部
Ｄ１ ドレイン部
Ｖｄｄ 起動用低電圧
ＨＶ 高圧直流電源
１１０ トランジスタ
１１１ Ｐ型基板
１１２ ソース領域
１１３ ドレイン領域
１１４ ソースコンタクト領域
１１５ ドレインコンタクト領域
１１６ ソースコンタクト
１１７ ドレインコンタクト
１１８ 絶縁層
１１９ ゲート酸化膜
１２０ ゲート電極
１２１ ゲートコンタクト
１２２ フィールドプレート
１３０ コンデンサ
Ｇ１ ゲート部
Ｓ１ ソース部
Ｄ１ ドレイン部
Ｖｄｄ 起動用低電圧
ＨＶ 高圧直流電源
Claims (4)
- バックゲートを有するトランジスタを備え、上記トランジスタと容量素子とが、外部電源と接地との間で直列接続されることにより起動回路を構成する半導体装置であって、
上記トランジスタのバックゲートは、第１の導電型を有する基板によって形成されていることを特徴とする半導体装置。 - 請求項１の半導体装置であって、
上記トランジスタのドレイン部が上記外部電源に接続され、
上記トランジスタのソース部が、上記容量素子に接続されるとともに、起動用低電圧を出力することを特徴とする半導体装置。 - 請求項１から請求項２のうち何れか１項の半導体装置であって、
上記トランジスタのバックゲートを構成する基板の比抵抗は５０Ωｃｍ以上であり、チャネル長は３０μｍ以上であることを特徴とする半導体装置。 - 請求項１の上記半導体装置と、
請求項１の上記容量素子とを有し、
上記トランジスタと容量素子との接続点から起動用低電圧を出力する起動回路を備えたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022089562A JP2023176955A (ja) | 2022-06-01 | 2022-06-01 | 半導体装置、および電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022089562A JP2023176955A (ja) | 2022-06-01 | 2022-06-01 | 半導体装置、および電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023176955A true JP2023176955A (ja) | 2023-12-13 |
Family
ID=89122293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022089562A Pending JP2023176955A (ja) | 2022-06-01 | 2022-06-01 | 半導体装置、および電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023176955A (ja) |
-
2022
- 2022-06-01 JP JP2022089562A patent/JP2023176955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518209B2 (en) | Isolation of a high-voltage diode between a high-voltage region and a low-voltage region of an integrated circuit | |
| JP5070693B2 (ja) | 半導体装置 | |
| JP4360702B2 (ja) | 半導体装置 | |
| US9213415B2 (en) | Reference voltage generator | |
| TWI624005B (zh) | 半導體裝置及其形成方法 | |
| US10367068B2 (en) | Transistor structure | |
| JP2006270027A (ja) | 半導体装置および相補形ｍｉｓ論理回路 | |
| JP2004288978A (ja) | 半導体集積装置 | |
| JP2710113B2 (ja) | 相補性回路技術による集積回路 | |
| US20080074908A1 (en) | Depletion mode transistor as a start-up control element | |
| KR20050077337A (ko) | 동적 문턱 전압을 가지는 반도체 회로 | |
| JP2000332247A (ja) | 半導体装置 | |
| JPH06283715A (ja) | バルク・シリコン内に酸化物絶縁ソースおよびｒｅｓｕｒｆドリフト領域を持つ高電圧構造 | |
| KR101232589B1 (ko) | 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로 | |
| US10944257B2 (en) | Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection | |
| JP4166010B2 (ja) | 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置 | |
| JP5269913B2 (ja) | 高降伏電圧の二重ゲート半導体装置 | |
| KR101505313B1 (ko) | 반도체 장치 및 그것을 이용한 반도체 집적 회로 장치 | |
| US8519451B2 (en) | Semiconductor device | |
| JP3401918B2 (ja) | 半導体装置 | |
| JP2023176955A (ja) | 半導体装置、および電源装置 | |
| US20160043708A1 (en) | Semiconductor device | |
| JPH08227991A (ja) | 集積回路の寄生要素の導通を防止する回路 | |
| JP2002134752A (ja) | 半導体装置 | |
| CN115913215A (zh) | 功率晶体管装置 |