JP2023153296A - 加工変質層の評価方法及び半導体単結晶基板の製造方法 - Google Patents

加工変質層の評価方法及び半導体単結晶基板の製造方法 Download PDF

Info

Publication number
JP2023153296A
JP2023153296A JP2023135084A JP2023135084A JP2023153296A JP 2023153296 A JP2023153296 A JP 2023153296A JP 2023135084 A JP2023135084 A JP 2023135084A JP 2023135084 A JP2023135084 A JP 2023135084A JP 2023153296 A JP2023153296 A JP 2023153296A
Authority
JP
Japan
Prior art keywords
crystal substrate
semiconductor single
single crystal
affected layer
evaluating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023135084A
Other languages
English (en)
Inventor
忠昭 金子
Tadaaki Kaneko
義信 名倉
Yoshinobu Nagura
和宣 浅川
Kazunori Asakawa
清 小島
Kiyoshi Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YAMANASHI GIJUTSU KOBO KK
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
YAMANASHI GIJUTSU KOBO KK
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YAMANASHI GIJUTSU KOBO KK, Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical YAMANASHI GIJUTSU KOBO KK
Publication of JP2023153296A publication Critical patent/JP2023153296A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】半導体単結晶基板を破壊することなく加工変質層を評価することができる新規の技術を提供する。【解決手段】半導体単結晶基板の表面からレーザー光を入射させ、前記半導体単結晶基板の内部で散乱した散乱光の強度に基づいて、前記半導体単結晶基板の加工変質層を評価する。【選択図】図1

Description

本発明は、加工変質層の評価方法及び半導体単結晶基板の製造方法に関する。
通常、半導体単結晶基板(いわゆるウエハ)は、半導体材料のインゴットをスライスし、表面を研削・研磨することにより形成される。この半導体単結晶基板の表面には、スライス時や研削・研磨時に導入された結晶の歪みや傷等を有する表面層(以下、加工変質層という。)が存在する。この加工変質層は、デバイスの製造工程においてデバイスの歩留まりを低下させる要因となるため、除去することが好ましい。
従来、この加工変質層の有無や程度を評価する手法としては、破壊検査が一般的であった。例えば、極めて加工が難しい材料に分類される化合物半導体材料の炭化ケイ素(SiC)においては、半導体単結晶基板を劈開した断面を透過型電子顕微鏡(Transmission Electron Microscope:TEM)や走査電子顕微鏡(Scanning Electron Microscope:SEM)の電子線後方散乱回折(Electron Back Scattered Diffraction Pattern:EBSD)法を用いて観察することにより、加工変質層の評価が行われている(特許文献1参照)。
特開2020-017627号公報
上述したように、従来における加工変質層の評価は、半導体単結晶基板を劈開する破壊検査が主流であった。そのため、加工変質層を評価した半導体単結晶基板は、デバイスの製造工程に戻すことができないという問題があった。
また、半導体単結晶基板の加工変質層の評価に、ラマン分光法を採用することが種々検討されている。一方で、ラマン分光法は、レイリー散乱等の弾性散乱に比して微弱なラマン散乱を測定する必要があるため、一枚の半導体単結晶基板の全面を評価するのに時間を要する。そのため、半導体単結晶基板の製造工程に導入した際に、スループットが低下してしまうという問題があった。
上述した問題に鑑み、本発明の解決しようとする課題は、半導体単結晶基板を破壊することなく加工変質層を評価することができる新規の技術を提供することにある。
また、本発明の解決しようとする課題は、半導体単結晶基板を破壊することなく、加工変質層の分布を高速にマッピングすることができる新規の技術を提供することにある。
上述した課題を解決する本発明は、半導体単結晶基板の表面からレーザー光を入射させ、前記半導体単結晶基板の内部で散乱した散乱光の強度に基づいて、前記半導体単結晶基板の加工変質層を評価する、加工変質層の評価方法である。
本発明の好ましい形態では、前記半導体単結晶基板の内部にレーザー光を入射させて散乱した散乱光の強度を測定する測定工程と、前記散乱光の強度に基づいて前記加工変質層を評価する評価工程と、を含む。
本発明の好ましい形態では、前記評価工程は、前記半導体単結晶基板を任意の面積で区画した複数の任意エリアを設定するエリア設定工程と、前記任意エリアごとに前記散乱光の強度の統計量を算出する統計量算出工程と、を有する。
本発明の好ましい形態では、前記統計量算出工程は、前記任意エリア内の前記散乱光の強度を積算する積算工程と、前記積算工程で得られた積算値を前記任意エリア内の取得データ数で割る除算工程と、を有する。
本発明の好ましい形態では、前記加工変質層の良否を判別するための閾値を設定する閾値設定工程と、前記統計量が前記閾値を超過した前記任意エリアをマッピングするマッピング工程と、を含む。
本発明の好ましい形態では、前記測定工程は、前記半導体単結晶基板を回転させながら前記レーザー光を走査する工程である。
本発明の好ましい形態では、前記測定工程は、弾性散乱を含む前記散乱光を測定する工程である。
本発明の好ましい形態では、前記測定工程は、前記半導体単結晶基板の表面の法線に対して傾斜した入射角度で前記レーザー光を入射させる工程である。
本発明の好ましい形態では、前記レーザー光は、前記半導体単結晶基板のバンドギャップよりも大きい光子エネルギーを有した波長である。
本発明の好ましい形態では、前記半導体単結晶基板の表面を洗浄する洗浄工程を含む。
本発明の好ましい形態では、前記半導体単結晶基板は、化合物半導体単結晶基板である。
また、本発明は半導体装置の製造方法にも関する。すなわち、上述した課題を解決する本発明は、半導体単結晶基板の表面からレーザー光を入射させ前記半導体単結晶基板の内部で散乱した散乱光の強度を測定する測定工程と、前記散乱光の強度に基づいて前記半導体単結晶基板の加工変質層を評価する評価工程と、を含む、半導体単結晶基板の製造方法である。
本発明の好ましい形態では、前記評価工程に次いで前記半導体単結晶基板の加工変質層を除去する加工変質層除去工程を行う。
本発明の好ましい形態では、前記加工変質層除去工程は、化学機械研磨である。
本発明の好ましい形態では、前記加工変質層除去工程は、エッチングである。
本発明の好ましい形態では、前記半導体単結晶基板は、化合物半導体である。
開示した技術によれば、半導体単結晶基板を破壊することなく加工変質層を評価することができる新規の技術を提供することができる。
また、開示した技術によれば、半導体単結晶基板を破壊することなく、加工変質層の分布を高速にマッピングすることができる新規の技術を提供することができる。
他の課題、特徴および利点は、図面および特許請求の範囲と共に取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
実施の形態にかかる加工変質層の評価方法を説明する説明図である。 実施の形態にかかる評価方法で用いる評価装置のブロック図である。 実施の形態にかかる評価方法の測定工程の説明図である。 実施の形態にかかる評価方法の評価工程の説明図である。 実施例の評価結果を説明する説明図である。
以下に添付図面を参照して、この発明にかかる加工変質層の評価方法及び半導体単結晶基板の製造方法の好適な実施の形態を詳細に説明する。本発明の技術的範囲は、添付図面に示した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
《加工変質層の評価方法》
図1は、実施の形態にかかる加工変質層の評価方法を説明する説明図である。
本発明にかかる加工変質層の評価方法は、加工変質層101で散乱した散乱光L4の強度に基づいて、その加工変質層101を評価することを特徴とする。具体的には、投光系10から照射したレーザー光L1を半導体単結晶基板100の表面から内部に入射させる。半導体単結晶基板100の内部に入射した入射光L3が加工変質層101で散乱することにより散乱光L4が生じる。この散乱光L4を受光系20で測定し、散乱光L4の強度に基づいて加工変質層101の評価を行う。
半導体単結晶基板100は、スライス工程、研磨工程、研削工程の少なくとも一つが含まれる工程で製造された半導体材料である。これらの工程を経て製造される半導体単結晶基板100としては、シリコン(Si)基板を例示できる。上述したスライス工程、研磨工程、研削工程においては、デバイスの製造において悪影響を与える加工変質層101が導入され得る。特に、加工が難しい材料に分類される化合物半導体材料は、加工変質層101がデバイスに悪影響を与えることが近年の研究により明らかになってきた。本発明は、SiC基板、GaN基板、AlN基板、Ga基板、サファイア基板等の化合物半導体材料基板の加工変質層101の評価に好適である。
実施の形態にかかる加工変質層の評価方法は、半導体単結晶基板100の表面を洗浄する洗浄工程S10と、半導体単結晶基板100の加工変質層101にレーザー光L1を入射させて散乱した散乱光L4の強度を測定する測定工程S20と、この散乱光L4の強度から加工変質層101を評価する評価工程S30と、を含み得る。
以下、本発明の実施の形態に沿って、各工程を詳細に説明する。
〈洗浄工程S10〉
洗浄工程S10は、半導体単結晶基板100の表面に付着した有機物汚染やパーティクル汚染、酸化物層、イオン汚染等により、レーザー光L1が半導体単結晶基板100の表面で散乱する要因を排除する工程である。特に、半導体単結晶基板100の表面にパーティクルが付着している場合は、加工変質層101で発生する散乱光L4よりも強い散乱が生じる。そのため、加工変質層101の測定を行う前には、パーティクル汚染等が除去されていることが望ましい。
洗浄工程S10の手法としては、半導体単結晶基板100の表面に付着した有機物汚染やパーティクル汚染、酸化物層、イオン汚染の少なくとも何れか一つを除去可能な手法であれば採用することができる。例えば、一般的なRCA洗浄(NHOH,H,HO)、酸洗浄(HCl,HF)などの化学洗浄、バブルやブラシなどによる物理的洗浄を採用することができる。
以上、実施の形態にかかる洗浄工程S10について説明した。なお、本発明にかかる加工変質層の評価方法は、洗浄工程S10を含まない形態も例示できる。すなわち、半導体単結晶基板100の表面が十分に清浄な場合には、後述する測定工程S20及び評価工程S30を含めば良い。
〈測定工程S20〉
測定工程S20は、図1に示すように、評価装置の投光系10から照射され半導体単結晶基板100の表面から入射した入射光L3を加工変質層101の内部で散乱させ、この散乱させた散乱光L4を受光系20で測定する工程である。本実施の形態にかかる測定工程S20は、半導体単結晶基板100の表面の法線Nに対して傾斜した入射角度θでレーザー光L1を入射させる工程である。
このように入射角度θを設けて投光系10から照射されたレーザー光L1は、一部が半導体単結晶基板100の表面で正反射して反射光L2となり、一部が半導体単結晶基板100の内部に入射して入射光L3となる。さらに、入射光L3が加工変質層101で散乱することにより散乱光L4が生じる。
反射光L2は、レーザー光L1の入射角度θと同角度で正反射し、散乱光L4に比して高強度となる。本発明は散乱光L4の強度に基づいて、加工変質層101を評価する方法である。そのため、散乱光L4を精度良く測定するには、反射光L2が受光センサー24に入光することを抑制する必要がある。例えば、反射光L2を避けるように受光系20を配置する手法や、反射光L2の光路上に遮光テープを配置する等して、受光センサー24への入光を制限する手法を採用することができる。
本発明で測定する散乱光L4は、弾性散乱を含む。すなわち、非弾性散乱に比して高強度な弾性散乱を測定する散乱光L4に含めることにより、測定の感度を向上させることができ、高速な測定を実現することができる。
実施の形態にかかる加工変質層の評価に用いる評価装置は、半導体単結晶基板100にレーザー光L1を入射させ加工変質層101で散乱した散乱光L4の強度を測定可能な装置構成であれば、当然に採用することができる。
以下、図1ないし図3を参照して、実施の形態で用いる評価装置の一例について説明する。
(評価装置)
図2は、実施の形態にかかる評価方法で用いる評価装置のブロック図である。
評価装置は、レーザー光L1を照射する投光系10と、散乱光L4を受光する受光系20と、測定対象である半導体単結晶基板100が設置されるステージ30と、投光系10及び受光系20が設置される筐体40と、受光系20で測定した信号の信号処理を行う信号処理部50と、データ処理を行うデータ処理部60と、制御を行う制御部70と、を有する。
投光系10は、レーザー出力部11と、波長板12と、を有する。この投光系10は、レーザー光L1が半導体単結晶基板100の表面の法線Nに対して傾斜した入射角度θで入射するよう筐体40に取付けられている。
レーザー出力部11は、レーザー光L1の発生源であり、例えば、He-Neレーザー等のガスレーザー、半導体レーザー及びYAGレーザー等の固体レーザー等を採用することができる。
波長板12は、レーザー出力部11で発生したレーザー光L1に対して、波長の分離、微調整、楕円率の調整、偏光の回転等の調整を行う。測定対象である半導体単結晶基板100の材料や条件に応じて適切な材料や構成が選択される。
レーザー光L1の波長は、半導体単結晶基板100のバンドギャップよりも大きい光子エネルギーを有していることが望ましい。すなわち、レーザー光L1の波長λは、「λ[nm]≦1239.8/バンドギャップ[eV]」の関係式を満たすことが望ましい。
具体的には、測定対象が4H-SiCである場合には、380nm以下の波長に設定されることが望ましい(λ[nm]≦1239.8/3.26[eV])。測定対象がGaNである場合には、365nm以下の波長に設定されることが望ましい(λ[nm]≦1239.8/3.39[eV])。
レーザー光L1の強度は、半導体単結晶基板100を透過しない強さに設定されていることが望ましい。すなわち、入射光L3の侵入長PDが半導体単結晶基板100の厚み以下となるよう設定されていることが望ましい。
受光系20は、対物レンズ21と、結像レンズ22と、ビームスプリッター23と、受光センサー24と、スリット25と、を有する。この受光系20は、反射光L2が入光しないよう、入射角度θとは異なる測定角度φで筐体40に取付けられている。
ビームスプリッター23は、キューブ型のビームスプリッターを採用することが望ましい。受光センサー24は、散乱光L4の強度を電気信号に変換可能な構成であれば良い。例えば、光電子増倍管やフォトダイオード等を採用することができる。スリット25は、レーザー光L1の検査エリアを確定させるために配置されている。
図3は、実施の形態にかかる評価方法の測定工程S20の説明図である。
ステージ30は、図3に示すように、測定対象である半導体単結晶基板100が設置され、半導体単結晶基板100の中心を軸に水平回転可能に構成されている。また、ステージ30は、筐体40(投光系10及び受光系20)に対し、半導体単結晶基板100を平行移動可能に構成されている。このように、半導体単結晶基板100を回転させながら平行移動させることにより、レーザー光L1が半導体単結晶基板100の広範囲(若しくは全面)を走査可能なよう構成されている。
なお、ステージ30を移動させる形態を示したが、筐体40側を移動させることで、半導体単結晶基板100上をレーザー光L1が走査できるよう構成しても良い。
信号処理部50は、受光センサー24(光電子増倍管)により測定された電気信号(アナログ信号)を増幅した後にデジタル信号に変換する。また、信号処理部50は、ステージ30のエンコーダ情報により位置情報を取得し、散乱光L4の強度情報と位置情報を紐づける。
データ処理部60は、信号処理部50のデータに基づいて、散乱光L4の強度に応じて分類し、加工変質層101の分布マップを作製するデータ処理を行う。また、制御部70は、レーザー光の照射や走査の制御を行う。
このデータ処理部60や制御部70は、例えば、プロセッサやストレージ等のハードウェア構成が採用され、投光系10、受光系20、ステージ30、信号処理部50を含め、ローカルエリアネットワーク等を介して相互通信可能なよう構成されている。
なお、本実施の形態にかかる測定工程S20においては、半導体単結晶基板100の表面の法線Nに対して傾斜した入射角度θでレーザー光L1を入射させる形態を示したが、法線Nと平行にレーザー光L1を入射(すなわち、入射角度θ=0°で入射)することで散乱光L4を発生させる形態を採用することも当然に可能である。
〈評価工程S30〉
図4は、実施の形態にかかる評価方法の評価工程S30の説明図である。
評価工程S30は、測定工程S20にて得られたデータから、半導体単結晶基板100の加工変質層101の良否を評価する工程である。特に、半導体単結晶基板100に任意エリアAAを設定し、この任意エリアAAごとに散乱光L4の強度に基づいて加工変質層101を評価することで、半導体単結晶基板100において不良な加工変質層101が存在する領域をマッピングする工程である。
評価工程S30は、半導体単結晶基板100を任意の面積で区画した任意エリアAAを設定するエリア設定工程S31と、この任意エリアAAごとに散乱光L4の強度の統計量を算出する統計量算出工程S32と、加工変質層101の良否を判別するための閾値を設定する閾値設定工程S33と、統計量が閾値を超過した任意エリアAAをマッピングするマッピング工程S34と、を含み得る。
エリア設定工程S31は、測定工程S20で測定した測定データを複数の区画に分割して、任意エリアAAを設定する工程である。図4においては、同心円上に扇状の任意エリアAAを設定したが、例えば格子状や渦巻状等、任意の形状・面積で設定することができる。
統計量算出工程S32は、設定した任意エリアAAごとに、平均値や中央値、最頻値等の統計量を算出する工程である。例えば、統計量として平均値を採用する場合には、任意エリアAA内の散乱光L4の強度を積算する積算工程S321と、この積算工程S321で得られた積算値を任意エリアAAの任意エリア内の取得データ数で割る除算工程S322と、を有する。
積算工程S321は、信号処理部50にて紐づけられた散乱光L4の強度情報及び位置情報から、設定した任意エリアAA内の散乱光L4の積算値を算出する工程である。
除算工程S322は、積算工程S321にて得られた積算値を任意エリアAAの任意エリア内の取得データ数で割ることにより、設定した任意エリアAA範囲の平均値を得る工程である。
閾値設定工程S33は、デバイスの製造において悪影響を与える不適な加工変質層101を抽出するための閾値を設定する工程である。なお、閾値を複数設定しても良い。
マッピング工程S34は、加工変質層101の分布状況を視覚化した分布マップを作成する工程である。例えば、任意エリアAAの統計量の値が設定した閾値よりも高い領域を黒色で表示し、任意エリアAAの統計量の値が閾値よりも低い箇所を白色で表示する。このように、分布マップ上で任意エリアAAを色表示若しくはコントラスト表示することで、好適な加工変質層101が分布する領域と、不適な加工変質層101が分布する領域と、を視覚的に判別することができる。なお、複数の閾値を設定した場合には、複数の色や多段階のコントラストを有する分布マップを作成しても良い。
言い換えれば、評価工程S30は、統計量が閾値よりも小さい領域を好適な領域と評価し、統計量が閾値よりも大きい領域を不適な領域と評価する工程である。
なお、実施の形態にかかる評価工程S30は、エリア設定工程S31と、統計量算出工程S32と、閾値設定工程S33と、マッピング工程S34と、をコンピュータのプロセッサに実行させる構成を採用することができる。
本発明にかかる加工変質層の評価方法によれば、半導体単結晶基板100の表面からレーザー光L1を入射させ、この入射した入射光L3が加工変質層101の内部で散乱することにより生じる散乱光L4を測定することにより、加工変質層101を非破壊で評価することができる。そのため、デバイスに悪影響を与える加工変質層101を有した半導体単結晶基板100を非破壊のまま判別して、加工変質層101を除去する等の適切な処理を経た上で、デバイスの製造工程に流すことができる。
また、本発明にかかる加工変質層の評価方法によれば、弾性散乱を含む散乱光L4を測定することにより、測定の感度を向上させることができる。すなわち、加工変質層101の内部で散乱することにより生じる散乱光L4は、そのほとんどが弾性散乱である。本発明は、この弾性散乱を含めるよう散乱光L4を測定することにより、測定の感度を向上させている。
また、本発明にかかる加工変質層の評価方法によれば、半導体単結晶基板100を回転させながらレーザー光L1を走査することにより、加工変質層101を高速にマッピングすることができる。具体的には、6インチの半導体単結晶基板100であれば、一枚5分以内に全面をマッピングすることができる。
また、本実施の形態にかかる加工変質層の評価方法によれば、任意エリアAAを設定し(エリア設定工程S31)その任意エリアAAの統計量を算出する(統計量算出工程S32)ことにより、半導体単結晶基板100の広範囲に存在する加工変質層101の全体を評価することができる。すなわち、一部の測定データを取捨選択するのではなく、全ての測定データを積算して活用することで、加工変質層101を視覚化し評価することができる。
《半導体単結晶基板の製造方法》
次に、本発明にかかる半導体単結晶基板の製造方法について詳細に説明する。なお、以下の実施の形態において、先の《加工変質層の評価方法》の実施の形態と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
本発明にかかる半導体単結晶基板の製造方法は、デバイスに悪影響な加工変質層101を評価する工程を含む。具体的には、半導体単結晶基板100の内部にレーザー光L1を入射させ、散乱した散乱光L4の強度に基づいて、半導体単結晶基板100の加工変質層101を評価する工程を含むことを特徴とする。
通常、半導体単結晶基板を製造する場合、インゴットをスライスしてウエハを切り出すスライス工程や、その後ウエハを鏡面化するための研削工程及び研磨工程を有している。これらのスライス・研削・研磨に伴い、半導体単結晶基板100に加工変質層101が導入される。本発明は、上述した加工変質層101を評価するものであり、スライス工程の後に採用され得る。また、本発明は、研削工程の後に採用され得る。また、本発明は研磨工程の後に採用され得る。
実施の形態にかかる半導体単結晶基板の製造方法は、半導体単結晶基板100の表面からレーザー光L1を入射させ半導体単結晶基板100の内部で散乱した散乱光L4を測定する測定工程S20と、この散乱光L4の強度に基づいて半導体単結晶基板100の加工変質層101を評価する評価工程S30と、を含み得る。
また、実施の形態にかかる半導体単結晶基板の製造方法は、評価工程S30に次いで半導体単結晶基板100の加工変質層101を除去する加工変質層除去工程S40を含み得る。
以下、本発明の実施の形態に沿って、各工程を詳細に説明する。なお、測定工程S20及び評価工程S30については、先の《加工変質層の評価方法》と同様であるため、その説明を簡略化する。
〈加工変質層除去工程S40〉
加工変質層除去工程S40は、評価工程S30で不適と判断された加工変質層101を除去する工程である。この加工変質層101を除去する手法としては、化学機械研磨(Chemical Mechanical Polishing:CMP)やエッチング手法を例示することができる。
化学機械研磨は、研磨パッドの機械的な作用とスラリーの化学的な作用を併用して研磨を行う手法である。
エッチング手法は、半導体単結晶基板100のエッチングに用いられる手法であれば良い。例えば、半導体単結晶基板材料がSiCである場合には,SiVE法や水素エッチング法等の熱エッチング法、水酸化カリウム溶融液、フッ化水素酸を含む薬液、過マンガン酸カリウム系の薬液、水酸化テトラメチルアンモニウムを含む薬液等を用いたウェットエッチング法を例示できる。なお、通常、ウェットエッチングで用いられる薬液であれば採用することができる。
本発明にかかる半導体単結晶基板の製造方法によれば、デバイスの製造に好適な半導体単結晶基板100を提供することができる。すなわち、デバイスの歩留まりを悪化させる加工変質層101を有しない半導体単結晶基板100を判別して提供することができる。その結果、デバイスの歩留まりを向上させることができる。
また、本実施の形態にかかる半導体単結晶基板の製造方法によれば、デバイスの歩留まりを低下させる加工変質層101を有した半導体単結晶基板100を再利用することができる。すなわち、非破壊で半導体単結晶基板100の加工変質層101を評価することができるため、問題となる加工変質層101を除去する加工変質層除去工程S40を経ることで、デバイスの製造に好適な半導体単結晶基板100を製造することができる。
以下、実施例を挙げて、本発明をより具体的に説明する。
本発明の実施の形態に示した評価装置を用いて、化学機械研磨後の6インチ4H-SiCウエハの加工変質層101を評価した。
〈洗浄工程S10〉
化学機械研磨を施した6インチ4H-SiCウエハに対してRCA洗浄を行った。
〈測定工程S20〉
洗浄工程S10を経た4H-SiCウエハに対し、図1及び図2に示した評価装置を用いて測定を行った。図3に示すように、ステージ30に配置した4H-SiCウエハを回転させながらX軸方向に移動させることで、半導体単結晶基板100全面にレーザー光L1を走査させ、弾性散乱を含む散乱光L4を測定した。なお、測定領域はφ144mm、レーザー光L1の波長は355nmの条件で測定を行った。また、6インチ4H-SiCウエハ一枚にかかる測定時間は、3分であった。
〈評価工程S30〉
図4に示すように、半導体単結晶基板100の中心から放射状に扇状の任意エリアAAを設定した(エリア設定工程S31)。次に、設定した任意エリアAAの位置に対応する範囲の散乱光L4の強度を積算した(積算工程S321)。次に、積算した値を任意エリアAAの取得データ数で割り、任意エリアAA毎に平均値を算出した(除算工程S322)。最後に、閾値を複数設定し(閾値設定工程S33)、各任意エリアAAの平均値が設定した閾値よりも高い領域と低い領域とに分類した分布マップを作成し、半導体単結晶基板100の加工変質層101の好適・不適を視覚化した(マッピング工程S34)。
図5は、評価工程S30において得られた加工変質層101の分布マップである。
なお、この実施例においては、任意単位50、任意単位100、任意単位110、任意単位130、任意単位150、任意単位200、任意単位400、任意単位800、の8つの閾値を設定した。具体的には、平均値が任意単位50以下のエリアは白色、平均値が任意単位50~100のエリアは紺色、平均値が任意単位100~110のエリアは深緑色、平均値が任意単位110~130のエリアは黄緑色、平均値が任意単位130~150のエリアは黄色、平均値が任意単位150~200のエリアは橙色、平均値が任意単位200~400のエリアは赤色、平均値が任意単位400~800のエリアは紫色、平均値が任意単位800以上のエリアは黒色、となるよう分布マップを作成した。
なお、任意単位は、受光系20で捉えた散乱光L4の強度を電圧に変換したものであり、任意で設定された散乱光L4の強度と比例する単位である。すなわち、この任意単位は各任意エリアを相対的に比較できれば良い。
図5の分布マップから読み取れるように、基板中央下部に横方向に走る傷のような黒色の領域A1が確認できる。また、基板右部に四角く現れた黒色の領域A2が確認できる。このように分布マップを確認することで、黒色が現れた領域はデバイス製造時に悪影響である加工変質層101が存在していると把握できる。
なお、実施例の加工変質層の評価は非破壊で行った。そのため、評価した4H-SiCウエハは、廃棄することなくデバイスの製造工程に流すことができる。
100 半導体単結晶基板
101 加工変質層
102 バルク層
10 投光系
11 レーザー出力部
12 波長板
20 受光系
21 対物レンズ
22 結像レンズ
23 ビームスプリッター
24 受光センサー
25 スリット
30 ステージ
40 筐体
50 信号処理部
60 データ処理部
70 制御部
L1 レーザー光
L2 反射光
L3 入射光
L4 散乱光
PD 侵入深さ
AA 任意エリア
S10 洗浄工程
S20 測定工程
S30 評価工程
S40 加工変質層除去工程

Claims (16)

  1. 半導体単結晶基板の表面からレーザー光を入射させ、前記半導体単結晶基板の内部で散乱した散乱光の強度に基づいて前記半導体単結晶基板の加工変質層を評価する、加工変質層の評価方法。
  2. 前記半導体単結晶基板の内部にレーザー光を入射させて散乱した散乱光の強度を測定する測定工程と、
    前記散乱光の強度に基づいて前記加工変質層を評価する評価工程と、を含む、請求項1に記載の加工変質層の評価方法。
  3. 前記評価工程は、前記半導体単結晶基板を任意の面積で区画した複数の任意エリアを設定するエリア設定工程と、
    前記任意エリアごとに前記散乱光の強度の統計量を算出する統計量算出工程と、を有する、請求項2に記載の加工変質層の評価方法。
  4. 前記統計量算出工程は、前記任意エリア内の前記散乱光の強度を積算する積算工程と、
    前記積算工程で得られた積算値を前記任意エリア内の取得データ数で割る除算工程と、を有する、請求項3に記載の加工変質層の評価方法。
  5. 前記評価工程は、前記加工変質層の良否を判別するための閾値を設定する閾値設定工程と、
    前記統計量が前記閾値を超過した前記任意エリアをマッピングするマッピング工程と、を含む、請求項3又は請求項4に記載の加工変質層の評価方法。
  6. 前記測定工程は、前記半導体単結晶基板を回転させながら前記レーザー光を走査する工程である、請求項2~5の何れか一項に記載の加工変質層の評価方法。
  7. 前記測定工程は、弾性散乱を含む前記散乱光を測定する工程である、請求項2~6の何れか一項に記載の加工変質層の評価方法。
  8. 前記測定工程は、前記半導体単結晶基板の表面の法線に対して傾斜した入射角度で前記レーザー光を入射させる工程である、請求項2~7の何れか一項に記載の加工変質層の評価方法。
  9. 前記レーザー光は、前記半導体単結晶基板のバンドギャップよりも大きい光子エネルギーを有した波長である、請求項1~8の何れか一項に記載の加工変質層の評価方法。
  10. 前記半導体単結晶基板の表面を洗浄する洗浄工程を含む、請求項2~9の何れか一項に記載の加工変質層の評価方法。
  11. 前記半導体単結晶基板は、化合物半導体単結晶基板である、請求項1~10の何れか一項に記載の加工変質層の評価方法。
  12. 半導体単結晶基板の表面からレーザー光を入射させ前記半導体単結晶基板の内部で散乱した散乱光の強度を測定する測定工程と、
    前記散乱光の強度に基づいて前記半導体単結晶基板の加工変質層を評価する評価工程と、を含む、半導体単結晶基板の製造方法。
  13. 前記評価工程に次いで前記加工変質層を除去する加工変質層除去工程を行う、請求項12に記載の半導体単結晶基板の製造方法。
  14. 前記加工変質層除去工程は、化学機械研磨である、請求項13に記載の半導体単結晶基板の製造方法。
  15. 前記加工変質層除去工程は、エッチングである、請求項13に記載の半導体単結晶基板の製造方法。
  16. 前記半導体単結晶基板は、化合物半導体である、請求項12~15の何れか一項に記載の半導体単結晶基板の製造方法。
JP2023135084A 2021-01-19 2023-08-22 加工変質層の評価方法及び半導体単結晶基板の製造方法 Pending JP2023153296A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021006736 2021-01-19
JP2021006736 2021-01-19
PCT/JP2022/001180 WO2022158394A1 (ja) 2021-01-19 2022-01-14 加工変質層の評価方法及び半導体単結晶基板の製造方法
JP2022576652A JP7344491B2 (ja) 2021-01-19 2022-01-14 加工変質層の評価方法及び半導体単結晶基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022576652A Division JP7344491B2 (ja) 2021-01-19 2022-01-14 加工変質層の評価方法及び半導体単結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023153296A true JP2023153296A (ja) 2023-10-17

Family

ID=82548921

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022576652A Active JP7344491B2 (ja) 2021-01-19 2022-01-14 加工変質層の評価方法及び半導体単結晶基板の製造方法
JP2023135084A Pending JP2023153296A (ja) 2021-01-19 2023-08-22 加工変質層の評価方法及び半導体単結晶基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022576652A Active JP7344491B2 (ja) 2021-01-19 2022-01-14 加工変質層の評価方法及び半導体単結晶基板の製造方法

Country Status (5)

Country Link
EP (1) EP4270450A1 (ja)
JP (2) JP7344491B2 (ja)
CN (1) CN116762157A (ja)
TW (1) TW202234543A (ja)
WO (1) WO2022158394A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688383B2 (ja) * 1996-03-11 2005-08-24 東芝マイクロエレクトロニクス株式会社 結晶欠陥検出方法
JPH11237226A (ja) * 1997-11-28 1999-08-31 Hitachi Ltd 欠陥検査装置
JP5732637B2 (ja) * 2007-06-01 2015-06-10 株式会社山梨技術工房 ウェハ周縁端の異物検査方法、及び異物検査装置
WO2011062279A1 (ja) * 2009-11-20 2011-05-26 独立行政法人産業技術総合研究所 欠陥を検査する方法、欠陥の検査を行ったウエハまたはそのウエハを用いて製造された半導体素子、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置
JP7406914B2 (ja) 2018-07-25 2023-12-28 株式会社デンソー SiCウェハ及びSiCウェハの製造方法

Also Published As

Publication number Publication date
CN116762157A (zh) 2023-09-15
JP7344491B2 (ja) 2023-09-14
TW202234543A (zh) 2022-09-01
JPWO2022158394A1 (ja) 2022-07-28
WO2022158394A1 (ja) 2022-07-28
EP4270450A1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
US8009286B2 (en) Surface inspecting method and device
US6590645B1 (en) System and methods for classifying anomalies of sample surfaces
US6825487B2 (en) Method for isolation of wafer support-related crystal defects
SG177824A1 (en) Method and apparatus for examining a semiconductor wafer
WO2022267401A1 (zh) 材料表面雾的检测方法和装置
JP2002076082A (ja) シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP2016200554A (ja) エピタキシャルウェーハの評価方法および評価装置
US6724474B1 (en) Wafer surface inspection method
JP7344491B2 (ja) 加工変質層の評価方法及び半導体単結晶基板の製造方法
JP7457896B2 (ja) 加工変質層の評価方法及び評価システム
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JP2005063984A (ja) ウエーハの評価方法及びウエーハ製造工程の管理方法
JP7467816B2 (ja) 材料の表面ヘイズを検出するための方法およびセットアップ
JP7259736B2 (ja) 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法
TWI752683B (zh) 製備半導體晶圓的方法
JP2016100440A (ja) 炭化珪素基板の製造方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
JP2001118894A (ja) 半導体ウェーハの検査方法
Kasai et al. Applications of a laser assisted defect detection system for chemical mechanical planarization (CMP) slurry development in rigid disk polishing
Ferrara et al. Reconvergent specular detection of material defects on silicon
Zingg et al. Photon back-scatter analysis of SOI wafers
Hamamatsu et al. Apparatus and method for inspecting defects
KR20030059635A (ko) 반도체 웨이퍼의 결정 결함 검출 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230824