JP2023152066A - 電源回路装置の制御装置及び制御方法、並びに電源回路装置 - Google Patents

Abstract

【課題】低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる。【解決手段】電源回路装置の制御装置は、入力電圧を所定の電圧に変換する電源回路装置の制御回路である。前記制御回路は、前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドするピークホールド回路と、前記ピークホールドした信号電圧を所定の時定数で放電して放電後の信号電圧を出力する時定数回路と、前記放電後の信号電圧を所定のしきい値電圧と比較し、前記放電後の信号電圧が前記しきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記しきい値電圧未満であるときに、前記電源回路装置の動作を停止させる制御部とを備える。【選択図】図１

Description

本発明は、例えば電力変換装置、力率改善回路装置などの電源回路装置の制御装置及び制御方法と、前記電源回路装置とに関する。

電源回路装置又はその他の回路装置において、これらの回路装置の入力電圧が低下した場合に入力電流が増加して、半導体素子、コイル巻線等の部品の発熱が課題となる。そのため入力電圧が低下したときに電力変換装置を停止することが行われている。

図７は従来技術に係る制御回路１０を含む電源回路装置の構成例を示す回路図である。図７において、電源回路装置は、整流回路１と、力率改善回路（以下、ＰＦＣ回路という。）２と、制御回路１０とを備えて構成される。ここで、制御回路１０は、電圧検出部３と、電圧比較部４と、制御部５と備えて構成される。

整流回路１は、入力端子Ｔ１に入力される入力電圧を整流して整流電圧をＰＦＣ回路２及び電圧検出部３に出力する。ＰＦＣ回路２は、入力される整流電圧に対して、例えばスイッチング素子６を用いた昇圧型ＤＣＤＣコンバータを用いて、高調波成分が発生しないように力率を改善して、所定の直流電圧を出力端子Ｔ２に出力する。ここで、スイッチング素子６は制御部５からのゲート制御信号Ｓｇに基づいてスイッチング動作を行う。

電圧検出部３は前記整流電圧に基づいて入力電圧を検出して、入力電圧を示す信号電圧を電圧比較部４に出力する。次いで、電圧比較部４は、前記信号電圧を所定のしきい値電圧（基準電圧）と比較して、信号電圧≧しきい値電圧のときに、Ｈレベルのイネーブル信号Ｓｅを発生する一方、信号電圧＜しきい値電圧のときに、Ｌレベルのイネーブル信号Ｓｅを発生する。制御部５は、Ｈレベルのイネーブル信号Ｓｅに基づいて、ゲート制御信号Ｓｇを発生してＰＦＣ回路２内のスイッチング素子６のスイッチング動作を実行させＰＦＣ回路２を動作させる。また、制御部５は、Ｌレベルのイネーブル信号Ｓｅに基づいて、ゲート制御信号Ｓｇの発生を停止してＰＦＣ回路２内のスイッチング素子６のスイッチング動作を停止させＰＦＣ回路２の動作を停止させる。

ここで、ＰＦＣ回路２のコンバータを停止させるためのしきい値電圧は、製品の許容入力電圧（最小値）よりも小さい値に設定すればよいが、瞬時低下などを考慮して必要以上に低く設定する必要がある。以下に従来の実施例を示す。

例えば、定格交流２００Ｖ、許容入力電圧範囲交流１７０Ｖ～２４０Ｖの電気機器の場合において、瞬時低下を考慮し、例えば以下のように、交流１００Ｖ以下に停止のためのしきい値電圧を設定する。
［数１］
停止のためのしきい値電圧＝交流９０Ｖｔｙｐ．

すなわち、図８に示す「ＳＥＭＩＦ４７規格」を遵守するために、交流２００Ｖの半分の電圧でも動作するように構成する。なお、図８は、図７の電源回路装置に適用される、非特許文献１に開示された「半導体プロセス装置電圧サグイミュニティのための仕様」である「ＳＥＭＩ Ｆ４７規格」を示す瞬時低下耐量曲線を示すグラフである。図８において、点線は、抵抗負荷７００Ｗのときであって、出力電圧が規定電圧から－８％だけ低下したときに停止する瞬時低下耐量曲線である。

特許第６１１０１４７号公報

富士電機株式会社，「製品情報，電源ソリューション，瞬時電圧低下保護装置，ＤｉｐＨｕｎｔｅｒ（１ｋＶＡ），常時ＩＮＶ型瞬停対策，特徴」，［ｏｎｌｉｎｅ］，［２０２２年２月８日検索］，インターネット，＜URL：ｈｔｔｐｓ：//ｗｗｗ.ｆｕｊｉｅｌｅｃｔｒｉｃ.ｃｏ.ｊｐ/ｐｒｏｄｕｃｔｓ/ｐｏｗｅｒ_ｓｕｐｐｌｙ/ｍｌｐ/ｄｉｐｈｕｎｔｅｒ.ｈｔｍｌ＞

従来技術に係る電源回路装置においては、以下の課題があった。
（１）ユーザが低電圧（上記の例では、交流１３０Ｖで動作）でもし使い続けた場合に部品が発熱し破損の可能性がある。
（２）例えば交流９０Ｖを、停止のためのしきい値電圧とした場合、交流ＡＣ８５Ｖまで瞬時低下するとすぐに製品が停止してしまう。言い換えれば、瞬時低下の電圧によっては、電源回路装置がすぐに止まる製品となる場合があるという課題があった。

本発明の目的は以上の問題点を解決し、低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる電源回路装置の制御回路及び制御方法、並びに前記電源回路装置を提供することにある。

本発明の一態様に係る電源回路装置の制御装置は、
入力電圧を所定の電圧に変換する電源回路装置の制御回路であって、
前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドする第１のピークホールド回路と、
前記ピークホールドした信号電圧を所定の第１の時定数で放電して放電後の信号電圧を出力する第１の時定数回路と、
前記放電後の信号電圧を所定の第１のしきい値電圧と比較し、前記放電後の信号電圧が前記第１のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第１のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させる制御部とを備える。

従って、本発明に係る電源回路装置の制御装置等によれば、低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる。

実施形態１に係る時間設定型ブラウンインブラウンアウト回路である制御回路１０Ａを含む電源回路装置の構成例を示す回路図である。 図１の制御回路１０Ａが有する時間設定型ブラウンインブラウンアウト回路のヒステリシス特性を示す各電圧及び信号の波形図である。 図２の制御回路１０Ａが有するピークホールド回路による放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図である。 図１の制御回路１０Ａの時定数（Ｃ３・Ｒ３）が比較的小さいときの、放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図である。 図１の制御回路１０Ａの時定数（Ｃ３・Ｒ３）が比較的大きいときの、放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図である。 実施形態２に係る追加制御回路３０をさらに含む制御回路１０Ｂを備えた電源回路装置の構成例を示す回路図である。 従来技術に係る制御回路１０を含む電源回路装置の構成例を示す回路図である。 図７の電源回路装置に適用される、非特許文献１に開示された「半導体プロセス装置電圧サグイミュニティのための仕様」である「ＳＥＭＩ Ｆ４７規格」を示す瞬時低下耐量曲線を示すグラフである。

以下、本発明に係る実施形態及び変形例について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。

（実施形態１）
図１は、実施形態１に係る時間設定型ブラウンインブラウンアウト回路である制御回路１０Ａを含む電源回路装置の構成例を示す回路図である。実施形態１に係る電源回路装置の制御回路１０Ａは、電圧検出部及び時定数を変更可能な時定数回路１５を含むピークホールド回路３Ａを備えた制御回路１０Ａを備えたことを特徴としている。

図１において、実施形態１に係る電源回路装置は、整流回路１と、ＰＦＣ回路２と、制御回路１０Ａとを備えて構成される。ここで、制御回路１０Ａは、ピークホールド回路３Ａと、電圧比較部４Ａと、基準電圧発生回路１４と、操作部７を有する制御部５Ａと備えて構成される。

整流回路１は、例えば４個のダイオードＤ１～Ｄ４をブリッジ形式で接続することで全波整流回路を含み構成される。ここで、整流回路１は、入力端子Ｔ１１，Ｔ１２に入力される入力電圧Ｖｉｎを例えば全波整流して整流電圧をＰＦＣ回路２及びピークホールド回路３Ａに出力する。

ＰＦＣ回路２は、チョークインダクタＬ１と、ダイオードＤ５と、スイッチング素子であるＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタという。）Ｑ１と、平滑用キャパシタＣ１とを備えて構成される。ＰＦＣ回路２は、入力される整流電圧に対して、例えばスイッチング素子であるＭＯＳトランジスタＱ１を用いた昇圧型ＤＣＤＣコンバータを用いて、高調波成分が発生しないように力率を改善して、所定の直流電圧を出力端子Ｔ１３，Ｔ１４に出力する。ここで、ＭＯＳトランジスタＱ１は制御部５Ａからのゲート制御信号Ｓｇに基づいてスイッチング動作を行う。

ピークホールド回路３Ａは、電圧検出用分圧抵抗Ｒ１，Ｒ２と、帰還回路にダイオードＤ１２を有する演算増幅器１１と、ダイオードＤ１３と、電圧保持用キャパシタＣ３と、電荷放電用可変抵抗Ｒ３と、ボルテージフォロワを構成する演算増幅器１２と、演算増幅器１２から演算増幅器１１への帰還抵抗Ｒ４とを備えて構成される。ここで、キャパシタＣ３と可変抵抗Ｒ３とにより、時定数回路１５を構成し、可変抵抗Ｒ３は制御部５Ａからの制御信号Ｓｒ１によりその抵抗値が制御されて設定される。

以上のように構成されたピークホールド回路３Ａは、電圧検出用分圧抵抗Ｒ１，Ｒ２（電圧検出部を構成する）と、後段のピークホールド回路部分とから構成され、後段のピークホールド回路部分は時定数回路１５を有することを特徴としている。ピークホールド回路３Ａは、電圧検出用分圧抵抗Ｒ１，Ｒ２により整流電圧を検出して、負帰還の作用を利用して電圧保持用キャパシタＣ３によりピークホールドした後、電荷放電用可変抵抗Ｒ３により徐々に検出電圧を低下させ、当該検出電圧を電圧比較部４Ａに出力する。ここで、ピークホールド回路３Ａは、前記整流電圧に基づいて入力電圧を検出して、入力電圧を示す信号電圧Ｖｓ１を電圧比較部４に出力する。

ここで、検出電圧の低下速度は、時定数回路１５の時定数（Ｃ３・Ｒ３）により決定される。実施形態１では、可変抵抗Ｒ３は例えば複数の抵抗が直列に接続されかつ各抵抗に並列にスイッチが接続された抵抗回路で構成され、制御信号Ｓｒ１により各スイッチをオン・オフすることでその抵抗値が設定可能である。そして、ユーザが例えばキーボードを含む操作部７を操作して時定数（Ｃ３・Ｒ３）を入力することで、それに対応するＲ３を示す制御信号Ｓｒ１が制御部５Ａから可変抵抗Ｒ３の制御端子に印加されて可変抵抗Ｒ３の抵抗値が設定される。

電圧比較部４Ａは、比較器１３と、基準電圧Ｖｒｅｆ１を有する基準電圧源１６と、逆電圧阻止用出力ダイオードＤ１４と、抵抗Ｒ５～Ｒ８と、出力信号をオン又はオフするためのＰＮＰバイポーラトランジスタ（以下、トランジスタという。）Ｑ１１とを備えて構成される。なお、抵抗Ｒ１１とダイオードＤ１４との直列回路は基準電圧発生回路１４を構成し、トランジスタＱ１１のコレクタ電圧を基準電圧として演算増幅器１１の非反転入力端子に印加させるための回路である。

以上のように構成された電圧比較部４Ａは、前記信号電圧Ｖｓ１を所定のしきい値電圧（基準電圧）Ｖｒｅｆ１と比較して、信号電圧Ｖｓ１≧しきい値電圧Ｖｒｅｆ１のときに、トランジスタＱ１１がオンとなり、Ｈレベルのイネーブル信号Ｓｅを発生する一方、信号電圧Ｖｓ１＜しきい値電圧Ｖｒｅｆ１のときに、トランジスタＱ１１がオフとなり、Ｌレベルのイネーブル信号Ｓｅを発生する。

制御部５Ａは、Ｈレベルのイネーブル信号Ｓｅに基づいて、例えば所定のデューティ比を有するＰＷＭ変調されたゲート制御信号Ｓｇを発生してＰＦＣ回路２内のスイッチング素子６のスイッチング動作を実行させＰＦＣ回路２を動作させる。また、制御部５Ａは、Ｌレベルのイネーブル信号Ｓｅに基づいて、ゲート制御信号Ｓｇの発生を停止してＰＦＣ回路２内のスイッチング素子６のスイッチング動作を停止させＰＦＣ回路２の動作を停止させる。

以上説明したように、実施形態１に係る制御回路１０Ａによれば、電源回路装置の交流入力電圧を全波整流した整流電圧を監視し、一定の電圧以下に任意の時間なり続ければ停止する。このように構成された時間設定型ブラウンインブラウンアウト回路を有する制御回路１０Ａは、図７の従来技術に係る制御回路１０に比較して簡単な構成でかつ安価な回路で構成できる。

（時間設定型ブラウンインブラウンアウト回路のヒステリシス特性）
図２は、図１の制御回路１０Ａが有する時間設定型ブラウンインブラウンアウト回路のヒステリシス特性を示す各電圧及び信号の波形図である。図２において、ＶｔｈＢｉｎはブラウンインのしきい値電圧であり、ＶｔｈＢｏｕｔはブラウンアウトのしきい値電圧である。ここで、図２は、入力電圧Ｖｉｎの実効値と、抵抗Ｒ３の電圧Ｖｒ３と、電圧比較部４Ａのイネーブル信号Ｓｅとの波形図とにより、ヒステリシス回路によるコントロールイネーブル信号Ｓｅとの関係を示す。

図２から明らかなように、抵抗Ｒ３の電圧Ｖｒ３は、電圧検出用分圧抵抗Ｒ１，Ｒ２により決定される傾斜点線に対して、ダイオードＤ１１及び抵抗Ｒ１１からなる基準電圧発生回路１４により電圧をかさ上げされている。これにより、ブラウンアウト電圧をブラウインイン電圧より低くしている。従って、図２に示すように、ブラウインブラウンアウト回路は、ヒステリシス特性を有する。

（ピークホールド回路３Ａによる放電速度の調整動作）
図３は、図２の制御回路１０Ａが有するピークホールド回路３Ａによる放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図である。図３から明らかなように、整流電圧Ｖｒ２がピークホールドされて、整流電圧の放電速度を調整できることがわかる。

当該調整動作は以下の通りである。

（１）ピークホールド回路３Ａは、入力される交流電圧（入力電圧Ｖｉｎ）の全波整流電圧をピークホールドする。このとき、キャパシタＣ３及び抵抗Ｒ３からなる時定数回路１５は、ピークホールドした電圧の放電のスピードを時定数（Ｃ３・Ｒ３）に応じて調整できる。
（２）入力電圧Ｖｉｎが正常の場合であるとき、電圧比較部４Ａは、ピークホールドした信号電圧Ｖｓ１をしきい値電圧Ｖｒｅｆ１と比較し、Ｖｓ１≧Ｖｒｅｆ１のとき、比較器１３の出力電圧がＬレベルに低下し、トランジスタＱ１１がオンされる。
（３）トランジスタＱ１１がオンすれば、Ｈレベルのイネーブル信号Ｓｅが制御部５Ａに出力され、制御部５Ａはゲート制御信号Ｓｇを発生する動作状態になる。このとき、ダイオードＤ１１及び抵抗Ｒ１１からなる基準電圧発生回路１４を介して電源電圧Ｖｃｃをピークホールド回路３Ａの入力段に加算することによって、ヒステリシス特性を生成している。
（４）一方、入力電圧Ｖｉｎが低下したときに、電圧比較部４Ａは、ピークホールドした信号電圧Ｖｓ１をしきい値電圧Ｖｒｅｆ１と比較し、Ｖｓ１＜Ｖｒｅｆ１のとき、比較器１３の出力電圧がＨレベルに上がり、トランジスタＱ１１がオフされる。
（５）トランジスタＱ１１がオフすれば、Ｌレベルのイネーブル信号Ｓｅが制御部５Ａに出力され、制御部５Ａはゲート制御信号Ｓｇの発生を停止する。

次いで、実施形態１に係る電源回路装置の制御回路１０Ａの実施例について以下に説明する。

（実施例１）
入力電圧Ｖｉｎが例えば交流ＡＣ１６０Ｖ以上のとき、電源回路装置の動作を継続させる一方、入力電圧Ｖｉｎが例えば交流１６０Ｖ未満のとき継続時間０．３秒で停止させることができる。ここで、入力電圧Ｖｉｎが交流２００Ｖに上昇すればすぐに、電源回路装置の動作を復帰させることができる。

例えば実施例１の制御が可能であって、前記継続時間は、時定数回路１５の時定数（Ｃ３・Ｒ３）で任意に調整することができる。図１の実施形態では、ユーザが操作部７を用いて抵抗Ｒ３の抵抗値を設定することで、時定数回路１５の時定数（Ｃ３・Ｒ３）で調整することができる。ここで、動作停止電圧を、許容入力電圧範囲を、交流１７０Ｖに対しギリギリまで高く設定できる。また、瞬時低下時の電圧も交流８５Ｖ、交流７０Ｖなどさらに低い部分でも０．３秒以内の瞬時低下であれば耐えられる堅牢性をもつことができる。

（実施例２）
図４は、図１の制御回路１０Ａの時定数（Ｃ３・Ｒ３）が比較的小さいときの、放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図であり、Ｒ３＝１００ｋΩ，Ｃ３＝１μＦのときの一例である。また、図５は、図１の制御回路１０Ａの時定数（Ｃ３・Ｒ３）が比較的大きいときの、放電速度の調整動作を示す電圧Ｖｒ２，Ｖｒ３の波形図であり、Ｒ３＝４７０ｋΩ，Ｃ３＝１μＦのときの一例である。

図４及び図５は、入力電圧Ｖｉｎを交流ＡＣ２００Ｖから、交流１００Ｖに所定期間低下した後、交流２００Ｖに復帰させた、いわゆる「瞬時低下」時のシミュレーション結果を示している。図４及び図５から明らかなように、制御部５Ａを停止させるしきい値電圧Ｖｒｅｆ１を例えば２．５Ｖに設定したときに、ピークホールドの放電速度に依存して、制御部５Ａを停止し、又は停止させないように調整できることが分かる。図３で示した通り、時定数（Ｃ３・Ｒ３）を調整することで、ピークホールドの放電速度を調整できるため、この調整により瞬時低下の一瞬であれば制御部５Ａを停止させないようにできる。

（時定数としきい値電圧のセットパターン）
以下では、Ｒ２／（Ｒ１＋Ｒ２）＝１／１００とした場合（簡単化のためにヒステリシス特性を除く）の時定数としきい値電圧のセットパターンについて説明する。

（１）セットパターン１：
定常時において、入力電圧Ｖｉｎを交流２００Ｖで動作させるものとする。
（条件ａ）交流１６０Ｖでブラウンアウトさせる。
（条件ｂ）交流２００Ｖから、交流１００Ｖないし交流７０Ｖに瞬時低下した場合で０．３秒は動かし、以降は安全のために制御部５Ａを停止させる。

このように設定する場合は、本発明者のシミュレーションによれば、
しきい値電圧Ｖｒｅｆ１＝２．２Ｖ；
Ｃ３＝３．３μＦ；
Ｒ３＝４７０ｋ
と設定すると、セットパターン１を達成できた。

なお、Ｖ（ｔ）＝Ｖ０×ｅｘｐ（－ｔ／ＲＣ）より、交流２００のときＶｏ＝２．７４のため、上記代入するとＶ（ｔ）＝２．２５となり２．２Ｖ以上であり、条件ｂが達成できることが分かる。

（２）セットパターン２：
定常時において、入力電圧Ｖｉｎを交流２００Ｖで動作させるものとする。
（条件ａ）交流１６０Ｖでブラウンアウトさせる。
（条件ｂ）交流２００から、交流１００Ｖないし交流７０Ｖに瞬時低下した場合、３０ｍｓ動かし、以降は制御部５Ａを訂正させる。
これは、商用周波数の１．５周期の時間期間が経過しても制御部５Ａが停止しないようにする。

このように設定する場合は、本発明者のシミュレーションによれば、
しきい値電圧Ｖｒｅｆ１＝２．２Ｖ；
Ｃ３＝３．３μＦ；
Ｒ３＝４７ｋ
と設定すると、セットパターン２を達成できた。

（実施形態１の作用効果）
以上説明したように、実施形態１に係る制御回路１０Ａによれば、電源回路装置の交流入力電圧を全波整流した整流電圧を監視し、一定の電圧以下に任意の時間なり続ければ停止する。このように構成された時間設定型ブラウンインブラウンアウト回路を有する制御回路１０Ａは、図７の従来技術に係る制御回路１０に比較して簡単な構成でかつ安価な回路で構成できる。従って、低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる。

（実施形態２）
図６は、実施形態２に係る追加制御回路３０をさらに含む制御回路１０Ｂを備えた電源回路装置の構成例を示す回路図である。図６の実施形態２に係る電源回路装置は、図１の電源回路装置に比較して、以下の点が異なる。
（１）追加制御回路３０をさらに備える。
（２）制御部５Ａに代えて、制御部５Ｂを備える。
（３）制御回路１０Ａに代えて、追加制御回路３０をさらに含む制御回路１０Ｂを備える。
以下、相違点について説明する。

図６において、追加制御回路３０は、ピークホールド回路３３と、電圧比較部３４とを備えて構成される。制御部５Ｂは、後述する制御信号Ｓｒ２の発生を追加することを除き、制御部５Ａと同様に構成される。

ピークホールド回路３３は、帰還回路にダイオードＤ２２を有する演算増幅器１１と、ダイオードＤ２３と、電圧保持用キャパシタＣ１３と、電荷放電用可変抵抗Ｒ１３と、ボルテージフォロワを構成する演算増幅器２２と、演算増幅器２２から演算増幅器２１への帰還抵抗Ｒ１４とを備えて構成される。ここで、キャパシタＣ１３と可変抵抗Ｒ１３とにより、時定数回路３５を構成し、可変抵抗Ｒ１３は制御部５Ｂからの制御信号Ｓｒ２によりその抵抗値が制御されて設定される。

以上のように構成されたピークホールド回路３３は、電圧検出用分圧抵抗Ｒ１，Ｒ２を有しないことを除き、ピークホールド回路３Ａと同様に構成され、すなわち、図１のピークホールド回路部分のみから構成され、時定数回路３５を有することを特徴としている。ピークホールド回路３３は、ピークホールド回路３Ａの電圧検出用分圧抵抗Ｒ１，Ｒ２により検出された検出電圧を、負帰還の作用を利用して電圧保持用キャパシタＣ１３によりピークホールドした後、電荷放電用可変抵抗Ｒ１３により徐々に検出電圧を低下させ、当該検出電圧を電圧比較部３４に出力する。ここで、ピークホールド回路３３は、前記整流電圧に基づいて入力電圧を検出して、入力電圧を示す信号電圧Ｖｓ２を電圧比較部３４に出力する。

ここで、検出電圧の低下速度は、時定数回路３５の時定数（Ｃ１３・Ｒ１３）により決定される。可変抵抗Ｒ１３は可変抵抗Ｒ３と同様に構成される。そして、ユーザが例えばキーボードを含む操作部７を操作して時定数（Ｃ１３・Ｒ１３）を入力することで、それに対応するＲ１３を示す制御信号Ｓｒ２が制御部５Ｂから可変抵抗Ｒ１３の制御端子に印加されて可変抵抗Ｒ１３の抵抗値が設定される。

電圧比較部３４は、比較器２３と、基準電圧Ｖｒｅｆ２を有する基準電圧源２６と、逆電圧阻止用出力ダイオードＤ２４とを備えて構成される。以上のように構成された電圧比較部３４は、前記信号電圧Ｖｓ２を所定のしきい値電圧（基準電圧）Ｖｒｅｆ２と比較して、信号電圧Ｖｓ２≧しきい値電圧Ｖｒｅｆ２のときに、トランジスタＱ１１がオンとなり、Ｈレベルのイネーブル信号Ｓｅを発生する一方、信号電圧Ｖｓ２＜しきい値電圧Ｖｒｅｆ２のときに、トランジスタＱ１１がオフとなり、Ｌレベルのイネーブル信号Ｓｅを発生する。

ここで、時定数（Ｃ１３・Ｒ１３）＜時定数（Ｃ３・Ｒ３）に設定され、しきい値電圧Ｖｒｅ２＜Ｖｒｅｆ１に設定される。このように設定することで、定常状態の入力電圧Ｖｉｎが低下したときに、ピークホールド回路３Ａのピークホールド回路より早く、信号電圧Ｖｓ２がすぐに低下するように構成される。

以上のように構成された実施形態２に係る電源回路装置の制御回路１０Ｂによれば、以下の動作例のように動作できる。
（１）入力電圧Ｖｉｎが例えば交流１６０Ｖ以上のとき、定常状態の動作が継続している。
（２）入力電圧Ｖｉｎが第１のしきい値電圧Ｖｒｅｆ１の交流１６０Ｖ未満となったときに、ピークホールド回路３Ａ及び電圧比較部４Ａを含む制御回路の動作により、０．３秒で制御部５Ｂの動作を停止させるが、入力電圧Ｖｉｎが交流２００Ｖに上昇すればすぐに復帰させる。
（３）しかし、入力電圧Ｖｉｎが第２のしきい値電圧Ｖｒｅｆ２の交流１００Ｖ未満になったとき、ピークホールド回路３Ｂ及び電圧比較部４Ｂを含む制御回路の動作により継続時間１０ｍｓで制御部５Ｂをすぐに停止させる。

以上説明したように、実施形態２によれば、２個のしきい値電圧Ｖｒｅｆ１、Ｖｒｅｆ２を用いて２段階で制御部５Ｂの動作を制御できる。

（変形例）
以上の実施形態においては、電源回路装置として、ＰＦＣ回路２を用いているが、本発明はこれに限らず、ＤＣＤＣコンバータなどの電力変換装置であってもよい。

以上実施形態においては、ピークホールド回路３Ａ，３３は、整流電圧を検出して整流電圧に対応する信号電圧をピークホールドしているが、本発明はこれに限らず、例えばＰＦＣ回路２への入力電圧を検出して入力電圧に対応する信号電圧をピークホールドしてもよい。

以上詳述したように、本発明に係る電源回路装置の制御装置によれば、低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる。

１ 整流回路
２ 力率改善回路（ＰＦＣ回路）
３ 電圧検出部
３Ａ，３３ ピークホールド回路
４，４Ａ，３４ 電圧比較部
５，５Ａ，５Ｂ 制御部
６ スイッチング素子
７ 操作部
１０，１０Ａ，１０Ｂ 制御回路
１１，１２，２１，２２ 演算増幅器
１３，２３ 比較器
１４ 基準電圧発生回路
１５，２５，３５ 時定数回路
１６，２６ 基準電圧源
３０ 追加制御回路
Ｃ１～Ｃ１３ キャパシタ
Ｄ１～Ｄ２４ ダイオード
Ｌ１ チョークインダクタ
Ｑ１ ＭＯＳ電界効果トランジスタ（ＭＯＳトランジスタ）
Ｑ１１ ＰＮＰ型バイポーラトランジスタ（トランジスタ）
Ｒ１～Ｒ６ 抵抗
Ｔ１，Ｔ１１，Ｔ１２ 入力端子
Ｔ２，Ｔ１３，Ｔ１４ 出力端子

本発明の目的は以上の問題点を解決し、低電圧で継続して使用した場合であっても部品が発熱し破損することを防止し、瞬時低下の場合にすぐに電源回路装置が停止することを防止できる電源回路装置の制御装置及び制御方法、並びに前記電源回路装置を提供することにある。

本発明の一態様に係る電源回路装置の制御装置は、
入力電圧を所定の電圧に変換する電源回路装置の制御装置であって、
前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドする第１のピークホールド回路と、
前記ピークホールドした信号電圧を所定の第１の時定数で放電して放電後の信号電圧を出力する第１の時定数回路と、
前記放電後の信号電圧を所定の第１のしきい値電圧と比較し、前記放電後の信号電圧が前記第１のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第１のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させる制御部とを備える。

例えば実施例１の制御が可能であって、前記継続時間は、時定数回路１５の時定数（Ｃ３・Ｒ３）で任意に調整することができる。図１の実施形態では、ユーザが操作部７を用いて抵抗Ｒ３の抵抗値を設定することで、時定数回路１５の時定数（Ｃ３・Ｒ３）で調整することができる。ここで、動作停止電圧の許容入力電圧範囲を、交流１７０Ｖに対しギリギリまで高く設定できる。また、瞬時低下時の電圧も交流８５Ｖ、交流７０Ｖなどさらに低い部分でも０．３秒以内の瞬時低下であれば耐えられる堅牢性をもつことができる。

このように設定する場合は、本発明者のシミュレーションによれば、
しきい値電圧Ｖｒｅｆ１＝２．２Ｖ；
Ｃ３＝３．３μＦ；
Ｒ３＝４７０ｋΩ；
と設定すると、セットパターン１を達成できた。

（２）セットパターン２：
定常時において、入力電圧Ｖｉｎを交流２００Ｖで動作させるものとする。
（条件ａ）交流１６０Ｖでブラウンアウトさせる。
（条件ｂ）交流２００から、交流１００Ｖないし交流７０Ｖに瞬時低下した場合、３０ｍｓ動かし、以降は制御部５Ａを停止させる。
これは、商用周波数の１．５周期の時間期間が経過しても制御部５Ａが停止しないようにする。

このように設定する場合は、本発明者のシミュレーションによれば、
しきい値電圧Ｖｒｅｆ１＝２．２Ｖ；
Ｃ３＝３．３μＦ；
Ｒ３＝４７ｋΩ；
と設定すると、セットパターン２を達成できた。

ピークホールド回路３３は、帰還回路にダイオードＤ２２を有する演算増幅器２１と、ダイオードＤ２３と、電圧保持用キャパシタＣ１３と、電荷放電用可変抵抗Ｒ１３と、ボルテージフォロワを構成する演算増幅器２２と、演算増幅器２２から演算増幅器２１への帰還抵抗Ｒ１４とを備えて構成される。ここで、キャパシタＣ１３と可変抵抗Ｒ１３とにより、時定数回路３５を構成し、可変抵抗Ｒ１３は制御部５Ｂからの制御信号Ｓｒ２によりその抵抗値が制御されて設定される。

ここで、時定数（Ｃ１３・Ｒ１３）＜時定数（Ｃ３・Ｒ３）に設定され、しきい値電圧Ｖｒｅｆ２＜Ｖｒｅｆ１に設定される。このように設定することで、定常状態の入力電圧Ｖｉｎが低下したときに、ピークホールド回路３Ａのピークホールド回路より早く、信号電圧Ｖｓ２がすぐに低下するように構成される。

Claims (9)

1. 入力電圧を所定の電圧に変換する電源回路装置の制御回路であって、
   前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドする第１のピークホールド回路と、
   前記ピークホールドした信号電圧を所定の第１の時定数で放電して放電後の信号電圧を出力する第１の時定数回路と、
   前記放電後の信号電圧を所定の第１のしきい値電圧と比較し、前記放電後の信号電圧が前記第１のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第１のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させる制御部とを備える、電源回路装置の制御装置。
2. 前記第１の時定数回路の第１の時定数を調整可能に設定する操作部をさらに備える、請求項１に記載の電源回路装置の制御装置。
3. 前記制御部はさらに、
   前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドする第２のピークホールド回路と、
   前記ピークホールドした信号電圧を、前記第１の時定数よりも小さい所定の第２の時定数で放電して放電後の信号電圧を出力する第２の時定数回路と、
   前記制御部は、前記放電後の信号電圧を、前記第１のしきい値電圧よりも低い所定の第２のしきい値電圧と比較し、前記放電後の信号電圧が前記第２のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第２のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させる、請求項１又は２に記載の電源回路装置の制御装置。
4. 前記操作部はさらに、前記第２の時定数回路の第２の時定数を調整可能に設定する、請求項２に従属する請求項３に記載の電源回路装置の制御装置。
5. 請求項１に記載の電源回路装置の制御装置を備える、電源回路装置。
6. 前記電源回路装置の前段に設けられる、整流回路をさらに備える、請求項１に記載の電源回路装置。
7. 前記電源回路装置は、力率改善回路又は電力変換装置である、請求項５又は６に記載の電源回路装置。
8. 入力電圧を所定の電圧に変換する電源回路装置の制御方法であって、
   第１のピークホールド回路が、前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドするステップと、
   第１の時定数回路が、前記ピークホールドした信号電圧を所定の第１の時定数で放電して放電後の信号電圧を出力するステップと、
   制御部が、前記放電後の信号電圧を所定の第１のしきい値電圧と比較し、前記放電後の信号電圧が前記第１のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第１のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させるステップとを含む、電源回路装置の制御方法。
9. 前記制御方法はさらに、
   第２のピークホールド回路が、前記入力電圧を検出して、前記入力電圧に対応する信号電圧をピークホールドするステップと、
   第２の時定数回路が、前記ピークホールドした信号電圧を、前記第１の時定数よりも小さい所定の第２の時定数で放電して放電後の信号電圧を出力するステップと、
   前記制御部が、前記放電後の信号電圧を、前記第１のしきい値電圧よりも低い所定の第２のしきい値電圧と比較し、前記放電後の信号電圧が前記第２のしきい値電圧以上であるときに、前記電源回路装置を動作させる一方、前記放電後の信号電圧が前記第２のしきい値電圧未満であるときに、前記電源回路装置の動作を停止させるステップとを含む、請求項８に記載の電源回路装置の制御方法。

Images