JP2023147494A - 半導体装置および半導体モジュール - Google Patents

Abstract

【課題】半導体装置及び半導体モジュールを提供する。【解決手段】半導体モジュール２００は、半導体基板１０の上方に設けられたおもて面側金属層５２と、おもて面側金属層の上面に設けられたメッキ層６２と、おもて面側金属層の上面に設けられ、おもて面側金属層の上面でメッキ層と直接接して設けられたバリア層６０と、バリア層の上方に設けられた絶縁保護層３８と、を備える半導体装置１００と、おもて面側金属層の上方に設けられたリードフレーム２２０と、メッキ層を介しておもて面側金属層とリードフレームとを接続するための接着層２１０と、を備える。【選択図】図２

Description

本発明は、半導体装置および半導体モジュールに関する。

特許文献１には、「めっき膜ＮＰおよび半田ＳＯ２を介して、アノード電極ＡＥにクリップＣＬが電気的に接続されている」ことが記載されている。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１４－０９９４４４号公報
特許文献２ 特開２０１６－１１１２９０号公報
特許文献３ 特開２０１７－０５９７２０号公報
特許文献４ 特開２００７－１１５８５３号公報
特許文献５ 特開２０１３－２３４３４３号公報
特許文献６ 特開２００３－２９７８６８号公報
特許文献７ 特開２００３－３２４１２０号公報

クラックの発生を抑制した半導体装置を提供する。

本発明の第１の態様においては、半導体基板の上方に設けられたおもて面側金属層と、
前記おもて面側金属層の上面に設けられたメッキ層と、前記おもて面側金属層の上面に設けられ、前記おもて面側金属層の上面で前記メッキ層と直接接して設けられたバリア層と、前記バリア層の上方に設けられた絶縁保護層と、を備える半導体装置を提供する。

前記おもて面側金属層の厚みは、前記半導体基板の深さ方向において、前記メッキ層の厚みよりも厚く、前記バリア層の厚みよりも厚くてよい。

前記おもて面側金属層の厚みは、前記半導体基板の深さ方向において、１．０μｍ以上、６．０μｍ以下であってよい。

前記おもて面側金属層の材料は、アルミニウム‐シリコン合金、アルミニウム‐シリコン‐銅合金、またはアルミニウム‐ネオジム合金の少なくとも１つを含んでよい。

前記バリア層の厚みは、前記半導体基板の深さ方向において、前記メッキ層の厚みよりも薄くてよい。

前記バリア層の厚みは、前記半導体基板の深さ方向において、３０．０ｎｍ以上、３００．０ｎｍ以下であってよい。

前記バリア層の材料は、ＴｉＮ、ＴｉＷ、Ｗ、Ｃｒ、Ｍｏ、Ｔａ、ＮｂまたはＳｉ_３Ｎ_４の少なくとも１つを含んでよい。

前記メッキ層の厚みは、前記半導体基板の深さ方向において、３．０μｍ以上、６．０μｍ以下であってよい。

前記メッキ層は、ニッケルメッキ層であってよい。

前記メッキ層は、前記半導体基板のおもて面と平行な方向において、前記おもて面側金属層の上面から前記バリア層の上面まで延伸して設けられてよい。

前記絶縁保護層の厚みは、前記半導体基板の深さ方向において、前記バリア層の厚みよりも厚くてよい。

前記絶縁保護層の厚みは、前記半導体基板の深さ方向において、１．０μｍ以上、１０．０μｍ以下であってよい。

前記絶縁保護層の材料は、ポリイミドまたはポリベンゾオキサゾールの少なくとも１つを含んでよい。

前記絶縁保護層は、前記半導体基板のおもて面と平行な方向において、前記バリア層の上方から前記メッキ層の上方までオーバーラップして設けられてよい。前記絶縁保護層の端部が前記メッキ層の上方で終端してよい。

前記バリア層の開口部に設けられた前記メッキ層を前記絶縁保護層がオーバーラップする面積は、前記メッキ層と前記おもて面側金属層との接触面積の０％よりも大きく、１０％以下であってよい。

前記バリア層の開口部に設けられた前記メッキ層を前記絶縁保護層がオーバーラップする距離は、前記メッキ層の厚み以上であってよい。

前記絶縁保護層には、前記半導体基板のおもて面と平行な方向において、前記おもて面側金属層の上方から前記バリア層の上方まで延伸する開口部が設けられていてよい。

前記バリア層には、前記おもて面側金属層の上方において開口部が設けられてよい。前記絶縁保護層の開口端と前記バリア層の開口端とは、前記半導体基板のおもて面と平行な方向において、前記メッキ層の厚み以上に離間していてよい。

前記半導体装置は、前記半導体基板の裏面側に裏面側金属層を備える縦型半導体構造を有してよい。

本発明の第２の態様においては、本発明の第１の態様に記載の半導体装置と、前記おもて面側金属層の上方に設けられたリードフレームと、前記おもて面側金属層と前記リードフレームとを接続するための接着層と、を備える半導体モジュールを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

半導体装置１００の断面図の一例を示す。 半導体モジュール２００の構成の一例を示す。 半導体モジュール２００の構成の変形例を示す。 比較例の半導体モジュール５００の構成の一例を示す。 比較例の半導体モジュール５００の構成の一例を示す。 図２で示した半導体装置１００の製造プロセス途中の断面図である。 図２で示した半導体装置１００の製造プロセス途中の断面図である。 図２で示した半導体装置１００の製造プロセス途中の断面図である。 図２で示した半導体装置１００の製造プロセス途中の断面図である。 図２で示した半導体装置１００の製造プロセス途中の断面図である。 図２で示した半導体モジュール２００の製造プロセス途中の断面図である。 図３で示した半導体装置１００の製造プロセス途中の断面図である。 図３で示した半導体装置１００の製造プロセス途中の断面図である。 図３で示した半導体装置１００の製造プロセス途中の断面図である。 図３で示した半導体装置１００の製造プロセス途中の断面図である。 図３で示した半導体装置１００の製造プロセス途中の断面図である。 図３で示した半導体モジュール２００の製造プロセス途中の断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

本明細書では、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。

図１は、半導体装置１００の断面図の一例を示す。半導体装置１００は、半導体基板１０に設けられた、ソース領域１２と、ベース領域１４と、コンタクト領域１５と、ドリフト領域１８と、第１導電型領域２０とを備える。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。半導体基板１０は、おもて面２１および裏面２３を備える。

おもて面側金属層５２は、半導体基板１０の上方に設けられる。おもて面側金属層５２の一部は、おもて面２１と接して設けられてよい。おもて面側金属層５２は、Ａｌ（アルミニウム）またはＡｌを含む合金の金属膜であってよい。おもて面側金属層５２の材料は、アルミニウム‐シリコン合金、アルミニウム‐シリコン‐銅合金、またはアルミニウム‐ネオジム合金の少なくとも１つを含んでよい。おもて面側金属層５２は、Ｔｉ（チタン）などのバリアメタル層上にＡｌまたはＡｌを含む合金の金属膜を積層させた積層膜であってもよい。

裏面側金属層２４は、半導体基板１０の下方に設けられる。本例の裏面側金属層２４は、裏面２３と接して設けられる。裏面側金属層２４は、金属を含む材料で形成される。裏面側金属層２４は、ＡｌまたはＡｌを含む合金の金属膜であってよい。裏面側金属層２４の材料は、アルミニウム‐シリコン合金、アルミニウム‐シリコン‐銅合金、またはアルミニウム‐ネオジム合金の少なくとも１つを含んでよい。裏面側金属層２４は、Ｔｉ（チタン）などのバリアメタル層上にＡｌまたはＡｌを含む合金の金属膜を積層させた積層膜であってもよい。また、裏面側金属層２４は、まずチタン層を形成し、次いでニッケル、金の順に金属膜を積層させた積層膜が用いられてよい。裏面側金属層２４は、チタン、ニッケルおよび銀の積層膜であってもよい。

ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。

ベース領域１４は、半導体基板１０のおもて面２１に設けられた第２導電型の領域である。本例のベース領域１４は、Ｐ－型である。

ソース領域１２は、半導体基板１０のおもて面２１に設けられた第１導電型の領域である。本例のソース領域１２は、Ｎ＋型である。ソース領域１２は、ベース領域１４の上方に設けられる。

コンタクト領域１５は、半導体基板１０のおもて面２１に設けられた第２導電型の領域である。コンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度よりも大きい。本例のコンタクト領域１５は、Ｐ＋型である。コンタクト領域１５は、ベース領域１４の内側に設けられる。本例のコンタクト領域１５は、隣接する２つのソース領域１２の間において、２つのソース領域１２と接して設けられる。

第１導電型領域２０は、半導体基板１０において、ドリフト領域１８の裏面２３側に設けられる。第１導電型領域２０のドーピング濃度は、ドリフト領域１８よりも大きい。本例の第１導電型領域２０は、Ｎ＋型である。第１導電型領域２０は、半導体基板１０の種結晶基板であってよい。第１導電型領域２０上には、ドリフト領域１８がエピタキシャル成長により形成されてよい。

ゲート電極４４は、半導体基板１０との間にゲート絶縁膜４２を挟んで設けられる。ゲート電極４４の上面および側面には、層間絶縁膜４６が設けられる。即ち、ゲート電極４４の周囲は、ゲート絶縁膜４２および層間絶縁膜４６で覆われてよい。ゲート電極４４は、おもて面２１と平行な方向において、複数のソース領域１２の間に設けられてよい。ゲート電極４４の下方には、ベース領域１４およびドリフト領域１８が設けられてよい。

半導体装置１００は、電力の制御等を行うためのパワー半導体装置であってよい。本例の半導体装置１００は、半導体基板１０の裏面２３側に裏面側金属層２４を備える縦型半導体構造を有してよい。但し、半導体装置１００は、裏面２３側に金属層を備えない横型半導体構造を有してもよい。

なお、本例では、半導体装置１００として、プレーナゲート構造のＭＯＳＦＥＴを例示して説明している。但し、半導体装置１００は、トレンチゲート構造のＭＯＳＦＥＴであってもよいし、ダイオード等の他の半導体装置であってもよい。半導体装置１００は、ＳｉＣまたはＧａＮなどのワイドバンドギャップＭＯＳＦＥＴであってもよい。

半導体基板１０がＳｉＣである場合、Ｎ型のドーパントはＮ（窒素）およびＰ（リン）のうち一種類以上の元素であってよく、Ｐ型のドーパントはＡｌおよびＢ（ボロン）のうち一種類以上の元素であってよい。半導体基板１０がＧａＮである場合、Ｎ型のドーパントはＳｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｓ（硫黄）およびＯ（酸素）のうち一種類以上の元素であってよく、Ｐ型のドーパントは、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）のうち１種類以上の元素であってよい。

図２は、半導体モジュール２００の構成の一例を示す。本例の半導体モジュール２００は、半導体装置１００を備える。本例の半導体装置１００は、図１で示したおもて面側金属層５２の上方にバリア層６０と、メッキ層６２と絶縁保護層３８とを備える。半導体モジュール２００は、接着層２１０と、リードフレーム２２０と、充填層２３０とを備える。

バリア層６０は、おもて面側金属層５２の上面に設けられる。バリア層６０には、おもて面側金属層５２の上方において開口部１６０が設けられている。これにより、おもて面側金属層５２の上面を露出させて、メッキ層６２を成長させることができる。後述の通り、メッキ層６２は、おもて面２１と平行な方向に成長してよい。バリア層６０は、おもて面側金属層５２の上面でメッキ層６２と直接接して設けられてよい。バリア層６０の端部Ｅ６０は、おもて面側金属層５２の上方に設けられてよく、メッキ層６２の下方に設けられてよく、絶縁保護層３８の下方に設けられてよい。

バリア層６０は、導電性の材料を含んでよく、絶縁性の材料を含んでよい。バリア層６０の材料は、メッキ層６２を成長させるための触媒とならない材料であってよい。バリア層６０の材料は、おもて面側金属層５２の材料と異なっていてよい。バリア層６０の材料は、ＴｉＮ、ＴｉＷ、Ｗ、Ｃｒ、Ｍｏ、Ｔａ、ＮｂまたはＳｉ_３Ｎ_４の少なくとも１つを含んでよい。

メッキ層６２は、おもて面側金属層５２の上面に設けられる。メッキ層６２は、半導体装置１００の上面のパッド電極を構成している。メッキ層６２は、おもて面側金属層５２の上面を起点に成長して形成される。即ち、メッキ層６２は、おもて面側金属層５２の上面がバリア層６０で覆われた領域からは成長しない。但し、メッキ層６２は、半導体基板１０のおもて面２１と平行な方向に成長してよく、バリア層６０の上面を覆うように成長してよい。バリア層６０とメッキ層６２は、おもて面２１と平行な方向に隣接して設けられてよい。メッキ層６２の端部Ｅ６２は、おもて面側金属層５２の上方に設けられてよく、バリア層６０の上方に設けられてよく、絶縁保護層３８の下方に設けられてよい。

メッキ層６２は、導電性の材料を含む。メッキ層６２の材料は、おもて面側金属層５２の材料と異なっていてよく、バリア層６０の材料と異なっていてよい。メッキ層６２は、ニッケルメッキ層であってよい。メッキ層６２は、銅メッキ層などの他のメッキ層であってよい。

絶縁保護層３８は、バリア層６０の上方に設けられる。絶縁保護層３８は、メッキ層６２の上面において、メッキ層６２と接して設けられてよい。本例の絶縁保護層３８は、バリア層６０の上面からメッキ層６２の上面まで延伸して設けられている。絶縁保護層３８の材料は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）の少なくとも１つを含んでよい。絶縁保護層３８の端部Ｅ３８は、メッキ層６２の端部Ｅ６２と離間して設けられる。絶縁保護層３８の端部Ｅ３８は、おもて面側金属層５２の上方に設けられてよく、メッキ層６２の上方に設けられてよい。端部Ｅ３８は、半導体基板１０のおもて面２１において、バリア層６０の端部Ｅ６０よりも内側に位置してよい。端部Ｅ３８は、半導体基板１０のおもて面２１において、メッキ層６２の端部Ｅ６２よりも内側に位置してよい。なお、本断面図において、内側とはメッキ層６２を中心としてＸ軸方向の正側を指し、外側とはメッキ層６２を中心としてＸ軸方向の負側を指す。

接着層２１０は、リードフレーム２２０と半導体装置１００との間に設けられる。接着層２１０は、おもて面側金属層５２とリードフレーム２２０とを接続する。接着層２１０は、リードフレーム２２０と半導体装置１００とを電気的に接続してよい。接着層２１０は、リードフレーム２２０と半導体装置１００とを物理的に接続してよい。接着層２１０は、おもて面側金属層５２とリードフレーム２２０とを接続するはんだであってよい。本例の接着層２１０は、リードフレーム２２０とメッキ層６２とを接続している。

リードフレーム２２０は、半導体モジュール２００の外部と接続するための外部接続端子と接続されている。リードフレーム２２０は、おもて面側金属層５２の上方に設けられる。リードフレーム２２０は、メッキ層６２の上方に設けられる。リードフレーム２２０は、銅などで構成される板状の部材であってよい。リードフレーム２２０を用いることにより、ワイヤフレームを用いる場合よりも、半導体モジュール２００の小型軽量化および高温動作環境における長期信頼性の向上を実現することができる。

充填層２３０は、半導体モジュール２００の筐体内を充填するための充填剤である。充填層２３０の材料は、樹脂であってよい。充填層２３０は、任意のフィラーを含んでよい。充填層２３０は、絶縁保護層３８の上方に設けられる。充填層２３０は、半導体装置１００、接着層２１０およびリードフレーム２２０を覆うように設けられる。

図３は、半導体モジュール２００の構成の変形例を示す。本例では、絶縁保護層３８がメッキ層６２と離間している点で図２の半導体モジュール２００と相違する。本例では、図２の半導体モジュール２００と相違する点について特に説明する。

絶縁保護層３８は、バリア層６０の上方に設けられる。絶縁保護層３８は、バリア層６０の上方において端部Ｅ３８を有する。端部Ｅ３８は、半導体基板１０のおもて面２１において、バリア層６０の端部Ｅ６０よりも外側に位置してよい。端部Ｅ３８は、半導体基板１０のおもて面２１において、メッキ層６２の端部Ｅ６２よりも外側に位置してよい。絶縁保護層３８には、半導体基板１０のおもて面２１と平行な方向において、おもて面側金属層５２の上方からバリア層６０の上方まで延伸する開口部１３８が設けられている。このように、絶縁保護層３８は、メッキ層６２をオーバーラップせずに設けられてよい。

メッキ層６２は、おもて面２１と平行な方向において、おもて面側金属層５２の上面からバリア層６０の上面まで延伸して設けられる。メッキ層６２の端部Ｅ６２は、バリア層６０の上面に設けられてよい。メッキ層６２の端部Ｅ６２は、バリア層６０の上面において、絶縁保護層３８の端部Ｅ３８と離間して設けられてよい。メッキ層６２の端部Ｅ６２は、バリア層６０の端部Ｅ６０と離間して設けられてよい。

図４Ａは、比較例の半導体モジュール５００の構成の一例を示す。本例の半導体モジュール５００は、バリア層６０を備えない点で図２および図３の実施例と相違する。絶縁保護層５３８がおもて面側金属層５２の上面に設けられる。絶縁保護層５３８を形成した後に、絶縁保護層５３８で覆われていない領域にメッキ層６２が成長する。これにより、おもて面側金属層５２、絶縁保護層５３８およびメッキ層６２の３種類の部材が集中するいわゆる三重点Ｐ１が形成される。

はんだ付けの際、熱膨張率の違いに起因して、メッキ層６２と絶縁保護層５３８との界面に隙間が生じると、接着層２１０が楔状に侵入して、三重点Ｐ１を起点としてクラックが発生する場合がある。クラックがおもて面側金属層５２の内部に侵入すると半導体装置１００の故障の原因となる場合がある。

図４Ｂは、比較例の半導体モジュール５００の構成の一例を示す。本例の半導体モジュール５００は、バリア層６０を備えずに、複数の絶縁保護層を備える点で図２および図３の実施例と相違する。本例の半導体モジュール５００は、複数の絶縁保護層として、絶縁保護層５３８および絶縁保護層５３９を備える。

絶縁保護層５３８は、おもて面側金属層５２の上面に設けられる。メッキ層６２は、絶縁保護層５３８の開口部で露出したおもて面側金属層５２の上面から成長する。絶縁保護層５３９は、絶縁保護層５３８およびメッキ層６２を形成した後に、絶縁保護層５３８およびメッキ層６２の上面に設けられる。絶縁保護層５３９は、接着層２１０が絶縁保護層５３８とメッキ層６２との間に侵入するのを防止する。本例では、クラックの形成を抑制できるものの、メッキ工程から再び絶縁保護層の形成工程に戻るといった工程間を輸送する必要があり、製造工程が増加してしまう。また、クラックを抑制するために、絶縁保護層５３９のキュア温度を絶縁保護層５３８のキュア温度よりも低く設定すると、ポリイミドの重合度が異なることに起因して、製造プロセス時の糊残りが発生し、外観不良およびデバイス故障の原因となってしまう場合がある。

これに対して、半導体装置１００は、バリア層６０を設けることにより、三重点への接着層２１０の侵入を抑制することができる。そのため、複数の絶縁保護層３８を設けることなく、製造工程を簡略化することができる。また、絶縁保護層３８を一層とすることにより、絶縁保護層３８の重合度を均一に成膜することができ、不良の発生を抑制することができる。

図５Ａは、図２で示した半導体装置１００の製造プロセス途中の断面図である。本例では、バリア層６０の成膜後の半導体装置１００の断面を示す。

おもて面側金属層５２は、スパッタ等の任意の方法を用いて、半導体基板１０のおもて面２１に形成する。おもて面側金属層５２の厚みＤ５２は、ジンケート浴等の薬液の影響により一部が消失した場合であっても半導体装置１００の動作に影響のない程度の厚みであってよい。おもて面側金属層５２の厚みＤ５２は、実用的なエッチング時間での加工が可能な程度の厚みであってよい。おもて面側金属層５２の厚みＤ５２は、半導体基板１０の深さ方向において、バリア層６０の厚みＤ６０よりも厚くてよい。おもて面側金属層５２の厚みＤ５２は、半導体基板１０の深さ方向において、１．０μｍ以上、６．０μｍ以下であってよく、２．０μｍ以上、５．５μｍ以下であってよい。

バリア層６０は、おもて面側金属層５２の上面に形成する。バリア層６０は、スパッタ等の任意の方法で成膜してよい。バリア層６０が絶縁性である場合、ＣＶＤ法等の成膜技術を用いてバリア層６０を成膜してよい。バリア層６０は、エッチング加工が容易な材料であってよく、ジンケート浴およびニッケルメッキ浴の薬液に侵されにくい材料であってよい。例えば、バリア層６０は、ＴｉＮである。

バリア層６０の厚みＤ６０は、ジンケート浴の薬液がおもて面側金属層５２へと侵入することを防ぐ程度の厚みであってよい。バリア層６０の厚みＤ６０は、実用的なエッチング時間での加工が可能な程度の厚みであってよい。バリア層６０の厚みＤ６０は、半導体基板１０の深さ方向において、メッキ層６２の厚みよりも薄くてよい。バリア層６０の厚みＤ６０は、半導体基板１０の深さ方向において、３０．０ｎｍ以上、３００．０ｎｍ以下であってよい。バリア層６０の厚みＤ６０は、半導体基板１０の深さ方向において、５０．０ｎｍ以上、１００．０ｎｍ以下であってよい。

図５Ｂは、図２で示した半導体装置１００の製造プロセス途中の断面図である。本例では、バリア層６０のエッチング後の半導体装置１００の断面を示す。バリア層６０のエッチングによって、開口部１６０を形成し、おもて面側金属層５２の上面が露出している。端部Ｅ６０は、おもて面側金属層５２上でのバリア層６０の端部を示す。バリア層６０がＴｉＮの場合、Ｃｌ_２／ＢＣｌ_３系のドライエッチングを用いてエッチングしてよい。

なお、エッチング前にエッチングマスクが形成され、エッチング後にエッチングマスクが除去されてよい。おもて面側金属層５２とバリア層６０の成膜を続けて行うことにより、バリア層６０とおもて面側金属層５２との密着性を向上することができる。おもて面側金属層５２とバリア層６０の成膜を続けて行うとは、おもて面側金属層５２の成膜工程とバリア層６０の成膜工程との間にパターニング工程が含まれないことを指す。

図５Ｃは、図２で示した半導体装置１００の製造プロセス途中の断面図である。本例では、置換層６１の形成後の半導体装置１００の断面を示す。

置換層６１は、おもて面側金属層５２の上面に設けられる。置換層６１は、ジンケート浴によって、おもて面側金属層５２のＡｌと置換されたＺｎであってよい。Ｚｎは、Ａｌよりもイオン化傾向が小さいので、ジンケート浴を行うことで、おもて面側金属層５２の最表面では、ＡｌとＺｎの置換が発生する。一方、バリア層６０が存在する領域では、ジンケート浴の薬液がバリア層６０に遮られ、おもて面側金属層５２まで到達できないので、ＡｌとＺｎの置換が発生しない。結果として、置換層６１は、おもて面側金属層５２の最表面のみに形成される。置換層６１は、ジンケート浴を２回繰り返すダブルジンケート工程によって形成されてもよい。

図５Ｄは、図２で示した半導体装置１００の製造プロセス途中の断面図である。本例では、メッキ層６２の形成後の半導体装置１００の断面を示す。

メッキ層６２は、おもて面側金属層５２の上面から成長して形成される。メッキ層６２は、半導体基板１０の深さ方向に成長するのに加えて、おもて面２１と平行な方向にも成長する。メッキ層６２は、半導体基板１０のおもて面２１と平行な方向において、おもて面側金属層５２の上面からバリア層６０の上面まで延伸して設けられてよい。本例のメッキ層６２は、バリア層６０の端部Ｅ６２の上面を覆う。メッキ層６２がバリア層６０の上面を覆う距離は、メッキ層６２の厚みＤ６２以上であってよい。

メッキ層６２は、ニッケル等のメッキ浴を行い形成される。メッキ層６２は、Ｎｉ－Ｐ系の無電解メッキ浴を用いて形成されてよい。メッキ層６２がメッキ工程により形成されているか否かは、メッキ層６２に含まれるＰ（リン）を分析することにより判別することができる。メッキ層６２は、無電解メッキ浴で形成されてもよいし、電解メッキ浴で形成されてもよい。

無電解メッキ浴では、薬液に浸すことで反応が進むので、利便性がよく、安全性が高い。Ｎｉは、Ｚｎよりもイオン化傾向が小さいので、Ｎｉメッキ浴を行うことで、置換層６１の近傍でＺｎとＮｉの置換が発生し、置換されたＮｉ自体が触媒となってメッキ層６２の成長が進む。メッキ層６２の厚みＤ６２は、半導体装置１００で扱う電力の大きさに応じて決定されてよい。メッキ層６２の厚みＤ６２は、はんだの主成分であるＳｎのおもて面側金属層５２への拡散を抑制可能な厚みであってよい。メッキ層６２の厚みＤ６２は、半導体基板１０の深さ方向において、３．０μｍ以上、６．０μｍ以下であってよい。なお、おもて面側金属層５２の厚みＤ５２は、半導体基板１０の深さ方向において、メッキ層６２の厚みＤ６２よりも厚くてよい。

図５Ｅは、図２で示した半導体装置１００の製造プロセス途中の断面図である。本例では、絶縁保護層３８の形成後の半導体装置１００の断面を示す。

絶縁保護層３８は、バリア層６０およびメッキ層６２の上面に形成される。本例の絶縁保護層３８は、半導体基板１０のおもて面２１と平行な方向において、バリア層６０の上方からメッキ層６２の上方までオーバーラップして設けられる。絶縁保護層３８には、メッキ層６２が露出した開口部１３８を形成してよい。絶縁保護層３８の端部Ｅ３８は、メッキ層６２の上方で終端してよい。絶縁保護層３８の厚みＤ３８は、半導体基板１０の深さ方向において、バリア層６０の厚みＤ６０よりも厚くてよい。絶縁保護層３８の厚みＤ３８は、半導体基板１０の深さ方向において、１．０μｍ以上、１０．０μｍ以下であってよい。

絶縁保護層３８は、スピンコートなどの手法を用いた塗布膜であってよい。絶縁保護層３８の材料は、非感光性ポリイミドであってよい。フォトレジストをエッチングマスクとして絶縁保護層３８をパターニングして、絶縁保護層３８に開口部１３８が設けられてよい。フォトレジストは、使用後に除去されてよい。絶縁保護層３８は、窒素雰囲気中において、３００℃未満の温度で焼き締めされてよい。

本図の工程において、半導体装置１００の製造工程が終了してよい。半導体装置１００を用いて半導体モジュール２００を製造する場合は、さらに接着層２１０、リードフレーム２２０および充填層２３０等の製造工程を実行してよい。

図５Ｆは、図２で示した半導体モジュール２００の製造プロセス途中の断面図である。本例では、充填層２３０の形成後の半導体モジュール２００の断面を示す。

接着層２１０およびリードフレーム２２０は、メッキ層６２の上面に設けられる。リードフレーム２２０は、接着層２１０を介して、メッキ層６２の上面に固定される。リードフレーム２２０は、絶縁保護層３８およびメッキ層６２と離間して設けられる。半導体モジュール２００の筐体には樹脂等の充填層２３０を充填してよい。

本例の絶縁保護層３８は、メッキ層６２をオーバーラップして設けられる。距離Ｌ１は、バリア層６０の開口部１６０に設けられたメッキ層６２を絶縁保護層３８がオーバーラップする距離である。距離Ｌ１は、おもて面２１と平行な方向において、バリア層６０の端部Ｅ６０から絶縁保護層３８の端部Ｅ３８までの距離であってよい。距離Ｌ１は、接着層２１０がメッキ層６２と絶縁保護層３８との界面に侵入して、おもて面側金属層５２の近傍まで侵入できないような大きさであってよい。距離Ｌ１は、メッキ層６２の厚みＤ６２以上であってよい。

バリア層６０の開口部１６０に設けられたメッキ層６２を絶縁保護層３８がオーバーラップする面積の上限は、半導体装置１００の要求される電気特性を満たすように決定されてよい。バリア層６０の開口部１６０に設けられたメッキ層６２を絶縁保護層３８がオーバーラップする面積の下限は、メッキ層６２と絶縁保護層３８との界面への接着層２１０の侵入を抑制する観点から決定されてよい。バリア層６０の開口部１６０に設けられたメッキ層６２を絶縁保護層３８がオーバーラップする面積は、メッキ層６２とおもて面側金属層５２との接触面積の０％よりも大きく、１０％以下であってよい。

図６Ａは、図３で示した半導体装置１００の製造プロセス途中の断面図である。本例では、バリア層６０の成膜後の半導体装置１００の断面を示す。おもて面側金属層５２の上面にバリア層６０を成膜する工程後の状態は、図５Ａの実施例と同一であってよい。

図６Ｂは、図３で示した半導体装置１００の製造プロセス途中の断面図である。本例では、バリア層６０のエッチング後の半導体装置１００の断面を示す。バリア層６０に開口部１６０を形成する工程後の状態は、図５Ｂの実施例と同一であってよい。

図６Ｃは、図３で示した半導体装置１００の製造プロセス途中の断面図である。本例では、絶縁保護層３８の形成後の半導体装置１００の断面を示す。本例では、置換層６１を形成する前に絶縁保護層３８を形成している点で図５Ｃの実施例と相違する。

絶縁保護層３８は、バリア層６０を形成した後に形成される。絶縁保護層３８は、メッキ層６２を形成する前に形成されてよい。絶縁保護層３８は、置換層６１を形成した後であって、メッキ層６２を形成する前に形成されてよい。本例の絶縁保護層３８は、メッキ層６２の上方には形成されないので、メッキ層６２を形成する前に形成することができる。絶縁保護層３８は、図５Ｅで説明した方法と同一の方法で形成されてよい。但し、絶縁保護層３８は、メッキ層６２を形成した後に形成されてもよい。

絶縁保護層３８は、窒素雰囲気中において、３００℃以上、４００℃以下の温度で焼き締めされてよい。ここで、メッキ層６２を高温でアニールすると、クラックが発生する場合がある。絶縁保護層３８をメッキ層６２よりも前に形成することで、メッキ層６２の耐熱性によらず比較的高温で焼き締めすることができる。なお、絶縁保護層３８は、窒素雰囲気中において、３００℃未満の温度で焼き締めされてもよい。

図６Ｄは、図３で示した半導体装置１００の製造プロセス途中の断面図である。本例では、置換層６１の形成後の半導体装置１００の断面を示す。本例の置換層６１は、絶縁保護層３８がバリア層６０の上面に形成された後に、おもて面側金属層５２の上面に形成される。この場合であっても、置換層６１は、絶縁保護層３８およびバリア層６０の上面には形成されず、おもて面側金属層５２の上面にのみ形成される。置換層６１の形成方法は、図５Ｃで説明した方法と同一であってよい。なお、置換層６１は、絶縁保護層３８を形成する前に形成されてよい。

図６Ｅは、図３で示した半導体装置１００の製造プロセス途中の断面図である。本例では、メッキ層６２の形成後の半導体装置１００の断面を示す。本例のメッキ層６２は、絶縁保護層３８がバリア層６０の上面に形成された後に、おもて面側金属層５２の上面に形成される。本例の絶縁保護層３８は、メッキ層６２をオーバーラップせずに設けられる。メッキ層６２は、バリア層６０をオーバーラップして設けられてよい。

図６Ｆは、図３で示した半導体モジュール２００の製造プロセス途中の断面図である。本例では、充填層２３０の形成後の半導体モジュール２００の断面を示す。

距離Ｌ２は、おもて面２１と平行な方向における、絶縁保護層３８の端部Ｅ３８とバリア層６０の端部Ｅ６０との距離である。即ち、距離Ｌ２は、半導体基板１０のおもて面２１と平行な方向における、絶縁保護層３８の開口端とバリア層６０の開口端との距離に相当する。距離Ｌ２は、メッキ層６２の厚みＤ６２以上であってよい。距離Ｌ２をメッキ層６２の厚みＤ６２以上とすることで、メッキ層６２が横方向に成長した場合であっても、絶縁保護層３８とメッキ層６２とを離間させることができる。絶縁保護層３８とメッキ層６２とを離間させることで、クラックの発生を抑制することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１２・・・ソース領域、１４・・・ベース領域、１５・・・コンタクト領域、１８・・・ドリフト領域、２０・・・第１導電型領域、２１・・・おもて面、２３・・・裏面、２４・・・裏面側金属層、３８・・・絶縁保護層、４２・・・ゲート絶縁膜、４４・・・ゲート電極、４６・・・層間絶縁膜、５２・・・おもて面側金属層、６０・・・バリア層、６１・・・置換層、６２・・・メッキ層、１００・・・半導体装置、１３８・・・開口部、１６０・・・開口部、２００・・・半導体モジュール、２１０・・・接着層、２２０・・・リードフレーム、２３０・・・充填層、５００・・・半導体モジュール、５３８・・・絶縁保護層、５３９・・・絶縁保護層

Claims (20)

1. 半導体基板の上方に設けられたおもて面側金属層と、
   前記おもて面側金属層の上面に設けられたメッキ層と、
   前記おもて面側金属層の上面に設けられ、前記おもて面側金属層の上面で前記メッキ層と直接接して設けられたバリア層と、
   前記バリア層の上方に設けられた絶縁保護層と、
   を備える半導体装置。
2. 前記おもて面側金属層の厚みは、前記半導体基板の深さ方向において、前記メッキ層の厚みよりも厚く、前記バリア層の厚みよりも厚い
   請求項１に記載の半導体装置。
3. 前記おもて面側金属層の厚みは、前記半導体基板の深さ方向において、１．０μｍ以上、６．０μｍ以下である
   請求項１または２に記載の半導体装置。
4. 前記おもて面側金属層の材料は、アルミニウム‐シリコン合金、アルミニウム‐シリコン‐銅合金、またはアルミニウム‐ネオジム合金の少なくとも１つを含む
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記バリア層の厚みは、前記半導体基板の深さ方向において、前記メッキ層の厚みよりも薄い
   請求項１から４のいずれか一項に記載の半導体装置。
6. 前記バリア層の厚みは、前記半導体基板の深さ方向において、３０．０ｎｍ以上、３００．０ｎｍ以下である
   請求項１から５のいずれか一項に記載の半導体装置。
7. 前記バリア層の材料は、ＴｉＮ、ＴｉＷ、Ｗ、Ｃｒ、Ｍｏ、Ｔａ、ＮｂまたはＳｉ_３Ｎ_４の少なくとも１つを含む
   請求項１から６のいずれか一項に記載の半導体装置。
8. 前記メッキ層の厚みは、前記半導体基板の深さ方向において、３．０μｍ以上、６．０μｍ以下である
   請求項１から７のいずれか一項に記載の半導体装置。
9. 前記メッキ層は、ニッケルメッキ層である
   請求項１から８のいずれか一項に記載の半導体装置。
10. 前記メッキ層は、前記半導体基板のおもて面と平行な方向において、前記おもて面側金属層の上面から前記バリア層の上面まで延伸して設けられる
    請求項１から９のいずれか一項に記載の半導体装置。
11. 前記絶縁保護層の厚みは、前記半導体基板の深さ方向において、前記バリア層の厚みよりも厚い
    請求項１から１０のいずれか一項に記載の半導体装置。
12. 前記絶縁保護層の厚みは、前記半導体基板の深さ方向において、１．０μｍ以上、１０．０μｍ以下である
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 前記絶縁保護層の材料は、ポリイミドまたはポリベンゾオキサゾールの少なくとも１つを含む
    請求項１から１２のいずれか一項に記載の半導体装置。
14. 前記絶縁保護層は、前記半導体基板のおもて面と平行な方向において、前記バリア層の上方から前記メッキ層の上方までオーバーラップして設けられ、
    前記絶縁保護層の端部が前記メッキ層の上方で終端する
    請求項１から１３のいずれか一項に記載の半導体装置。
15. 前記バリア層の開口部に設けられた前記メッキ層を前記絶縁保護層がオーバーラップする面積は、前記メッキ層と前記おもて面側金属層との接触面積の０％よりも大きく、１０％以下である
    請求項１４に記載の半導体装置。
16. 前記バリア層の開口部に設けられた前記メッキ層を前記絶縁保護層がオーバーラップする距離は、前記メッキ層の厚み以上である
    請求項１４または１５に記載の半導体装置。
17. 前記絶縁保護層には、前記半導体基板のおもて面と平行な方向において、前記おもて面側金属層の上方から前記バリア層の上方まで延伸する開口部が設けられている
    請求項１から１３のいずれか一項に記載の半導体装置。
18. 前記バリア層には、前記おもて面側金属層の上方において開口部が設けられており、
    前記絶縁保護層の開口端と前記バリア層の開口端とは、前記半導体基板のおもて面と平行な方向において、前記メッキ層の厚み以上に離間している
    請求項１７に記載の半導体装置。
19. 前記半導体基板の裏面側に裏面側金属層を備える縦型半導体構造を有する
    請求項１から１８のいずれか一項に記載の半導体装置。
20. 請求項１から１９のいずれか一項に記載の半導体装置と、
    前記おもて面側金属層の上方に設けられたリードフレームと、
    前記おもて面側金属層と前記リードフレームとを接続するための接着層と、
    を備える半導体モジュール。

Images