JP2023136251A - 配線基板および配線基板の製造方法 - Google Patents
配線基板および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2023136251A JP2023136251A JP2022041769A JP2022041769A JP2023136251A JP 2023136251 A JP2023136251 A JP 2023136251A JP 2022041769 A JP2022041769 A JP 2022041769A JP 2022041769 A JP2022041769 A JP 2022041769A JP 2023136251 A JP2023136251 A JP 2023136251A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- external connection
- connection terminal
- wiring board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 35
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】半導体装置1において、配線基板3は、底面に設けられた外部接続端子40と、外部接続端子40を取り囲む絶縁層31と、絶縁層31の上層であり、絶縁層31に設けられたビアを介して外部接続端子40と電気的に接続される配線層43と、を備える。外部接続端子40の底面を構成する底部導電層41の上面には、上方に突出する複数の凸部141を設ける。
【選択図】図1
Description
上記配線基板において、前記ビアが、複数の柱状部材からなり、前記複数の凸部が、前記ビアを囲繞するように配置されていることを特徴としてもよい。
上記配線基板において、前記底部導電層の中心から底部導電層の外縁までの距離をRとした場合、前記凸部と前記底部導電層の外縁との距離がR/3以下となるように前記複数の凸部が配置されていることを特徴としてもよい。
上記配線基板において、前記ビアが形成される前記絶縁層の孔の内周面が粗面化されていることを特徴としてもよい。
上記配線基板において、前記凸部が形成される前記絶縁層の孔の内周面が粗面化されていることを特徴としてもよい。
上記配線基板において、前記凸部が、前記配線層と電気的に接続されることを特徴としてもよい。
上記配線基板において、前記凸部が、3~32個の柱状部材からなることを特徴としてもよい。
図13は、従来の配線基板903を説明する断面図および底部導電層の平面図である。図13(A)に示すように、配線基板903は、第1の絶縁層931と、第2の絶縁層932とを備えている。第1の絶縁層の底面には、外部接続端子を構成する底部導電層921が設けられている。底部導電層921は、ビア922を介して配線層923と電気的に接続されている。図13(B)は、底部導電層921およびビア922の平面図である。第2の絶縁層932の天面には、半導体素子と接続される上層配線層924が設けられている。
この原因は、底部導電層921が約10μm程度と薄いため、支持板910を引き剥がす際に、絶縁層931と底部導電層921との密着性が低下することによるものと推察される。また、底部導電層921と絶縁層931の熱抵抗値の違いにより、膨張係数差が界面に集中することにより界面剥離が生じることや、ビア922用の孔を開口した際に、開口部から露出する底部導電層921の露出面から露出面の周囲にまで、底部導電層921の酸化による剥離が進行することも原因であると推察される。
図1は、第1実施形態にかかる半導体装置1の断面構造を模式的に示す図である。半導体装置1は、半導体素子2と、半導体素子2が搭載される配線基板3とを備えている。半導体素子2は絶縁性の封止樹脂4によって封止されている。配線基板3は、半導体素子2の搭載面となる基板主面3aと、基板主面3aとは反対側の基板裏面3bとを有する。基板主面3a上には半導体素子を電気的に接続するための配線層43が形成されている。配線層43は、複数の金属層による多層構成とするのでも良い。配線層43への半導体素子の電気的な接続は、一例としてフェイスダウン接続を図示しているが、ワイヤーボンディングによる接続であっても良い。
別の観点からは、凸部141を、例えば、底部導電層41の中心から底部導電層の外縁41aまでの距離(図2の例では半径)をRとした場合、凸部141と底部導電層の外縁41aとの距離L2がR/3以下となるような配置とすることが好ましく、R/4以下となるような配置とすることがより好ましい。
また、凸部141の設置条件が同一である場合、凸部141の直径を大きくした方が、より接合強度(シェア試験値)に優れることが確認できた。
または、図6(C)の工程の後に、配線層43に半導体素子等の電子部品を接続した後、絶縁性の封止樹脂により電子部品等を封止してから、図6(D)の工程を行っても良い。
したがって、第1実施形態の配線基板3によれば、外部接続端子40の剥離、抜脱の問題を解決することができる。
第2実施形態の配線基板203の製造方法を、図7から図9までを参照しながら説明する。第1実施形態と同様の構成については、第1実施形態と同じ符号を付し、説明を省略する。
第2実施形態の配線基板203の製造方法において、図7よりも前の工程は、第1実施形態の図3に示す工程と同様であるので説明を省略する。
または、図9(B)の工程の後に、配線層243に半導体素子等の電子部品を接続した後、絶縁性の封止樹脂により電子部品等を封止してから、図9(C)の工程を行っても良い。
第3実施形態の配線基板303を、図11を参照しながら説明する。
第3実施形態の配線基板303は、単一の大径のビアではなく、第2実施形態のビアよりも小径のビアを複数備える点で、第2実施形態の配線基板203と相違する。以下では、第2実施形態との相違点を中心に説明をし、一致点については説明を省略する。
第1~3実施形態の配線基板において、外部接続端子に1層の配線層のみが電気的に接続されている構成を示したが、図12に示すように、配線層43に絶縁層32を積層したうえで、さらなる上層配線層244を形成しても良い。上層配線層244の形成方法としては、第1実施形態において、ビア142および配線層43を製造した方法と同様なので説明を省略する。図12では第1実施形態の配線基板3をベースに絶縁層32および上層配線層244を形成した構成を示しているが、第2実施形態または第3実施形態の配線基板(203、303)であっても、同様の方法で絶縁層32および上層配線層244を形成できる。また、同様の製造方法を繰り返すことで、より多層の配線層をもつ配線基板としても良い。
2…半導体素子
3、203、303、903…配線基板
4…封止樹脂
10、910…支持板
11、12、13、911、912…シード層
21~24…フォトレジスト
31、32、51…絶縁層
40、50、60…外部接続端子
41、241、341、921…底部導電層
42、242、342…金属層
43、243、343、923…配線層
121、152、252…開口部
122、221…凸部孔
141…凸部
142、922…ビア
151、222…ビア孔
244、924…上層配線層
931…第1の絶縁層
932…第2の絶縁層
Claims (9)
- 底面に設けられた外部接続端子と、
前記外部接続端子を取り囲む絶縁層と、
前記絶縁層の上層であり、前記絶縁層に設けられたビアを介して前記外部接続端子と電気的に接続される配線層と、を備える配線基板において、
前記外部接続端子の底面を構成する底部導電層の上面に、上方に突出する複数の凸部を設けたことを特徴とする配線基板。 - 前記ビアは前記凸部よりも直径が大きく、
前記複数の凸部は前記ビアを囲繞するように配置されていることを特徴とする、請求項1に記載の配線基板。 - 前記ビアが、複数の柱状部材からなり、
前記複数の凸部が、前記ビアを囲繞するように配置されていることを特徴とする、請求項1に記載の配線基板。 - 前記底部導電層の中心から底部導電層の外縁までの距離をRとした場合、前記凸部と前記底部導電層の外縁との距離がR/3以下となるように前記複数の凸部が配置されていることを特徴とする、請求項1ないし3のいずれかに記載の配線基板。
- 前記ビアが形成される前記絶縁層の孔の内周面が粗面化されていることを特徴とする、請求項1ないし3のいずれかに記載の配線基板。
- 前記凸部が形成される前記絶縁層の孔の内周面が粗面化されていることを特徴とする、請求項1ないし3のいずれかに記載の配線基板。
- 前記凸部が、前記配線層と電気的に接続されることを特徴とする、請求項1ないし3のいずれかに記載の配線基板。
- 前記凸部が、3~32個の柱状部材からなることを特徴とする、請求項1ないし3のいずれかに記載の配線基板。
- 底面に設けられた外部接続端子と、前記外部接続端子を取り囲む絶縁層と、前記絶縁層の上層であり、前記絶縁層に設けられたビアを介して前記外部接続端子と電気的に接続される配線層と、を備える配線基板の製造方法であって、
前記外部接続端子を支持板上に形成する外部接続端子形成工程、
前記外部接続端子を取り囲む絶縁層を形成する絶縁層形成工程、
前記外部接続端子と配線層を電気的に接続するビアを形成するビア形成工程、
前記絶縁層の上層に配線層を形成する配線層形成工程、を含み、
前記外部接続端子形成工程において、前記外部接続端子の底面を構成する底部導電層および底部導電層の上面から上方に突出する複数の凸部を形成することを特徴とする配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022041769A JP7469348B2 (ja) | 2022-03-16 | 2022-03-16 | 配線基板および配線基板の製造方法 |
PCT/JP2023/001894 WO2023176148A1 (ja) | 2022-03-16 | 2023-01-23 | 配線基板および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022041769A JP7469348B2 (ja) | 2022-03-16 | 2022-03-16 | 配線基板および配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2023136251A true JP2023136251A (ja) | 2023-09-29 |
JP2023136251A5 JP2023136251A5 (ja) | 2024-02-06 |
JP7469348B2 JP7469348B2 (ja) | 2024-04-16 |
Family
ID=88022687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022041769A Active JP7469348B2 (ja) | 2022-03-16 | 2022-03-16 | 配線基板および配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7469348B2 (ja) |
WO (1) | WO2023176148A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3580688B2 (ja) * | 1997-12-25 | 2004-10-27 | 京セラ株式会社 | 積層セラミック回路基板の製造方法 |
JP4445777B2 (ja) | 2004-02-27 | 2010-04-07 | 日本特殊陶業株式会社 | 配線基板、及び配線基板の製造方法 |
JP5154819B2 (ja) | 2007-04-03 | 2013-02-27 | 新光電気工業株式会社 | 基板及びその製造方法 |
KR20170011366A (ko) | 2015-07-22 | 2017-02-02 | 삼성전자주식회사 | 반도체 칩 및 이를 가지는 반도체 패키지 |
-
2022
- 2022-03-16 JP JP2022041769A patent/JP7469348B2/ja active Active
-
2023
- 2023-01-23 WO PCT/JP2023/001894 patent/WO2023176148A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023176148A1 (ja) | 2023-09-21 |
JP7469348B2 (ja) | 2024-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI286359B (en) | Method for producing wiring substrate | |
US7935891B2 (en) | Wiring board manufacturing method | |
US20130003314A1 (en) | Multilayer printed circuit board and manufacturing method therefor | |
US20120279630A1 (en) | Manufacturing method of circuit substrate | |
TWI585926B (zh) | 設有加強層及整合雙路由電路之半導體組體及製作方法 | |
KR20070059186A (ko) | 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판 | |
JP2007281301A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
JP2015149325A (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
KR20110025250A (ko) | 미세 피치의 구리 범프 제조 방법 | |
US20190327830A1 (en) | Printed wiring board and method for manufacturing the same | |
TWI685935B (zh) | 半導體裝置及其製造方法 | |
JP2004356630A (ja) | 電気的相互接続のためのスタンドオフ/マスク構造 | |
JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
TWI771534B (zh) | 佈線板及其製造方法 | |
WO2023176148A1 (ja) | 配線基板および配線基板の製造方法 | |
JP2002076167A (ja) | 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP4190989B2 (ja) | 配線回路基板の製造方法及び多層配線基板の製造方法 | |
JPH03276512A (ja) | 異方性導電膜およびその製造方法 | |
JP2007123578A (ja) | 半導体装置及びその製造方法 | |
JP2021061364A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015204379A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240126 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7469348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |