JP2023130332A - 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置 - Google Patents

深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置 Download PDF

Info

Publication number
JP2023130332A
JP2023130332A JP2023086886A JP2023086886A JP2023130332A JP 2023130332 A JP2023130332 A JP 2023130332A JP 2023086886 A JP2023086886 A JP 2023086886A JP 2023086886 A JP2023086886 A JP 2023086886A JP 2023130332 A JP2023130332 A JP 2023130332A
Authority
JP
Japan
Prior art keywords
cells
programming
high voltage
determining
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023086886A
Other languages
English (en)
Other versions
JP7570459B2 (ja
Inventor
バン トラン、ヒュー
Hieu Van Tran
リ、アン
Anh Ly
ブー、サン
Thuan Vu
ホン、スタンレー
Hong Stanley
ティワリ、ビピン
Tiwari Vipin
ドー、ナン
Nhan Do
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2023130332A publication Critical patent/JP2023130332A/ja
Application granted granted Critical
Publication of JP7570459B2 publication Critical patent/JP7570459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/045Combinations of networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • H01L29/42328Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7884Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Neurology (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Memories (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】深層学習人工ニューラルネットワークで使用されるアナログニューラルメモリにおいて特定のプログラミング動作に必要な高電圧を生成するための高電圧生成アルゴリズム及びシステムを提供する。【解決手段】ベクト任意選択的に、プログラムされているセルの数が変化するにつれて、電圧又は電流の変化を補償する補償手段を利用することができるルマトリックス乗算(VMM)システム2400であって、プログラミング動作中に前記アレイ内の前記不揮発性メモリセルの選択されたセットに高電圧を印加するための高電圧生成器2412と、補償電流を引き込むために高電圧バッファに結合された調整可能な補償電流源であって、高電圧負荷が変化するとき補償電流が変化するように調整可能な調整可能な電流シンク2602と、を備える。【選択図】図26

Description

(優先権の主張)
本出願は、2018年5月1日に出願された「Method and Apparatus for High Voltage Generation for Analog Neural Memory in Deep Learning Artificial Neural Network」と題する米国特許仮出願第62/665,359号、及び2018年7月23日に出願された「Method and Apparatus for High Voltage Generation for Analog Neural Memory in Deep Learning Artificial Neural Network」と題する米国特許出願第16/042,972号の優先権を主張する。
(発明の分野)
深層学習人工ニューラルネットワークで使用されるアナログニューラルメモリにおける特定のプログラミング動作に必要な高電圧を生成するための高電圧生成アルゴリズム及びシステムについて、多数の実施形態が開示されている。
人工ニューラルネットワークは、多数の入力に依存し得る、かつ概ね未知である関数を推定する又は近似するために使用される生物学的ニューラルネットワーク(例えば、動物の中枢神経系、特に脳)によく似ている。人工ニューラルネットワークは、概して、メッセージを交換する相互接続した「ニューロン」の層を含む。
図1は、人工ニューラルネットワークを図示しており、ここで円は、入力又はニューロンの層を表す。接続(シナプスと呼ばれる)は、矢印によって表され、経験に基づいて調整され得る数値の重みを有する。これは、ニューラルネットワークが入力に適応できるようにし、学習できるようにする。典型的には、ニューラルネットワークは、複数の入力の層を含む。典型的には、1つ以上のニューロンの中間層、及びニューラルネットワークの出力を提供するニューロンの出力層が存在する。それぞれのレベルでニューロンは、シナプスから受信されたデータに基づいて個々に又は合わせて決定を行う。
高性能情報処理用の人工ニューラルネットワークの開発における主要な課題の1つは、適切なハードウェア技術の欠如である。実際には、実用ニューラルネットワークは、非常に多数のシナプスに頼り、ニューロン間の高い接続性、すなわち、非常に高度な計算的並行処理を可能にする。原理的には、このような複雑性は、デジタルスーパーコンピュータ又は専門化したグラフィック処理ユニットクラスタによって実現され得る。しかしながら、高コストに加え、これらのアプローチはまた、主として低精度のアナログ計算を実施するのではるかに少ないエネルギーしか消費しない生物学的ネットワークに比べてあまり良くないエネルギー効率に悩まされている。CMOSアナログ回路は、人工ニューラルネットワークに使用されてきたが、ほとんどのCMOS実装シナプス(CMOS-implemented synapses)は、多数のニューロン及びシナプスを考えると嵩高すぎていた。
出願人は以前に、参照により組み込まれる米国特許出願第15/594,439号において、シナプスとして1つ以上の不揮発性メモリアレイを利用する人工(アナログ)ニューラルネットワークを開示した。不揮発性メモリアレイは、アナログニューロモーフィックメモリとして動作する。ニューラルネットワークデバイスは、第1の複数の入力を受信し、それから第1の複数の出力を生成するように構成された第1の複数のシナプス、及び第1の複数の出力を受信するように構成された第1の複数のニューロンを含む。第1の複数のシナプスは、半導体基板内に形成された、間にチャネル領域が延在している離間したソース領域及びドレイン領域と、チャネル領域の第1の部分の上方に配設され、チャネル領域の第1の部分から絶縁された浮遊ゲートと、チャネル領域の第2の部分の上方に配設され、チャネル領域の第2の部分から絶縁された非浮遊ゲートと、をそれぞれが含む複数のメモリセルを含む。複数のメモリセルのそれぞれは、浮遊ゲートの多くの電子に対応する重み値を格納するように構成される。複数のメモリセルは、第1の複数の入力に、格納された重み値を乗じて第1の複数の出力を生成するように構成される。
アナログニューロモーフィックメモリシステムに使用される各不揮発性メモリセルは、消去され、浮遊ゲート内に非常に特異的かつ正確な量の電荷を保持するようにプログラムされなければならない。例えば、各浮動ゲートはN個の異なる値のうちの1つを保持しなければならず、ここで、Nは、各セルによって示され得る異なる重みの数である。Nの例としては、16、32、及び64が挙げられる。
VMMシステムにおける1つの課題は、プログラムされているセルの数、及び各セルに蓄積されている電荷の相対量が変化するにつれて、プログラミング動作に必要とされる総電圧及び総電流の量が常に変化しているという事実である。電圧及び電流のこれらの極端な変動は、動作温度及びエネルギー消費における劇的な変化をもたらし得る。
必要とされるのは、任意の所与の時間にプログラムされるセルの数に基づいて、システムの電圧及び電流の必要性の変化を補償する高電圧生成システムである。
深層学習人工ニューラルネットワークで使用されるアナログニューラルメモリにおける特定のプログラミング動作に必要な高電圧を生成するための高電圧生成アルゴリズム及びシステムについて、多数の実施形態が開示される。
人工ニューラルネットワークを示す図である。 従来の2ゲート不揮発性メモリセルの横断面図である。 従来の4ゲート不揮発性メモリセルの横断面図である。 従来の3ゲート不揮発性メモリセルの横断面図である。 別の従来の2ゲート不揮発性メモリセルの横断面図である。 不揮発性メモリアレイを利用する異なるレベルの例示的な人工ニューラルネットワークを示す図である。 ベクトル乗算器マトリックスを示すブロック図である。 様々なレベルのベクトル乗算器マトリクスを示すブロック図である。 ベクトル乗算器マトリックスの別の実施形態を示す。 ベクトル乗算器マトリックスの別の実施形態を示す。 図10のベクトル乗算器マトリクスで動作を実行するための動作電圧を示す。 ベクトル乗算器マトリックスの別の実施形態を示す。 図12のベクトル乗算器マトリックスで動作を実行するための動作電圧を示す。 ベクトル乗算器マトリックスの別の実施形態を示す。 図14のベクトル乗算器マトリックスで動作を実行するための動作電圧を示す。 ベクトル乗算器マトリックスの別の実施形態を示す。 図216のベクトル乗算器マトリックスで動作を実行するための動作電圧を示す。 ベクトル乗算器マトリックスを備えるメモリシステムを示す。 ベクトル乗算器マトリックス内の1つ以上のメモリセルをプログラミングするためのアルゴリズムを示す。 ベクトル乗算器マトリックス内の1つ以上のメモリセルをプログラミングするためのアルゴリズムを示す。 ベクトル乗算器マトリックス内の1つ以上のメモリセルをプログラミングするためのアルゴリズムを示す。 ベクトル乗算器マトリックス内の1つ以上のメモリセルのプログラミング中に使用されるルックアップテーブルを生成するための較正アルゴリズムを示す。 異なるプログラミング実施形態中に印加される電圧の波形を示す。 異なるプログラミング実施形態中に印加される電圧の波形を示す。 異なるプログラミング実施形態中に印加される電圧の波形を示す。 ベクトル乗算器マトリックスシステムと共に使用するための高電圧生成ブロックを示す。 チャージポンプ及びチャージポンプ調整回路を示す。 電流補償回路を有する高電圧生成ブロックを示す。 電流補償回路を有する別の高電圧生成ブロックを示す。 別の高電圧生成ブロックを示す。 電流補償を提供するためのダミービット線を示す。 高電圧デコーダを示す。 高電圧試験回路を示す。 高電圧生成ブロックを示す。 別の高電圧生成ブロックを示す。 別の高電圧生成ブロックを示す。 高電圧演算増幅器を示す。 別の高電圧演算増幅器を示す。 列ドライバを示す。 列センス増幅器を示す。 読み出し基準回路を示す。 別の読み出し基準回路を示す。
本発明の人工ニューラルネットワークは、CMOS技術及び不揮発性メモリアレイの組み合わせを利用する。
不揮発性メモリセル
デジタル不揮発性メモリは、周知である。例えば、米国特許第5,029,130号(「’130号特許」)は、分割ゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。このようなメモリセルを図2に示す。各メモリセル210は、半導体基板12内に形成された、チャネル領域18をその間に有するソース領域14とドレイン領域16、を含む。浮遊ゲート20は、チャネル領域18の第1の部分の上方に形成され、チャネル領域18の第1の部分から絶縁されて(かつその導電性を制御して)おり、またソース領域16の一部分の上方に形成される。ワード線端子22(典型的には、ワード線に結合される)は、チャネル領域18の第2の部分の上方に配設され、チャネル領域18の第2の部分から絶縁される(かつその導電性を制御する)第1の部分と、浮遊ゲート20の上方で上方に延在する第2の部分を有する。浮遊ゲート20及びワード線端子22は、ゲート酸化物によって基板12から絶縁される。ビット線24はドレイン領域16に結合される。
メモリセル210は、ワード線端子22に高圧正電圧を加えることによって消去され(ここで電子は、浮遊ゲートから除去される)、それにより、ファウラーノルドハイムトンネリングによって浮遊ゲート20からワード線端子22まで中間絶縁体を通って浮遊ゲート20の電子をトンネリングさせる。
メモリセル210は、ワード線端子22に正電圧、及びソース16に正電圧を加えることによってプログラムされる(ここで電子は、浮遊ゲートに加えられる)。電子電流は、ソース16からドレイン14に向かって流れることになる。電子は、ワード線端子22と浮遊ゲート20との間の間隙に達すると、加速し発熱する。熱せられた電子のいくらかは、浮遊ゲート20からの静電引力に起因してゲート酸化物26を通って浮遊ゲート20に注入される。
ドレイン14及びワード線端子22に正の読み出し電圧を加える(ワード線端子下のチャネル領域をターンオンする)ことによって、メモリセル210が読み出される。浮遊ゲート20が正に帯電する(すなわち、電子を消去し、ドレイン16に正に結合する)場合、浮遊ゲート20下のチャネル領域の部分は、次に同様にオンになり、電流は、チャネル領域18を流れ、これは、消去された状態つまり「1」の状態として検知される。浮遊ゲート20が負に帯電する(すなわち、電子でプログラムされる)場合、次に浮遊ゲート20下のチャネル領域の部分は、ほとんど又は完全にオフになり、電流は、チャネル領域18を流れず(又はわずかに流れる)、プログラムされた状態又は「0」の状態として検出される。
表1は、読み出し、消去、及びプログラム動作を実行するためのメモリセル210の端子に印加され得る典型的な電圧範囲を示す。
表1:図2のフラッシュメモリセル210の動作
Figure 2023130332000002
他の分割ゲートメモリセル構成が知られている。例えば、図3は、ソース領域14と、ドレイン領域16と、チャネル領域18の第1の部分の上方にある浮遊ゲート20と、チャネル領域18の第2の部分の上方にある選択ゲート28(典型的には、ワード線に結合される)と、浮遊ゲート20の上方にある制御ゲート22と、及びソース領域14の上方にある消去ゲート30と、を備える4ゲートメモリセル310を示す。この構成は、米国特許第6,747,310号に記載され、この米国特許は、あらゆる目的のため参照により本明細書に組み込まれる。ここで、全てのゲートは、浮遊ゲート20を除いて、非浮遊ゲートであり、それらは電圧源に電気的に接続される又は接続可能であることを意味する。プログラミングは、浮遊ゲート20にそれ自体を注入するチャネル領域18からの熱せられた電子によって示される。消去は、浮遊ゲート20から消去ゲート30へトンネリングする電子によって示される。
表2は、読み出し、消去、及びプログラム動作を実行するためのメモリセル310の端子に印加され得る典型的な電圧範囲を示す。
表2:図3のフラッシュメモリセル310の動作
Figure 2023130332000003
図4は、分割ゲート3ゲートメモリセル410を示す。メモリセル410は、メモリセル410が別個の制御ゲートを有しないことを除いて、図3のメモリセル310と同一である。消去動作(消去ゲートを通しての消去)及び読み出し動作は、制御ゲートバイアスがないことを除いて、図3のものと同様である。プログラミング動作もまた、制御ゲートバイアスなしで行われるため、ソース線のプログラム電圧は、制御ゲートバイアスの不足を補償するためにより高い。
表3は、読み出し、消去、及びプログラム動作を実行するためのメモリセル410の端子に印加され得る典型的な電圧範囲を示す。
表3:図4のフラッシュメモリセル410の動作
Figure 2023130332000004
図5は、積層ゲートメモリセル510を示す。メモリセル510は、浮遊ゲート20がチャネル領域18全体の上方に延在し、制御ゲート22が絶縁層によって分離された浮遊ゲート20の上方に延在することを除いて、図2のメモリセル210と同様である。消去、プログラミング、及び読み出し動作は、メモリセル210について前述したものと同様の方法で動作する。
表4は、読み出し、消去、及びプログラム動作を実行するためのメモリセル510の端子に印加され得る典型的な電圧範囲を示す。
表4:図5のフラッシュメモリセル510の動作
Figure 2023130332000005
上記の人工ニューラルネットワークにおける不揮発性メモリセルのタイプのうちの1つを含むメモリアレイを利用するために、2つの修正が行われる。第1に、以下に更に説明されるように、アレイ内の他のメモリセルのメモリ状態に悪影響を与えずに各メモリセルを個々にプログラム、消去、及び読み出しすることができるように線を構成する。第2に、メモリセルの連続(アナログ)プログラミングを提供する。
具体的には、アレイ内の各メモリセルのメモリ状態(すなわち、浮遊ゲートの電荷)を、完全に消去された状態から完全にプログラムされた状態へ、独立して、かつ他のメモリセルの異常が最小で連続的に変更することができる。別の実施形態では、アレイ内の各メモリセルのメモリ状態(すなわち、浮遊ゲートの電荷)を、完全にプログラムされた状態から完全に消去された状態へ、及び逆もまた同様に、独立して、かつ他のメモリセルの異常が最小で連続的に変更することができる。このことは、セル格納がアナログであるか、又は多数の別個の値(16又は64の異なる値など)のうちの1つを最低限格納することができ、それは、メモリアレイ内の全てのセルの非常に正確、かつ個々の調整を可能にし、またメモリアレイを格納に対して理想的にし、ニューラルネットワークのシナプシスの重みに微調整を加えることを意味する。
不揮発性メモリセルアレイを使用するニューラルネットワーク
図6は、不揮発性メモリアレイを利用するニューラルネットワークの非限定実施例を示す。この例は、顔認識アプリケーションのために不揮発性メモリアレイニューラルネットを使用するが、不揮発性メモリアレイベースのニューラルネットワークを使用して他の任意の適切なアプリケーションを実施することができる。
S0は入力であり、この例では、5ビット精度の32×32ピクセルRGB画像である(すなわち、各色R、G、及びBにつき1つずつの3つの32×32ピクセルアレイ、各ピクセルが5ビット精度である)。S0からC1に行くシナプスCB1は、異なる重みのセット及び共有される重みの両方を有し、入力画像を3×3ピクセルの重なり合うフィルタでスキャンし(カーネル)、1ピクセル(又はモデルによって決まるように2ピクセル以上)ずつフィルタをシフトする。具体的には、画像の3×3部分における9ピクセルの値(すなわち、フィルタ又はカーネルと呼ばれる)は、シナプスCB1に提供され、それによってこれらの9個の入力値に適切な重みを乗じ、その乗算の出力の合計後、単一の出力値が決定され、特徴マップC1の層の1つのピクセルを生成するためにCB1の第1のニューロンによって与えられる。3×3フィルタは次に右側に1ピクセルだけシフトされ(すなわち、3ピクセルの列を右側に追加し、左側で3ピクセルの列をドロップする)、そのため、この新しく位置づけられたフィルタの9ピクセル値は、シナプスCB1に提供されるため、それらに同じ重みを乗じ、関連するニューロンによって第2の単一の出力値を決定する。このプロセスを、3×3フィルタが32×32ピクセル画像全体にわたって3色全て及び全てのビットについてスキャンするまで続ける(精度値)。プロセスは次に、層C1の特徴マップ全てが計算されるまで、異なる重みのセットを使用して繰り返されて、C1の異なる特徴マップを生成する。
C1において、本例では、それぞれ30×30ピクセルを有する16個の特徴マップが存在する。各ピクセルは、入力とカーネルとの乗算から抽出された新しい特徴ピクセルであり、したがって、各特徴マップは、2次元アレイであり、したがってこの例では、シナプスCB1は、2次元アレイの16層を構成する(本明細書で言及されるニューロン層及びアレイは、必ずしも物理的関係ではなく論理的な関係であり、すなわち、アレイは必ずしも物理的な2次元アレイに配向されないことに留意する)。16個の特徴マップのそれぞれは、フィルタスキャンに適用される16個の異なるシナプス重みのセットの1つによって生成される。C1特徴マップは全て、境界同定など同じ画像特徴の異なる態様を対象とすることができる。例えば、第1のマップ(この第1のマップを生成するのに使用される全てのスキャンに共有される第1の重みセットを使用して生成される)は、円形エッジを識別することができ、第2のマップ(第1の重みセットと異なる第2の重みセットを使用して生成される)は、方形エッジ又は特定の特徴のアスペクト比などを識別することができる。
各特徴マップ中の連続する、重なり合わない2×2領域からの値をプールする活性化関数P1(プーリング)は、C1からS1へ行く前に適用される。プーリング段階の目的は、平均して近隣の位置にすること(又はmax関数もまた使用され得る)、例えばエッジ位置の依存を低減すること、及び次の段階に行く前にデータサイズを低減することである。S1において、16個の15×15特徴マップ(すなわち、16個のそれぞれ15×15ピクセルの異なるアレイ)が存在する。S1からC2へ行くCB2内のシナプス及び関連するニューロンは、S1内のマップを1ピクセルのフィルタシフトを使用して4×4フィルタでスキャンする。C2において、22個の12×12特徴マップが存在する。各特徴マップ中の連続する、重なり合わない2×2領域からの値をプールする活性化関数P2(プーリング)は、C2からS2へ行く前に適用される。S2において、22個の6×6特徴マップが存在する。活性化関数は、S2からC3へ行くシナプスCB3で適用され、ここでC3内の全てのニューロンはS2内の全てのマップに接続する。C3において、64個のニューロンが存在する。C3から出力S3へ行くシナプスCB4は、S3をC3と完全に接続する。S3における出力は、10個のニューロンを含み、ここで最も高い出力ニューロンは、クラスを決定する。この出力は、例えば、元の画像の内容の同定又は分類を示すことができる。
シナプスの各レベルは、不揮発性メモリセルのアレイ又はアレイの一部を使用して実行される。図7は、不揮発性メモリセルを含むベクトルマトリックス乗算(VMM)アレイのブロック図であり、入力層と次の層との間のシナプスとして利用される。具体的には、VMM32は、不揮発性メモリセルのアレイ33、消去ゲート及びワード線ゲートデコーダ34、制御ゲートデコーダ35、ビット線デコーダ36、並びにソース線デコーダ37を含み、それらのデコーダはメモリアレイ33に対する入力をデコードする。この例におけるソース線デコーダ37はまた、メモリセルアレイの出力をデコードする。あるいは、ビット線デコーダ36は、メモリアレイの出力をデコードすることができる。メモリアレイは、2つの目的を果たす。第1に、VMMにより使用される重みを格納する。第2に、メモリアレイは、効果的に、入力に、メモリアレイに格納された重みを乗じ、それらを出力線(ソース線又はビット線)ごとに合計して出力を生成し、これは、次の層への入力又は最後の層への入力になる。乗算及び加算の関数を実行することによって、メモリアレイは、別個の乗算及び加算の論理回路の必要性をなくし、また、その場でのメモリ計算により電力効率も良い。
メモリアレイの出力は、メモリセルアレイの出力を合計してその畳み込み用の単一の値を作成する、差動加算器(加算オペアンプ又は加算カレントミラーなど)38に供給される。差動加算器は、正の入力で正の重みと負の重みとの合計を実現するようなものである。合計された出力値は、次に出力を整流する活性化関数回路39に供給される。活性化関数には、シグモイド、tanh、又はReLU関数が含まれ得る。整流された出力値は、次の層(例えば上の説明ではC1)として特徴マップの要素になり、次いで、次のシナプスに適用されて次の特徴マップ層又は最後の層を生成する。したがって、この例では、メモリアレイは、複数のシナプスを構成し(ニューロンの前の層から、又は画像データベースなどの入力層から入力を受信する)、加算オペアンプ38及び活性化関数回路39は、複数のニューロンを構成する。
図8は、様々なレベルのVMMのブロック図である。図8に示されるように、入力は、デジタルアナログ変換器31によってデジタルからアナログに変換され、入力VMM32aに提供される。変換されたアナログ入力は、電圧又は電流であり得る。第1の層の入力D/A変換は、マトリックス乗算器の適切なアナログレベルに入力をマッピングする関数又はLUT(ルックアップテーブル)を使用することによって行うことができる。入力変換はまた、外部アナログ入力をVMMへのマッピングされたアナログ入力に変換するために、A/A変換器によって行うこともできる。入力VMM32aによって生成された出力は、次に、次のVMM(隠しレベル2)32bへの入力として提供される出力を生成する次のVMM(隠しレベル1)32bへの入力として提供される、などとなる。VMMの32の様々な層は、畳み込みニューラルネットワーク(convolutional neural network、CNN)のシナプス及びニューロンの異なる層として機能する。各VMMは、スタンドアローンの不揮発性メモリアレイであり得、又は複数のVMMは、同じ不揮発性メモリアレイの異なる部分を利用することができ、又は複数のVMMは、同じ不揮発性メモリアレイの重なり合う部分を利用することができる。図8に示される例は、5つの層(32a、32b、32c、32d、32e):1つの入力層(32a)、2つの隠れ層(32b、32c)、及び2つの完全に接続された層(32d、32e)を含む。当業者であれば、これは単なる例示であり、代わりにシステムが2つを超える隠れ層及び2つを超える完全に接続された層を含み得ることを理解するであろう。
ベクトルマトリックス乗算(VMM)アレイ
図9は、図3に示されるタイプのメモリセルに特に適したニューロンVMM900を示し、入力層と次の層との間でシナプス及びニューロンの一部として利用される。VMM900は、不揮発性メモリセルのメモリアレイ901、及び基準アレイ902(アレイの頂部で)を備える。あるいは、別の基準アレイが底部に位置することができる。VMM900では、制御ゲート線903などの制御ゲート線が垂直方向に延び(したがって、行方向の基準アレイ902が入力制御ゲート線に直交する)、消去ゲート線904などの消去ゲート線が水平方向に延びる。ここで、入力は制御ゲート線に提供され、出力はソース線に現れる。一実施形態では、偶数行のみが使用され、別の実施形態では、奇数行のみが使用される。ソース線に加えられた電流は、ソース線に接続されたメモリセルからの全ての電流の合計関数を実行する。
ニューラルネットワークについて本明細書に記載されるように、フラッシュセルは、サブ閾値領域で動作するように構成されることが好ましい。
本明細書に記載されたメモリセルは、弱反転にバイアスされる。
Ids=Io*(Vg-Vth)/kVt=w*Io*(Vg)/kVt
w=e(-Vth)/kVt
入力電流を入力電圧に変換するためにメモリセルを使用するIーVログ変換器について:
Vg=k*Vt*log[Ids/wp*Io]
ベクトルマトリックス乗算器VMMとして使用されるメモリアレイについて、出力電流は以下である:
Iout=wa*Io*(Vg)/kVt、すなわち
Iout=(wa/wp)*Iin=W*Iin
W=e(Vthp-Vtha)/kVt
ワード線又は制御ゲートは、入力電圧のためのメモリセルの入力として使用することができる。
あるいは、フラッシュメモリセルは、線形領域で動作するように構成することができる。
Ids=β*(Vgs-Vth)*Vds;β=u*Cox*W/L
Wα(Vgs-Vth)
I-V線形変換器では、線形領域で動作するメモリセルを使用して、入力/出力電流を入力/出力電圧に線形に変換することができる。
ESFベクトルマトリックス乗算器の他の実施形態は、参照により本明細書に組み込まれる米国特許出願第15/826,345号に記載されているとおりである。ソース線又はビット線は、ニューロン出力(電流和出力)として使用することができる。
図10は、図2に示されるタイプのメモリセルに特に適したニューロンVMM1000を示し、入力層と次の層との間のシナプスとして利用される。VMM1000は、不揮発性メモリセルのメモリアレイ1003、基準アレイ1001、及び基準アレイ1002を備える。基準アレイ1001及び1002は、アレイの列方向において、端子BLR0~3に流れ込む電流入力を電圧入力WL0~3に変換する役割を果たす。実際には、基準メモリセルは、マルチプレクサを通してそれらの中に流れる電流入力にダイオード接続される。基準セルは、標的基準レベルに調整(例えば、プログラム)される。標的基準レベルは、基準ミニアレイマトリックスによって提供される。メモリアレイ1003は、2つの目的を果たす。第1に、VMM1000により使用される重みを格納する。第2に、メモリアレイ1003は、メモリアレイに格納された重みによって、入力(端子BLR0~3に提供される電流入力であって、基準アレイ1001及び1002がこれらの電流入力を入力電圧に変換してワード線WL0~3に供給する)を有効に乗算して、次に、全ての結果(メモリセル電流)を加算して出力を生成し、これは次の層への入力又は最終の層への入力となる。乗算及び加算の関数を実行することによって、メモリアレイは、別個の乗算及び加算の論理回路の必要性をなくし、また、電力効率も良い。ここで、電圧入力はワード線に提供され、出力は、読み出し(推論)動作中にビット線に現れる。ビット線に加えられた電流は、ビット線に接続されたメモリセルからの全ての電流の合計関数を実行する。
図11は、VMM1000の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルのソース線、及び非選択セルのソース線に加えられた電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
図12は、図2に示されるタイプのメモリセルに特に適したニューロンVMM1200を示し、入力層と次の層との間でシナプス及びニューロンの一部として利用される。VMM1200は、不揮発性メモリセルのメモリアレイ1203、基準アレイ1201、及び基準アレイ1202を備える。アレイVMM1200の行方向に延びる基準アレイ1201及び1202は、VMM1200においてワード線が垂直方向に延びることを除いて、VMM1000と同様である。ここで、入力はワード線に提供され、出力は読み出し動作中にソース線に現れる。ソース線に加えられた電流は、ソース線に接続されたメモリセルからの全ての電流の合計関数を実行する。
図13は、VMM1200の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルのソース線、及び非選択セルのソース線に加えられた電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
図14は、図3に示されるタイプのメモリセルに特に適したニューロンVMM1400を示し、入力層と次の層との間でシナプス及びニューロンの一部として利用される。VMM1400は、不揮発性メモリセルのメモリアレイ1403、基準アレイ1401、及び基準アレイ1402を備える。基準アレイ1401及び1402は、端子BLR0~3に流れ込む電流入力を電圧入力CG0~3に変換する役割を果たす。実際には、基準メモリセルは、それらに流れ込む電流入力と、カスコーディングマルチプレクサ1414を介してダイオード接続される。mux1414は、読み出し中の基準セルのビット線に一定の電圧を確保するために、mux1405及びカスコーディングトランジスタ1404を含む。基準セルは、標的基準レベルに調整される。メモリアレイ1403は、2つの目的を果たす。第1に、VMM1400により使用される重みを格納する。第2に、メモリアレイ1403は、メモリアレイに格納された重みによって、入力(端子BLR0~3に提供される電流入力であって、基準アレイ1401及び1402がこれらの電流入力を入力電圧に変換して制御ゲートCG0~3に供給する)を有効に乗算して、次に、全ての結果(セル電流)を加算して出力を生成し、これは次の層への入力又は最終の層への入力となる。乗算及び加算の関数を実行することによって、メモリアレイは、別個の乗算及び加算の論理回路の必要性をなくし、また、電力効率も良い。ここで、入力はワード線に提供され、出力は読み出し動作中にビット線に現れる。ビット線に加えられた電流は、ビット線に接続されたメモリセルからの全ての電流の合計関数を実行する。
VMM1400は、メモリアレイ1403内のメモリセルの一方向調整を実施する。すなわち、各セルは消去され、次いで、浮遊ゲートの所望の電荷に達するまで部分的にプログラムされる。過度に多くの電荷が浮遊ゲートに加えられる場合(誤った値がセル内に格納されるなど)、セルは消去されなければならず、一連の部分的なプログラミング動作をやり直さなければならい。示されるように、同じ消去ゲートを共有する2つの行は、一緒に消去される必要があり(ページ消去として知られる)、その後、各セルは、浮遊ゲートの所望の電荷に達するまで部分的にプログラムされる。
図15は、VMM1400の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルの制御ゲート、選択セルと同じセクタ内の非選択セルの制御ゲート、選択セルとは異なるセクタ内の非選択セルの制御ゲート、選択セルの消去ゲート、非選択セルの消去ゲート、選択セルのソース線、及び非選択セルのソース線に印加された電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
図16は、図3に示されるタイプのメモリセルに特に適したニューロンVMM1600を示し、入力層と次の層との間でシナプス及びニューロンの一部として利用される。VMM1600は、不揮発性メモリセルのメモリアレイ1603、基準アレイ1601、及び基準アレイ1602を備える。EG線が垂直に延びる一方で、CG線及びSL線は水平に延びる。VMM1600は、VMM1600が双方向調整を実装することを除いてVMM1400と同様であり、各個々のセルは、浮動ゲートの所望の電荷量に達するために、完全に消去され、部分的にプログラムされ、必要に応じて部分的に消去され得る。示されるように、基準アレイ1601及び1602は、端子BLR0~3内の入力電流を制御ゲート電圧CG0~3に変換し(マルチプレクサを介したダイオード接続された基準セルの作用を通じて)、行方向でメモリセルに印加される。電流出力(ニューロン)は、ビット線に接続されたメモリセルからの全ての電流を合計するビット線内にある。
図17は、VMM1600の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルの制御ゲート、選択セルと同じセクタ内の非選択セルの制御ゲート、選択セルとは異なるセクタ内の非選択セルの制御ゲート、選択セルの消去ゲート、非選択セルの消去ゲート、選択セルのソース線、及び非選択セルのソース線に加えられた電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
図18は、VMMシステム1800を示す。VMMシステム1800は、VMMアレイ1807、低電圧行デコーダ1803、高電圧行デコーダ1805、基準セル低電圧列デコーダ1806(列方向の基準アレイのために示されており、行方向に変換を出力するための入力を提供することを意味する)、ビット線PEドライバ1802、ビット線マルチプレクサ1808、活性化関数回路及び加算器1809、制御論理1804、及びアナログバイアス回路1801を備える。
低電圧行デコーダ1803は、読み出し及びプログラム動作のためのバイアス電圧を提供し、高電圧行デコーダ1805のデコード信号を提供する。高電圧行デコーダ1805は、プログラム及び消去動作のための高電圧バイアス信号を提供する。ビット線PEドライバ1801は、プログラム、検証、及び消去におけるビット線の制御関数を提供する。バイアス回路1801は、様々なプログラム、消去、プログラム検証、及び読み出し動作に必要な複数の電圧を提供する共有バイアスブロックである。
VMMシステム1800は、冗長アレイ1810を更に備える。冗長アレイ1810は、欠陥のあるアレイ部分を置き換えるためのアレイ冗長性を提供する。VMMシステム1800は、NVR(不揮発性レジスタ、別名情報セクタ)セクタ1811を更に備え、これは、ユーザ情報、デバイスID、パスワード、セキュリティキー、トリムビット、構成ビット、製造情報などを格納するために使用されるアレイセクタである。
VMMシステム1800は、基準アレイ1812及び/又は基準システム1850を任意選択で備える。基準システム1850は、基準アレイ1852、基準アレイ低電圧行デコーダ1851、基準アレイ高電圧行デコーダ1853、及び基準アレイ低電圧列デコーダ1854を備える。基準システムは、複数のVMMシステムにわたって共有することができる。
基準アレイ低電圧行デコーダ1851は、基準アレイ1852を含む読み出し及びプログラミング動作のためのバイアス電圧を提供し、基準アレイ高電圧行デコーダ1853のデコード信号も提供する。基準アレイ高電圧行デコーダ1853は、基準アレイ1852を含むプログラム及び動作のための高電圧バイアスを提供する。基準アレイ低電圧列デコーダ1854は、基準アレイ1852のデコード関数を提供する。基準アレイ1852は、プログラム検証又はセルマージニング(マージナルセルの探索)のための基準ターゲットを提供する。
図19A、図19B、及び図19Cは、プログラミング方法1900を示す。最初に、方法は、典型的には受信されるプログラムコマンドに応じて、開始する(工程1901)。次に、一括プログラム動作は、全てのセルを「0」状態にプログラムする(工程1902)。次いで、ソフト消去は、全てのセルを、中間の弱く消去されたレベル約1~5μAに消去する(工程1903)。これは、全てのセルをデジタル用途で完全に消去された状態、例えば、約20~30uAのセル電流にする深い消去とは対照的である。次いで、ハードプログラムは、全ての選択されていないセルで実行されて、セルが実際にオフである、すなわち、これらのメモリセルが影響力のない電流を与えることを確実にするために、使用されていないセルに対して非常に深いプログラム状態、約fA~pA、までセルから電荷を除去する(工程1904)。次いで、ソフトプログラムが選択されたセルで実行されて、粗いアルゴリズムを使用してn中間の弱くプログラムされたレベル約0.1~1.5μAになるまで、セルからいくらかの電荷を除去する(工程1905、1906、1907)。検証動作の後に粗い工程プログラムサイクルが行われ、選択セルの電荷は、粗い反復方式で様々な閾値と比較される(工程1906及び1907)。粗い工程プログラムサイクルは、粗い電圧増分(SL、CG、及びEGの高電圧レベルなど)、及び/又は粗いプログラム時間、及び/又は粗いプログラム電流を含み、1つのプログラム工程から次のプログラム工程までに粗いセル電流変化がもたらされる。
次に、精密なプログラミングが行われ(工程1908)、全ての選択されたセルは、細かい工程プログラムアルゴリズムにより、所望のレベルに応じて1pA~20nAの範囲内の標的レベルにプログラムされる。システムは、プログラムされるビット数をチェックする(工程1909)。これは、プログラムされるビット数に対するVhv(inc)のLUT(ルックアップテーブル)を使用して、又は近似関数を使用して決定する(工程1910)。Vhvは、SL、CG、及びEGの高電圧レベルなどの高電圧であり、LUT又は関数は、プログラムされる#IO、Itarget、及びデルタIcell(=現在のIcell-前のIcell)の関数である。次いで、精密なプログラミング工程を実行する(工程1911)。プログラミング動作が実行される(工程1912)。次いで、検証工程(Icell対Itargetをチェックし、デルタIcellを計算/格納する)が実行される(工程1913)。1つ以上のセルが検証される場合、プロセスは工程1909に戻って残りのセルをプログラムする。いいえの場合、カウンタがチェックされ、閾値試行回数が行われた場合、プロセスは終了し、セルは不良と見なされる。いいえの場合、プログラミング工程1912が繰り返される。全てのセルが検証されると(工程1914)、プロセスは完了する。
図2000は、ルックアップテーブルを構築する、又はプログラムされる各可能なビット数に対してプログラミングに必要な所望の電圧レベルを決定する関数を生成するための高電圧較正プロセスを示す。開始点は、1ビットがプログラムされるべき状況である(工程2001)。その1ビットをプログラミングするための電圧(SL、CG、及びEGの高電圧レベルなど)が決定される(工程2002)。次いで、ビット数が増分され(工程2003)、プログラミング工程が繰り返される(工程2001)。プロセスがNビット(プログラムされる可能なビットの総数)に対して実行されると、値はルックアップテーブルにプログラミングされ(工程2004)、プログラミング動作中に参照される。
図21は、プログラミング動作に対する2つの異なるアプローチを示す。各動作は、検証及びプログラム(Vef/Prog)サイクルの倍数を含む。検証サイクルでは、Itargetがチェックされ、プログラムされるIOの数がチェックされる。HVプログラムレベル(SL、CG、及びEGの高電圧レベルなど)は、Itarget及びプログラムされるIOの数に基づいて調整される。波形2101では、プログラミング動作中に提供される合計電圧は、プログラムされるビット数が増加するにつれて、大きさが増大する。シーケンス2101は、4つの例示的なパルスを通して、3ビットがプログラムされる状況について提供される電圧を表す。対照的に、Vef/Progサイクル当たりのHVレベル及びプログラム時間調整を有する波形2103では、シーケンス2101におけるのと同じ大きさの2つのパルスが提供されるが、次いで、Vef/Prog kサイクル中の例のように、プログラムされるビット数が少なくなると、大きさが減少し(例えば、dV1neg)、より小さなパルスは、より長い期間提供される(すなわち、2101におけるより高い大きさの2つのパルスの代わりに、2104におけるより低い大きさの4つのパルス)。すなわち、同じ結果を、パルスの印加の電圧の大きさ及び持続時間の異なる組み合わせで達成することができる。Vef/Prog kサイクルのHVプログラムレベルは、プログラムされるビットが少ないために、次のプログラミングサイクルで標的をオーバーシュートするのを防止するために下げられ、すなわち、HVプログラムレベルは次のサイクルでより高くなる。
図22は、プログラミング動作に対する2つの追加のアプローチを示す。波形2201では、プログラミング動作中に提供される合計電圧は、大きさが同じままであるが、プログラムされるビット数が増加するにつれて、各プログラミングパルスの長さは増加する。Vef/Prog zサイクル中の例のように、Vef/Progサイクル当たりのプログラムパルス幅時間調整を有する波形2201では、プログラムされるビット数が少なくなると、(2201の持続時間T3のパルスのように)長いパルスの代わりに、パルスが代わりに短縮されるが(T1)、より多くのパルスが印加され、それにより、合計持続時間は、その特定のプログラミングレベルに対して波形2201より長くなる。Vef/Prog zサイクルは、プログラムされるビットが少ないために、次のプログラミングサイクルで標的をオーバーシュートするのを防止するために短縮され、すなわち、HVプログラムレベルは次のサイクルでより高くなる。すなわち、同じ結果を、各パルスの持続時間、又は全てのパルスの合計持続時間のいずれかを変化させることによって達成することができるが、電圧の大きさは一定のままである。
別のアプローチは、電圧の大きさ、パルス持続時間、及び全てのパルスの合計持続時間を変調することである。別のアプローチは、プログラミング電圧又は時間の代わりにプログラミング電流を変調することである。
図23は、複数ワードのビットがプログラムされるときの高電圧生成の波形を示す。信号2302は、プログラミングのためにメモリセルに印加された例示的なHV電圧(SL、CG、及びEGの高電圧レベルなど)である。信号2304は、例示的なデータイン[N:1]であり、その値は、プログラムされるIOビットの数を制御する。信号2305は、各IOに対して個々にプログラムパルス幅を制御する。タイミング2306に示すように、低になることは、プログラミングを有効にすることを意味し、高になることは、プログラミングを無効にすることを意味する。信号2305は、全てのIOビットが異なる立ち下がりエッジで低になるが、同じ立ち上がりエッジで高になることを示す。これは、プログラムパルス中に、内部高電圧レベルがタイミング2306の間に低になることを確実にするためであり(より多くのビットがプログラムされることが可能になると、より多くの電流負荷につながり、タイミング2306に示すように左から右に向かう2306タイミング中にIRドロップが増えることを意味する)、そうでなければ発生する可能性のあるプログラムのオーバーシュートを回避するためである。
図24は、VMMシステム2400のブロック図を示す。VMMシステムは、VMMマトリックス2408、行デコーダ2407、高電圧デコーダ2409、列デコーダ2410、及びビット線ドライバ2411を備える。VMMシステム2400は、チャージポンプ2401、チャージポンプ調整器2402、及び高電圧レベル生成器2403を備える高電圧生成ブロック2412を更に備える。VMMシステム2400は、アルゴリズムコントローラ2404、アナログ回路2405、及び制御論理2406を更に備える。
図25は、チャージポンプ2401及びチャージポンプ調整器2402に関する更なる詳細を提供する。チャージポンプ2401は、イネーブル信号2501によって制御される。イネーブル信号2501がアサートされないとき、チャージポンプ2401は、その出力の電圧を増加させ続ける。イネーブル信号2501がアサートされるとき、チャージポンプ2401は、その出力の電圧レベルを維持する。チャージポンプ調整器2402は、一連のダイオード2504、2506、及び2508、並びに抵抗器2505、2507、及び2509を備える。その構造内のノードは、電圧基準を含む別の入力を受信するコンパレータ2503に入力される。チャージポンプ2401からの電圧出力がダイオード2504、2506、及び2508を作動させるのに十分である場合、電流はコンパレータ2503内に流れ、イネーブル信号はアサートされる。したがって、チャージポンプ調整器2404は、ダイオード2504、2506、及び2508並びに抵抗器2505、2507、及び2509の特性に基づく所望の電圧レベルが達成されるまでチャージポンプ2401を制御する。
図26は、高電圧バッファ2601及び調整可能な電流シンク2602と共に使用されるVMMシステム2400を示す。高電圧生成器ブロック2412は、高電圧バッファ2601に提供される電圧を生成し、これは次に、その電圧を高電圧デコーダ2409及び調整可能な電流シンク(プログラム補償電流Icomp)2602に提供する。調整可能な電流シンクIcomp2602によって引き込まれる電流は、例えば、プログラムされるIOの数を補償するために、高電圧バッファ2601内に補償された電圧ドロップ(例えば、プログラムされる1/2/.../32IOに対してdVout1/2/../32ドロップ)を誘発するように、かつ高電圧バッファ2601の温度を低下させるように調整することができる。例えば、Icompα(プログラムされる#IO)*Iprog*M。Iprog=セルプログラミング電流、M=プログラムにおけるメモリセルのホットキャリア効果による乗数である。補償Icompは、変動する出力負荷にわたって一定の高電圧出力を維持するために適用される。
図27は、高電圧バッファ2701及び調整可能な電流シンク2702と共に使用されるVMMシステム2400を示す。高電圧生成器2412は、高電圧バッファ2701に提供される電圧を生成し、これは次に、その電圧を高電圧デコーダ2409に提供する。調整可能な電流シンク(補償電流)Icomp2702によって引き込まれる電流は、例えば、高電圧デコーダ2409内の電流ドロップ(プログラムされるIOの数の関数として)を低減して、高電圧デコーダ2409の温度を低下させるように調整することができる。例えば、Icompα(プログラムされる#IO)*Iprog*M。Iprog=セルプログラミング電流、M=プログラムにおけるメモリセルのホットキャリア効果による乗数である。補償Icompは、変動する出力負荷にわたって一定の高電圧出力を維持するために適用される。
図28は、ここで演算増幅器である高電圧バッファ2801と共に使用されるVMMシステム2400を示す。高電圧生成器2412は、高電圧バッファ2701に提供される電圧を生成し、これは次に、その電圧を高電圧デコーダ2409に提供する。高電圧デコーダ2409からの出力(例えば、出力はアレイ内のHV電圧のフィードバックインジケータである)は、高電圧バッファ2801への入力として提供され、次いで、高電圧バッファ2801は、閉ループコンパレータとして動作する。閉ループ補償は、変動する出力負荷にわたって一定の高電圧出力を維持するために適用される。
図29は、VMMシステム2400と共に使用されるプログラム電流補償ブロック2900を示す。ここで、ダミープログラムビット線(プログラム可能ダミーアレイ)には、32ビット線の各グループが提供される。例えば、グループ2901はダミービット線2903を含み、グループ2902はダミービット線2904を含む。これらのダミービット線2903及び2904は、それぞれ、グループ2901及び2902内の1つ以上の他のビットがプログラムされていない場合にオンにすることができる。これにより、プログラミング動作中に引き込まれる電流は、ダミービット線2903及び2904を使用しない場合より一定に維持される。プログラムダミーアレイ補償スキームは、変動する出力負荷にわたって一定の高電圧出力を維持するために適用される。
図30は、高電圧デコーダ2409で使用することができる高電圧デコーダブロック3000の例を示す。ここで、ソース線3005は、アレイ2408内の1つ又は2つの行に結合される。NMOSトランジスタ3001、3002、3003、及び3004は、図示のようにソース線3005に結合される。HV電源3010は、HVバッファからのようなものであり、HV比較信号3011は、図28に示されるようなものである。
図31は、試験回路3100を示す。試験回路は、イネーブル信号ENを受信する高電圧トランスミッタ3101を備える。高電圧トランスミッタは、NMOSトランジスタ3102及びNMOSカスコードトランジスタ3103に高電圧イネーブル信号を提供する。NMOSトランジスタ3201の一方の端子は外部試験パッドに接続し、NMOSトランジスタ3103の一方の端子は、VMMシステム2400内の内部ノードに結合される。この回路は、電圧較正のためなどに使用される。
図32は、高電圧生成ブロック2412の実施形態を示す。
図33は、高電圧生成ブロック2412の別の実施形態を示す。ここで、高電圧生成ブロックは、チャージポンプ3301、チャージポンプ調整器3303、及び高電圧演算増幅器3302を備える。チャージポンプ調整器3303の出力の電圧は、チャージポンプ調整器3303内のNMOSトランジスタのゲートに送られる信号に基づいて制御することができる。
図34は、高電圧生成ブロック2412の別の実施形態を示す。高電圧生成ブロック2412は、高電圧演算増幅器3403、SC(スイッチキャップ)ネットワーク3402、及びSCネットワーク3401を備える。SCネットワーク3402は、調整可能なコンデンサ3404を備える。SCネットワーク3401は、スイッチ3405、3407、3408、及び3409、並びに調整可能なコンデンサ3406を備える。
図35は、図34の高電圧演算増幅器3404に使用することができる高電圧演算増幅器3500を示す。高電圧演算増幅器3500は、示された配置で示される構成要素を備える。
図36は、図34の高電圧演算増幅器3404に使用することができる高電圧演算増幅器3600を示す。高電圧演算増幅器3600は、示された配置で示される構成要素を備える。
図37は、ビット線ドライバ2411に使用することができる列ドライバ3700を示す。列ドライバ3700は、図示の構成では、ラッチ3701、インバータ3702、NORゲート3703、PMOSトランジスタ3704、NMOSトランジスタ3705及び3706、並びにセンス増幅器3707を備える。
図38は、図37のセンス増幅器3707に使用することができる、センス増幅器3800を示す。センス増幅器3800は、図示の構成では、調整可能な電流基準源3801、スイッチ3802、NMOSトランジスタ3803、コンデンサ3804、スイッチ3805、電流源3806、及びインバータ3807を備える。センス増幅器3707は、アレイ2408内のメモリセル3808に結合される。
図39は、ビット線基準デコーダ3901及び基準セル39010~3902Nを備える基準アレイ回路3900を示す。
図40は、ビット線基準デコーダ4001及び基準セル40020~4000Nを備える基準アレイ回路4000を示す。
本明細書で使用される場合、「の上方に(over)」及び「に(on)」という用語は両方とも、「に直接」(中間材料、要素、又は空間がそれらの間に何ら配設されない)、及び「の上に間接的に」(中間材料、要素、又は空間がそれらの間に配設される)を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」(中間材料、要素、又は空間がそれらの間に何ら配設されない)、及び「間接的に隣接した」(中間材料、要素、又は空間がそれらの間に配設される)を含み、「に取り付けられた」は、「に直接取り付けられた」(中間材料、要素、又は空間がそれらの間に何ら配設されない)、及び「に間接的に取り付けられた」(中間材料、要素、又は空間がそれらの間に配設される)を含み、「電気的に結合された」は、「に直接電気的に結合された」(要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない)、及び「に間接的に電気的に結合された」(要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある)を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板に直接、中間材料/要素をそれらの間に何ら伴わずに、形成すること、及びその要素を基板の上に間接的に、1つ以上の中間材料/要素をそれらの間に伴って、形成することを含み得る。
デジタル不揮発性メモリは、周知である。例えば、米国特許第5,029,130号(「’130号特許」)は、分割ゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。このようなメモリセルを図2に示す。各メモリセル210は、半導体基板12内に形成された、チャネル領域18をその間に有するソース領域14とドレイン領域16、を含む。浮遊ゲート20は、チャネル領域18の第1の部分の上方に形成され、チャネル領域18の第1の部分から絶縁されて(かつその導電性を制御して)おり、またソース領域14の一部分の上方に形成される。ワード線端子22(典型的には、ワード線に結合される)は、チャネル領域18の第2の部分の上方に配設され、チャネル領域18の第2の部分から絶縁される(かつその導電性を制御する)第1の部分と、浮遊ゲート20の上方で上方に延在する第2の部分を有する。浮遊ゲート20及びワード線端子22は、ゲート酸化物によって基板12から絶縁される。ビット線24はドレイン領域16に結合される。
メモリセル210は、ワード線端子22に正電圧、及びソース16に正電圧を加えることによってプログラムされる(ここで電子は、浮遊ゲートに加えられる)。電子電流は、ソース16からドレイン14に向かって流れることになる。電子は、ワード線端子22と浮遊ゲート20との間の間隙に達すると、加速し発熱する。熱せられた電子のいくらかは、浮遊ゲート20からの静電引力に起因してゲート酸化物を通って浮遊ゲート20に注入される。
図20は、ルックアップテーブルを構築する、又はプログラムされる各可能なビット数に対してプログラミングに必要な所望の電圧レベルを決定する関数を生成するための高電圧較正プロセスを示す。開始点は、1ビットがプログラムされるべき状況である(工程2001)。その1ビットをプログラミングするための電圧(SL、CG、及びEGの高電圧レベルなど)が決定される(工程2002)。次いで、ビット数が増分され(工程2003)、プログラミング工程が繰り返される(工程2001)。プロセスがNビット(プログラムされる可能なビットの総数)に対して実行されると、値はルックアップテーブルにプログラミングされ(工程2004)、プログラミング動作中に参照される。

Claims (46)

  1. 単一のプログラミング動作においてメモリアレイ内のプログラムされるセルの数に応じて高電圧出力を生成するための方法であって、該方法は、
    プログラムされる選択された複数のセルにおいてセルの数を決定するステップと、
    前記選択された複数のセルをプログラミングする際に使用される第1の出力電圧を決定するステップと、
    前記選択された複数のセルの前記第1の出力電圧を使用してプログラミングシーケンスを実行するステップと、
    前記選択された複数のセルにおいてどのセルが正しくプログラムされているかを検証するステップと、
    セルのサブセットをプログラミングする際に使用される第2の出力電圧を決定するステップであって、前記セルのサブセットは、前記複数のセルにおいて正しくプログラムされていないセルを含む、決定するステップと、
    前記セルのサブセットの前記第2の出力電圧を使用してプログラミングシーケンスを実行するステップと、を含む、方法。
  2. 前記セルのサブセットにおいてどのセルが正しくプログラムされているかを検証するステップと、
    第2のセルのサブセットをプログラミングする際に使用される第3の出力電圧を決定するステップであって、前記第2のセルのサブセットは、前記セルのサブセットにおいて正しくプログラムされていないセルを含む、決定するステップと、
    前記第2のセルのサブセットの前記第3の出力電圧を使用してプログラミングシーケンスに関与するステップと、を更に含む、請求項1に記載の方法。
  3. 前記第1の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項1に記載の方法。
  4. 前記第2の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項3に記載の方法。
  5. 前記第3の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項4に記載の方法。
  6. 前記第1の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項2に記載の方法。
  7. 前記第2の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項6に記載の方法。
  8. 前記第3の出力電圧を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項7に記載の方法。
  9. 前記第1の出力電圧を決定するステップは、近似関数によって値を見つけることを含む、請求項1に記載の方法。
  10. 前記第1の出力電圧を決定するステップは、現在のセル値及び前のセル値に基づいて値を見つけることを含む、請求項1に記載の方法。
  11. 前記セルのサブセットにおいてセルの数が、前記選択された複数のセルにおけるセルの数よりも少ない場合、前記第2の出力電圧は、前記第1の出力電圧よりも低い、請求項1に記載の方法。
  12. 前記第1の出力電圧は、前記セルのサブセットに結合されたソース線、制御ゲート線、及び消去ゲート線のうちの1つ以上に印加される、請求項1に記載の方法。
  13. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項1に記載の方法。
  14. 前記ベクトルマトリックス乗算器は、前記メモリアレイのビット線にニューロンの読み出しを提供する、請求項13に記載の方法。
  15. 前記ベクトルマトリックス乗算器は、前記メモリアレイのソース線にニューロンの読み出しを提供する、請求項13に記載の方法。
  16. 前記ベクトルマトリックス乗算器内の前記メモリセルは、重み乗算を実行する、請求項13に記載の方法。
  17. 前記ベクトルマトリックス乗算器内の前記メモリセルは、シナプス加算を実行する、請求項13に記載の方法。
  18. 単一のプログラミング動作においてメモリアレイ内のプログラムされるセルの数に応じて高電圧出力を生成するための方法であって、該方法は、
    プログラムされる選択された複数のセルにおいてセルの数を決定するステップと、
    前記選択された複数のセルをプログラミングする際に使用される第1のプログラミング持続時間を決定するステップと、
    前記選択された複数のセルの前記第1のプログラミング持続時間を使用してプログラミングシーケンスに関与するステップと、
    前記選択された複数のセルにおいてどのセルが正しくプログラムされているかを検証するステップと、
    セルのサブセットをプログラミングする際に使用される第2のプログラミング持続時間を決定するステップであって、前記セルのサブセットは、前記複数のセルにおいて正しくプログラムされていないセルを含む、決定するステップと、
    前記セルのサブセットの前記第2のプログラミング持続時間を使用してプログラミングシーケンスに関与するステップと、を含む、方法。
  19. 前記セルのサブセットにおいてどのセルが正しくプログラムされているかを検証するステップと、
    第2のセルのサブセットをプログラミングする際に使用される第3のプログラミング持続時間を決定するステップであって、前記第2のセルのサブセットは、前記セルのサブセットにおいて正しくプログラムされていないセルを含む、決定するステップと、
    前記第2のセルのサブセットの前記第3のプログラミング持続時間を使用してプログラミングシーケンスに関与するステップと、を更に含む、請求項18に記載の方法。
  20. 前記第1のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項18に記載の方法。
  21. 前記第2のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項20に記載の方法。
  22. 前記第3のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項21に記載の方法。
  23. 前記第1のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項19に記載の方法。
  24. 前記第2のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項23に記載の方法。
  25. 前記第3のプログラミング持続時間を決定するステップは、ルックアップテーブル内の値を見つけることを含む、請求項19に記載の方法。
  26. 前記第1のプログラミング持続時間を決定するステップは、近似関数によって値を見つけることを含む、請求項18に記載の方法。
  27. 前記第1のプログラミング持続時間を決定するステップは、現在のセル値及び前のセル値に基づいて値を見つけることを含む、請求項18に記載の方法。
  28. 前記セルのサブセットにおいてセルの数が、前記選択された複数のセルにおけるセルの数よりも少ない場合、前記第2のプログラミング持続時間は、前記第1のプログラミング持続時間よりも短い、請求項18に記載の方法。
  29. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項18に記載の方法。
  30. 前記ベクトルマトリックス乗算器は、前記メモリアレイのビット線にニューロンの読み出しを提供する、請求項29に記載の方法。
  31. 前記ベクトルマトリックス乗算器は、前記メモリアレイのソース線にニューロンの読み出しを提供する、請求項29に記載の方法。
  32. 前記ベクトルマトリックス乗算器内の前記メモリセルは、重み乗算を実行する、請求項29に記載の方法。
  33. 前記ベクトルマトリックス乗算器内の前記メモリセルは、シナプス加算を実行する、請求項29に記載の方法。
  34. プログラミング動作中に高電圧生成器によってメモリアレイに印加された電流の変化を補償するためのシステムであって、該システムは、
    不揮発性メモリセルのアレイと、
    プログラミング動作中に前記アレイ内の前記不揮発性メモリセルの選択されたセットに高電圧を印加するための高電圧生成器と、
    補償電流を引き込むために高電圧バッファに結合された調整可能な補償電流源であって、高電圧負荷が変化するとき、前記補償電流は変化する、調整可能な補償電流源と、を備える、システム。
  35. 前記補償電流は、プログラムセル電流、プログラムされるセルの数、及びホットキャリア乗算係数に比例する、請求項34に記載のシステム。
  36. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項34に記載の方法。
  37. プログラミング動作中に高電圧生成器によってメモリアレイに印加された電流の変化を補償するためのシステムであって、該システムは、
    不揮発性メモリセルのアレイと、
    プログラミング動作中に前記アレイ内の不揮発性メモリセルの選択されたセットに高電圧を印加するための高電圧生成器と、
    前記高電圧生成器に結合された調整可能な補償電流源であって、高電圧負荷が変化するとき、前記調整可能な電流源によって引き込まれる電流が変化する、調整可能な補償電流源と、を備える、システム。
  38. 前記補償電流は、プログラムセル電流、プログラムされるセルの数、及びホットキャリア乗算係数に比例する、請求項37に記載のシステム。
  39. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項37に記載のシステム。
  40. プログラミング動作中に高電圧生成器によってメモリアレイに印加された電流の変化を補償するためのシステムであって、該システムは、
    不揮発性メモリセルのアレイであって、前記セルは列及び行に配置され、各列はビット線に結合される、不揮発性メモリセルのアレイを備え、
    列のセットはダミービット線と関連付けられ、前記列のセット内の他のビット線がプログラミング動作中にオンにされていないときに、前記ダミービット線はオンにされる、システム。
  41. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項42に記載のシステム。
  42. メモリセルのアレイ内の複数の選択されたメモリセルをプログラミングするための方法であって、該方法は、
    前記複数の選択されたメモリセルのプログラミング持続時間を有効にするステップを含み、
    前記プログラミング持続時間は、複数の異なる持続時間を含み、前記複数の異なる持続時間は、異なるプログラムパルスエッジで開始し、同じプログラムパルスエッジで終了する、方法。
  43. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項44に記載の方法。
  44. メモリセルのアレイ内の選択されたメモリセルをプログラミングするための方法であって、該方法は、
    前記選択されたメモリセルの一括プログラミングを実行するステップと、
    前記選択されたメモリセルのソフト消去を実行するステップと、
    使用されていない選択されたメモリセルのハードプログラムを実行するステップと、
    使用される選択されたメモリセルのソフトプログラムを実行するステップと、
    使用される選択されたメモリセルの精密なプログラミングを実行するステップであって、前記精密なプログラミングは、高電圧供給及び補償スキームを使用する、実行するステップと、を含む、方法。
  45. 前記補償スキームは、補償電流に依存する、請求項46に記載の方法。
  46. 前記メモリアレイは、ベクトルマトリックス乗算器である、請求項46に記載の方法。
JP2023086886A 2018-05-01 2023-05-26 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置 Active JP7570459B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862665359P 2018-05-01 2018-05-01
US62/665,359 2018-05-01
US16/042,972 2018-07-23
US16/042,972 US10522226B2 (en) 2018-05-01 2018-07-23 Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
PCT/US2019/026409 WO2019212699A1 (en) 2018-05-01 2019-04-08 Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
JP2020560979A JP7288461B2 (ja) 2018-05-01 2019-04-08 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020560979A Division JP7288461B2 (ja) 2018-05-01 2019-04-08 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置

Publications (2)

Publication Number Publication Date
JP2023130332A true JP2023130332A (ja) 2023-09-20
JP7570459B2 JP7570459B2 (ja) 2024-10-21

Family

ID=

Also Published As

Publication number Publication date
TWI708249B (zh) 2020-10-21
US10839907B2 (en) 2020-11-17
KR20200138810A (ko) 2020-12-10
US10650893B2 (en) 2020-05-12
TWI834595B (zh) 2024-03-01
EP3788625A1 (en) 2021-03-10
KR20240046313A (ko) 2024-04-08
US20190341110A1 (en) 2019-11-07
TW201946064A (zh) 2019-12-01
US10522226B2 (en) 2019-12-31
US20200058357A1 (en) 2020-02-20
JP2021523511A (ja) 2021-09-02
WO2019212699A1 (en) 2019-11-07
EP4343625A1 (en) 2024-03-27
EP3788625A4 (en) 2022-04-20
KR102654503B1 (ko) 2024-04-04
TW202117730A (zh) 2021-05-01
US20200058356A1 (en) 2020-02-20
US20210257026A1 (en) 2021-08-19
TW202226248A (zh) 2022-07-01
US11727989B2 (en) 2023-08-15
CN112106140A (zh) 2020-12-18
US20220254414A1 (en) 2022-08-11
TW202314713A (zh) 2023-04-01
US20200051636A1 (en) 2020-02-13
TWI760853B (zh) 2022-04-11
US10790022B2 (en) 2020-09-29
JP7288461B2 (ja) 2023-06-07
US11521683B2 (en) 2022-12-06
TWI821047B (zh) 2023-11-01
US20200051635A1 (en) 2020-02-13
TWI787099B (zh) 2022-12-11
US10943661B2 (en) 2021-03-09
TW202405812A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
JP7288461B2 (ja) 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置
JP7399153B2 (ja) 複数のベクトルマトリックス乗算アレイ及び共有構成要素を備える、深層学習ニューラルネットワーク用のアナログニューラルメモリシステム
JP7493065B2 (ja) 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリをプログラミングするための方法及び装置
JP7547536B2 (ja) 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリ用のデコーダ
JP7270746B2 (ja) 2ゲート不揮発性メモリセルのアレイを使用するニューラルネットワーク分類子
JP7209811B2 (ja) 深層学習ニューラルネットワーク用の構成可能なアナログニューラルメモリシステム
JP7281535B2 (ja) 深層学習ニューラルネットワークで使用されるアナログニューラルメモリシステムのメモリセルに対する温度補償及び漏れ補償
JP7153802B2 (ja) 深層学習人工ニューラルネットワークのアナログニューラルメモリにおいて不揮発性メモリセルのプログラミング動作中に格納された値を検証するためのアルゴリズム及び回路
JP7394827B2 (ja) ディープラーニングの人工ニューラルネットワーク内のアナログニューラルメモリ内に不良メモリセルを含む行又は列に関する冗長メモリアクセス
JP7570459B2 (ja) 深層学習人工ニューラルネットワークにおけるアナログニューラルメモリの高電圧生成のための方法及び装置
WO2024162979A1 (en) Current-to-voltage converter comprising common mode circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001