JP2023129317A - ボイドを低減するためにスルーホールを充填する方法 - Google Patents

ボイドを低減するためにスルーホールを充填する方法 Download PDF

Info

Publication number
JP2023129317A
JP2023129317A JP2023027446A JP2023027446A JP2023129317A JP 2023129317 A JP2023129317 A JP 2023129317A JP 2023027446 A JP2023027446 A JP 2023027446A JP 2023027446 A JP2023027446 A JP 2023027446A JP 2023129317 A JP2023129317 A JP 2023129317A
Authority
JP
Japan
Prior art keywords
plating
copper
holes
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023027446A
Other languages
English (en)
Inventor
ジャヤラジュ ナガラジャン
Jayaraju Nagarajan
ジェイ．トゥーレセン デレク
J Thoresen Derek
ジェイ．ジェヴィシェク ジョアンナ
J Dziewiszek Joanna
ジョン ジミー
John Jimmy
アイ．ニアジンベトワ ズーラ
I Niazimbetova Zuhra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2023129317A publication Critical patent/JP2023129317A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

【課題】 ボイドを低減するためにスルーホールを充填する方法を提供する。【解決手段】 基板のスルーホールは、最初に銅でめっきされて、基板の両面上で同時に位相シフトパルスめっきプロセスによってスルーホールの中心に不完全ブリッジを形成する。これに続いて、基板全体をパルスめっきして、スルーホールの充填を完了する。

Description

本発明は、位相シフトパルスめっきにより、ボイドを低減するためにスルーホールを充填する方法を対象とする。より具体的には、本発明は、スルーホール内に部分ブリッジを形成した後、パルスめっき逆転によってスルーホールを完全に充填することにより、位相シフトパルスめっきによってボイドを低減するためにスルーホールを充填する方法を対象とする。
スルーホールの高アスペクト化に伴い、銅めっきによるスルーホール充填がより困難になりつつある。その結果、ボイドがより大きくなり、他の欠陥につながる可能性がある。スルーホール充填の別の問題点は、スルーホールの充填方法である。１つの端部が閉じているビアと異なり、スルーホールは、基板を貫通し、２つの端部が開いている。ビアは、下部から上部に充填される。これに対して、スルーホールは、図４に示されるように、スルーホールの中心において完全銅ブリッジを形成（「バタフライ」を形成）した後、銅スルーホールのブリッジの両面上に形成された２つのビアを充填することによって充填される。直流（ＤＣ）めっきは、厚さ２００μｍで直径１００μｍのスルーホール（アスペクト比＝２）を１．５又は２アンペア／ｄｍ２（ＡＳＤ）の定電流めっきで充填することができる。図５は、従来のＤＣ波形を示す。アスペクト比が増加すると、スルーホールの充填がより困難になり、ＤＣめっきでは、コンフォーマルな充填のみがもたらされる。例えば、厚さ９００μｍで直径２５０μｍのスルーホール（アスペクト比＝３．６）、厚さ９００μｍで直径１５０μｍのスルーホール（アスペクト比＝６．０）は、アスペクト比＝２を有するスルーホールよりも充填が困難である。多くの場合、銅がスルーホールを完全に充填できず、両端が未充填のままとなり、銅スルーホールの充填物内に様々なサイズのボイドが形成され得る。
従来のパルスめっき逆転（ＰＰＲ）プロセスでは、高アスペクト比のスルーホールも充填し損なう。位相シフトＰＰＲ技術は、最初にスルーホールの中心に完全銅ブリッジを形成して２つのビアを形成し、その後、ＤＣめっきによりビアを充填するように使用されている。位相シフトパルスめっきは、同じパルス波形を（別々の整流器によって制御される）基板の各面に印加し、その波形を特定の角度（例えば、０°、９０°、１８０°）にオフセットする技術である。位相シフトとは、パルスの開始時間における差を、３６０°の全サイクルの割合である角度として表したものを指す。しかしながら、そのような位相シフトＰＰＲめっきプロセスは、常に信頼性が高いわけではなく、多くの場合、銅充填物内に望ましくないボイドの有意な形成を伴う、不完全なスルーホールの充填をもたらす。
理想的なプロセスは、最適な信頼性及び電気特性を提供するために、ボイドを含むことなく、電気デバイスにおける最適な線幅及びインピーダンス制御のための低い表面厚さにおいて、高程度の平面性、すなわちビルドアップの一貫性でスルーホールを完全に充填する。
米国特許第８，２６８，１５８号明細書
したがって、プリント回路基板などの基板における高アスペクト比のスルーホール充填を改善する方法に対する必要性が存在する。
方法であって、
ａ）複数のスルーホールを有する第１の面及び第２の面を含む基板を提供することと、
ｂ）基板を銅めっき浴に浸すことと、
ｃ）同時に、整流器を用いて基板の第１の面を分極し、且つ整流器を用いて基板の第２の面を分極して、基板の第１の面及び第２の面上に電流を発生させることと、
ｄ）基板の第１の面及び第２の面上にＤＣ電流を印加し、その後、基板の第１の面上に第１のパルス列を印加し、且つ基板の第２の面上に第２のパルス列を印加することを含む、めっきサイクルを基板の第１の面及び第２の面に同時に適用することにより、スルーホール内に部分銅ブリッジをめっきすることであって、第１のパルス列と第２のパルス列とは、１８０°だけオフセットされる、めっきすることと、その後、
ｅ）パルスめっき逆電流を基板に印加することにより、スルーホールを銅で充填することと
を含む方法。
これまで、スルーホール充填の次のステップに切り替える前に、スルーホールを完全にブリッジさせる必要があると考えられていた。しかしながら、本発明の方法では、スルーホールを部分的にブリッジし、その後、パルスめっき逆転を使用することによってスルーホールを完全に充填することにより、より低い表面銅で欠陥のない充填が可能となり得る。
複数のスルーホールを有する基板のＡ面及びＢ面上での、１８０°だけオフセットしている、電流密度対時間（秒単位）の位相シフト波形を秒単位で示す。 スルーホールを部分銅ブリッジで完全に充填するための、電流密度対時間のパルスめっき逆波形を示す。 部分銅ブリッジのスルーホールの断面を示す。 部分銅ブリッジのパラメータを判定するための、変数Ｘ及びＹを指定する部分銅ブリッジのスルーホールの断面を示す。 完全銅ブリッジのスルーホールの断面を示す。 完全銅ブリッジを有するスルーホールを充填するための、電流密度対時間のＤＣ波形を秒単位で示す。
本明細書の全体にわたって用いられる場合、以下に示される省略形は、文脈が別に明確に指示しない限り、以下の意味を有する。ｇ＝グラム；ｍＬ＝ミリリットル；Ｌ＝リットル；ｃｍ＝センチメートル；μｍ＝ミクロン；ｐｐｍ＝百万分の一＝ｍｇ／Ｌ；ｐｐｂ＝億分の一；℃＝摂氏度；ｇ／Ｌ＝リットル当たりグラム；ＤＣ＝直流；ＰＰＲ＝パルスめっき逆転；ＡＳＤ＝アンペア／ｄｍ２；ＡＲ＝アスペクト比；２Ｄ＝２次元；ＤＩ＝脱イオン化；ｓｅｃ＝秒；ｍｓ＝ミリ秒；ｗｔ％＝重量％；及びボイド＝銅金属で充填されているスルーホール内の銅がない空間。
「プリント回路基板」及び「プリント配線基板」という用語は、本明細書全体を通じて相互に置き換え可能に使用される。「基板」という用語は、無電解めっき又はＳＨＡＤＯＷでメタライズされたプリント回路基板及び無電解めっきでメタライズされたガラスを含むが、これらに限定されない。「ＳＨＡＤＯＷ」とう用語は、導電性グラファイト表面を意味する。「めっき」及び「電気めっき」という用語は、本明細書全体を通じて相互に置き換え可能に使用される。「組成物」及び「浴」という用語は、本明細書全体を通じて相互に置き換え可能に使用される。「パルス列」という用語は、所定の電流密度及び所定の期間にわたる一連の順（カソード）－逆（アノード）電流パルスを意味する。「位相シフト」という用語は、印加された波形の開始時間における差であり、３６０°の全サイクルの割合である角度として表される。アスペクト比という用語は、スルーホールの厚さ／スルーホールの直径を意味する。「サイクル」という用語は、同じ順序で繰り返される一連のイベントを意味する。「ＤＣ電流」という用語は、電流の一方向の流れを意味する。「パルスめっき逆転」という用語は、電気めっきプロセス中にカソード電流（順パルス）とアノード電流（逆パルス）との間で電流が交互にされる電気めっきプロセスを意味する。本発明の範囲内の「ボイド」という用語は、実質的に銅析出物がないが、銅析出物内にある空間又はポケットを意味する。「ピッチ」という用語は、基板上での互いからのスルーホール位置の頻度を意味する。「コンフォーマルめっき」という用語は、基板表面の輪郭への銅めっき（析出）を意味する。「直ちに」という用語は、介在ステップが存在しないことを意味する。特に断らない限り、全ての量は、重量パーセントである。全ての数値範囲は、両方の末端を含み、且ついかなる順序でも組み合わされ得るが、ただし、そのような数値範囲を合計したものが１００％となるように制約されることが論理的である場合を例外とする。
位相シフト電気めっきは、基板のスルーホール内に部分ブリッジを形成する間、基板の第１の面又はＡ面及び基板の第２の面又はＢ面上で同時に行われる。基板の各面上での電気めっきは、基板の表面及びスルーホールの壁上に銅を析出させ、その後、パルス列により、基板の表面及びスルーホールの壁から銅を剥離させる、ＤＣ電気めっき含む（好ましくはこれらから構成される）。パルス列が続くＤＣめっきのサイクルは、部分ブリッジがスルーホール内に形成されるまで、基板の両面上で同時に繰り返される。図２は、部分ブリッジ２０を有するスルーホール１０の断面の一例である。基板１２の表面は、銅１４でめっきされ、スルーホール１０の壁１６は、部分ブリッジ２０が部分ブリッジの各半分間にギャップ２２が残されるスルーホール１０の実質的に中心に形成されるように銅１８でめっきされる。スルーホール１０は、両端部において開口部２４Ａ及び２４Ｂを有する。
基板の第１の面又はＡ面上の少なくとも１つのパルス列は、基板の第の２面又はＢ面上の少なくとも１つのパルス列に対して１８０゜の位相シフトだけオフセットされる。この波形は、本方法中、基板の両面上でＤＣめっきが優勢になるような波形である。基板の第１の面（Ａ）又は第２の面（Ｂ）は、ＤＣめっきから開始することができる。基板の一方の面上にＤＣめっきを行いながら、同時に基板の他方の面上に順（カソード）－逆（アノード）電流のパルス列（銅の剥離）が印加される。所定時間経過後、基板のＤＣめっきを行った側を順（カソード）－逆（アノード）電流のパルス列（銅の剥離）に変更し、先にパルス列を印加した反対側上でＤＣめっきを行う。例えば、第２の面（Ｂ）でＤＣめっきを開始した場合、同時に、パルス列は、第１面（Ａ）にも印加される。所定時間経過後、第１の面（Ａ）にＤＣめっきを継続し、同時に基板の第２の面（Ｂ）に順（カソード）－逆（アノード）電流のパルス列（銅の剥離）が印加される。基板の第１の面のパルス列と基板の第２の面のパルス列とは、位相シフトサイクルを通して所定の時間間隔において発生し、そのサイクルは、３６０°をカバーする。図１Ａは、複数のスルーホールを有する基板の両面上に同時に電気めっきが行われる、ＤＣ電流の後に１８０°の位相シフトを有する順－逆電流のパルス列が続く１サイクルの一例である。
従来の電気めっき装置は、スルーホールのめっきに使用され得る。複数のスルーホールを含む基板を電気めっきするために使用され得る装置は、基板の各面（カソード）上に電圧降下を提供するための整流器を含む。整流器は、対向電極又はアノードに電気的に接続される。基板及び対向電極は、銅電気めっき浴又は組成物を含む容器に浸される。
位相シフトサイクル中、好ましくは、ＤＣ電流密度は、０．５～１０ＡＳＤ、より好ましくは１～５ＡＳＤ、最も好ましくは１～３ＡＳＤの範囲である。好ましくは、位相シフトサイクル中、ＤＣ電流は、１～６０秒、より好ましくは１～４０秒、最も好ましくは１～２０秒にわたって印加される。
位相シフトサイクル中、好ましくは、順－逆電流のパルス列は、０．５～１０ＡＳＤ、より好ましくは１～５ＡＳＤ、最も好ましくは１～３ＡＳＤの順電流密度を有し、且つ好ましくは－１．５～－３０ＡＳＤ、より好ましくは－３～－１５ＡＳＤ、最も好ましくは－３～－９ＡＳＤの逆電流密度を有する。好ましくは、順電流対逆電流比は、１：３である。パルス列の順パルス及び逆パルスの時間は、同じであるか又は異なり得、好ましくは、順パルス及び逆パルスの時間は、同じ持続時間である。好ましくは、順パルス及び逆パルスは、２５～１０００ミリ秒、より好ましくは５０～５００ミリ秒、最も好ましくは５０～２００ミリ秒の持続時間を有する。パルス列は、図１Ａの破線の長方形内に図示されている。
位相シフトサイクルは、基板の実質的に全てのスルーホール内に所望の部分ブリッジが形成されるまで繰り返される。位相シフトめっきの持続時間が長すぎる場合、表面粗さが増加しブリッジのポイントにおけるボイド形成につながるため、スルーホール内にボイドが形成され始める。
スルーホール内部の銅析出物の超コンフォーマル成長とは、スルーホール内部のめっき析出物の最大厚さが、スルーホール周囲の表面の析出物の厚さよりも大きい場合である。本発明の範囲内の部分ブリッジは、スルーホール内の銅のその最厚点におけるミクロン（μｍ）単位の比：０よりも大きいが、１よりも小さい、ミクロン（μｍ）単位のスルーホールの直径の比を有する超コンフォーマル成長である。好ましくは、この比は、０．２５超で０．９未満の範囲である。定義により、０の値は、スルーホール内にめっきがないことを示す。スルーホールの壁上の銅めっきは、コンフォーマル又は超コンフォーマルのいずれかであり得る。１の値は、スルーホール内に２つのビアが形成されるような完全なブリッジ形成を示す。この比は、スルーホールの断面に対して、以下の２つの式によって表され得る。
０＜Ｘ＋Ｙ／Ｄ＜１ （Ｉ）、又は
０＜（Ｘ＋Ｙ）／２／Ｄ／２＜１ （ＩＩ）
ここで、Ｘは、スルーホールの前半における最厚点であり、Ｙは、Ｘと反対側のスルーホールの後半の最厚点であり、Ｄは、めっき前のスルーホールの直径である。
図３は、銅層３４と、半分Ｘ及び半分Ｙ及び直径Ｄの部分銅ブリッジ３６とでめっきされた基板３２内のスルーホール３０の断面を示す。部分銅ブリッジ３６は、スルーホール内の最も厚い２点間にギャップ３８を有するスルーホール３０内に８の字型の構成を形成する。スルーホール３０は、２つの開口端部４０を有する。
これに対して、図４は、銅層５４でめっきされた基板５２内のスルーホール５０並びに２つのビア５８及び６０を形成する完全銅ブリッジ５６を示す。ここで、比は１である。
この比を判定するためのスルーホールパラメータを測定する手段は、限定されない。例えば、スルーホールの断面を作成し、スルーホールの２つの半分を最厚点において測定することができる。好ましくは、パラメータは、Ｎｏｒｄｓｏｎ Ｄａｇｅ ＱＵＡＤＲＡ（商標）５ Ｘ線検査システムなどを用いるＸ線分析によって測定される。Ｘ線分析により、スルーホールの２Ｄ分析が可能になる。
スルーホールの部分ブリッジ化が実質的に完了した後、パルスめっき逆転（ＰＰＲ）によってスルーホールへの銅充填が完了される。本発明のスルーホールを充填するＰＰＲ段階では、順パルス電流が印加され、続いて逆パルス電流が印加される。本発明のスルーホールを充填するＰＰＲ段階中、ＤＣ電流は印加されない。図１Ｂは、順パルス電流に続いて逆パルス電流、次いで第２の順電流、その後、第２の逆電流が続くＰＰＲサイクルを示す。ＰＰＲサイクルは、スルーホールが銅で充填されるまで繰り返され得る。
順パルス電流は、０．５～１０ＡＳＤ、より好ましくは１～５ＡＳＤ、最も好ましくは１～３ＡＳＤの範囲である。好ましくは、順電流は、１０～１００ミリ秒、より好ましくは１０～８０ミリ秒、最も好ましくは１５～５０ミリ秒にわたって印加される。好ましくは、逆電流又はアノード電流は、－０．１５～－２．５ＡＳＤ、より好ましくは－０．２５～－１．２５ＡＳＤ、最も好ましくは－０．２５～－０．７５ＡＳＤの範囲である。好ましくは、順電流対逆電流比は、１：０．２５である。好ましくは、逆電流は、好ましくは１～１０ミリ秒、より好ましくは１～５ミリ秒、最も好ましくは１～３ミリ秒にわたって印加される。
好ましくは、基板は、平均厚さが好ましくは１５０～８００μｍ、より好ましくは２５０～８００μｍ、最も好ましくは２５０～４００μｍのプリント回路基板又は配線基板である。好ましくは、スルーホールは、１００～３００μｍ、より好ましくは１００～２５０μｍ、最も好ましくは２００～２５０μｍの平均直径を有する。
厚さ２５０μｍ、平均スルーホール直径１００μｍ、めっき表面銅厚さが３～９μｍのプリント回路基板は、その最厚点におけるスルーホール内の銅の比：０．２８～０．８０のスルーホールの直径の比を有する。厚さ２５０μｍ、平均スルーホール直径１５０μｍ、めっき表面銅厚さ７～９μｍの基板は、０．４８～０８０の比を有する。厚さ４００μｍ、平均スルーホール直径２００μｍ、めっき表面銅厚さ１０μｍ～１３μｍの基板は、０．４８～０．７０の比を有する。厚さ８００μｍ、平均スルーホール直径２５０μｍ、めっき表面銅厚さ１０～１４μｍの基板は、０．６９～０．８５の比を有する。
好ましくは、ＡＲは、１．６：１～５：１、より好ましくは１．２：１～２．６：１であり、最も好ましくは、ＡＲは１．６：１～２：１である。
好ましくは、スルーホールのピッチは、２００～１０００μｍ、より好ましくは３００～１０００μｍ、最も好ましくは５００～１０００μｍである。
スルーホール内の銅層厚さ及びボイドの存在は、従来の方法を使用して測定することができる。銅層厚さ及びボイドの存在を測定するための従来の方法の例は、Ｘ線分析である。
好ましくは、銅電気めっき浴は、スルーホールを充填する電気めっき方法中に撹拌され、銅浴添加剤が基板の表面上にわたって及びスルーホール内に均一に析出されるように促す。任意の従来のめっき浴攪拌装置を使用することができる。好ましくは、浴攪拌は、４Ｌ／分～２４Ｌ／分、より好ましくは４Ｌ／分～１６Ｌ／分である。好ましくは、めっき温度は１５～３０℃、より好ましくは室温～３０℃の範囲である。
スルーホールを充填する前に、無電解銅が基板の表面及びスルーホールの壁に隣接するように、無電解銅層で基板をめっきすることが好ましい。従来の無電解銅めっき浴並びに従来の無電解めっき方法を使用して、銅層を析出させることができる。そのような無電解銅浴及び方法は、当技術分野及び文献において周知である。市販の無電解銅浴の例は、ＣＩＲＣＵＰＯＳＩＴ（商標）２５３無電解プロセスめっき形成及び方法（ＤｕＰｏｎｔ Ｅｌｅｃｔｒｏｎｉｃｓ＆Ｉｎｄｕｓｔｒｉａｌ，Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡから入手可能）である。好ましくは、無電解銅は、０．２５μｍ～６μｍ、より好ましくは０．２５μｍ～３μｍの厚さを有する。
基板は、好ましくは、熱硬化性樹脂、熱可塑性樹脂及びガラス繊維などの繊維を含むそれらの組み合わせ並びに前述の含浸実施形態を含む。
熱可塑性樹脂としては、アセタール樹脂、アクリル樹脂、例えばアクリル酸メチル、セルロース系樹脂、例えば酢酸エチル、セルロースプロピオネート、セルロースアセテートブチレート及びニトロセルロース、ポリエーテル、ナイロン、ポリエチレン、ポリスチレン、スチレンブレンド物、例えばアクリロニトリル－スチレンコポリマー及びアクリロニトリル－ブタジエン－スチレンコポリマー、ポリカーボネート、ポリクロロトリフルオロエチレン並びにビニルポリマー及びコポリマー、例えば酢酸ビニル、ビニルアルコール、ビニルブチラール、塩化ビニル、塩化ビニル－アセテートコポリマー、塩化ビニリデン及びビニルホルマールが挙げられるが、これらに限定されない。
熱硬化性樹脂としては、アリルフタレート、フラン、メラミン－ホルムアルデヒド、フェノール－ホルムアルデヒド及びフェノール－フルフラールコポリマー、単独で又はブタジエンアクリロニトリルコポリマー又はアクリロニトリル－ブタジエン－スチレンコポリマーと配合したもの、ポリアクリルエステル、シリコーン、尿素ホルムアルデヒド、エポキシ樹脂、アリル樹脂、グリセリルフタレート及びポリエステルが挙げられるが、これらに限定されない。
スルーホールを塞いで充填するために、従来の酸性銅電気めっき浴を使用することができる。銅イオン源に加えて、好ましくは、銅電気めっき浴は、１つ以上の光沢剤、レベラー及び抑制剤を含む。従来の光沢剤、レベラー、抑制剤が使用され得る。
銅イオン源としては、銅の水溶性のハライド、硝酸塩、酢酸塩、硫酸塩並びに他の有機及び無機の塩が挙げられるが、これらに限定されない。そのような銅塩の１つ以上の混合物を使用して銅イオンを提供することができる。例には、硫酸銅五水和物などの硫酸銅、塩化銅、硝酸銅、水酸化銅及びスルファミン酸銅が含まれる。従来の量の銅塩を組成物に使用し得る。銅塩は、５０ｇ／Ｌ～３５０ｇ／Ｌ、典型的には１００ｇ／Ｌ～２５０ｇ／Ｌの量で浴内に含まれる。
酸には、硫酸、塩酸、フッ化水素酸、リン酸、硝酸、スルファミン酸及びアルキルスルホン酸が含まれるが、これらに限定されない。そのような酸は、従来の量で含まれる。好ましくは、そのような酸は、酸銅浴内に２５ｇ／Ｌ～３５０ｇ／Ｌの量で含まれる。
光沢剤としては、３－メルカプト－プロピルスルホン酸及びそのナトリウム塩、２－メルカプト－エタンスルホン酸及びそのナトリウム塩並びにビススルホプロピルジスルフィド及びそのナトリウム塩、３－（ベンゾチアゾリル－２－チオ）－プロピルスルホン酸ナトリウム塩、３－メルカプトプロパン－１－スルホン酸ナトリウム塩、エチレンジチオジプロピルスルホン酸ナトリウム塩、ビス－（ｐ－スルホフェニル）－ジスルフィド二ナトリウム塩、ビス－（ω－スルホブチル）－ジスルフィド二ナトリウム塩、ビス－（ω－スルホヒドロキシプロピル）－ジスルフィド二ナトリウム塩、ビス－（ω－スルホプロピル）－ジスルフィド二ナトリウム塩、ビス－（ω－スルホプロピル）－スルフィド二ナトリウム塩、メチル－（ω－スルホプロピル）－ジスルフィドナトリウム塩、メチル－（ω－スルホプロピル）－トリスルフィド二ナトリウム塩、Ｏ－エチル－ジチオ炭酸－Ｓ－（ω－スルホプロピル）－エステル、カリウム塩チオグリコール酸、チオリン酸－Ｏ－エチル－ビス－（ω－スルホプロピル）－エステル二ナトリウム塩、チオリン酸－トリス（ω－スルホプロピル）－エステル三ナトリウム塩、Ｎ，Ｎ－ジメチルジチオカルバミン酸（３－スルホプロピル）エステル、ナトリウム塩、（Ｏ－エチルジチオカルボナト）－Ｓ－（３－スルホプロピル）－エステル、カリウム塩、３－［（アミノ－イミノメチル）－チオ］－１－プロパンスルホン酸並びに３－（２－ベンゾチアゾリルチオ）－１－プロパンスルホン酸、ナトリウム塩が挙げられるが、これらに限定されない。好ましくは、光沢剤は、ビススルホプロピルジスルフィド又はそのナトリウム塩である。好ましくは、光沢剤は、１ｐｐｂ～５００ｐｐｍ、好ましくは５０ｐｐｂ～１０ｐｐｍの量で含まれる。
従来のレベラーは、銅電気めっき浴で使用することができる。スルーホールを充填するための酸性銅電気めっき浴に含まれるレベラーは、好ましくは、複素環式芳香族化合物とエポキシ化合物との反応生成物である。レベラーとして使用される芳香族化合物とエポキシ化合物との好ましいコポリマーの例は、４－フェニルイミダゾール／イミダゾール／１，４－ブタンジオールジグリシジルエーテルコポリマーである。そのような化合物の合成は、（特許文献１）などの文献に開示されている。
酸性銅電気めっき浴に含まれ得る他の添加剤は、多くの場合、酸性銅電気めっき浴及び組成物に含まれる１つ以上の従来の化合物である。そのような従来の化合物としては、１つ以上の錯化剤、１つ以上の塩化物イオン源、機械的特性の調整、速度制御の提供、粒構造の微細化及び堆積応力の修正などの安定剤、緩衝剤、抑制剤及び担体が挙げられるが、これらに限定されない。それらは、当業者に周知の従来の量で酸性銅電気めっき浴に含まれ得る。
本発明の方法は、ボイドの数及びサイズを低減させ、スルーホールからボイドを排除することができるとともに、スルーホールを充填するために必要とされる総表面銅を低減させることができる。
以下の実施例は、本発明を更に例示するために含まれるが、その範囲を限定することを意図するものではない。
本発明の実施例１～４及び比較例５～７
複数のスルーホールを有する幅５ｃｍ、長さ１５ｃｍのＦＲ４／ガラス－エポキシクーポンは、Ｃｉｒｅｘｘによって提供された。各クーポンのスルーホールピッチは、１０００μｍであった。最初に、ＣＩＲＣＵＰＯＳＩＴ（商標）２５３無電解プロセスめっき形成及び方法（ＤｕＰｏｎｔ Ｅｌｅｃｔｒｏｎｉｃｓ＆Ｉｎｄｕｓｔｒｉａｌ，Ｍａｒｌｂｏｒｏｕｇｈ，ＭＡから入手可能）を用いて、クーポンの両側上及びスルーホールの壁上に無電解銅層を形成した。クーポン上の無電解銅層厚さは、約０．３μｍであった。クーポンを、ＤｕＰｏｎｔ Ｅｌｅｃｔｒｏｎｉｃｓ＆Ｉｎｄｕｓｔｒｉａｌ，Ｉｎｃ．から入手可能な銅洗浄剤ＬＰ２００及びＥＶＰ－２０９を用いて予備洗浄した。次いで、クーポンを、ｐＨを１未満とした、表１に示される配合の水系銅電気めっき浴を含む３２Ｌめっきタンク内に配置した。
クーポンを、ＤＲＰＰ（ダッチ逆パルスめっき）整流器に接続した。各クーポンの一方の面（Ａ面）を１つの整流器に接続し、各クーポンの第２の面（Ｂ面）を第２の整流器に接続して、クーポンの各面への電流印加を独立して制御することを可能にした。各３２Ｌめっきタンクには、２つのＤｅＮｏｒａ ＤＴ－４イリジウムでコーティングされたチタン不溶性アノード対電極が含まれていた。各電極を、電極に電圧を供給するために、２つの整流器のうちの１つに接続した。めっき浴は、エデュケータを使用して１６Ｌ／分で電気めっき中に攪拌した。電気めっきは、室温で行った。順－逆パルスめっき中に銅の剥離が発生する一方で、ＤＣめっき中にクーポン上及びスルーホールの壁上に銅の電気めっきが生じた。
スルーホール分析及び銅厚さを、Ｎｏｒｄｓｏｎ Ｄａｇｅ ＱＵＡＤＲＡ（商標）５ ２Ｄ Ｘ線検査システムを使用してＸ線分析によって測定した。部分銅ブリッジの測定値は、以下の式に基づいた。
０＜（Ｘ＋Ｙ）／２／Ｄ／２＜１ （ＩＩ）
ここで、パラメータＸ、Ｙ及びＤは、上記で定義されたものである。
実施例１（本発明）
厚さ２５０μｍで直径１００μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に部分ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝２．５であった。図１Ａは、本発明のめっき方法の第１のステップを示す。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから表２に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。図１Ａの破線の長方形は、順－逆パルスめっきシーケンスの一例を示す。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを、上記の表２と同じパラメータを有する約１秒間にわたってＤＣめっきから順－逆パルスめっきに変更した。Ａ面からＢ面への順－逆パルスめっきの位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約３μｍの銅層が析出し、一方でクーポンの他の半分上に約９μｍの銅層が析出するまで繰り返した。
Ｘ線分析を使用して、部分銅ブリッジ並びにスルーホール内の任意のボイドを測定した。全てのスルーホールは、部分ブリッジ形成を示した。３μｍの銅表面層を有するクーポンは、Ｄ／２＝５０μｍ及び（Ｘ＋Ｙ）／２＝１４μｍを有した。比＝０．２８であった。９μｍの銅表面層を有するクーポンは、Ｄ／２＝５０μｍ及び（Ｘ＋Ｙ）／２＝４０μｍを有した。比＝０．８０であった。スルーホール内にボイドは検出されなかった。スルーホールは、両端が開口しており、２つの側壁は銅でめっきされていた。部分銅ブリッジは、スルーホールの実質的に中心において形成され、部分ブリッジの各半分間にギャップ又は開口部があった。
クーポンのスルーホールを完全に充填するための電気めっきは、逆パルスめっきによって行った。図１Ｂは、パルスめっき波形を示す。以下の表３は、めっきパラメータを開示する。
パルスめっき逆転サイクルを、全てのクーポン上の表面銅厚さが約４０μｍに達するまで繰り返した。Ｘ線分析によってボイドに対してスルーホールを検査した。全てのスルーホールが充填されているように見え、ボイドは観察されなかった。
実施例２（本発明）
厚さ２５０μｍで直径１５０μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に部分ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝１．７であった。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから実施例１の表２に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを、上記の実施例１の表２と同じパラメータを有する約１秒間にわたってＤＣめっきから順－逆パルスめっきに変更した。Ａ面からＢ面への順－逆パルスめっきの位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約７μｍの銅層が析出し、一方でクーポンの他の半分上に約９μｍの銅層が析出するまで繰り返した。
Ｘ線分析を使用して、部分銅ブリッジ並びにスルーホール内の任意のボイドを測定した。全てのスルーホールは、部分ブリッジ形成を示した。７μｍの銅表面層を有するクーポンは、Ｄ／２＝７５μｍ及び（Ｘ＋Ｙ）／２＝３６μｍを有した。比＝０．４８であった。９μｍの銅表面層を有するクーポンは、Ｄ／２＝７５μｍ及び（Ｘ＋Ｙ）／２＝６０μｍであった。比＝０．８０であった。スルーホール内にボイドは検出されなかった。スルーホールは、両端が開口しており、２つの側壁は銅でめっきされていた。部分銅ブリッジは、スルーホールの実質的に中心において形成され、部分ブリッジの各半分間にギャップ又は開口部があった。
クーポンのスルーホールを完全に充填するための電気めっきは、逆パルスめっきによって行った。上記の実施例１の表３は、めっきパラメータを開示する。パルスめっき逆転サイクルを、全てのクーポン上の表面銅厚さが約４０μｍに達するまで繰り返した。Ｘ線分析によってボイドに対してスルーホールを検査した。全てのスルーホールが充填されているように見え、ボイドは観察されなかった。
実施例３（本発明）
厚さ４００μｍで直径２００μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に部分ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝２であった。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから実施例１の表２に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを、上記の実施例１の表２と同じパラメータを有する約１秒間にわたってＤＣめっきから順－逆パルスめっきに変更した。Ａ面からＢ面への順－逆パルスめっきの位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約１０μｍの銅層が析出し、一方でクーポンの他の半分上に約１３μｍの銅層が析出するまで繰り返した。
Ｘ線分析を使用して、部分銅ブリッジ並びにスルーホール内の任意のボイドを測定した。全てのスルーホールは、部分ブリッジ形成を示した。３μｍの銅表面層を有するクーポンは、Ｄ／２＝１００μｍ及び（Ｘ＋Ｙ）／２＝４８μｍを有した。比＝０．４８であった。１３μｍの銅表面層を有するクーポンは、Ｄ／２＝２００μｍ及び（Ｘ＋Ｙ）／２＝７０μｍを有した。比＝０．７０であった。スルーホール内にボイドは検出されなかった。スルーホールは、両端が開口しており、２つの側壁は銅でめっきされていた。部分銅ブリッジは、スルーホールの実質的に中心において形成され、部分ブリッジの各半分間にギャップ又は開口部があった。
クーポンのスルーホールを完全に充填するための電気めっきは、逆パルスめっきによって行った。上記の実施例１の表３は、めっきパラメータを開示する。パルスめっき逆転サイクルを、全てのクーポン上の表面銅厚さが約４０μｍに達するまで繰り返した。Ｘ線分析によってボイドに対してスルーホールを検査した。全てのスルーホールが充填されているように見え、ボイドは観察されなかった。
実施例４（本発明）
厚さ８００μｍで直径２５０μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に部分ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝３．２であった。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから実施例１の表２に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを、上記の実施例１の表２と同じパラメータを有する約１秒間にわたってＤＣめっきから順－逆パルスめっきに変更した。Ａ面からＢ面への順－逆パルスめっきの位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約１０μｍの銅層が析出し、一方でクーポンの他の半分上に約１４μｍの銅層が析出するまで繰り返した。
Ｘ線分析を使用して、部分銅ブリッジ並びにスルーホール内の任意のボイドを測定した。全てのスルーホールは、部分ブリッジ形成を示した。１０μｍの銅表面層を有するクーポンは、Ｄ／２＝１２５μｍ及び（Ｘ＋Ｙ）／２＝８７μｍを有した。比＝０．７０であった。１４μｍの銅表面層を有するクーポンは、Ｄ／２＝１２５μｍ及び（Ｘ＋Ｙ）／２＝１０７μｍを有した。比＝０．８６であった。スルーホール内にボイドは検出されなかった。スルーホールは、両端が開口しており、２つの側壁は銅でめっきされていた。部分銅ブリッジは、スルーホールの実質的に中心において形成され、部分ブリッジの各半分間にギャップ又は開口部があった。
クーポンのスルーホールを完全に充填するための電気めっきは、逆パルスめっきによって行った。上記の実施例１の表３は、めっきパラメータを開示する。パルスめっき逆転サイクルを、全てのクーポン上の表面銅厚さが約４０μｍに達するまで繰り返した。Ｘ線分析によってボイドに対してスルーホールを検査した。全てのスルーホールが充填されているように見え、ボイドは観察されなかった。
実施例５（比較例）
厚さ２５０μｍで直径１００μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に完全ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝２．５であった。図１Ａは、本発明のめっき方法の第１のステップを示す。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから表４に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを、上記の表４と同じパラメータを有する約１秒間にわたってＤＣめっきから順－逆パルスめっきに変更した。Ａ面からＢ面への順－逆パルスめっきの位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約１１μｍの銅層が析出するまで繰り返した。
スルーホール内に完全ブリッジが形成されているかどうかを判定するために、Ｘ線分析によってクーポンを分析した。全てのスルーホールは、完全ブリッジ形成を示した。図４は、完全銅ブリッジを有するスルーホールの断面を示す。スルーホールは、両端が開口して２つのビアを形成しており、２つの側壁は銅でめっきされていた。銅ブリッジは、実質的にスルーホールの中心に形成されていた。ブリッジ比は、１であった。スルーホール内にボイドは検出されなかった。
スルーホールを完全に充填するための電解めっきは、ＤＣめっきによって行った。図５は、ＤＣ波形を示す。電流密度１．５ＡＳＤで１００秒間のＤＣめっきを行い、基板のＡ面及びＢ面上に約４０μｍの最終的な銅厚を析出させた。クーポンは、スルーホールの銅充填及びボイドを検査した。スルーホールは銅で充填されていたが、スルーホール内には実質的なボイドが観察された。
実施例６（比較例）
厚さ２５０μｍで直径１５０μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に完全ブリッジを形成した後、完全スルーホールに充填した。ＡＲ＝１．７であった。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから実施例５の表４に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを順－逆パルスめっきに約１秒にわたって変更した。Ａ面の順－逆パルスめっきのＢ面に対する位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約１０μｍの銅層が析出するまで繰り返した。
Ｘ線分析は、スルーホールのブリッジを判定するために使用した。全てのスルーホールは、完全ブリッジ形成を示した。ブリッジ比は、１であった。スルーホール内にボイドは検出されなかった。
スルーホールを完全に充填するための電気めっきは、ＤＣめっきによって行った。電流密度１．５ＡＳＤで１００秒間のＤＣめっきを行い、基板のＡ面及びＢ面上に約４０μｍの最終的な銅厚を析出させた。クーポンは、スルーホールの銅充填及びボイドを検査した。スルーホールは銅で充填されていたが、スルーホール内には実質的なボイドが観察された。
実施例７（比較例）
厚さ４００μｍで直径２００μｍの複数のスルーホールを有するＦＲ４／ガラス－エポキシクーポンを銅めっきして、スルーホール内に完全ブリッジを形成した後、完全スルーホールにより充填した。ＡＲ＝２であった。各クーポンのＡ面及びＢ面にわたるＤＣ電流を可能にするために、整流器によって生成された電圧を印加して、各クーポンの両面を同時に分極した。ＤＣ電流は、１．５ＡＳＤに設定された。ＤＣ電流を各クーポンのＡ面に約１３秒、Ｂ面に約６秒印加した後、Ｂ面用の整流器をＤＣめっきから上記の実施例５の表４に開示されるパラメータを有する順－逆パルスめっきシーケンスに切り替えた。
約１秒の期間後、Ｂ面上の順－逆パルスめっきシーケンスをＤＣめっきに戻るように変更した。約１３秒後、Ａ面上のＤＣめっきを順－逆パルスめっきに約１秒にわたって変更した。Ａ面の順－逆パルスめっきのＢ面に対する位相シフトオフセットは、１８０°であった。
ＤＣ電流に続く、クーポンのＡ面及びＢ面の１８０°の位相オフセットを有する順－逆パルスめっきの前述の電気めっきサイクルを、クーポンの半分のＡ面及びＢ面の表面上に約１５μｍの銅層が析出するまで繰り返した。
Ｘ線分析は、スルーホールのブリッジを判定するために使用した。全てのスルーホールは、完全ブリッジ形成を示した。ブリッジ比は、１であった。ボイドは、全く観察されなかった。
スルーホールを完全に充填するための電気めっきは、ＤＣめっきによって行った。電流密度１．５ＡＳＤで１００秒間のＤＣめっきを行い、基板のＡ面及びＢ面上に約４０μｍの最終的な銅厚を析出させた。クーポンは、スルーホールの銅充填及びボイドを検査した。スルーホールには銅が充填されていた。いくつかのボイドが観察された。
１０ スルーホール
１２ 基板
１４ 銅
１６ 壁
１８ 銅
２０ 部分ブリッジ
２２ ギャップ
２４Ａ 開口部
２４Ｂ 開口部
３０ スルーホール
３２ 基板
３４ 銅層
３６ 部分銅ブリッジ
３８ ギャップ
４０ 開口端部
５０ スルーホール
５２ 基板
５４ 銅層
５６ 完全銅ブリッジ
５８ ビア
６０ ビア

Claims (8)

  1. 方法であって、
    ａ）複数のスルーホールを有する第１の面及び第２の面を含む基板を提供することと、
    ｂ）前記基板を銅めっき浴に浸すことと、
    ｃ）同時に、整流器を用いて前記基板の前記第１の面を分極し、且つ前記整流器を用いて前記基板の前記第２の面を分極して、前記基板の前記第１の面及び前記第２の面上に電流を発生させることと、
    ｄ）前記基板の前記第１の面及び前記第２の面上にＤＣ電流を印加し、その後、前記基板の前記第１の面上に第１のパルス列を印加し、且つ前記基板の前記第２の面上に第２のパルス列を印加することを含む、めっきサイクルを前記基板の前記第１の面及び前記第２の面に同時に適用することにより、前記複数のスルーホール内に部分銅ブリッジをめっきすることであって、前記第１のパルス列と前記第２のパルス列とは、１８０°だけオフセットされる、めっきすることと、その後、
    ｅ）パルスめっき逆電流を前記基板に印加することにより、前記スルーホールを銅で充填することと
    を含む方法。
  2. 前記基板の前記第１の面及び前記第２の面上のＤＣ電流密度は、０．５ＡＳＤ～１０ＡＳＤの範囲である、請求項１に記載の方法。
  3. 前記基板の前記第１の面上の前記パルス列及び前記第２の面上の前記パルス列は、０．５ＡＳＤ～１０ＡＳＤの順電流密度及び－１．５ＡＳＤ～－３０ＡＳＤの逆電流密度を有する、請求項１に記載の方法。
  4. 前記パルスめっき逆電流は、０．５ＡＳＤ～１０ＡＳＤの順電流密度及び－０．１５ＡＳＤ～－２．５ＡＳＤの逆電流密度を有する、請求項１に記載の方法。
  5. 前記基板は、１５０～８００μｍの厚さを有する、請求項１に記載の方法。
  6. 前記複数のスルーホールは、１００～３００μｍの平均直径を有する、請求項１に記載の方法。
  7. 前記部分ブリッジは、０よりも大きいが、１よりも小さい部分ブリッジ比を有する、請求項１に記載の方法。
  8. 前記基板は、１．６：１～５：１のアスペクト比を有する、請求項１に記載の方法。
JP2023027446A 2022-03-04 2023-02-24 ボイドを低減するためにスルーホールを充填する方法 Pending JP2023129317A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263316517P 2022-03-04 2022-03-04
US63/316,517 2022-03-04

Publications (1)

Publication Number Publication Date
JP2023129317A true JP2023129317A (ja) 2023-09-14

Family

ID=85382761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023027446A Pending JP2023129317A (ja) 2022-03-04 2023-02-24 ボイドを低減するためにスルーホールを充填する方法

Country Status (6)

Country Link
US (1) US20230279577A1 (ja)
EP (1) EP4239109A1 (ja)
JP (1) JP2023129317A (ja)
KR (1) KR20230131124A (ja)
CN (1) CN116695200A (ja)
TW (1) TW202336274A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
US20110220512A1 (en) 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Also Published As

Publication number Publication date
KR20230131124A (ko) 2023-09-12
CN116695200A (zh) 2023-09-05
US20230279577A1 (en) 2023-09-07
EP4239109A1 (en) 2023-09-06
TW202336274A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
KR101729622B1 (ko) 쓰루홀 충전
KR20170095731A (ko) 보이드 및 다른 결함을 감소시키기 위해 스루홀을 충진하는 방법
US20010023830A1 (en) Electrolytic plating method and device for a wiring board
JP2014177704A (ja) スルーホールのフィリング方法
JP2007169700A (ja) 不溶性陽極を用いる電解銅めっき方法
KR101959750B1 (ko) 보이드 및 다른 결함을 감소시키기 위해 스루홀을 충진하는 방법
KR102315943B1 (ko) 금 함유 층 전착용 조성물, 이의 용도 및 방법
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
JP3124523B2 (ja) 銅メッキ方法
KR20180110102A (ko) 용해성 구리 양극, 전해 구리 도금 장치, 전해 구리 도금 방법 및 산성 전해 구리 도금액의 보존 방법
JP2023129317A (ja) ボイドを低減するためにスルーホールを充填する方法
US20240271307A1 (en) Complex waveform for electrolytic plating
JP5636633B2 (ja) Ｐｒパルス電解銅めっき用添加剤及びｐｒパルス電解めっき用銅めっき液
JP2014221946A (ja) Ｐｒパルス電解銅めっき用添加剤及びｐｒパルス電解めっき用銅めっき液
TWI640660B (zh) 電解銅鍍敷溶液
US20240224432A1 (en) Single Step Electrolytic Method of Filling Through-Holes in Printed Circuit Boards and Other Substrates
EP2607523B1 (en) Method of copper electroplating
EP2610370B1 (en) Copper electroplating solution and method of copper electroplating
JPH05235512A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230609

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230615

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241001