JP2023123109A - package - Google Patents
package Download PDFInfo
- Publication number
- JP2023123109A JP2023123109A JP2022026990A JP2022026990A JP2023123109A JP 2023123109 A JP2023123109 A JP 2023123109A JP 2022026990 A JP2022026990 A JP 2022026990A JP 2022026990 A JP2022026990 A JP 2022026990A JP 2023123109 A JP2023123109 A JP 2023123109A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electrode
- ceramic
- frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000000919 ceramic Substances 0.000 claims abstract description 114
- 230000035515 penetration Effects 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 26
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 35
- 238000012545 processing Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 238000010304 firing Methods 0.000 description 12
- 238000005219 brazing Methods 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 239000002003 electrode paste Substances 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、パッケージに関し、特に、蓋体が取り付けられることによって電子部品を気密に封止するためのキャビティが設けられたパッケージに関するものである。 TECHNICAL FIELD The present invention relates to a package, and more particularly to a package provided with a cavity for hermetically sealing an electronic component by attaching a lid.
セラミックグリーンシートを用いて製造されるセラミック部品として、水晶振動子用のパッケージが知られている。一般的な水晶振動子は、水晶ブランクと、水晶ブランクが収められるキャビティを有するパッケージと、キャビティを封止するための蓋とを有している。パッケージは、キャビティの底面をなす基板部と、キャビティを囲む枠部と、この枠部上に設けられたメタライズ層とを有している。メタライズ層に蓋が接合材(典型的には、ろう材)を用いて接合される。 A package for a crystal oscillator is known as a ceramic component manufactured using a ceramic green sheet. A typical crystal oscillator has a crystal blank, a package having a cavity in which the crystal blank is housed, and a lid for sealing the cavity. The package has a substrate forming the bottom surface of the cavity, a frame surrounding the cavity, and a metallized layer provided on the frame. A lid is bonded to the metallized layer using a bonding material (typically a brazing material).
パッケージを用いたモジュール、例えば上記のような水晶振動子、の使用中、メタライズ層の電位は、ノイズ防止のような目的で適切に管理される必要がある場合が多く、典型的には接地電位とされる。この目的で、メタライズ層は、例えば、接地電位用の電極パッドに電気的に短絡されている。このための電気的経路は、典型的には、枠部を貫通するビア電極を介して確保される。具体的には、接地電位用の電極パッドに電気的に接続された配線部と、メタライズ層とが、枠部に埋め込まれたビア電極によって互いに接続される。 During the use of packaged modules, such as crystal oscillators as described above, the potential of the metallization layer often needs to be properly controlled for purposes such as noise prevention, typically ground potential It is said that For this purpose, the metallization layer is electrically shorted, for example, to an electrode pad for ground potential. An electrical path for this purpose is typically secured through a via electrode penetrating the frame. Specifically, the wiring portion electrically connected to the electrode pad for ground potential and the metallized layer are connected to each other by via electrodes embedded in the frame portion.
しかしながら、パッケージの小型化の進展にともなって枠部の材料幅(枠部の内壁面と外壁面との間の寸法)が小さくなってきており、これに対応した微細なビア電極を形成することが困難となってきている。具体的には、微細なビア電極が配置されるための微細なビア孔を、焼成されることによって枠部となるグリーンシートに形成することが、困難となってきている。 However, with the progress of miniaturization of packages, the material width of the frame (the dimension between the inner wall surface and the outer wall surface of the frame) is becoming smaller. is becoming more difficult. Specifically, it has become difficult to form fine via holes for arranging fine via electrodes in a green sheet that becomes a frame portion when fired.
ビア孔の典型的な形成方法として、ピン形状を有する金型が用いられる場合、ビア孔を微細化するためにピン形状を微細化すると、ピンの機械的強度が不足しやすい。よって、金型加工では、ビア孔が微細になるにつれて、量産における加工効率を確保することが難しくなってきている。 When a pin-shaped mold is used as a typical method for forming a via hole, if the pin shape is made finer to make the via hole finer, the mechanical strength of the pin tends to be insufficient. Therefore, in mold processing, as via holes become finer, it becomes more difficult to ensure processing efficiency in mass production.
そこで、例えば特開2007-27592号公報(特許文献1)に開示された技術によれば、ビア電極に代わって、枠部の内壁面上に、略三日月状の形状を有するキャスタレーション電極が設けられている。しかしながら、上記公報の技術のようにビア電極に代わってキャスタレーション電極がキャビティの側壁に設けられている場合、ろう材を用いての蓋の接合工程において、ろう材がキャビティ中へキャスタレーション電極に沿って流れ込みやすい。流れ込んだろう材と水晶ブランクとが接触することによって、水晶振動子の性能に悪影響が生じることがある。なお、ろう材の流れ込みによる機械的特性への悪影響は、パッケージに実装される素子が水晶ブランクの場合に特に懸念されるが、水晶ブランクに限らず他の圧電素子の場合にも生じることがある。さらに、圧電素子に限らず他の電子部品にとっても、例えば意図しない短絡のような、電気的特性への悪影響が懸念される。 Therefore, for example, according to the technique disclosed in Japanese Patent Laying-Open No. 2007-27592 (Patent Document 1), a castellation electrode having a substantially crescent shape is provided on the inner wall surface of the frame instead of the via electrode. It is However, when the castellation electrodes are provided on the side wall of the cavity instead of the via electrodes as in the technique of the above-mentioned publication, the brazing material is introduced into the cavity to the castellation electrodes in the step of joining the lid using the brazing material. Easy to flow along. Contact between the flowed braze material and the crystal blank can adversely affect the performance of the crystal unit. Adverse effects on mechanical properties due to the inflow of the brazing material are of particular concern when the element mounted in the package is a crystal blank, but it can occur not only in crystal blanks but also in the case of other piezoelectric elements. . Furthermore, not only piezoelectric elements but also other electronic components may be adversely affected by electrical characteristics such as unintended short circuits.
一方、特開2009-234074号公報(特許文献2)は、ビア孔としての微小な貫通孔を、セラミックグリーンシートに、レーザー加工技術によって形成する方法が開示されている。具体的には、厚みが250μm以下のセラミックグリーンシートに、直径30μm乃至50μmの貫通孔が、紫外線レーザーを用いて形成される。このようなレーザー加工が、前述した金型加工に代わって用いられることによって、小型パッケージの量産におけるビア孔の加工効率を確保することができる。 On the other hand, Japanese Patent Application Laid-Open No. 2009-234074 (Patent Document 2) discloses a method of forming minute through holes as via holes in a ceramic green sheet by laser processing technology. Specifically, a through-hole having a diameter of 30 μm to 50 μm is formed in a ceramic green sheet having a thickness of 250 μm or less using an ultraviolet laser. By using such laser processing in place of the metal mold processing described above, it is possible to ensure the processing efficiency of via holes in mass production of small packages.
上記のようにレーザー加工を用いることによって、貫通孔(ビア孔)を十分な加工効率で形成することができる。しかしながら、本発明者らの検討によると、上記のように、パッケージの小型化の進展にともなって枠部の材料幅が小さくなるほど、パッケージの製造中または使用中に生じる応力に起因してビア孔からクラックが発生してしまう懸念が大きい。 By using laser processing as described above, through holes (via holes) can be formed with sufficient processing efficiency. However, according to the studies of the present inventors, as described above, the smaller the material width of the frame along with the progress of miniaturization of the package, the more the stress generated during the manufacture or use of the package will cause the via hole to become more difficult. There is a great concern that cracks will occur from the
本発明は以上のような課題を解決するためになされたものであり、その目的は、パッケージの製造中または使用中に生じる応力に起因してビア孔からクラックが発生することを抑制することができるパッケージを提供することである。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to suppress the occurrence of cracks in via holes due to stress generated during package manufacture or use. to provide a package that can
一の態様に従うパッケージには、蓋体が取り付けられることによって電子部品を気密に封止するためのキャビティが設けられている。前記パッケージは、セラミック基板部と、基板配線部と、セラミック枠部と、メタライズ層と、ビア電極と、を備えている。前記基板配線部は前記セラミック基板部に設けられている。前記セラミック枠部は、第1面と、前記第1面と反対であって、前記基板配線部が設けられた前記セラミック基板部上に配置された第2面と、を有しており、前記キャビティを囲んでいる。前記メタライズ層は前記セラミック枠部の前記第1面上に設けられている。前記ビア電極は、前記メタライズ層と前記基板配線部とを互いに接続しており、ビア孔中に配置されている。前記ビア孔は、枠貫通部と、配線貫通部と、突出部と、を有している。前記枠貫通部は、前記セラミック枠部を貫通しており、前記ビア電極で充填されている。前記配線貫通部は、前記枠貫通部から延びて前記基板配線部を貫通しており、前記ビア電極で充填されている。前記突出部は、前記配線貫通部から前記セラミック基板部中に突出している。 A package according to one aspect is provided with a cavity for hermetically sealing an electronic component by attaching a lid. The package includes a ceramic substrate portion, a substrate wiring portion, a ceramic frame portion, a metallized layer, and via electrodes. The substrate wiring portion is provided on the ceramic substrate portion. The ceramic frame portion has a first surface and a second surface opposite to the first surface and disposed on the ceramic substrate portion provided with the substrate wiring portion, and surrounds the cavity. The metallized layer is provided on the first surface of the ceramic frame. The via electrode connects the metallized layer and the substrate wiring portion to each other, and is arranged in the via hole. The via hole has a frame penetrating portion, a wire penetrating portion, and a projecting portion. The frame penetrating portion penetrates the ceramic frame portion and is filled with the via electrode. The wiring through portion extends from the frame through portion and penetrates the substrate wiring portion, and is filled with the via electrode. The protruding portion protrudes into the ceramic substrate portion from the wiring through portion.
上記一の態様によれば、前記ビア孔は、前記セラミック基板部中に突出する前記突出部を有している。これにより、前記ビア孔内に配置される前記ビア電極は、前記基板配線部上に底面を有さず、よって前記基板配線部上に角部を有しない。よって、前記パッケージの製造のための焼成工程における前記ビア電極と前記セラミック基板部との間での焼結収縮率の違い、および、前記パッケージの使用中における前記ビア電極と前記セラミック基板部との熱膨張係数の違い、の少なくともいずれかに起因しての応力が前記角部へ集中する現象が避けられる。よって、応力集中に起因してのクラックの発生を防止することができる。 According to the above aspect, the via hole has the projecting portion projecting into the ceramic substrate portion. Accordingly, the via electrode arranged in the via hole does not have a bottom surface on the substrate wiring portion, and thus does not have a corner portion on the substrate wiring portion. Therefore, there is a difference in sintering shrinkage between the via electrode and the ceramic substrate during the firing process for manufacturing the package, and a difference in sintering shrinkage between the via electrode and the ceramic substrate during use of the package. A phenomenon in which stress is concentrated on the corner due to at least one of the difference in coefficient of thermal expansion is avoided. Therefore, it is possible to prevent cracks from occurring due to stress concentration.
前記ビア孔の前記突出部はテーパー状であってよい。この場合、前記突出部の近傍での応力を抑えることができる。 The protrusion of the via hole may be tapered. In this case, the stress in the vicinity of the protrusion can be suppressed.
前記ビア孔の前記突出部は、前記セラミック基板部に設けられた止まり穴であってよい。これにより、前記ビア孔の深さを抑制することができる。よって、前記ビア孔に起因しての前記セラミック基板部の機械的強度の低下を抑制することができる。 The projecting portion of the via hole may be a blind hole provided in the ceramic substrate portion. Thereby, the depth of the via hole can be suppressed. Therefore, it is possible to suppress deterioration of the mechanical strength of the ceramic substrate due to the via holes.
前記セラミック枠部は、200μm以下の最小幅を有していてよい。このようにセラミック枠部が微細な寸法を有する場合、特にクラックが発生しやすい。上記一の態様によれば、このようなクラックの発生を防止することができる。 The ceramic frame may have a minimum width of 200 μm or less. Cracks are particularly likely to occur when the ceramic frame has such fine dimensions. According to the above aspect, the occurrence of such cracks can be prevented.
前記ビア電極は50μm以下の直径を有している。このようにビア電極が微細であることによって、セラミック枠部の幅が微細であることが許容される。このようにセラミック枠部が微細な寸法を有する場合、特にクラックが発生しやすい。上記一の態様によれば、このようなクラックの発生を防止することができる。 The via electrode has a diameter of 50 μm or less. Such fine via electrodes allow the width of the ceramic frame to be fine. Cracks are particularly likely to occur when the ceramic frame has such fine dimensions. According to the above aspect, the occurrence of such cracks can be prevented.
前記パッケージは、前記電子部品としての水晶ブランクが実装されることになる電極パッドをさらに備えていてよい。水晶ブランクが実装されるパッケージは、微細な設計寸法を有することが多い。その場合、特にクラックが発生しやすい。上記一の態様によれば、このようなクラックの発生を防止することができる。 The package may further include electrode pads on which the crystal blank as the electronic component is to be mounted. Packages in which crystal blanks are mounted often have fine design dimensions. In that case, cracks are particularly likely to occur. According to the above aspect, the occurrence of such cracks can be prevented.
前記ビア孔の前記突出部は、前記ビア電極によって少なくとも部分的に充填されていてよい。これにより、前記ビア孔のうち前記突出部よりも浅く位置する部分である前記配線貫通部が、前記ビア電極によって、より確実に充填される。よって、前記ビア電極を前記基板配線部へ、より確実に電気的に接続することができる。 The protrusion of the via hole may be at least partially filled with the via electrode. As a result, the wiring penetrating portion, which is a portion of the via hole located shallower than the projecting portion, is more reliably filled with the via electrode. Therefore, the via electrode can be electrically connected to the substrate wiring portion more reliably.
前記ビア孔の前記突出部は、前記突出部が空隙を有するように、前記ビア電極によって部分的に充填されていてよい。この空隙によって、応力を、より緩和することができる。 The protrusion of the via hole may be partially filled with the via electrode such that the protrusion has a void. This void allows stress to be more relaxed.
前記ビア電極は、前記ビア孔の前記突出部に接する底面を有していてよく、前記ビア電極の前記底面は凸状の曲面であってよい。この場合、前記ビア電極の前記底面は、角張った部分を有しない。これにより、このような角張った部分への応力集中が避けられる。よって、当該応力集中に起因してのクラックの発生を避けることができる。 The via electrode may have a bottom surface in contact with the projecting portion of the via hole, and the bottom surface of the via electrode may be a convex curved surface. In this case, the bottom surface of the via electrode does not have an angular portion. This avoids stress concentration on such angular portions. Therefore, the occurrence of cracks due to the stress concentration can be avoided.
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。 Objects, features, aspects and advantages of the present invention will become more apparent with the following detailed description and accompanying drawings.
以下、図面に基づいて本発明の実施の形態について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below based on the drawings.
<実施の形態1>
図1は、本実施の形態1におけるモジュールとしての水晶振動子900の構成を概略的に示す平面図である。図2は、図1の線II-IIに沿う概略的な断面図である。図3は、水晶振動子900(図1)の製造方法における、水晶ブランク890(電子部品)が実装された直後の構成を概略的に示す平面図である。図4は、図3の線IV-IVに沿う概略的な断面図である。
<Embodiment 1>
FIG. 1 is a plan view schematically showing the configuration of a
水晶振動子900は、パッケージ701と、水晶ブランク890と、ろう材960と、蓋体980とを有している。パッケージ701には、蓋体980が取り付けられることによって水晶ブランク890(電子部品)を気密に封止するためのキャビティCVが設けられている。水晶ブランク890は、キャビティCV内に収められており、パッケージ701の素子電極パッド211および素子電極パッド212の上に実装されている。蓋体980は、ろう材960によってパッケージ701のメタライズ層600に接合されており、これによりキャビティCVが封止されている。ろう材960は、典型的には、金を含む合金からなることが好ましく、例えば、金およびスズを含む合金、言い換えればAu-Sn系合金、からなる。蓋体980は、金属からなり、例えば、鉄およびニッケルを含む合金からなる。なお本明細書において、合金は金属の一種とみなす。
A
メタライズ層600は、例えば、モリブデンおよびタングステンの少なくともいずれかを含む金属からなる。メタライズ層600の表面(ろう材960に面する面)には、めっき層が設けられていてよく、典型的には金めっき層が設けられている。また金めっき層の下地としてニッケルめっき層が設けられていてよい。パッケージ701のセラミック枠部120の枠上面SF1上に直接設けられたメタライズ層600と、蓋体980との間は、ろう材960のみによって接合されていてよい。
図5は、パッケージ701の構成を概略的に示す平面図である。図6は、図5の線VI-VIに沿う概略的な断面図である。パッケージ701は、セラミック部100と、素子電極パッド211と、素子電極パッド212と、パッケージ電極パッド301~304とを含む。
FIG. 5 is a plan view schematically showing the configuration of
セラミック部100は、セラミックからなり、好ましくは酸化物を主成分として有しており、より好ましくはアルミナを主成分として有しており、例えば実質的にアルミナからなる。セラミック部100は、セラミック基板部110と、セラミック基板部110上でキャビティCVを囲むセラミック枠部120と、を含む。セラミック基板部110の材料と、セラミック枠部120の材料とは、同じであってよい。セラミック枠部120は厚み方向(図6における縦方向)においてセラミック基板部110に積層されている。これにより、セラミック枠部120は、セラミック基板部110上に配置されており、キャビティCVを囲んでいる。セラミック枠部120は、枠上面SF1(第1面)と、枠下面SF2(厚み方向において第1面と反対の第2面)とを有している。またセラミック枠部120は、枠上面SF1と枠下面SF2とを互いにつなぐ内壁面を有しており、当該内壁面はキャビティCVの側壁である。セラミック基板部110は基板上面SF3(第3面)を有している。基板上面SF3は、セラミック枠部120の枠下面SF2を支持する支持面部分SF3Sと、キャビティCVに面するキャビティ面部分SF3Cとを有している。キャビティ面部分SF3CはキャビティCVの底面をなしている。
The
またパッケージ701は、セラミック枠部120の枠上面SF1上に、蓋体980(図1および図2)が接合されることになるメタライズ層600を有している。またパッケージ701は、セラミック部100に設けられた、電気的配線のための構成を、以下に記すように含む。
The
素子電極パッド211および素子電極パッド212(図5)はキャビティCVに面してセラミック部100(図6)に配置されている。具体的には、素子電極パッド211および素子電極パッド212は、セラミック基板部110(図6)の基板上面SF3のキャビティ面部分SF3C上に配置されている。素子電極パッド211,212には、電子部品としての水晶ブランク890(図3および図4)が実装されることになる。パッケージ電極パッド301~304(図5)はキャビティCV外においてセラミック部100(図6)に配置されている。具体的には、パッケージ電極パッド301~304は、セラミック基板部110(図6)の下面(基板上面SF3とは反対の面)上に配置されている。
中継電極220(図5)は、セラミック基板部110(図6)の基板上面SF3上に設けられている。中継電極220は、少なくとも部分的に支持面部分SF3S(図6)上に配置されている。よって、中継電極220(図5)は、少なくとも部分的にセラミック枠部120に覆われている。中継電極220はさらに、セラミック枠部120には覆われずにキャビティCVの底面に配置された部分を有していてよい。言い換えれば、中継電極220はセラミック枠部120に部分的にのみ覆われていてよい。
The relay electrode 220 (FIG. 5) is provided on the substrate upper surface SF3 of the ceramic substrate portion 110 (FIG. 6). The
図7は、図5におけるメタライズ層600とセラミック枠部120とビア電極510(図9参照)と、の図示を省略した平面図である。図8は、図7におけるセラミック基板部110および基板ビア電極411~414を、パッケージ電極パッド301~304を破線で示しつつ、概略的に示す平面図である。
FIG. 7 is a plan view in which illustration of the metallized
セラミック部100のセラミック基板部110にはその上面近傍において配線層401~403が埋め込まれている。配線層401は素子電極パッド211に接触しており、配線層402は素子電極パッド212に接触しており、配線層403は中継電極220に接触している。これらの接触を阻害しない範囲で配線層401~403は、セラミック基板部110の一部としての絶縁膜110i(図10参照)に被覆されていてよく、特に素子電極パッド211と配線層403との間は、絶縁膜110iによって絶縁されている。配線層403および中継電極220によって基板配線部200が構成されている。基板配線部200は、パッケージ701の一部であり、セラミック基板部110に設けられている。基板配線部200の厚みは、例えば、5μm以上20μm以下である。
Wiring layers 401 to 403 are embedded in the vicinity of the upper surface of the
パッケージ701は、セラミック基板部110中に埋め込まれた基板ビア電極411~414を有している。基板ビア電極411は配線層402とパッケージ電極パッド301とを互いに接続している。基板ビア電極412は配線層403とパッケージ電極パッド302とを互いに接続している。基板ビア電極413は配線層401とパッケージ電極パッド303とを互いに接続している。基板ビア電極414は配線層403とパッケージ電極パッド304とを互いに接続している。
The
以上の構成から、素子電極パッド211はパッケージ電極パッド303に電気的に接続されており、素子電極パッド212はパッケージ電極パッド301に電気的に接続されており、中継電極220はパッケージ電極パッド302およびパッケージ電極パッド304に電気的に接続されている。
From the above configuration, the
図9は、図5におけるメタライズ層600の図示を省略した平面図である。図10は、図5および図7~図9の各々の線X-Xに沿う概略的な部分断面図である。図11は、図10の一部拡大図である。
FIG. 9 is a plan view in which illustration of the
図9を参照して、セラミック枠部120の最小幅、すなわちセラミック枠部120の内壁面EI(キャビティCVに面する面)と外壁面EO(内壁面EIと反対の面)との間の最小寸法は、200μm以下であってよく、典型的には20μm以上110μm以下である。
Referring to FIG. 9, the minimum width of
前述したように、配線層403および中継電極220によって、セラミック基板部110の基板上面SF3上に基板配線部200が構成されている。また、前述したようにセラミック基板部110がその一部として絶縁膜110i(図10)を有している。基板配線部200が設けられたセラミック基板部110上に、セラミック枠部120の枠下面SF2(図10)が配置されている。
As described above, the
なお変形例として、絶縁膜110iはパッケージの設計によっては省略されてよい。また基板配線部200は、配線層403および中継電極220のいずれか一方のみによって構成されてよい。例えば、基板配線部200は、中継電極220が省略されつつ配線層403を有していてよく、その場合において、配線層403と絶縁膜110iとの境界位置(図10における配線層403の右端位置)が支持面部分SF3S上の中継電極220の端位置(図10における中継電極220の右端位置)へずらされてよく、中継電極220は省略されてよい。またキャビティCVに面している絶縁膜110iの端は、セラミック枠部120に達するように変形されてよく、その場合、基板配線部200は絶縁膜110iによってキャビティCVから隔てられてよい。また、基板配線部200は、典型的には図10に示されているように支持面部分SF3Sとキャビティ面部分SF3Cとにまたがっているが、変形例として、支持面部分SF3S上にのみ配置されていてよい。また基板配線部200は、本実施の形態においてはセラミック枠部120の枠下面SF2の外縁(図10においては、枠下面SF2の右端)から離れた端を有しているが、この端は外縁に達していてよい。
As a modification, the insulating
パッケージ701はビア電極510を有している。ビア電極510は、枠上面SF1で端面SFAを有しており、端面SFAの反対側に底面SFBを有している。ビア電極510の端面SFAの形状は略円形であってよく、当該形状の近似円は10μm以上50μm以下の直径を有していてよい。ビア電極510の厚み(図10における縦方向の寸法)は、例えば、50μm以上250μm以下である。
The
ビア電極510は、図10に示されているように、セラミック枠部120を枠上面SF1と枠下面SF2との間で貫通して基板配線部200に達しており、具体的には、基板配線部200の中継電極220に達している。これにより、ビア電極510は、メタライズ層600と基板配線部200とを互いに接続している。ビア電極510によってメタライズ層600は基板配線部200に電気的に短絡されている。前述したように、中継電極220は配線層403に接触しており、配線層403(図7)には基板ビア電極412および基板ビア電極414が接続されている。よって基板ビア電極412および基板ビア電極414は、ビア電極510に電気的に接続されている。さらに、ビア電極510の端面SFAは、メタライズ層600に接している。よってメタライズ層600は、図8を参照して、基板ビア電極412および基板ビア電極414のそれぞれを介して、パッケージ電極パッド302およびパッケージ電極パッド304に電気的に接続されている。よって、パッケージ電極パッド302およびパッケージ電極パッド304の電位を基準電位とすることによって、メタライズ層600の電位も基準電位とすることができる。当該基準電位は、典型的には、接地電位である。
As shown in FIG. 10, the via
ビア電極510は、上述したようにセラミック枠部120を貫通して基板配線部200に達するように、ビア孔VH(図11)中に配置されている。ビア孔VHの厚み(図11における縦寸法)は、例えば、50μm以上250μm以下である。
The via
ビア孔VHは、図11に示されているように、枠貫通部VH1と、配線貫通部VH2と、突出部VH3と、を有している。枠貫通部VH1は、セラミック枠部120を貫通しており、ビア電極510で充填されている。配線貫通部VH2は、枠貫通部VH1から延びて基板配線部200を貫通しており、ビア電極510で充填されている。突出部VH3は、配線貫通部VH2からセラミック基板部110中に突出している。本実施の形態においては、ビア孔VHの突出部VH3は、突出部VH3の突出方向(図11における下方向)に向かってテーパー状である。また突出部VH3は、セラミック基板部110に設けられた止まり穴である。また突出部VH3は、ビア電極510によって少なくとも部分的に充填されており、図11に示された構成においては、実質的に、突出部VH3が全体的に充填されている。当該構成においては、ビア電極510は、突出部VH3に接する底面SFBを有しており、底面SFBは凸状の曲面である。
The via hole VH, as shown in FIG. 11, has a frame through portion VH1, a wire through portion VH2, and a projecting portion VH3. The frame through portion VH1 penetrates the
図12は、本実施の形態1におけるパッケージ701の製造方法を概略的に示すフロー図である。図13は実施の形態1におけるパッケージ701の製造方法の一工程を概略的に示す平面図であり、図14は、図13におけるセラミック基板部110および基板ビア電極411~414を、パッケージ電極パッド301~304を破線で示しつつ、概略的に示す平面図であり、図15は図13および図14の線XV-XVに沿う概略的な部分断面図である。図16~図21は、実施の形態1におけるパッケージの製造方法の一工程を概略的に示す部分断面図である。
FIG. 12 is a flow diagram schematically showing the method of manufacturing the
図13~図15を参照して、ステップST100(図12)にて、基板配線部200が設けられたセラミック基板部110が、基板グリーン体GSとして形成される。なお本明細書において、「グリーン体」は、焼成されることによってセラミック体となる構成のことを意味する。グリーン体は、典型的には粉末成形体である。粉末成形およびハンドリングを容易とするために、グリーン体は、主成分に加えて、ガラス成分と有機成分とを、添加物として含んでよい。有機成分は、例えば、ポリビニルブチラールまたはアクリルを含んでいてよい。グリーン体の成形方法は任意であるが、例えばドクターブレード法により、グリーン体としてのグリーンシートが形成される。このグリーンシート上にさらなるグリーン体が付加されてよく、この付加は、典型的には、当該グリーンシート上での印刷、または、他のグリーンシートの積層によって行われる。当該印刷は、典型的にはスクリーン印刷法によって行われる。焼成されることによってセラミック部100となるグリーン体の主成分は、例えばアルミナ粉末であってよい。焼成されることによって基板配線部200およびビア電極510となるグリーン体の主成分は、例えば、タングステン(W)粉末、モリブデン(Mo)粉末、W粉末とMo粉末との混合粉末、または、W-Mo合金粉末であってよい。
13 to 15, in step ST100 (FIG. 12),
具体的には、まず、セラミック基板部110となるグリーンシートが形成される。このグリーンシートに対して、パンチ加工によるビア孔の形成と、当該ビア孔中への電極ペーストの印刷とが行われることによって、基板ビア電極411~414となるグリーン体が形成される。電極ペースト中には、例えば、タングステンおよびモリブデンの少なくともいずれかの粉末が分散されている。続いて、このグリーンシートに対して電極ペーストの印刷が行われることによって、配線層401~403となるグリーン体が形成される。続いて、このグリーンシートに対してセラミックペーストの印刷が行われることによって、絶縁膜110iとなるグリーン体が形成される。続いて、このグリーンシートに対して電極ペーストの印刷が行われることによって、素子電極パッド211,212、および中継電極220となるグリーン体が形成される。また、上記のように基板ビア電極411~414となるグリーン体が形成された後の任意のタイミングで、このグリーンシートに対して電極ペーストの印刷が行われることによって、パッケージ電極パッド301~304となるグリーン体が形成される。
Specifically, first, a green sheet to be the
図16および図17を参照して、ステップST200(図12)にて、セラミック枠部120が、キャビティCVを囲む枠形状を有する枠状グリーンシートGFとして形成される。具体的には、まず、図16に示されているように、セラミック枠部120となるグリーンシートが形成される。次に、図17に示されているように、パンチ加工によってキャビティCVが形成される。なお、ステップST100およびステップST200(図12)の順番は任意である。
16 and 17, in step ST200 (FIG. 12),
図18を参照して、ステップST300(図12)にて、基板グリーン体GS(図15参照)上に枠状グリーンシートGF(図17参照)が積層される。 Referring to FIG. 18, in step ST300 (FIG. 12), frame-shaped green sheets GF (see FIG. 17) are stacked on substrate green body GS (see FIG. 15).
図18に加えて図19を参照して、ステップST400(図12)にて、レーザー加工を施すことによってビア孔VHが形成される。レーザー加工を行うためのシステムであるレーザー加工システムは、レーザー光が照射されることになるワークを支持するテーブルと、所望のレーザー光をワークへと照射するレーザー装置と、当該テーブルおよびレーザー装置を制御する制御部と、を含む。 Referring to FIG. 19 in addition to FIG. 18, in step ST400 (FIG. 12), via hole VH is formed by laser processing. A laser processing system, which is a system for performing laser processing, includes a table that supports a work to be irradiated with laser light, a laser device that irradiates a desired laser light onto the work, and the table and laser device. and a controller for controlling.
レーザー装置は、レーザー発振器と、コリメータレンズと、マスクと、ベントミラーと、スキャンヘッドと、テーブルと、カメラと、を含む。レーザー発振器は、例えばCO2レーザー発振器であり、レーザー光を生成する。生成されたレーザー光はコリメータレンズによってコリメートされる。コリメートされた光は、マスクを通過することによって、ビーム幅が調整されたレーザービームとされる。レーザービームは、必要に応じて、ベントミラーによってその進行方向が調整されてよい。レーザービームが供されたスキャンヘッドは、テーブルに支持されたワーク上の所望の位置へレーザービームを集光する。この位置を制御するために、スキャンヘッドは、レーザービームが照射される位置をテーブルに平行な2次元における任意の位置へ調整可能とするためのガルバノスキャナを有していてよい。またスキャンヘッドは、レーザービームを集光するために、ガルバノスキャナとワークとの間に集光レンズを有していてよい。 The laser system includes a laser oscillator, collimator lens, mask, bent mirror, scan head, table, and camera. The laser oscillator, for example a CO 2 laser oscillator, generates laser light. The generated laser light is collimated by a collimator lens. The collimated light passes through a mask to form a beam width-tuned laser beam. The direction of travel of the laser beam may be adjusted by a bent mirror as needed. A scan head provided with a laser beam focuses the laser beam to a desired position on a workpiece supported by a table. To control this position, the scan head may have a galvanometer scanner to allow the position where the laser beam is emitted to be adjustable to any position in two dimensions parallel to the table. The scan head may also have a collection lens between the galvo scanner and the workpiece to focus the laser beam.
制御部は、電気回路を有する一般的なコンピュータによって構成されていてよい。一般的なコンピュータは、中央演算処理装置(central processing unit、すなわち、CPU)、リードオンリーメモリー(read only memory、すなわち、ROM)、ランダムアクセスメモリー(random access memory、すなわち、RAM)、記憶装置、入力部、表示部および通信部と、これらを相互に接続するバスラインとを有している。 The control unit may be configured by a general computer having electric circuits. A typical computer includes a central processing unit (i.e. CPU), read only memory (i.e. ROM), random access memory (i.e. RAM), storage, input It has a display unit, a display unit, a communication unit, and a bus line interconnecting them.
本実施の形態においては、上記ステップST400は、ステップST411,ST412,ST421を含む。ステップST411(図12)にて、枠状グリーンシートGFのキャビティCVの位置が認識される。具体的には、レーザー加工システムはそのカメラを用いて枠状グリーンシートGFのキャビティCVの位置を認識する。この認識は、通常の画像認識技術を用いて行われてよい。ステップST412(図12)にて、ステップST411(図12)によって認識された位置を基準として、レーザー加工が施されることになる位置が定められる。例えば、レーザー加工システムの制御部は、認識された位置から、予め定められた相対的位置を、レーザー加工が施されることになる位置と定める。ステップST421(図12)にて、レーザー光が照射されることによって、図19に示されるように、ビア孔VH(図19)が形成される。例えば、平均出力10W以上250W以下のCO2レーザー発振器からの波長9.3μm以上10.7μm以下のレーザー光が、照射時間6μsで2パルス照射される工程が5回繰り返される。 In this embodiment, step ST400 includes steps ST411, ST412, and ST421. At step ST411 (FIG. 12), the position of the cavity CV of the frame-shaped green sheet GF is recognized. Specifically, the laser processing system uses its camera to recognize the position of the cavity CV of the frame-shaped green sheet GF. This recognition may be performed using conventional image recognition techniques. In step ST412 (FIG. 12), the position to be laser-processed is determined with reference to the position recognized in step ST411 (FIG. 12). For example, the controller of the laser processing system determines a predetermined relative position from the recognized position as the position to be laser processed. In step ST421 (FIG. 12), a via hole VH (FIG. 19) is formed as shown in FIG. 19 by irradiating laser light. For example, a step of irradiating two pulses of laser light with a wavelength of 9.3 μm or more and 10.7 μm or less from a CO 2 laser oscillator with an average output of 10 W or more and 250 W or less for an irradiation time of 6 μs is repeated five times.
ビア孔VHは、図19に示されているように、基板配線部200を貫通してセラミック基板部110中にも入り込むように形成される。ビア孔VHは、基板配線部200の上面(枠上面SF1に面する面)に沿った断面において略円形の形状を有していてよく、当該形状の近似円は、例えば、10μm以上40μm以下の直径を有している。
The via hole VH is formed to penetrate the
さらに図20を参照して、ステップST500(図12)にて、枠状グリーンシートGFのビア孔VH(図19)内に、ビア電極510(図10参照)が電極グリーン体G510として形成される。電極グリーン体G510は、焼成されることによってビア電極510(図10参照)となるグリーン体である。電極グリーン体G510は、電極ペーストがスクリーン印刷によってビア孔VH中へ充填されることによって形成されてよい。 20, in step ST500 (FIG. 12), via electrodes 510 (see FIG. 10) are formed as electrode green bodies G510 in via holes VH (FIG. 19) of frame-shaped green sheet GF. . The electrode green body G510 is a green body that becomes the via electrode 510 (see FIG. 10) by firing. The electrode green bodies G510 may be formed by filling electrode paste into the via holes VH by screen printing.
図21を参照して、メタライズ層(図10参照)が、メタライズグリーン体G600として形成される。メタライズグリーン体G600は、焼成されることによってメタライズ層600(図10参照)となるグリーン体である。メタライズグリーン体G600は、電極ペーストの塗布によって形成され、当該塗布は、例えばスクリーン印刷法によって行われる。 Referring to FIG. 21, a metallized layer (see FIG. 10) is formed as a metallized green body G600. The metallized green body G600 is a green body that becomes the metallized layer 600 (see FIG. 10) by firing. The metallized green body G600 is formed by applying an electrode paste, and the application is performed, for example, by screen printing.
ステップST600(図12)にて、基板グリーン体GSと、枠状グリーンシートGFと、電極グリーン体G510と、メタライズグリーン体G600とが焼成される。なお必要に応じて、焼成後に、めっき処理が行われてよい。以上により、パッケージ701(図10)が得られる。 In step ST600 (FIG. 12), the substrate green body GS, the frame-shaped green sheet GF, the electrode green body G510, and the metallized green body G600 are fired. In addition, if necessary, plating treatment may be performed after firing. A package 701 (FIG. 10) is thus obtained.
なお、上記図13~図21を参照しての説明においては、説明を単純化するために、1つのパッケージを製造する方法について説明した。一方で、効率的な量産のために、複数のパッケージが面内方向において互いにつながった構成を有する焼結体が形成された後、当該焼結体を分割することによって複数のパッケージを得ることは、周知技術であり、それが本実施の形態へ適用されてよい。その場合、パッケージ701の外壁面SF4は、焼成後の分割工程によって形成されてよい。
In the description with reference to FIGS. 13 to 21, the method of manufacturing one package has been described for the sake of simplification. On the other hand, for efficient mass production, it is impossible to obtain a plurality of packages by dividing the sintered body after forming a sintered body having a configuration in which a plurality of packages are connected to each other in the in-plane direction. , is a well-known technique, which may be applied to the present embodiment. In that case, the outer wall surface SF4 of the
図22は、第1の比較例におけるパッケージ711の構成を示す部分断面図であり、図23は図22の一部拡大図である。パッケージ711のビア孔VH0(図23)は、ビア孔VH(図11)の枠貫通部VH1に対応する部分を有している一方で、ビア孔VH(図11)の配線貫通部VH2および突出部VH3に対応する部分を有していない。
FIG. 22 is a partial cross-sectional view showing the configuration of a
図24~図28は、第1の比較例におけるパッケージ711の製造方法の一工程を示す部分断面図である。まず、図24から図27までの工程によって、枠状グリーンシートGFcが形成される。具体的には、図24を参照して、キャビティCV(実施の形態1:図17)が形成される前にビア孔VH0が形成される。図25を参照して、ビア孔VH0内に、ビア電極510(図22参照)が電極グリーン体G510として形成される。図26を参照して、メタライズ層(図22参照)が、メタライズグリーン体G600として形成される。図27を参照して、次に、キャビティCVが形成される。このとき、メタライズグリーン体G600の不要部分が除去される。以上により、枠状グリーンシートGFcが形成される。図28を参照して、枠状グリーンシートGFc(図27)が基板グリーン体GS(図15参照)上に積層される。この積層体が焼成されることによって、パッケージ711(図22)が得られる。
24 to 28 are partial cross-sectional views showing one process of manufacturing the
上記第1の比較例においては、第1の短所として、ビア孔VH0を形成する際に(図24)、キャビティCV(図27)が未だ形成されていないので、キャビティCV(図27)の位置を基準とすることができない。その結果、キャビティCVおよび基板配線部200の各々に対するビア孔VH0の位置精度を十分に確保しにくい。第2の短所として、焼成工程におけるビア電極510とセラミック基板部110との間での焼結収縮率の違いに起因して、ビア電極510の角部CN(図23)へ応力が集中しやすい。この応力集中に起因してクラックが発生することがある。
In the first comparative example, the first drawback is that when the via hole VH0 is formed (FIG. 24), the cavity CV (FIG. 27) is not yet formed, so the position of the cavity CV (FIG. 27) is cannot be used as a basis. As a result, it is difficult to sufficiently secure the positional accuracy of the via hole VH0 with respect to each of the cavity CV and the
図29は、第2の比較例におけるパッケージの製造方法の一工程を概略的に示す部分断面図である。本比較例においては、図18に示された工程まで本実施の形態1と同様の工程が行われた後、レーザー加工によって、ビア孔VH(本実施の形態1:図19)ではなく、上記第1の比較例1において説明された形状を有するビア孔VH0が形成される。この場合、前述の第1の短所は解消することができるが、第2の短所は解消することができない。さらに、第3の短所として、レーザー加工においてビア孔VH0の底面SH(図29)を、基板配線部200を貫通することなく基板配線部200上で精度よく停止させるためには、レーザー加工の精密な制御が必要となる。その結果、製造効率が犠牲となりやすい。
FIG. 29 is a partial cross-sectional view schematically showing one step of the method of manufacturing the package in the second comparative example. In this comparative example, after the same steps as in the first embodiment are performed up to the step shown in FIG. A via hole VH0 having the shape described in the first comparative example 1 is formed. In this case, the first drawback mentioned above can be resolved, but the second drawback cannot be resolved. Furthermore, as a third drawback, in order to accurately stop the bottom surface SH (FIG. 29) of the via hole VH0 on the
図30は、本実施の形態1におけるパッケージ701の製造方法の実施例において、ビア孔VH(図19参照)に電極グリーン体G510(図20参照)が充填された様子を示す顕微鏡写真である。このように本発明者らは、本実施の形態1における製造方法について実験を行い。当該製造方法が実用的であることを確認した。
FIG. 30 is a micrograph showing a state in which the via hole VH (see FIG. 19) is filled with the electrode green bodies G510 (see FIG. 20) in the example of the manufacturing method of the
本実施の形態によれば、ビア孔VH(図11)は、セラミック基板部110中に突出する突出部VH3を有している。これにより、ビア孔VH内に配置されるビア電極510は、基板配線部200上に底面SFBを有さず(図11参照)、よって基板配線部200上に角部CN(図23)を有しない。よって、パッケージ701の製造のための焼成工程におけるビア電極510とセラミック基板部110との間での焼結収縮率の違い、および、パッケージ701の使用中におけるビア電極510とセラミック基板部110との熱膨張係数の違い、の少なくともいずれかに起因しての応力が角部CNへ集中する現象が避けられる。よって、応力集中に起因してのクラックの発生を防止することができる。
According to the present embodiment, via hole VH ( FIG. 11 ) has projecting portion VH3 projecting into
さらに、上記のようにビア孔VH(図11)がセラミック基板部110中に突出する突出部VH3を有していることにより、パッケージ701の製造における焼成工程前のビア孔VHの形成工程(図19)として、セラミック枠部120および基板配線部200を貫通してセラミック基板部110中に突出するように、ビア孔VHを形成することが許容される。よって、セラミック枠部120に囲まれた領域であるキャビティCVの位置を基準として、ビア孔VHを形成することができる。よって、パッケージ701におけるビア孔VHの位置精度を高めることができる。
Furthermore, since the via hole VH (FIG. 11) has the projecting portion VH3 projecting into the
具体的には、ビア孔VHが形成される際に、ステップST411(図12)にてキャビティCVの位置が認識され、ステップST412(図12)にて、そのように認識された位置を基準として、レーザー加工が施されることになる位置が定められる。これにより、キャビティCVとビア孔VHとの相対位置の精度を高めることができる。また、この相対位置の確保のために認識される構成が、比較的大きな寸法を有する構成であるキャビティCVであることによって、当該認識(典型的には画像認識)を容易に行うことができる。なお、ビア孔VHと基板配線部200との相対位置(図7参照)の精度は、基板グリーン体GS(図15)と枠状グリーンシートGF(図17)との積層工程において、キャビティCVの位置と基板配線部200の位置(またはそれに対応する位置)とが参照されることによってこれらの相対位置の精度が確保されることにより、通常は十分に確保される。ただし、ビア孔VHと基板配線部200との相対位置の精度が特に求められる場合は、キャビティCVの位置の認識(ステップST411)に加えて、基板配線部200の位置(またはそれに対応する位置)も認識された後、これら両方の位置を基準として、ビア孔VHのレーザー加工が行われてよい。
Specifically, when the via hole VH is formed, the position of the cavity CV is recognized in step ST411 (FIG. 12), and the position thus recognized is used as a reference in step ST412 (FIG. 12). , the position where the laser processing is to be applied is defined. Thereby, the accuracy of the relative position between the cavity CV and the via hole VH can be improved. In addition, since the structure recognized for securing the relative position is the cavity CV, which is a structure having relatively large dimensions, the recognition (typically image recognition) can be easily performed. The accuracy of the relative position between the via hole VH and the substrate wiring portion 200 (see FIG. 7) depends on the cavity CV in the lamination process of the substrate green body GS (FIG. 15) and the frame-shaped green sheet GF (FIG. 17). By ensuring the accuracy of these relative positions by referring to the position and the position of the substrate wiring section 200 (or the position corresponding thereto), the accuracy is usually sufficiently ensured. However, when the accuracy of the relative position between the via hole VH and the
さらに、上記のようにビア孔VH(図11)がセラミック基板部110中に突出する突出部VH3を有している場合、レーザー加工においてビア孔VHの底面を、基板配線部200を貫通することなく基板配線部200上で精度よく停止させる必要がない。これにより、レーザー加工の制御が、より容易となる。よって、レーザー加工の効率を高めることができる。
Furthermore, when the via hole VH (FIG. 11) has the protruding portion VH3 protruding into the
ビア孔VHの突出部VH3はテーパー状であってよい。この場合、第1に、突出部VH3の近傍での応力を抑えることができる。第2に、ビア孔VHを形成する方法としてレーザー加工を適用することが容易である。 Protruding portion VH3 of via hole VH may be tapered. In this case, firstly, the stress in the vicinity of the projecting portion VH3 can be suppressed. Second, it is easy to apply laser processing as a method of forming via holes VH.
ビア孔VHの突出部VH3は、セラミック基板部110に設けられた止まり穴であってよい。これにより、第1に、ビア孔VHの深さを抑制することができる。よって、ビア孔VHに起因してのセラミック基板部110の機械的強度の低下を抑制することができる。
The projecting portion VH3 of the via hole VH may be a blind hole provided in the
セラミック枠部120は、200μm以下の最小幅を有していてよい。このようにセラミック枠部120が微細な寸法を有する場合、第1に、特にクラックが発生しやすい。本実施の形態によれば、このようなクラックの発生を防止することができる。第2に、セラミック枠部120とビア孔VHとの相対的な位置精度を高める必要性が特に高い。本実施の形態によれば、当該必要性を充足することができる。
ビア電極510は50μm以下の直径を有している。このようにビア電極510が微細であることによって、セラミック枠部120の幅が微細であることが許容される。このようにセラミック枠部120が微細な寸法を有する場合、第1に、特にクラックが発生しやすい。本実施の形態によれば、このようなクラックの発生を防止することができる。第2に、セラミック枠部120とビア孔VHとの相対的な位置精度を高める必要性が特に高い。本実施の形態によれば、当該必要性を充足することができる。
Via
パッケージ701は、セラミック枠部120上に、蓋体980が接合されることになるメタライズ層600をさらに備えていてよい。メタライズ層600はビア電極510によって基板配線部200に電気的に短絡されている。この場合、メタライズ層600の電位を、基板配線部200の電位に制御することができる。
The
パッケージ701は、電子部品890としての水晶ブランク890が実装されることになる素子電極パッド211,212をさらに備えていてよい。水晶ブランク890が実装されるパッケージ701は、微細な設計寸法を有することが多い。その場合、第1に、特にクラックが発生しやすい。本実施の形態によれば、このようなクラックの発生を防止することができる。第2に、パッケージ701におけるビア孔VHの位置精度を高める必要性が特に高い。本実施の形態によれば、当該必要性を充足することができる。
The
ビア孔VHの突出部VH3は、ビア電極510によって少なくとも部分的に充填されていてよい。これにより、ビア孔VHのうち突出部VH3よりも浅く位置する部分である配線貫通部VH2が、ビア電極510によって、より確実に充填される。よって、ビア電極510を基板配線部200へ、より確実に電気的に接続することができる。
Projection VH3 of via hole VH may be at least partially filled with via
ビア電極510は、ビア孔VHの突出部VH3に接する底面SFBを有していてよく、ビア電極510の底面SFBは凸状の曲面であってよい。この場合、ビア電極510の底面SFBは、角張った部分を有しない。これにより、このような角張った部分への応力集中が避けられる。よって、当該応力集中に起因してのクラックの発生を避けることができる。
Via
<実施の形態2>
図31は、実施の形態2におけるパッケージ702の構成を、図11に対応した視野で概略的に示す部分断面図である。本実施の形態においては、ビア孔VHの突出部VH3は、突出部VH3が空隙GPを有するように、ビア電極510によって部分的に充填されている。空隙GPは、配線貫通部VH2には達していない。言い換えれば、ビア孔VHにおいて空隙GPは、基板配線部200よりも、図中、下方に位置している。ビア電極510の底面SFBは、空隙GPを介してセラミック基板部110から離れている。空隙GPは、電極グリーン体G510(図20参照)を形成するための電極ペーストをビア孔VH中へ不完全に充填することによって得られる。なお本実施の形態2の、これら特徴以外については、前述した実施の形態1とほぼ同様であるため、その説明を繰り返さない。
<Embodiment 2>
FIG. 31 is a partial cross-sectional view schematically showing the configuration of the
本実施の形態によれば、ビア孔VHの突出部VH3は、突出部VH3が空隙GPを有するように、ビア電極510によって部分的に充填されている。この空隙GPによって、実施の形態1で説明された応力を、より緩和することができる。
According to the present embodiment, projecting portion VH3 of via hole VH is partially filled with via
以上、本発明の実施の形態1、2、およびその変形例について説明した。これら実施の形態および変形例は、互いに矛盾しない限り、互いに自由に組み合わされてよい。 The first and second embodiments of the present invention and their modifications have been described above. These embodiments and modifications may be freely combined with each other as long as they do not contradict each other.
110 :セラミック基板部
110i :絶縁膜
120 :セラミック枠部
200 :基板配線部
211,212:素子電極パッド
220 :中継電極
510 :ビア電極
600 :メタライズ層
701,702:パッケージ
890 :水晶ブランク(電子部品)
900 :水晶振動子
980 :蓋体
CN :角部
CV :キャビティ
GP :空隙
VH :ビア孔
VH1 :枠貫通部
VH2 :配線貫通部
VH3 :突出部
110:
900: crystal oscillator 980: lid CN: corner CV: cavity GP: void VH: via hole VH1: frame penetration VH2: wiring penetration VH3: protrusion
Claims (9)
セラミック基板部と、
前記セラミック基板部に設けられた基板配線部と、
第1面と、前記第1面と反対であって、前記基板配線部が設けられた前記セラミック基板部上に配置された第2面と、を有し、前記キャビティを囲むセラミック枠部と、
前記セラミック枠部の前記第1面上に設けられたメタライズ層と、
前記メタライズ層と前記基板配線部とを互いに接続し、ビア孔中に配置されたビア電極と、
を備え、
前記ビア孔は、
前記セラミック枠部を貫通し、前記ビア電極で充填された枠貫通部と、
前記枠貫通部から延びて前記基板配線部を貫通し、前記ビア電極で充填された配線貫通部と、
前記配線貫通部から前記セラミック基板部中に突出する突出部と、
を有している、
パッケージ。 A package provided with a cavity for hermetically sealing an electronic component by attaching a lid body,
a ceramic substrate;
a substrate wiring portion provided on the ceramic substrate portion;
a ceramic frame having a first surface and a second surface opposite to the first surface and disposed on the ceramic substrate portion provided with the substrate wiring portion, and surrounding the cavity;
a metallized layer provided on the first surface of the ceramic frame;
a via electrode that connects the metallized layer and the substrate wiring portion to each other and is arranged in a via hole;
with
The via hole is
a frame penetrating portion penetrating the ceramic frame portion and filled with the via electrode;
a wiring penetration portion extending from the frame penetration portion, penetrating the substrate wiring portion, and filled with the via electrode;
a protruding portion protruding from the wiring penetrating portion into the ceramic substrate portion;
have,
package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022026990A JP2023123109A (en) | 2022-02-24 | 2022-02-24 | package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022026990A JP2023123109A (en) | 2022-02-24 | 2022-02-24 | package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023123109A true JP2023123109A (en) | 2023-09-05 |
Family
ID=87885456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022026990A Pending JP2023123109A (en) | 2022-02-24 | 2022-02-24 | package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023123109A (en) |
-
2022
- 2022-02-24 JP JP2022026990A patent/JP2023123109A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10832980B2 (en) | Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module | |
JP6337142B2 (en) | Electronic component storage package, multi-cavity wiring board, and method of manufacturing electronic component storage package | |
KR101955955B1 (en) | Piezoelectric device | |
JP5448400B2 (en) | Manufacturing method of ceramic parts | |
JP5278044B2 (en) | Package member, method for manufacturing the package member, and piezoelectric vibration device using the package member | |
JP2014027219A (en) | Multi-piece wiring board, wiring board and multi-piece wiring board manufacturing method | |
JP5442974B2 (en) | Manufacturing method of ceramic parts | |
JP2011009399A (en) | Wiring board | |
JP5397744B2 (en) | Multilayer ceramic substrate, electronic component using the same, and method of manufacturing multilayer ceramic substrate | |
JP2007043340A (en) | Surface-mounting piezoelectric device and its manufacturing method | |
JP2023123109A (en) | package | |
US20230144181A1 (en) | Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate | |
WO2023152918A1 (en) | Package manufacturing method | |
JP5314370B2 (en) | Manufacturing method of ceramic parts | |
JP6889269B2 (en) | Multi-cavity wiring boards, electronic component storage packages, electronic devices, and electronic modules | |
JP7518951B2 (en) | package | |
TWI799161B (en) | Package | |
CN117595822A (en) | Package body | |
JP2024024588A (en) | package | |
JP5289874B2 (en) | Manufacturing method of ceramic parts | |
JP2020127024A (en) | Wiring board and electronic apparatus | |
JP2022095119A (en) | Wiring board | |
CN117595821A (en) | Package body | |
TW202425241A (en) | Package | |
JP2006059958A (en) | Ceramic package for housing electronic component and manufacturing method thereof |