JP2023119325A - 半導体装置及びインピーダンス整合回路 - Google Patents

Abstract

【課題】従来の半導体装置では、インピーダンス整合回路に起因する信号損失が大きくなる問題があった。
【解決手段】一実施の形態によれば、半導体装置は、アンテナＡＮＴに接続される第１の端子Ｐ１と、受信回路１０の入力端子Ｐｒｘに接続される第２の端子Ｐ２と、送信回路２０の出力端子Ｐｔｘに接続される第３の端子Ｐ３と、第１の端子Ｐ１から第２の端子Ｐ２に至る信号経路に設けられる第１のインダクタＬ１と、第１の端子Ｐ１から第３の端子Ｐ３に至る信号経路に設けられる第２のインダクタＬ２と、を有し、第１のインダクタＬ１と第２のインダクタＬ２は、平面視において少なくとも一部が重なりを有するように形成される。
【選択図】図１

Description

本発明は半導体装置及びインピーダンス整合回路に関し、例えば、アンテナに用いられるインピーダンス整合回路と当該インピーダンス整合回路を含む半導体装置に関する。

近年、無線通信が盛んに行われるようになり、多くの機器に無線通信のためのアンテナと信号の送受信回路が搭載されるようになってきた。例えば、特許文献１には、アンテナのインピーダンスと送受信回路のインピーダンスを整合させるインピーダンス整合回路を含む送受信装置に関する技術が開示されている。

特許文献１に記載の送受信回路のインピーダンス整合回路は、１つのインダクタを送受信機で共有するオンチップマッチング回路である。これにより、特許文献１では、回路面積が大きくなるインダクタのために必要な回路面積を削減する。

欧州特許出願公開第３７７２１８４号明細書

しかしながら、特許文献１に記載の技術では、１つのインダクタの利用方法を切り替えるためのスイッチＳＷ０が受信モードと送信モードとのいずれの動作モードでも信号ロスを発生させるため、信号利得を大きく出来ない問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置及びインピーダンス整合回路は、アンテナに接続される第１の端子と、受信回路の入力端子に接続される第２の端子と、送信回路の出力端子に接続される第３の端子と、前記第１の端子から前記第２の端子に至る信号経路に設けられる第１のインダクタと、前記第１の端子から前記第３の端子に至る信号経路に設けられる第２のインダクタと、を有し、前記第１のインダクタと前記第２のインダクタは、平面視において少なくとも一部が重なりを有するように形成される。

前記一実施の形態によれば、半導体装置及びインピーダンス整合回路は、信号利得の減少を防止しながら回路面積を小さくすることができる。

実施の形態１にかかる半導体装置の回路図である。 実施の形態１にかかるインダクタのレイアウトを説明する図である。 実施の形態１にかかるインダクタの別のレイアウト例を説明する図である。 実施の形態１にかかる半導体装置の受信モードでの動作を説明する図である。 実施の形態１にかかる半導体装置の送信モードでの動作を説明する図である。 実施の形態２にかかる半導体装置の回路図である。 実施の形態２にかかる第２の可変容量の回路図である。 実施の形態２にかかる半導体装置におけるインピーダンス可変範囲を説明するイミッタンスチャートである。 実施の形態３にかかる半導体装置の回路図である。 実施の形態３にかかる半導体装置において用いられるスイッチ回路の回路図である。 実施の形態４にかかる半導体装置の回路図である。 実施の形態５にかかる半導体装置の回路図である。 実施の形態５にかかるインダクタのレイアウトを説明する図である。 実施の形態６にかかる半導体装置の回路図である。 実施の形態７にかかる半導体装置の回路図である。 実施の形態７にかかるインダクタのレイアウトを説明する図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

図１に実施の形態１にかかる半導体装置の回路図を示す。図１に示すように、半導体装置１は、受信回路１０、送信回路２０、インピーダンス整合回路３０を有する。そして、半導体装置１は、アンテナＡＮＴを用いて無線信号の送受信を実現する。

受信回路１０は、アンテナＡＮＴにより受信された信号を増幅して後段回路（例えば、内部回路）に伝達する。送信回路２０は、内部回路で生成された信号を増幅してアンテナＡＮＴを駆動することで、アンテナＡＮＴから無線信号を出力する。そして、半導体装置１では、アンテナＡＮＴのインピーダンスと、インピーダンス整合回路３０を用いて、受信回路１０及び送信回路２０のインピーダンスとを整合させる。

また、受信回路１０は、入力端子Ｐｒｘ、受信アンプ１１、電源スイッチＳＷ１１、コンデンサＣ１を有する。入力端子Ｐｒｘは、インピーダンス整合回路３０から信号を受信するための端子である。そして、受信回路１０では、入力端子Ｐｒｘから入力された信号を、コンデンサＣ１を介して受信アンプ１１に与える。受信アンプ１１は、与えられた信号を増幅して内部回路に出力する。また、受信回路１０では、電源スイッチＳＷ１１を介して受信アンプ１１に電源が供給される。電源スイッチＳＷ１１は、アンプ制御回路１００からの指示に従って受信アンプ１１への電源の供給と遮断を切り替える。

送信回路２０は、出力端子Ｐｔｘ、送信アンプ２１、電源スイッチＳＷ２１、コンデンサＣ２を有する。出力端子Ｐｔｘは、インピーダンス整合回路３０を介してアンテナＡＮＴに出力する送信信号を出力するための端子である。そして、送信回路２０では、内部回路から入力された信号を増幅して、コンデンサＣ２を介して出力端子Ｐｔｘから出力する。送信アンプ２１は、与えられた信号を増幅してインピーダンス整合回路３０及びアンテナＡＮＴに対して出力する。また、送信回路２０では、電源スイッチＳＷ２１を介して送信アンプ２１に電源が供給される。電源スイッチＳＷ２１は、アンプ制御回路１００からの指示に従って送信アンプ２１への電源の供給と遮断を切り替える。

アンプ制御回路１００は、受信回路１０の受信アンプ１１と、送信回路２０の送信アンプ２１とを排他的に動作させる。

ここで、実施の形態１にかかる半導体装置１では、インピーダンス整合回路３０に特徴の１つを有する為、インピーダンス整合回路３０について以下では詳細に説明する。インピーダンス整合回路３０は、インダクタ３１、第１の可変容量Ｃｐを有する。そして、インダクタ３１は、アンテナに接続される第１の端子Ｐ１と、受信回路１０の入力端子Ｐｒｘに接続される第２の端子Ｐ２と、送信回路２０の出力端子Ｐｔｘに接続される第３の端子Ｐ３と、を有する。そして、インピーダンス整合回路３０は、第１の端子Ｐ１から第２の端子Ｐ２に至る信号経路に設けられる第１のインダクタＬ１と、第１の端子Ｐ１から第３の端子Ｐ３に至る信号経路に設けられる第２のインダクタＰ２と、を有する。また、インピーダンス整合回路３０では、第１の可変容量Ｃｐが、第１の端子Ｐ１と、交流的に電位が固定された固定電位端子（図１では接地端子）との間に接続される。

実施の形態１にかかるインピーダンス整合回路３０では、第１のインダクタＬ１と第２のインダクタＬ２が相互インダクタンスＭを有するように構成することで、インピーダンス整合回路３０を通過する信号の信号利得の損失を削減と、回路面積の削減を実現する。

そこで、まずインダクタ３１の構造について説明する。図２に実施の形態１にかかるインダクタのレイアウトを説明する図を示す。図２に示すように、インダクタ３１は、同心円状に第１のインダクタＬ１と第２のインダクタＬ２を構成する渦巻き状配線が形成される。図２に示す例では、第２のインダクタＬ２内に第１のインダクタＬ１を形成したが、第１のインダクタＬ１と第２のインダクタＬ２の形成位置を逆にしても良い。また、図２に示す例では、第１のインダクタＬ１と第２のインダクタＬ２を同心円になるように形成したが、第１のインダクタＬ１と第２のインダクタＬ２の中心位置はずれていても良い。つまり、第１のインダクタＬ１と第２のインダクタＬ２は、形成される領域を平面視した場合、少なくとも一部が重なりを有するように形成されていればよい。

また、図２に示す例では、第１のインダクタＬ１と第２のインダクタＬ２は半導体装置における同一配線層に形成するものである。図２に示す例では、第１の端子Ｐ１が設定される位置から配線が反時計回りに渦巻き状に形成される。そして、この第１の端子Ｐ１から開始される配線が第２のインダクタＬ２となる。また、第２のインダクタＬ２を構成する配線の第１の端子Ｐ１とは異なる側の端部からは、第２のインダクタＬ２を構成する配線とは異なる配線層に形成される配線４１により外部に引き出されて第３の端子Ｐ３が設定される。また、第１のインダクタＬ１を構成する配線は、第２のインダクタＬ２を構成する配線の内側の領域に、反時計回りの渦巻き状に形成される。そして、第１のインダクタＬ１を構成する配線の一端は、第１のインダクタＬ１を構成する配線が形成される配線層と異なる配線層に形成される配線４２により第２のインダクタＬ２を構成する配線のうち第１の端子Ｐ１に近い部分に接続される。また、第１のインダクタＬ１を構成する配線の他端は、第１のインダクタＬ１を構成する配線が形成される配線層と異なる配線層に形成される配線４３により外部に引き出され、引き出された部分に第２の端子Ｐ２が設定される。

ここで、第１のインダクタＬ１と第２のインダクタＬ２の巻き方向について説明する。第１のインダクタＬ１に第１の端子Ｐ１から第２の端子Ｐ２に向かう方向の電流を流し、第２のインダクタＬ２に第１の端子Ｐ１から第３の端子Ｐ３に向かう方向の電流を流した場合、第１のインダクタＬ１に生じる電界と第２のインダクタＬ２に生じる電界は、互いに強め合う方向となるように、第１のインダクタＬ１と第２のインダクタＬ２の巻き線方向が設定する。つまり、第１のインダクタＬ１と第２のインダクタＬ２の配線の巻き方向は同一である。このような形状とすることで第１のインダクタＬ１と第２のインダクタＬ２の間の相互コンダクタンスＭが正のコンダクタンスとなる。

なお、インダクタ３１の形状は、図２に示したものに限らない。図３に実施の形態１にかかるインダクタの別のレイアウト例を説明する図を示す。図３に示したインダクタ３１ａは、図２のインダクタ３１を扁平形状にしたものである。また、インダクタ３１ｂは、第１のインダクタＬ１を構成する配線と、第２のインダクタＬ２を構成する配線との間に大きめの隙間が形成されるものである。また、第１の端子Ｐ１～第３の端子Ｐ３の引き出し方向は、適用される半導体装置の他の部分のレイアウトに応じて適宜変更することが可能である。

実施の形態１にかかる半導体装置１では、インダクタ３１として、形成される領域が互いに重なり合うように２つのインダクタを形成することで、同一のインダクタンスを有する２つのインダクタをそれぞれ個別の領域に作る場合より、小型にすることができる。例えば、第１のインダクタＬ１のインダクタンスと、第２のインダクタＬ２のインダクタンスをそれぞれ同じインダクタンスのコイルを作成した場合、一例では３７％程度の面積削減効果がある。

続いて、実施の形態１にかかる半導体装置１の動作と信号利得について説明する。図４に実施の形態１にかかる半導体装置の受信モードでの動作を説明する図を示す。図４に示すように、実施の形態１にかかる半導体装置１は、受信モードでは、アンプ制御回路１００が、電源スイッチＳＷ１１をオンさせることで受信アンプ１１が動作する状態とする一方、電源スイッチＳＷ２１をオフせせることで送信アンプ２１を停止した状態とする。このような状態であるとき、半導体装置１の等価回路は、図４の下図に示すようになる。

つまり、受信モードでの半導体装置１の等価回路は、アンテナＡＮＴが信号源となりインピーダンス整合回路３０への入力電圧Ｖｉを生成する。また、アンテナＡＮＴのインピーダンスは抵抗Ｒｉとして表わされる。また、受信アンプ１１の入力インピーダンスは、インピーダンス整合回路３０の出力インピーダンスＲｏとして表わされ、この出力インピーダンスＲｏにより、受信アンプ１１に入力される信号が出力電圧Ｖｏとして表わされる。さらに、送信アンプ２１は停止状態であるため、送信アンプ２１の出力部分に設けられるコンデンサＣ２が第２のインダクタＬ２の第３の端子Ｐ３と接地端子との間に接続されることになる。

このような等価回路で表わされるインピーダンス整合回路３０の周波数特性のうちノッチが生じる周波数ｆｎｏｔｃｈは、（１）式で表わされる。

そして、（１）式から半導体装置１では、相互インダクタンスＭが大きいほどノッチが生じる周波数ｆｎｏｔｃｈが高くなることがわかる。

また、図５に実施の形態１にかかる半導体装置の送信モードでの動作を説明する図を示す、図５に示すように、実施の形態１にかかる半導体装置１は、送信モードでは、アンプ制御回路１００が、電源スイッチＳＷ２１をオンさせることで送信アンプ２１が動作する状態とする一方、電源スイッチＳＷ１１をオフせせることで受信アンプ１１を停止した状態とする。このような状態であるとき、半導体装置１の等価回路は、図５の下図に示すようになる。

つまり、送信モードでの半導体装置１の等価回路は、送信アンプ２１が信号源となりインピーダンス整合回路３０への入力電圧Ｖｉを生成する。また、送信アンプ２１の出力インピーダンスが抵抗Ｒｉとして表わされる。また、アンテナＡＮＴのインピーダンスは、インピーダンス整合回路３０の出力インピーダンスＲｏとして表わされ、この出力インピーダンスＲｏにより、アンテナＡＮＴに生じる電圧が出力電圧Ｖｏとして表わされる。さらに、受信アンプ１１は停止状態であるため、受信アンプ１１の入力部分に設けられるコンデンサＣ１が第１のインダクタＬ１の第２の端子Ｐ２と接地端子との間に接続されることになる。

このような等価回路で表わされるインピーダンス整合回路３０の周波数特性のうちノッチが生じる周波数ｆｎｏｔｃｈは、（２）式で表わされる。

そして、（２）式から半導体装置１では、相互インダクタンスＭが大きいほどノッチが生じる周波数ｆｎｏｔｃｈが高くなることがわかる。

（１）式及び（２）式からわかるように、実施の形態１にかかる半導体装置１では、相互インダクタンスＭが生じるようにインダクタ３１を構成することで、ノッチが生じる周波数を高くすることができる。そして、ノッチが生じる周波数が高くなるとことで、例えば、ＢＬＥ（Bluetooth Low Energy：登録商標）で規定された２．５ＧＨｚの周波数での利得を受信モードで１．０ｄＢ、送信モードで０．２ｄＢ程向上させることができる。

上記説明より、実施の形態１にかかる半導体装置１では、インダクタ３１として、アンテナＡＮＴから受信回路１０に信号を伝達する第１のインダクタＬ１と、送信回路２０からアンテナＡＮＴに信号を伝達する第２のインダクタＬ２とが、互いに相互痛んだ句タンスＭを有するように形成することで、インピーダンス整合回路３０での信号ロスを低減することができる。

また、第１のインダクタＬ１と第２のインダクタＬ２とを平面視で重なりを有するように形成することで、２つのインダクタを形成するために必要な回路面積を削減することができる。

つまり、実施の形態１にかかる半導体装置１は、信号利得を大きくしながら回路面積を削減することができる。

実施の形態２
実施の形態２では、実施の形態１にかかる半導体装置１のインピーダンス整合回路３０の別の形態となるインピーダンス整合回路５０について説明する。そこで、図６に実施の形態２にかかる半導体装置２の回路図を示す。

図６に示すように、インピーダンス整合回路５０は、インピーダンス整合回路３０に対して、第２の可変容量Ｃｓを追加したものである。第２の可変容量Ｃｓは、第１の可変容量Ｃｐの第１の端子Ｐ１側のノードと第１の端子Ｐ１との両方に一方の端子が接続され、他方の端子がアンテナＡＮＴに接続される。

ここで、第２の可変容量Ｃｓの具体的な回路の構成例について説明する。図７に実施の形態２にかかる第２の可変容量Ｃｓの回路図を示す。図７に示すように、第２の可変容量Ｃｓは、可変容量ユニットを並列に接続し、当該可変容量ユニットを選択信号ＥＮによって少なくとも１つを有効にする。また、各単位容量ユニットは、コンデンサＣｂ、トランジスタＴｒ１１、抵抗Ｒｐｕ１、Ｒｂｇ１を有する。

コンデンサＣｂは、一端がアンテナＡＮＴに接続され、他端がトランジスタＴｒ１１のソースと接続される。トランジスタＴｒ１１のドレインは、第１の端子Ｐ１及び第１の可変容量Ｃｐの第１の端子Ｐ１側の端子に接続される。また、トランジスタＴｒ１１のゲートには抵抗Ｒｐｕ１を介して選択信号ＥＮが与えられる。トランジスタＴｒ１１のバックゲートは、抵抗Ｒｂｇ１を介して接地端子に接続される。このように、ゲートとバックゲートにそれぞれ抵抗を挿入することで、トランジスタＴｒ１１がスイッチとして機能している状態でトランジスタＴｒ１１を通過する信号の振幅が、接地電圧（或いは交流的に固定された電位Ｖｂ）、或いは、選択信号ＥＮのハイレベル電位Ｖｇを越えてもトランジスタＴｒ１１の導通状態を維持することができる。

そして、インピーダンス整合回路５０では、第２の可変容量Ｃｓを有することでインピーダンス可変範囲を広げることができる。そこで、図８に実施の形態２にかかる半導体装置２におけるインピーダンス可変範囲を説明するイミッタンスチャートを示す。図８に示すように、図８に示すように、第１の可変容量Ｃｐだけではインピーダンスの可変範囲が１つの等コンダクタンス線に沿った範囲であったものが、第２の可変容量Ｃｓを追加することで、複数の等コンダクタンス線にまたがってインピーダンスの可変範囲を設定することができる。

上記説明より、実施の形態２にかかるインピーダンス整合回路５０を用いることで、実施の形態１よりも広いインピーダンスチューニングレンジを設定し、インピーダンスが減少する方向に対してもインピーダンス調整能力を広げることができる。

実施の形態３
実施の形態２では、実施の形態１にかかる半導体装置１のインピーダンス整合回路３０の別の形態となるインピーダンス整合回路６０について説明する。そこで、図９に実施の形態３にかかる半導体装置３の回路図を示す。

図９に示すように、インピーダンス整合回路６０は、インピーダンス整合回路３０にスイッチ回路ＳＷｒｘを追加したものである。スイッチ回路ＳＷｒｘは、第２の端子Ｐ２と受信回路１０の入力端子Ｐｒｘとの間を接続するか遮断するかを切り替える。ここで、図１０に実施の形態３にかかる半導体装置３において用いられるスイッチ回路ＳＷｒｘの回路図を示す。

図１０に示すように、トランジスタＴｒ２１、抵抗Ｒｐｕ２、Ｒｂｇ２を有する。トランジスタＴｒ２１は、ソースがインダクタ３１の第２の端子Ｐ２に接続され、ドレインが受信回路１０に接続される。また、トランジスタＴｒ２１のゲートには抵抗Ｒｐｕ２を介してスイッチ制御信号ＥＮｓｗが与えられる。トランジスタＴｒ２１のバックゲートは、抵抗Ｒｂｇ２を介して接地端子に接続される。このように、ゲートとバックゲートにそれぞれ抵抗を挿入することで、トランジスタＴｒ２１がスイッチとして機能している状態でトランジスタＴｒ２１を通過する信号の振幅が、接地電圧（或いは交流的に固定された電位Ｖｂ）、或いは、選択信号ＥＮのハイレベル電位Ｖｇを越えてもトランジスタＴｒ１１の導通状態を維持することができる。

このようにスイッチ回路ＳＷｒｘを設けることで、送信モード時に受信回路１０側に設けられるコンデンサＣ２の影響を小さくできる。また、スイッチ回路ＳＷｒｘの挿入に起因する損失を小さくするためにある程度太めのゲート幅のトランジスタを選択することが好ましい。また、トランジスタＴｒ１１のゲートノードとバックゲートに抵抗を挿入することで、電気的にフローティングにする必要がある。この抵抗により、ソース、ドレインから見える対ゲートと対バックゲートの寄生容量を低減することができる

実施の形態４
実施の形態４では、実施の形態１にかかる半導体装置１のインピーダンス整合回路３０の別の形態となるインピーダンス整合回路７０について説明する。そこで、図１１に実施の形態４にかかる半導体装置４の回路図を示す。

図１１に示すように、インピーダンス整合回路７０は、インピーダンス整合回路３０に対して第２の可変容量Ｃｓ、スイッチ回路ＳＷｒｘ、第３の可変容量Ｃｒｘ、第４の可変容量Ｃｔｘを追加したものである。ここで、第２の可変容量Ｃｓは実施の形態２で説明したものであり、スイッチ回路ＳＷｒｘは実施の形態３で説明したものでるため、ここでは説明を省略する。そこで、第３の可変容量Ｃｒｘ及び第４の可変容量Ｃｔｘについて詳細に説明する。

第３の可変容量Ｃｒｘは、受信回路１０の入力端子Ｐｒｘと、交流的に電位が固定された固定電位端子（例えば、接地端子）と、の間に接続される。また第４の可変容量Ｃｔｘは、送信回路２０の出力端子Ｐｔｘと、接地端子と、の間に接続される。なお、第３の可変容量Ｃｒｘ及び第４の可変容量Ｃｔｘは、第２の可変容量Ｃｓと同等の構成を有するものである。

実施の形態４にかかる半導体装置４では、第１の端子Ｐ１、第２の端子Ｐ２及び第３の端子Ｐ３のそれぞれに第２の可変容量Ｃｓ，第３の可変容量Ｃｒｘ及び第４の可変容量Ｃｔｘを設けることでインピーダンスの可変範囲を実施の形態２よりもさらに大きく広げることができる。

実施の形態５
実施の形態５では、実施の形態４にかかる半導体装置４のインピーダンス整合回路７０の別の形態となるインピーダンス整合回路８０について説明する。そこで、図１２に実施の形態５にかかる半導体装置５の回路図を示す。

図１２に示すように、インピーダンス整合回路８０は、第４の可変容量Ｃｔｘを第２のインダクタＬ１を構成する配線のうち、端部を除く中間位置に接続する。なお、第４の可変容量Ｃｔｘの他端は、インピーダンス整合回路８０においても固定電位端子（例えば、接地端子）に接続される。このように第２のインダクタＬ２と第４の可変容量Ｃｔｘとを接続する分岐配線８１を有するインダクタ３１をインダクタ３２と称す。

ここで、インダクタ３２のレイアウトについて、図１３に実施の形態５にかかるインダクタ３２のレイアウトを説明する図を示す。図１３に示すように、インダクタ３２は、第２のインダクタＬ２を構成する配線の端部を除く中間位置から分岐配線８１を分岐させる。分岐配線８１は、第２のインダクタＬ２を構成する配線が形成される配線層とは異なる層に形成される。

このように、第２のインダクタＬ２を構成する配線に第４の可変容量Ｃｔｘを接続することもできる。このようなレイアウトとしても、実施の形態４との特性差はほとんど無いため、他の素子の配置の都合に応じて、このようなレイアウトをすることも可能である。

実施の形態６
実施の形態６では、実施の形態４にかかる半導体装置４の別の形態について説明する。そこで、図１４に実施の形態６にかかる半導体装置６の回路図を示す。実施の形態１～５で説明した受信回路１０、送信回路２０及びインピーダンス整合回路３０、５０，６０、７０、８０は、いずれも半導体チップ上に形成可能な素子のみで構成される。そのため、実施の形態６では、実施の形態４にかかる半導体装置４を例に、受信回路１０、送信回路２０及びインピーダンス整合回路７０を１つの半導体チップ上に形成した例を示す。

このように、１つの半導体チップ上に受信回路１０、送信回路２０、インピーダンス整合回路７０を形成することで、送受信回路を構成するための部品を半導体チップの外付け部品の数を削減できるため、送受信回路を含む装置の堆積を小さくすることができる。

実施の形態７
実施の形態７では、インダクタ３１の別の形態となるインダクタ３３を有する半導体装置７について説明する。そこで、図１５に実施の形態７にかかる半導体装置の回路図を示す。

図１５に示すように、インダクタ３３は、インダクタ３１に第３のインダクタＬ３を追加したものである。第３のインダクタＬ３は、第１の端子Ｐ１と、第１のインダクタＬ１と第２のインダクタＬ２との両方が接続される共通ブランチと、の間に接続される。ここで、図１６に実施の形態７にかかるインダクタのレイアウトを説明する図を示す。

図１６に示すように、インダクタ３３では、第３のインダクタＬ３を構成する配線が第２のインダクタＬ２を構成する配線を囲むように第１のインダクタＬ１及び第２のインダクタＬ２と同じ方向に巻かれるように形成される。また、インダクタ３３では、第３のインダクタＬ３の第１の端子Ｐ１が設定され、他端近傍から分岐するように第１のインダクタＬ１が形成される。また、第２のインダクタＬ２は、第３のインダクタＬ３の端部から連続するように形成される。

形成するインダクタのインダクタンス或いは相互インダクタンスＭによって第３のインダクタＬ３が必要である場合、図１６に示すようなレイアウトとすることで、第３のインダクタＬ３を形成するとともに、第１のインダクタＬ１及び第２のインダクタＬ２と第３のインダクタＬ３との間に相互インダクタンスＭを発生させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１～７ 半導体装置
１０ 受信回路
１１ 受信アンプ
２０ 送信回路
２１ 送信アンプ
３０、５０、６０、７０、８０、９０ インピーダンス整合回路
３１～３３ インダクタ
４１～４９ 配線
８１ 分岐配線
１００ アンプ制御回路
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｌ３ 第３のインダクタ
Ｐ１ 第１の端子
Ｐ２ 第２の端子
Ｐ３ 第３の端子
Ｃｐ 第１の可変容量
Ｃｓ 第２の可変容量
Ｃｒｘ 第３の可変容量
Ｃｔｘ 第４の可変容量
Ｐｒｘ 入力端子
Ｐｔｘ 出力端子
ＳＷｒｘ スイッチ回路
ＡＮＴ アンテナ

Claims (10)

1. 受信回路と、
   送信回路と、
   前記受信回路と前記送信回路を排他的に動作させるアンプ制御回路と、
   アンテナに接続される第１の端子と、前記受信回路の入力端子に接続される第２の端子と、前記送信回路の出力端子に接続される第３の端子と、を有するインピーダンス整合回路と、を有し、
   前記インピーダンス整合回路は、
   前記第１の端子から前記第２の端子に至る信号経路に設けられる第１のインダクタと、
   前記第１の端子から前記第３の端子に至る信号経路に設けられる第２のインダクタと、を有し、
   前記第１のインダクタと前記第２のインダクタが形成される領域を平面視した場合、少なくとも一部が重なりを有する半導体装置。
2. 前記第１のインダクタに前記第１の端子から前記第２の端子に向かう方向の電流を流し、前記第２のインダクタに前記第１の端子から前記第３の端子に向かう方向の電流を流した場合、前記第１のインダクタに生じる電界と前記第２のインダクタに生じる電界は、互いに強め合う方向となるように、前記第１のインダクタと前記第２のインダクタの巻き線方向が設定される請求項１に記載の半導体装置。
3. 前記第１の端子と、交流的に電位が固定された固定電位端子との間に接続される第１の可変容量をさらに有する請求項１に記載の半導体装置。
4. 前記第１の可変容量の前記第１の端子側のノードと前記第１の端子との両方に一方の端子が接続され、他方の端子が前記アンテナに接続される第２の可変容量をさらに有する請求項３に記載の半導体装置。
5. 前記第２の端子と前記受信回路の入力端子との間を接続するか遮断するかを切り替えるスイッチ回路をさらに有する請求項１に記載の半導体装置。
6. 前記受信回路の入力端子と、交流的に電位が固定された固定電位端子と、の間に接続される第３の可変容量と、
   前記送信回路の出力端子と、前記固定電位端子と、の間に接続される第４の可変容量と、
   をさらに有する請求項１に記載の半導体装置。
7. 前記受信回路の入力端子と、交流的に電位が固定された固定電位端子と、の間に接続される第３の可変容量と、
   前記第２のインダクタを構成する配線のうち、端部を除く中間位置に一端が接続され、他端が前記固定電位端子に接続される第４の可変容量と、
   をさらに有する請求項１に記載の半導体装置。
8. 前記第１の端子と、前記第１のインダクタと前記第２のインダクタとの両方が接続される共通ブランチと、の間に接続される第３のインダクタをさらに有し、
   前記第３のインダクタは、前記第１のインダクタ及び前記第２のインダクタとの間に相互インダクタンスを有するように形成される請求項１に記載の半導体装置。
9. 前記受信回路、前記送信回路、前記アンプ制御回路及び前記インピーダンス整合回路は、１つの半導体チップ上に形成される請求項１に記載の半導体装置。
10. アンテナに接続される第１の端子と、
    受信回路の入力端子に接続される第２の端子と、
    送信回路の出力端子に接続される第３の端子と、
    前記第１の端子から前記第２の端子に至る信号経路に設けられる第１のインダクタと、
    前記第１の端子から前記第３の端子に至る信号経路に設けられる第２のインダクタと、を有し、
    前記第１のインダクタと前記第２のインダクタが形成される領域を平面視した場合、少なくとも一部が重なりを有するインピーダンス整合回路。

Images