JP2023115879A - スイッチング電源装置 - Google Patents

Abstract

【課題】相補ゲートドライブ信号を増やすことなく、大電力化を実現できるスイッチング電源装置を提供する。【解決手段】各回路要素の共振コンデンサＣｒｋ（ｋは１～ｎの自然数）は、一端が共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１に直列に接続され、他端がＰｋ個（Ｐｋは任意の自然数）の回路要素１０により位相差３６０°／ＰｋであるマルチフェーズＬＬＣコンバータを構成するように他の回路要素１０の共振コンデンサＣｒｋに接続されている。【選択図】図１

Description

本発明は、並列接続された複数のＬＬＣコンバータを用いて入力電圧を出力電圧に変換するスイッチング電源装置に関する。

近年、出力負荷の増大に伴って大電流化や低リップル化を実現するために、動作フェーズ数（相数）を複数にし、位相をずらして各動作フェーズを駆動するマルチフェーズ型のスイッチング電源装置が知られている（例えば、特許文献１参照）。

特許第６６９６６１７号公報

しかしながら、相数が増えるほど、用意する相補スイッチの相補ゲートドライブ信号も増加する。従って、相数の増加に伴う制御も複雑となり、制御に関わる回路が大規模化するなど、多相化による電力拡張は容易にできなかった。

本発明の一態様は、相補ゲートドライブ信号を増やすことなく、大電力化を実現できるスイッチング電源装置を提供する。

本発明の一態様に係るスイッチング電源装置は、直流電源の両端に直列に接続された第１スイッチ素子及び第２スイッチ素子と、前記第１スイッチ素子と前記第２スイッチ素子との接続点に一端が接続された共振リアクトル、トランスの１次巻線、及び、ｎ＋１個（ｎは３以上の自然数）の第０次共振コンデンサ～第ｎ次共振コンデンサ、を含む共振回路と、を有するハーフブリッジＬＬＣコンバータを回路要素として複数個備える。スイッチング電源装置において、各回路要素の第０次共振コンデンサは、一端が前記共振リアクトル、前記トランスの１次巻線に直列に接続されて、他端が電源ラインに接続され、各回路要素の第ｋ次共振コンデンサ（ｋは１～ｎの自然数）は、一端が前記共振リアクトル、前記トランスの１次巻線に直列に接続されて、他端がＰｋ個（Ｐｋは任意の自然数）の回路要素により位相差３６０°／Ｐｋであるｋ次元のマルチフェーズＬＬＣコンバータを構成するように他の回路要素の第ｋ次共振コンデンサに接続されている。

本発明の一態様によれば、相補ゲートドライブ信号を回路要素の総数よりも少なくでき、相補ゲートドライブ信号を増やすことなく、大電力化を実現できる。

スイッチング電源装置の実施の形態の回路構成を示す図である。 図１に示すスイッチング電源装置の動作を制御する回路を説明する図である。 スイッチング電源装置の多次元化（１～３次元）を説明する図である。 スイッチング電源装置の多次元化（４～６次元）を説明する図である。 スイッチング電源装置のさらなる多次元化を説明する図である。 ４次元に拡張することを想定してモジュール化された回路要素の構成を示す図である。 ｎ次元に拡張することを想定してモジュール化された回路要素の構成を示す図である。 １次元でモジュール化された回路要素の構成を示す図である。 ６つの回路要素１０を有する多相多重コンバータの例を示す図である。 図９に示す多相多重コンバータの動作を説明する効率グラフである。

以下、図を参照して本発明の実施の形態を詳細に説明する。以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。

本実施の形態のスイッチング電源装置１は、図１を参照すると、複数（Σ）個のハーフブリッジＬＬＣコンバータ（以下、回路要素１０と称す）を備える。スイッチング電源装置１は、１～ｎ次元のそれぞれがマルチフェーズＬＬＣコンバータとして構成されている。すなわち、スイッチング電源装置１は、多相多重ＬＬＣコンバータである。ここで、ｎは、３以上の自然数であり、３次元以上のマルチフェーズＬＬＣコンバータから構成されるスイッチング電源装置１を以下説明する。

回路要素１０は、直流電源Ｖｉｎの正極に接続される高電位入力端子Ｔｉｎ^＋と、直流電源Ｖｉｎの負極に接続される低電位入力端子Ｔｉｎ^－との間に直列に接続された第１スイッチ素子ＱＨ及び第２スイッチ素子ＱＬを備える。
回路要素１０は、第１スイッチ素子ＱＨと第２スイッチ素子ＱＬとの接続点に一端が接続された共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１、及び、ｎ＋１個の共振コンデンサＣｒ０～Ｃｒｎを含む、共振回路を備える。
回路要素１０は、トランスＴの２次巻線Ｎ２の電圧を整流平滑する同期整流素子ＳＲ１、ＳＲ２、及び、出力コンデンサＣｏｕｔを含む、整流平滑回路を備える。
図１では、実線枠内（モジュールに相当）に、回路要素１０の主回路のみを記している。整流平滑回路は、センタータップ整流、ブリッジ整流、倍電圧整流、コックウォルトン整流などの整流方式を採用できる。

高電位入力端子Ｔｉｎ^＋と低電位入力端子Ｔｉｎ^－との間には、入力コンデンサＣｉｎが接続され、出力コンデンサＣｏｕｔの両端が高電位出力端子Ｖｏｕｔ^＋と低電位出力端子Ｖｏｕｔ^－に接続されている。

共振コンデンサＣｒ０は、一端が共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１に直列に接続され、他端が低電位入力端子Ｔｉｎ^－に接続されている。

共振コンデンサＣｒ１～Ｃｒｎは、一端がいずれも共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１に直列に接続され、他端がそれぞれバイパス端子Ｔ１～Ｔｎに接続されている。ｋ番目（ｋは１～ｎの自然数）の共振コンデンサＣｒｋの他端（バイパス端子Ｔｋ）は、Ｐｋ個（Ｐｋは任意の自然数）の回路要素１０により位相差３６０°／Ｐｋであるｋ次元のマルチフェーズＬＬＣコンバータを構成するように他の回路要素１０のｋ番目の共振コンデンサＣｒｋの他端（バイパス端子Ｔｋ）に接続されている。本明細書では、次元の直交性は問わずに、バイパス端子Ｔ１～Ｔｎのｎ個の相互接続点をそれぞれｋ次元と称している。

回路要素１０の総数Σは、ｋ次元のそれぞれの相数であるＰｋを用いて、以下の式(１)で表される。

スイッチング電源装置１は、図２（ａ）を参照すると、制御回路２０と、選択信号生成回路３０とを備えている。制御回路２０は、Σ個の回路要素１０の第１スイッチ素子ＱＨ及び第２スイッチ素子ＱＬを、相補ゲートドライブ信号Ｇｋ_{Ｐｋ（ｋ＝１～ｎ）}によって交互にオンオフさせる。選択信号生成回路３０は、次元選択信号Ｙｋによって次元選択回路４２を制御して回路要素１０の動作／停止を次元毎に選択すると共に、相選択信号Ｘｋ_{Ｐｋ（ｋ＝１～ｎ）}によって相選択回路４１を制御してΣ個の回路要素１０の動作／停止を次元毎・相毎に選択する。

１～ｎ次元のそれぞれの相数Ｐ１～Ｐｎは、異なっていてもよいが、全て同一にすることで、各次元で同じ相補ゲートドライブ信号Ｇ_Ｐｋを使用することができる。同じ相補ゲートドライブ信号Ｇ_Ｐｋの使用により、制御に関わる回路が大規模化することなく、多相化によって電力拡張を容易に行うことができる。相数Ｐｋは、２や他の相数Ｐｋの約数であっても、同様に他の次元の相補ゲートドライブ信号Ｇ_{Ｐｋ（１～ｎ）}を使用できる。

例えば、１～ｎ次元のそれぞれの相数Ｐ１～Ｐｎを全て３にした場合、図２（ｂ）に示すように、制御回路２０が生成する相補ゲートドライブ信号は、Ｇ_１、Ｇ_２、Ｇ_３の３個、選択信号生成回路３０が生成する相選択信号もＸ_１、Ｘ_２、Ｘ_３の３個である。

共振コンデンサＣｒ１のみを有する３個の回路要素１０で構成する１次元三相ＬＬＣコンバータは、各回路要素１０において３６０°／３ずつ位相が異なる。図３（ａ）は、それら回路要素１０を三種類の濃度の異なるキューブ（Ｃｕｂｅ）で表現し、共振コンデンサＣｒ１の他端（バイパス端子Ｔ１）を相互接続する接続点を三つのキューブを貫通する1本の線で表現している。

２次元方向への拡張のためには、二つの共振コンデンサＣｒ１、Ｃｒ２を有する回路要素１０の一つの共振コンデンサＣｒ１を１次元方向に、もう一つの共振コンデンサＣｒ２を２次元方向に、接続点で位相が重ならないようにそれぞれ接続する。これにより、図３（ｂ）に示すように、２次元方向に三つの接続点が加わり、６つの相互接続点を有する９個の回路要素１０で、２次元三相三重ＬＬＣコンバータが構成される。図３（ｂ）には、２次元方向の接続点のみが示されている。

さらに、３次元方向への拡張のためには、三つの共振コンデンサＣｒ１、Ｃｒ２、Ｃｒ３を持つ回路要素１０の二つの共振コンデンサＣｒ１、Ｃｒ２をそれぞれ１次元方向、２次元方向に接続し、三つ目の共振コンデンサＣｒ３を３次元方向に、接続点で位相が重ならないように相互接続する。これにより、図３（ｃ）に示すように、３次元方向に９つの相互接続点が加わり、２７個の相互接続点を有する２７個の回路要素１０で、３次元三相九重ＬＬＣコンバータが構成される。図３（ｃ）には、３次元方向の接続点のみが示されている。

このように、スイッチング電源装置１は、ある一つの接続点では多相ＬＬＣコンバータになっており、接続点同志で比較すると、多相ＬＬＣコンバータが重なって多重ＬＬＣコンバータになっている。従って、本実施の形態のスイッチング電源装置は、多相多重ＬＬＣコンバータと称することができる。

さらに、図３（ｂ）に示す３次元三相九重ＬＬＣコンバータを一つのキューブとして表現すれば、図４（ａ）に示すように、４次元を１次元同様に認識することができる。４次元方向への拡張のためには、４つの共振コンデンサＣｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４を有する回路要素１０の三つの共振コンデンサＣｒ１、Ｃｒ２、Ｃｒ３は、前述のように３次元で接続し、四つ目の共振コンデンサＣｒ４は、４次元方向に接続する。これにより、３次元三相九重ＬＬＣコンバータを構成するキューブが三つ、合計８１個の回路要素１０で、４次元三相二十七重ＬＬＣコンバータが構成される。４次元三相二十七重ＬＬＣコンバータの接続点は、３次元三相九重ＬＬＣコンバータのキューブですでに２７個の接続点を内包し、三つあるので８１個、さらに４次元方向に２７個加わり、合計１０８個の接続点を有する。図４（ａ）には、４次元方向の接続点の一つが示されている。

５次元方向に拡張すると、図４（ｂ）に示すように、４０５個の相互接続点を有する２４３個の回路要素１０で、５次元三相八十一重ＬＬＣコンバータが構成される。図４（ｂ）には、５次元方向の接続点の一つが示されている。

さらに、６次元方向に拡張すると、図４（ｃ）に示すように、１４５８個の相互接続点を有する７２９個の回路要素１０で、６次元三相二百四十三重ＬＬＣコンバータが構成される。図４（ｃ）には、６次元方向の接続点の一つが示されている。

同様に、６次元に拡張された６次元三相二百四十三重ＬＬＣコンバータを一つのキューブで表現して、図５に示すように、７次元、８次元、９次元として回路数を増やしていくことができる。さらなる高次元化は、３Ｎ（Ｎは自然数）次元で構成される多次元多重ＬＬＣコンバータを一つのキューブとして次元軸を加えていくことで実現される。従って、三相ＬＬＣコンバータをｎ次元化すると、ｎ次元三相３^ｎ－１重ＬＬＣコンバータとなる。このように、相補ゲートドライブ信号を３相から増やすことなく、大電力化を実現できる。

このようにスイッチング電源装置１は、３次元直交軸を重ねて得られる多次元で、フラクタル構造を持つ。３次元以上に拡張しても、回路要素１０の総数Σに応じて、従来のマルチフェーズ方式のように位相差を３６０°／Σとする必要はない。Σ個の位相差を作る相補ゲートドライブ信号生成回路を用意する必要はないため、制御に関わる回路の大規模化が抑止される。特に、各次元の相数Ｐｋを同一にした場合、ある接続点に対して位相差３６０°／Ｐｋを持つマルチフェーズＬＬＣコンバータを構成することで、Ｐｋ個の相補ゲートドライブ信号を生成する回路を用い、電流バランスを行いつつ回路数を増やして電力を増やすことができる。
本実施の形態のスイッチング電源装置１は、限られたサイズのパッケージに半導体と磁気部品がミックスされた集積回路として（例えば、電源ＩＣ、又はシステム・オン・チップ（ＳｏＣ）として）構成することができる。簡略化された例として、出力電力１ｋＷ（キロワット）のスイッチング電源装置１を、１００Ｗの電力を出力する１０個の回路要素１０をつないで実現できる。Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ（ＭＥＭＳ）に、集積回路で構成された多相多重コンバータを適用してもよい。

スイッチング電源装置１の回路要素１０は、他端が低電位入力端子Ｔｉｎ^－に接続された共振コンデンサＣｒ０以外に、ｎ個に分割された共振コンデンサＣｒ１～Ｃｒｎを有する。ｋ番目（１～ｎ）の共振コンデンサＣｒｋの他端（バイパス端子Ｔｋ）は、Ｐｋ個の回路要素１０により位相差３６０°／ＰｋであるマルチフェーズＬＬＣコンバータを構成するように他の回路要素１０のｋ番目の共振コンデンサＣｒｋの他端（バイパス端子Ｔｋ）に接続されている。この場合、スイッチング電源装置１を構成する回路要素１０の総数Σは、上記の式(１)で表され、共振コンデンサＣｒ１～Ｃｒｎによる相互接続点の総数Σcは、以下の式(２)で表される。

スイッチング電源装置１のΣ個の回路要素１０の全てが動作するときの共振周波数ωｒは、以下の
式(３)で表される。

共振コンデンサＣｒ０～Ｃｒｎの容量が等しい場合の共振周波数ωｒは、以下の
式(４)で表される。

回路要素１０の総数Σと相互接続点が一致するのは、式（１），（２）より以下の式（５）で示す条件となる。

特に、回路要素１０を図１に示すようにモジュール化する際に、回路要素１０の総数Σと接続点を１：１に限定できる。

図６に示す回路要素１０ａは、最大４次元に拡張することを想定してモジュール化されたものであり、共振コンデンサＣｒ０以外に４個の共振コンデンサＣｒ１～Ｃｒ４を備えている。４次元に拡張しない場合、４個の共振コンデンサＣｒ１～Ｃｒ４の接続点（バイパス端子Ｔ１～Ｔ４）は、接続する接続点を共有したり、電源ラインに接続したりしてもよい。図６では、実線枠内（モジュールに相当）に、回路要素１０ａの主回路のみを記している。平滑コンデンサとして入力コンデンサＣｉｎ及び出力コンデンサＣｏｕｔを設けることで、モジュール化された回路要素１０ａ内での入出力リプル電流は補償される。従って、モジュールを多数接続しても平滑コンデンサ（入力コンデンサＣｉｎ、出力コンデンサＣｏｕｔ）の許容リプル電流を超えることはない。

図７に示す回路要素１０ｂは、ｎ個の共振コンデンサＣｒ１～Ｃｒｎを接続可能な次元拡張用の共振コンデンサ追加端子Ｔａｄｄを備えてモジュール化されたものである。すなわち、回路要素１０ｂは、共振コンデンサＣｒ０のみを内蔵してモジュール化され、トランスＴの１次巻線Ｎ１と共振コンデンサＣｒ０の一端との接続点に接続された共振コンデンサ追加端子Ｔａｄｄを備えている。共振コンデンサ追加端子Ｔａｄｄにより、ｎ個の共振コンデンサＣｒ１～Ｃｒｎは、点線枠で示すマザーボード等の他の基板上で外付け可能になる。図７では、実線枠内（モジュール）に、回路要素１０ｂの主回路のみを記している。

図８に示す１次元Ｐｋ相ＬＬＣコンバータ１００は、３次元への拡張を見据えて共振コンデンサＣｒ０以外に３個の共振コンデンサＣｒ１～Ｃｒ３を備えた回路要素１０ｂが１次元で接続されてモジュール化されたものである。各回路要素１０ｂは、２個の共振コンデンサＣｒ２～Ｃｒ３の接続点（バイパス端子Ｔ２～Ｔ３）を持ち、２次元方向、３次元方向に拡張することができる。１次元Ｐｋ相ＬＬＣコンバータ１００には、リプル電流の低減を目的として、入出力に平滑コンデンサ（入力コンデンサＣｉｎ、出力コンデンサＣｏｕｔ）が設けられている。入出力に平滑コンデンサを設けることで、モジュールを直並列に接続したとき、入出力電圧の安定を保証できる。

スイッチング電源装置１は、図２に示した相選択回路４１及び次元選択回路４２を相選択信号Ｘｋ_{Ｐｋ（ｋ＝１～ｎ）}及び次元選択信号Ｙｋによって制御することで、回路要素１０の動作／停止を相単位・次元単位で制御して、動作する回路要素１０の数を切り替えることができる。

簡略化のため、１次元方向に三相ＬＬＣコンバータ、２次元方向に二相ＬＬＣコンバータを構成する、図９に示す６個の回路要素１０を有する多相多重コンバータを例に回路数の切り替えについて説明する。図９において、各回路要素１０に付してある（ｘ，ｙ）は、ｘが１次元方向のフェーズを、ｙが２次元方向のフェーズを示す。すなわち、ｘ＝１は位相ゼロ、ｘ＝２は位相３６０°／３＝１２０°、ｘ＝３は位相２×３６０°／３＝２４０°であり、ｙ＝１は位相ゼロ、ｙ＝２は位相３６０°／２＝１８０°である。

図１０には、軽負荷時（出力電力が小さい時）には要素（１，１）、（１，２）のみで動作させ、負荷の上昇に伴って（１，１），（２，１），（３，１）のみで動作させ、重負荷時には６個の回路要素を動作させたときの効率グラフを示す。

各回路要素１０の共振コンデンサＣｒ０、Ｃｒ１、Ｃｒ２の容量をそれぞれαＣｒ、βＣｒ、γＣｒとし、以下の式（６）のように設定する。

この場合、６個の回路要素１０が全て動作しているときの共振周波数ωｒは、以下の式（７）で表される。

回路要素（１，１）のみが動作する場合の共振周波数ωｒ，１φは、動作していない回路要素１０の共振コンデンサ回路網の容量との合成容量Ｃｒ，１φによって、以下の式（８）で表される。

同様に、回路要素（１，１），（１，２）のように、２次元方向に二つのハーフブリッジＬＬＣ回路要素のみが動作するときの共振周波数ωｒ，２φは、以下の式（９）で表される。

同様に、回路要素（１，１），（２，１），（３，１）のように、１次元方向に三つのハーフブリッジＬＬＣ回路要素のみが動作するときの共振周波数ωｒ，３φは、以下の式（１０）で表される。

α＝β＝γ＝１／３とすると、６回路動作時の共振周波数に対して、１回路動作時共振周波数は２５．８％上昇、２回路動作時には８％上昇、３回路動作時には１１．８％上昇となる。実際のスイッチング周波数も、ほぼこれに準ずる。

このように、単にマルチフェーズの動作相数を切り替えるのではなく、多次元の回路要素１０の動作／停止を切り替えることで、負荷に応じて効率を維持することができる。

以上説明したように、本実施の形態によれば、直流電源Ｖｉｎの両端に直列に接続された第１スイッチ素子ＱＨ及び第２スイッチ素子ＱＬと、第１スイッチ素子ＱＨと前記第２スイッチ素子ＱＬとの接続点に一端が接続された共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１、及び、ｎ＋１個（ｎは３以上の自然数）の第０次共振コンデンサ（共振コンデンサＣｒ０）～第ｎ次共振コンデンサ（共振コンデンサＣｒｎ）を含む共振回路と、を有するハーフブリッジＬＬＣコンバータを回路要素１０として複数個（Σ個）備える。各回路要素１０の第０次共振コンデンサは、一端が共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１に直列に接続されて、他端が電源ラインに接続され、各回路要素の第ｋ次共振コンデンサ（共振コンデンサＣｒｋ、ｋは１～ｎの自然数）は、一端が共振リアクトルＬｒ、トランスＴの１次巻線Ｎ１に直列に接続され、他端がＰｋ個（Ｐｋは任意の自然数）の回路要素１０により位相差３６０°／Ｐｋであるｋ次元のマルチフェーズＬＬＣコンバータを構成するように他の回路要素１０の第ｋ次共振コンデンサに接続されている。
この構成により、相補ゲートドライブ信号を回路要素１０の総数Σよりも少なくでき、相補ゲートドライブ信号を増やすことなく、大電力化を実現できる。

本実施の形態によれば、回路要素１０の総数Σは、各次元に含まれる相数の積（Σ＝Ｐ１×Ｐ２×・・・×Ｐｎ）である。
この構成により、次元を増加させることで、回路要素１０の総数Σを指数的に増加させることができ、大電力化に対応することができる。

１～ｎ次元それぞれの相数Ｐｋが同一に設定されていれば、各次元で同じ相補ゲートドライブ信号Ｇ_{Ｐｋ（１～ｎ）}を使用でき、制御に関わる回路が大規模化することなく、多相化によって電力拡張を容易に行うことができる。

本実施の形態によれば、回路要素１０の動作／停止を次元単位で選択する次元選択回路４２と、次元選択回路４２を制御する次元選択信号Ｙｋを生成する選択信号生成回路３０とを備える。
この構成により、負荷に応じ動作回路数を切り替えて効率を維持することができる。さらに、回路要素１０の動作／停止を相単位で選択する相選択回路４１を用いることで、１つの回路要素１０のみを動作させる軽負荷時から全ての回路要素１０を動作させる重負荷時まで幅広く効率を維持できる。

以上、本発明を具体的な実施形態で説明したが、上記実施形態は例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
上記実施形態では、各回路要素１０に共振リアクトルＬｒを物理的に設けたが、代替的に共振リアクトルＬｒは、トランスの漏れインダクタンスを利用したものであってもよい。

１ スイッチング電源装置
１０、１０ａ、１０ｂ 回路要素（ハーフブリッジＬＬＣコンバータ）
２０ 制御回路
３０ 選択信号生成回路
４１ 相選択回路
４２ 次元選択回路
１００ １次元Ｐｋ相ＬＬＣコンバータ
Ｃｉｎ 入力コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｃｒ０～Ｃｒｎ 共振コンデンサ
Ｌｒ 共振リアクトル
Ｎ１ １次巻線
Ｎ２ ２次巻線
ＱＨ 第１スイッチ素子
ＱＬ 第２スイッチ素子
ＳＲ１、ＳＲ２ 同期整流素子
Ｔ トランス
Ｔ１～Ｔｎ バイパス端子
Ｔｉｎ^＋ 高電位入力端子
Ｔｉｎ^－ 低電位入力端子
Ｖｏｕｔ^＋ 高電位出力端子
Ｖｏｕｔ^－ 低電位出力端子
Ｖｉｎ 直流電源

Claims (7)

1. 直流電源の両端に直列に接続された第１スイッチ素子及び第２スイッチ素子と、
   前記第１スイッチ素子と前記第２スイッチ素子との接続点に一端が接続された共振リアクトル、トランスの１次巻線、及び、ｎ＋１個（ｎは３以上の自然数）の第０次共振コンデンサ～第ｎ次共振コンデンサ、を含む共振回路と、を有するハーフブリッジＬＬＣコンバータを回路要素として複数個備え、
   各回路要素の第０次共振コンデンサは、一端が前記共振リアクトル、前記トランスの１次巻線に直列に接続されて、他端が電源ラインに接続され、
   各回路要素の第ｋ次共振コンデンサ（ｋは１～ｎの自然数）は、一端が前記共振リアクトル、前記トランスの１次巻線に直列に接続されて、他端がＰｋ個（Ｐｋは任意の自然数）の回路要素により位相差３６０°／Ｐｋであるｋ次元のマルチフェーズＬＬＣコンバータを構成するように他の回路要素の第ｋ次共振コンデンサに接続されているスイッチング電源装置。
2. 回路要素の総数は、各次元に含まれる相数の積である請求項１記載のスイッチング電源装置。
3. １～ｎ次元それぞれの相数は、同一に設定されている請求項１又は請求項２記載のスイッチング電源装置。
4. 回路要素の動作／停止を次元単位で選択する次元選択回路と、
   前記次元選択回路を制御する次元選択信号を生成する選択信号生成回路と、を備える請求項１又は請求項２記載のスイッチング電源装置。
5. ｎ＋１個の前記共振コンデンサを含んでモジュール化された回路要素が、複数個、多次元に接続されて構成される請求項１又は請求項２記載のスイッチング電源装置。
6. ｎ個の前記共振コンデンサを接続可能な次元拡張用の共振コンデンサ追加端子が設けられてモジュール化された回路要素が、複数個、多次元に接続されて構成される請求項１又は請求項２記載のスイッチング電源装置。
7. Ｐｋ個の前記回路要素を含んでモジュール化されたＰｋ相ＬＬＣコンバータが、複数個、多次元に接続されて構成される請求項１又は請求項２記載のスイッチング電源装置。

Images