JP2023099300A - ゲート駆動部および表示装置 - Google Patents

Abstract

【課題】センシング時間を短縮する。【解決手段】実施例によるゲート駆動部およびこれを含んだ表示装置が開示される。実施例に係るゲート駆動部は以前信号伝達部からキャリー信号が印加されるキャリーラインを経由して従属的に連結され、ゲート信号を出力する多数の信号伝達部を含み、前記ゲート信号はデータラインを連結するためのスキャン信号とピクセル駆動電圧ラインを連結するための発光制御信号を含み、前記多数の信号伝達部は前記ピクセル回路の電気的特性がセンシングされる区間の間予め定められたデータラインを経由するピクセル回路にスキャン信号を印加してセンシング領域を選択し、前記センシング領域の予め定められた個数のピクセル回路ごとに順次発光制御信号の電圧をハイ電圧レベルで印加してセンシングするためのブロックを選択する。【選択図】 図１０ａ

Description

本発明はゲート駆動部および表示装置に関する。

表示装置は液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）等がある。

電界発光表示装置は発光層の材料により無機発光表示装置と有機発光表示装置に分かれる。アクティブマトリックスタイプ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）の有機発光表示装置は自ら発光する自発光素子例えば、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、「ＯＬＥＤ」という。）を利用して入力映像を再現する。有機発光表示装置は応答速度が速く、発光効率、輝度および視野角が大きい長所がある。

表示装置のうち一部例えば、液晶表示装置や有機発光表示装置には複数のサブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部および表示パネルまたは駆動部に供給する電源を生成する電源供給部などが含まれる。駆動部には表示パネルにスキャン信号、発光制御信号などのゲート信号を供給するゲート駆動部および表示パネルにデータ信号を供給するデータ駆動部などが含まれる。

このような表示装置は表示パネルに形成された複数のサブピクセルに駆動信号例えば、ゲート信号およびデータ信号などが供給されると、選択されたサブピクセルが光を透過させるか光を直接発光することになることによって映像を表示することができる。

この時、サブピクセルそれぞれは発光素子に流れる電流を制御する駆動ＴＦＴと電流をスイッチングする一つ以上のスイッチＴＦＴを含む。このような駆動ＴＦＴの長時間駆動などによる劣化が発生する可能性があるが、このような劣化を補償するために電流センシング基盤補償方式が適用されている。しかし、電流センシング基盤の補償方式は一つのブロックにデータを書き込んだ後に電流量をセンシングした後、次のブロックにデータを書き込んだ後に電流量をセンシングする過程を繰り返すため、全体のブロックをセンシングするのに必要なセンシング時間が長くなる問題点がある。

本発明は前述した必要性および／または問題点を解決することを目的とする。本発明はセンシング時間を短縮可能なゲート駆動部およびこれを含んだ表示装置を提供する。

本発明の課題は以上で言及した課題に制限されず、言及されていないさらに他の課題は以下の記載から当業者に明確に理解され得るであろう。

本発明のゲート駆動部は以前信号伝達部からキャリー信号が印加されるキャリーラインを経由して従属的に連結され、ゲート信号を出力する多数の信号伝達部を含み、前記ゲート信号はデータラインを連結するためのスキャン信号とピクセル駆動電圧ラインを連結するための発光制御信号を含み、前記多数の信号伝達部は前記ピクセル回路の電気的特性がセンシングされる区間の間予め定められたデータラインを経由するピクセル回路にスキャン信号を印加してセンシング領域を選択し、前記センシング領域の予め定められた個数のピクセル回路ごとに順次発光制御信号の電圧をハイ電圧レベルで印加してセンシングするためのブロックを選択することができる。

本発明はセンシングモード駆動時にデータラインに沿ってカラム方向にセンシング領域を選択した後、センシング領域内ブロック単位で発光制御信号を順次印加して電流をセンシングするようにすることによって、センシング時間またはセンシングタクトタイムを大きく短縮させることができ、整合性を改善することができる。

本発明はピクセル駆動電圧が印加される電源ラインに流れる電流が発光素子を迂回する経路で電流パスを形成するため発光素子の発光を抑制でき、これによって視認性問題を解決することができる。

本発明の効果は以上で言及した効果に制限されず、言及されていないさらに他の効果は特許請求の範囲の記載から当業者に明確に理解され得るであろう。

本発明の実施例に係る表示装置を示すブロック図である。 図１に図示された表示パネルの断面構造を示している図である。 本発明の外部補償回路に連結されたピクセル回路を示す回路図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 実施例に係るセンシング回路の動作原理を説明するための図である。 全体のセンシング時間を比較説明するための図である。 全体のセンシング時間を比較説明するための図である。 ブロックの形態を多様に変更する場合を示している図である。 ブロックの形態を多様に変更する場合を示している図である。 ブロックの形態を多様に変更する場合を示している図である。 ブロックの形態を多様に変更する場合を示している図である。 センシング領域を選択する原理を説明するための図である。 センシング領域を選択する原理を説明するための図である。 センシング領域を選択する原理を説明するための図である。 センシング領域を選択する原理を説明するための図である。 本発明の実施例に係るゲート駆動部のシフトレジスタを示している図面である。 実施例に係るセンシング駆動部の信号伝達部を示す図面である。 実施例に係るＥＭ駆動部の信号伝達部を示す図面である。 図１４に図示された信号伝達部の出力信号を示す波形図である。

本発明の利点および特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述されている実施例を参照すると明確になるであろう。しかし、本発明は以下で開示される実施例に限定されるものではなく、互いに異なる多様な形態で構成され得、ただし、本実施例は本発明の開示を完全なものとし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇によって定義されるのみである。

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は例示的なものであるので、本発明は図示された事項に限定されるものではない。明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。また、本発明の説明において、関連した公知の技術に対する具体的な説明が本発明の要旨を不要に曖昧にさせ得る恐れがあると判断される場合、その詳細な説明は省略する。

本明細書上で言及された「含む」、「有する」、「からなる」等が使われる場合、「～のみ」が使われない以上他の部分が追加され得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り複数を含む場合を含む。
構成要素の解釈において、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

位置関係に対する説明の場合、例えば、「～上に」、「～上部に」、「～下部に」、「～そばに」等で二つの部分の位置関係が説明される場合、「すぐに」または「直接」が使われない以上二つの部分間に一つ以上の他の部分が位置してもよい。

実施例の説明において、第１、第２等が多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は単に一つの構成要素を他の構成要素と区別するために使うものである。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であってもよい。

明細書全体に亘って同一の参照符号は同一の構成要素を指し示す。多様な実施例の特徴が部分的にまたは全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動および駆動が可能であり、各実施例が互いに対して独立的に実施可能でもよく、連関関係で共に実施可能であってもよい。以下、添付された図面を参照して本発明の多様な実施例を詳細に説明する。

図１は本発明の実施例に係る表示装置を示すブロック図であり、図２は図１に図示された表示パネルの断面構造を示している図面である。

図１および図２を参照すると、本発明の実施例に係る表示装置は表示パネル１００、表示パネル１００のピクセルにピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動部、およびピクセルと表示パネル駆動部の駆動に必要な電源を発生する電源部１４０を含む。

表示パネル１００はＸ軸方向の長さ、Ｙ軸方向の幅およびＺ軸方向の厚さを有する長方形構造の表示パネルであり得る。表示パネル１００は画面上で入力映像を表示するピクセルアレイを含む。ピクセルアレイは複数のデータライン１０２、データライン１０２と交差する複数のゲートライン１０３、およびマトリックスの形態で配置されるピクセルを含む。表示パネル１００はピクセルに共通に連結された電源ラインをさらに含むことができる。電源ラインはピクセル駆動電圧ＥＶＤＤが印加される電源ライン、初期化電圧Ｖｉｎｉｔが印加される電源ライン、基準電圧Ｖｒｅｆが印加される電源ライン、低電位電源電圧ＥＶＳＳが印加される電源ラインを含むことができる。このような電源ラインはピクセルに共通に連結される。

ピクセルアレイは複数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎそれぞれは、表示パネル１００のピクセルアレイでライン方向（Ｘ）に沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルはゲートライン１０３を共有する。データライン方向に沿ってカラム方向（Ｙ）に配置されたサブピクセルは同一のデータライン１０２を共有する。１水平期間（１Ｈ）は１フレーム期間をピクセルラインＬ１～Ｌｎの総個数で割った時間である。

表示パネル１００は非透過型表示パネルまたは透過型表示パネルで構成され得る。透過型表示パネルは画面上に映像が表示され、背景の実物が見える透明表示装置に適用され得る。

表示パネルはフレキシブル表示パネルで製作され得る。フレキシブル表示パネルはプラスチック基板を利用するＯＬＥＤパネルで構成され得る。プラスチックＯＬＥＤパネルのピクセルアレイと発光素子はバックプレート（Ｂａｃｋ ｐｌａｔｅ）上に接着された有機薄膜フィルム上に配置され得る。

ピクセル１０１それぞれはカラーを実現するために赤色サブピクセル、緑色サブピクセル、青色サブピクセルに分かれ得る。ピクセルそれぞれは白色サブピクセルをさらに含むことができる。サブピクセルそれぞれはピクセル回路を含む。以下、ピクセルはサブピクセルと同一の意味で解釈され得る。ピクセル回路それぞれはデータラインとゲートラインそして電源ラインに連結される。

ピクセルはリアル（ｒｅａｌ）カラーピクセルと、ペンタイル（ｐｅｎｔｉｌｅ）ピクセルで配置され得る。ペンタイルピクセルは予め設定されたピクセルレンダリングアルゴリズム（ｐｉｘｅｌ ｒｅｎｄｅｒｉｎｇ ａｌｇｏｒｉｔｈｍ）を利用して、カラーの異なる二つのサブピクセルを一つのピクセル１０１で駆動してリアルカラーピクセルより高い解像度を実現することができる。ピクセルレンダリングアルゴリズムは、ピクセルそれぞれで足りないカラー表現を隣接したピクセルで発光された光のカラーで補償することができる。

表示パネル１００の画面上にタッチセンサが配置され得る。タッチセンサはオン－セル（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）またはアドオンタイプ（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに内蔵されるイン－セル（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）タッチセンサで構成され得る。

表示パネル１００は断面構造から見る時、図２に図示された通り、基板１０上に積層された回路層１２、発光素子層１４、および封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）１６を含むことができる。

回路層１２はデータライン、ゲートライン、電源ラインなどの配線に連結されたピクセル回路、ゲートラインに連結されたゲート駆動部ＧＩＰ等を含むことができる。回路層１２の配線と回路素子は複数の絶縁層と、絶縁層を挟んで分離された二以上の金属層、そして半導体物質を含んだアクティブ層を含むことができる。

発光素子層１４はピクセル回路によって駆動される発光素子ＥＬを含むことができる。発光素子ＥＬは赤色（Ｒ）発光素子、緑色（Ｇ）発光素子、および青色（Ｂ）発光素子を含むことができる。発光素子層１４は白色発光素子とカラーフィルタを含むことができる。発光素子層１４の発光素子ＥＬは有機膜および保護膜を含んだ保護層によって覆われ得る。

封止層１６を回路層１２と発光素子層１４を密封するように前記発光素子層１４を覆う。封止層１６は有機膜と無機膜が交互に積層されたマルチ絶縁膜構造であってもよい。無機膜は水分や酸素の浸透を遮断する。有機膜は無機膜の表面を平坦化する。有機膜と無機膜が多様な層で積層されると、単一層に比べて水分や酸素の移動経路が長くなって発光素子層１４に影響を与える水分と酸素の浸透が効果的に遮断され得る。

封止層１６上に形成されたタッチセンサ層が配置され得る。タッチセンサ層はタッチ入力前後に容量（ｃａｐａｃｉｔａｎｃｅ）の変化に基づいてタッチ入力をセンシングする静電容量方式のタッチセンサを含むことができる。タッチセンサ層はタッチセンサの容量を形成する金属配線パターンと絶縁膜を含むことができる。金属配線パターンの間にタッチセンサの容量が形成され得る。タッチセンサ層上に偏光板が配置され得る。偏光板はタッチセンサ層と回路層１２の金属によって反射した外部光の偏光を変換して視認性と明暗比を向上させることができる。偏光板は線偏光板と位相遅延フィルムが接合された偏光板または円偏光板で構成され得る。偏光板上にカバーガラス（Ｃｏｖｅｒ ｇｌａｓｓ）が接着され得る。

表示パネル１００は封止層１６上に積層されたタッチセンサ層と、カラーフィルタ層をさらに含むことができる。カラーフィルタ層は赤色、緑色、および青色カラーフィルタと、ブラックマトリックスパターンを含むことができる。カラーフィルタ層は回路層とタッチセンサ層から反射した光の波長の一部を吸収して偏光板に取って代わる役割をし、色純度を高め得る。この実施例は偏光板に比べて光透過率が高いカラーフィルタ層２０を表示パネルに適用して表示パネルＰＮＬの光透過率を向上させ、表示パネルＰＮＬの厚さと柔軟性を改善することができる。カラーフィルタ層上にカバーガラスが接着され得る。

電源部１４０は直流－直流変換器（ＤＣ－ＤＣ Ｃｏｎｖｅｒｔｅｒ）を利用して、表示パネル１００のピクセルアレイと表示パネル駆動部の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器はチャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バック変換器（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、ブースト変換器（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）等を含むことができる。電源部１４０は図示していないホストシステムから印加される直流入力電圧のレベルを調整してガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ＶＥＨ、ゲートオフ電圧ＶＧＬ、ＶＥＬ、ピクセル駆動電圧ＥＶＤＤ、低電位電源電圧ＥＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏ等の定電圧（または直流電圧）を発生し得る。ガンマ基準電圧ＶＧＭＡはデータ駆動部１１０に供給される。ゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬはゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＶＤＤ、低電位電源電圧ＥＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏ等の定電圧はピクセルに共通に供給される。

表示パネル駆動部はタイミングコントローラ（Ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下で表示パネル１００のピクセルに入力映像のピクセルデータを書き込む。

表示パネル駆動部はデータ駆動部１１０とゲート駆動部１２０を含む。表示パネル駆動部はデータ駆動部１１０とデータライン１０２の間に配置されたデマルチプレクサアレイ１１２をさらに含むことができる。

デマルチプレクサアレイ１１２は複数のデマルチプレクサ（Ｄｅ－ｍｕｌｔｉｐｌｅｘｅｒ、ＤＥＭＵＸ）を利用してデータ駆動部１１０のチャネルを出力されたデータ電圧をデータライン１０２に順次供給する。デマルチプレクサは表示パネル１００上に配置された多数のスイッチ素子を含むことができる。デマルチプレクサがデータ駆動部１１０の出力端子とデータライン１０２の間に配置されるとデータ駆動部１１０のチャネルの個数が減少し得る。デマルチプレクサアレイ１１２は省略され得る。

表示パネル駆動部はタッチセンサを駆動するためのタッチセンサ駆動部をさらに含むことができる。タッチセンサ駆動部は図面で省略されている。データ駆動部とタッチセンサ駆動部は一つのドライブＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に集積され得る。モバイル機器やウェアラブル機器でタイミングコントローラ１３０、電源部１４０、データ駆動部１１０、タッチセンサ駆動部などは一つのドライブＩＣに集積され得る。

表示パネル駆動部はタイミングコントローラ１３０の制御下で低速駆動モード（Ｌｏｗ ｓｐｅｅｄ ｄｒｉｖｉｎｇ ｍｏｄｅ）で動作することができる。低速駆動モードは入力映像を分析して入力映像が予め設定された時間の間変化がない時、表示装置の消費電力を減らすために設定され得る。低速駆動モードは静止映像が一定時間以上入力される時、ピクセルのリフレッシュレート（Ｒｅｆｒｅｓｈ ｒａｔｅ）を低くすることによって表示パネル駆動部と表示パネル１００の消費電力を減らすことができる。低速駆動モードは静止映像が入力される時に限定されない。例えば、表示装置が待機モードで動作したり、使用者命令または入力映像が所定時間以上表示パネル駆動回路に入力されない時、表示パネル駆動回路は低速駆動モードで動作することができる。

データ駆動部１１０はＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を利用して、毎フレーム期間ごとにタイミングコントローラ１３０からデジタル信号で受信される入力映像のピクセルデータをガンマ補償電圧に変換してデータ電圧を発生する。ガンマ基準電圧ＶＧＭＡは分圧回路を通じて階調別ガンマ補償電圧に分圧され、ＤＡＣに供給される。データ電圧はデータ駆動部１１０のチャネルそれぞれから出力バッファーを通じて出力される。
ゲート駆動部１２０はスキャン駆動部１２１、ＥＭ駆動部１２２を含むことができる。ゲート駆動部１２０はピクセルアレイのＴＦＴアレイおよび配線と共に表示パネル１００の回路層１２に直接形成されるＧＩＰ（Ｇａｔｅ ｉｎ ｐａｎｅｌ）回路で構成され得る。ＧＩＰ回路は表示パネル１００の非表示領域であるベゼル領域（Ｂｅｚｅｌ、ＢＺ）上に配置されるか、入力映像が再現されるピクセルアレイ内に分散配置され得る。ゲート駆動部１２０はタイミングコントローラ１３０の制御下でゲート信号をゲートライン１０３に順次出力する。ゲート駆動部１２０はシフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を利用してゲート信号をシフトさせることによって、その信号をゲートライン１０３に順次供給することができる。ゲート信号はスキャンパルス、発光制御パルス（以下、「ＥＭパルス」という。）、初期化パルス、センシングパルスを含むことができる。

ゲート駆動部１２０のシフトレジスタはタイミングコントローラ１３０からのスタートパルス（ｓｔａｒｔ ｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔ ｃｌｏｃｋ）に応答してゲート信号のパルスを出力し、シフトクロックタイミングに合わせてそのパルスをシフトする。

タイミングコントローラ１３０はホストシステムから入力映像のデジタルビデオデータ（ＤＡＴＡ）と、それと同期されるタイミング信号を受信する。タイミング信号は垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロックＣＬＫおよびデータイネーブル信号ＤＥ等を含むことができる。データイネーブル信号ＤＥをカウントする方法で垂直期間と水平期間が分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは省略され得る。データイネーブル信号ＤＥは１水平期間（１Ｈ）の周期を有する。

ホストシステムはＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）システム、タブレットコンピュータ、ノートブックコンピュータ、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、モバイル機器、ウェアラブル機器、車両システムのうちいずれか一つであり得る。ホストシステムはビデオソースからの映像信号を表示パネル１００の解像度に合うようにスケーリングしてタイミング信号とともにタイミングコントローラ１３に伝送することができる。

タイミングコントローラ１３０はノーマル駆動モード（Ｎｏｒｍａｌ ｄｒｉｖｉｎｇ ｍｏｄｅ）で入力フレーム周波数をｉ倍逓倍して、入力フレーム周波数Хｉ（ｉは自然数）Ｈｚのフレーム周波数で表示パネル駆動部の動作タイミングを制御することができる。入力フレーム周波数はＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で５０Ｈｚである。タイミングコントローラ１３０は低速駆動モードでピクセルのリフレッシュレートを低くするためにフレーム周波数を１Ｈｚ～３０Ｈｚの間の周波数に下げて表示パネル駆動部の駆動周波数を低くすることができる。

タイミングコントローラ１３０はホストシステムから受信されたタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ）に基づいて、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するための制御信号、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。タイミングコントローラ１３０は表示パネル駆動部の動作タイミングを制御してデータ駆動部１１０、デマルチプレクサアレイ１１２、タッチセンサ駆動部、およびゲート駆動部１２０を同期させる。

タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図示していないレベルシフタ（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）を通じてゲートオン電圧（ＶＧＨおよびＶＥＨ）とゲートオフ電圧ＶＧＬ、ＶＥＬに変換され、ゲート駆動部１２０に供給され得る。レベルシフタはゲートタイミング制御信号のローレベル電圧（ｌｏｗ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオフ電圧ＶＧＬ、ＶＥＬに変換し、ゲートタイミング制御信号のハイ電圧レベル（ｈｉｇｈ ｌｅｖｅｌ ｖｏｌｔａｇｅ）をゲートオン電圧ＶＧＨ、ＶＥＨに変換する。ゲートタイミング信号はスタートパルスとシフトクロックを含む。

表示パネル１００の製造工程で引き起こされる工程偏差と素子特性偏差によって、ピクセル間に駆動素子の電気特性において差が存在し得、このような差はピクセルの駆動時間が経過するにつれてさらに大きくなり得る。ピクセル間に駆動素子の電気的特性偏差を補償するために、有機発光表示装置に内部補償技術または外部補償技術が適用され得る。内部補償技術はピクセル回路それぞれに構成された内部補償回路を利用して、サブピクセル別に駆動素子のしきい電圧をサンプリングしてそのしきい電圧だけ駆動素子のゲート－ソース間電圧Ｖｇｓを補償する。外部補償技術は外部補償回路を利用して駆動素子の電気的特性により変わる駆動素子の電流または電圧をリアルタイムセンシングする。外部補償技術はピクセル別にセンシングされた駆動素子の電気的特性偏差（または変化）だけ入力映像のピクセルデータ（デジタルデータ）を変調することによって、ピクセルそれぞれで駆動素子の電気的特性偏差（または変化）をリアルタイム補償する。表示パネル駆動部は外部補償技術および／または内部補償技術を利用してピクセルを駆動することができる。

図３は、本発明の外部補償回路に連結されたピクセル回路を示す回路図である。図３を参照すると、ピクセル回路は発光素子ＥＬ、発光素子ＥＬに電流を供給する駆動素子ＤＴ、発光制御信号ＥＭに応答してピクセル駆動電圧ライン４１を連結する第１スイッチ素子Ｍ０１、スキャン信号ＳＣＡＮに応答してデータライン４０を連結する第２スイッチ素子Ｍ０２、駆動素子ＤＴのゲート電極に連結されたキャパシタＣｓｔ、センシング信号ＳＥＮＳＥに応答して基準電圧ライン４３を連結する第３スイッチ素子Ｍ０３、初期化信号ＩＮＩＴに応答して初期化電圧ライン４４を連結する第４スイッチ素子Ｍ０４を含む。

ピクセル駆動電圧すなわち、高電位電圧ＥＶＤＤは高電位電圧ライン４１を通じて駆動素子ＤＴの第１電極に印加される。駆動素子ＤＴはゲート－ソース間電圧Ｖｇｓにより発光素子ＥＬに電流を供給して発光素子ＥＬを駆動する。発光素子ＥＬはアノード電極とカソード電極の間の順方向電圧がしきい電圧異常であるときにターンオンされて発光する。発光素子ＥＬのカソード電極には低電位電圧ＥＬＶＳＳが印加される。キャパシタＣｓｔは駆動素子ＤＴのゲート電極と第２電極間に連結されて駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓを維持する。

第１スイッチ素子Ｍ０１はゲートラインから印加される発光制御信号ＥＭのゲートオン電圧によりターンオンされ、ピクセル駆動電圧ライン４１を第１ノードｎ１に連結する。

第２スイッチ素子Ｍ０２はゲートラインから印加されるスキャン信号ＳＣＡＮのゲートオン電圧によりターンオンされ、データライン４０を駆動素子ＤＴのゲート電極とキャパシタＣｓｔに連結する。

第３スイッチ素子Ｍ０３はセンシング信号ＳＥＮＳＥに応答して基準電圧Ｖｒｅｆを印加する。基準電圧ＶｐｒｅＲは基準電圧ライン４３を通じてピクセル回路に印加される。

第４スイッチ素子Ｍ０４は初期化信号ＩＮＩＴのゲートオン電圧によりターンオンされ、初期化電圧ライン４４を駆動素子ＤＴのゲート電極とキャパシタＣｓｔに連結する。

発光素子ＥＬはＯＬＥＤで構成され得る。ＯＬＥＤはアノード電極とカソード電極の間に形成された有機化合物層を含む。有機化合物層は正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬおよび電子注入層ＥＩＬ等を含み得るがこれに限定されない。スイッチ素子Ｍ０１、ＭＯ２はｎチャネルＯｘｉｄｅ ＴＦＴで構成され得る。

発光素子ＥＬとして利用されるＯＬＥＤは複数の発光層が積層されたタンデム（Ｔａｎｄｅｍ）構造であり得る。タンデム構造のＯＬＥＤはピクセルの輝度と寿命を向上させることができる。この時、センシングモードで駆動素子ＤＴのチャネルを通じて流れる電流または駆動素子ＤＴと発光素子ＥＬの間の電圧が基準電圧ライン４３を通じてセンシングされる。基準電圧ライン４３を通じて流れる電流は積分器を通じて電圧に変換され、アナログ－デジタル変換器（Ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）を通じてデジタルデータに変換される。このデジタルデータは駆動素子ＤＴのしきい電圧または移動度情報を含んだセンシングデータである。センシングデータはデータ演算部に伝送される。データ演算部はアナログ－デジタル変換器からのセンシングデータの入力を受けて、センシングデータに基づいて選択された補償値をピクセルデータに加えるか積算してピクセルの駆動偏差と劣化を補償することができる。

図４～図８は、実施例に係るセンシング回路の動作原理を説明するための図面である。

図４を参照すると、表示パネルＰＮＬにＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）が接着され得る。ＣＯＦはドライブＩＣ（ＳＩＣ）を含み、ソースＰＣＢ（ＳＰＣＢ）を表示パネルＰＮＬに連結する。ドライブＩＣ（ＳＩＣ）はデータ駆動部を含む。

タイミングコントローラ１３０と電源部１５０はコントロールＰＣＢ（ＣＰＣＢ）上に実装され得る。コントロールＰＣＢ（ＣＰＣＢ）は可撓性回路フィルム例えば、ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を通じてソースＰＣＢ（ＳＰＣＢ）に連結され得る。

タイミングコントローラ１３０は前述した基準電圧制御部を含んで、表示パネルＰＮＬからの感知された基準電圧Ｖｒｅｆ＿ｓｅｎｓｅｄと電源部１５０から出力される基準電圧Ｖｒｅｆを比較した結果に基づいて電源部１５０から出力される基準電圧Ｖｒｅｆを調整することができる。

電源部１５０から出力される基準電圧ＶｒｅｆはＦＰＣ、ソースＰＣＢ（ＳＰＣＢ）およびＣＯＦを経由して表示パネルＰＮＬに供給され得る。したがって、表示パネルＰＮＬで基準電圧Ｖｒｅｆ引入部（ＩＮ）はドライブＩＣ（ＳＩＣ）と近い。

表示パネルＰＮＬ上の基準電圧ラインＲＥＦＬはＣＯＦ、ＳＰＣＢ、およびＦＰＣを経由して電源部１５０に連結することができる。基準電圧ラインＲＥＦＬはショーティングバー（ｓｈｏｒｔｉｎｇ ｂａｒ、ＳＢ）によりグループ化され得る。ショーティングバーは表示パネルＰＮＬ上の一側に形成されるものの、ドライブＩＣ（ＳＩＣ）の内部ではなく表示パネル上にＬＯＧ（Ｌｉｎｅ ｏｆ Ｇｌａｓｓ）配線で形成され得る。表示パネルＰＮＬ上のすべてのピクセルに連結された基準電圧ラインＲＥＦＬはショーティングバーに連結され得る。センシング部１６０はパワーオフ後にセンシングモード駆動時に高電位電圧ＥＶＤＤが印加されるピクセル電源ラインに流れる電流をセンシングする。センシング部１６０はセンシングした電流をタイミングコントローラ１３０に提供する。

図５を参照すると、センシング部はピクセル電源ラインに連結された抵抗、抵抗に連結されたＡＤＣを含むことができる。センシング部はピクセル電源ラインと抵抗の間に連結されたスイッチをさらに含むことができる。スイッチはディスプレイモードではターンオフされ、センシングモードでターンオンされる。

ディスプレイモードでスイッチＳＷがターンオフされると、高電位電圧ＥＶＤＤがピクセル電源ラインを通じてピクセルＰＸＬに印加される。センシングモードでスイッチＳＷがターンオンされると、高電位電圧がピクセル電源ラインと抵抗Ｒを経てピクセルに印加され、抵抗に流れる電流がセンシングされる。

図６ａを参照すると、実施例ではセンシングモード駆動時、第１スイッチ素子Ｍ０１に発光制御信号ＥＭのゲートオン電圧を印加し、第２スイッチ素子Ｍ０２にスキャン信号ＳＣＡＮのゲートオン電圧を印加し、第３スイッチ素子Ｍ０３にセンシング信号ＳＥＮＳＥのゲートオン電圧を印加する。第１、第２および第３スイッチ素子Ｍ０１、Ｍ０２、Ｍ０３にゲートオン電圧が印加され、ターンオンされてピクセル駆動電圧ライン４１に流れる電流が発光素子に流れずに基準電圧ライン４３に流れるようにする電流パスを形成する。

したがって、実施例はセンシングモード駆動時発光素子を発光させることなく電流センシングが可能となり得、発光素子の発光が抑制され。視認性問題を解決することができる。

図６ｂを参照すると、実施例ではセンシングモード駆動時、第１スイッチ素子Ｍ０１に発光制御信号ＥＭのゲートオフ電圧を印加するため、第２および第３スイッチ素子Ｍ０１、Ｍ０２、Ｍ０３にゲートオン電圧が印加され、ターンオンされたとしてもピクセル駆動電圧ライン４１に電流が流れないようにする。

このようにピクセル回路はセンシングモード駆動時発光制御信号ＥＭにより選択され得る。すなわち、選択されたピクセル回路にのみ電流が流れるようにして流れる電流量を測定することができる。

図７を参照すると、センシング部は予め定められた個数のピクセルを含むブロック単位で電流をセンシングする。ここでブロックはライン方向（Ｘ）のピクセルとカラム方向（Ｙ）のピクセルの個数が同一である正方形の形状であり得るが、例えば、３０ｐｉｘｅｌｓ×３０ｐｉｘｅｌｓであり得る。ブロックは正方形の形状に限定されず、多様な形状で構成され得る。

センシング部はブロック単位で電流をセンシングするものの、予め定められた順で各ブロックに流れる電流をセンシングする。各ブロックに含まれた画素の特性および劣化の程度により異なる電流がセンシングされる。

ブロック単位で電流をセンシングする方式はピクセル単位で電流をセンシングする方式に比べて全体のセンシング時間が短縮され得、簡単な構造で構成することが可能であり得る。

実施例ではライン方向（Ｘ）に各ブロックに流れる電流をセンシングするのではなく、カラム方向（Ｙ）に各ブロックに流れる電流をセンシングしてタクトタイム（ｔａｃｋ ｔｉｍｅ）および整合性を改善しようとする。

図８を参照すると、実施例ではブロック単位で電流をセンシングするためのピクセル構造を示している。表示パネル上のすべてのピクセルには基準電圧ラインと高電位電圧ラインが共有されるように連結され、データ電圧ラインがカラム方向（Ｙ）のピクセルにそれぞれ連結される。

したがって、基準電圧と高電位電圧が表示パネル上のすべてのピクセルに印加されたとしても、データ印加の有無によりセンシングがなされるブロックを選択することが可能であり得る。例えば、センシングがなされる第１ブロックＯＮＢＬＫにあるすべてのピクセルにホワイトデータが印加され、センシングがなされない第２ブロックＯＦＦＢＬＫにあるすべてのピクセルにブラックデータが印加される。ここでは、表示パネル上の一つのブロックにホワイトデータが印加される間、残りのブロックにはブラックデータが印加される。

センシングがなされる第１ブロックにあるすべてのピクセルにホワイトデータが印加されると、センシング部がピクセル駆動電圧ラインに流れる電流をセンシングする。この時、ピクセル駆動電圧ラインに流れる電流はブロック単位の大きな値であるため、センシング部には積分器が不要である。

図９ａ～図９ｂは全体のセンシング時間を比較説明するための図面である。図９ａを参照すると、実施例ではセンシングモード駆動時、カラム方向（Ｙ）に各ブロックにセンシングデータすなわち、ホワイトデータを印加し、各ブロックに流れる電流をセンシングすることができる。この時、総センシング時間Ｔｔｏｔａｌは次の式１のように定義することができる。

Ｔｔｏｔａｌ＝Ｔａｄｄｒｅｓｓｉｎｇ＋（Ｔｓｅｎｓｉｎｇ×Ｎ＿Ｖｂｌｏｃｋ）×Ｎ＿ｓｕｂｐｘｌ×Ｎ＿Ｈｂｌｏｃｋ ・・・（式１）

ここで、Ｔａｄｄｒｅｓｓｉｎｇはセンシングデータを印加する時間であり、Ｔｓｅｎｓｉｎｇは各ブロックに流れる電流をセンシングする時間であり、Ｎ＿Ｖｂｌｏｃｋはカラム方向（Ｙ）に位置するブロック個数であり、Ｎ＿ｓｕｂｐｘｌはサブピクセルの個数であり、Ｎ＿Ｈｂｌｏｃｋはライン方向（Ｘ）に位置するブロックの個数である。

例えば、全体ブロックの個数は３６×６４であり、各ブロックのピクセル個数は３０×３０であり、ＦＨＤ １２０ｈｚ ＲＧＢである場合、総センシング時間Ｔｔｏｔａｌは［８．３３ｍｓ＋（２ｍｓ×３６）］×３×６４＝１５．４２秒となる。

図９ｂを参照すると、比較例ではセンシングモード駆動時、ライン方向（Ｘ）に各ブロックにセンシングデータすなわち、ホワイトデータを印加し、各ブロックに流れる電流をセンシングすることができる。この時、総センシング時間Ｔｔｏｔａｌは次の式２のように定義することができる。

Ｔｔｏｔａｌ＝（Ｔａｄｄｒｅｓｓｉｎｇ＋Ｔｓｅｎｓｉｎｇ）×Ｎ＿ｓｕｂｐｘｌ×Ｎ＿Ｈｂｌｏｃｋ×Ｎ＿Ｖｂｌｏｃｋ ・・・（式２）

例えば、全体ブロックの個数は３６×６４であり、各ブロックのピクセル個数は３０×３０であり、ＦＨＤ １２０ｈｚ ＲＧＢである場合、総センシング時間Ｔｔｏｔａｌは（８．３３ｍｓ＋２ｍｓ）×３×６４×３６＝７１．４秒となる。

前記表１のように、実施例と比較例はアドレッシング時間で多くの差が発生しているため、実施例は比較例より総センシング時間が大きく減少するのを確認することができる。

図１０ａ～図１０ｄは、ブロックの形態を多様に変更する場合を示している図面である。

図１０ａ～図１０ｂを参照すると、センシングしようとするブロックの大きさを変更する場合を示している。この時、ブロックの大きさによりタクトタイムが短縮され得るが、次の表２の通りである。

図１０ｃ～図１０ｄを参照すると、データが印加されるブロックの個数を変更することが可能であり得る。例えば、カラム方向（Ｙ）のブロックごとにデータ電圧が印加されたり、カラム方向（Ｙ）のブロックを多数のグループに区分して各グループ単位でデータ電圧が印加され得る。このように、同一のブロックの大きさ基準では比較例対比タクトタイムを短縮させることができ、同一のタクトタイム基準ではブロックの大きさを小さくすることができるため、整合性の増加につながる。したがって、実施例では電流センシングのための多様な構成が可能であるが、タクトタイム、ブロックの大きさ、整合性などを考慮して最適の構成に設計変更が可能であり得る。

図１１ａ～図１１ｄは、センシング領域を選択する原理を説明するための図面である。

図１１ａを参照すると、実施例でデータラインに沿って垂直方向またはカラム方向（Ｙ）にセンシングしようとするセンシング領域Ｍ１のピクセルにはセンシングデータすなわち、ホワイトデータを印加し、センシングしない未センシング領域（Ｍ２～Ｍ８）のピクセルにはブラックデータを印加することができる。実施例ではデータを印加してセンシングしようとするセンシング領域を選択することができる。このように選択されたセンシング領域に含まれたブロックごとに電流をセンシングすることができる。

図１１ｂを参照すると、センシング領域に含まれたブロックのうち一つのブロック単位で電流をセンシングしなければならないが、この時、発光制御信号を利用してブロックを選択することができる。

実施例では、データラインに沿ってカラム方向（Ｙ）に配置されたセンシング領域Ｍ１に含まれた各ブロックＮ１～Ｎ６を選択するための発光制御信号を順次印加することができる。

図１１ｃを参照すると、センシング領域Ｍ１に含まれた一番目のブロックＮ１が選択された場合、一番目のブロックＮ１には発光制御信号のハイ電圧レベルが印加され、ピクセル駆動電圧ＥＶＤＤが駆動素子を通じて流れ、２番目のブロックから６番目のブロックＮ２～Ｎ６までには発光制御信号のロー電圧レベルが順次印加され得る。

この時、センシングしようとするブロックグループ内の一番目のブロックの各サブピクセルは図３と同一の回路で構成され、第１スイッチ素子が発光制御信号のハイ電圧レベルによってターンオンされ、ピクセル駆動電圧ＥＶＤＤが印加されて電流パスを形成することができる。

一方、センシングしようとするセンシング領域内の残りのブロックの各サブピクセルは図３と同一の回路で構成され、第１スイッチ素子が発光制御信号のロー電圧レベルによってターンオフされるため、ピクセル駆動電圧ＥＶＤＤが印加されず電流パスを形成することができない。

図１１ｄを参照すると、アドレッシング区間以後にセンシング区間の間センシングしようとするセンシング領域内のブロックＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６は順次駆動され、電流をセンシングすることができる。

図１２は本発明の実施例に係るゲート駆動部のシフトレジスタを示している図面であり、図１３は実施例に係るセンシング駆動部の信号伝達部を示す図面であり、図１４は実施例に係るＥＭ駆動部の信号伝達部を示す図面であり、図１５は図１４に図示された信号伝達部の出力信号を示す波形図である。

図１２を参照すると、実施例に係るゲート駆動部１２０はキャリー信号が伝送されるキャリーラインを経由して従属的に連結された多数の信号処理部ＳＴＧ１、ＳＴＧ２、ＳＴＧ３、ＳＴＧ４、ＳＴＧ５、ＳＴＧ６、ＳＴＧ７を含む。

タイミングコントローラ１３０はゲート駆動部１２０に入力されるスタートパルスＶｓｔを利用して、ゲート駆動部の出力信号ＧＯＵＴの幅およびマルチ出力（Ｍｕｌｔｉ－ｏｕｔｐｕｔ）を調節することができる。

信号処理部ＳＴＧ１、ＳＴＧ２、ＳＴＧ３、ＳＴＧ４、ＳＴＧ５、ＳＴＧ６、ＳＴＧ７ それぞれは、スタートパルスまたは以前の奇数番目のまたは偶数番目の信号処理部から出力されるキャリー信号とクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４の入力を受ける。第１信号処理部ＳＴＧ１はスタートパルスＶｓｔにより駆動され始め、それ以外の信号処理部ＳＴＧ２、ＳＴＧ３、ＳＴＧ４、ＳＴＧ５、ＳＴＧ６、ＳＴＧ７は以前の奇数番目または偶数番目の信号処理部からのキャリー信号の入力を受けて駆動され始める。

図１３を参照すると、実施例に係るセンシング駆動部の各信号伝達部は第１回路部２１０、第２回路部２２０を含む。第１回路部２１０は第１制御ノード（以下、「Ｑノード」という）と第２制御ノード（以下、「Ｑｂノード」という）を充電または放電させる。

この時、第１回路部２１０はＱノード（Ｑ）とＱｂノード（Ｑｂ）の充放電を制御する役割をする制御回路とＱノード（Ｑ（ｎ））の電圧を反転させてＱｂノード（Ｑｂ（ｎ））に印加するインバータ回路（Ｉｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）を含む。インバータ回路はＱｂノード充電部と、Ｑｂノード放電部を含む。
第２回路部２２０はＱノード（Ｑ）とＱｂノード（Ｑｂ）の電位に対応してセンシング信号ＳＥＯＵＴ（ｎ）を出力する。

第２回路部２２０はセンシング信号ＳＥＯＵＴ（ｎ）を出力する第１バッファトランジスタＴ１、Ｔ２を含む。第１バッファトランジスタＴ１、Ｔ２はＱノード（Ｑ）の電位に基づいてターンオンする第１プルアップトランジスタＴ１とＱｂノード（Ｑｂ）の電位に基づいてターンオンする第１プルダウントランジスタＴ２に区分される。第１プルアップトランジスタＴ１はＱノード（Ｑ）にゲート電極が連結され、クロック信号ラインＳＥＣＬＫ（ｎ）に第１電極が連結され、第１出力端ＳＥＯＵＴ（ｎ）に第２電極が連結される。第１プルダウントランジスタＴ２はＱｂノード（Ｑｂ）にゲート電極が連結され、第１出力端ＳＥＯＵＴ（ｎ）に第１電極が連結され、低電位電圧ラインＳＥＧＶＳＳ０に第２電極が連結される。第１バッファトランジスタＴ１、Ｔ２はクロック信号ラインＳＥＣＬＫ（ｎ）を通じて印加されたクロック信号と低電位電圧ラインＧＶＳＳ０を通じて印加された低電位電圧に基づいてセンシング信号ＳＥＯＵＴ（ｎ）を出力する。

この時、図６ａのように、実施例ではセンシングモード駆動時に電流パスが発光素子を迂回して形成されるようにセンシング信号の電圧がハイ電圧レベルを維持するように設定する。例えば、実施例ではセンシングモード駆動時にクロック信号ラインＳＥＣＬＫ（ｎ）と低電位電圧ラインＳＥＧＶＳＳ０に印加される電圧がハイ電圧レベルとなるように設定することができる。

図１４を参照すると、実施例に係るゲート駆動部の各信号伝達部は第１回路部２１１、第２回路部２２１を含む。第１回路部２１１は第１制御ノード（以下、「Ｑノード」という）と第２制御ノード（以下、「Ｑｂノード」という）を充電または放電させる。

この時、第１回路部２１１はＱノード（Ｑ）とＱｂノード（Ｑｂ）の充放電を制御する役割をする制御回路とＱノード（Ｑ（ｎ））の電圧を反転させてＱｂノード（Ｑｂ（ｎ））に印加するインバータ回路（Ｉｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）を含む。インバータ回路はＱｂノード充電部と、Ｑｂノード放電部を含む。
第２回路部２２１はＱノード（Ｑ）とＱｂノード（Ｑｂ）の電位に対応して発光制御信号ＥＭＯＵＴ（ｎ）を出力する。

第２回路部２２１は発光制御信号ＥＭＯＵＴ（ｎ）を出力する第１バッファトランジスタＴ１、Ｔ２を含む。第１バッファトランジスタＴ１、Ｔ２はＱノード（Ｑ）の電位に基づいてターンオンする第１プルアップトランジスタＴ１とＱｂノード（Ｑｂ）の電位に基づいてターンオンする第１プルダウントランジスタＴ２に区分される。第１プルアップトランジスタＴ１はＱノード（Ｑ）にゲート電極が連結され、クロック信号ラインＥＭＣＬＫ（ｎ）に第１電極が連結され、第１出力端ＥＭＯＵＴ（ｎ）に第２電極が連結される。第１プルダウントランジスタＴ２はＱｂノード（Ｑｂ）にゲート電極が連結され、第１出力端ＥＭＯＵＴ（ｎ）に第１電極が連結され、低電位電圧ラインＧＶＳＳ０に第２電極が連結される。第１バッファトランジスタＴ１、Ｔ２はクロック信号ラインＥＭＣＬＫ（ｎ）を通じて印加されたクロック信号と低電位電圧ラインＧＶＳＳ０を通じて印加された低電位電圧に基づいて発光制御信号ＥＭＯＵＴ（ｎ）を出力する。

図１５を参照すると、信号処理部ＳＴＧ１、ＳＴＧ２、ＳＴＧ３、ＳＴＧ４、ＳＴＧ５、ＳＴＧ６、ＳＴＧ７それぞれはクロック信号のタイミングに合わせて、スタートパルスまたは以前信号処理部からの出力されるキャリー信号をシフトさせて発光制御信号を順次出力する。この時、実施例では信号処理部がブロック単位で発光制御信号を順次出力することができる。

ここで、１つのブロックに５個のピクセルラインが含まれる場合を一例として示す。例えば、第１センシング区間（１）で第１ブロックに連結された信号伝達部からクロック信号ＥＭＣＬＫ（ＯＮ）によりハイ電圧レベルの発光制御信号が印加され、第２センシング区間（２）で第２ブロックに連結された信号伝達部からクロック信号ＥＭＣＬＫ（ＯＮ）によりハイ電圧レベルの発光制御信号が印加され得る。

第１ブロックに印加される発光制御信号は、第１センシング区間でクロック信号ＥＭＣＬＫ（ＯＮ）の立ち上がりエッジによりハイ電圧レベルが印加され、第２センシング区間でクロック信号ＥＭＣＬＫ（ＯＦＦ）の立ち上がりエッジによりロー電圧レベルが印加され得る。すなわち、信号伝達部からの発光制御信号は該当ブロックの電流量をセンシングする区間の間にのみハイ電圧レベルで印加され得る。したがって、図６ａ～図６ｂのように、実施例ではセンシングモード駆動時、センシング領域のうち選択されたブロックに位置するピクセル回路には発光制御信号の電圧がハイ電圧レベルで印加され、選択されなかったブロックに位置するピクセル回路には発光制御信号の電圧がロー電圧レベルで印加されるようにすることによって、発光制御信号によってブロックを選択することができる。
以上、添付された図面を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施され得る。したがって、本発明に開示された実施例は本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例はすべての面で例示的なものであり、限定的ではないものと理解されるべきである。本発明の保護範囲は特許請求の範囲によって解釈されるべきであり、それと同等な範囲内にあるすべての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。

１００：表示パネル
１１０：データ駆動部
１２０：ゲート駆動部
１３０：タイミングコントローラ
１４０：レベルシフタ
２００：ホストシステム
４００：電源部

Claims (20)

1. ピクセル駆動電圧を供給する電源ラインに連結されて第１方向に沿って延び、複数のピクセルから互いに異なるピクセルを含む複数列のピクセルブロックに分割される複数のピクセルと、
   第１方向に延び、前記複数のピクセルに連結され、前記複数のピクセルにピクセルデータのデータ電圧を印加する複数のデータラインと、
   前記複数のピクセルに連結され、第１方向と交差する第２方向に延び、複数のピクセルにゲート信号が印加される複数のゲートラインと、
   ディスプレイモードの間前記複数のデータラインに複数のデータ電圧を供給し、センシングモードの間前記複数のデータラインにセンシングデータを供給するデータ駆動部と、
   前記複数のゲートラインにゲート信号を供給するゲート駆動部と、
   前記センシングモードの間複数列のピクセルブロックから一つの列のピクセルブロックに含まれた各ピクセルブロックに含まれたピクセルそれぞれに連結された電源ラインを通じて流れる電流をセンシングするセンシング回路を含む、表示装置。
2. 前記センシング回路は前記ピクセルブロックに含まれた各ピクセルにセンシングデータが供給され、前記センシングデータにより前記電源ラインを通じて流れる電流がセンシングされる前記センシングモードの間、前記ピクセルブロックの列に含まれた各ピクセルブロックを順次センシングする、請求項１に記載の表示装置。
3. 前記センシングデータはホワイトイメージデータを含み、前記ディスプレイパネル駆動部はホワイトイメージデータをセンシングされたピクセルブロックの列から各ピクセルブロックに供給し、センシングされていないピクセルブロックの他の列に含まれた残りのピクセルブロックにブラックイメージデータを供給する、請求項２に記載の表示装置。
4. 前記複数のピクセルそれぞれは、
   第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、第３ノードに連結された第２電極を含む駆動素子と、
   ピクセル駆動電圧が印加される電源ラインに連結された第１電極、ＥＭ信号が印加されるゲート電極、前記第１ノードに連結された第２電極を含む第１スイッチ素子と、
   前記第３ノードに連結されたアノード電極、低電位電源電圧が供給されるカソード電極を含む発光素子と、
   前記第２ノードと前記第３ノードの間に連結されたキャパシタと、
   前記データ電圧が印加されるデータラインに連結された第１電極、スキャンパルスが印加されるゲート電極、前記第２ノードに連結された第２電極を含む第２スイッチ素子と、
   前記第３ノードに連結された第１ノード、センシングパルスが印加されるゲート電極、基準電圧が印加される基準ラインに連結された第２電極を含む第３スイッチ素子を含む、請求項３に記載の表示装置。
5. 前記センシングされるピクセルブロックからターゲットピクセルブロックの各ピクセルに含まれた第１スイッチ素子それぞれは、ＥＭ信号がオンレベルで印加されるゲート電極に応答して前記センシングモードの間ターンオンされ、ＥＭ信号がオフレベルで印加されるゲート電極に応答してターンオフされる、請求項４に記載の表示装置。
6. センシングされないためブラックイメージデータが印加される他の列のピクセルブロックに含まれた残りのピクセルブロックの各ピクセルに含まれた第１スイッチ素子それぞれは、ＥＭ信号がオンレベルで印加されるゲート電極に応答して前記センシングモードの間ターンオンされる、請求項５に記載の表示装置。
7. 前記ディスプレイモードの間複数のピクセルに含まれた発光素子を通じて電流が流れ、前記センシングモードの間センシングされるピクセルブロックの列からピクセルブロックに含まれた発光素子を通じて電流が流れない、請求項６に記載の表示装置。
8. 前記センシング回路は、
   抵抗と、
   前記センシングモードの間前記電源ラインに前記抵抗が直列で連結され、前記ディスプレイモードの間前記電源ラインから前記抵抗が連結されないスイッチと、
   前記抵抗に並列で連結され、前記センシングモードの間前記電源ラインを通じて流れる電流を示す前記抵抗両端の電圧差をデジタル値に変換するＡＤＣとを含む、請求項１に記載の表示装置。
9. 前記イメージのピクセルデータは前記デジタル値に基づいて補償値で調節される、請求項８に記載の表示装置。
10. 前記ゲート駆動部は、
    前記センシングパルスを出力するシフトレジスタを含み、
    前記シフトレジスタは多数の信号伝達部を含み、前記多数の信号伝達部それぞれは、
    第１制御ノードに連結されたゲート電極、クロックノードに連結された第１電極、前記センシングパルスが出力される出力ノードに連結された第２ノードを含む第１トランジスタと、
    第２制御ノードに連結されたゲート電極、前記出力ノードに連結された第１電極、電圧ノードに連結された第２電極を含む第２トランジスタとを含み、
    前記ディスプレイモードの間オン電圧とオフ電圧の間でスイッチされるクロックはクロックノードに出力され、低電位電源電圧は前記電圧ノードに印加され、
    前記センシングモードの間前記オン電圧は前記クロックノードと前記電圧ノードにそれぞれ印加される、請求項４に記載の表示装置。
11. ピクセル駆動電圧が印加される電源ラインに連結された複数のピクセルと、
    第１方向に延び、前記複数のピクセルに連結され、複数のピクセルにピクセルデータのデータ電圧を印加する複数のデータラインと、
    複数のピクセルに連結され、第１方向と交差する第２方向に延び、複数のピクセルにゲート信号が印加される複数のゲートラインと、
    ディスプレイモードの間前記複数のデータラインに複数のデータ電圧を供給し、センシングモードの間前記複数のデータラインにセンシングデータを供給するデータ駆動部と、
    前記複数のゲートラインにゲート信号を供給するゲート駆動部と、
    前記センシングモードの間複数列のピクセルブロックから一つの列のピクセルブロックに含まれた各ピクセルブロックに含まれたピクセルそれぞれに連結された電源ラインを通じて流れる電流をセンシングするセンシング回路を含む、表示装置。
12. 前記複数のピクセルは第１方向に沿って延びた複数のピクセルブロックの列に分離され、各ピクセルブロックは複数のピクセルのうち他のピクセルを含む、請求項１１に記載の表示装置。
13. 前記ピクセルはセンシングされたピクセルブロックの列のうち一つのピクセルブロックに含まれ、前記ピクセルブロックの列に含まれたピクセルはホワイトイメージデータを含むセンシングデータが提供され、前記センシングモードの間センシングされていない複数のピクセルブロックの列のうち残りの列のピクセルブロックに含まれたピクセルはブラックイメージデータが提供される、請求項１２に記載の表示装置。
14. 前記センシング回路は各ピクセルブロックに含まれた各ピクセルにセンシングデータが供給され、前記センシングデータにより前記電源ラインを通じて流れる電流がセンシングされる前記センシングモードの間、前記ピクセルブロックの列に含まれた各ピクセルブロックを順次センシングする、請求項１３に記載の表示装置。
15. 前記複数のピクセルそれぞれは、
    第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、第３ノードに連結された第２電極を含む駆動素子と、
    ピクセル駆動電圧が印加される電源ラインに連結された第１電極、ＥＭ信号が印加されるゲート電極、前記第１ノードに連結された第２電極を含む第１スイッチ素子と、
    前記第３ノードに連結されたアノード電極、低電位電源電圧が供給されるカソード電極を含む発光素子と、
    前記第２ノードと前記第３ノードの間に連結されたキャパシタと、
    前記データ電圧が印加されるデータラインに連結された第１電極、スキャンパルスが印加されるゲート電極、前記第２ノードに連結された第２電極を含む第２スイッチ素子と、
    前記第３ノードに連結された第１ノード、前記センシングパルスが印加されるゲート電極、基準電圧が印加される基準ラインに連結された第２電極を含む第３スイッチ素子とを含む、請求項１４に記載の表示装置。
16. 前記センシングされるピクセルブロックからターゲットピクセルブロックの各ピクセルに含まれた第１スイッチ素子それぞれは、ＥＭ信号がオンレベルで印加されるゲート電極に応答して前記センシングモードの間ターンオンされ、ＥＭ信号がオフレベルで印加されるゲート電極に応答してターンオフされる、請求項１５に記載の表示装置。
17. センシングされないためブラックイメージデータが印加される他の列のピクセルブロックに含まれた残りのピクセルブロックの各ピクセルに含まれた第１スイッチ素子それぞれは、ＥＭ信号がオンレベルで印加されるゲート電極に応答して前記センシングモードの間ターンオンされる、請求項１６に記載の表示装置。
18. 抵抗と、
    前記センシング期間の間複数のピクセルブロックの列に分離された表示パネルの複数のピクセルにピクセル駆動電圧を印加する電源ラインに前記抵抗を直列で連結し、前記ディスプレイパネルにイメージが、ディスプレイ期間の間前記電源ラインから前記抵抗を連結しないスイッチとを含み、
    各ピクセルブロックに含まれた各ピクセルにセンシングデータが供給され、前記センシングデータにより前記電源ラインを通じて流れる電流がセンシングされる前記センシングモードの間、前記ピクセルブロックの列に含まれた各ピクセルブロックを順次センシングする、センシング回路。
19. 前記抵抗に並列で連結され、前記センシングモードの間前記電源ラインを通じて流れる電流を示す前記抵抗の両端の電圧差をデジタル値に変換するＡＤＣをさらに含む、請求項１８に記載のセンシング回路。
20. 前記イメージのピクセルデータは前記デジタル値に基づく補償値によって調整される、請求項１９に記載のセンシング回路。

Images