JP2023099293A - 表示装置 - Google Patents

Abstract

【課題】フレキシブルな表示装置の構成間の接続状態に応じて、フレキシブル特性が調節され得る表示装置を提供する。【解決手段】本開示の実施形態は、表示装置に関し、より詳細には、複数のサブピクセルが位置する表示領域と、表示領域の周辺に位置し、パッド部が配置される非表示領域とを含む表示パネル、及び、表示パネルに入力される複数の電圧を出力するためのパッド部を含むプリント回路基板と、プリント回路基板のパッド部である第１のパッド部に接続される一端と、表示パネルのパッド部である第２のパッド部に接続される他端とを含む回路フィルムと、第１のパッド部及び第２のパッド部を電気的に接続する回路フィルムの配線を介して、第１のパッド部から出力される電圧又は第２のパッド部から出力される電圧が入力され、入力された電圧に対応するデジタル値を出力するアナログデジタルコンバータとを含む。【選択図】 図６

Description

本開示の実施形態は、表示装置に関する。

情報化社会が発展するにつれて、画像を表示するための表示装置への要求が様々な形態で増加しており、近年、液晶表示装置、有機発光表示装置などのような様々な表示装置が活用されている。

近年、ユーザに没入感の高い映像視聴環境を提供するために、様々なフォームファクタの表示装置が使用されている。様々なフォームファクタの一例として、フレキシブル表示装置が提案されていた。フレキシブル表示装置は、多様なデザインの実現が可能であり、携帯性と耐久性に利点がある。フレキシブル表示装置は、ベンダブル（Ｂｅｎｄａｂｌｅ）表示装置、フォルダブル（Ｆｏｌｄａｂｌｅ）表示装置、ローラブル（Ｒｏｌｌａｂｌｅ）表示装置など、様々な形態の表示装置で構成され得る。

一方、ユーザにとって、このようなフレキシブル表示装置は、その形状が可変である経験を、ユーザに提供することを特徴としている。従って、形状の変更を繰り返して行うことができるように、高い耐久性を有する表示装置の提供が求められている。

フレキシブル表示装置の構成間の連結状態に応じて、フレキシブル特性が調整され得る表示装置を提供する。

本開示の実施形態は、複数のサブピクセルが位置する表示領域、及び、表示領域の周辺に位置し、パッド部が配置される非表示領域とを含む表示パネルと、表示パネルに入力される複数の電圧を出力するためのパッド部を含むプリント回路基板と、プリント回路基板のパッド部である第１のパッド部に接続される一端と、表示パネルのパッド部である第２のパッド部に接続される他端とを含む回路フィルムと、第１のパッド部及び第２のパッド部を電気的に接続する回路フィルムの配線を介して、第１のパッド部から出力される電圧又は第２のパッド部から出力される電圧が入力され、入力された電圧に対応するデジタル値を出力するアナログデジタルコンバータとを含む表示装置を提供することができる。

本開示の実施形態は、複数のサブピクセルが位置する表示領域、及び、前記表示領域の周辺に位置し、パッド部が配置される非表示領域を含む表示パネルと、前記表示パネルに入力される複数の電圧を出力するためのパッド部を含むプリント回路基板と、前記プリント回路基板のパッド部である第１のパッド部と接続される一端と、前記表示パネルのパッド部である第２のパッド部と接続される他端とを含む回路フィルムと、前記第１のパッド部及び前記第２のパッド部を電気的に接続する前記回路フィルムの配線を介して、前記第１のパッド部から出力される電圧又は前記第２のパッド部から出力される電圧が入力されるアナログデジタルコンバータとを含み、前記アナログデジタルコンバータに入力される電圧によって、前記表示パネルのフレキシブル特性が変わる表示装置を提供することができる。

本開示の実施形態によれば、フレキシブル表示装置の構成間の連結状態に応じて、フレキシブル特性が調整され得る表示装置を提供することができる。

本開示の実施形態による表示装置の概略図である。 本開示の実施形態による表示装置を含むフレキシブル表示装置の斜視図である。 本開示の実施形態による表示装置のサブピクセル構造とサブピクセルの特性値を補償するための構成の概略図である。 本開示の実施形態による表示装置における表示パネルに各種電圧を供給するように構成された構成を例示的に示す図である。 回路フィルムを具体的に示す図である。 本開示の実施形態による表示装置における回路フィルムのボンディングの程度を検出するための電気的接続関係を示す図である。 本開示の実施形態による表示装置における回路フィルムのボンディングの程度によって、出力電圧が変わる原理を簡単に表した図である。 本開示の実施形態による表示装置において出力電圧が入力されるアナログデジタルコンバータを示す図である。 本開示の実施形態による表示装置における回路フィルムのボンディングの程度を検出するための電気的接続関係の他の例を示す図である。 本開示の実施形態による表示装置における回路フィルムのボンディングの程度によって、出力電圧が変わることを説明するための図である。 本開示の実施形態による表示装置において第１の出力電圧と第２の出力電圧とが、選択的に入力されるアナログデジタルコンバータを示す図である。 ホストシステムが、ボンディング制御信号に基づいて曲げ特性を調整する特徴を例示的に示す図である。

以下、本発明の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することがある。なお、本発明を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本発明の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「行われる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項のない限り、複数を含む場合を含むことができる。

また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を、他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などは限定されない。

構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。

構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。

一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。

以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。

図１は、本開示の実施形態による表示装置１００を概略的に示す図である。図１を参照すると、本開示の実施形態による表示装置１００は、表示パネル１１０と、表示パネル１１０を駆動するためのデータ駆動回路１２０及びゲート駆動回路１３０と、データ駆動回路１２０及びゲート駆動回路１３０を制御するために構成されるタイミングコントローラ１４０とをさらに含み得る。

表示パネル１１０には、基板上に複数のデータラインＤＬ及び複数のゲートラインＧＬなどの信号配線が配置され得る。表示パネル１１０には、複数のデータラインＤＬ及び複数のゲートラインＧＬと電気的に接続される複数のサブピクセルＳＰが配置され得る。

表示パネル１１０は、映像が表示される表示領域ＡＡと、映像が表示されない非表示領域ＮＡとを含み得る。表示領域ＡＡには、映像を表示するための複数のサブピクセルＳＰが配置される。非表示領域ＮＡには、データ駆動回路１２０、ゲート駆動回路１３０が実装されてもよく、データ駆動回路１２０又はゲート駆動回路１３０と接続されるパッド部が配置されてもよい。

データ駆動回路１２０は、複数のデータラインＤＬを駆動するように構成された回路であり、複数のデータラインＤＬにデータ電圧を供給することができる。ゲート駆動回路１３０は、複数のゲートラインＧＬを駆動するように構成された回路であり、複数のゲートラインＧＬにゲート信号（ゲート電圧、スキャン信号ともいう）を供給することができる。タイミングコントローラ１４０は、データ駆動回路１２０の動作を制御するために、データ駆動タイミング制御信号ＤＣＳを、データ駆動回路１２０に供給することができる。タイミングコントローラ１４０は、ゲート駆動回路１３０の動作タイミングを制御するためのゲート駆動タイミング制御信号ＧＣＳを、ゲート駆動回路１３０に供給することができる。

タイミングコントローラ１４０は、各フレームで実現するタイミングに従ってスキャンを開始し、外部から入力される入力映像データを、データ駆動回路１２０で使用するデータ信号形式に合わせて変換し、変換された映像データＤＡＴＡを、データ駆動回路１２０に供給し、スキャンに合わせて適切な時間に、データ駆動を制御することができる。

タイミングコントローラ１４０は、入力映像データとともに、垂直同期化信号Ｖｓｙｎｃ、水平同期化信号Ｈｓｙｎｃ、入力映像データイネーブル信号（ＤＥ：Ｄａｔａ Ｅｎａｂｌｅ）、クロック信号ＣＬＫなどを含む各種タイミング信号を、ホストシステム１５０ から受信することができる。

タイミングコントローラ１４０は、データ駆動回路１２０及びゲート駆動回路１３０を制御するために、垂直同期化信号Ｖｓｙｎｃ、水平同期化信号Ｈｓｙｎｃ、入力データイネーブル信号ＤＥ、クロック信号ＣＬＫ等のタイミング信号を入力され、各種制御信号（例えば、ＤＣＳ、ＧＣＳなど）を生成して、データ駆動回路１２０及びゲート駆動回路１３０に出力する。

タイミングコントローラ１４０は、データ駆動回路１２０を制御するために、ソーススタートパルス（ＳＳＰ：Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ソースサンプリングクロック（ＳＳＣ：Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ）などを含む各種データ駆動タイミング制御信号（ＤＣＳ：Ｄａｔａ ｄｒｉｖｉｎｇ ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）を出力する。

タイミングコントローラ１４０は、ゲート駆動回路１３０を制御するために、ゲートスタートパルス（ＧＳＰ：Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ）、ゲート出力イネーブル信号（ＧＯＥ：Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ ｓｉｇｎａｌ）等を含む各種ゲート駆動タイミング制御信号（ＧＣＳ：Ｇａｔｅ ｄｒｉｖｉｎｇ ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）を出力する。

データ駆動回路１２０は、タイミングコントローラ１４０から変換された映像データＤＡＴＡの入力を受け、複数のデータラインＤＬを駆動する。データ駆動回路１２０は、１つ以上のソースドライバ集積回路（ＳＤＩＣ：Ｓｏｕｒｃｅ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を含み得る。

各ソースドライバ集積回路ＳＤＩＣは、テープオートメチドボンディング（ＴＡＢ：Ｔａｐｅ Ａｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で、表示パネル１１０と連結されてもよく、チップオンガラス（ＣＯＧ：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式で、表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されてもよく、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で構成され、表示パネル１１０と電気的に連結されてもよい。

ゲート駆動回路１３０は、タイミングコントローラ１４０の制御に応じて、ターンオンレベル電圧のゲート信号を出力してもよく、ターンオフレベル電圧のゲート信号を出力してもよい。ゲート駆動回路１３０は、複数のゲートラインＧＬに、ターンオンレベル電圧のゲート信号を供給することにより、複数のゲートラインＧＬを駆動することができる。

ゲート駆動回路１３０は、テープオートメチドボンディング（ＴＡＢ）方式で、表示パネル１１０と連結されてもよく、チップオンガラス（ＣＯＧ）方式又はチップオンパネル（ＣＯＰ）方式で、表示パネル１１０のボンディングパッドに連結されてもよく、チップオンフィルム（ＣＯＦ）方式に従って、表示パネル１１０と電気的に連結されてもよい。

ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ：Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）タイプで、表示パネル１１０の非表示領域ＮＡに形成することができる。ゲート駆動回路１３０は、表示パネル１１０の基板上に配置されてもよく、基板に接続されてもよい。ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ）タイプの場合、基板の非表示領域ＮＡに配置することができる。ゲート駆動回路１３０は、チップオンガラス（ＣＯＧ）方式又はチップオンフィルム（ＣＯＦ）方式の場合、表示パネル１１０の基板に接続することができる。

データ駆動回路１２０は、ゲート駆動回路１３０により特定ゲートラインＧＬが開かれると、タイミングコントローラ１４０から受信した映像データＤＡＴＡを、アナログ形式のデータ電圧に変換して、複数のデータラインＤＬに供給することができる。

データ駆動回路１２０は、表示パネル１１０の一側（例えば、上側又は下側）に接続されてもよい。駆動方式、パネル設計方式などに応じて、データ駆動回路１２０は、表示パネル１１０の両側（例えば、上側と下側）に接続されてもよく、表示パネル１１０の４つの側面のうち２つ以上の側面に接続されてもよい。

ゲート駆動回路１３０は、表示パネル１１０の一側（例えば、左側又は右側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、ゲート駆動回路１３０は、表示パネル１１０の両側（例えば、左側及び右側）に全て接続されても良く、又は表示パネル１１０の４側面のうち２つ以上の側面に接続されても良い。

タイミングコントローラ１４０は、通常のディスプレイ技術で使用されるタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）であってもよく、タイミングコントローラを含んで、他の制御機能もさらに実行できる制御装置であってもよく、制御装置内の回路であってもよい。タイミングコントローラ１４０は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、又はプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの様々な回路や電子部品で実現することができる。

タイミングコントローラ１４０は、プリント回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）、フレキシブルプリント回路基板（ＦＰＣＢ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）などに実装され、プリント回路基板ＰＣＢ、フレキシブルプリント回路基板ＦＰＣＢなどを介して、データ駆動回路１２０及びゲート駆動回路１３０と電気的に接続することができる。

タイミングコントローラ１４０は、所定の１つ以上のインタフェースに応じて、データ駆動回路１２０と信号を送受信することができる。ここで、例えば、インタフェースは、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インタフェース、ＥＰＩインタフェース、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）などを含むことができる。

タイミングコントローラ１４０は、１つ以上のレジスタなどの記憶媒体を含むことができる。

本開示の実施形態による表示装置１００は、液晶表示装置などのバックライトユニットを含む表示装置であってもよく、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ、クォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ）ディスプレイ、マイクロＬＥＤ（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイなどの自発光表示装置であってもよい。

本開示の実施形態による表示装置１００が、ＯＬＥＤディスプレイの場合、各サブピクセルＳＰは、自ら光を出す有機発光素子ＯＬＥＤを発光素子として含むことができる。本開示の実施形態による表示装置１００が、クォンタムドットディスプレイの場合、各サブピクセルＳＰは、自ら光を出す半導体結晶であるクォンタムドットで作られた発光素子を含むことができる。本開示の実施形態による表示装置が、マイクロＬＥＤディスプレイの場合、各サブピクセルＳＰは、自ら光を出し、無機物ベースで作られたマイクロＬＥＤを発光素子として含むことができる。以下、説明の便宜上、本開示の実施形態による表示装置１００は、ＯＬＥＤディスプレイの場合を例に説明するが、本発明がＯＬＥＤディスプレイの場合に限定されるものではない。

一方、本開示の実施形態による表示装置１００が、自発光表示装置である場合、本開示の実施形態による表示パネル１１０は、フレキシブルなフレキシブル表示パネルであり得る。

図２は、本開示の実施形態による表示装置１００を含むフレキシブル表示装置２００の斜視図である。

図２を参照すると、本開示の実施形態によるフレキシブル表示装置２００は、表示装置１００と、表示装置１００の背面に配置されるバックカバー２１０とを含む。また、本開示の実施形態によるフレキシブル表示装置２００は、バックカバー２１０の背面に配置されるカバー部材２２０をさらに含むことができる。
本開示の実施形態によるフレキシブル表示装置２００は、平面形状又は曲面形状に形状の変更が可能であり得る。具体的には、本開示の実施形態によるフレキシブル表示装置２００は、形状が平面形状から曲面形状に変更されてもよく、形状が曲面形状から平面形状に変更されてもよい。これにより、本開示の実施形態によるフレキシブル表示装置２００は、ベンダブル（Ｂｅｎｄａｂｌｅ）表示装置、フォルダブル（Ｆｏｌｄａｂｌｅ）表示装置、又はローラブル（Ｒｏｌｌａｂｌｅ）表示装置などの様々な形態で実現することができる。

図２を参照すると、本開示の実施形態によるフレキシブル表示装置２００は、１つ以上の曲げ軸（Ｂｅｎｄｉｎｇ ａｘｉｓ）を有することができる。例えば、フレキシブル表示装置２００は、曲げ軸を基準にして、表示装置１００の左右が前面に向くように、フレキシブル表示装置２００の形状が変更され得る。

フレキシブル表示装置２００は、１つ以上の曲げ軸に基づいて折り畳むことができる。１つ以上の曲げ軸は、フレキシブル表示装置２００の中央に位置してもよく、中央から離れてエッジの近くに位置してもよい。

図２を参照すると、曲げ軸は、フレキシブル表示装置２００の上側から下側方向に延びるものであってもよい。これと違って、曲げ軸は、フレキシブル表示装置の左側から右側に延びるか、あるいは、一方側から他方側に延びるものであってもよい。

一方、フレキシブル表示装置２００の形状を、平面形状から曲面形状に変更するか、曲面形状から平面形状に変更する場合、表示装置１００及びバックカバー２１０に設けられる構成要素には、形状の変化に応じた応力（ｓｔｒｅｓｓ）が加えられる。例えば、フレキシブル表示装置２００は、ノーマル状態（Ｎｏｒｍａｌ Ｐｈａｓｅ）である平面形状から、トランスフォーミング期間（Ｔｒａｎｓｆｏｒｍｉｎｇ Ｐｅｒｉｏｄ）中に、形状が変化することができる。トランスフォーミング期間が終了すると、フレキシブル表示装置２００の形状は、ノーマル状態である曲面形状であり得る。又は、フレキシブル表示装置２００は、ノーマル状態の曲面形状から、トランスフォーミング期間中に、形状が変化することができる。トランスフォーミング期間が終了すると、フレキシブル表示装置の形状は、ノーマル状態の平面形状であり得る。

表示装置１００には、ノーマル状態に比べて、形状の変化が生じるトランスフォーミング期間中、より多くの応力が作用する。したがって、トランスフォーミング期間中に、表示装置１００の各構成要素間のボンディング状態が悪くなるという問題が発生する可能性があり、これの解決が求められる実情である。

図３は、本開示の実施形態による表示装置のサブピクセルＳＰ構造とサブピクセルＳＰの特性値を補償するための構成を簡単に示す図である。

図３を参照すると、複数のサブピクセルＳＰのそれぞれは、発光素子ＥＤ、駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ及びストレージキャパシタＣｓｔを含み得る。

発光素子ＥＤは、第１の電極と第２の電極、及び、第１の電極と第２の電極との間に位置する発光層ＥＬを含み得る。発光素子ＥＤの第１の電極は、ピクセル電極（ＰＥ：Ｐｉｘｅｌ Ｅｌｅｃｔｒｏｄｅ）であり、発光素子ＥＤの第２の電極は、共通電極（ＣＥ：Ｃｏｍｍｏｎ Ｅｌｅｃｔｒｏｄｅ）である。発光素子ＥＤのピクセル電極ＰＥは、各サブピクセルＳＰごとに配置される電極であり、共通電極ＣＥは、全てのサブピクセルＳＰに共通に配置される電極であり得る。ここで、ピクセル電極ＰＥは、アノード電極であり、共通電極ＣＥは、カソード電極であり得る。逆に、ピクセル電極ＰＥは、カソード電極であり、共通電極ＣＥは、アノード電極であり得る。例えば、発光素子ＥＤは、有機発光ダイオードＯＬＥＤ、発光ダイオードＬＥＤ又はクォンタムドット発光素子などであってもよい。

駆動トランジスタＤＲＴは、発光素子ＥＤを駆動するためのトランジスタであり、第１のノードＮ１、第２のノードＮ２及び第３のノードＮ３などを含むことができる。駆動トランジスタＤＲＴの第１のノードＮ１は、トランジスタＤＲＴのゲートノードであってもよく、スキャントランジスタＳＣＴのソースノード又はドレインノードと電気的に接続することができる。駆動トランジスタＤＲＴの第２のノードＮ２は、駆動トランジスタＤＲＴのソースノード又はドレインノードであってもよく、センシングトランジスタＳＥＮＴのソースノード又はドレインノードと電気的に接続され、発光素子ＥＤのピクセル電極ＰＥとも電気的に接続され得る。駆動トランジスタＤＲＴの第３のノードＮ３は、高電位駆動電圧ＥＶＤＤを供給する駆動電圧ラインＤＶＬと電気的に接続され得る。

スキャントランジスタＳＣＴは、ゲート信号の一種であるスキャンパルスＳＣＡＮによって制御され、駆動トランジスタＤＲＴの第１のノードＮ１と、データラインＤＬとの間の電気的接続を切り換えることができる。つまり、スキャントランジスタＳＣＴは、ゲートラインＧＬの一種であるスキャンラインＳＣＬから供給されるスキャンパルスＳＣＡＮに応じて、ターンオン又はターンオフされ、データラインＤＬと、駆動トランジスタＤＲＴの第１のノードＮ１との間の電気的接続を制御するように構成され得る。

スキャントランジスタＳＣＴは、ターンオンレベル電圧を有するスキャンパルスＳＣＡＮによってターンオンされ、データラインＤＬから供給されたデータ電圧Ｖｄａｔａを、駆動トランジスタＤＲＴの第１のノードＮ１に伝達することができる。

ここで、スキャントランジスタＳＣＴが、ｎ型トランジスタの場合、スキャンパルスＳＣＡＮのターンオンレベル電圧は、ハイレベル電圧であり得る。スキャントランジスタＳＣＴがｐ型トランジスタの場合、スキャンパルスＳＣＡＮのターンオンレベル電圧はローレベル電圧であり得る。
ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１のノードＮ１と第２のノードＮ２とに電気的に接続され得る。ストレージキャパシタＣｓｔは、両端の電圧差に対応する電荷量が充電され、所定のフレーム時間の間、両端の電圧差を保持する役割を果たす。これにより、所定のフレーム時間の間、当該サブピクセルＳＰは発光することができる。

図３を参照すると、本開示の実施形態による表示装置１００の表示パネル１１０に配置された複数のサブピクセルＳＰのそれぞれはセンシングトランジスタＳＥＮＴをさらに含むことができる。

センシングトランジスタＳＥＮＴは、ゲート信号の一種であるセンスパルスＳＥＮＳＥによって制御され、駆動トランジスタＤＲＴの第２のノードＮ２と、基準電圧ライン（ＲＶＬ：Ｒｅｆｅｒｅｎｃｅ Ｖｏｌｔａｇｅ Ｌｉｎｅ）とに電気的に接続できる。すなわち、センシングトランジスタＳＥＮＴは、ゲートラインＧＬの他の一種であるセンスラインＳＥＮＬから供給されたセンスパルスＳＥＮＳＥに応じて、ターンオン又はターンオフされ、基準電圧ラインＲＶＬと、駆動トランジスタＤＲＴの第２のノードＮ２との間の電気的接続を切り換えることができる。駆動トランジスタＤＲＴの第２のノードＮ２は、センシングノードともいう。

センシングトランジスタＳＥＮＴは、ターンオンレベル電圧を有するセンスパルスＳＥＮＳＥによりターンオンされ、基準電圧ラインＲＶＬから供給された初期化電圧（ＶｐｒｅＲ、ＶｐｒｅＳ等）を駆動トランジスタＤＲＴの第２のノードＮ２に伝達することができる。基準電圧ラインＲＶＬはセンシングライン（Ｓｅｎｓｉｎｇ Ｌｉｎｅ）ともいう。

第１の初期化スイッチＲＰＲＥは基準電圧ラインＲＶＬと第１の初期化電圧供給ノードＮｐｒｅＲとの間の電気的接続を切り換えることができる。第１の初期化スイッチＲＰＲＥは、基準電圧ラインＲＶＬと電気的に接続される一端と、第１の初期化電圧供給ノードＮｐｒｅＲに電気的に接続される他端とを含む。第１の初期化電圧供給ノードＮｐｒｅＲには、第１の初期化電圧ＶｐｒｅＲが印加される。

第２の初期化スイッチＳＰＲＥは、基準電圧ラインＲＶＬと、第２の初期化電圧供給ノードＮｐｒｅＳとの間の電気的接続を切り換えることができる。第２の初期化スイッチＳＰＲＥは、基準電圧ラインＲＶＬと電気的に接続される一端と、第２の初期化電圧供給ノードＮｐｒｅＳに電気的に接続される他端とを含む。

第２の初期化電圧供給ノードＮｐｒｅＳには、第２の初期化電圧ＶｐｒｅＳが印加される。第２の初期化電圧ＶｐｒｅＳの電圧レベルは、第１の初期化電圧ＶｐｒｅＲの電圧レベルと異なってもよい。

第１の初期化電圧ＶｐｒｅＲは、データラインＤＬに映像表示のためのデータ電圧Ｖｄａｔａが入力される場合に、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を初期化するために入力される電圧であり得る。例えば、駆動トランジスタＤＲＴの第１のノードＮ１に、映像表示のためのデータ電圧Ｖｄａｔａが供給され、駆動トランジスタＤＲＴの第２のノードＮ２に、第１の初期化電圧ＶｐｒｅＲが供給されることで、ストレージキャパシタＣｓｔの両端に電位差が発生できる。

第２の初期化電圧ＶｐｒｅＳは、データラインＤＬにサブピクセルＳＰの特性値をセンシングするための電圧が入力される場合に、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を初期化するために入力される電圧であり得る。例えば、駆動トランジスタＤＲＴの第１のノードＮ１に、サブピクセルＳＰの特性値をセンシングするための電圧Ｖｄａｔａが供給され、駆動トランジスタＤＲＴの第２のノードＮ２に、第２の初期化電圧ＶｐｒｅＳが供給されることで、ストレージキャパシタＣｓｔの両端に電位差が発生できる。

パワー管理回路は、第１の初期化電圧ＶｐｒｅＲ及び／又は第２の初期化電圧ＶｐｒｅＳを生成し、生成された電圧を各ノードに出力することができる。

センシングトランジスタＳＥＮＴは、ターンオンレベル電圧を有するセンスパルスＳＥＮＳＥによってターンオンされ、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達することができる。ここで、センシングトランジスタＳＥＮＴが、ｎ型トランジスタの場合、センスパルスＳＥＮＳＥのターンオンレベル電圧は、ハイレベル電圧であり得る。センシングトランジスタＳＥＮＴが、ｐ型トランジスタの場合、センスパルスＳＥＮＳＥのターンオンレベル電圧は、ローレベル電圧であり得る。センシングトランジスタＳＥＮＴが、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達する機能は、サブピクセルＳＰの特性値をセンシングするための駆動の際に使用することができる。この場合、基準電圧ラインＲＶＬに伝達される電圧は、サブピクセルＳＰの特性値を算出するための電圧であってもよく、サブピクセルＳＰの特性値が反映された電圧であってもよい。

駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ及びセンシングトランジスタＳＥＮＴのそれぞれは、ｎ型トランジスタであってもよく、ｐ型トランジスタであってもよい。本開示の実施形態では、説明の便宜のために、駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ及びセンシングトランジスタＳＥＮＴのそれぞれは、ｎ型を例に説明する。

ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴのゲートノードと、ソースノード（又はドレインノード）との間に存在する内部キャパシタ（Ｉｎｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）である寄生キャパシタ（例えば、Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＤＲＴの外部に意図的に設計した外部キャパシタ（Ｅｘｔｅｒｎａｌ Ｃａｐａｃｉｔｏｒ）であり得る。

スキャンラインＳＣＬ及びセンスラインＳＥＮＬは、異なるゲートラインＧＬであり得る。この場合、スキャンパルスＳＣＡＮと、センスパルスＳＥＮＳＥとは、互いに別個のゲート信号であってもよく、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、独立的あってもよい。すなわち、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、同じでも異なっていてもよい。

これとは異なり、スキャンラインＳＣＬと、センスラインＳＥＮＬとは、同じゲートラインＧＬであり得る。すなわち、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのゲートノードと、センシングトランジスタＳＥＮＴのゲートノードとは、１つのゲートラインＧＬに接続することができる。この場合、スキャンパルスＳＣＡＮと、センスパルスＳＥＮＳＥとは、同じゲート信号であってもよく、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、同じであってもよい。

図３に示したサブピクセルＳＰの構造は、一例であり、１つ以上のトランジスタをさらに含むか、又は１つ以上のキャパシタをさらに含むように様々に変形することができる。

また、図３では、表示装置１００が、自発光表示装置の場合を想定して、サブピクセルＳＰ構造を説明したが、表示装置１００が液晶表示装置の場合、各サブピクセルＳＰは、トランジスタ及びピクセル電極などを含むことができる。

図３を参照すると、本開示による表示装置１００はラインキャパシタＣｒｖｌを含むことができる。ラインキャパシタＣｒｖｌは、一端が、基準電圧ラインＲＶＬと電気的に接続されたキャパシタ素子であってもよく、基準電圧ラインＲＶＬに形成された寄生キャパシタであってもよい。

一方、前述のデータ駆動回路は１つ以上のソースドライバ集積回路（ＳＤＩＣ：Ｓｏｕｒｃｅ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を含むことができる。

図３を参照すると、ソースドライバ集積回路ＳＤＩＣはデジタルアナログコンバータ（ＤＡＣ：Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を含むことができる。タイミングコントローラ１４０は、入力された映像データを、予め設定されたインタフェースに従って変換し、デジタルアナログコンバータＤＡＣに変換された映像データを出力することができる。

ソースドライバ集積回路ＳＤＩＣは、場合によっては、アナログデジタルコンバータ（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）をさらに含むことができる。アナログデジタルコンバータＡＤＣは、基準電圧ラインＲＶＬの電圧値をセンシングすることができる。アナログデジタルコンバータＡＤＣがセンシングする電圧は、サブピクセルＳＰの特性値が反映された電圧であり得る。

アナログデジタルコンバータＡＤＣと、基準電圧ラインＲＶＬとの間の電気的接続を切り換えるために、サンプリングスイッチＳＡＭが構成され得る。サンプリングスイッチＳＡＭは、ソースドライバ集積回路ＳＤＩＣ内に配置することができる。

一方、サブピクセルＳＰの特性値は、駆動トランジスタＤＲＴ又は発光素子ＥＤの特性値であってもよい。駆動トランジスタＤＲＴの特性値は、駆動トランジスタＤＲＴの閾値電圧及び移動度等を含むことができる。発光素子ＥＤの特性値は、発光素子ＥＤの閾値電圧などを含むことができる。

アナログデジタルコンバータＡＤＣは、アナログ電圧の入力を受け、デジタル値に変換して、タイミングコントローラ１４０に出力することができる。

タイミングコントローラ１４０は、サブピクセルＳＰの特性値情報が格納されたメモリ３１０と、メモリ３１０に格納された情報に基づいて、サブピクセルＳＰの特性値の変化を補償するための計算を行う補償回路３２０とを含み得る。

メモリ３１０には、サブピクセルＳＰの特性値を補償するための情報が格納され得る。例えば、メモリ３１０には、複数のサブピクセルＳＰの各々の駆動トランジスタＤＲＴの閾値電圧及び移動度に関する情報が格納されてもよく、サブピクセルＳＰに含まれる発光素子ＥＤの閾値電圧に関する情報が格納されてもよい。

発光素子ＥＤの閾値電圧に関する情報は、メモリ３１０のルックアップテーブルＬＵＴに格納することができる。

補償回路３２０は、アナログデジタルコンバータＡＤＣから入力されたデジタル値と、メモリ３１０に格納されたサブピクセルＳＰの特性値情報とに基づいて、当該サブピクセルＳＰの特性値変化の度合いを算出する。算出された情報に基づいて、メモリ３１０に格納されたサブピクセルＳＰの特性値は、更新することができる。

タイミングコントローラ１４０は、補償回路３２０で算出されたサブピクセルＳＰの特性値変化を反映して映像データを変換し、デジタルアナログコンバータＤＡＣに出力することができる。

デジタルアナログコンバータＤＡＣは、サブピクセルＳＰの特性値変化が反映されたデータ電圧Ｖｄａｔａを、データラインＤＬに出力することができる。

サブピクセルＳＰの特性値変化をセンシングし、これを補償する上記過程を、「サブピクセル特性値補償プロセス」ともいう。

図４は、本開示の実施形態による表示装置における表示パネル１１０に各種電圧を供給するように構成された構成を例示的に示す図である。

図４を参照すると、本開示の実施形態による表示装置は、表示パネル１１０に接続される１つ以上の回路フィルム（ＣＦ：Ｃｉｒｃｕｉｔ Ｆｉｌｍ）と、回路フィルムＣＦに実装されるソースドライバ集積回路ＳＤＩＣとを含むことができる。

図４を参照すると、回路フィルムＣＦの一端は、表示パネル１１０と接続することができる。回路フィルムＣＦの一端は、表示パネル１１０のパッド部（図示せず）にボンディングすることができる。回路フィルムＣＦは、表示パネル１１０の前面に位置するパッド部にボンディングされ、表示パネル１１０の背面方向に曲げられて配置され得る。

回路フィルムＣＦの他端は、ソースプリント回路基板（ＳＰＣＢ：Ｓｏｕｒｃｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）と連結できる。

ソースプリント回路基板ＳＰＣＢは、１つ以上の回路フィルムＣＦの他端に接続することができる。例えば、図４を参照すると、１つのソースプリント回路基板ＳＰＣＢは、第１～第８の回路フィルムＣＦ１～ＣＦ８に接続できる。ソースプリント回路基板ＳＰＣＢは、接続部材を介してコントロールプリント回路基板（ＣＰＣＢ）と電気的に接続できる。

接続部材は、一例として、フレキシブルフラットケーブル（ＦＦＣ：Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）で実現することができる。フレキシブルフラットケーブルＦＦＣは、ソースプリント回路基板ＳＰＣＢと、コントロールプリント回路基板ＣＰＣＢとにそれぞれ配置されるコネクタ（ＣＮＴ：Ｃｏｎｎｅｃｔｏｒ）に接続され、ソースプリント回路基板ＳＰＣＢと、コントロールプリント回路基板ＣＰＣＢとの間を電気的に接続できる。

コントロールプリント回路基板ＣＰＣＢには、タイミングコントローラ１４０が実装され得る。コントロールプリント回路基板ＣＰＣＢには、パワー管理回路４１０がさらに実装され得る。１つのコントロールプリント回路基板ＣＰＣＢは、２つ以上のソースプリント回路基板ＳＰＣＢと接続できる。

一方、図４を参照すると、表示パネル１１０がフレキシブル表示パネルの場合、表示パネル１１０の形状は、可変的であり得る。例えば、図２に示されているように、表示装置１００は、上下方向に延びる曲げ軸を基準に、トランスフォーミング期間中に曲げられ得る。これによれば、表示パネル１１０の形状も、曲げ軸を基準に曲げられ得る。表示パネル１１０が曲げられると、表示パネル１１０とソースプリント回路基板ＳＰＣＢとの間を、電気的に接続するように構成された回路フィルムＣＦに応力Ｓｔｒｅｓｓが作用する。特に、ソースプリント回路基板ＳＰＣＢの両端方向において、この応力は、より強く作用し、ソースプリント回路基板ＳＰＣＢの両端で連結される回路フィルム（例えば、ＣＦ１、ＣＦ８）には、より強い力が作用することができる。これにより、表示パネル１１０と回路フィルムＣＦとの間のボンディングが、脆弱になる可能性がある。例えば、最大の応力が作用するソースプリント回路基板ＳＰＣＢの両端に連結される回路フィルムＣＦのボンディングが、不良となることがある。これにより、回路フィルムＣＦのボンディング状態を容易に把握できる方法が求められる。さらに、回路フィルムＣＦのボンディング状態に基づいて、表示装置のトランスフォーミング特性値（例えば、トランスフォーミング期間の長さ、曲げ曲率等）を適応的に変化させることにより、表示装置の耐久性を高める方策が求められる実情である。

図５は、回路フィルムＣＦを具体的に示す図である。図５を参照すると、回路フィルムＣＦには、ソースドライバ集積回路ＳＤＩＣが実装され得る。ソースドライバ集積回路ＳＤＩＣは、回路フィルムＣＦにチップオンフィルムＣＯＦのタイプで配置され得る。

回路フィルムＣＦは、表示パネルに連結される１つ以上の第１のピン５１０ａ及び１つ以上の第２のピン５１０ｂと、ソースプリント回路基板ＳＰＣＢに連結される１つ以上の第３のピン５２０ａ及び１つ以上の第４のピン５２０ｂを含むことができる。

１つ以上の第１のピン５１０ａは、ソースドライバ集積回路ＳＤＩＣから伝達されたデータ電圧を、表示パネルに出力するように構成される。

１つ以上の第２のピン５１０ｂは、第４のピン５２０ｂと電気的に接続される。回路フィルムＣＦは、第２のピン５１０ｂと第４のピン５２０ｂとを電気的に接続するための配線５３０をさらに含むことができる。回路フィルムＣＦは、ソースドライバ集積回路ＳＤＩＣと、第１のピン５１０ａとを電気的に接続するための配線５３０をさらに含むことができる。回路フィルムＣＦは、第３のピン５２０ａと、ソースドライバ集積回路ＳＤＩＣとの間を電気的に接続するための配線５３０をさらに含むことができる。

１つ以上の第４のピン５２０ｂには、ソースプリント回路基板ＳＰＣＢから伝達された直流電圧（例えば、低電位駆動電圧ＥＶＳＳ、第１の初期化電圧ＶｐｒｅＲなど）が入力され得る。１つ以上の第４のピン５２０ｂには、ソースプリント回路基板ＳＰＣＢから伝達されたアナログデジタルコンバータ基準電圧ＶＲＴＡが入力され得る。

アナログデジタルコンバータは、入力されたアナログ電圧を、予め設定された範囲のデジタル値に変換して出力するが、入力されたアナログ電圧と、変換されるデジタル値との関係は、一次関数で表される線形性を有することができる。何らかの理由で、アナログデジタルコンバータに入力されたアナログ電圧値が、線形性を持ってデジタル値に変換できない異常現象が発生したり、上記一次関数の傾きが変動する異常現象が発生したり、オフセット値が変動する異常現象が発生したりすることがある。アナログデジタルコンバータ基準電圧ＶＲＴＡを、アナログデジタルコンバータに入力し、アナログデジタルコンバータが出力するデジタル値を検出することにより、アナログデジタルコンバータに異常現象が発生したか否かを確認することができる。

アナログデジタルコンバータが、ソースドライバ集積回路ＳＤＩＣの内部に位置する場合、このようなアナログデジタルコンバータ基準電圧ＶＲＴＡは、ソースドライバ集積回路ＳＤＩＣに入力され得る。

第４のピン５２０ｂに入力された電圧は、配線５３０を介して、第２のピン５１０ｂに伝達され得る。１つ以上の第２のピン５１０ｂは、配線５３０を介して伝達された直流電圧を、表示パネルに伝達することができる。

一つ以上の第３のピン５２０ａには、タイミングコントローラから入力される映像データＤＡＴＡが入力され得る。前記映像データＤＡＴＡは、予め設定されたインタフェース（例えば、ＬＶＤＳインタフェースなど）に従って変換された映像データであってもよい。１つ以上の第３のピン５２０ａには、タイミングコントローラから入力されるデータ駆動制御信号が入力され得る。

一つ以上の第３のピン５２０ａに入力された映像データＤＡＴＡは、配線５３０を介してソースドライバ集積回路ＳＤＩＣに伝達され得る。

ソースドライバ集積回路ＳＤＩＣは、入力された映像データＤＡＴＡに基づいて、データ電圧を１つ以上の第１のピン５１０ａに出力することができる。

１つ以上の第１のピン５１０ａと、１つ以上の第２のピン５１０ｂとは、表示パネルに配置されるパッド部に接続され得る。１つ以上の第３のピン５２０ａと、１つ以上の第４のピン５２０ｂとは、ソースプリント回路基板ＳＰＣＢのパッド部に電気的に接続され得る。

回路フィルムＣＦは、曲げ線（Ｂｅｎｄｉｎｇ Ｌｉｎｅ）で曲げられ、回路フィルム（ＣＦ）の少なくとも一部が、表示パネルの背面に配置され得る。

図６は、本開示の実施形態による表示装置における回路フィルムＣＦのボンディングの程度を検出するための電気的接続関係を示す図である。

図６を参照すると、本開示の実施形態による表示装置は、ソースプリント回路基板ＳＰＣＢを介して、ソースプリント回路基板ＳＰＣＢのパッド部６１０（以下、第１のパッド部と称する）に伝達された入力電圧Ｖｉｎが、回路フィルムＣＦを介して、表示パネル１１０のパッド部６２０（以下、第２のパッド部と称する）に入力される。

入力電圧Ｖｉｎの入力を受け取った第２のパッド部６２０は、出力電圧Ｖｏｕｔを伝達することができる。あるいは、第２のパッド部６２０に入力された入力電圧Ｖｉｎは、回路フィルムＣＦを介して、第１のパッド部６１０に入力されることができ、第１のパッド部６１０は、出力電圧Ｖｏｕｔを伝達することができる。

アナログデジタルコンバータ（図示せず）には、第１のパッド部６１０から出力される出力電圧Ｖｏｕｔ、又は、第２のパッド部６２０から出力される出力電圧Ｖｏｕｔが入力され得る。アナログデジタルコンバータが、ソースドライバ集積回路ＳＤＩＣの内部に位置する場合、出力電圧Ｖｏｕｔは、ソースドライバ集積回路ＳＤＩＣに入力されてもよい。

以下では、説明の便宜上、第１のパッド部６１０から出力される出力電圧Ｖｏｕｔが、ソースドライバ集積回路ＳＤＩＣ内に位置するアナログデジタルコンバータに入力されるものと仮定して説明するが、本発明は、これに限定されない。

前記実施形態の具体的な説明は以下の通りである。

ソースプリント回路基板ＳＰＣＢから伝達された入力電圧Ｖｉｎは、第１のパッド部６１０に位置する第１のピン６１２ａに入力される。第１のピン６１２ａに入力された入力電圧Ｖｉｎは、回路フィルムＣＦのフィルムピン（ＦＰ：Ｆｉｌｍ Ｐｉｎ；図５の第４のピン５２０ｂに対応し得る）に伝達できる。回路フィルムＣＦに伝達された入力電圧Ｖｉｎは、第２のパッド部６２０に位置する第２のピン６２２ａに入力され得る。

回路フィルムＣＦと第１のピン６１２ａとの間のボンディングの程度に応じて、第２のピン６２２ａに伝達される入力電圧Ｖｉｎの電圧レベルが変わり得る。回路フィルムＣＦと第１のピン６１２ａとのボンディングの程度に優れると、回路フィルムＣＦと第１のピン６１２ａとが接触する面積が広く、第１のピン６１２ａの抵抗が小さい。しかし、回路フィルムＣＦと第１のピン６１２ａとのボンディングの程度が不良であれば、回路フィルムＣＦと第１のピン６１２ａとが接触する面積が狭く、第１のピン６１２ａの抵抗が大きい。したがって、第２のピン６２２ａには、第１のピン６１２ａと回路フィルムＣＦとの間のボンディングの程度を反映した電圧が入力される。

第２のピン６２２ａに入力された電圧は、第２のパッド部６２０に位置する第３のピン６２２ｂに入力され得る。第３のピン６２２ｂに入力される電圧は、回路フィルムＣＦと第２のピン６２２ａとの間のボンディングの程度に反映し得る。

回路フィルムＣＦと第２のピン６２２ａとの間のボンディングの程度が優れると、回路フィルムＣＦと第２のピン６２２ａとが接触する面積が広くなり、第２のピン６２２ａの抵抗が小さくなる。しかし、回路フィルムＣＦと第２のピン６２２ａとのボンディングの程度が不良であると、回路フィルムＣＦと第２のピン６２２ａとが接触する面積が狭くなり、第２のピン６２２ａの抵抗が大きくなる。したがって、第３のピン６２２ｂには、第２のピン６２２ｂと回路フィルムＣＦとの間のボンディングの程度を反映した電圧が入力され得る。また、前述したように、第２のピン６２２ａには、第１のピン６１２ａと回路フィルムＣＦとの間のボンディングの程度を反映した電圧が入力され得る。

第３のピン６２２ｂに入力された電圧は、第１のパッド部６１０に位置する第４のピン６１２ｂに入力され得る。第４のピン６１２ｂに入力される電圧は、回路フィルムＣＦと第３のピン６２２ｂとの間のボンディングの程度に反映し得る。第４のピン６１２ｂに入力される電圧が、回路フィルムＣＦと第３のピン６２２ｂとの間のボンディングの程度に反映し得る理由は、前述の通りである。

前記と同様の理由で、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔは、回路フィルムＣＦと第４のピン６１２ｂとの間のボンディングの程度に反映し得る。

図６を参照すると、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔは、ソースドライバ集積回路ＳＤＩＣに入力できる。

したがって、ソースドライバ集積回路ＳＤＩＣに入力される出力電圧Ｖｏｕｔは、回路フィルムＣＦとソースプリント回路基板ＳＰＣＢとの間のボンディングの程度に反映し得る。また、ソースドライバ集積回路ＳＤＩＣに入力される出力電圧Ｖｏｕｔは、回路フィルムＣＦと表示パネル１１０との間のボンディングの程度に反映し得る。

第１のピン６１２ａに入力される入力電圧Ｖｉｎは、パワー管理回路４１０（図４参照）で生成され出力された電圧であり得る。入力電圧Ｖｉｎの電圧レベルは、アナログデジタルコンバータが、１つのデジタル値に変換できる電圧レベルの値に設定できる。例えば、入力電圧Ｖｉｎは、アナログデジタルコンバータ基準電圧ＶＲＴＡであり得る。

一方、第１のパッド部６１０は、映像データＤＡＴＡをソースドライバ集積回路ＳＤＩＣに伝達するための１つ以上の映像データ伝達ピン６１４を含み得る。第２のパッド部６２０は、ソースドライバ集積回路ＳＤＩＣから出力されたデータ電圧Ｖｄａｔａを、対応するデータライン（図示せず）に伝達するための１つ以上のデータ電圧伝達ピン６２４を含み得る。１つ以上の映像データ伝達ピン６１４は、回路フィルムＣＦとボンディングすることができる。１つ以上のデータ電圧伝達ピン６２４は、回路フィルムＣＦとボンディングされ得る。

図６に開示された回路フィルムＣＦは、図４に示されている第１～第８の回路フィルムＣＦ１～ＣＦ８のうち少なくともいずれか一つであり得る。図４に示されている第１～第８の回路フィルムＣＦ１～ＣＦ８は、いずれも図６に示されているように、ソースドライバ集積回路ＳＤＩＣに出力電圧Ｖｏｕｔを入力するための配線構造を有することができる。

場合によって、図４に示されている第１～第８の回路フィルムＣＦ１～ＣＦ８のうち、ソースプリント回路基板ＳＰＣＢの両端に位置する回路フィルム（例えば、第１の回路フィルムＣＦ１及び第８の回路フィルムＣＦ８）が、ソースドライバ集積回路ＳＤＩＣに出力電圧Ｖｏｕｔを入力するための配線構造を有することができる。ソースプリント回路基板ＳＰＣＢの両端に位置する回路フィルムを除いた残りの回路フィルム（例えば、第２～第７の回路フィルムＣＦ２～ＣＦ７）は、図６に示されているような配線構造を有していなくてもよい。これによれば、曲げに応じて、応力が集中する領域に位置する回路フィルムＣＦが、図６に示されているような配線構造を有することができる。

図７は、本開示の実施形態による表示装置における回路フィルムのボンディングの程度によって、出力電圧Ｖｏｕｔが変わる原理を簡単に表した図である。

図７を参照すると、本開示の実施形態による表示装置は、回路フィルムと第１のピン６１２ａとの間のボンディングの程度、及び、回路フィルムと第２のピン６２２ａとの間のボンディングの程度に応じて、第２のピン６２２ａから第３のピン６２２ｂに出力される電圧の電圧レベルが変わる場合がある。即ち、回路フィルムと第１のピン６１２ａとの間のボンディングの程度は、第２のピン６２２ａから出力される電圧に対して可変抵抗７１０として作用し得る。また、回路フィルムと第２のピン６２２ａとの間のボンディングの程度は、第２のピン６２２ａから出力される電圧に対して可変抵抗７１０として作用し得る。

一方、回路フィルムと第３のピン６２２ｂとの間のボンディングの程度、及び、回路フィルムと第４のピン６１２ｂとの間のボンディングの程度によって、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔの電圧レベルが変わることがある。即ち、回路フィルムと第３のピン６２２ｂとの間のボンディングの程度は、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔに対して可変抵抗７２０として作用し得る。また、回路フィルムと第４のピン６１２ｂとの間のボンディングの程度は、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔに対して可変抵抗７２０として作用し得る。

従って、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔの電圧レベルは、回路フィルムと第１のピン６１２ａ、第２のピン６２２ａ、第３のピン６２２ｂ及び第４のピン６１２ｂとの間のボンディングの程度を反映し得る。

図８は、本開示の実施形態による表示装置において、出力電圧Ｖｏｕｔが入力されるアナログデジタルコンバータＡＤＣを示す図である。

図８を参照すると、本開示の実施形態による表示装置は、アナログデジタルコンバータＡＤＣに出力電圧Ｖｏｕｔが入力される。

アナログデジタルコンバータＡＤＣは、出力電圧Ｖｏｕｔの入力を受け取り、それを対応するデジタル値に変換して、現在状態信号（ＣＳＳ：Ｃｕｒｒｅｎｔ Ｓｔａｔｅ Ｓｉｇｎａｌ）を出力する。このようなアナログデジタルコンバータ（ＡＤＣ）は、前述のソースドライバ集積回路ＳＤＩＣの内部に位置することができる。これによれば、現在状態信号ＣＳＳは、ソースドライバ集積回路ＳＤＩＣから出力されるものであり得る。

アナログデジタルコンバータＡＤＣから出力された現在状態信号ＣＳＳは、タイミングコントローラ１４０に入力されてもよい。

タイミングコントローラ１４０は、アナログデジタルコンバータＡＤＣから入力された現在状態信号ＣＳＳに基づいて、回路フィルムのボンディング状態に関する情報を算出することができる。

例えば、タイミングコントローラ１４０は、入力された現在状態信号ＣＳＳに基づいて、回路フィルムのボンディング状態が、正常範囲にあるか、又はやや不良な状態であるか、又は非常に不良な状態であるかを判断することができる。

また、例えば、アナログデジタルコンバータＡＤＣに入力された出力電圧Ｖｏｕｔの電圧レベルが、６Ｖのとき、アナログデジタルコンバータＡＤＣは、現在状態信号ＣＳＳとして１０２３の値を出力することができる。１０２３の値は、回路フィルムのボンディング状態が、正常範囲の状態にあることを指す値であり得る。

タイミングコントローラ１４０は、入力された１０２３値に基づいて、回路フィルムのボンディング状態が、正常範囲にあると判断できる。

他の例として、アナログデジタルコンバータＡＤＣに入力された出力電圧Ｖｏｕｔの電圧レベルが、３Ｖのとき、アナログデジタルコンバータＡＤＣは、現在状態信号ＣＳＳとして５００の値を出力することができる。５００の値は、回路フィルムのボンディング状態が、やや不良な状態にあることを指す値であり得る。

タイミングコントローラ１４０は、入力された値５００に基づいて、回路フィルムのボンディング状態が、やや不良な状態にあると判断できる。

また他の例として、アナログデジタルコンバータＡＤＣに入力された出力電圧Ｖｏｕｔの電圧レベルが、０Ｖのとき、アナログデジタルコンバータＡＤＣは、現在状態信号ＣＳＳとして、０の値を出力することができる。０の値は、回路フィルムのボンディング状態が、非常に不良な状態（例えば、ボンディングが落ちた状態）であることを指す値であり得る。

タイミングコントローラ１４０は、入力された値０に基づいて、回路フィルムのボンディング状態が、非常に不良な状態にあると判断できる。

一方、図８を参照すると、タイミングコントローラ１４０は、入力された現在状態信号ＣＳＳに基づいて、曲げ制御信号（ＢＣＳ：Ｂｅｎｄｉｎｇ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）を、ホストシステム１５０に出力することができる。例えば、タイミングコントローラ１４０は、入力された現在状態信号ＣＳＳに基づいて、異なる曲げ制御信号ＢＣＳを出力するためのメモリ８１０をさらに含み得る。

ホストシステム１５０は、タイミングコントローラ１４０から入力された曲げ制御信号ＢＣＳに基づいて、表示装置のフレキシブル特性を調整することができる。

例えば、ホストシステム１５０は、タイミングコントローラ１４０から入力された曲げ制御信号ＢＣＳに基づいて、表示装置の曲げ速度を調整するか、表示装置の曲げ角度を調整することができる。これにより、回路フィルムのボンディング状態が、さらに不良になるのを防ぐことができる。

図９は、本開示の実施形態による表示装置における回路フィルムＣＦのボンディングの程度を検出するための電気的接続関係を示す別の図である。

図９を参照すると、本開示の実施形態による表示装置における回路フィルムＣＦのボンディングの程度を検出するために、第１のパッド部６１０に位置する第１のピン６１２ａに入力電圧Ｖｉｎが入力され得る。

第１のピン６１２ａに入力された入力電圧Ｖｉｎは、回路フィルムＣＦを介して、第２のパッド部６２０に位置する広域ピン６２２に入力され得る。広域ピン６２２は、２つ以上のフィルムピンＦＰと連結され得る。

第１のパッド部６１０に位置する１つ以上のピンには、広域ピン６２２から伝達された電圧が出力される。

図９を参照すると、第１のパッド部６１０に位置する第４のピン６１２ｂと第５のピン６１２ｃとは、出力電圧Ｖｏｕｔをアナログデジタルコンバータ（図示せず）に伝達することができる。アナログデジタルコンバータは、ソースドライバ集積回路内に位置されてもよい。この場合、出力電圧Ｖｏｕｔは、ソースドライバ集積回路ＳＤＩＣに入力され得る。

第４のピン６１２ｂが伝達する出力電圧Ｖｏｕｔの電圧レベルは、回路フィルムＣＦと第１のピン６１２ａとの間のボンディングの程度、及び、回路フィルムＣＦと広域ピン６２２との間のボンディングの程度を反映することができる。第４のピン６１２ｂが伝達する出力電圧Ｖｏｕｔの電圧レベルは、第４のピン６１２ｂと回路フィルムＣＦとの間のボンディングの程度を反映し得る。

第５のピン６１２ｃが伝達する出力電圧Ｖｏｕｔの電圧レベルは、回路フィルムＣＦと第１のピン６１２ａとの間のボンディングの程度と、回路フィルムＣＦと広域ピン６２２との間のボンディングの程度とを反映し得る。第５のピン６１２ｃが伝達する出力電圧Ｖｏｕｔの電圧レベルは、第５のピン６１２ｃと回路フィルムＣＦとの間のボンディングの程度を反映し得る。

よって、第４のピン６１２ｂから伝達された出力電圧Ｖｏｕｔの電圧レベルと、第５のピン６１２ｃから伝達された出力電圧Ｖｏｕｔの電圧レベルとは、共通的に第１のピン６１２ａと広域ピン６２２との間のボンディングの程度を反映し得る。

また、第４のピン６１２ｂから伝達された出力電圧Ｖｏｕｔの電圧レベルと、第５のピン６１２ｃから伝達された出力電圧Ｖｏｕｔの電圧レベルとを比較することにより、第４のピン６１２ｂと回路フィルムＣＦとの間のボンディングの程度と、第５のピン６１２ｃと回路フィルムＣＦとの間のボンディングの程度とを比較するのと同じ効果がある。これにより、回路フィルムＣＦとのボンディングが不良なピンの位置が、どこであるかを具体的に特定し得る。

第１のピン６１２ａは、第４のピン６１２ｂ及び第５のピン６１２ｃに比べて、内側に位置することができる。これによれば、第１のピン６１２ａと回路フィルムＣＦとの間のボンディングが不良となる可能性を、相対的に低くすることができる。したがって、第４のピン６１２ｂから出力される出力電圧Ｖｏｕｔと、第５のピン６１２ｃから出力される出力電圧Ｖｏｕｔとの電圧レベルを比較することにより、ボンディングが不良なピンの位置を推定することが、比較的に容易になる。

したがって、本開示の実施形態による表示装置によれば、パッド部に位置するそれぞれのピンと、回路フィルムＣＦとの間のボンディング状態を具体的に判断し得る。

図１０は、本開示の実施形態による表示装置における回路フィルムのボンディングの程度によって、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２が変わることを簡単に表した図である。

図１０を参照すると、第１のピン６１２ａに入力された入力電圧Ｖｉｎは、回路フィルムを介して広域ピン６２２に入力される。広域ピン６２２に入力された電圧は、第４のピン６１２ｂに伝達されることができ、第４のピン６１２ｂから第１の出力電圧Ｖｏｕｔ１が出力され得る。広域ピン６２２に入力された電圧は、第５のピン６１２ｃに伝達されることができ、第５のピン６１２ｃから第２の出力電圧Ｖｏｕｔ２が出力されることができる。

よって、第１の電圧伝達経路１０１０における抵抗値の変動は、第２の電圧伝達経路１０２０を経て出力される第１の出力電圧Ｖｏｕｔ１に反映される。第１の電圧伝達経路１０１０における抵抗値の変動は、第３の電圧伝達経路１０３０を経て出力される第２の出力電圧Ｖｏｕｔ２に反映される。

また、第１の出力電圧Ｖｏｕｔ１は、第４のピン６１２ｂと回路フィルムとの間のボンディング状態を反映する。第２の出力電圧Ｖｏｕｔ２は、第５のピン６１２ｃと回路フィルムとの間のボンディング状態を反映する。したがって、本開示の実施形態による表示装置は、ボンディング状態が不良なピンの位置を容易に把握できる。

図１１は、本開示の実施形態による表示装置において、第１の出力電圧Ｖｏｕｔ１と第２の出力電圧Ｖｏｕｔ２とが、選択的に入力されるアナログデジタルコンバータＡＤＣを示す図である。

図１１を参照すると、本開示の実施形態による表示装置は、アナログデジタルコンバータＡＤＣの入力端子と電気的に接続されるスイッチング回路１１１０をさらに含み得る。

スイッチング回路１１１０は、１つ以上のスイッチング素子を含むことができる。例えば、スイッチング回路１１１０は、１つ以上のスイッチング素子を含むマルチプレクサ（Ｍｕｌｔｉｐｌｅｘｅｒ）回路で実現することができる。

スイッチング回路１１１０の出力端子は、アナログデジタルコンバータＡＤＣの入力端子と電気的に接続できる。

スイッチング回路１１１０は、２つ以上の入力端子を含むことができる。例えば、スイッチング回路１１１０の２つ以上の入力端子には、それぞれ第１の出力電圧Ｖｏｕｔ１と第２の出力電圧Ｖｏｕｔ２とが入力され得る。

これにより、スイッチング回路１１１０の動作に応じて、アナログデジタルコンバータＡＤＣの入力端子には、第１の出力電圧Ｖｏｕｔ１又は第２の出力電圧Ｖｏｕｔ２が選択的に入力され得る。

タイミングコントローラ１４０は、スイッチング回路１１１０のスイッチングタイミングを制御するためのサンプリング信号ＳＡＭＰを出力することができる。スイッチング回路１１１０は、サンプリング信号ＳＡＭＰによって動作タイミングを制御することができる。

アナログデジタルコンバータＡＤＣは、スイッチング回路１１１０の動作に応じて、第１の出力電圧Ｖｏｕｔ１の電圧レベルに応じた現在状態信号ＣＳＳを出力するか、第２の出力電圧Ｖｏｕｔ２の電圧レベルに応じた現在状態信号ＣＳＳを出力することができる。

タイミングコントローラ１４０は、現在状態信号ＣＳＳに基づいて、ボンディングが不良なピンの位置を具体的に判断できる。タイミングコントローラ１４０は、現在状態信号ＣＳＳに基づいて、ボンディングが不良なピンのボンディングが不良な程度を具体的に判断できる。タイミングコントローラ１４０は、入力された現在状態信号ＣＳＳに基づいて、曲げ制御信号ＢＣＳを出力することができる。

ホストシステム１５０は、曲げ制御信号ＢＣＳの入力を受け取って、表示装置の曲げ特性を調整することができる。

図１２は、ホストシステム１５０が、ボンディング制御信号ＢＣＳに基づいて、曲げ特性を調整する特徴を例示的に示す図である。

図１２を参照すると、タイミングコントローラ１４０は、ホストシステム１５０に曲げ制御信号ＢＣＳを出力することができる。

曲げ制御信号ＢＣＳは、第１の通信回線を介して出力される第１の曲げ制御信号ＢＣＳａと、第２の通信回線を介して出力される第２の曲げ制御信号ＢＣＳｂとを含み得る。第１の通信回線を介して出力される第１の曲げ制御信号ＢＣＳａは、回路フィルムの曲げが、相対的に優れているか、又は不良であるかによって、異なるデジタル値を有し得る。例えば、第１の通信回線を介して出力される第１の曲げ制御信号ＢＣＳａの値が０であれば、回路フィルムのボンディング状態が、相対的に優れていることを意味し得る。第１の曲げ制御信号ＢＣＳａの値が１であれば、回路フィルムのボンディング状態が、相対的に不良であることを意味し得る。

ホストシステム１５０は、第１の通信回線を介して出力される第１の曲げ制御信号ＢＣＳａの値に基づいて、ボンディング特性を変更しなくてもよく、又は、ボンディングを中断してもよい。

一方、タイミングコントローラ１４０は、回路フィルムのボンディングの程度が不良な程度に応じて、表示装置の曲げ特性を適応的に変更するために、第２の通信回線を介して、第２の曲げ制御信号ＢＣＳｂをホストシステム１５０に出力することができる。

例えば、表示装置のボンディング状態に優れた場合、タイミングコントローラ１４０は、第１の曲げ制御信号ＢＣＳａと第２の曲げ制御信号ＢＣＳｂとの組み合わせを、（０、０）でホストシステム１５０に出力することができる。ホストシステム１５０は、表示パネルが正常的に曲げ動作を実行するように制御することができる。

例えば、表示装置のボンディング状態がやや不良な場合、タイミングコントローラ１４０は、第１の曲げ制御信号ＢＣＳａと、第２の曲げ制御信号ＢＣＳｂとの組み合わせを、（０、１）でホストシステム１５０に出力することができる。ホストシステム１５０は、表示装置が曲げられる速度を低下することによって、回路フィルムに作用できる応力を緩和することができる。

例えば、表示装置のボンディング状態がより不良になった場合、タイミングコントローラ１４０は、第１の曲げ制御信号ＢＣＳａと、第２の曲げ制御信号ＢＣＳｂとの組み合わせを、（１，０）でホストシステム１５０に出力することができる。ホストシステム１５０は、表示装置が曲げられる曲率を増加させることによって、回路フィルムに作用できる応力をさらに緩和することができる。

例えば、表示装置のボンディング状態が最も不良な場合、タイミングコントローラ１４０は、第１の曲げ制御信号ＢＣＳａと、第２の曲げ制御信号ＢＣＳｂとの組み合わせを、（１、１）でホストシステム１５０に出力することができる。ホストシステム１５０は、表示装置の曲げが行われないように制御することにより、回路フィルムに作用できる応力が作用しないように制御することができる。

これにより、タイミングコントローラ１４０は、回路フィルムのボンディング状態に応じて、表示装置の曲げ特性（例えば、曲げ速度、曲げ曲率など）を変更するための信号を、ホストシステム１５０に出力することができる。ホストシステム１５０は、表示装置の曲げ特性を段階的に変更することができる。

ホストシステム１５０は、予めルックアップテーブル１２００に格納された値に基づいて、前記のような動作を実行することができる。

これにより、本開示の実施形態による表示装置は、フレキシブルな表示装置の構成間の接続状態に応じて、フレキシブル特性が調整される表示装置を提供することができる。

前述の事項を、回路フィルム（ＣＦ）を介して伝達される電圧の観点から説明すると、以下の通りである。

図６と図１２を一緒に参照すると、第２のピン６２２ａから出力される電圧又は第３のピン６２２ｂから出力される電圧は、回路フィルムと第の１ピン６１２ａとの間のボンディングの不良程度が反映された電圧であり得る。また、第４のピン６１２ｂから出力される電圧は、回路フィルムと第２のピン６２２ａ及び第３のピン６２２ｂとの間のボンディングの不良程度まで反映された電圧であってもよい。

これによれば、回路フィルムの配線を介して、表示パネルのパッド部６２０（以下、図６参照）又はソースプリント回路基板のパッド部６１０（以下、図６参照）から出力される電圧値を測定することにより、回路フィルムＣＦのボンディング不良の有無を容易に判断し得る。一例として、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力される電圧を、アナログデジタルコンバータに入力することにより、回路フィルムＣＦのボンディングの不良程度を容易に判断し得る。

従って、本開示の実施形態による表示装置は、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力される電圧の大きさに応じて、表示パネル（又は表示装置）のフレキシブル特性が変わり得る。

例えば、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力され、アナログデジタルコンバータに入力される電圧のレベルが、予め設定された第１の区間に含まれる場合、表示パネルは、正常に曲げられ得る。

例えば、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力され、アナログデジタルコンバータに入力される電圧のレベルが、第１の区間より低い電圧レベルの区間である第２の区間に含まれる場合、表示パネルが曲げられる速度が遅くなる可能性がある。第２の区間は、予め設定された電圧レベルの区間であり得る。

また、例えば、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力され、アナログデジタルコンバータに入力される電圧のレベルが、第１の区間より低い電圧レベルの区間である第３の区間に含まれる場合、表示パネルが曲げられる曲率が、大きくなる可能性がある。第３の区間は、予め設定された電圧レベルの区間であり得る。

第３の区間と第２の区間とは、互いに重ならない区間であってもよく、互いに重なり合う区間であってもよい。即ち、場合によっては、表示パネルが曲げられる速度も遅くなり（電圧レベルが、第２の区間に相当する）、表示パネルが曲げられる曲率も大きくなる（電圧レベルが、第３の区間に相当する）電圧レベルの区間が存在してもよい。

例えば、表示パネルのパッド部６２０又はソースプリント回路基板のパッド部６１０から出力され、アナログデジタルコンバータに入力される電圧のレベルが、第１の区間より低い電圧レベルの区間である第４の区間に含まれる場合、表示パネルは、トランスフォーミング期間に入らないこともある。

即ち、アナログデジタルコンバータに入力される電圧のレベルが、予め設定された閾値電圧より低い場合、回路フィルムのボンディング不良により、抵抗が非常に大きくなった状態と理解でき、これにより、表示パネル（又は表示装置）は、フレキシブル動作がもう実行されないように制御されるものであり得る。

以上で説明した本開示の実施形態を簡単に説明すると、以下の通りである。

本開示の実施形態は、複数のサブピクセルが位置する表示領域ＡＡと、前記表示領域ＡＡの周辺に位置し、パッド部が配置される非表示領域ＮＡとを含む表示パネル１１０と、前記表示パネル１１０に入力される複数の電圧を出力するためのパッド部を含むプリント回路基板ＰＣＢと、前記プリント回路基板ＰＣＢのパッド部である第１のパッド部６１０と接続される一端と、前記表示パネルのパッド部である第２のパッド部６２０と接続される他端とを含む回路フィルムＣＦと、前記第１のパッド部６１０と前記第２のパッド部６２０とを電気的に接続する前記回路フィルムの配線５３０を介して、前記第１のパッド部６１０から出力される電圧又は前記第２のパッド部６２０から出力される電圧が入力され、入力された前記電圧（例えば、Ｖｏｕｔ）に対応するデジタル値ＣＳＳを出力するアナログデジタルコンバータＡＤＣとを含む表示装置１００を提供することができる。

本開示の実施形態では、前記表示装置１００は、トランスフォーミング期間（Ｔｒａｎｓｆｏｒｍｉｎｇ Ｐｅｒｉｏｄ）中に、予め設定された角度まで曲げられるフレキシブルな表示装置である、表示装置１００を提供することができる。

本開示の実施形態では、前記アナログデジタルコンバータＡＤＣは、前記回路フィルムＣＦの一端と、前記プリント回路基板ＰＣＢとの間のボンディングの程度、及び、前記回路フィルムＣＦの他端と、前記表示パネル１１０との間のボンディングの程度に応じて入力される電圧Ｖｏｕｔのレベルが変わる表示装置１００を提供することができる。

本開示の実施形態では、前記表示領域ＡＡには、前記複数のサブピクセルＳＰと電気的に接続される複数のデータラインＤＬが位置し、前記回路フィルムＣＦには、前記複数のデータラインＤＬにデータ電圧Ｖｄａｔａを供給するソースドライバ集積回路ＳＤＩＣが、チップオンフィルムＣＯＦのタイプで配置される表示装置１００を提供することができる。

本開示の実施形態では、前記アナログデジタルコンバータＡＤＣが、前記ソースドライバ集積回路ＳＤＩＣ内に位置する表示装置１００を提供することができる。

本開示の実施形態は、前記アナログデジタルコンバータＡＤＣから出力されたデジタル値ＣＳＳの入力を受け取るタイミングコントローラ１４０をさらに含む表示装置１００を提供することができる。

本開示の実施形態では、前記タイミングコントローラ１４０が、入力されたデジタル値ＣＳＳに基づいて、前記表示装置１００の曲げ特性を調整するための曲げ制御信号ＢＣＳを出力する表示装置１００を提供することができる。

本開示の実施形態は、前記曲げ制御信号ＢＣＳの入力を受け取るホストシステム１５０をさらに含む表示装置１００を提供することができる。

本開示の実施形態では、前記ホストシステム１５０が、前記表示装置１００の形状が変化するトランスフォーミング期間（Ｔｒａｎｓｆｏｒｍｉｎｇ Ｐｅｒｉｏｄ）の長さを調整する表示装置１００を提供することができる。

本開示の実施形態では、前記ホストシステム１５０が、前記表示装置１００が曲げられる曲げ曲率を調整する表示装置１００を提供することができる。

本開示の実施形態では、前記ホストシステム１５０は、前記表示装置１００が、トランスフォーミング期間（Ｔｒａｎｓｆｏｒｍｉｎｇ Ｐｅｒｉｏｄ）に入らないように制御する表示装置１００を提供することができる。

本開示の実施形態では、前記タイミングコントローラ１４０は、前記表示パネル１１０と、前記回路フィルムＣＦとの間のボンディング状態に基づいて、前記表示装置１００のフレキシブル特性を、段階的に異なるように制御するための制御信号ＢＣＳを出力する表示装置１００を提供することができる。

本開示の実施形態では、前記アナログデジタルコンバータＡＤＣが、前記第１のパッド部６１０に位置する２つの異なるピン（例えば、第４のピン６１２ｂ及び第５のピン６１２ｃ）からそれぞれ電圧を入力される表示装置１００を提供することができる。

本開示の実施形態は、前記２つの異なるピンと、前記アナログデジタルコンバータＡＤＣとの間の電気的接続を切り換えるためのスイッチング回路１１１０をさらに含む表示装置１００を提供することができる。

本開示の実施形態では、前記プリント回路基板ＰＣＢは、前記表示パネル１１０に入力される電圧が伝達されるソースプリント回路基板ＳＰＣＢである表示装置１００を提供することができる。

本開示の実施形態は、複数のサブピクセルＳＰが位置する表示領域ＡＡと、前記表示領域ＡＡの周辺に位置し、パッド部が配置される非表示領域ＮＡとを含む表示パネル１１０と、前記表示パネル１１０に入力される複数の電圧を出力するためのパッド部を含むプリント回路基板ＳＰＣＢと、前記プリント回路基板ＳＰＣＢのパッド部である第１のパッド部６１０と接続される一端と、前記表示パネルのパッド部である第２のパッド部６２０と接続される他端とを含む回路フィルムＣＦと、前記第１のパッド部６１０と前記第２のパッド部６２０とを電気的に接続する前記回路フィルムの配線５３０を介して、前記第１のパッド部６１０から出力される電圧又は前記第２のパッド部６２０から出力される電圧が入力されるアナログデジタルコンバータＡＤＣとを含み、前記アナログデジタルコンバータＡＤＣに入力される電圧に応じて、前記表示パネル１１０のフレキシブル特性が変わる表示装置１００を提供することができる。

本開示の実施形態は、前記アナログデジタルコンバータＡＤＣに入力される電圧値が小さくなると、前記表示パネルの曲げ速度が遅くなる表示装置１００を提供することができる。

本開示の実施形態は、前記アナログデジタルコンバータに入力される電圧値が小さくなると、前記表示パネル１１０が曲げられる曲率が大きくなる表示装置１００を提供することができる。

本開示の実施形態は、前記アナログデジタルコンバータＡＤＣに入力される電圧値が小さくなると、前記表示装置１００が、トランスフォーミング期間に入らずにノーマル状態に固定される表示装置１００を提供することができる。

以上の説明は、本発明の技術思想を例示的に説明したものに過ぎず、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であるだろう。また、本実施形態は、本発明の技術思想を限定するものではなく、説明するためのものであるため、これらの実施形態によって本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は、以下の特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

１００ 表示装置
１１０ 表示パネル
１２０ データ駆動回路
１３０ ゲート駆動回路
１４０ タイミングコントローラ
１５０ ホストシステム
２００ フレキシブル表示装置
２１０ バックカバー
２２０ カバー部材
３１０ メモリ
３２０ 補償回路
４１０ パワー管理回路
６１０ 第１のパッド部
６２０ 第２のパッド部
７１０、７２０ 可変抵抗
８１０ メモリ
１１１０ スイッチング回路
１２００ ルックアップテーブル

Claims (19)

1. 複数のサブピクセルが位置する表示領域、及び、前記表示領域の周辺に位置し、パッド部が配置される非表示領域を含む表示パネルと、
   前記表示パネルに入力される複数の電圧を出力するためのパッド部を含むプリント回路基板と、
   前記プリント回路基板のパッド部である第１のパッド部に接続される一端と、前記表示パネルのパッド部である第２のパッド部に接続される他端とを含む回路フィルムと、
   前記第１のパッド部及び前記第２のパッド部を電気的に接続する前記回路フィルムの配線を介して、前記第１のパッド部から出力される電圧又は前記第２のパッド部から出力される電圧が入力され、入力された前記電圧に対応するデジタル値を出力するアナログデジタルコンバータとを含む表示装置。
2. 前記表示装置は、トランスフォーミング期間に予め設定された角度まで曲げられるフレキシブルな表示装置である、請求項１に記載の表示装置。
3. 前記アナログデジタルコンバータは、前記回路フィルムの一端及び前記プリント回路基板の間のボンディングの程度と、前記回路フィルムの他端及び前記表示パネルの間のボンディングの程度とによって、入力される電圧のレベルが変わる、請求項１に記載の表示装置。
4. 前記表示領域には、前記複数のサブピクセルに電気的に接続される複数のデータラインが位置し、
   前記回路フィルムには、前記複数のデータラインにデータ電圧を供給するソースドライバ集積回路が、チップオンフィルムタイプで配置されている、請求項１に記載の表示装置。
5. 前記アナログデジタルコンバータが、前記ソースドライバ集積回路内に配置している、請求項４に記載の表示装置。
6. 前記アナログデジタルコンバータから出力されたデジタル値を入力されるタイミングコントローラをさらに含む、請求項１に記載の表示装置。
7. 前記タイミングコントローラは、入力されたデジタル値に基づいて、前記表示装置の曲げ特性を調整するための曲げ制御信号を出力する、請求項６に記載の表示装置。
8. 前記曲げ制御信号の入力を受け取るホストシステムをさらに含む、請求項７に記載の表示装置。
9. 前記ホストシステムは、前記表示装置の形状が変更されるトランスフォーミング期間の長さを調整する、請求項８に記載の表示装置。
10. 前記ホストシステムは、前記表示装置が曲げられる曲げ曲率を調整する、請求項８に記載の表示装置。
11. 前記ホストシステムは、前記表示装置がトランスフォーミング期間に入らないように制御する、請求項８に記載の表示装置。
12. 前記タイミングコントローラは、前記表示パネル及び前記回路フィルムの間のボンディング状態に基づいて、前記表示装置のフレキシブル特性を段階的に異なるように制御するための制御信号を出力する、請求項６に記載の表示装置。
13. 前記アナログデジタルコンバータは、前記第１のパッド部に位置する２つの異なるピンからそれぞれ電圧を受け取っている、請求項１に記載の表示装置。
14. 前記２つの異なるピンと、前記アナログデジタルコンバータとの間の電気的接続を切り換えるためのスイッチング回路をさらに含む、請求項１３に記載の表示装置。
15. 前記プリント回路基板は、前記表示パネルに入力される電圧が伝達されるソースプリント回路基板である、請求項１に記載の表示装置。
16. 複数のサブピクセルが位置する表示領域、及び、前記表示領域の周辺に配置し、パッド部が配置される非表示領域を含む表示パネルと、
    前記表示パネルに入力される複数の電圧を出力するためのパッド部を含むプリント回路基板と、
    前記プリント回路基板のパッド部である第１のパッド部に接続される一端と、前記表示パネルのパッド部である第２のパッド部に接続される他端とを含む回路フィルムと、
    前記第１のパッド部及び前記第２のパッド部を電気的に接続する前記回路フィルムの配線を介して、前記第１のパッド部から出力される電圧又は前記第２のパッド部から出力される電圧が入力されるアナログデジタルコンバータとを含み、
    前記アナログデジタルコンバータに入力される電圧値に応じて、前記表示パネルのフレキシブル特性が変わる、表示装置。
17. 前記アナログデジタルコンバータに入力される電圧値が小さくなると、前記表示パネルが曲げられる速度が遅くなる、請求項１６に記載の表示装置。
18. 前記アナログデジタルコンバータに入力される電圧値が小さくなると、前記表示パネルが曲げられる曲率が大きくなる、請求項１６に記載の表示装置。
19. 前記アナログデジタルコンバータに入力される電圧値が小さくなると、前記表示装置は、トランスフォーミング期間に入らずに、ノーマル状態に固定される、請求項１６に記載の表示装置。

Images