JP2023098829A - 表示装置及びその製造方法｛ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ａｎｄ ｍａｎｕｆａｃｔｕｒｉｎｇ ｍｅｔｈｏｄ ｔｈｅｒｅｏｆ｝ - Google Patents

Abstract

【課題】パターニングされた補助電極構造により、カソード電極と補助電極とを直接接触（ｄｉｒｅｃｔ ｃｏｎｔａｃｔ）する表示装置及びその製造方法を提供する。【解決手段】一実施例による表示装置は、発光領域と補助電極コンタクト部とを含む基板、前記補助電極コンタクト部に配置され、電極ホールが形成された補助電極、前記補助電極をカバーし、前記電極ホールの上部で溝部が形成された透明導電層、前記透明導電層の前記溝部の周辺を露出し、残りの領域をカバーするバンク、前記バンク及び露出された前記透明導電層上に形成される有機層、及び前記有機層上に形成されるカソード電極を含んでもよい。【選択図】図３

Description

本発明は、表示装置及びその製造方法に関する。

発明の背景となる技術

情報化社会の発展に従い多様な形態の表示装置が開発されている。最近、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；ＰＤＰ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＯＬＥＤ）のような種々の表示装置が活用されている。

有機発光表示装置を構成する有機発光素子は自体発光型であり、別途の光源を要としないため、表示装置の厚さと重さを減らすことができる。また、有機発光表示装置は、低消費電力、高輝度及び高反応速度などの高品位特性を有する。

発明の内容

解決しようとする課題
実施例は、パターニングされた補助電極構造により、カソード電極と補助電極とを直接接触（ｄｉｒｅｃｔ ｃｏｎｔａｃｔ）する表示装置及びその製造方法を提供する。

課題の解決手段
一実施例による表示装置は、発光領域と補助電極コンタクト部とを含む基板、前記補助電極コンタクト部に配置され、電極ホールが形成された補助電極、前記補助電極をカバーし、前記電極ホールの上部で溝部が形成された透明導電層、前記透明導電層の前記溝部の周辺を露出し、残りの領域をカバーするバンク、前記バンク及び露出された前記透明導電層上に形成される有機層、及び前記有機層上に形成されるカソード電極を含んでもよい。

前記カソード電極は、前記溝部の内側面に直接接触してもよい。

前記有機層は、前記溝部の周辺で断絶され、前記溝部の内側面を露出し、前記カソード電極は、前記溝部の露出された内側面に直接接触してもよい。

前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有してもよい。

前記補助電極は、第１透明導電層、反射層及び第２透明導電層が積層された構造を有し、前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされてもよい。

前記反射層は、前記第１及び第２導電層より前記電極ホールの内側面からさらに陥入されてもよい。

前記反射層は、側面が逆テーパー状であり、前記透明導電層の溝部は、前記反射層の形態に対応して逆テーパー状であってもよい。

前記反射層は、側面にテーパー状であり、前記透明導電層の溝部は、前記反射層の形態に対応してテーパー状であってもよい。

前記補助電極は、第１透明導電層及び反射層が積層された構造を有し、露出された前記反射層は、前記透明導電層により全体としてカバーされてもよい。

前記補助電極は、第１透明導電層及び反射層が積層された構造を有し、前記第１透明導電層は、前記透明導電層により全体としてカバーされてもよい。

前記補助電極は、第１透明導電層が積層された構造を有し、前記第１透明導電層は、前記透明導電層により全体としてカバーされてもよい。

前記第１バンクは親水性バンクであり、前記第２バンクは疎水性バンクであってもよい。

一実施例による表示装置の製造方法は、発光領域と補助電極コンタクト部とを含む基板の前記補助電極コンタクト部に補助電極を形成するステップ、前記補助電極をカバーする透明導電層を形成するステップ、前記透明導電層の少なくとも一領域を露出し、残りの領域をカバーするバンクを形成するステップ、前記バンク及び露出された前記透明導電層上に有機層を形成するステップ、及び前記有機層上にカソード電極を形成するステップを含んでもよい。

前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有するように形成されてもよい。

前記補助電極を形成するステップは、第１透明導電層、反射層及び第２透明導電層を積層するステップ、及びマスクを適用した状態でエッチング工程を行って電極ホールを形成するステップを含み、前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされてもよい。

前記反射層は、前記エッチング工程の間、前記第１及び第２透明導電層より過エッチングされてもよい。

前記バンクを形成するステップは、絶縁層を形成するステップ、マスクを適用した状態でエッチング工程を行って前記バンクを形成するステップ、及びアッシング工程を行って前記マスクを除去するステップを含んでもよい。

前記有機層及び前記カソード電極は、蒸発蒸着法又は物理気相蒸着法により前記基板上に広い面積を有するように形成されてもよい。

発明の効果
実施例による表示装置及びその製造方法は、補助電極にパターニングされた電極ホールの側面を透明導電層でカバーすることで、補助電極の接触（コンタクト）のためにバンクをアッシング（ａｓｈｉｎｇ）するときに、電極ホールの側面でパーティクル（ｐａｒｔｉｃｌｅ）が発生することを防止する。それによって、実施例による表示装置及びその製造方法は、補助電極コンタクト部でパーティクルが暗点として視認される問題を解決することができる。

また、実施例による表示装置及びその製造方法は、補助電極のチップの長さを増加させることで、補助電極接触効率を向上させることができる。

実施例による表示装置及びその製造方法は、カソード電極と補助電極との接触を容易にし、カソード電極と補助電極との間の抵抗を減少させることができる。

一実施例による表示装置の構成を示すブロック図である。 図１に示された画素の一実施例を示す回路図である。 一実施例による表示パネルの断面図である。 第１実施例による補助電極コンタクト部を示す断面図である。 第２実施例による補助電極コンタクト部を示す断面図である。 第３実施例による補助電極コンタクト部を示す断面図である。 第４実施例による補助電極コンタクト部を示す断面図である。 第５実施例による補助電極コンタクト部を示す断面図である。 第６実施例による補助電極コンタクト部を示す断面図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。 一実施例による表示装置の製造方法を示す図である。

発明を実施するための具体的な内容

以下、図面を参照して多様な実施例を説明する。本明細書において、ある構成要素（又は領域、層、部分など）が他の構成要素「上にある」、「連結される」、「コンタクトされる」又は「結合される」と言及される場合、それは他の構成要素上に直接連結／結合できるか、又はそれらの間に第３の構成要素が配置されてもよいことを意味する。

同一の図面符号は同一の構成要素を指称する。また、図面において、構成要素の厚さ、比率、及び寸法は、技術的内容の効果的な説明のために誇張されたものである。「及び／又は」は、連関された構成が定義できる１つ以上の組み合わせをすべて含む。

第１、第２などの用語は、多様な構成要素の説明のために用いられることができるが、上記構成要素は上記用語によって限定されない。上記用語は１つの構成要素を他の構成要素から区別する目的だけで用いられる。例えば、多様な実施例の権利範囲を逸脱することなく、第１構成要素は第２構成要素と命名されてもよく、同様に第２構成要素も第１構成要素と命名されてもよい。単数の表現は、文脈上明白に異なるように意味しない限り、複数の表現を含む。

「下に」、「下側に」、「上に」、「上側に」などの用語は、図示された構成の連関関係を説明するために用いられる。上記用語は相対的な概念であり、図面に表示された方向を基準として説明される。

「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするものであり、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品又はこれらを組み合わせたものなどの存在又は付加可能性をあらかじめ排除しないものと理解されなければならない。

図１は、一実施例による表示装置の構成を示すブロック図である。

図１を参照すると、表示装置（１）は、タイミング制御部（１０）、ゲート駆動部（２０）、データ駆動部（３０）、電源供給部（４０）及び表示パネル（５０）を含む。

タイミング制御部（１０）は、外部から映像信号（ＲＧＢ）及び制御信号（ＣＳ）を受信することができる。映像信号（ＲＧＢ）は、複数の階調データを含んでもよい。制御信号（ＣＳ）は、例えば、水平同期信号、垂直同期信号及びメインクロック信号を含んでもよい。

タイミング制御部（１０）は、映像信号（ＲＧＢ）及び制御信号（ＣＳ）を表示パネル（５０）の動作条件に適合するように処理して、映像データ（ＤＡＴＡ）、ゲート駆動制御信号（ＣＯＮＴ１）、データ駆動制御信号（ＣＯＮＴ２）、及び電源供給制御信号（ＣＯＮＴ３）を生成及び出力することができる。

ゲート駆動部（２０）は、タイミング制御部（１０）から出力されるゲート駆動制御信号（ＣＯＮＴ１）に基づいて、ゲート信号を生成することができる。ゲート駆動部（２０）は、生成されたゲート信号を複数の第１ゲートライン（ＧＬ１１～ＧＬ１ｎ）を介して画素（ＰＸ）に提供することができる。ゲート駆動部（２０）は、複数の第２ゲートライン（ＧＬ２１～ＧＬ２ｎ）を介してセンシング信号を画素（ＰＸ）に提供することができる。センシング信号は、画素（ＰＸ）の内部に設けられる駆動トランジスター及び／又は発光素子の特定を測定するために供給されてもよい。

データ駆動部（３０）は、タイミング制御部（１０）から出力される映像データ（ＤＡＴＡ）及びデータ駆動制御信号（ＣＯＮＴ２）に基づいて、データ信号を生成することができる。データ駆動部（３０）は、生成されたデータ信号を複数のデータライン（ＤＬ１～ＤＬｍ）を介して画素（ＰＸ）に提供することができる。データ駆動部（３０）は、複数のセンシングライン（ＳＬ１～ＳＬｍ）を介して基準電圧（又は、センシング電圧、初期化電圧）を画素（ＰＸ）に提供するか、又は画素（ＰＸ）からフィードバックされる電気的信号に基づいて画素（ＰＸ）の状態をセンシングすることができる。

電源供給部（４０）は、電源供給制御信号（ＣＯＮＴ３）に基づいて表示パネル（５０）に提供される高電位駆動電圧（ＥＬＶＤＤ）及び低電位駆動電圧（ＥＬＶＳＳ）を生成することができる。電源供給部（４０）は、生成された駆動電圧（ＥＬＶＤＤ、ＥＬＶＳＳ）を、対応する電源ライン（ＰＬ１、ＰＬ２）を介して画素（ＰＸ）に提供することができる。

表示パネル（５０）には、複数の画素（ＰＸ）（又は、サーブ画素とも言われる）が配置される。画素（ＰＸ）は、例えば、表示パネル（５０）上にマトリックス状に配列されてもよい。画素（ＰＸ）は、第１ゲートライン（ＧＬ１１～ＧＬ１ｎ）及びデータライン（ＤＬ１～ＤＬｍ）を介して供給されるゲート信号及びデータ信号に対応する輝度で発光することができる。

一実施例において、それぞれの画素（ＰＸ）は、赤色、緑色及び青色のうちいずれか一色を表示してもよい。他の実施例において、それぞれの画素（ＰＸ）は、シアン、マゼンタ及びイエローのうちいずれか一色を表示してもよい。多様な実施例において、それぞれの画素（ＰＸ）は、赤色、緑色、青色及び白色のうちいずれか一色を表示してもよい。

タイミング制御部（１０）、ゲート駆動部（２０）、データ駆動部（３０）及び電源供給部（４０）は、それぞれ別の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）から構成されるか、又は少なくとも一部が統合した集積回路から構成されてもよい。また、ゲート駆動部（２０）及びデータ駆動部（３０）のうち少なくとも１つは、表示パネル（５０）と一体に形成されるインパネル（Ｉｎ Ｐａｎｅｌ）方式により構成されてもよい。

図２は、図１に示された画素の一実施例を示す回路図である。図２は、ｉ番目の第１ゲートライン（ＧＬ１ｉ）とｊ番目のデータライン（ＤＬｊ）とに連結される画素（ＰＸｉｊ）を例として示している。

図２を参照すると、画素（ＰＸ）は、スイッチングトランジスター（ＳＴ）、駆動トランジスター（ＤＴ）、センシングトランジスター（ＳＳＴ）、ストレージキャパシター（Ｃｓｔ）及び発光素子（ＬＤ）を含む。

スイッチングトランジスター（ＳＴ）の第１電極は、ｊ番目のデータライン（ＤＬｊ）と電気的に連結され、第２電極は、第１ノード（Ｎ１）と電気的に連結される。スイッチングトランジスター（ＳＴ）のゲート電極は、ｉ番目の第１ゲートライン（ＧＬ１ｉ）と電気的に連結される。スイッチングトランジスター（ＳＴ）は、ｉ番目の第１ゲートライン（ＧＬ１ｉ）にゲートオンレベルのゲート信号が印加されるとターンオンされ、ｊ番目のデータライン（ＤＬｊ）に印加されるデータ信号を第１ノード（Ｎ１）に伝達する。

ストレージキャパシター（Ｃｓｔ）の第１電極は、第１ノード（Ｎ１）と電気的に連結され、第２電極は、発光素子（ＬＤ）の第１電極（例えば、アノード電極）に連結される。ストレージキャパシター（Ｃｓｔ）は、第１ノード（Ｎ１）に印加される電圧と、発光素子（ＬＤ）の第１電極に印加される電圧との差に対応する電圧を充電することができる。

駆動トランジスター（ＤＴ）の第１電極は、高電位駆動電圧（ＥＬＶＤＤ）を提供されるように構成され、第２電極は、発光素子（ＬＤ）の第１電極に電気的に連結される。駆動トランジスター（ＤＴ）のゲート電極は、第１ノード（Ｎ１）に電気的に連結される。駆動トランジスター（ＤＴ）は、第１ノード（Ｎ１）を介してゲートオンレベルの電圧が印加されるとターンオンされ、ゲート電極に提供される電圧に対応して発光素子（ＬＤ）を流れる駆動電流の量を制御することができる。

センシングトランジスター（ＳＳＴ）の第１電極は、ｊ番目のセンシングライン（ＳＬｊ）と電気的に連結され、第２電極は、発光素子（ＬＤ）の第１電極に電気的に連結される。センシングトランジスター（ＳＳＴ）のゲート電極は、ｉ番目の第２ゲートライン（ＧＬ２ｉ）に電気的に連結される。センシングトランジスター（ＳＳＴ）は、ｉ番目の第２ゲートライン（ＧＬ２ｉ）にゲートオンレベルのセンシング信号が印加されるとターンオンされ、ｊ番目のセンシングライン（ＳＬｊ）に印加される基準電圧を発光素子（ＬＤ）の第１電極に伝達する。

発光素子（ＬＤ）は、駆動電流に対応する光を出力する。発光素子（ＬＤ）は、赤色、緑色、青色及び白色のうちいずれか一色に対応する光を出力することができる。発光素子（ＬＤ）は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＯＬＥＤ）、又はマイクロないしナノスケールの範囲の大きさを有するマイクロ無機発光ダイオードであってもよいが、本実施例がこれに限定されるのではない。以下では、発光素子（ＬＤ）が有機発光ダイオードから構成される実施例を参照して本実施例の技術的思想を説明する。

本実施例において、画素（ＰＸｉｊ）の構造が図２に示されたものに限定されない。実施例によって、画素（ＰＸｉｊ）は、駆動トランジスター（ＤＴ）の閾値電圧を補償するか、又は駆動トランジスター（ＤＴ）のゲート電極の電圧及び／又は発光素子（ＬＤ）の第１電極の電圧を初期化するための少なくとも１つの素子をさらに含んでもよい。

図２では、スイッチングトランジスター（ＳＴ）、駆動トランジスター（ＤＴ）及びセンシングトランジスター（ＳＳＴ）がＮＭＯＳトランジスターである例が示されているが、本発明はこれに限定されない。例えば、それぞれの画素（ＰＸ）を構成するトランジスターのうち少なくとも一部又は全部は、ＰＭＯＳトランジスターから構成されてもよい。多様な実施例において、スイッチングトランジスター（ＳＴ）、駆動トランジスター（ＤＴ）及びセンシングトランジスター（ＳＳＴ）のそれぞれは、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ；ＬＴＰＳ）薄膜トランジスター、酸化物薄膜トランジスター、又は低温ポリオキシド（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ；ＬＴＰＯ）薄膜トランジスターで具現できる。

図３は、一実施例による表示パネルの断面図である。

図３を参照すると、一実施例による画素（ＰＸ）は、基板（１００）、基板（１００）上に形成され、少なくとも１つの回路素子が備えられる回路素子層、及び発光素子（ＬＤ）が備えられる発光素子層を含んでもよい。

基板（１００）は、表示パネル（５０）のベース基材であり、透光性基板であってもよい。基板（１００）は、ガラス又は強化ガラスを含む硬性基板（ｒｉｇｉｄ ｓｕｂｓｔｒａｔｅ）又はプラスチック材質の可撓性基板（ｆｌｅｘｉｂｌｅ ｓｕｂｓｔｒａｔｅ）であってもよい。

回路素子層は、基板（１００）上に形成され、画素（ＰＸ）を構成する回路素子（例えば、トランジスター及びキャパシターなど）及び配線を含んでもよい。

基板（１００）上には、第１導電層が配置されてもよい。第１導電層は、補助配線（１１０）を含んでもよい。補助配線（１１０）は、低電位駆動電圧（ＥＬＶＳＳ）に印加される第２電源ライン（ＰＬ２）と連結されてもよい。

バッファ層（１２０）は、第１導電層をカバーするように基板（１００）上に配置される。バッファ層（１２０）は、基板（１００）からイオンや不純物が拡散することを防止し、水分の浸透を遮断することができる。

バッファ層（１２０）上には絶縁層（１３０）が形成されてもよい。絶縁層（１３０）上には第２導電層が配置されてもよい。第２導電層は連結電極（１４０）を含んでもよい。連結電極（１４０）は、絶縁層（１３０）及びバッファ層（１２０）を貫通するコンタクトホールを介して補助配線（１１０）とコンタクトされる。

回路素子層は、パッシベーション層（１５０）及びオーバーコート層（１６０）によりカバーされてもよい。パッシベーション層（１５０）は、下部の素子を保護するための絶縁膜であり、オーバーコート層（１６０）は、下部構造の段差を緩和させるための平坦化膜であってもよい。

発光素子層は、オーバーコート層（１６０）上に形成され、発光素子（ＬＤ）を含む。発光素子（ＬＤ）は、アノード電極（２１０）、発光層（２２０）及びカソード電極（２４０）を含む。

アノード電極（２１０）はオーバーコート層（１６０）上に形成される。アノード電極（２１０）は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）又はＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電物質から構成されてもよい。アノード電極（２１０）が反射型電極である場合、アノード電極（２１０）は、透明導電層／反射層（金属酸化物層）／透明導電層から構成された三重層で形成されてもよい。例えば、アノード電極（２１０）は、ＩＴＯ／Ａｇ／ＩＴＯを含む三重層で構成されてもよい。

バンク（２５０）は、オーバーコート層（１６０）上に形成されてもよい。バンク（２５０）は、アノード電極（２１０）の一部の領域、例えば中心領域を露出し、残りの領域、例えばエッジをカバーするように形成されてもよい。バンク（２５０）によりカバーされていないアノード電極（２１０）の露出領域を画素（ＰＸ）の発光領域（ＥＡ）と定義できる。

一実施例において、バンク（２５０）は、親水性バンク（２５１）と疎水性バンク（２５２）とが積層された構造を有してもよい。親水性バンク（２５１）は、アノード電極（２１０）の中央領域を露出し、エッジをカバーすることができる。親水性バンク（２５１）によりカバーされていないアノード電極（２１０）の露出領域を発光領域（ＥＡ）と定義できる。親水性バンク（２５１）は、酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮｘ）のような親水性の無機絶縁物質から形成され、後述の発光層（２２０）の形成時に溶液がよく広がるようにする。

疎水性バンク（２５２）は、親水性バンク（２５１）上の一部の領域に形成されてもよい。疎水性バンク（２５２）は、画素行の間に配置され、画素行の間を区画することができる。疎水性バンク（２５２）は、少なくとも一領域、例えば上部領域が疎水性を有するように構成され、画素行の間における混色を防止する。

バンク（２５０）で取り囲まれたアノード電極（２１０）の露出領域上に発光層（２２０）が形成される。一実施例において、発光層（２２０）は溶液工程により形成されてもよい。例えば、発光領域（ＥＡ）内に発光層（２２０）を形成するための溶液が塗布されてもよい。溶液は、溶媒（ｓｏｌｖａｎｔ）に発光層（２２０）を構成する有機材料を混合して製造できる。溶液は、インクジェットヘッドに取り付けられるノズルを備えるインクジェット装備などによって発光領域に噴射されてもよい。塗布されたインクが乾燥して発光層（２２０）を形成する。溶液工程により形成された発光層（２２０）は、中央領域の表面がエッジ領域の表面より低く形成されることができる。

一実施例において、発光層（２２０）とアノード電極（２１０）との間には、正孔注入層（２１１、Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＨＩＬ）及び正孔輸送層（２１２、Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＨＴＬ）などがさらに配置されてもよい。正孔注入層（２１１）及び正孔輸送層（２１２）は、発光層（２２０）と同様に溶液工程により形成されることができる。

発光層（２２０）上に有機層（２３０）が形成されてもよい。有機層（２３０）は、発光層（２２０）とバンク（２５０）とをカバーするように基板（１００）上に広く形成されてもよい。有機層（２３０）は、熱蒸着のような蒸発（ｅｖａｐｏｒａｔｉｏｎ）蒸着法、又はスパッタリング法（ｓｐｕｔｔｅｒｉｎｇ）のような物理気相蒸着法（ｐｈｙｓｉｃｓ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により形成されてもよい。有機層（２３０）は、例えば、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＥＴＬ）であってもよい。電子輸送層は、カソード電極（２４０）から注入された電子を発光層（２２０）に円滑に伝達する役割をする。

カソード電極（２４０）は有機層（２３０）上に形成される。カソード電極（２４０）は基板（１００）上に広く形成されてもよい。カソード電極（２４０）は、光を透過できる透明な金属物質（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｍａｔｅｒｉａｌ；ＴＣＯ）又は半透過金属物質（Ｓｅｍｉ－ｔｒａｎｓｍｉｓｓｉｖｅ Ｃｏｎｄｕｃｔｉｖｅ Ｍａｔｅｒｉａｌ）から形成されてもよい。カソード電極（２４０）は、有機層（２３０）と同様に蒸発蒸着法又は物理気相蒸着法により形成されてもよい。例えば、カソード電極（２４０）は、銀（Ａｇ）とマグネシウム（Ｍｇ）を共析（ｃｏｄｅｐｏｓｉｔｉｏｎ）して、有機層（２３０）上に蒸着することで形成されてもよい。

本実施例において、表示パネル（５０）は、カソード電極（２４０）を低電位駆動電圧（ＥＬＶＳＳ）に連結するための補助電極コンタクト部（ＣＡ）を含んでもよい。以下では、図４を共に参照して、補助電極コンタクト部（ＣＡ）の詳細構成を説明する。

図４は、第１実施例による補助電極コンタクト部（ＣＡ１）を示す断面図である。

図３及び図４を共に参照すると、発光素子層は、カソード電極（２４０）と連結電極（１４０）とを連結するための補助電極（２６０）をさらに含む。補助電極（２６０）は、アノード電極（２１０）と同一のレイヤーに形成され、補助電極コンタクト部（ＣＡ１）に配置されてもよい。補助電極（２６０）は、オーバーコート層（１６０）とパッシベーション層（１５０）とを貫通するコンタクトホールを介して連結電極（１４０）にコンタクトされる。連結電極（１４０）が補助配線（１１０）を介して第２電源ライン（ＰＬ２）に連結されるため、補助電極（２６０）は、第２電源ライン（ＰＬ２）に連結されることができる。

補助電極（２６０）は、アノード電極（２１０）と同一の物質から構成され、同一の工程により形成されてもよい。一実施例において、補助電極（２６０）は、第１透明導電層（２６１）／反射層（２６２、金属酸化物層）／第２透明導電層（２６３）から構成された三重層で形成されてもよい。例えば、補助電極（２６０）は、ＩＴＯ／Ａｇ／ＩＴＯを含む三重層で構成されてもよい。

補助電極（２６０）には電極ホール（Ｈ）が形成されてもよい。電極ホール（Ｈ）は、補助電極（２６０）に少なくとも１つ以上がパターニングされてもよい。このような補助電極（２６０）は、例えば、第１透明導電層（２６１）／反射層（２６２）／第２透明導電層（２６３）を順に積層した後、電極ホール（Ｈ）に対応するパターンを含むマスクを適用した状態で三重層を一括エッチング（例えば、湿式エッチング（ｗｅｔ ｅｔｃｈｉｎｇ））することで形成されてもよい。このとき、電極ホール（Ｈ）により補助電極（２６０）の下部に積層されたオーバーコート層（１６０）の一領域が上部に露出され得る。また、電極ホール（Ｈ）の内側面で透明導電層（２６１、２６３）の間に介在された反射層（２６２）が露出され得る。補助電極（２６０）は、透明導電層（２７０）によりカバーされてもよい。透明導電層（２７０）は、電極ホール（Ｈ）がパターニングされた補助電極（２６０）、及び電極ホール（Ｈ）により露出されたオーバーコート層（１６０）の一領域をカバーすることができる。このとき、補助電極（２６０）の電極ホール（Ｈ）の周辺で、透明導電層（２７０）に段差が形成される。それによって、透明導電層（２７０）に電極ホール（Ｈ）をカバーする溝部（２７１）が形成されることができる。

透明導電層（２７０）は、補助電極（２６０）を全体としてカバーし、補助電極（２６０）より広い面積で形成されてもよい。このような透明導電層（２７０）により補助電極コンタクト部（ＣＡ１）の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部（ＣＡ１）において補助電極（２６０）とカソード電極（２４０）との間で電気的な連結が安定かつ容易になされることができる。一実施例において、透明導電層（２７０）の厚さは約１４０Å～５００Åであってもよいが、これに限定されない。

透明導電層（２７０）は、ＩＴＯ、ＩＺＯ又はＺｎＯなどの透明導電物質から構成されてもよい。例えば、透明導電層（２７０）は、補助電極（２６０）を構成する透明導電層と同一の物質から構成されてもよい。しかし、本発明がこれに限定されるのではない。

バンク（２５０）は、透明導電層（２７０）の一領域を露出するように形成されてもよい。例えば、バンク（２５０）は、透明導電層（２７０）の溝部（２７１）を露出し、残りの領域をカバーするように形成されてもよい。バンク（２５０）によりカバーされていない透明導電層（２７０）の露出領域を画素（ＰＸ）の補助電極コンタクト部（ＣＡ１）と定義できる。

一実施例において、バンク（２５０）にエッチング工程を行うことで、補助電極コンタクト部（ＣＡ１）に対応する開口が形成されてもよい。エッチング工程は、例えば、バンク（２５０）上にマスクを適用した状態で選択的エッチング液を適用する方式で行われてもよい。エッチング工程の後に、アッシング工程によりマスク及びエッチング液の残余物などを除去することにより、補助電極コンタクト部（ＣＡ１）において透明導電層（２７０）を外部に完全に露出させることができる。

アッシング工程の間、透明導電層（２７０）は、電極ホール（Ｈ）の内側面を保護することができる。電極ホール（Ｈ）の内側面で露出された反射層（２６２）は、アッシング工程によってパーティクルを形成し、表示パネル（５０）に暗点を形成することがある。本実施例において、電極ホール（Ｈ）の内側面に透明導電層（２７０）によりカバーされるため、アッシング工程中にパーティクルが形成されることを防止できる。

有機層（２３０）及びカソード電極（２４０）は基板（１００）上に広く形成されるため、露出された透明導電層（２７０）の一領域をカバーする。このとき、ステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）特性が相対的に良好でない有機層（２３０）は、透明導電層（２７０）の溝部（２７１）の周辺で断絶されることがある。一実施例において、有機層（２３０）は、溝部（２７１）の内側面で断絶され得るが、これに限定されない。有機層（２３０）が断絶されることにより、透明導電層（２７０）の溝部（２７１）における内側面の一部が有機層（２３０）によりカバーされずに露出され得る。

一方、ステップカバレッジ特性が相対的に良好なカソード電極（２４０）は、透明導電層（２７０）の溝部（２７１）の周辺で断絶されずに連続して形成される。一実施例において、カソード電極（２４０）は、図示されたように溝部（２７１）の周辺で断絶されることもある。例えば、カソード電極（２４０）は、溝部（２７１）の内側面で断絶され得る。カソード電極（２４０）のステップカバレッジ特性は、有機層（２３０）のステップカバレッジ特性より良子であるため、カソード電極（２４０）は、有機層（２３０）によりカバーされていない溝部（２７１）の内側面に直接接触することができる。

断絶された有機層（２３０）及びカソード電極（２４０）の残余物は、溝部（２７１）内に積層され得る。すなわち、有機層（２３０）及びカソード電極（２４０）は、溝部（２７１）の周辺で断絶され、有機層（２３０）の残余物（２３０’）とカソード電極（２４０）の残余物（２４０’）とは、溝部（２７１）内で透明導電層（２７０）上に順に積層され得る。

上述したように、カソード電極（２４０）は、補助電極コンタクト部（ＣＡ１）で透明導電層（２７０）に直接接触する。カソード電極（２４０）は、透明導電層（２７０）、補助電極（２６０）を介して連結電極（１４０）にコンタクトされる。連結電極（１４０）が補助配線（１１０）を介して第２電源ライン（ＰＬ２）に連結されるため、カソード電極（２４０）は、第２電源ライン（ＰＬ２）に連結されることができる。

また図３を参照すると、カソード電極（２４０）上に封止層（３００）が形成されてもよい。封止層（３００）は、外部の水分が発光層（２２０）に浸透することを防止する役割をする。封止層（３００）は、無機絶縁物からなってもよく、無機絶縁物と有機絶縁物とが交互に積層された構造からなってもよいが、必ずこれらに限定されるのではない。

封止層（３００）の上部にはカバー基板（４００）が形成されてもよい。カバー基板（４００）は、基板（１００）と同一の材料から構成されてもよい。このようなカバー基板（４００）は、接着剤などによって封止層（３００）上に接着できる。

多様な実施例において、封止層（３００）とカバー基板（４００）との間には、カラーフィルター（４１０）がさらに形成されてもよい。カラーフィルター（４１０）は発光領域（ＥＡ）に配置されてもよい。カラーフィルター（４１０）は、特定の波長帯域の光は透過し、他の特定の波長帯域の光は遮断することで、入射光の一部の波長帯域のみを選択的に透過する波長－選択的光学フィルターであって、顔料又は染料などの色剤（ｃｏｌｏｒａｎｔ）を含む感光性樹脂から構成されてもよい。発光素子（ＬＤ）で生成されてカラーフィルター（４１０）を通過した光は、赤色、緑色、青色のうちいずれか一色を有することができる。画素（ＰＸ）が白色を表示する場合、該当画素（ＰＸ）に対してカラーフィルター（４１０）は省略されてもよい。

図５は、第２実施例による補助電極コンタクト部（ＣＡ２）を示す断面図である。

図４の実施例と比較すると、第２実施例による補助電極コンタクト部（ＣＡ２）において、電極ホール（Ｈ）のエッチング工程で用いられる選択的エッチング液は、透明導電層より反射層（２６５）に対してさらに大きい反応性を有することができる。それによって、反射層（２６５）が過エッチングされ、上下部の透明導電層（２６１、２６３）と反射層（２６５）との間にアンダーカット（ＵＣ）が発生し得る。すなわち、反射層（２６５）は、上下部の透明導電層（２６１、２６３）より内側面でさらに陥入される。

このような実施例において、露出された反射層（２６５）の側面は逆テーパー状を有してもよい。補助電極（２６４）をカバーする透明導電層（２７２）の溝部（２７３）は、補助電極（２６４）の形態に対応して、側面が逆テーパー状を有してもよい。

すると、ステップカバレッジ特性が良好でない有機層（２３０）が透明導電層（２７２）の溝部（２７３）の周辺でさらに容易に断絶され得る。有機層（２３０）の断絶により透明導電層（２７２）の溝部（２７３）の内側面がより広い面積で露出されると、有機層（２３０）の後に形成されるカソード電極（２４０）が溝部（２７１）の内側面で透明導電層（２７２）とさらに良子にコンタクトされることができる。

カソード電極（２４０）がより広い面積で透明導電層（２７２）と直接的にコンタクトされると、カソード電極（２４０）と透明導電層（２７２）との間の電気的抵抗が減少して電力伝達が効率的に行われ得る。

図６は、第３実施例による補助電極コンタクト部（ＣＡ３）を示す断面図である。

図５の実施例と比較すると、第３実施例による補助電極コンタクト部（ＣＡ３）において、電極ホール（Ｈ）のエッチング工程で用いられる選択的エッチング液は、透明導電層より反射層（２６７）に対してさらに大きい反応性を有することができる。それによって、反射層（２６７）が過エッチングされ、上下部の透明導電層（２６１、２６３）と反射層（２６７）との間にアンダーカット（ＵＣ）が発生し得る。すなわち、電極ホール（Ｈ）の内側面で、反射層（２６７）は、上下部の透明導電層（２６１、２６３）より外側にさらに陥入される。

このような実施例において、露出された反射層（２６７）の側面はテーパー状を有してもよい。補助電極（２６６）をカバーする透明導電層（２７４）の溝部（２７５）は、補助電極（２６６）の形態に対応して、側面がテーパー状を有してもよい。

すると、ステップカバレッジ特性が良子なカソード電極（２４０）は、透明導電層（２７４）の溝部（２７５）で断絶されずにより容易に連続して形成され得る。このような実施例において、カソード電極（２４０）は、溝部（２７５）内に形成された有機層（２３０）の残余物（２３０’）を全体的にカバーするように形成される。

透明導電層（２７４）上でカソード電極（２４０）がほぼ断絶されずに連続性が維持されると、カソード電極（２４０）と透明導電層（２７４）とが直接接触する面積が増加し、カソード電極（２４０）と透明導電層（２７４）との間の電気的抵抗が減少されることにより、コンタクト正確度が向上できる。すると、カソード電極（２４０）への電力の伝達が効率的に行われ、表示パネル（５０）の消費電力が減少できる。

図７は、第４実施例による補助電極コンタクト部（ＣＡ４）を示す断面図である。

第１実施例と比較すると、第４実施例による補助電極コンタクト部（ＣＡ４）において、補助電極（２６８）は、透明導電層（２６１）と反射層（２６２）とが積層された二重層で形成されてもよい。例えば、補助電極（２６８）は、ＩＴＯ／Ａｇを含む二重層で構成されてもよい。

このような実施例において、反射層（２６２）は、補助電極（２６８）の上部で完全に露出される。透明導電層（２７０）は、反射層（２６２）の露出された全領域をカバーする。これによって、反射層（２６２）からパーティクルが発生することが防止できる。

図８は、第５実施例による補助電極コンタクト部（ＣＡ５）を示す断面図である。

第１実施例と比較すると、第５実施例による補助電極コンタクト部（ＣＡ５）において、補助電極（２６９）は、透明導電層（２６１）から構成された単層で形成されてもよい。例えば、補助電極（２６９）はＩＴＯを含んで構成されてもよい。

透明導電層（２７０）は補助電極（２６９）をカバーする。透明導電層（２７０）は、補助電極（２６９）を全体としてカバーし、補助電極（２６９）より広い面積で形成されてもよい。このような透明導電層（２７０）により、補助電極コンタクト部（ＣＡ５）の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部（ＣＡ５）において、補助電極（２６９）とカソード電極（２４０）との間で電気的連結が安定かつ容易になされることができる。

図９は、第６実施例による補助電極コンタクト部（ＣＡ６）を示す断面図である。

第１実施例と比較すると、第６実施例による補助電極コンタクト部（ＣＡ６）は、補助電極（２６０）が省略され、透明導電層（２７０）のみ含む。補助電極コンタクト部（ＣＡ６）が透明導電層（２７０）のみ含むため、バンク（２５０）のアッシング工程でパーティクルが発生しない。また、補助電極コンタクト部（ＣＡ６）上で透明導電層（２７０）は相対的に広く形成され、補助電極コンタクト部（ＣＡ６）の電極チップの長さが増加できる。

図１０ないし図１６は、一実施例による表示装置の製造方法を示す図である。図１０ないし図１６では、説明の便宜のためにオーバーコート層（１６０）の下部レイヤーに対する図示が省略された。しかし、オーバーコート層（１６０）の下部に、図３を参照して説明したように、回路素子、補助配線（１１０）及び連結電極（１４０）などが形成されてもよい。

図１０及び図１１を参照すると、補助電極コンタクト部（ＣＡ）において、オーバーコート層（１６０）上に補助電極（２６０）が形成される。図示は省略されたが、補助電極（２６０）は連結電極（１４０）と連結される。

補助電極（２６０）は、透明導電層（２６１）／反射層（２６２）／透明導電層（２６３）から構成された三重層で形成されてもよい。透明導電層（２６１、２６３）は、例えばＩＴＯから構成されてもよく、反射層（２６２）は、例えば銀又は銀合金のような金属物質から構成されてもよい。補助電極（２６０）には、少なくとも１つの電極ホール（Ｈ）が形成される。電極ホール（Ｈ）の内側面で、補助電極（２６０）を構成する透明導電層（２６１）／反射層（２６２）／透明導電層（２６３）が露出され得る。

補助電極（２６０）は、図１０に示されたように、透明導電層（２６１）／反射層（２６２）／透明導電層（２６３）を順に積層した後、図１１に示されたように、電極ホール（Ｈ）に対応するパターンを含むマスクを適用した状態で三重層を一括エッチング（例えば、湿式エッチング（ｗｅｔ ｅｔｃｈｉｎｇ））することで形成されてもよい。

図１２を参照すると、その後、補助電極（２６０）上に透明導電層（２７０）が形成されてもよい。透明導電層（２７０）は、電極ホール（Ｈ）がパターニングされた補助電極（２６０）、及び電極ホール（Ｈ）により露出されたオーバーコート層（１６０）の一領域をカバーするように形成されてもよい。このとき、補助電極（２６０）の電極ホール（Ｈ）の周辺で、透明導電層（２７０）に段差が形成される。それによって、透明導電層（２７０）に電極ホール（Ｈ）をカバーする溝部（２７１）が形成され得る。

透明導電層（２７０）は、補助電極（２６０）を全体としてカバーし、補助電極（２６０）より広い面積で形成されてもよい。このような透明導電層（２７０）を介して補助電極コンタクト部（ＣＡ）の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部（ＣＡ）において、補助電極（２６０）とカソード電極（２４０）との間で電気的連結が安定かつ容易になされることができる。一実施例において、透明導電層（２７０）の厚さは約１４０Å～５００Åであってもよいが、これに限定されない。

透明導電層（２７０）は、ＩＴＯ、ＩＺＯ又はＺｎＯなどの透明導電物質から構成されてもよい。例えば、透明導電層（２７０）は、補助電極（２６０）を構成する透明導電層と同一の物質から構成されてもよい。しかし、本発明がこれに限定されるのではない。

図１３を参照すると、その後、透明導電層（２７０）上にバンク（２５０）が形成されてもよい。バンク（２５０）は、透明導電層（２７０）の一部の領域、例えば、溝部（２７１）の周辺を露出するが、残りの領域をカバーするように形成されてもよい。

一実施例において、バンク（２５０）は、親水性バンク（２５１）と疎水性バンク（２５２）とが積層された構造を有してもよい。親水性バンク（２５１）は、酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮｘ）のような親水性の無機絶縁物質から形成され、後述される発光層（２２０）の形成時に溶液がよく広がるようにする。

疎水性バンク（２５２）は、親水性バンク（２５１）上の一部の領域に形成されてもよい。疎水性バンク（２５２）は、表面の少なくとも一部が疎水性に形成されてもよい。例えば、疎水性バンク（２５２）は、有機絶縁物にフッ素（Ｆ）のような疎水性物質を混合した溶液を塗布した後、フォトリソグラフィ工程により形成されてもよい。フォトリソグラフィ工程で照射される光によって、フッ素のような疎水性物質が疎水性バンク（２５２）の上部に移動でき、それによって、疎水性バンク（２５２）の上部表面が疎水性性質を有し、残りの部分は親水性性質を有することができる。

このような実施例において、透明導電層（２７０）上に親水性バンク（２５１）が形成された後、親水性バンク（２５１）上に疎水性バンク（２５２）が形成されてもよい。具体的に、親水性バンク（２５１）は、透明導電層（２７０）上に親水性の無機絶縁層が積層された後、親水性バンク（２５１）の形態に対応するマスクを適用した状態で無機絶縁層をエッチングすることで形成されてもよい。エッチング工程の後、下部に積層された補助電極（２６０）の電極ホール（Ｈ）及びその周辺領域が上部に露出され得る。

親水性バンク（２５１）のエッチング工程の後、マスク及び残余物を除去するためのアッシング工程が行われてもよい。アッシング工程の間、透明導電層（２７０）は、電極ホール（Ｈ）の内側面を保護することができる。電極ホール（Ｈ）の内側面に透明導電層（２７０）によりカバーされるため、アッシング工程の間パーティクルが形成されることを防止できる。

その後、親水性バンク（２５１）上に、有機絶縁物にフッ素（Ｆ）のような疎水性物質を混合した溶液が塗布された後、フォトリソグラフィ工程により疎水性バンク（２５２）が形成されてもよい。

図１４を参照すると、有機層（２３０）が形成される。有機層（２３０）は、熱蒸着のような蒸発蒸着法、又はスパッタリング法のような物理気相蒸着法により広い領域に形成され、バンク（２５０）及び透明導電層（２７０）をカバーすることができる。一実施例において、有機層（２３０）は、ステップカバレッジ特性によって透明導電層（２７０）の溝部（２７１）の周辺で断絶され得る。有機層（２３０）が断絶されることにより、透明導電層（２７０）の溝部（２７１）における内側面の一部が有機層（２３０）によりカバーされずに露出され得る。断絶された有機層（２３０）の残余物（２３０’）は、溝部（２７１）内に積層され得る。

図１５を参照すると、有機層（２３０）上にカソード電極（２４０）が形成される。カソード電極（２４０）は、熱蒸着のような蒸発蒸着法、又はスパッタリング法のような物理気相蒸着法により広い領域に形成され、有機層（２３０）をカバーすることができる。カソード電極（２４０）は、ステップカバレッジ特性によって溝部（２７１）の内側面で断絶され得る。カソード電極（２４０）のステップカバレッジ特性は、有機層（２３０）のステップカバレッジ特性より良子であるため、カソード電極（２４０）は、有機層（２３０）によりカバーされていない溝部（２７１）の内側面に直接接触することができる。断絶されたカソード電極（２４０）の残余物（２４０’）は、溝部（２７１）内に積層され得る。

図１６を参照すると、カソード電極（２４０）上に封止層（３００）が形成されてもよい。実施例によって、封止層（３００）上に保護層、偏光層及びタッチスクリーン層など種々の機能層がさらに積層されてもよい。

本発明が属する技術分野における通常の知識を有する者であれば、本発明がその技術的思想や必須な特徴を変更することなく他の具体的な形態で実施可能であることを理解できるであろう。よって、上述した実施例はすべての面で例示的であり、限定的ではないと理解しなければならない。本発明の範囲は、上述した詳細な説明よりは後述する請求の範囲によって示され、請求の範囲の意味及び範囲またその均等概念から導き出されるすべての変更又は変形された形態が本発明の範囲に含まれると解釈されなければならない。

１：表示装置
１０：タイミング制御部
２０：ゲート駆動部
３０：データ駆動部
４０：電源供給部
５０：表示パネル

Claims (17)

1. 発光領域と補助電極コンタクト部とを含む基板；
   前記補助電極コンタクト部に配置され、電極ホールが形成された補助電極；
   前記補助電極をカバーし、前記電極ホールの上部で溝部が形成された透明導電層；
   前記透明導電層の前記溝部の周辺を露出し、残りの領域をカバーする第１バンク；
   前記第１バンク上に形成される第２バンク；
   前記第２バンク及び露出された前記透明導電層上に形成される有機層；及び
   前記有機層上に形成されるカソード電極を含み、
   前記カソード電極は、
   前記溝部の内側面に直接接触する、表示装置。
2. 前記有機層は、前記溝部の周辺で断絶され、前記溝部の内側面を露出し、
   前記カソード電極は、前記溝部の露出された内側面に直接接触する、請求項１に記載の表示装置。
3. 前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有する、請求項１に記載の表示装置。
4. 前記補助電極は、第１透明導電層、反射層及び第２透明導電層が積層された構造を有し、
   前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされる、請求項１に記載の表示装置。
5. 前記反射層は、前記第１及び第２導電層より前記電極ホールの内側面からさらに陥入される、請求項４に記載の表示装置。
6. 前記反射層は、側面が逆テーパー状であり、
   前記透明導電層の溝部は、前記反射層の形態に対応して逆テーパー状である、請求項５に記載の表示装置。
7. 前記反射層は、側面にテーパー状であり、
   前記透明導電層の溝部は、前記反射層の形態に対応してテーパー状である、請求項５に記載の表示装置。
8. 前記補助電極は、第１透明導電層及び反射層が積層された構造を有し、露出された前記反射層は、前記透明導電層により全体としてカバーされる、請求項１に記載の表示装置。
9. 前記補助電極は、第１透明導電層及び反射層が積層された構造を有し、前記第１透明導電層は、前記透明導電層により全体としてカバーされる、請求項１に記載の表示装置。
10. 前記補助電極は、第１透明導電層が積層された構造を有し、前記第１透明導電層は、前記透明導電層により全体としてカバーされる、請求項１に記載の表示装置。
11. 前記第１バンクは親水性バンクであり、
    前記第２バンクは疎水性バンクである、請求項１に記載の表示装置。
12. 発光領域と補助電極コンタクト部とを含む基板の前記補助電極コンタクト部に補助電極を形成するステップ；
    前記補助電極をカバーする透明導電層を形成するステップ；
    前記透明導電層の少なくとも一領域を露出し、残りの領域をカバーするバンクを形成するステップ；
    前記バンク及び露出された前記透明導電層上に有機層を形成するステップ；及び
    前記有機層上にカソード電極を形成するステップを含む、表示装置の製造方法。
13. 前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有するように形成される、請求項１２に記載の表示装置の製造方法。
14. 前記補助電極を形成するステップは、
    第１透明導電層、反射層及び第２透明導電層を積層するステップ；及び
    マスクを適用した状態でエッチング工程を行って電極ホールを形成するステップを含み、
    前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされる、請求項１２に記載の表示装置の製造方法。
15. 前記反射層は、前記エッチング工程の間、前記第１及び第２透明導電層より過エッチングされる、請求項１４に記載の表示装置の製造方法。
16. 前記バンクを形成するステップは、
    絶縁層を形成するステップ；
    マスクを適用した状態でエッチング工程を行って前記バンクを形成するステップ；及び
    アッシング工程を行って前記マスクを除去するステップを含む、請求項１４に記載の表示装置の製造方法。
17. 前記有機層及び前記カソード電極は、
    蒸発蒸着法又は物理気相蒸着法により前記基板上に広い面積を有するように形成される、請求項１６に記載の表示装置の製造方法。

Images