JP2023098829A - Display device and method for manufacturing the same - Google Patents
Display device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2023098829A JP2023098829A JP2022185315A JP2022185315A JP2023098829A JP 2023098829 A JP2023098829 A JP 2023098829A JP 2022185315 A JP2022185315 A JP 2022185315A JP 2022185315 A JP2022185315 A JP 2022185315A JP 2023098829 A JP2023098829 A JP 2023098829A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive layer
- layer
- electrode
- auxiliary electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 271
- 239000012044 organic layer Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000002209 hydrophobic effect Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 238000004380 ashing Methods 0.000 claims description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 238000002207 thermal evaporation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/856—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Abstract
Description
本発明は、表示装置及びその製造方法に関する。 The present invention relates to a display device and its manufacturing method.
情報化社会の発展に従い多様な形態の表示装置が開発されている。最近、液晶表示装置(Liquid Crystal Display;LCD)、プラズマ表示装置(Plasma Display Panel;PDP)、有機発光表示装置(Organic Light Emitting Display;OLED)のような種々の表示装置が活用されている。 2. Description of the Related Art As the information society develops, various types of display devices are being developed. Recently, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been used.
有機発光表示装置を構成する有機発光素子は自体発光型であり、別途の光源を要としないため、表示装置の厚さと重さを減らすことができる。また、有機発光表示装置は、低消費電力、高輝度及び高反応速度などの高品位特性を有する。 Since the organic light emitting diodes constituting the organic light emitting display are self-emitting and do not require a separate light source, the thickness and weight of the display can be reduced. In addition, the organic light emitting diode display has high quality characteristics such as low power consumption, high brightness, and high reaction speed.
解決しようとする課題
実施例は、パターニングされた補助電極構造により、カソード電極と補助電極とを直接接触(direct contact)する表示装置及びその製造方法を提供する。
SUMMARY OF THE INVENTION Embodiments provide a display device and a manufacturing method thereof in which a cathode electrode and an auxiliary electrode are in direct contact with each other through a patterned auxiliary electrode structure.
課題の解決手段
一実施例による表示装置は、発光領域と補助電極コンタクト部とを含む基板、前記補助電極コンタクト部に配置され、電極ホールが形成された補助電極、前記補助電極をカバーし、前記電極ホールの上部で溝部が形成された透明導電層、前記透明導電層の前記溝部の周辺を露出し、残りの領域をカバーするバンク、前記バンク及び露出された前記透明導電層上に形成される有機層、及び前記有機層上に形成されるカソード電極を含んでもよい。
A display device according to an embodiment includes a substrate including a light-emitting region and an auxiliary electrode contact portion, an auxiliary electrode disposed on the auxiliary electrode contact portion and having an electrode hole formed therein, covering the auxiliary electrode, a transparent conductive layer having a groove formed above the electrode hole; a bank exposing the periphery of the groove of the transparent conductive layer and covering the remaining area; formed on the bank and the exposed transparent conductive layer; An organic layer and a cathode electrode formed on the organic layer may be included.
前記カソード電極は、前記溝部の内側面に直接接触してもよい。 The cathode electrode may be in direct contact with the inner surface of the groove.
前記有機層は、前記溝部の周辺で断絶され、前記溝部の内側面を露出し、前記カソード電極は、前記溝部の露出された内側面に直接接触してもよい。 The organic layer may be interrupted around the groove to expose an inner side surface of the groove, and the cathode electrode may be in direct contact with the exposed inner side surface of the groove.
前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有してもよい。 The transparent conductive layer may cover the auxiliary electrode as a whole and have a larger area than the auxiliary electrode.
前記補助電極は、第1透明導電層、反射層及び第2透明導電層が積層された構造を有し、前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされてもよい。 The auxiliary electrode has a structure in which a first transparent conductive layer, a reflective layer, and a second transparent conductive layer are laminated, and the reflective layer is exposed on the inner surface of the electrode hole and covered with the transparent conductive layer. may
前記反射層は、前記第1及び第2導電層より前記電極ホールの内側面からさらに陥入されてもよい。 The reflective layer may be recessed further from the inner surface of the electrode hole than the first and second conductive layers.
前記反射層は、側面が逆テーパー状であり、前記透明導電層の溝部は、前記反射層の形態に対応して逆テーパー状であってもよい。 The reflective layer may have a reverse tapered side surface, and the groove of the transparent conductive layer may have a reverse tapered shape corresponding to the shape of the reflective layer.
前記反射層は、側面にテーパー状であり、前記透明導電層の溝部は、前記反射層の形態に対応してテーパー状であってもよい。 The reflective layer may have a tapered side surface, and the groove of the transparent conductive layer may have a tapered shape corresponding to the shape of the reflective layer.
前記補助電極は、第1透明導電層及び反射層が積層された構造を有し、露出された前記反射層は、前記透明導電層により全体としてカバーされてもよい。 The auxiliary electrode may have a structure in which a first transparent conductive layer and a reflective layer are stacked, and the exposed reflective layer may be entirely covered by the transparent conductive layer.
前記補助電極は、第1透明導電層及び反射層が積層された構造を有し、前記第1透明導電層は、前記透明導電層により全体としてカバーされてもよい。 The auxiliary electrode may have a structure in which a first transparent conductive layer and a reflective layer are laminated, and the first transparent conductive layer may be entirely covered by the transparent conductive layer.
前記補助電極は、第1透明導電層が積層された構造を有し、前記第1透明導電層は、前記透明導電層により全体としてカバーされてもよい。 The auxiliary electrode may have a structure in which a first transparent conductive layer is laminated, and the first transparent conductive layer may be entirely covered by the transparent conductive layer.
前記第1バンクは親水性バンクであり、前記第2バンクは疎水性バンクであってもよい。 The first bank may be a hydrophilic bank and the second bank may be a hydrophobic bank.
一実施例による表示装置の製造方法は、発光領域と補助電極コンタクト部とを含む基板の前記補助電極コンタクト部に補助電極を形成するステップ、前記補助電極をカバーする透明導電層を形成するステップ、前記透明導電層の少なくとも一領域を露出し、残りの領域をカバーするバンクを形成するステップ、前記バンク及び露出された前記透明導電層上に有機層を形成するステップ、及び前記有機層上にカソード電極を形成するステップを含んでもよい。 A method of manufacturing a display device according to one embodiment includes the steps of: forming an auxiliary electrode on the auxiliary electrode contact portion of a substrate including a light emitting region and an auxiliary electrode contact portion; forming a transparent conductive layer covering the auxiliary electrode; exposing at least one region of the transparent conductive layer and forming a bank covering the remaining region; forming an organic layer on the bank and the exposed transparent conductive layer; and forming a cathode on the organic layer. Forming an electrode may also be included.
前記透明導電層は、前記補助電極を全体としてカバーし、前記補助電極より広い面積を有するように形成されてもよい。 The transparent conductive layer may be formed to cover the auxiliary electrode as a whole and have a larger area than the auxiliary electrode.
前記補助電極を形成するステップは、第1透明導電層、反射層及び第2透明導電層を積層するステップ、及びマスクを適用した状態でエッチング工程を行って電極ホールを形成するステップを含み、前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされてもよい。 The step of forming the auxiliary electrode includes stacking a first transparent conductive layer, a reflective layer and a second transparent conductive layer, and performing an etching process with a mask applied to form an electrode hole, The reflective layer may be exposed on inner surfaces of the electrode holes and covered by the transparent conductive layer.
前記反射層は、前記エッチング工程の間、前記第1及び第2透明導電層より過エッチングされてもよい。 The reflective layer may be overetched from the first and second transparent conductive layers during the etching step.
前記バンクを形成するステップは、絶縁層を形成するステップ、マスクを適用した状態でエッチング工程を行って前記バンクを形成するステップ、及びアッシング工程を行って前記マスクを除去するステップを含んでもよい。 Forming the bank may include forming an insulating layer, performing an etching process with a mask applied to form the bank, and performing an ashing process to remove the mask.
前記有機層及び前記カソード電極は、蒸発蒸着法又は物理気相蒸着法により前記基板上に広い面積を有するように形成されてもよい。 The organic layer and the cathode electrode may be formed to have a large area on the substrate by evaporative deposition or physical vapor deposition.
発明の効果
実施例による表示装置及びその製造方法は、補助電極にパターニングされた電極ホールの側面を透明導電層でカバーすることで、補助電極の接触(コンタクト)のためにバンクをアッシング(ashing)するときに、電極ホールの側面でパーティクル(particle)が発生することを防止する。それによって、実施例による表示装置及びその製造方法は、補助電極コンタクト部でパーティクルが暗点として視認される問題を解決することができる。
Effect of the Invention In the display device and the manufacturing method thereof according to the embodiment, the sides of the electrode holes patterned in the auxiliary electrodes are covered with the transparent conductive layer, so that the banks are ashed for the contact of the auxiliary electrodes. To prevent particles from being generated at the side of the electrode hole when the electrode hole is formed. Accordingly, the display device and the manufacturing method thereof according to the embodiment can solve the problem that particles are visually recognized as dark spots in the auxiliary electrode contact portion.
また、実施例による表示装置及びその製造方法は、補助電極のチップの長さを増加させることで、補助電極接触効率を向上させることができる。 In addition, the display device and the manufacturing method thereof according to the embodiment can improve the contact efficiency of the auxiliary electrode by increasing the length of the tip of the auxiliary electrode.
実施例による表示装置及びその製造方法は、カソード電極と補助電極との接触を容易にし、カソード電極と補助電極との間の抵抗を減少させることができる。 The display device and the manufacturing method thereof according to the embodiment can facilitate contact between the cathode electrode and the auxiliary electrode and reduce the resistance between the cathode electrode and the auxiliary electrode.
以下、図面を参照して多様な実施例を説明する。本明細書において、ある構成要素(又は領域、層、部分など)が他の構成要素「上にある」、「連結される」、「コンタクトされる」又は「結合される」と言及される場合、それは他の構成要素上に直接連結/結合できるか、又はそれらの間に第3の構成要素が配置されてもよいことを意味する。 Various embodiments will be described below with reference to the drawings. In this specification, when a component (or region, layer, portion, etc.) is referred to as being “on,” “connected to,” “contacted with,” or “coupled to” another component , which means that it can be directly linked/bonded onto another component or a third component may be placed between them.
同一の図面符号は同一の構成要素を指称する。また、図面において、構成要素の厚さ、比率、及び寸法は、技術的内容の効果的な説明のために誇張されたものである。「及び/又は」は、連関された構成が定義できる1つ以上の組み合わせをすべて含む。 The same reference numerals refer to the same components. Also, in the drawings, the thicknesses, proportions, and dimensions of components are exaggerated for effective description of technical content. "And/or" includes all combinations of one or more for which a related construct can be defined.
第1、第2などの用語は、多様な構成要素の説明のために用いられることができるが、上記構成要素は上記用語によって限定されない。上記用語は1つの構成要素を他の構成要素から区別する目的だけで用いられる。例えば、多様な実施例の権利範囲を逸脱することなく、第1構成要素は第2構成要素と命名されてもよく、同様に第2構成要素も第1構成要素と命名されてもよい。単数の表現は、文脈上明白に異なるように意味しない限り、複数の表現を含む。 The terms first, second, etc. may be used to describe various components, but the components are not limited by the terms. The terms are only used to distinguish one component from another. For example, a first component could be termed a second component, and similarly a second component could be termed a first component, without departing from the scope of rights of various embodiments. Singular expressions include plural expressions unless the context clearly dictates otherwise.
「下に」、「下側に」、「上に」、「上側に」などの用語は、図示された構成の連関関係を説明するために用いられる。上記用語は相対的な概念であり、図面に表示された方向を基準として説明される。 Terms such as "below", "below", "above", "above" are used to describe the relationship of the illustrated configurations. The above terms are relative concepts and will be explained based on the directions shown in the drawings.
「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらを組み合わせたものが存在することを指定しようとするものであり、1つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品又はこれらを組み合わせたものなどの存在又は付加可能性をあらかじめ排除しないものと理解されなければならない。 Terms such as "including" or "having" are intended to indicate the presence of any feature, number, step, act, component, part or combination thereof described in the specification; It is to be understood that it does not preclude the presence or addition of one or more other features, figures, steps, acts, components, parts or combinations thereof.
図1は、一実施例による表示装置の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of a display device according to one embodiment.
図1を参照すると、表示装置(1)は、タイミング制御部(10)、ゲート駆動部(20)、データ駆動部(30)、電源供給部(40)及び表示パネル(50)を含む。 Referring to FIG. 1, a display device (1) includes a timing controller (10), a gate driver (20), a data driver (30), a power supply (40) and a display panel (50).
タイミング制御部(10)は、外部から映像信号(RGB)及び制御信号(CS)を受信することができる。映像信号(RGB)は、複数の階調データを含んでもよい。制御信号(CS)は、例えば、水平同期信号、垂直同期信号及びメインクロック信号を含んでもよい。 The timing controller (10) can receive video signals (RGB) and control signals (CS) from the outside. The video signal (RGB) may include multiple gradation data. Control signals (CS) may include, for example, horizontal synchronization signals, vertical synchronization signals and main clock signals.
タイミング制御部(10)は、映像信号(RGB)及び制御信号(CS)を表示パネル(50)の動作条件に適合するように処理して、映像データ(DATA)、ゲート駆動制御信号(CONT1)、データ駆動制御信号(CONT2)、及び電源供給制御信号(CONT3)を生成及び出力することができる。 A timing control unit (10) processes video signals (RGB) and control signals (CS) so as to meet operating conditions of a display panel (50), and outputs video data (DATA) and gate drive control signals (CONT1). , a data drive control signal (CONT2), and a power supply control signal (CONT3).
ゲート駆動部(20)は、タイミング制御部(10)から出力されるゲート駆動制御信号(CONT1)に基づいて、ゲート信号を生成することができる。ゲート駆動部(20)は、生成されたゲート信号を複数の第1ゲートライン(GL11~GL1n)を介して画素(PX)に提供することができる。ゲート駆動部(20)は、複数の第2ゲートライン(GL21~GL2n)を介してセンシング信号を画素(PX)に提供することができる。センシング信号は、画素(PX)の内部に設けられる駆動トランジスター及び/又は発光素子の特定を測定するために供給されてもよい。
The gate drive section (20) can generate a gate signal based on the gate drive control signal (CONT1) output from the timing control section (10). The
データ駆動部(30)は、タイミング制御部(10)から出力される映像データ(DATA)及びデータ駆動制御信号(CONT2)に基づいて、データ信号を生成することができる。データ駆動部(30)は、生成されたデータ信号を複数のデータライン(DL1~DLm)を介して画素(PX)に提供することができる。データ駆動部(30)は、複数のセンシングライン(SL1~SLm)を介して基準電圧(又は、センシング電圧、初期化電圧)を画素(PX)に提供するか、又は画素(PX)からフィードバックされる電気的信号に基づいて画素(PX)の状態をセンシングすることができる。
The data driver (30) can generate a data signal based on the video data (DATA) and the data drive control signal (CONT2) output from the timing controller (10). The
電源供給部(40)は、電源供給制御信号(CONT3)に基づいて表示パネル(50)に提供される高電位駆動電圧(ELVDD)及び低電位駆動電圧(ELVSS)を生成することができる。電源供給部(40)は、生成された駆動電圧(ELVDD、ELVSS)を、対応する電源ライン(PL1、PL2)を介して画素(PX)に提供することができる。 The power supply unit (40) can generate a high potential driving voltage (ELVDD) and a low potential driving voltage (ELVSS) to be provided to the display panel (50) based on the power supply control signal (CONT3). The power supply unit (40) can provide the generated drive voltages (ELVDD, ELVSS) to the pixels (PX) through corresponding power supply lines (PL1, PL2).
表示パネル(50)には、複数の画素(PX)(又は、サーブ画素とも言われる)が配置される。画素(PX)は、例えば、表示パネル(50)上にマトリックス状に配列されてもよい。画素(PX)は、第1ゲートライン(GL11~GL1n)及びデータライン(DL1~DLm)を介して供給されるゲート信号及びデータ信号に対応する輝度で発光することができる。 A plurality of pixels (PX) (also called sub-pixels) are arranged on the display panel (50). The pixels (PX) may be arranged in a matrix on the display panel (50), for example. The pixels PX can emit light with luminance corresponding to gate signals and data signals supplied through the first gate lines GL11 to GL1n and data lines DL1 to DLm.
一実施例において、それぞれの画素(PX)は、赤色、緑色及び青色のうちいずれか一色を表示してもよい。他の実施例において、それぞれの画素(PX)は、シアン、マゼンタ及びイエローのうちいずれか一色を表示してもよい。多様な実施例において、それぞれの画素(PX)は、赤色、緑色、青色及び白色のうちいずれか一色を表示してもよい。 In one embodiment, each pixel (PX) may display one of red, green and blue. In other embodiments, each pixel (PX) may display one of cyan, magenta and yellow. In various embodiments, each pixel (PX) may display one of red, green, blue, and white.
タイミング制御部(10)、ゲート駆動部(20)、データ駆動部(30)及び電源供給部(40)は、それぞれ別の集積回路(Integrated Circuit;IC)から構成されるか、又は少なくとも一部が統合した集積回路から構成されてもよい。また、ゲート駆動部(20)及びデータ駆動部(30)のうち少なくとも1つは、表示パネル(50)と一体に形成されるインパネル(In Panel)方式により構成されてもよい。
The timing controller (10), the gate driver (20), the data driver (30), and the power supply (40) are each composed of separate integrated circuits (ICs), or at least partially may comprise an integrated circuit integrated with the In addition, at least one of the
図2は、図1に示された画素の一実施例を示す回路図である。図2は、i番目の第1ゲートライン(GL1i)とj番目のデータライン(DLj)とに連結される画素(PXij)を例として示している。 FIG. 2 is a circuit diagram showing one embodiment of the pixel shown in FIG. FIG. 2 shows an example of pixels (PXij) connected to the i-th first gate line (GL1i) and the j-th data line (DLj).
図2を参照すると、画素(PX)は、スイッチングトランジスター(ST)、駆動トランジスター(DT)、センシングトランジスター(SST)、ストレージキャパシター(Cst)及び発光素子(LD)を含む。 Referring to FIG. 2, a pixel (PX) includes a switching transistor (ST), a driving transistor (DT), a sensing transistor (SST), a storage capacitor (Cst) and a light emitting device (LD).
スイッチングトランジスター(ST)の第1電極は、j番目のデータライン(DLj)と電気的に連結され、第2電極は、第1ノード(N1)と電気的に連結される。スイッチングトランジスター(ST)のゲート電極は、i番目の第1ゲートライン(GL1i)と電気的に連結される。スイッチングトランジスター(ST)は、i番目の第1ゲートライン(GL1i)にゲートオンレベルのゲート信号が印加されるとターンオンされ、j番目のデータライン(DLj)に印加されるデータ信号を第1ノード(N1)に伝達する。 A first electrode of the switching transistor (ST) is electrically connected to the jth data line (DLj), and a second electrode is electrically connected to the first node (N1). A gate electrode of the switching transistor (ST) is electrically connected to the i-th first gate line (GL1i). The switching transistor (ST) is turned on when a gate signal of a gate-on level is applied to the i-th first gate line (GL1i), and the data signal applied to the j-th data line (DLj) is applied to the first node. (N1).
ストレージキャパシター(Cst)の第1電極は、第1ノード(N1)と電気的に連結され、第2電極は、発光素子(LD)の第1電極(例えば、アノード電極)に連結される。ストレージキャパシター(Cst)は、第1ノード(N1)に印加される電圧と、発光素子(LD)の第1電極に印加される電圧との差に対応する電圧を充電することができる。 A first electrode of the storage capacitor (Cst) is electrically connected to the first node (N1), and a second electrode of the storage capacitor (Cst) is connected to a first electrode (eg, an anode electrode) of the light emitting device (LD). The storage capacitor (Cst) can be charged with a voltage corresponding to the difference between the voltage applied to the first node (N1) and the voltage applied to the first electrode of the light emitting device (LD).
駆動トランジスター(DT)の第1電極は、高電位駆動電圧(ELVDD)を提供されるように構成され、第2電極は、発光素子(LD)の第1電極に電気的に連結される。駆動トランジスター(DT)のゲート電極は、第1ノード(N1)に電気的に連結される。駆動トランジスター(DT)は、第1ノード(N1)を介してゲートオンレベルの電圧が印加されるとターンオンされ、ゲート電極に提供される電圧に対応して発光素子(LD)を流れる駆動電流の量を制御することができる。 A first electrode of the driving transistor (DT) is configured to receive a high potential driving voltage (ELVDD), and a second electrode is electrically connected to a first electrode of the light emitting device (LD). A gate electrode of the driving transistor (DT) is electrically connected to the first node (N1). The driving transistor (DT) is turned on when a gate-on level voltage is applied through the first node (N1), and the driving current flowing through the light emitting device (LD) corresponding to the voltage applied to the gate electrode is increased. You can control the amount.
センシングトランジスター(SST)の第1電極は、j番目のセンシングライン(SLj)と電気的に連結され、第2電極は、発光素子(LD)の第1電極に電気的に連結される。センシングトランジスター(SST)のゲート電極は、i番目の第2ゲートライン(GL2i)に電気的に連結される。センシングトランジスター(SST)は、i番目の第2ゲートライン(GL2i)にゲートオンレベルのセンシング信号が印加されるとターンオンされ、j番目のセンシングライン(SLj)に印加される基準電圧を発光素子(LD)の第1電極に伝達する。 A first electrode of the sensing transistor (SST) is electrically connected to the j-th sensing line (SLj), and a second electrode is electrically connected to the first electrode of the light emitting device (LD). A gate electrode of the sensing transistor (SST) is electrically connected to the i-th second gate line (GL2i). The sensing transistor (SST) is turned on when a gate-on level sensing signal is applied to the i-th second gate line (GL2i), and the reference voltage applied to the j-th sensing line (SLj) is applied to the light emitting element ( LD) to the first electrode.
発光素子(LD)は、駆動電流に対応する光を出力する。発光素子(LD)は、赤色、緑色、青色及び白色のうちいずれか一色に対応する光を出力することができる。発光素子(LD)は、有機発光ダイオード(Organic Light Emitting Diode;OLED)、又はマイクロないしナノスケールの範囲の大きさを有するマイクロ無機発光ダイオードであってもよいが、本実施例がこれに限定されるのではない。以下では、発光素子(LD)が有機発光ダイオードから構成される実施例を参照して本実施例の技術的思想を説明する。 A light emitting device (LD) outputs light corresponding to the drive current. A light emitting device (LD) can output light corresponding to any one of red, green, blue, and white. The light emitting device (LD) may be an organic light emitting diode (OLED) or a micro inorganic light emitting diode having a size in the micro to nanoscale range, but the present embodiment is not limited thereto. not Hereinafter, the technical concept of this embodiment will be described with reference to an embodiment in which the light emitting device (LD) is composed of an organic light emitting diode.
本実施例において、画素(PXij)の構造が図2に示されたものに限定されない。実施例によって、画素(PXij)は、駆動トランジスター(DT)の閾値電圧を補償するか、又は駆動トランジスター(DT)のゲート電極の電圧及び/又は発光素子(LD)の第1電極の電圧を初期化するための少なくとも1つの素子をさらに含んでもよい。 In this embodiment, the pixel (PXij) structure is not limited to that shown in FIG. Depending on the embodiment, the pixel (PXij) compensates the threshold voltage of the driving transistor (DT) or initializes the voltage of the gate electrode of the driving transistor (DT) and/or the voltage of the first electrode of the light emitting device (LD). It may further comprise at least one element for softening.
図2では、スイッチングトランジスター(ST)、駆動トランジスター(DT)及びセンシングトランジスター(SST)がNMOSトランジスターである例が示されているが、本発明はこれに限定されない。例えば、それぞれの画素(PX)を構成するトランジスターのうち少なくとも一部又は全部は、PMOSトランジスターから構成されてもよい。多様な実施例において、スイッチングトランジスター(ST)、駆動トランジスター(DT)及びセンシングトランジスター(SST)のそれぞれは、低温ポリシリコン(Low Temperature Poly Silicon;LTPS)薄膜トランジスター、酸化物薄膜トランジスター、又は低温ポリオキシド(Low Temperature Polycrystalline Oxide;LTPO)薄膜トランジスターで具現できる。 FIG. 2 shows an example in which the switching transistor (ST), driving transistor (DT) and sensing transistor (SST) are NMOS transistors, but the present invention is not limited thereto. For example, at least some or all of the transistors forming each pixel (PX) may be formed of PMOS transistors. In various embodiments, each of the switching transistor (ST), driving transistor (DT), and sensing transistor (SST) is a low temperature poly silicon (LTPS) thin film transistor, an oxide thin film transistor, or a low temperature polyoxide ( Low Temperature Polycrystalline Oxide (LTPO) thin film transistors.
図3は、一実施例による表示パネルの断面図である。 FIG. 3 is a cross-sectional view of a display panel according to one embodiment.
図3を参照すると、一実施例による画素(PX)は、基板(100)、基板(100)上に形成され、少なくとも1つの回路素子が備えられる回路素子層、及び発光素子(LD)が備えられる発光素子層を含んでもよい。 Referring to FIG. 3, a pixel (PX) according to one embodiment includes a substrate (100), a circuit element layer formed on the substrate (100) and provided with at least one circuit element, and a light emitting element (LD). may include a light-emitting element layer.
基板(100)は、表示パネル(50)のベース基材であり、透光性基板であってもよい。基板(100)は、ガラス又は強化ガラスを含む硬性基板(rigid substrate)又はプラスチック材質の可撓性基板(flexible substrate)であってもよい。
The substrate (100) is the base material of the display panel (50) and may be a translucent substrate. The
回路素子層は、基板(100)上に形成され、画素(PX)を構成する回路素子(例えば、トランジスター及びキャパシターなど)及び配線を含んでもよい。 The circuit element layer is formed on the substrate (100) and may include circuit elements (eg, transistors, capacitors, etc.) and wirings forming pixels (PX).
基板(100)上には、第1導電層が配置されてもよい。第1導電層は、補助配線(110)を含んでもよい。補助配線(110)は、低電位駆動電圧(ELVSS)に印加される第2電源ライン(PL2)と連結されてもよい。
A first conductive layer may be disposed on the substrate (100). The first conductive layer may include auxiliary wiring (110). The
バッファ層(120)は、第1導電層をカバーするように基板(100)上に配置される。バッファ層(120)は、基板(100)からイオンや不純物が拡散することを防止し、水分の浸透を遮断することができる。 A buffer layer (120) is disposed on the substrate (100) to cover the first conductive layer. The buffer layer (120) can prevent the diffusion of ions and impurities from the substrate (100) and block the permeation of moisture.
バッファ層(120)上には絶縁層(130)が形成されてもよい。絶縁層(130)上には第2導電層が配置されてもよい。第2導電層は連結電極(140)を含んでもよい。連結電極(140)は、絶縁層(130)及びバッファ層(120)を貫通するコンタクトホールを介して補助配線(110)とコンタクトされる。
An insulating layer (130) may be formed on the buffer layer (120). A second conductive layer may be disposed on the insulating layer (130). The second conductive layer may include a connecting electrode (140). The
回路素子層は、パッシベーション層(150)及びオーバーコート層(160)によりカバーされてもよい。パッシベーション層(150)は、下部の素子を保護するための絶縁膜であり、オーバーコート層(160)は、下部構造の段差を緩和させるための平坦化膜であってもよい。
The circuit element layer may be covered by a passivation layer (150) and an overcoat layer (160). The
発光素子層は、オーバーコート層(160)上に形成され、発光素子(LD)を含む。発光素子(LD)は、アノード電極(210)、発光層(220)及びカソード電極(240)を含む。 A light emitting device layer is formed on the overcoat layer (160) and includes a light emitting device (LD). A light emitting device (LD) includes an anode electrode (210), a light emitting layer (220) and a cathode electrode (240).
アノード電極(210)はオーバーコート層(160)上に形成される。アノード電極(210)は、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)又はZnO(Zinc Oxide)などの透明導電物質から構成されてもよい。アノード電極(210)が反射型電極である場合、アノード電極(210)は、透明導電層/反射層(金属酸化物層)/透明導電層から構成された三重層で形成されてもよい。例えば、アノード電極(210)は、ITO/Ag/ITOを含む三重層で構成されてもよい。
An anode electrode (210) is formed on the overcoat layer (160). The
バンク(250)は、オーバーコート層(160)上に形成されてもよい。バンク(250)は、アノード電極(210)の一部の領域、例えば中心領域を露出し、残りの領域、例えばエッジをカバーするように形成されてもよい。バンク(250)によりカバーされていないアノード電極(210)の露出領域を画素(PX)の発光領域(EA)と定義できる。 A bank (250) may be formed on the overcoat layer (160). The bank (250) may be formed to expose a partial area of the anode electrode (210), such as the central area, and cover the rest of the area, such as the edge. The exposed area of the anode electrode (210) not covered by the bank (250) can be defined as the light emitting area (EA) of the pixel (PX).
一実施例において、バンク(250)は、親水性バンク(251)と疎水性バンク(252)とが積層された構造を有してもよい。親水性バンク(251)は、アノード電極(210)の中央領域を露出し、エッジをカバーすることができる。親水性バンク(251)によりカバーされていないアノード電極(210)の露出領域を発光領域(EA)と定義できる。親水性バンク(251)は、酸化シリコン(SiO2)又は窒化シリコン(SiNx)のような親水性の無機絶縁物質から形成され、後述の発光層(220)の形成時に溶液がよく広がるようにする。
In one embodiment, the bank (250) may have a structure in which a hydrophilic bank (251) and a hydrophobic bank (252) are stacked. A hydrophilic bank (251) can expose the central region of the anode electrode (210) and cover the edges. The exposed area of the anode electrode (210) not covered by the hydrophilic bank (251) can be defined as the light emitting area (EA). The
疎水性バンク(252)は、親水性バンク(251)上の一部の領域に形成されてもよい。疎水性バンク(252)は、画素行の間に配置され、画素行の間を区画することができる。疎水性バンク(252)は、少なくとも一領域、例えば上部領域が疎水性を有するように構成され、画素行の間における混色を防止する。 A hydrophobic bank (252) may be formed in a partial area on the hydrophilic bank (251). Hydrophobic banks (252) may be disposed between and partition the pixel rows. The hydrophobic bank (252) is configured such that at least one region, eg, the top region, is hydrophobic to prevent color mixing between pixel rows.
バンク(250)で取り囲まれたアノード電極(210)の露出領域上に発光層(220)が形成される。一実施例において、発光層(220)は溶液工程により形成されてもよい。例えば、発光領域(EA)内に発光層(220)を形成するための溶液が塗布されてもよい。溶液は、溶媒(solvant)に発光層(220)を構成する有機材料を混合して製造できる。溶液は、インクジェットヘッドに取り付けられるノズルを備えるインクジェット装備などによって発光領域に噴射されてもよい。塗布されたインクが乾燥して発光層(220)を形成する。溶液工程により形成された発光層(220)は、中央領域の表面がエッジ領域の表面より低く形成されることができる。
A light emitting layer (220) is formed on the exposed area of the anode electrode (210) surrounded by the bank (250). In one embodiment, the emissive layer (220) may be formed by a solution process. For example, a solution may be applied to form an emissive layer (220) within the emissive area (EA). The solution can be prepared by mixing an organic material for the
一実施例において、発光層(220)とアノード電極(210)との間には、正孔注入層(211、Hole Injection Layer;HIL)及び正孔輸送層(212、Hole Transport Layer;HTL)などがさらに配置されてもよい。正孔注入層(211)及び正孔輸送層(212)は、発光層(220)と同様に溶液工程により形成されることができる。 In one embodiment, a hole injection layer (211, Hole Injection Layer; HIL) and a hole transport layer (212, Hole Transport Layer; HTL) are provided between the light emitting layer (220) and the anode electrode (210). may be further arranged. The hole-injecting layer (211) and the hole-transporting layer (212) can be formed by a solution process, similar to the light-emitting layer (220).
発光層(220)上に有機層(230)が形成されてもよい。有機層(230)は、発光層(220)とバンク(250)とをカバーするように基板(100)上に広く形成されてもよい。有機層(230)は、熱蒸着のような蒸発(evaporation)蒸着法、又はスパッタリング法(sputtering)のような物理気相蒸着法(physics vapor deposition)により形成されてもよい。有機層(230)は、例えば、電子輸送層(Electron Transport Layer;ETL)であってもよい。電子輸送層は、カソード電極(240)から注入された電子を発光層(220)に円滑に伝達する役割をする。
An organic layer (230) may be formed on the emissive layer (220). The organic layer (230) may be widely formed on the substrate (100) to cover the light emitting layer (220) and the bank (250). The organic layer (230) may be formed by evaporation deposition methods, such as thermal evaporation, or physical vapor deposition methods, such as sputtering. The organic layer (230) may be, for example, an electron transport layer (ETL). The electron transport layer serves to smoothly transfer electrons injected from the
カソード電極(240)は有機層(230)上に形成される。カソード電極(240)は基板(100)上に広く形成されてもよい。カソード電極(240)は、光を透過できる透明な金属物質(Transparent Conductive Material;TCO)又は半透過金属物質(Semi-transmissive Conductive Material)から形成されてもよい。カソード電極(240)は、有機層(230)と同様に蒸発蒸着法又は物理気相蒸着法により形成されてもよい。例えば、カソード電極(240)は、銀(Ag)とマグネシウム(Mg)を共析(codeposition)して、有機層(230)上に蒸着することで形成されてもよい。
A cathode electrode (240) is formed on the organic layer (230). A cathode electrode (240) may be widely formed on the substrate (100). The
本実施例において、表示パネル(50)は、カソード電極(240)を低電位駆動電圧(ELVSS)に連結するための補助電極コンタクト部(CA)を含んでもよい。以下では、図4を共に参照して、補助電極コンタクト部(CA)の詳細構成を説明する。 In this embodiment, the display panel (50) may include an auxiliary electrode contact portion (CA) for connecting the cathode electrode (240) to the low potential driving voltage (ELVSS). Hereinafter, the detailed configuration of the auxiliary electrode contact portion (CA) will be described with reference to FIG. 4 as well.
図4は、第1実施例による補助電極コンタクト部(CA1)を示す断面図である。 FIG. 4 is a cross-sectional view showing the auxiliary electrode contact portion (CA1) according to the first embodiment.
図3及び図4を共に参照すると、発光素子層は、カソード電極(240)と連結電極(140)とを連結するための補助電極(260)をさらに含む。補助電極(260)は、アノード電極(210)と同一のレイヤーに形成され、補助電極コンタクト部(CA1)に配置されてもよい。補助電極(260)は、オーバーコート層(160)とパッシベーション層(150)とを貫通するコンタクトホールを介して連結電極(140)にコンタクトされる。連結電極(140)が補助配線(110)を介して第2電源ライン(PL2)に連結されるため、補助電極(260)は、第2電源ライン(PL2)に連結されることができる。
Referring to both FIGS. 3 and 4, the light emitting device layer further includes an auxiliary electrode (260) for connecting the cathode electrode (240) and the connection electrode (140). The auxiliary electrode (260) may be formed in the same layer as the anode electrode (210) and placed in the auxiliary electrode contact portion (CA1). The auxiliary electrode (260) contacts the connecting electrode (140) through a contact hole penetrating the overcoat layer (160) and the passivation layer (150). Since the
補助電極(260)は、アノード電極(210)と同一の物質から構成され、同一の工程により形成されてもよい。一実施例において、補助電極(260)は、第1透明導電層(261)/反射層(262、金属酸化物層)/第2透明導電層(263)から構成された三重層で形成されてもよい。例えば、補助電極(260)は、ITO/Ag/ITOを含む三重層で構成されてもよい。 The auxiliary electrode (260) may be made of the same material as the anode electrode (210) and formed by the same process. In one embodiment, the auxiliary electrode (260) is formed of a triple layer consisting of a first transparent conductive layer (261)/reflective layer (262, metal oxide layer)/second transparent conductive layer (263). good too. For example, the auxiliary electrode (260) may consist of a triple layer comprising ITO/Ag/ITO.
補助電極(260)には電極ホール(H)が形成されてもよい。電極ホール(H)は、補助電極(260)に少なくとも1つ以上がパターニングされてもよい。このような補助電極(260)は、例えば、第1透明導電層(261)/反射層(262)/第2透明導電層(263)を順に積層した後、電極ホール(H)に対応するパターンを含むマスクを適用した状態で三重層を一括エッチング(例えば、湿式エッチング(wet etching))することで形成されてもよい。このとき、電極ホール(H)により補助電極(260)の下部に積層されたオーバーコート層(160)の一領域が上部に露出され得る。また、電極ホール(H)の内側面で透明導電層(261、263)の間に介在された反射層(262)が露出され得る。補助電極(260)は、透明導電層(270)によりカバーされてもよい。透明導電層(270)は、電極ホール(H)がパターニングされた補助電極(260)、及び電極ホール(H)により露出されたオーバーコート層(160)の一領域をカバーすることができる。このとき、補助電極(260)の電極ホール(H)の周辺で、透明導電層(270)に段差が形成される。それによって、透明導電層(270)に電極ホール(H)をカバーする溝部(271)が形成されることができる。
An electrode hole (H) may be formed in the auxiliary electrode (260). At least one electrode hole (H) may be patterned on the auxiliary electrode (260). Such an auxiliary electrode (260) is formed, for example, by laminating a first transparent conductive layer (261)/reflecting layer (262)/second transparent conductive layer (263) in order, and then forming a pattern corresponding to the electrode hole (H). may be formed by collectively etching (eg, wet etching) the trilayer while applying a mask containing At this time, a region of the
透明導電層(270)は、補助電極(260)を全体としてカバーし、補助電極(260)より広い面積で形成されてもよい。このような透明導電層(270)により補助電極コンタクト部(CA1)の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部(CA1)において補助電極(260)とカソード電極(240)との間で電気的な連結が安定かつ容易になされることができる。一実施例において、透明導電層(270)の厚さは約140Å~500Åであってもよいが、これに限定されない。
The transparent conductive layer (270) may cover the auxiliary electrode (260) as a whole and have a larger area than the auxiliary electrode (260). The transparent
透明導電層(270)は、ITO、IZO又はZnOなどの透明導電物質から構成されてもよい。例えば、透明導電層(270)は、補助電極(260)を構成する透明導電層と同一の物質から構成されてもよい。しかし、本発明がこれに限定されるのではない。 The transparent conductive layer (270) may be composed of a transparent conductive material such as ITO, IZO or ZnO. For example, the transparent conductive layer (270) may be made of the same material as the transparent conductive layer forming the auxiliary electrode (260). However, the invention is not limited to this.
バンク(250)は、透明導電層(270)の一領域を露出するように形成されてもよい。例えば、バンク(250)は、透明導電層(270)の溝部(271)を露出し、残りの領域をカバーするように形成されてもよい。バンク(250)によりカバーされていない透明導電層(270)の露出領域を画素(PX)の補助電極コンタクト部(CA1)と定義できる。 A bank (250) may be formed to expose a region of the transparent conductive layer (270). For example, the bank (250) may be formed to expose the groove (271) of the transparent conductive layer (270) and cover the remaining area. The exposed area of the transparent conductive layer (270) not covered by the bank (250) can be defined as the auxiliary electrode contact portion (CA1) of the pixel (PX).
一実施例において、バンク(250)にエッチング工程を行うことで、補助電極コンタクト部(CA1)に対応する開口が形成されてもよい。エッチング工程は、例えば、バンク(250)上にマスクを適用した状態で選択的エッチング液を適用する方式で行われてもよい。エッチング工程の後に、アッシング工程によりマスク及びエッチング液の残余物などを除去することにより、補助電極コンタクト部(CA1)において透明導電層(270)を外部に完全に露出させることができる。
In one embodiment, an etching process may be performed on the bank (250) to form an opening corresponding to the auxiliary electrode contact portion (CA1). The etching process may be performed, for example, by applying a selective etchant while applying a mask over the bank (250). After the etching process, the transparent
アッシング工程の間、透明導電層(270)は、電極ホール(H)の内側面を保護することができる。電極ホール(H)の内側面で露出された反射層(262)は、アッシング工程によってパーティクルを形成し、表示パネル(50)に暗点を形成することがある。本実施例において、電極ホール(H)の内側面に透明導電層(270)によりカバーされるため、アッシング工程中にパーティクルが形成されることを防止できる。 During the ashing process, the transparent conductive layer (270) can protect the inner surfaces of the electrode holes (H). The reflective layer (262) exposed on the inner surface of the electrode hole (H) forms particles due to the ashing process, and may form dark spots on the display panel (50). In this embodiment, since the inner surface of the electrode hole (H) is covered with the transparent conductive layer (270), formation of particles during the ashing process can be prevented.
有機層(230)及びカソード電極(240)は基板(100)上に広く形成されるため、露出された透明導電層(270)の一領域をカバーする。このとき、ステップカバレッジ(step coverage)特性が相対的に良好でない有機層(230)は、透明導電層(270)の溝部(271)の周辺で断絶されることがある。一実施例において、有機層(230)は、溝部(271)の内側面で断絶され得るが、これに限定されない。有機層(230)が断絶されることにより、透明導電層(270)の溝部(271)における内側面の一部が有機層(230)によりカバーされずに露出され得る。 Since the organic layer (230) and the cathode electrode (240) are widely formed on the substrate (100), they cover a region of the exposed transparent conductive layer (270). At this time, the organic layer (230) having relatively poor step coverage characteristics may be cut off around the groove (271) of the transparent conductive layer (270). In one embodiment, the organic layer (230) may be interrupted at the inner surface of the groove (271), but is not limited to this. By cutting the organic layer (230), a part of the inner surface of the groove (271) of the transparent conductive layer (270) can be exposed without being covered by the organic layer (230).
一方、ステップカバレッジ特性が相対的に良好なカソード電極(240)は、透明導電層(270)の溝部(271)の周辺で断絶されずに連続して形成される。一実施例において、カソード電極(240)は、図示されたように溝部(271)の周辺で断絶されることもある。例えば、カソード電極(240)は、溝部(271)の内側面で断絶され得る。カソード電極(240)のステップカバレッジ特性は、有機層(230)のステップカバレッジ特性より良子であるため、カソード電極(240)は、有機層(230)によりカバーされていない溝部(271)の内側面に直接接触することができる。 On the other hand, the cathode electrode (240) with relatively good step coverage characteristics is formed continuously without interruption around the groove (271) of the transparent conductive layer (270). In one embodiment, the cathode electrode (240) may be interrupted around the groove (271) as shown. For example, the cathode electrode (240) may be discontinued at the inner surface of the groove (271). Since the step coverage characteristic of the cathode electrode (240) is better than the step coverage characteristic of the organic layer (230), the cathode electrode (240) is positioned on the inner surface of the groove (271) that is not covered by the organic layer (230). can be contacted directly.
断絶された有機層(230)及びカソード電極(240)の残余物は、溝部(271)内に積層され得る。すなわち、有機層(230)及びカソード電極(240)は、溝部(271)の周辺で断絶され、有機層(230)の残余物(230’)とカソード電極(240)の残余物(240’)とは、溝部(271)内で透明導電層(270)上に順に積層され得る。 The remnants of the discontinued organic layer (230) and cathode electrode (240) can be stacked in the trench (271). That is, the organic layer (230) and the cathode electrode (240) are disconnected around the groove (271), leaving a residue (230') of the organic layer (230) and a residue (240') of the cathode electrode (240). may be sequentially laminated on the transparent conductive layer (270) within the groove (271).
上述したように、カソード電極(240)は、補助電極コンタクト部(CA1)で透明導電層(270)に直接接触する。カソード電極(240)は、透明導電層(270)、補助電極(260)を介して連結電極(140)にコンタクトされる。連結電極(140)が補助配線(110)を介して第2電源ライン(PL2)に連結されるため、カソード電極(240)は、第2電源ライン(PL2)に連結されることができる。
As described above, the cathode electrode (240) directly contacts the transparent conductive layer (270) at the auxiliary electrode contact portion (CA1). The cathode electrode (240) contacts the connecting electrode (140) through the transparent conductive layer (270) and the auxiliary electrode (260). Since the
また図3を参照すると、カソード電極(240)上に封止層(300)が形成されてもよい。封止層(300)は、外部の水分が発光層(220)に浸透することを防止する役割をする。封止層(300)は、無機絶縁物からなってもよく、無機絶縁物と有機絶縁物とが交互に積層された構造からなってもよいが、必ずこれらに限定されるのではない。 Also referring to FIG. 3, a sealing layer (300) may be formed over the cathode electrode (240). The encapsulating layer (300) serves to prevent external moisture from penetrating into the light emitting layer (220). The encapsulation layer (300) may be made of an inorganic insulator, or may have a structure in which an inorganic insulator and an organic insulator are alternately laminated, but is not necessarily limited to these.
封止層(300)の上部にはカバー基板(400)が形成されてもよい。カバー基板(400)は、基板(100)と同一の材料から構成されてもよい。このようなカバー基板(400)は、接着剤などによって封止層(300)上に接着できる。 A cover substrate (400) may be formed on the encapsulation layer (300). The cover substrate (400) may be composed of the same material as the substrate (100). Such a cover substrate (400) can be adhered onto the sealing layer (300) by an adhesive or the like.
多様な実施例において、封止層(300)とカバー基板(400)との間には、カラーフィルター(410)がさらに形成されてもよい。カラーフィルター(410)は発光領域(EA)に配置されてもよい。カラーフィルター(410)は、特定の波長帯域の光は透過し、他の特定の波長帯域の光は遮断することで、入射光の一部の波長帯域のみを選択的に透過する波長-選択的光学フィルターであって、顔料又は染料などの色剤(colorant)を含む感光性樹脂から構成されてもよい。発光素子(LD)で生成されてカラーフィルター(410)を通過した光は、赤色、緑色、青色のうちいずれか一色を有することができる。画素(PX)が白色を表示する場合、該当画素(PX)に対してカラーフィルター(410)は省略されてもよい。
In various embodiments, a color filter (410) may be further formed between the encapsulation layer (300) and the cover substrate (400). A color filter (410) may be placed in the emissive area (EA). The color filter (410) is a wavelength-selective filter that selectively transmits only part of the wavelength band of incident light by transmitting light of a specific wavelength band and blocking light of other specific wavelength bands. The optical filter may be composed of a photosensitive resin containing colorants such as pigments or dyes. Light generated by the light emitting device (LD) and passing through the color filter (410) may have any one of red, green, and blue. If the pixel PX displays white, the
図5は、第2実施例による補助電極コンタクト部(CA2)を示す断面図である。 FIG. 5 is a cross-sectional view showing the auxiliary electrode contact portion (CA2) according to the second embodiment.
図4の実施例と比較すると、第2実施例による補助電極コンタクト部(CA2)において、電極ホール(H)のエッチング工程で用いられる選択的エッチング液は、透明導電層より反射層(265)に対してさらに大きい反応性を有することができる。それによって、反射層(265)が過エッチングされ、上下部の透明導電層(261、263)と反射層(265)との間にアンダーカット(UC)が発生し得る。すなわち、反射層(265)は、上下部の透明導電層(261、263)より内側面でさらに陥入される。 As compared with the embodiment of FIG. 4, in the auxiliary electrode contact portion (CA2) according to the second embodiment, the selective etchant used in the etching process of the electrode hole (H) is more concentrated on the reflective layer (265) than on the transparent conductive layer. can have an even greater reactivity to Thereby, the reflective layer (265) may be overetched and an undercut (UC) may occur between the upper and lower transparent conductive layers (261, 263) and the reflective layer (265). That is, the reflective layer (265) is recessed further at the inner surface than the upper and lower transparent conductive layers (261, 263).
このような実施例において、露出された反射層(265)の側面は逆テーパー状を有してもよい。補助電極(264)をカバーする透明導電層(272)の溝部(273)は、補助電極(264)の形態に対応して、側面が逆テーパー状を有してもよい。 In such embodiments, the exposed sides of the reflective layer (265) may have an inverse taper. The groove (273) of the transparent conductive layer (272) covering the auxiliary electrode (264) may have a reverse tapered side surface corresponding to the shape of the auxiliary electrode (264).
すると、ステップカバレッジ特性が良好でない有機層(230)が透明導電層(272)の溝部(273)の周辺でさらに容易に断絶され得る。有機層(230)の断絶により透明導電層(272)の溝部(273)の内側面がより広い面積で露出されると、有機層(230)の後に形成されるカソード電極(240)が溝部(271)の内側面で透明導電層(272)とさらに良子にコンタクトされることができる。 Then, the organic layer (230) with poor step coverage characteristics can be more easily broken around the groove (273) of the transparent conductive layer (272). When the inner surface of the groove (273) of the transparent conductive layer (272) is exposed in a larger area due to the discontinuity of the organic layer (230), the cathode electrode (240) formed after the organic layer (230) is exposed to the groove ( 271) can be contacted further positively with the transparent conductive layer (272) on the inner surface.
カソード電極(240)がより広い面積で透明導電層(272)と直接的にコンタクトされると、カソード電極(240)と透明導電層(272)との間の電気的抵抗が減少して電力伝達が効率的に行われ得る。 When the cathode electrode (240) is in direct contact with the transparent conductive layer (272) over a larger area, the electrical resistance between the cathode electrode (240) and the transparent conductive layer (272) is reduced to facilitate power transfer. can be done efficiently.
図6は、第3実施例による補助電極コンタクト部(CA3)を示す断面図である。 FIG. 6 is a cross-sectional view showing an auxiliary electrode contact portion (CA3) according to the third embodiment.
図5の実施例と比較すると、第3実施例による補助電極コンタクト部(CA3)において、電極ホール(H)のエッチング工程で用いられる選択的エッチング液は、透明導電層より反射層(267)に対してさらに大きい反応性を有することができる。それによって、反射層(267)が過エッチングされ、上下部の透明導電層(261、263)と反射層(267)との間にアンダーカット(UC)が発生し得る。すなわち、電極ホール(H)の内側面で、反射層(267)は、上下部の透明導電層(261、263)より外側にさらに陥入される。 Compared with the embodiment of FIG. 5, in the auxiliary electrode contact portion (CA3) according to the third embodiment, the selective etchant used in the etching process of the electrode hole (H) is more likely to penetrate the reflective layer (267) than the transparent conductive layer. can have an even greater reactivity to Thereby, the reflective layer (267) may be overetched and an undercut (UC) may occur between the upper and lower transparent conductive layers (261, 263) and the reflective layer (267). That is, on the inner surface of the electrode hole (H), the reflective layer (267) is recessed further outward than the upper and lower transparent conductive layers (261, 263).
このような実施例において、露出された反射層(267)の側面はテーパー状を有してもよい。補助電極(266)をカバーする透明導電層(274)の溝部(275)は、補助電極(266)の形態に対応して、側面がテーパー状を有してもよい。 In such embodiments, the exposed sides of the reflective layer (267) may have a tapered shape. The grooves (275) of the transparent conductive layer (274) covering the auxiliary electrodes (266) may have tapered sides corresponding to the shape of the auxiliary electrodes (266).
すると、ステップカバレッジ特性が良子なカソード電極(240)は、透明導電層(274)の溝部(275)で断絶されずにより容易に連続して形成され得る。このような実施例において、カソード電極(240)は、溝部(275)内に形成された有機層(230)の残余物(230’)を全体的にカバーするように形成される。 Then, the cathode electrode (240) with good step coverage characteristics can be more easily formed continuously without being interrupted by the groove (275) of the transparent conductive layer (274). In such an embodiment, the cathode electrode (240) is formed to entirely cover the remainder (230') of the organic layer (230) formed within the groove (275).
透明導電層(274)上でカソード電極(240)がほぼ断絶されずに連続性が維持されると、カソード電極(240)と透明導電層(274)とが直接接触する面積が増加し、カソード電極(240)と透明導電層(274)との間の電気的抵抗が減少されることにより、コンタクト正確度が向上できる。すると、カソード電極(240)への電力の伝達が効率的に行われ、表示パネル(50)の消費電力が減少できる。 When the cathode electrode (240) maintains substantially uninterrupted continuity on the transparent conductive layer (274), the area of direct contact between the cathode electrode (240) and the transparent conductive layer (274) increases, resulting in Contact accuracy can be improved by reducing the electrical resistance between the electrode (240) and the transparent conductive layer (274). Then, the power is efficiently transmitted to the cathode electrode (240), and the power consumption of the display panel (50) can be reduced.
図7は、第4実施例による補助電極コンタクト部(CA4)を示す断面図である。 FIG. 7 is a cross-sectional view showing an auxiliary electrode contact portion (CA4) according to the fourth embodiment.
第1実施例と比較すると、第4実施例による補助電極コンタクト部(CA4)において、補助電極(268)は、透明導電層(261)と反射層(262)とが積層された二重層で形成されてもよい。例えば、補助電極(268)は、ITO/Agを含む二重層で構成されてもよい。 Compared with the first embodiment, in the auxiliary electrode contact part (CA4) according to the fourth embodiment, the auxiliary electrode (268) is formed of a double layer in which the transparent conductive layer (261) and the reflective layer (262) are laminated. may be For example, the auxiliary electrode (268) may consist of a bilayer comprising ITO/Ag.
このような実施例において、反射層(262)は、補助電極(268)の上部で完全に露出される。透明導電層(270)は、反射層(262)の露出された全領域をカバーする。これによって、反射層(262)からパーティクルが発生することが防止できる。 In such an embodiment, the reflective layer (262) is completely exposed on top of the auxiliary electrode (268). A transparent conductive layer (270) covers all exposed areas of the reflective layer (262). This can prevent particles from being generated from the reflective layer (262).
図8は、第5実施例による補助電極コンタクト部(CA5)を示す断面図である。 FIG. 8 is a cross-sectional view showing an auxiliary electrode contact portion (CA5) according to the fifth embodiment.
第1実施例と比較すると、第5実施例による補助電極コンタクト部(CA5)において、補助電極(269)は、透明導電層(261)から構成された単層で形成されてもよい。例えば、補助電極(269)はITOを含んで構成されてもよい。 Compared with the first embodiment, in the auxiliary electrode contact portion (CA5) according to the fifth embodiment, the auxiliary electrode (269) may be formed of a single layer composed of the transparent conductive layer (261). For example, the auxiliary electrode (269) may comprise ITO.
透明導電層(270)は補助電極(269)をカバーする。透明導電層(270)は、補助電極(269)を全体としてカバーし、補助電極(269)より広い面積で形成されてもよい。このような透明導電層(270)により、補助電極コンタクト部(CA5)の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部(CA5)において、補助電極(269)とカソード電極(240)との間で電気的連結が安定かつ容易になされることができる。
A transparent conductive layer (270) covers the auxiliary electrode (269). The transparent conductive layer (270) may cover the auxiliary electrode (269) as a whole and have a larger area than the auxiliary electrode (269). Such a transparent conductive layer (270) can increase the overall length of the electrode tip of the auxiliary electrode contact portion (CA5). Accordingly, the electrical connection between the
図9は、第6実施例による補助電極コンタクト部(CA6)を示す断面図である。 FIG. 9 is a cross-sectional view showing an auxiliary electrode contact portion (CA6) according to the sixth embodiment.
第1実施例と比較すると、第6実施例による補助電極コンタクト部(CA6)は、補助電極(260)が省略され、透明導電層(270)のみ含む。補助電極コンタクト部(CA6)が透明導電層(270)のみ含むため、バンク(250)のアッシング工程でパーティクルが発生しない。また、補助電極コンタクト部(CA6)上で透明導電層(270)は相対的に広く形成され、補助電極コンタクト部(CA6)の電極チップの長さが増加できる。
Compared with the first embodiment, the auxiliary electrode contact part (CA6) according to the sixth embodiment omits the auxiliary electrode (260) and includes only the transparent conductive layer (270). Since the auxiliary electrode contact portion (CA6) includes only the transparent conductive layer (270), particles are not generated during the ashing process of the bank (250). Also, the transparent
図10ないし図16は、一実施例による表示装置の製造方法を示す図である。図10ないし図16では、説明の便宜のためにオーバーコート層(160)の下部レイヤーに対する図示が省略された。しかし、オーバーコート層(160)の下部に、図3を参照して説明したように、回路素子、補助配線(110)及び連結電極(140)などが形成されてもよい。
10 to 16 are diagrams illustrating a method of manufacturing a display device according to one embodiment. In FIGS. 10 to 16, illustration of the lower layer of the
図10及び図11を参照すると、補助電極コンタクト部(CA)において、オーバーコート層(160)上に補助電極(260)が形成される。図示は省略されたが、補助電極(260)は連結電極(140)と連結される。 Referring to Figures 10 and 11, an auxiliary electrode (260) is formed on the overcoat layer (160) in the auxiliary electrode contact area (CA). Although not shown, the auxiliary electrode (260) is connected to the connection electrode (140).
補助電極(260)は、透明導電層(261)/反射層(262)/透明導電層(263)から構成された三重層で形成されてもよい。透明導電層(261、263)は、例えばITOから構成されてもよく、反射層(262)は、例えば銀又は銀合金のような金属物質から構成されてもよい。補助電極(260)には、少なくとも1つの電極ホール(H)が形成される。電極ホール(H)の内側面で、補助電極(260)を構成する透明導電層(261)/反射層(262)/透明導電層(263)が露出され得る。 The auxiliary electrode (260) may be formed of a triple layer consisting of a transparent conductive layer (261)/reflective layer (262)/transparent conductive layer (263). The transparent conductive layers (261, 263) may for example consist of ITO and the reflective layer (262) may consist of a metallic material such as silver or a silver alloy. At least one electrode hole (H) is formed in the auxiliary electrode (260). The transparent conductive layer (261)/reflective layer (262)/transparent conductive layer (263) constituting the auxiliary electrode (260) may be exposed on the inner surface of the electrode hole (H).
補助電極(260)は、図10に示されたように、透明導電層(261)/反射層(262)/透明導電層(263)を順に積層した後、図11に示されたように、電極ホール(H)に対応するパターンを含むマスクを適用した状態で三重層を一括エッチング(例えば、湿式エッチング(wet etching))することで形成されてもよい。
As shown in FIG. 10, the
図12を参照すると、その後、補助電極(260)上に透明導電層(270)が形成されてもよい。透明導電層(270)は、電極ホール(H)がパターニングされた補助電極(260)、及び電極ホール(H)により露出されたオーバーコート層(160)の一領域をカバーするように形成されてもよい。このとき、補助電極(260)の電極ホール(H)の周辺で、透明導電層(270)に段差が形成される。それによって、透明導電層(270)に電極ホール(H)をカバーする溝部(271)が形成され得る。
Referring to FIG. 12, a transparent conductive layer (270) may then be formed on the auxiliary electrode (260). A transparent conductive layer (270) is formed to cover the auxiliary electrode (260) patterned with electrode holes (H) and a region of the overcoat layer (160) exposed by the electrode holes (H). good too. At this time, a step is formed in the transparent conductive layer (270) around the electrode hole (H) of the auxiliary electrode (260). Thereby,
透明導電層(270)は、補助電極(260)を全体としてカバーし、補助電極(260)より広い面積で形成されてもよい。このような透明導電層(270)を介して補助電極コンタクト部(CA)の全体的な電極チップの長さが増加できる。それによって、補助電極コンタクト部(CA)において、補助電極(260)とカソード電極(240)との間で電気的連結が安定かつ容易になされることができる。一実施例において、透明導電層(270)の厚さは約140Å~500Åであってもよいが、これに限定されない。
The transparent conductive layer (270) may cover the auxiliary electrode (260) as a whole and have a larger area than the auxiliary electrode (260). The length of the entire electrode tip of the auxiliary electrode contact part (CA) can be increased through the transparent conductive layer (270). Accordingly, the electrical connection between the
透明導電層(270)は、ITO、IZO又はZnOなどの透明導電物質から構成されてもよい。例えば、透明導電層(270)は、補助電極(260)を構成する透明導電層と同一の物質から構成されてもよい。しかし、本発明がこれに限定されるのではない。 The transparent conductive layer (270) may be composed of a transparent conductive material such as ITO, IZO or ZnO. For example, the transparent conductive layer (270) may be made of the same material as the transparent conductive layer forming the auxiliary electrode (260). However, the invention is not limited to this.
図13を参照すると、その後、透明導電層(270)上にバンク(250)が形成されてもよい。バンク(250)は、透明導電層(270)の一部の領域、例えば、溝部(271)の周辺を露出するが、残りの領域をカバーするように形成されてもよい。 Referring to FIG. 13, banks (250) may then be formed on the transparent conductive layer (270). The bank (250) may be formed to expose a portion of the transparent conductive layer (270), for example, the periphery of the groove (271), but cover the rest of the area.
一実施例において、バンク(250)は、親水性バンク(251)と疎水性バンク(252)とが積層された構造を有してもよい。親水性バンク(251)は、酸化シリコン(SiO2)又は窒化シリコン(SiNx)のような親水性の無機絶縁物質から形成され、後述される発光層(220)の形成時に溶液がよく広がるようにする。
In one embodiment, the bank (250) may have a structure in which a hydrophilic bank (251) and a hydrophobic bank (252) are stacked. The
疎水性バンク(252)は、親水性バンク(251)上の一部の領域に形成されてもよい。疎水性バンク(252)は、表面の少なくとも一部が疎水性に形成されてもよい。例えば、疎水性バンク(252)は、有機絶縁物にフッ素(F)のような疎水性物質を混合した溶液を塗布した後、フォトリソグラフィ工程により形成されてもよい。フォトリソグラフィ工程で照射される光によって、フッ素のような疎水性物質が疎水性バンク(252)の上部に移動でき、それによって、疎水性バンク(252)の上部表面が疎水性性質を有し、残りの部分は親水性性質を有することができる。
A hydrophobic bank (252) may be formed in a partial area on the hydrophilic bank (251). Hydrophobic banks (252) may be formed so that at least a portion of the surface is hydrophobic. For example, the
このような実施例において、透明導電層(270)上に親水性バンク(251)が形成された後、親水性バンク(251)上に疎水性バンク(252)が形成されてもよい。具体的に、親水性バンク(251)は、透明導電層(270)上に親水性の無機絶縁層が積層された後、親水性バンク(251)の形態に対応するマスクを適用した状態で無機絶縁層をエッチングすることで形成されてもよい。エッチング工程の後、下部に積層された補助電極(260)の電極ホール(H)及びその周辺領域が上部に露出され得る。 In such an embodiment, after the hydrophilic banks (251) are formed on the transparent conductive layer (270), the hydrophobic banks (252) may be formed on the hydrophilic banks (251). Specifically, the hydrophilic bank (251) is formed by laminating a hydrophilic inorganic insulating layer on the transparent conductive layer (270), and applying a mask corresponding to the shape of the hydrophilic bank (251). It may be formed by etching the insulating layer. After the etching process, the electrode hole (H) of the sub-electrode (260) stacked thereunder and its peripheral region may be exposed on the top.
親水性バンク(251)のエッチング工程の後、マスク及び残余物を除去するためのアッシング工程が行われてもよい。アッシング工程の間、透明導電層(270)は、電極ホール(H)の内側面を保護することができる。電極ホール(H)の内側面に透明導電層(270)によりカバーされるため、アッシング工程の間パーティクルが形成されることを防止できる。 After the hydrophilic bank (251) etching step, an ashing step may be performed to remove the mask and residue. During the ashing process, the transparent conductive layer (270) can protect the inner surfaces of the electrode holes (H). Since the inner surface of the electrode hole (H) is covered with the transparent conductive layer (270), formation of particles during the ashing process can be prevented.
その後、親水性バンク(251)上に、有機絶縁物にフッ素(F)のような疎水性物質を混合した溶液が塗布された後、フォトリソグラフィ工程により疎水性バンク(252)が形成されてもよい。
After that, a solution in which a hydrophobic substance such as fluorine (F) is mixed with an organic insulator is coated on the
図14を参照すると、有機層(230)が形成される。有機層(230)は、熱蒸着のような蒸発蒸着法、又はスパッタリング法のような物理気相蒸着法により広い領域に形成され、バンク(250)及び透明導電層(270)をカバーすることができる。一実施例において、有機層(230)は、ステップカバレッジ特性によって透明導電層(270)の溝部(271)の周辺で断絶され得る。有機層(230)が断絶されることにより、透明導電層(270)の溝部(271)における内側面の一部が有機層(230)によりカバーされずに露出され得る。断絶された有機層(230)の残余物(230’)は、溝部(271)内に積層され得る。 Referring to Figure 14, an organic layer (230) is formed. The organic layer (230) can be formed in a large area by an evaporative deposition method such as thermal evaporation or a physical vapor deposition method such as sputtering to cover the bank (250) and the transparent conductive layer (270). can. In one embodiment, the organic layer (230) may be interrupted around the trench (271) of the transparent conductive layer (270) due to step coverage properties. By cutting the organic layer (230), a part of the inner surface of the groove (271) of the transparent conductive layer (270) can be exposed without being covered by the organic layer (230). A remnant (230') of the discontinued organic layer (230) may be deposited in the trench (271).
図15を参照すると、有機層(230)上にカソード電極(240)が形成される。カソード電極(240)は、熱蒸着のような蒸発蒸着法、又はスパッタリング法のような物理気相蒸着法により広い領域に形成され、有機層(230)をカバーすることができる。カソード電極(240)は、ステップカバレッジ特性によって溝部(271)の内側面で断絶され得る。カソード電極(240)のステップカバレッジ特性は、有機層(230)のステップカバレッジ特性より良子であるため、カソード電極(240)は、有機層(230)によりカバーされていない溝部(271)の内側面に直接接触することができる。断絶されたカソード電極(240)の残余物(240’)は、溝部(271)内に積層され得る。
Referring to FIG. 15, a cathode electrode (240) is formed on the organic layer (230). The
図16を参照すると、カソード電極(240)上に封止層(300)が形成されてもよい。実施例によって、封止層(300)上に保護層、偏光層及びタッチスクリーン層など種々の機能層がさらに積層されてもよい。 Referring to FIG. 16, a sealing layer (300) may be formed over the cathode electrode (240). Depending on the embodiment, various functional layers such as a protective layer, a polarizing layer and a touch screen layer may be further laminated on the encapsulation layer (300).
本発明が属する技術分野における通常の知識を有する者であれば、本発明がその技術的思想や必須な特徴を変更することなく他の具体的な形態で実施可能であることを理解できるであろう。よって、上述した実施例はすべての面で例示的であり、限定的ではないと理解しなければならない。本発明の範囲は、上述した詳細な説明よりは後述する請求の範囲によって示され、請求の範囲の意味及び範囲またその均等概念から導き出されるすべての変更又は変形された形態が本発明の範囲に含まれると解釈されなければならない。 Those skilled in the art to which the present invention pertains will appreciate that the present invention can be embodied in other specific forms without changing its technical spirit or essential features. deaf. Accordingly, the above-described embodiments are to be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims below rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are within the scope of the present invention. should be construed as included.
1:表示装置
10:タイミング制御部
20:ゲート駆動部
30:データ駆動部
40:電源供給部
50:表示パネル
1: Display Device 10: Timing Control Section 20: Gate Driving Section 30: Data Driving Section 40: Power Supply Section 50: Display Panel
Claims (17)
前記補助電極コンタクト部に配置され、電極ホールが形成された補助電極;
前記補助電極をカバーし、前記電極ホールの上部で溝部が形成された透明導電層;
前記透明導電層の前記溝部の周辺を露出し、残りの領域をカバーする第1バンク;
前記第1バンク上に形成される第2バンク;
前記第2バンク及び露出された前記透明導電層上に形成される有機層;及び
前記有機層上に形成されるカソード電極を含み、
前記カソード電極は、
前記溝部の内側面に直接接触する、表示装置。 a substrate including a light emitting region and an auxiliary electrode contact portion;
an auxiliary electrode disposed in the auxiliary electrode contact portion and having an electrode hole;
a transparent conductive layer covering the auxiliary electrode and having grooves formed above the electrode holes;
a first bank exposing the periphery of the groove of the transparent conductive layer and covering the remaining area;
a second bank formed on the first bank;
an organic layer formed on the second bank and the exposed transparent conductive layer; and a cathode electrode formed on the organic layer,
The cathode electrode is
A display device in direct contact with the inner surface of the groove.
前記カソード電極は、前記溝部の露出された内側面に直接接触する、請求項1に記載の表示装置。 the organic layer is cut off around the groove to expose the inner surface of the groove;
2. The display device of claim 1, wherein the cathode electrode directly contacts the exposed inner side surface of the groove.
前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされる、請求項1に記載の表示装置。 The auxiliary electrode has a structure in which a first transparent conductive layer, a reflective layer and a second transparent conductive layer are laminated,
2. The display device of claim 1, wherein the reflective layer is exposed on inner surfaces of the electrode holes and covered by the transparent conductive layer.
前記透明導電層の溝部は、前記反射層の形態に対応して逆テーパー状である、請求項5に記載の表示装置。 The reflective layer has a reverse tapered side surface,
6. The display device according to claim 5, wherein the groove of the transparent conductive layer has a reverse tapered shape corresponding to the shape of the reflective layer.
前記透明導電層の溝部は、前記反射層の形態に対応してテーパー状である、請求項5に記載の表示装置。 The reflective layer is tapered on the side,
6. The display device according to claim 5, wherein the groove portion of the transparent conductive layer is tapered corresponding to the shape of the reflective layer.
前記第2バンクは疎水性バンクである、請求項1に記載の表示装置。 the first bank is a hydrophilic bank,
2. The display device of claim 1, wherein said second bank is a hydrophobic bank.
前記補助電極をカバーする透明導電層を形成するステップ;
前記透明導電層の少なくとも一領域を露出し、残りの領域をカバーするバンクを形成するステップ;
前記バンク及び露出された前記透明導電層上に有機層を形成するステップ;及び
前記有機層上にカソード電極を形成するステップを含む、表示装置の製造方法。 forming an auxiliary electrode on the auxiliary electrode contact portion of the substrate including the light emitting region and the auxiliary electrode contact portion;
forming a transparent conductive layer covering the auxiliary electrode;
exposing at least one area of the transparent conductive layer and forming a bank covering the remaining area;
A method of manufacturing a display device, comprising: forming an organic layer on the bank and the exposed transparent conductive layer; and forming a cathode electrode on the organic layer.
第1透明導電層、反射層及び第2透明導電層を積層するステップ;及び
マスクを適用した状態でエッチング工程を行って電極ホールを形成するステップを含み、
前記反射層は、前記電極ホールの内側面で露出され、前記透明導電層によりカバーされる、請求項12に記載の表示装置の製造方法。 The step of forming the auxiliary electrode includes:
laminating a first transparent conductive layer, a reflective layer and a second transparent conductive layer; and performing an etching process while applying a mask to form an electrode hole;
13. The method of manufacturing a display device according to claim 12, wherein the reflective layer is exposed on inner surfaces of the electrode holes and covered with the transparent conductive layer.
絶縁層を形成するステップ;
マスクを適用した状態でエッチング工程を行って前記バンクを形成するステップ;及び
アッシング工程を行って前記マスクを除去するステップを含む、請求項14に記載の表示装置の製造方法。 The step of forming the bank includes:
forming an insulating layer;
15. The method of manufacturing a display device according to claim 14, comprising the steps of: performing an etching process with a mask applied to form the bank; and performing an ashing process to remove the mask.
蒸発蒸着法又は物理気相蒸着法により前記基板上に広い面積を有するように形成される、請求項16に記載の表示装置の製造方法。 The organic layer and the cathode electrode are
17. The method of manufacturing a display device according to claim 16, wherein the display device is formed to have a large area on the substrate by an evaporation deposition method or a physical vapor deposition method.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0190656 | 2021-12-29 | ||
KR1020210190656A KR20230100956A (en) | 2021-12-29 | 2021-12-29 | Display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023098829A true JP2023098829A (en) | 2023-07-11 |
JP7441290B2 JP7441290B2 (en) | 2024-02-29 |
Family
ID=86896567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022185315A Active JP7441290B2 (en) | 2021-12-29 | 2022-11-18 | Display device and its manufacturing method {DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF} |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230209865A1 (en) |
JP (1) | JP7441290B2 (en) |
KR (1) | KR20230100956A (en) |
CN (1) | CN116367589A (en) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5256863B2 (en) | 2008-06-06 | 2013-08-07 | ソニー株式会社 | ORGANIC LIGHT-EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE |
JP2010217667A (en) | 2009-03-18 | 2010-09-30 | Fujifilm Corp | Method of manufacturing color filter and color filter |
JP6211873B2 (en) | 2013-09-30 | 2017-10-11 | 株式会社ジャパンディスプレイ | Organic EL display device and method of manufacturing organic EL display device |
KR102313362B1 (en) | 2014-12-02 | 2021-10-18 | 삼성디스플레이 주식회사 | Organic light-emitting display apparatus and method for manufacturing the same |
KR102394427B1 (en) | 2015-04-02 | 2022-05-04 | 엘지디스플레이 주식회사 | Organic light emitting display device and fabricating method thereof |
KR20180066320A (en) | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | Organic light emitting diode display and manufacturing method thereof |
KR20180077767A (en) | 2016-12-29 | 2018-07-09 | 엘지디스플레이 주식회사 | Display device having an auxiliary electrode |
CN112786659A (en) | 2019-11-06 | 2021-05-11 | 乐金显示有限公司 | Display panel and display device including the same |
KR20210079615A (en) | 2019-12-20 | 2021-06-30 | 엘지디스플레이 주식회사 | Display device and manufacturing method thereof |
-
2021
- 2021-12-29 KR KR1020210190656A patent/KR20230100956A/en unknown
-
2022
- 2022-10-24 US US17/972,259 patent/US20230209865A1/en active Pending
- 2022-11-18 JP JP2022185315A patent/JP7441290B2/en active Active
- 2022-12-20 CN CN202211642426.8A patent/CN116367589A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN116367589A (en) | 2023-06-30 |
US20230209865A1 (en) | 2023-06-29 |
KR20230100956A (en) | 2023-07-06 |
JP7441290B2 (en) | 2024-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104952903B (en) | Display device, the method for manufacturing display device and the method for repairing display device | |
JP2008072078A (en) | Organic light emitting display unit, and manufacturing method thereof | |
TWI760011B (en) | Display device and manufacturing method of same | |
US11574985B2 (en) | Organic light-emitting diode display device and method of manufacturing same | |
TWI766481B (en) | Organic light emitting diode display device including touch sensor and manufacturing method of same | |
US9911802B2 (en) | Display device and method for manufacturing the same | |
KR20200093718A (en) | Organic light emitting diode display device and method of manufacturing organic light emitting diode display device | |
JP2004327215A (en) | Electro-optical device, substrate for electro-optical device, manufacturing method of electro-optical device, and electronic equipment | |
KR20080062308A (en) | Organic electroluminescence display device and method for fabricating the same | |
KR20220096739A (en) | Transparent display panel | |
JP7441290B2 (en) | Display device and its manufacturing method {DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF} | |
KR20220096302A (en) | Display device and manufacturing method thereof | |
TWI776330B (en) | Display device and method of manufacturing same | |
US20220208881A1 (en) | Display panel and manufacturing method thereof | |
US20220209173A1 (en) | Display device and manufacturing method thereof | |
US20220199714A1 (en) | Display device and method of manufacturing same | |
WO2022252230A1 (en) | Display substrate and display device | |
KR20220080417A (en) | Display device and manufacturing method thereof | |
KR20210086059A (en) | Display device and manufacturing method thereof | |
KR20220096087A (en) | Display device and manufacturing method thereof | |
KR20210086057A (en) | Display device and manufacturing method thereof | |
KR20210086240A (en) | Display device and manufacturing method thereof | |
KR20210075674A (en) | Display device | |
KR20210086047A (en) | Display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7441290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |