JP2023098190A - 方向性結合器、高周波モジュール及び通信装置 - Google Patents

方向性結合器、高周波モジュール及び通信装置 Download PDF

Info

Publication number
JP2023098190A
JP2023098190A JP2021214796A JP2021214796A JP2023098190A JP 2023098190 A JP2023098190 A JP 2023098190A JP 2021214796 A JP2021214796 A JP 2021214796A JP 2021214796 A JP2021214796 A JP 2021214796A JP 2023098190 A JP2023098190 A JP 2023098190A
Authority
JP
Japan
Prior art keywords
line
sub
terminal
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021214796A
Other languages
English (en)
Inventor
孝治 降谷
Koji Furutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021214796A priority Critical patent/JP2023098190A/ja
Priority to US18/057,951 priority patent/US20230208003A1/en
Priority to CN202211694608.XA priority patent/CN116365208A/zh
Publication of JP2023098190A publication Critical patent/JP2023098190A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers

Landscapes

  • Transceivers (AREA)

Abstract

【課題】主線路を通過する信号の損失を抑制する。【解決手段】方向性結合器８は、主線路８１と、第１副線路８２１と、第２副線路８２２と、終端回路８３と、切替スイッチ８４と、短絡スイッチ８５と、を備える。終端回路８３は、第１副線路８２１及び第２副線路８２２の少なくとも一方を終端する。切替スイッチ８４は、第１モードにおいて第１副線路８２１と終端回路８３とを接続し、第２モードにおいて第２副線路８２２と終端回路８３とを接続する。短絡スイッチ８５は、第１モードにおいて第２副線路８２２の両端（第１端８２２１及び第２端８２２２）を短絡させる。【選択図】図１

Description

本発明は、一般に方向性結合器、高周波モジュール及び通信装置に関し、より詳細には、主線路及び複数の副線路を備える方向性結合器、方向性結合器を備える高周波モジュール、及び高周波モジュールを備える通信装置に関する。
特許文献１には、主線路と、第１副線路と、第２副線路と、終端回路と、スイッチ回路（切替スイッチ）とを備える方向性結合器が記載されている。第１副線路及び第２副線路の各々は、検出信号の周波数に対応した線路長を有する。特許文献１に記載の方向性結合器では、スイッチ回路にて、第１副線路と終端回路とを接続した状態と、第２副線路と終端回路とを接続した状態と、が切り替えられる。
特開２０２１－２７４２６号公報
特許文献１に記載の方向性結合器では、スイッチ回路にて、第１副線路及び第２副線路のうちの一方の副線路と終端回路とを接続した場合、第１副線路及び第２副線路のうちの他方の副線路は、いずれの回路にも接続されない開放（オープン）状態になる。他方の副線路が開放状態であっても、主線路を伝送する信号の一部が主線路から開放状態の他方の副線路に漏洩し、信号の損失が発生する場合がある。
本発明の目的は、主線路を伝送する信号の損失を抑制することが可能な方向性結合器、高周波モジュール及び通信装置を提供することにある。
本発明の一態様に係る方向性結合器は、主線路と、第１副線路と、第２副線路と、終端回路と、切替スイッチと、短絡スイッチと、を備える。前記終端回路は、前記第１副線路及び前記第２副線路の少なくとも一方を終端する。前記切替スイッチは、第１モードにおいて前記第１副線路と前記終端回路とを接続し、第２モードにおいて前記第２副線路と前記終端回路とを接続する。前記短絡スイッチは、前記第１モードにおいて前記第２副線路の両端を短絡させる。
本発明の一態様に係る高周波モジュールは、前記方向性結合器と、アンテナスイッチと、を備える。前記アンテナスイッチは、アンテナ端子に接続されている。
本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。
本発明の一態様に係る方向性結合器、高周波モジュール及び通信装置によれば、主線路を伝送する信号の損失を抑制することが可能となる。
図１は、実施形態１に係る方向性結合器の第１モードを示す回路図である。 図２は、同上の方向性結合器の第２モードを示す回路図である。 図３は、同上の方向性結合器を備える高周波モジュール及び通信装置の回路図である。 図４は、同上の高周波モジュールの平面図である。 図５は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図６は、同上の高周波モジュールに関し、図４のＸ－Ｘ線断面図である。 図７は、実施形態１の変形例に係る高周波モジュールの斜視図である。 図８は、同上の高周波モジュールに関し、主線路、第１副線路及び第２副線路とＩＣチップとの位置関係を示す平面図である。 図９は、実施形態２に係る方向性結合器の回路図である。 図１０Ａ～図１０Ｃは、同上の方向性結合器に用いられる位相回路の回路図である。 図１１は、実施形態３に係る方向性結合器の回路図である。 図１２は、実施形態４に係る方向性結合器の回路図である。
以下の実施形態等において参照する図４～図８は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
実施形態１に係る方向性結合器８は、図１及び図２に示すように、主線路８１と、第１副線路８２１と、第２副線路８２２と、終端回路８３と、切替スイッチとしての第１切替スイッチ８４と、短絡スイッチ８５と、を備える。終端回路８３は、第１副線路８２１及び第２副線路８２２の少なくとも一方を終端する。より詳細には、終端回路８３は、第１モードにおいて第１副線路８２１を終端し、第２モードにおいて第１副線路８２１及び第２副線路８２２を終端する。第１切替スイッチ８４は、第１モードにおいて第１副線路８２１と終端回路８３とを接続し、第２モードにおいて第２副線路８２２と終端回路８３とを接続する。短絡スイッチ８５は、第１モードにおいて第２副線路８２２の両端（第１端８２２１及び第２端８２２２）を短絡させる。
ここで、第１モードは、第１副線路８２１にて、主線路８１を伝送する信号のうち第１周波数帯域の信号を検波するモードである。また、第２モードは、直列に接続された第１副線路８２１及び第２副線路８２２にて、主線路８１を伝送する信号のうち第２周波数帯域の信号を検波するモードである。方向性結合器においては、副線路の線路長は検波する信号に対応する波長と関連し、信号の周波数が高いほど副線路の線路長は短くなるため、第２周波数帯域は、第１周波数帯域よりも周波数の低い帯域である。すなわち、第１モードは、第２モードに比べて副線路の線路長が短いため相対的に周波数の高い信号を検波するＨＢ（ハイバンド）モードであり、第２モードは、相対的に周波数の低い信号を検波するＬＢ（ローバンド）モードである。
実施形態１に係る方向性結合器８では、上述したように、第１副線路８２１にて信号を検波する第１モードにおいて、短絡スイッチ８５にて第２副線路８２２の両端を短絡させており、第２副線路８２２を含む閉回路を形成することが可能となる。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号の損失を抑制することが可能となる。
（１）方向性結合器、高周波モジュール及び通信装置
（１．１）高周波モジュールの構成
まず、実施形態１に係る高周波モジュール１００の構成について、図３を参照して説明する。
高周波モジュール１００は、図３に示すように、例えば、通信装置３００に用いられる。通信装置３００は、例えば、スマートフォンのような携帯電話である。なお、通信装置３００は、携帯電話であることに限らず、例えば、スマートウォッチのようなウェアラブル端末であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project） ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。
通信装置３００は、複数の通信バンドの通信を行う。より詳細には、通信装置３００は、複数の通信バンドの送信信号の送信、及び、複数の通信バンドの受信信号の受信を行う。
複数の通信バンドの送信信号及び受信信号の一部は、ＦＤＤ（Frequency Division Duplex）の信号である。なお、複数の通信バンドの送信信号及び受信信号は、ＦＤＤの信号に限定されず、ＴＤＤ（Time Division Duplex）の信号であってもよい。ＦＤＤは、無線通信における送信と受信とに異なる周波数帯域を割り当てて、送信及び受信を行う無線通信技術である。ＴＤＤは、無線通信における送信と受信とに同一の周波数帯域を割り当てて、送信と受信とを時間ごとに切り替えて行う無線通信技術である。
高周波モジュール１００は、図３に示すように、第１パワーアンプ１１と、第２パワーアンプ１２と、第１スイッチ５１と、第２スイッチ５２と、複数（図示例では５つ）のフィルタ装置６０～６４と、を備える。また、高周波モジュール１００は、第１出力整合回路３１と、第２出力整合回路３２と、複数（図示例では４つ）の整合回路７１～７４と、を更に備える。また、高周波モジュール１００は、第１ローノイズアンプ２１と、第２ローノイズアンプ２２と、第１入力整合回路４１と、第２入力整合回路４２と、を更に備える。また、高周波モジュール１００は、第３スイッチ５３と、第４スイッチ５４と、第５スイッチ５５と、を更に備える。また、高周波モジュール１００は、方向性結合器８を更に備える。また、高周波モジュール１００は、複数の外部接続端子９を更に備える。なお、方向性結合器８については、「（１．３）方向性結合器の構成」の欄において詳しく説明する。
（１．１．１）パワーアンプ
第１パワーアンプ１１は、例えば、第１周波数帯域に含まれる第１通信バンド及び第２通信バンドの送信信号を増幅する増幅器である。第１パワーアンプ１１は、後述の複数の送信フィルタ６１１，６２１と信号入力端子９２との間の信号経路に設けられている。第１パワーアンプ１１は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１パワーアンプ１１の第１入力端子は、信号入力端子９２を介して外部回路（例えば、信号処理回路３０１）に接続されている。第１パワーアンプ１１の第１出力端子は、送信フィルタ６１１，６２１に接続される。第１パワーアンプ１１は、例えば、コントローラ（図示せず）によって制御される。なお、第１パワーアンプ１１は、直接又は間接的に、送信フィルタ６１１，６２１に接続されていればよい。図３の例では、第１パワーアンプ１１は、第１出力整合回路３１を介して送信フィルタ６１１，６２１に接続される。
第２パワーアンプ１２は、例えば、第１周波数帯域よりも周波数の低い帯域である第２周波数帯域に含まれる第３通信バンド及び第４通信バンドの送信信号を増幅する増幅器である。第２パワーアンプ１２は、後述の複数の送信フィルタ６３１，６４１と信号入力端子９３との間の信号経路に設けられている。第２パワーアンプ１２は、第２入力端子（図示せず）及び第２出力端子（図示せず）を有する。第２パワーアンプ１２の第２入力端子は、信号入力端子９３を介して外部回路（例えば、信号処理回路３０１）に接続されている。第２パワーアンプ１２の第２出力端子は、送信フィルタ６３１，６４１に接続される。第２パワーアンプ１２は、例えば、コントローラによって制御される。なお、第２パワーアンプ１２は、直接又は間接的に、送信フィルタ６３１，６４１に接続されていればよい。図３の例では、第２パワーアンプ１２は、第２出力整合回路３２を介して送信フィルタ６３１，６４１に接続される。
（１．１．２）フィルタ装置
フィルタ装置６１は、送信フィルタ６１１と受信フィルタ６１２とを有するデュプレクサ（以下、「デュプレクサ６１」とも称する）である。送信フィルタ６１１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。受信フィルタ６１２は、例えば、第１通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
フィルタ装置６２は、送信フィルタ６２１と受信フィルタ６２２とを有するデュプレクサ（以下、「デュプレクサ６２」とも称する）である。送信フィルタ６２１は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。受信フィルタ６２２は、例えば、第２通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
フィルタ装置６３は、送信フィルタ６３１と受信フィルタ６３２とを有するデュプレクサ（以下、「デュプレクサ６３」とも称する）である。送信フィルタ６３１は、例えば、第３通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。受信フィルタ６３２は、例えば、第３通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
フィルタ装置６４は、送信フィルタ６４１と受信フィルタ６４２とを有するデュプレクサ（以下、「デュプレクサ６４」とも称する）である。送信フィルタ６４１は、例えば、第４通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。受信フィルタ６４２は、例えば、第４通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。
フィルタ装置６０は、複数（図示例では２つ）のフィルタ６０１，６０２を有するダイプレクサ（以下、「ダイプレクサ６０」とも称する）である。複数のフィルタ６０１，６０２の各々は、例えば、ＬＣフィルタである。フィルタ６０１は、例えば、第１通信バンド、第２通信バンド、第３通信バンド及び第４通信バンドを通過帯域とするローパスフィルタである。フィルタ６０２は、例えば、第５通信バンドを通過帯域とするハイパスフィルタである。すなわち、第５通信バンドは、第１通信バンド、第２通信バンド、第３通信バンド及び第４通信バンドよりも周波数の高い通信バンドである。
（１．１．３）出力整合回路
第１出力整合回路３１は、第１パワーアンプ１１の第１出力端子と後述の第１スイッチ５１の共通端子５１０との間の信号経路に設けられている。第１出力整合回路３１は、第１パワーアンプ１１と２つの送信フィルタ６１１，６２１とのインピーダンス整合をとるための回路である。第１出力整合回路３１は、例えば、１つのインダクタを含む構成である。第１出力整合回路３１のインダクタは、第１パワーアンプ１１の出力側に設けられている。なお、第１出力整合回路３１は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
第２出力整合回路３２は、第２パワーアンプ１２の第２出力端子と後述の第２スイッチ５２の共通端子５２０との間の信号経路に設けられている。第２出力整合回路３２は、第２パワーアンプ１２と２つの送信フィルタ６３１，６４１とのインピーダンス整合をとるための回路である。第２出力整合回路３２は、例えば、１つのインダクタを含む構成である。第２出力整合回路３２のインダクタは、第２パワーアンプ１２の出力側に設けられている。なお、第２出力整合回路３２は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
（１．１．４）整合回路
複数（図示例では４つ）の整合回路７１～７４は、複数のデュプレクサ６１～６４に一対一に対応している。整合回路７１は、デュプレクサ６１と後述の第５スイッチ５５（の選択端子５５１）との間の信号経路に設けられている。整合回路７１は、デュプレクサ６１と第５スイッチ５５とのインピーダンス整合をとるための回路である。整合回路７１は、例えば、１つのインダクタを含む構成である。なお、整合回路７１は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
整合回路７２は、デュプレクサ６２と第５スイッチ５５（の選択端子５５２）との間の信号経路に設けられている。整合回路７２は、デュプレクサ６２と第５スイッチ５５とのインピーダンス整合をとるための回路である。整合回路７２は、例えば、１つのインダクタを含む構成である。なお、整合回路７２は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
整合回路７３は、デュプレクサ６３と第５スイッチ５５（の選択端子５５４）との間の信号経路に設けられている。整合回路７３は、デュプレクサ６３と第５スイッチ５５とのインピーダンス整合をとるための回路である。整合回路７３は、例えば、１つのインダクタを含む構成である。なお、整合回路７３は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
整合回路７４は、デュプレクサ６４と第５スイッチ５５（の選択端子５５５）との間の信号経路に設けられている。整合回路７４は、デュプレクサ６４と第５スイッチ５５とのインピーダンス整合をとるための回路である。整合回路７４は、例えば、１つのインダクタを含む構成である。なお、整合回路７４は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
（１．１．５）ローノイズアンプ
第１ローノイズアンプ２１は、第１通信バンド及び第２通信バンドの受信信号を低雑音で増幅する増幅器である。第１ローノイズアンプ２１は、複数の受信フィルタ６１２，６２２と後述の信号出力端子９４との間の信号経路に設けられている。第１ローノイズアンプ２１は、第１入力端子（図示せず）及び第１出力端子（図示せず）を有する。第１ローノイズアンプ２１の第１入力端子は、第１入力整合回路４１に接続されている。第１ローノイズアンプ２１の第１出力端子は、信号出力端子９４を介して外部回路（例えば、信号処理回路３０１）に接続されている。
第２ローノイズアンプ２２は、第３通信バンド及び第４通信バンドの受信信号を低雑音で増幅する増幅器である。第２ローノイズアンプ２２は、複数の受信フィルタ６３２，６４２と後述の信号出力端子９５との間の信号経路に設けられている。第２ローノイズアンプ２２は、第２入力端子（図示せず）及び第２出力端子（図示せず）を有する。第２ローノイズアンプ２２の第２入力端子は、第２入力整合回路４２に接続されている。第２ローノイズアンプ２２の第２出力端子は、信号出力端子９５を介して外部回路（例えば、信号処理回路３０１）に接続されている。
（１．１．６）入力整合回路
第１入力整合回路４１は、第１ローノイズアンプ２１と後述の第３スイッチ５３の共通端子５３０との間の信号経路に設けられている。第１入力整合回路４１は、第１ローノイズアンプ２１と複数の受信フィルタ６１２，６２２とのインピーダンス整合をとるための回路である。第１入力整合回路４１は、例えば、１つのインダクタを含む構成である。第１入力整合回路４１のインダクタは、第１ローノイズアンプ２１の入力側に設けられている。なお、第１入力整合回路４１は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
第２入力整合回路４２は、第２ローノイズアンプ２２と後述の第４スイッチ５４の共通端子５４０との間の信号経路に設けられている。第２入力整合回路４２は、第２ローノイズアンプ２２と複数の受信フィルタ６３２，６４２とのインピーダンス整合をとるための回路である。第２入力整合回路４２は、例えば、１つのインダクタを含む構成である。第２入力整合回路４２のインダクタは、第２ローノイズアンプ２２の入力側に設けられている。なお、第２入力整合回路４２は、１つのインダクタを含む構成であることに限定されず、例えば、複数のインダクタを含む構成であってもよいし、複数のインダクタ及び複数のキャパシタを含む構成であってもよい。
（１．１．７）スイッチ
第１スイッチ５１は、複数の送信フィルタ６１１，６２１の中から第１パワーアンプ１１に接続される送信フィルタを切り替える。つまり、第１スイッチ５１は、第１パワーアンプ１１に接続させる経路を切り替えるためのスイッチである。第１スイッチ５１は、共通端子５１０と、複数（図示例では２つ）の選択端子５１１，５１２と、を有する。共通端子５１０は、第１パワーアンプ１１に接続されている。選択端子５１１は、送信フィルタ６１１に接続されている。また、選択端子５１２は、送信フィルタ６２１に接続されている。
第１スイッチ５１は、共通端子５１０と複数の選択端子５１１，５１２との接続状態を切り替える。第１スイッチ５１は、例えば、コントローラ（図示せず）によって制御される。第１スイッチ５１は、コントローラからの制御信号に従って、共通端子５１０と複数の選択端子５１１，５１２の少なくとも１つとを電気的に接続させる。
第２スイッチ５２は、複数の送信フィルタ６３１，６４１の中から第２パワーアンプ１２に接続される送信フィルタを切り替える。つまり、第２スイッチ５２は、第２パワーアンプ１２に接続させる経路を切り替えるためのスイッチである。第２スイッチ５２は、共通端子５２０と、複数（図示例では２つ）の選択端子５２１，５２２と、を有する。共通端子５２０は、第２パワーアンプ１２に接続されている。選択端子５２１は、送信フィルタ６３１に接続されている。また、選択端子５２２は、送信フィルタ６４１に接続されている。
第２スイッチ５２は、共通端子５２０と複数の選択端子５２１，５２２との接続状態を切り替える。第２スイッチ５２は、例えば、コントローラによって制御される。第２スイッチ５２は、コントローラからの制御信号に従って、共通端子５２０と複数の選択端子５２１，５２２の少なくとも１つとを電気的に接続させる。
第３スイッチ５３は、複数の受信フィルタ６１２，６２２の中から第１ローノイズアンプ２１に接続される受信フィルタを切り替える。つまり、第３スイッチ５３は、第１ローノイズアンプ２１に接続させる経路を切り替えるためのスイッチである。第３スイッチ５３は、共通端子５３０と、複数（図示例では２つ）の選択端子５３１，５３２と、を有する。共通端子５３０は、第１ローノイズアンプ２１に接続されている。選択端子５３１は、受信フィルタ６１２に接続されている。また、選択端子５３２は、受信フィルタ６２２に接続されている。
第３スイッチ５３は、共通端子５３０と複数の選択端子５３１，５３２との接続状態を切り替える。第３スイッチ５３は、例えば、信号処理回路３０１によって制御される。第３スイッチ５３は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子５３０と複数の選択端子５３１，５３２の少なくとも１つとを電気的に接続させる。
第４スイッチ５４は、複数の受信フィルタ６３２，６４２の中から第２ローノイズアンプ２２に接続される受信フィルタを切り替える。つまり、第４スイッチ５４は、第２ローノイズアンプ２２に接続させる経路を切り替えるためのスイッチである。第４スイッチ５４は、共通端子５４０と、複数（図示例では２つ）の選択端子５４１，５４２と、を有する。共通端子５４０は、第２ローノイズアンプ２２に接続されている。選択端子５４１は、受信フィルタ６３２に接続されている。また、選択端子５４２は、受信フィルタ６４２に接続されている。
第４スイッチ５４は、共通端子５４０と複数の選択端子５４１，５４２との接続状態を切り替える。第４スイッチ５４は、例えば、信号処理回路３０１によって制御される。第４スイッチ５４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子５４０と複数の選択端子５４１，５４２の少なくとも１つとを電気的に接続させる。
第５スイッチ５５は、複数の送信フィルタ６１１，６２１，６３１，６４１の中からアンテナ端子９１に接続される送信フィルタを切り替える。また、第５スイッチ５５は、複数の受信フィルタ６１２，６２２，６３２，６４２の中からアンテナ端子９１に接続される受信フィルタを切り替える。つまり、第５スイッチ５５は、アンテナ３１０に接続させる経路を切り替えるためのスイッチである。第５スイッチ５５は、共通端子５５０と、複数（図示例では６つ）の選択端子５５１～５５６と、を有する。共通端子５５０は、アンテナ端子９１に接続されている。選択端子５５１は、送信フィルタ６１１及び受信フィルタ６１２に接続されている。また、選択端子５５２は、送信フィルタ６２１及び受信フィルタ６２２に接続されている。また、選択端子５５４は、送信フィルタ６３１及び受信フィルタ６３２に接続されている。また、選択端子５５５は、送信フィルタ６４１及び受信フィルタ６４２に接続されている。図３の例では、選択端子５５３，５５６には、いずれの回路も接続されていない。なお、図３では、共通端子５５０と選択端子５５１及び選択端子５５５とが同時に接続されているが、この構成のように共通端子５５０が複数の選択端子に同時に接続される構成にしても構わない。このような構成にすることにより、異なる周波数帯域の信号を同時に受信あるいは送信できるキャリアアグリゲーションに対応できる。
第５スイッチ５５は、共通端子５５０と複数の選択端子５５１～５５６との接続状態を切り替える。第５スイッチ５５は、例えば、信号処理回路３０１によって制御される。第５スイッチ５５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子５５０と複数の選択端子５５１～５５６の少なくとも１つとを電気的に接続させる。本実施形態では、第５スイッチ５５がアンテナスイッチ（以下、「アンテナスイッチ５５」ともいう）である。
（１．１．８）外部接続端子
複数の外部接続端子９は、アンテナ端子９１と、２つの信号入力端子９２，９３と、２つの信号出力端子９４，９５と、カップリング端子（結合端子）９６と、複数のグランド端子（図示せず）と、を含む。複数のグランド端子は、通信装置３００の備える後述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。
アンテナ端子９１は、アンテナ３１０に接続されている。高周波モジュール１００内において、アンテナ端子９１は、方向性結合器８（の第１接続端子８７１）に接続されている。また、アンテナ端子９１は、方向性結合器８、フィルタ６０１及び第５スイッチ５５を介して、複数の送信フィルタ６１１，６２１，６３１，６４１及び複数の受信フィルタ６１２，６２２，６３２，６４２に接続されている。
２つの信号入力端子９２，９３の各々は、外部回路（例えば、信号処理回路３０１）からの送信信号を高周波モジュール１００に入力するための端子である。高周波モジュール１００内において、信号入力端子９２は、第１パワーアンプ１１に接続されている。また、高周波モジュール１００内において、信号入力端子９３は、第２パワーアンプ１２に接続されている。
信号出力端子９４は、第１ローノイズアンプ２１からの受信信号を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。高周波モジュール１００内において、信号出力端子９４は、第１ローノイズアンプ２１に接続されている。信号出力端子９５は、第２ローノイズアンプ２２からの受信信号を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。高周波モジュール１００内において、信号出力端子９５は、第２ローノイズアンプ２２に接続されている。
カップリング端子９６は、方向性結合器８からの信号（検波信号）を外部装置（例えば、検波器）に出力するための端子である。カップリング端子９６は、方向性結合器８の第３接続端子８７３（図１参照）に接続されている。
複数のグランド端子は、通信装置３００が備える外部基板（図示せず）のグランド電極と電気的に接続されてグランド電位が与えられる端子である。高周波モジュール１００内において、複数のグランド端子は、実装基板１０のグランド層（図示せず）に接続されている。グランド層は、高周波モジュール１００の回路グランドである。
（１．２）通信装置の構成
次に、実施形態１に係る通信装置３００の構成について、図３を参照して説明する。
通信装置３００は、図３に示すように、高周波モジュール１００と、アンテナ３１０と、信号処理回路３０１と、を備える。また、通信装置３００は、高周波モジュール１００が実装される回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有している。
（１．２．１）アンテナ
アンテナ３１０は、高周波モジュール１００のアンテナ端子９１に接続されている。アンテナ３１０は、高周波モジュール１００から出力された送信信号を電波にて放射する送信機能と、受信信号を電波として外部から受信して高周波モジュール１００へ出力する受信機能と、を有する。
（１．２．２）信号処理回路
信号処理回路３０１は、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。信号処理回路３０１は、高周波モジュール１００を通る信号を処理する。より詳細には、信号処理回路３０１は、送信信号及び受信信号を処理する。
ＲＦ信号処理回路３０２は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路３０２は、高周波信号に対する信号処理を行う。
ＲＦ信号処理回路３０２は、ベースバンド信号処理回路３０３から出力された信号に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を高周波モジュール１００に出力する。また、ＲＦ信号処理回路３０２は、高周波モジュール１００から出力された高周波信号に対してダウンコンバート等の信号処理を行い、信号処理が行われた信号をベースバンド信号処理回路３０３に出力する。
ベースバンド信号処理回路３０３は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、信号処理回路３０１の外部からの送信信号に対する所定の信号処理を行う。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のための画像信号として使用され、又は、通話のための音声信号として使用される。
また、ＲＦ信号処理回路３０２は、高周波信号（送信信号、受信信号）の送受に基づいて、高周波モジュール１００が有する第３スイッチ５３、第４スイッチ５４、第５スイッチ５５、第１切替スイッチ８４、短絡スイッチ８５及び第２切替スイッチ８６の各々の接続を制御する制御部としての機能も有する。具体的には、ＲＦ信号処理回路３０２は、制御信号（図示せず）によって、高周波モジュール１００の第３スイッチ５３、第４スイッチ５４、第５スイッチ５５、第１切替スイッチ８４、短絡スイッチ８５及び第２切替スイッチ８６の各々の接続を切り替える。なお、制御部は、ＲＦ信号処理回路３０２の外部に設けられていてもよく、例えば、高周波モジュール１００又はベースバンド信号処理回路３０３に設けられていてもよい。
（１．３）方向性結合器の構成
次に、実施形態１に係る方向性結合器８の構成について、図１及び図２を参照して説明する。
方向性結合器８は、図１及び図２に示すように、主線路８１と、複数（図示例では２つ）の副線路８２と、終端回路８３と、第１切替スイッチ８４と、短絡スイッチ８５と、第２切替スイッチ８６と、を備える。また、方向性結合器８は、複数（図示例では３つ）の接続端子８７を更に備える。複数の副線路８２は、第１副線路８２１と、第２副線路８２２と、を含む。また、複数の接続端子８７は、第１接続端子８７１と、第２接続端子８７２と、第３接続端子８７３と、を含む。
（１．３．１）主線路
主線路８１は、主線路８１の長手方向の両端である第１端８１１及び第２端８１２を有する。主線路８１の第１端８１１は、第１接続端子８７１に接続されている。また、主線路８１の第１端８１１は、第１接続端子８７１を介してアンテナ端子９１（図３参照）に接続されている。主線路８１の第２端８１２は、第２接続端子８７２に接続されている。また、主線路８１の第２端８１２は、第２接続端子８７２を介してダイプレクサ６０（図３参照）に接続されている。
（１．３．２）副線路
第１副線路８２１は、第１副線路８２１の長手方向の両端である第１端８２１１及び第２端８２１２を有する。第１副線路８２１の第１端８２１１は、後述の第２切替スイッチ８６に接続されている。より詳細には、第１副線路８２１の第１端８２１１は、第２切替スイッチ８６の共通端子８６０に接続されている。第１副線路８２１の第２端８２１２は、第３接続端子８７３に接続されている。また、第１副線路８２１の第２端８２１２は、第３接続端子８７３を介してカップリング端子９６（図３参照）に接続されている。第１副線路８２１は、主線路８１と電磁界的に結合している。
第２副線路８２２は、第２副線路８２２の長手方向の両端である第１端８２２１及び第２端８２２２を有する。第２副線路８２２の第１端８２２１は、後述の第１切替スイッチ８４に接続されている。より詳細には、第２副線路８２２の第１端８２２１は、第１切替スイッチ８４の選択端子８４２に接続されている。第２副線路８２２の第２端８２２２は、第２切替スイッチ８６に接続されている。より詳細には、第２副線路８２２の第２端８２２２は、第２切替スイッチ８６の選択端子８６２に接続されている。第２副線路８２２は、第１副線路８２１と同様、主線路８１と電磁界的に結合している。
ここで、第１副線路８２１及び第２副線路８２２は、図１及び図２に示すように、主線路８１の長手方向（図１の左右方向）に沿って並んでいる。また、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２とは同じである。なお、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２とは異なっていてもよい。すなわち、第２副線路８２２の長さＬ２は、第１副線路８２１の長さＬ１よりも長くてもよいし、短くてもよい。
（１．３．３）終端回路
終端回路８３は、上述の第１副線路８２１及び第２副線路８２２の少なくとも一方を終端するための回路である。より詳細には、終端回路８３は、第１モードにおいて、第１副線路８２１を終端する。また、終端回路８３は、第２モードにおいて、直列に接続された第１副線路８２１及び第２副線路８２２を終端する。終端回路８３は、図１及び図２に示すように、例えば、可変抵抗器８３１と、可変キャパシタ８３２と、を有する。可変抵抗器８３１は、第１切替スイッチ８４の共通端子８４０とグランドとの間に接続されている。可変キャパシタ８３２は、可変抵抗器８３１に対して並列に接続されている。つまり、可変キャパシタ８３２についても、第１切替スイッチ８４の共通端子８４０とグランドとの間に接続されている。
（１．３．４）第１切替スイッチ
第１切替スイッチ８４は、第１副線路８２１の接続先を切り替えるためのスイッチである。第１切替スイッチ８４は、共通端子８４０と、複数（図示例では２つ）の選択端子８４１，８４２と、を有する。共通端子８４０は、終端回路８３に接続されている。選択端子８４１は、第２切替スイッチ８６の選択端子８６１に接続されている。選択端子８４２は、第２副線路８２２の第１端８２２１に接続されている。
第１切替スイッチ８４は、共通端子８４０と選択端子８４１とを接続する第１状態と、共通端子８４０と選択端子８４２とを接続する第２状態と、を切り替える。より詳細には、第１切替スイッチ８４は、第１モードにおいて共通端子８４０と選択端子８４１とを接続し、第２モードにおいて共通端子８４０と選択端子８４２とを接続する。これにより、第１モードにおいては第１副線路８２１と終端回路８３とが接続され、第２モードにおいては第２副線路８２２と終端回路８３とが接続される。第１切替スイッチ８４は、例えば、信号処理回路３０１によって制御される。第１切替スイッチ８４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子８４０を、複数の選択端子８４１，８４２のいずれかに接続する。
本実施形態では、第１切替スイッチ８４が切替スイッチである。また、本実施形態では、共通端子８４０が第１端子であり、選択端子８４１が第２端子であり、選択端子８４２が第３端子である。
（１．３．５）短絡スイッチ
短絡スイッチ８５は、第２副線路８２２の両端を短絡させるためのスイッチである。短絡スイッチ８５は、複数（図示例では２つ）の端子８５１，８５２を有する。端子８５１は、第２副線路８２２の第１端８２２１に接続されている。端子８５２は、第２副線路８２２の第２端８２２２に接続されている。つまり、短絡スイッチ８５は、第２副線路８２２の両端間に接続されている。
短絡スイッチ８５は、端子８５１と端子８５２とを接続する第１状態と、端子８５１と端子８５２とを開放する第２状態と、を切り替える。より詳細には、短絡スイッチ８５は、第１モードにおいて端子８５１と端子８５２とを接続し、第２モードにおいて端子８５１と端子８５２とを開放する。これにより、第１モードにおいては第２副線路８２２の両端（第１端８２２１及び第２端８２２２）が短絡する。短絡スイッチ８５は、例えば、信号処理回路３０１によって制御される。短絡スイッチ８５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、端子８５１を端子８５２に接続し、又は、端子８５１を端子８５２から開放する。
（１．３．６）第２切替スイッチ
第２切替スイッチ８６は、副線路として、第１副線路８２１のみを使用する第１モードと、第１副線路８２１及び第２副線路８２２を使用する第２モードと、を切り替えるためのスイッチである。第２切替スイッチ８６は、共通端子８６０と、複数（図示例では２つ）の選択端子８６１，８６２と、を有する。共通端子８６０は、第１副線路８２１の第１端８２１１に接続されている。選択端子８６１は、第１切替スイッチ８４の選択端子８４１に接続されている。選択端子８６２は、第２副線路８２２の第２端８２２２に接続されている。
第２切替スイッチ８６は、共通端子８６０と選択端子８６１とを接続する第１状態と、共通端子８６０と選択端子８６２とを接続する第２状態と、を切り替える。より詳細には、第２切替スイッチ８６は、第１モードにおいて共通端子８６０と選択端子８６１とを接続し、第２モードにおいて共通端子８６０と選択端子８６２とを接続する。これにより、第１モードにおいては第１副線路８２１と終端回路８３とが接続され、第２モードにおいては第２副線路８２２と終端回路８３とが接続される。第２切替スイッチ８６は、例えば、信号処理回路３０１によって制御される。第２切替スイッチ８６は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子８６０を、複数の選択端子８６１，８６２のいずれかに接続する。
本実施形態では、共通端子８６０が第４端子であり、選択端子８６１が第５端子であり、選択端子８６２が第６端子である。
（２）高周波モジュールの構造
次に、高周波モジュール１００の構造について、図４～図６を参照して説明する。
高周波モジュール１００は、図４～図６に示すように、実装基板１０と、複数の電子部品と、複数の外部接続端子９と、を備える。また、高周波モジュール１００は、第１樹脂層１６と、第２樹脂層１８と、金属電極層１７と、を更に備える。
高周波モジュール１００は、外部基板（図示せず）に電気的に接続可能である。外部基板は、例えば、携帯電話及び通信機器等の通信装置３００のマザー基板に相当する。なお、高周波モジュール１００が外部基板に電気的に接続可能であるとは、高周波モジュール１００が外部基板上に直接的に実装される場合だけでなく、高周波モジュール１００が外部基板上に間接的に実装される場合も含む。また、高周波モジュール１００が外部基板上に間接的に実装される場合とは、高周波モジュール１００が、外部基板上に実装された他の高周波モジュール上に実装される場合等である。
（２．１）実装基板
実装基板１０は、図４～図６に示すように、第１主面１０１及び第２主面１０２を有する。第１主面１０１及び第２主面１０２は、実装基板１０の厚さ方向Ｄ１において互いに対向する。第２主面１０２は、高周波モジュール１００が外部基板に設けられたときに、外部基板における実装基板１０側の主面と対向する。実装基板１０は、第１主面１０１及び第２主面１０２に複数の電子部品が実装された両面実装基板である。
実装基板１０は、複数の誘電体層が積層された多層基板である。実装基板１０は、複数の導電層と、複数のビア導体（貫通電極を含む）と、を有する。複数の導電層は、グランド電位のグランド層を含む。複数のビア導体は、第１主面１０１及び第２主面１０２のそれぞれに配置されている素子と実装基板１０の導電層との電気的接続に用いられる。また、複数のビア導体は、第１主面１０１に配置されている素子と第２主面１０２に配置されている素子との電気的接続、及び、実装基板１０の導電層と外部接続端子９との電気的接続に用いられる。
実施形態１に係る高周波モジュール１００では、複数の電子部品のうち第１群の電子部品が実装基板１０の第１主面１０１に配置されている。第１群の電子部品は、第１パワーアンプ１１と、第２パワーアンプ１２と、複数のフィルタ装置６０～６４と、第１出力整合回路３１と、第２出力整合回路３２と、第１入力整合回路４１と、第２入力整合回路４２と、を含む。
また、高周波モジュール１００では、複数の電子部品のうち第２群の電子部品が実装基板１０の第２主面１０２に配置されている。第２群の電子部品は、第１ＩＣチップ１３と、第２ＩＣチップ１４と、第３ＩＣチップ１５と、第１ローノイズアンプ２１と、第２ローノイズアンプ２２と、を含む。第１ＩＣチップ１３は、第５スイッチ（アンテナスイッチ）５５と、第１切替スイッチ８４と、短絡スイッチ８５と、第２切替スイッチ８６と、を含むＩＣチップ（ＩＣ部品）である。つまり、第５スイッチ５５は、第１切替スイッチ８４及び短絡スイッチ８５と一体である。第２ＩＣチップ１４は、第１スイッチ５１と、第２スイッチ５２と、を含むＩＣチップである。第３ＩＣチップ１５は、第３スイッチ５３と、第４スイッチ５４と、を含むＩＣチップである。
なお、整合回路７１～７４及び終端回路８３については、図４～図６のいずれにも図示されていないが、実装基板１０の第１主面１０１及び第２主面１０２のいずれに配置されていてもよい。また、方向性結合器８の主線路８１、第１副線路８２１及び第２副線路８２２については、後述するように、実装基板（多層基板）１０の内部に設けられている。
（２．２）電子部品
複数の電子部品は、上述したように、第１群の電子部品と、第２群の電子部品と、を含む。第１群の電子部品は、実装基板１０の第１主面１０１に配置されている。第１群の電子部品は、複数のフィルタ装置６０～６４を構成する複数の第１電子部品と、第１パワーアンプ１１及び第２パワーアンプ１２を構成する複数の第２電子部品と、第１出力整合回路３１、第２出力整合回路３２、第１入力整合回路４１及び第２入力整合回路４２を構成する複数の第３電子部品と、を含む。
ダイプレクサ６０を構成するフィルタ６０１，６０２、並びに、複数のデュプレクサ６１～６４を構成する複数の送信フィルタ６１１，６２１，６３１，６４１及び複数の受信フィルタ６１２，６２２，６３２，６４２の各々は、例えば、複数の直列腕共振子及び複数の並列腕共振子を含む弾性波フィルタである。弾性波フィルタは、例えば、弾性表面波を利用するＳＡＷ（Surface Acoustic Wave）フィルタである。さらに、複数のフィルタ６０１，６０２、複数の送信フィルタ６１１，６２１，６３１，６４１及び複数の受信フィルタ６１２，６２２，６３２，６４２の各々は、複数の直列腕共振子のいずれかと直列に接続されるインダクタ及びキャパシタの少なくとも一方を含んでもよいし、複数の並列腕共振子のいずれかと直列に接続されるインダクタ又はキャパシタを含んでもよい。
第２群の電子部品は、実装基板１０の第２主面１０２に配置されている。第２群の電子部品は、第１ＩＣチップ１３、第２ＩＣチップ１４及び第３ＩＣチップ１５を構成する複数の第４電子部品と、第１ローノイズアンプ２１及び第２ローノイズアンプ２２を構成する複数の第５電子部品と、を含む。
（２．３）外部接続端子
複数の外部接続端子９は、実装基板１０と外部基板（図示せず）とを電気的に接続するための端子である。
複数の外部接続端子９は、図５及び図６に示すように、実装基板１０の第２主面１０２に配置されている。「外部接続端子９が実装基板１０の第２主面１０２に配置されている」とは、外部接続端子９が実装基板１０の第２主面１０２に機械的に接続されていることと、外部接続端子９が実装基板１０（の適宜の導体部）と電気的に接続されていることと、を含む。複数の外部接続端子９の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子９の各々は、柱状電極である。柱状電極は、例えば、実装基板１０の導体部に対して、例えば、はんだにより接合されているが、はんだにより接合されることに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。実装基板１０の厚さ方向Ｄ１からの平面視において、複数の外部接続端子９の各々は、円形状である。
（２．４）樹脂層
第１樹脂層１６は、図６に示すように、実装基板１０の第１主面１０１に配置されている。第１樹脂層１６は、実装基板１０の第１主面１０１に配置されている第１群の電子部品を覆っている。第１樹脂層１６は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１６は、樹脂の他にフィラーを含んでいてもよい。
第２樹脂層１８は、図６に示すように、実装基板１０の第２主面１０２に配置されている。第２樹脂層１８は、実装基板１０の第２主面１０２に配置されている第２群の電子部品及び複数の外部接続端子９を覆っている。第２樹脂層１８は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１８は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１８の材料は、第１樹脂層１６の材料と同じ材料であってもよいし、異なる材料であってもよい。
（２．５）金属電極層
金属電極層１７は、導電性を有する。金属電極層１７は、高周波モジュール１００の内外の電磁シールドを目的として設けられている。金属電極層１７は、複数の金属層を積層した多層構造を有しているが、多層構造であることに限らず、１つの金属層であってもよい。１つの金属層は、１又は複数種の金属を含む。金属電極層１７は、図６に示すように、第１樹脂層１６における実装基板１０側とは反対側の主面と、第１樹脂層１６の外周面と、実装基板１０の外周面と、第２樹脂層１８の外周面と、を覆っている。金属電極層１７は、実装基板１０の有するグランド層（図示せず）の外周面の少なくとも一部と接触している。これにより、金属電極層１７の電位をグランド層の電位と同じにすることができる。
（３）高周波モジュールの各構成要素の詳細構造
（３．１）実装基板
実装基板１０は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板１０の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板１０の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層（図示せず）を含む。高周波モジュール１００では、複数のグランド端子とグランド層とが、実装基板１０のビア導体等を介して電気的に接続されている。実装基板１０は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板１０は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。
また、実装基板１０は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板１０の第１主面１０１であり、第２面が実装基板１０の第２主面１０２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
実装基板１０の第１主面１０１及び第２主面１０２は、実装基板１０の厚さ方向Ｄ１において離れており、実装基板１０の厚さ方向Ｄ１に交差する。実装基板１０における第１主面１０１は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、実装基板１０の厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板１０における第２主面１０２は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、実装基板１０の厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板１０の第１主面１０１及び第２主面１０２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。
（３．２）フィルタ装置
複数のフィルタ装置６０～６４の詳細な構造について説明する。以下では、複数のフィルタ装置６０～６４を区別せずにフィルタとする。
第１電子部品で構成されるフィルタは、ベアチップの弾性波フィルタである。第１電子部品は、基板と、回路部と、複数のパッド電極と、圧電体層と、低音速膜と、を有する。基板は、基板の厚さ方向において互いに対向する第１面及び第２面を有する。回路部は、複数のＩＤＴ（Interdigital Transducer）電極を含む。複数のパッド電極は、基板の第１面上に形成され、回路部に接続されている。複数のパッド電極は、複数のバンプを介して実装基板１０に接続されている。低音速膜は、基板の第１面上に設けられている。圧電体層は、低音速膜上に設けられている。複数のＩＤＴ電極は、圧電体層上に設けられている。また、複数のＩＤＴ電極は、複数のパッド電極と複数のバンプと基板と実装基板１０と第１樹脂層１６とによって、基板と実装基板１０との間に形成される空間内に配置されている。第１電子部品は、基板の厚さ方向からの平面視において、長方形状であるが、例えば、正方形状であってもよい。
低音速膜は、基板の厚さ方向からの平面視において、基板の外周から離れて位置している。第１電子部品は、絶縁層を更に有する。絶縁層は、基板の第１面のうち低音速膜に覆われていない領域を覆っている。絶縁層は、電気絶縁性を有する。絶縁層は、基板の第１面上において基板の外周に沿って形成されている。絶縁層は、複数のＩＤＴ電極を囲んでいる。第１電子部品の厚さ方向からの平面視において、絶縁層は、枠形状（例えば、矩形枠状）である。絶縁層の一部は、第１電子部品の厚さ方向において圧電体層の外周部に重なっている。圧電体層の外周面及び低音速膜の外周面は、絶縁層により覆われている。絶縁層の材料は、エポキシ樹脂、ポリイミド等である。
複数のパッド電極は、絶縁層を介して基板の第１面上に設けられている。
圧電体層の材料は、例えば、リチウムニオベイト又はリチウムタンタレートである。低音速膜の材料は、例えば、酸化ケイ素である。低音速膜では、圧電体層を伝搬するバルク波の音速よりも、低音速膜を伝搬するバルク波の音速が低速である。低音速膜の材料は、酸化ケイ素に限定されず、例えば、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素、炭素、若しくはホウ素を加えた化合物、又は、上記各材料を主成分とする材料であってもよい。
基板は、例えば、シリコン基板である。すなわち、第１電子部品の基板の材料は、シリコンである。基板では、圧電体層を伝搬する弾性波の音速よりも、基板を伝搬するバルク波の音速が高速である。ここにおいて、基板を伝搬するバルク波は、基板を伝搬する複数のバルク波のうち最も低音速なバルク波である。本実施形態では、基板と、基板上に設けられている低音速膜と、で高音速部材が構成されている。また、本実施形態では、基板が、シリコン基板からなる支持基板である。なお、基板の材料は、シリコンに限らず、例えば、ガリウム砒素、ヒ化アルミニウム、ヒ化インジウム、リン化インジウム、リン化ガリウム、アンチモン化インジウム、窒化ガリウム、窒化インジウム、窒化アルミニウム、シリコン、ゲルマニウム、炭化シリコン及び酸化ガリウム（III）のいずれかを主成分として含む材料、又はこれらの材料のうち２以上の材料からなる多元系混晶材料を主成分として含む材料であってもよい。
第１電子部品は、基板と低音速膜との間に設けられている高音速膜を更に有していてもよい。高音速膜では、圧電体層を伝搬する弾性波の音速よりも、高音速膜を伝搬するバルク波の音速が高速である。高音速膜の材料は、例えば、窒化ケイ素であるが、窒化ケイ素に限らず、例えば、ダイヤモンドライクカーボン、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、タンタル酸リチウム、ニオブ酸リチウム、水晶、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア、及びダイヤモンドからなる群から選択される少なくとも１種の材料からなっていてもよい。
また、第１電子部品は、例えば、低音速膜と圧電体層との間に介在する密着層を含んでいてもよい。密着層は、例えば、樹脂（エポキシ樹脂、ポリイミド樹脂）からなる。また、第１電子部品は、低音速膜と圧電体層との間、圧電体層上、又は低音速膜下のいずれかに誘電体膜を備えていてもよい。
（３．３）パワーアンプ
複数の第２電子部品の各々は、第１パワーアンプ１１又は第２パワーアンプ１２を構成するＩＣチップである。複数の第２電子部品の各々は、基板と、回路部と、を備える。基板は、基板の厚さ方向において互いに対向する第１面及び第２面を有する。基板は、例えば、ガリウム砒素基板である。すなわち、第２電子部品の基板の材料は、ガリウム砒素である。回路部は、基板の第１面に形成された少なくとも１つのトランジスタを含む。回路部は、第１パワーアンプ１１又は第２パワーアンプ１２に入力された送信信号を増幅する機能を有する。トランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。第１パワーアンプ１１及び第２パワーアンプ１２の各々は、例えば、直流カット用のキャパシタを含んでいてもよい。複数の第２電子部品の各々は、例えば、基板の第１面が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視において、複数の第２電子部品の各々の外縁は、四角形状である。
なお、基板の材料は、ガリウム砒素に限らず、例えば、ガリウム砒素、ヒ化アルミニウム、ヒ化インジウム、リン化インジウム、リン化ガリウム、アンチモン化インジウム、窒化ガリウム、窒化インジウム、窒化アルミニウム、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、酸化ガリウム（III）及びガリウムビスマスのいずれかを主成分として含む材料、又はこれらの材料のうち２以上の材料からなる多元系混晶材料を主成分として含む材料であってもよい。
（３．４）整合回路
複数の第３電子部品の各々は、例えば、第１出力整合回路３１、第２出力整合回路３２、第１入力整合回路４１又は第２入力整合回路４２のインダクタ若しくはキャパシタを構成するチップ部品である。複数の第３電子部品の各々は、ＳＭＤ（Surface Mount Device）である。複数の第３電子部品の各々は、直方体状である。実装基板１０の厚さ方向Ｄ１からの平面視において、複数の第３電子部品の各々の外縁は、四角形状である。
（３．５）ＩＣチップ
複数の第４電子部品の各々は、第１ＩＣチップ１３、第２ＩＣチップ１４又は第３ＩＣチップ１５を構成するチップ部品である。複数の第４電子部品の各々は、基板と、回路部と、を備える。基板は、互いに対向する第１面及び第２面を有する。基板は、例えば、シリコン基板である。回路部は、複数のスイッチング素子として複数のＦＥＴを含んでいる。複数のスイッチング素子の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。複数の第４電子部品の各々は、基板の第１面が実装基板１０の第２主面１０２側となるように実装基板１０の第２主面１０２にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視において、複数の第４電子部品の各々の外縁は、四角形状である。
ここで、第１ＩＣチップ１３を構成する第４電子部品は、上記ＦＥＴとして、短絡スイッチ８５を構成する第１ＦＥＴと、第１切替スイッチ８４を構成する第２ＦＥＴと、第２切替スイッチ８６を構成する第３ＦＥＴと、を有する。すなわち、短絡スイッチ８５は第１ＦＥＴを含み、第１切替スイッチ８４は第２ＦＥＴを含み、第２切替スイッチ８６は第３ＦＥＴを含む。そして、第１ＦＥＴのゲート幅は、第２ＦＥＴのゲート幅よりも広く、かつ第３ＦＥＴのゲート幅よりも広い。これにより、第２副線路８２２を含む閉回路の抵抗を小さくすることが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を通過する信号の損失を抑制することが可能となる。
（３．６）ローノイズアンプ
複数の第５電子部品の各々は、第１ローノイズアンプ２１又は第２ローノイズアンプ２２を構成するＩＣチップである。複数の第５電子部品の各々は、基板と、回路部と、を備える。基板は、互いに対向する第１面及び第２面を有する。基板は、例えば、シリコン基板である。回路部は、基板の第１面に形成されている。回路部は、第１ローノイズアンプ２１又は第２ローノイズアンプ２２に入力された受信信号を増幅する機能を有する。複数の第５電子部品の各々は、例えば、基板の第１面が実装基板１０の第２主面１０２側となるように実装基板１０の第２主面１０２にフリップチップ実装されている。実装基板１０の厚さ方向Ｄ１からの平面視において、複数の第５電子部品の各々の外縁は、四角形状である。
（４）高周波モジュールのレイアウト
次に、高周波モジュール１００のレイアウトについて、図４及び図５を参照して説明する。
複数のデュプレクサ６１～６４のうち２つのデュプレクサ６１，６３は、実装基板１０の第１主面１０１において、実装基板１０の短手方向Ｄ３に沿って並んでいる。また、複数のデュプレクサ６１～６４のうち２つのデュプレクサ６２，６４は、実装基板１０の第１主面１０１において、実装基板１０の短手方向Ｄ３に沿って並んでいる。２つのデュプレクサ６１，６３と２つのデュプレクサ６２，６４とは、実装基板１０の長手方向Ｄ２に沿って並んでいる。また、実装基板１０の第１主面１０１において、２つのデュプレクサ６２，６４に対して２つのデュプレクサ６１，６３側とは反対側には、ダイプレクサ６０が配置されている。実装基板１０の第１主面１０１において、２つのデュプレクサ６１，６３間には第１入力整合回路４１が配置され、２つのデュプレクサ６２，６４間には第２入力整合回路４２が配置されている。
さらに、実装基板１０の第１主面１０１において、２つのデュプレクサ６１，６３に対して２つのデュプレクサ６２，６４側とは反対側には、第１パワーアンプ１１及び第２パワーアンプ１２が配置されている。また、第１パワーアンプ１１及び第２パワーアンプ１２は、実装基板１０の短手方向Ｄ３に沿って並んでいる。実装基板１０の第１主面１０１において、第１パワーアンプ１１及び第２パワーアンプ１２と２つのデュプレクサ６１，６３との間には、第１出力整合回路３１及び第２出力整合回路３２が配置されている。また、第１出力整合回路３１及び第２出力整合回路３２は、実装基板１０の短手方向Ｄ３に沿って並んでいる。
第１ＩＣチップ１３、第２ＩＣチップ１４及び第３ＩＣチップ１５は、実装基板１０の第２主面１０２において、実装基板１０の長手方向Ｄ２に沿って並んでいる。より詳細には、第１ＩＣチップ１３、第２ＩＣチップ１４及び第３ＩＣチップ１５は、実装基板１０の長手方向Ｄ２における一端側（図５の左側）から、第２ＩＣチップ１４、第３ＩＣチップ１５、第１ＩＣチップ１３の順に並んでいる。また、実装基板１０の長手方向Ｄ２において、第１ＩＣチップ１３と第３ＩＣチップ１５との間には、第１ローノイズアンプ２１及び第２ローノイズアンプ２２が配置されている。また、第１ローノイズアンプ２１及び第２ローノイズアンプ２２は、実装基板１０の短手方向Ｄ３に沿って並んでいる。
（５）方向性結合器の動作
次に、実施形態１に係る方向性結合器８の動作について、図１及び図２を参照して説明する。
方向性結合器８は、上述したように、第１モード及び第２モードを有する。第１モードは、主線路８１を伝送する信号のうち第１周波数帯域の信号を検波するモードである。第２モードは、主線路８１を伝送する信号のうち第２周波数帯域の信号を検波するモードである。
（５．１）第１モード
方向性結合器８は、第１モードでは、図１に示すように、第１切替スイッチ８４の共通端子８４０と選択端子８４１とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６１とを接続する。また、方向性結合器８は、第１モードでは、短絡スイッチ８５の端子８５１と端子８５２とを接続する。これにより、第１モードでは、第１副線路８２１と終端回路８３とが接続され、第２副線路８２２の両端（第１端８２２１及び第２端８２２２）が短絡する。
方向性結合器８は、第１モードでは、主線路８１を伝送する信号（送信信号又は受信信号）のうち第１周波数帯域の信号を第１副線路８２１にて検波し、この検波信号を、第３接続端子８７３及びカップリング端子９６（図３参照）を介して外部装置（例えば、検波器）に出力する。
また、第１モードでは、上述したように、第２副線路８２２の両端を短絡させており、第２副線路８２２を含む閉回路が形成される。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号の損失を抑制することが可能となる。
（５．２）第２モード
方向性結合器８は、第２モードでは、図２に示すように、第１切替スイッチ８４の共通端子８４０と選択端子８４２とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６２とを接続する。また、方向性結合器８は、第２モードでは、短絡スイッチ８５の端子８５１と端子８５２とを開放させる。これにより、第２モードでは、直列に接続された第１副線路８２１及び第２副線路８２２と終端回路８３とが接続される。
これにより、第１副線路８２１のみを終端回路８３に接続させる第１モードに比べて、終端回路８３に接続される副線路の長さ（Ｌ１＋Ｌ２）を長くすることが可能となり、第１モードよりも低い周波数帯域である第２周波数帯域の信号を検波することが可能となる。そして、方向性結合器８は、第２モードにおいて検波した検波信号を、第３接続端子８７３及びカップリング端子９６（図３参照）を介して外部装置（例えば、検波器）に出力する。
（６）効果
（６．１）方向性結合器
実施形態１に係る方向性結合器８では、上述したように、第１副線路８２１のみを終端回路８３に接続する第１モードにおいて、短絡スイッチ８５にて第２副線路８２２の両端（第１端８２２１及び第２端８２２２）を短絡させており、第２副線路８２２を含む閉回路を形成することが可能となる。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号の損失を抑制することが可能となる。
また、実施形態１に係る方向性結合器８では、上述したように、直列に接続した第１副線路８２１及び第２副線路８２２によって第２モードにおける副線路を形成することが可能となる。このため、第２モードにおける副線路を１つの副線路で形成する場合に比べて、方向性結合器８の小型化を図ることが可能となる。
また、実施形態１に係る方向性結合器８では、上述したように、短絡スイッチ８５を構成する第１ＦＥＴのゲート幅が、第１切替スイッチ８４を構成する第２ＦＥＴのゲート幅よりも広く、かつ第２切替スイッチ８６の第３ＦＥＴのゲート幅よりも広くなっている。これにより、第２副線路８２２を含む閉回路の抵抗を小さくすることが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号の損失を抑制することが可能となる。
（６．２）高周波モジュール及び通信装置
実施形態１に係る高周波モジュール１００及び通信装置３００は、上述したように、方向性結合器８を備えているので、方向性結合器８の主線路８１を伝送する信号の損失を抑制することが可能となる。
また、実施形態１に係る高周波モジュール１００では、上述したように、第５スイッチ（アンテナスイッチ）５５は、第１切替スイッチ８４及び短絡スイッチ８５と共に第１ＩＣチップ１３に含まれており、第１切替スイッチ８４及び短絡スイッチ８５と一体である。これにより、第５スイッチ５５と第１切替スイッチ８４及び短絡スイッチ８５とが別々のＩＣチップに含まれる場合に比べて、高周波モジュール１００の小型化を図ることが可能となる。
なお、上述の信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１００が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。つまり、信号処理回路３０１が実装される回路基板と高周波モジュール１００が実装される回路基板とは、異なる回路基板であってもよい。
（７）変形例
実施形態１の変形例に係る高周波モジュール１００ａについて、図７及び図８を参照して説明する。変形例に係る高周波モジュール１００ａに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。
変形例に係る高周波モジュール１００ａは、第５スイッチ（アンテナスイッチ）５５、第１切替スイッチ８４、短絡スイッチ８５及び第２切替スイッチ８６を含む第１ＩＣチップ１３が、実装基板１０の第１主面１０１に配置されている点で、実施形態１に係る高周波モジュール１００と相違する。
変形例に係る高周波モジュール１００ａは、図７に示すように、実装基板１０と、第１ＩＣチップ１３と、第１樹脂層１６と、金属電極層１７と、を備える。第１ＩＣチップ１３は、上述したように、第５スイッチ５５と、第１切替スイッチ８４と、短絡スイッチ８５と、第２切替スイッチ８６と、を含む。
実装基板１０は、例えば、複数（図示例では５つ）の層１０ａ～１０ｅを有する多層基板である。複数の層１０ａ～１０ｅは、第１層１０ａと、第２層１０ｂと、第３層１０ｃと、第４層１０ｄと、第５層１０ｅと、を含む。
第１層１０ａの一面（裏面）には、複数（図示例では９つ）の外部接続端子９が配置されている。第２層１０ｂの一面（表面）には、第１副線路８２１を構成する導体パターン部が形成されている。第３層１０ｃの一面（表面）には、主線路８１を構成する導体パターン部が形成されている。第４層１０ｄの一面（表面）には、第２副線路８２２を構成する導体パターン部が形成されている。第５層１０ｅには、複数（図示例では４つ）の端子１０３～１０６が形成されている。
端子１０３は、第１副線路８２１の第１端８２１１に対応し、ビア導体（図示せず）を介して第１副線路８２１の第１端８２１１に接続される。端子１０４は、第１副線路８２１の第２端８２１２に対応し、ビア導体（図示せず）を介して第１副線路８２１の第２端８２１２に接続される。端子１０５は、第２副線路８２２の第２端８２２２に対応し、ビア導体（図示せず）を介して第２副線路８２２の第２端８２２２に接続される。端子１０６は、第２副線路８２２の第１端８２２１に対応し、ビア導体（図示せず）を介して第２副線路８２２の第１端８２２１に接続される。
実装基板１０では、下側から、第１層１０ａ、第２層１０ｂ、第３層１０ｃ、第４層１０ｄ、第５層１０ｅの順に積層されている。これにより、主線路８１、第１副線路８２１及び第２副線路８２２は、実装基板（多層基板）１０の内部に設けられる。また、実装基板１０の第１主面１０１（第５層１０ｅの表面）には、第１ＩＣチップ１３が配置されている。上述のように、実装基板１０の内部に主線路８１、第１副線路８２１及び第２副線路８２２を設け、実装基板１０の第１主面１０１に第１ＩＣチップ１３を配置することにより、高出力の信号が第１切替スイッチ８４及び第２切替スイッチ８６を伝送することを回避することが可能となり、主線路８１を伝送する信号（高周波信号）の歪みを小さくすることが可能となる。さらに、実装基板１０の第１主面１０１には、第１ＩＣチップ１３を覆うように第１樹脂層１６が配置されている。また、実装基板１０の第１主面１０１側において、第１樹脂層１６を覆うように金属電極層１７が配置されている。変形例に係る高周波モジュール１００ａは、携帯電話等の内部にあるマザー基板上に、外部接続端子９を介して実装することができる。また、高周波モジュール１００ａをサブモジュールとして、実施形態１に係る高周波モジュール１００の実装基板１０の第１主面１０１あるいは第２主面１０２のいずれか一方主面に実装しても構わない。
変形例に係る高周波モジュール１００ａでは、図８に示すように、実装基板１０の厚さ方向Ｄ１（図７参照）からの平面視において、主線路８１、第１副線路８２１及び第２副線路８２２と第１ＩＣチップ１３とが重なっている。これにより、第１ＩＣチップ１３と方向性結合器８との接続距離を短くすることが可能となり、その結果、不要なインダクタの発生を抑制することが可能となる。なお、第１ＩＣチップ１３は、実装基板１０の厚さ方向Ｄ１からの平面視において、主線路８１、第１副線路８２１及び第２副線路８２２のいずれか１つと重なっていてもよいし、いずれか２つと重なっていてもよい。すなわち、第１ＩＣチップ１３は、実装基板１０の厚さ方向Ｄ１からの平面視において、主線路８１、第１副線路８２１及び第２副線路８２２の少なくとも１つと重なっていればよい。また、図８において、主線路８１と、第１副線路８２１及び第２副線路８２２とは、実装基板１０の厚さ方向Ｄ１からの平面視において、少なくとも一部が重なるように配置されているが、主線路８１と第１副線路８２１及び第２副線路８２２との間の電磁界結合が必要な結合度よりも大きい場合は、互いに重ならない位置に配置しても構わない。また、主線路８１と、第１副線路８２１及び第２副線路の少なくとも一方を同じ層上に近接して配置する構成としても構わない。
（実施形態２）
実施形態２に係る方向性結合器８ａについて、図９及び図１０を参照して説明する。実施形態２に係る方向性結合器８ａに関し、実施形態１に係る方向性結合器８と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係る方向性結合器８ａでは、第１副線路８２１の第１端８２１１と第２副線路８２２の第２端８２２２との間の信号経路Ｒ１に位相回路８８が設けられている点で、実施形態１に係る方向性結合器８と相違する。また、実施形態２に係る方向性結合器８ａでは、位相回路８８の第２端８８０２と第２副線路８２２の第２端８２２２との間の信号経路にスイッチ８９が設けられている点で、実施形態１に係る方向性結合器８と相違する。
（１）構成
実施形態２に係る方向性結合器８ａは、図９に示すように、主線路８１と、第１副線路８２１と、第２副線路８２２と、終端回路８３と、第１切替スイッチ８４と、短絡スイッチ８５と、第２切替スイッチ８６と、位相回路８８と、スイッチ８９と、を備える。また、方向性結合器８ａは、第１接続端子８７１と、第２接続端子８７２と、第３接続端子８７３と、を更に備える。
主線路８１は、主線路８１の長手方向の両端である第１端８１１及び第２端８１２を有する。主線路８１の第１端８１１は、第１接続端子８７１に接続されている。また、主線路８１の第１端８１１は、第１接続端子８７１を介してアンテナ端子９１（図３参照）に接続されている。主線路８１の第２端８１２は、第２接続端子８７２に接続されている。また、主線路８１の第２端８１２は、第２接続端子８７２を介してダイプレクサ６０（図３参照）に接続されている。
第１副線路８２１は、第１副線路８２１の長手方向の両端である第１端８２１１及び第２端８２１２を有する。第１副線路８２１の第１端８２１１は、第２切替スイッチ８６の共通端子８６０に接続されている。第１副線路８２１の第２端８２１２は、第３接続端子８７３に接続されている。また、第１副線路８２１の第２端８２１２は、第３接続端子８７３を介してカップリング端子９６（図３参照）に接続されている。
第２副線路８２２は、第２副線路８２２の長手方向の両端である第１端８２２１及び第２端８２２２を有する。第２副線路８２２の第１端８２２１は、第１切替スイッチ８４の選択端子８４２に接続されている。第２副線路８２２の第２端８２２２は、スイッチ８９の端子８９２に接続されている。
ここで、第１副線路８２１及び第２副線路８２２は、図９に示すように、主線路８１の長手方向（図９の左右方向）に沿って並んでいる。また、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２とは同じである。なお、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２とは異なっていてもよい。この場合において、第２副線路８２２の長さＬ２は、第１副線路８２１の長さＬ１よりも長くてもよいし、短くてもよい。
位相回路８８は、第１副線路８２１の第１端８２１１と第２副線路８２２の第２端８２２２との間の信号経路Ｒ１に設けられている。より詳細には、位相回路８８の第１端８８０１は、第２切替スイッチ８６の選択端子８６２に接続されており、位相回路８８の第２端８８０２は、スイッチ８９の端子８９１に接続されている。
位相回路８８は、図１０Ａに示すように、例えば、インダクタ８８１と、キャパシタ８８２と、を有する。すなわち、位相回路８８は、インダクタ８８１とキャパシタ８８２とで構成されるローパスフィルタを有する。インダクタ８８１は、位相回路８８の両端間（第１端８８０１及び第２端８８０２）に接続されている。キャパシタ８８２は、位相回路８８の第１端８８０１及びインダクタ８８１の接続点とグランドとの間に接続されている。
ここで、位相回路８８は、上述の第１ＩＣチップ１３（図５参照）に含まれていることが好ましい。すなわち、第１ＩＣチップ１３は、上述の第５スイッチ５５、第１切替スイッチ８４、短絡スイッチ８５及び第２切替スイッチ８６に加えて、位相回路８８を更に含むことが好ましい。これにより、実装基板１０の内部に形成されている主線路８１と位相回路８８とを物理的に離すことが可能となり、その結果、主線路８１と位相回路８８との不要な結合を抑制することが可能となる。また、位相回路８８が第２切替スイッチ８６に近接して配置されている場合には、位相回路８８と第２切替スイッチ８６との接続距離を短くすることが可能となり、その結果、第１副線路８２１及び第２副線路８２２の位相調整を高精度に行うことが可能となる。
第１切替スイッチ８４は、共通端子８４０と、複数（図示例では２つ）の選択端子８４１，８４２と、を有する。共通端子８４０は、終端回路８３に接続されている。選択端子８４１は、第２切替スイッチ８６の選択端子８６１に接続されている。選択端子８４２は、第２副線路８２２の第１端８２２１に接続されている。本実施形態では、第１切替スイッチ８４が切替スイッチである。また、本実施形態では、共通端子８４０が第１端子であり、選択端子８４１が第２端子であり、選択端子８４２が第３端子である。
第２切替スイッチ８６は、共通端子８６０と、複数（図示例では２つ）の選択端子８６１，８６２と、を有する。共通端子８６０は、第１副線路８２１の第１端８２１１に接続されている。選択端子８６１は、第１切替スイッチ８４の選択端子８４１に接続されている。選択端子８６２は、位相回路８８の第１端８８０１に接続されている。本実施形態では、共通端子８６０が第４端子であり、選択端子８６１が第５端子であり、選択端子８６２が第６端子である。
短絡スイッチ８５は、２つの端子８５１，８５２を有する。短絡スイッチ８５は、第２副線路８２２の両端間に接続されている。より詳細には、端子８５１が第２副線路８２２の第１端８２２１に接続され、端子８５２が第２副線路８２２の第２端８２２２に接続されている。
スイッチ８９は、２つの端子８９１，８９２を有する。スイッチ８９は、位相回路８８と第２副線路８２２との間の信号経路に設けられている。より詳細には、端子８９１が位相回路８８の第２端８８０２に接続され、端子８９２が第２副線路８２２の第２端８２２２に接続されている。
実施形態２に係る方向性結合器８ａは、第１モードと、第２モードと、を有する。第１モードは、主線路８１を伝送する信号のうち第１周波数帯域の信号を検波するモードである。第２モードは、主線路８１を伝送する信号のうち第２周波数帯域の信号を検波するモードである。ここで、第１周波数帯域は第２周波数帯域よりも周波数の高い帯域である。すなわち、実施形態２に係る方向性結合器８ａでは、第１モードがＨＢ（ハイバンド）モードであり、第２モードがＬＢ（ローバンド）モードである。
（２）動作
（２．１）第１モード
実施形態２に係る方向性結合器８ａは、第１モードでは、第１切替スイッチ８４の共通端子８４０と選択端子８４１とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６１とを接続し、短絡スイッチ８５の端子８５１と端子８５２とを接続する。これにより、第１副線路８２１と終端回路８３とが接続され、第１副線路８２１にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第１周波数帯域の信号を検波する。
第１モードでは、第２副線路８２２は、短絡スイッチ８５にて閉回路を形成する。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を通過する信号の損失を抑制することが可能となる。
（２．２）第２モード
実施形態２に係る方向性結合器８ａは、第２モードでは、第１切替スイッチ８４の共通端子８４０と選択端子８４２とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６２とを接続し、スイッチ８９の端子８９１と端子８９２とを接続する。これにより、第１副線路８２１及び第２副線路８２２が終端回路８３に接続される。ここで、実施形態２に係る方向性結合器８ａでは、第１副線路８２１と第２副線路８２２との間の信号経路Ｒ１に位相回路８８が設けられており、第１副線路８２１及び第２副線路８２２の位相を調整することが可能となる。その結果、第１副線路８２１及び第２副線路８２２に周波数の高い信号が流れにくくなる。したがって、方向性結合器８ａを広帯域に適用することが可能となる。
（３）変形例
方向性結合器８ａは、位相回路８８の代わりに、位相回路８８ａを備えていてもよいし、位相回路８８ｂを備えていてもよい。
位相回路８８ａは、図１０Ｂに示すように、例えば、インダクタ８８１と、複数（図示例では２つ）の可変キャパシタ８８３，８８４と、を有する。インダクタ８８１は、位相回路８８ａの両端（第１端８８０１及び第２端８８０２）間に接続されている。可変キャパシタ８８３は、位相回路８８ａの第１端８８０１とインダクタ８８１との接続点と、グランドとの間に接続されている。また、可変キャパシタ８８４は、位相回路８８ａの第２端８８０２とインダクタ８８１との接続点と、グランドとの間に接続されている。
また、位相回路８８ｂは、図１０Ｃに示すように、例えば、複数（図示例では２つ）のインダクタ８８１，８８５と、複数（図示例では３つ）の可変キャパシタ８８６～８８８と、を有する。複数のインダクタ８８１，８８５は互いに直列に接続されており、位相回路８８ｂの両端（第１端８８０１及び第２端８８０２）間に接続されている。可変キャパシタ８８６は、位相回路８８ｂの第１端８８０１とインダクタ８８１との接続点と、グランドとの間に接続されている。可変キャパシタ８８７は、インダクタ８８１とインダクタ８８５との接続点と、グランドとの間に接続されている。可変キャパシタ８８６は、位相回路８８ｂの第２端８８０２とインダクタ８８５との接続点と、グランドとの間に接続されている。
これらの場合においても、位相回路８８と同様、第１副線路８２１及び第２副線路８２２の位相を調整することが可能となり、その結果、第１副線路８２１及び第２副線路８２２に周波数の高い信号が流れにくくなるため、方向性結合器８ａを広帯域に適用することが可能となる。
また、実施形態２に係る方向性結合器８ａでは、例えば、第１副線路８２１の第２端８２１２の接続先が終端回路８３となり、第１切替スイッチ８４の共通端子８４０の接続先が第３接続端子８７３となるように、接続先を切替可能とすることで、送信信号及び受信信号の両方について検波することが可能となる。この際、位相回路８８ａ（又は位相回路８８ｂ）により、送信信号を検波する場合と受信信号を検波する場合との間でインピーダンスを調整することが可能となる。
また、送信信号及び受信信号の両方を検波する場合には、上述の主線路８１、第１副線路８２１、第２副線路８２２、終端回路８３、第１切替スイッチ８４、短絡スイッチ８５、第２切替スイッチ８６、位相回路８８ａ（又は位相回路８８ｂ）及びスイッチ８９にて構成される検波回路を２組設けることでも可能となる。
（実施形態３）
実施形態３に係る方向性結合器８ｂについて、図１１を参照して説明する。実施形態３に係る方向性結合器８ｂに関し、実施形態１に係る方向性結合器８と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係る方向性結合器８ｂは、第１副線路８２１及び第２副線路８２２に加えて、第３副線路８２３を更に備えている点で、実施形態１に係る方向性結合器８と相違する。また、実施形態３に係る方向性結合器８ｂは、短絡スイッチとしての第２短絡スイッチ８５とは異なる第１短絡スイッチ８０を更に備えている点で、実施形態１に係る方向性結合器８と相違する。また、実施形態３に係る方向性結合器８ｂは、第１切替スイッチ８４及び第２切替スイッチ８６に加えて、第３切替スイッチ９０を更に備えている点で、実施形態１に係る方向性結合器８と相違する。
（１）構成
実施形態３に係る方向性結合器８ｂは、図１１に示すように、主線路８１と、第１副線路８２１と、第２副線路８２２と、第３副線路８２３と、終端回路８３と、を備える。また、実施形態３に係る方向性結合器８ｂは、第１切替スイッチ８４と、第２切替スイッチ８６と、第３切替スイッチ９０と、を更に備える。また、実施形態３に係る方向性結合器８ｂは、第１短絡スイッチ８０と、第２短絡スイッチ８５と、を更に備える。
主線路８１は、主線路８１の長手方向の両端である第１端８１１及び第２端８１２を有する。主線路８１の第１端８１１は、第１接続端子８７１に接続されている。また、主線路８１の第１端８１１は、第１接続端子８７１を介してアンテナ端子９１（図３参照）に接続されている。主線路８１の第２端８１２は、第２接続端子８７２に接続されている。また、主線路８１の第２端８１２は、第２接続端子８７２を介してダイプレクサ６０（図３参照）に接続されている。
第１副線路８２１は、第１副線路８２１の長手方向の両端である第１端８２１１及び第２端８２１２を有する。第１副線路８２１の第１端８２１１は、第２切替スイッチ８６の共通端子８６０に接続されている。第１副線路８２１の第２端８２１２は、第３接続端子８７３に接続されている。また、第１副線路８２１の第２端８２１２は、第３接続端子８７３を介してカップリング端子９６（図３参照）に接続されている。
第２副線路８２２は、第２副線路８２２の長手方向の両端である第１端８２２１及び第２端８２２２を有する。第２副線路８２２の第１端８２２１は、第３切替スイッチ９０の共通端子９００に接続されている。第２副線路８２２の第２端８２２２は、第２切替スイッチ８６の選択端子８６２に接続されている。
第３副線路８２３は、第３副線路８２３の長手方向の両端である第１端８２３１及び第２端８２３２を有する。第３副線路８２３の第１端８２３１は、第１切替スイッチ８４の選択端子８４３に接続されている。第３副線路８２３の第２端８２３２は、第３切替スイッチ９０の選択端子９０２に接続されている。
ここで、第１副線路８２１、第２副線路８２２及び第３副線路８２３は、図１１に示すように、主線路８１の長手方向（図１１の左右方向）に沿って並んでいる。また、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２と第３副線路８２３の長さＬ３とは同じである。なお、第１副線路８２１の長さＬ１と第２副線路８２２の長さＬ２と第３副線路８２３の長さＬ３とは異なっていてもよい。すなわち、第２副線路８２２の長さＬ２は、第１副線路８２１の長さＬ１よりも長くてもよいし、短くてもよい。また、第３副線路８２３の長さＬ３は、第１副線路８２１の長さＬ１及び第２副線路８２２の長さＬ２よりも長くてもよいし、短くてもよい。
第１切替スイッチ８４は、共通端子８４０と、複数（図示例では３つ）の選択端子８４１，８４２，８４３と、を有する。共通端子８４０は、終端回路８３に接続されている。選択端子８４１は、第２切替スイッチ８６の選択端子８６１に接続されている。選択端子８４２は、第３切替スイッチ９０の選択端子９０１に接続されている。選択端子８４３は、第３副線路８２３の第１端８２３１に接続されている。本実施形態では、第１切替スイッチ８４が切替スイッチである。また、本実施形態では、共通端子８４０が第１端子であり、選択端子８４１が第２端子であり、選択端子８４２が第３端子である。
第２切替スイッチ８６は、共通端子８６０と、複数（図示例では２つ）の選択端子８６１，８６２と、を有する。共通端子８６０は、第１副線路８２１の第１端８２１１に接続されている。選択端子８６１は、第１切替スイッチ８４の選択端子８４１に接続されている。選択端子８６２は、第２副線路８２２の第２端８２２２に接続されている。本実施形態では、共通端子８６０が第４端子であり、選択端子８６１が第５端子であり、選択端子８６２が第６端子である。
第３切替スイッチ９０は、共通端子９００と、複数（図示例では２つ）の選択端子９０１，９０２と、を有する。共通端子９００は、第２副線路８２２の第１端８２２１に接続されている。選択端子９０１は、第１切替スイッチ８４の選択端子８４２に接続されている。選択端子９０２は、第３副線路８２３の第２端８２３２に接続されている。
第１短絡スイッチ８０は、２つの端子８０１，８０２を有する。第１短絡スイッチ８０は、第３副線路８２３の第１端８２３１と第２端８２３２との間に接続されている。より詳細には、端子８０１が第３副線路８２３の第１端８２３１に接続され、端子８０２が第３副線路８２３の第２端８２３２に接続されている。
第２短絡スイッチ８５は、２つの端子８５１，８５２を有する。第２短絡スイッチ８５は、第２副線路８２２の第１端８２２１と第２端８２２２との間に接続されている。より詳細には、端子８５１が第２副線路８２２の第１端８２２１に接続され、端子８５２が第２副線路８２２の第２端８２２２に接続されている。
実施形態３に係る方向性結合器８ｂは、第１モードと、第２モードと、第３モードと、を有する。第１モードは、主線路８１を伝送する信号のうち第１周波数帯域の信号を検波するモードである。第２モードは、主線路８１を伝送する信号のうち第２周波数帯域の信号を検波するモードである。第３モードは、主線路８１を伝送する信号のうち第３周波数帯域の信号を検波するモードである。ここで、第１周波数帯域は第２周波数帯域よりも周波数の高い帯域である。また、第２周波数帯域は、第３周波数帯域よりも周波数の高い帯域である。すなわち、実施形態３に係る方向性結合器８ｂでは、第１モードがＨＢ（ハイバンド）モードであり、第２モードがＭＢ（ミッドバンド）モードであり、第３モードがＬＢ（ローバンド）モードである。
（２）動作
（２．１）第１モード
実施形態３に係る方向性結合器８ｂは、第１モードでは、第１切替スイッチ８４の共通端子８４０と選択端子８４１とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６１とを接続し、第１短絡スイッチ８０の端子８０１と端子８０２とを接続し、第２短絡スイッチ８５の端子８５１と端子８５２とを接続する。このとき、第３切替スイッチ９０の共通端子９００は、複数の選択端子９０１，９０２のいずれにも接続されない。これにより、第１副線路８２１と終端回路８３とが接続され、第１副線路８２１にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第１周波数帯域の信号を検波する。
また、第１モードでは、第２副線路８２２は、第２短絡スイッチ８５にて閉回路を形成する。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号（送信信号又は受信信号）の損失を抑制することが可能となる。
また、第１モードでは、第３副線路８２３は、第１短絡スイッチ８０にて閉回路を形成する。これにより、第３副線路８２３の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第３副線路８２３との結合度を弱めることが可能となる。その結果、主線路８１から第３副線路８２３への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号（送信信号又は受信信号）の損失を抑制することが可能となる。
（２．２）第２モード
実施形態３に係る方向性結合器８ｂは、第２モードでは、第１切替スイッチ８４の共通端子８４０と選択端子８４２とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子８６２とを接続し、第３切替スイッチ９０の共通端子９００と選択端子９０１とを接続し、第１短絡スイッチ８０の端子８０１と端子８０２とを接続する。このとき、第２短絡スイッチ８５の端子８５１と端子８５２とが開放している。これにより、直列に接続された第１副線路８２１及び第２副線路８２２と終端回路８３とが接続され、第１副線路８２１及び第２副線路８２２にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第２周波数帯域の信号を検波する。
また、第２モードでは、第３副線路８２３は、第１短絡スイッチ８０にて閉回路を形成する。これにより、第３副線路８２３の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第３副線路８２３との結合度を弱めることが可能となる。その結果、主線路８１から第３副線路８２３への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号（送信信号又は受信信号）の損失を抑制することが可能となる。
（２．３）第３モード
実施形態３に係る方向性結合器８ｂは、第３モードでは、第１切替スイッチ８４の共通端子８４０と選択端子８４３とを接続し、第２切替スイッチ８６の共通端子８６０と選択端子端子８６２とを接続し、第３切替スイッチ９０の共通端子９００と選択端子９０２とを接続する。このとき、第１短絡スイッチ８０の端子８０１と端子８０２とが開放し、第２短絡スイッチ８５の端子８５１と端子８５２とが開放している。これにより、直列に接続された第１副線路８２１、第２副線路８２２及び第３副線路８２３と終端回路８３とが接続され、第１副線路８２１、第２副線路８２２及び第３副線路８２３にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第３周波数帯域の信号を検波する。
（実施形態４）
実施形態４に係る方向性結合器８ｃについて、図１２を参照して説明する。実施形態４に係る方向性結合器８ｃに関し、実施形態１に係る方向性結合器８と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態４に係る方向性結合器８ｃでは、第１副線路８２１の長さＬ１が第２副線路８２２の長さＬ２よりも短い点、及び切替スイッチをまとめている点で、実施形態１に係る方向性結合器８と相違する。
（１）構成
実施形態４に係る方向性結合器８ｃは、図１２に示すように、主線路８１と、第１副線路８２１と、第２副線路８２２と、終端回路８３と、を備える。また、実施形態４に係る方向性結合器８ｃは、第１切替スイッチ８４と、第１短絡スイッチ８０と、第２短絡スイッチ８５と、を更に備える。
主線路８１は、主線路８１の長手方向の両端である第１端８１１及び第２端８１２を有する。主線路８１の第１端８１１は、第１接続端子８７１に接続されている。また、主線路８１の第１端８１１は、第１接続端子８７１を介してアンテナ端子９１（図３参照）に接続されている。主線路８１の第２端８１２は、第２接続端子８７２に接続されている。また、主線路８１の第２端８１２は、第２接続端子８７２を介してダイプレクサ６０（図３参照）に接続されている。
第１副線路８２１は、第１副線路８２１の長手方向の両端である第１端８２１１及び第２端８２１２を有する。第１副線路８２１の第１端８２１１は、第１切替スイッチ８４の選択端子８４２に接続されている。第１副線路８２１の第２端８２１２は、第１切替スイッチ８４の選択端子８４３に接続されている。
第２副線路８２２は、第２副線路８２２の長手方向の両端である第１端８２２１及び第２端８２２２を有する。第２副線路８２２の第１端８２２１は、第１切替スイッチ８４の選択端子８４１に接続されている。第２副線路８２２の第２端８２２２は、第１切替スイッチ８４の選択端子８４４に接続されている。ここで、図１２に示すように、第２副線路８２２の長さＬ２は、第１副線路８２１の長さＬ１よりも長い。したがって、後述の第１モードでは相対的に線路長の短い第１副線路８２１が選択され、後述の第２モードでは相対的に線路長の長い第２副線路８２２が選択される。
第１切替スイッチ８４は、複数（図示例では２つ）の共通端子８４０Ａ，８４０Ｂと、複数（図示例では４つ）の選択端子８４１～８４４と、を有する。共通端子８４０Ａは、第３接続端子８７３に接続されている。また、共通端子８４０Ａは、第３接続端子８７３を介してカップリング端子９６（図３参照）に接続されている。共通端子８４０Ｂは、終端回路８３に接続されている。選択端子８４１は、第２副線路８２２の第１端８２２１に接続されている。選択端子８４２は、第１副線路８２１の第１端８２１１に接続されている。選択端子８４３は、第１副線路８２１の第２端８２１２に接続されている。選択端子８４４は、第２副線路８２２の第２端８２２２に接続されている。本実施形態では、第１切替スイッチ８４が切替スイッチである。
第１短絡スイッチ８０は、２つの端子８０１，８０２を有する。第１短絡スイッチ８０は、第１副線路８２１の第１端８２１１と第２端８２１２との間に接続されている。より詳細には、端子８０１が第１副線路８２１の第１端８２１１に接続され、端子８０２が第１副線路８２１の第２端８２１２に接続されている。
第２短絡スイッチ８５は、２つの端子８５１，８５２を有する。第２短絡スイッチ８５は、第２副線路８２２の第１端８２２１と第２端８２２２との間に接続されている。より詳細には、端子８５１が第２副線路８２２の第１端８２２１に接続され、端子８５２が第２副線路８２２の第２端８２２２に接続されている。本実施形態では、第２短絡スイッチ８５が短絡スイッチである。
実施形態４に係る方向性結合器８ｃは、第１モードと、第２モードと、を有する。第１モードは、主線路８１を通過する信号のうち第１周波数帯域の信号を検波するモードである。第２モードは、主線路８１を通過する信号のうち第２周波数帯域の信号を検波するモードである。ここで、第１周波数帯域は第２周波数帯域よりも周波数の高い帯域である。すなわち、実施形態４に係る方向性結合器８ｃでは、第１モードがＨＢ（ハイバンド）モードであり、第２モードがＬＢ（ローバンド）モードである。
（２）動作
（２．１）第１モード
実施形態４に係る方向性結合器８ｃは、第１モードでは、第１切替スイッチ８４の共通端子８４０Ａと選択端子８４２とを接続し、共通端子８４０Ｂと選択端子８４３とを接続する。また、第１モードでは、第２短絡スイッチ８５の端子８５１と端子８５２とを接続する。また、第１モードでは、第１短絡スイッチ８０の端子８０１と端子８０２とが開放している。これにより、第１副線路８２１と終端回路８３とが接続され、第１副線路８２１にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第１周波数帯域の信号を検波する。
また、第１モードでは、第２副線路８２２は、第２短絡スイッチ８５にて閉回路を形成する。これにより、第２副線路８２２の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第２副線路８２２との結合度を弱めることが可能となる。その結果、主線路８１から第２副線路８２２への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号（送信信号又は受信信号）の損失を抑制することが可能となる。
（２．２）第２モード
実施形態４に係る方向性結合器８ｃは、第２モードでは、第１切替スイッチ８４の共通端子８４０Ａと選択端子８４１とを接続し、共通端子８４０Ｂと選択端子８４４とを接続する。また、第２モードでは、第１短絡スイッチ８０の端子８０１と端子８０２とを接続する。また、第２モードでは、第２短絡スイッチ８５の端子８５１と端子８５２とが開放している。これにより、第２副線路８２２と終端回路８３とが接続され、第２副線路８２２にて主線路８１を伝送する信号（送信信号又は受信信号）のうち第２周波数帯域の信号を検波する。
また、第２モードでは、第１副線路８２１は、第１短絡スイッチ８０にて閉回路を形成する。これにより、第１副線路８２１の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路８１と第１副線路８２１との結合度を弱めることが可能となる。その結果、主線路８１から第１副線路８２１への信号の漏洩を低減することが可能となり、主線路８１を伝送する信号（送信信号又は受信信号）の損失を抑制することが可能となる。
（その他の変形例）
上述の実施形態１～４等は、本発明の様々な実施形態の一つに過ぎない。上述の実施形態１～４等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
高周波モジュール１００では、金属電極層１７は、第１樹脂層１６における実装基板１０側とは反対側の主面の全部を覆っている場合だけに限らず、第１樹脂層１６の上記主面の少なくとも一部を覆っていてもよい。
また、複数のフィルタ６０１，６０２、複数の送信フィルタ６１１，６２１，６３１，６４１及び複数の受信フィルタ６１２，６２２，６３２，６４２の各々は、表面弾性波フィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタであってもよい。ＢＡＷフィルタにおける共振子は、例えば、ＦＢＡＲ（Film Bulk Acoustic Resonator）又はＳＭＲ（Solidly Mounted Resonator）である。ＢＡＷフィルタは、基板を有している。基板は、例えば、シリコン基板である。
また、複数のフィルタ６０１，６０２、複数の送信フィルタ６１１，６２１，６３１，６４１及び複数の受信フィルタ６１２，６２２，６３２，６４２の各々は、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。
また、上述の弾性波フィルタは、表面弾性波又はバルク弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。
また、実施形態１に係る通信装置３００は、高周波モジュール１００の代わりに、高周波モジュール１００ａを備えてもよい。
また、実施形態１に係る高周波モジュール１００は、方向性結合器８の代わりに、方向性結合器８ａ，８ｂ，８ｃのいずれかを備えてもよい。
また、実施形態１，２，４に係る方向性結合器８，８ａ，８ｃでは副線路８２の個数が２つであり、実施形態３に係る方向性結合器８ｂでは副線路８２の個数が３つであるが、副線路８２の個数は２つ及び３つに限らず、例えば、１つであってもよいし、４つ以上であってもよい。
本明細書において、「要素は、基板の第１主面に配置されている」は、要素が基板の第１主面上に直接実装されている場合だけでなく、基板で隔された第１主面側の空間及び第２主面側の空間のうち、第１主面側の空間に要素が配置されている場合を含む。つまり、「要素は、基板の第１主面に配置されている」は、要素が基板の第１主面上に、他の回路素子又は電極等を介して実装されている場合を含む。要素は、例えば、第１群の電子部品であるが、第１群の電子部品に限定されない。基板は、例えば、実装基板１０である。基板が実装基板１０である場合、第１主面は第１主面１０１であり、第２主面は第２主面１０２である。
本明細書において、「要素は、基板の第２主面に配置されている」は、要素が基板の第２主面上に直接実装されている場合だけでなく、基板で隔された第１主面側の空間及び第２主面側の空間のうち、第２主面側の空間に要素が配置されている場合を含む。つまり、「要素は、基板の第２主面に配置されている」は、要素が基板の第２主面上に、他の回路素子又は電極等を介して実装されている場合を含む。要素は、例えば、第２群の電子部品であるが、第２群の電子部品に限定されない。基板は、例えば、実装基板１０である。基板が実装基板１０である場合、第１主面は第１主面１０１であり、第２主面は第２主面１０２である。
（態様）
本明細書には、以下の態様が開示されている。
第１の態様に係る方向性結合器（８；８ａ；８ｂ；８ｃ）は、主線路（８１）と、第１副線路（８２１）と、第２副線路（８２２）と、終端回路（８３）と、切替スイッチ（８４）と、短絡スイッチ（８５）と、を備える。終端回路（８３）は、第１副線路（８２１）及び第２副線路（８２２）の少なくとも一方を終端する。切替スイッチ（８４）は、第１モードにおいて第１副線路（８２１）と終端回路（８３）とを接続し、第２モードにおいて第２副線路（８２２）と終端回路（８３）とを接続する。短絡スイッチ（８５）は、第１モードにおいて第２副線路（８２２）の両端（８２２１，８２２２）を短絡させる。
この態様によれば、第１副線路（８２１）と終端回路（８３）とを接続する第１モードにおいて、短絡スイッチ（８５）にて第２副線路（８２２）の両端（８２２１，８２２２）を短絡させており、第２副線路（８２２）を含む閉回路を形成することが可能となる。これにより、第２副線路（８２２）の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路（８１）と第２副線路（８２２）との結合度を弱めることが可能となる。その結果、主線路（８１）から第２副線路（８２２）への信号の漏洩を低減することが可能となり、主線路（８１）を伝送する信号の損失を抑制することが可能となる。
第２の態様に係る方向性結合器（８；８ａ；８ｂ）は、第１の態様において、第２切替スイッチ（８６）を更に備える。第２切替スイッチ（８６）は、切替スイッチ（８４）としての第１切替スイッチ（８４）とは異なるスイッチである。第１切替スイッチ（８４）は、第１端子（８４０）と、第２端子（８４１）と、第３端子（８４２）と、を有する。第１端子（８４０）は、終端回路（８３）に接続されている。第２端子（８４１）は、第２切替スイッチ（８６）に接続されている。第３端子（８４２）は、第２副線路（８２２）の第１端（８２２１）に接続されている。第２切替スイッチ（８６）は、第４端子（８６０）と、第５端子（８６１）と、第６端子（８６２）と、を有する。第４端子（８６０）は、第１副線路（８２１）の一端（８２１１）に接続されている。第５端子（８６１）は、第１切替スイッチ（８４）の第２端子（８４１）に接続されている。第６端子（８６２）は、第２副線路（８２２）の第２端（８２２２）に接続されている。方向性結合器（８；８ａ；８ｂ）では、第１モードにおいて、第１切替スイッチ（８４）の第１端子（８４０）と第２端子（８４１）とを接続し、第２切替スイッチ（８６）の第４端子（８６０）と第５端子（８６１）とを接続する。方向性結合器（８；８ａ；８ｂ）では、第２モードにおいて、第１切替スイッチ（８４）の第１端子（８４０）と第３端子（８４２）とを接続し、第２切替スイッチ（８６）の第４端子（８６０）と第６端子（８６２）とを接続する。
この態様によれば、直列に接続した第１副線路（８２１）及び第２副線路（８２２）によって第２モードにおける副線路を形成することが可能となる。このため、第２モードにおける副線路を１つの副線路で形成する場合に比べて、方向性結合器（８；８ａ；８ｂ）の小型化を図ることが可能となる。
第３の態様に係る方向性結合器（８ａ）は、第２の態様において、位相回路（８８；８８ａ；８８ｂ）を更に備える。位相回路（８８；８８ａ；８８ｂ）は、第１副線路（８２１）の一端（８２１１）と第２副線路（８２２）の第２端（８２２２）との間の信号経路（Ｒ１）に設けられている。
この態様によれば、方向性結合器（８ａ）を広帯域に適用することが可能となる。
第４の態様に係る方向性結合器（８；８ａ；８ｂ）では、第１～第３の態様のいずれか１つにおいて、短絡スイッチ（８５）は、第１ＦＥＴを含み、切替スイッチ（８４）は、第２ＦＥＴを含む。第１ＦＥＴのゲート幅は、第２ＦＥＴのゲート幅よりも広い。
この態様によれば、主線路（８１）を伝送する信号の損失を低減することが可能となる。
第５の態様に係る方向性結合器（８；８ａ；８ｂ）は、第４の態様において、第２切替スイッチ（８６）を更に備える。第２切替スイッチ（８６）は、切替スイッチ（８４）としての第１切替スイッチ（８４）とは異なるスイッチである。第２切替スイッチ（８６）は、第３ＦＥＴを含む。第１ＦＥＴのゲート幅は、第３ＦＥＴのゲート幅よりも広い。
この態様によれば、主線路（８１）を伝送する信号の損失を更に低減することが可能となる。
第６の態様に係る方向性結合器（８）は、第１～第５の態様のいずれか１つにおいて、多層基板（１０）を更に備える。多層基板（１０）は、主線路（８１）、第１副線路（８２１）及び第２副線路（８２２）が内部に設けられている。
この態様によれば、高調波歪みを抑制することが可能となる。
第７の態様に係る方向性結合器（８）は、第６の態様において、ＩＣチップ（１３）を更に備える。ＩＣチップ（１３）は、切替スイッチ（８４）及び短絡スイッチ（８５）を含む。ＩＣチップ（１３）は、多層基板（１０）の主面（１０１）に配置されている。
この態様によれば、主線路（８１）、第１副線路（８２１）及び第２副線路（８２２）の配線抵抗を低減することが可能となり、その結果、信号損失を低減することが可能となる。
第８の態様に係る方向性結合器（８ａ）は、第７の態様において、位相回路（８８；８８ａ；８８ｂ）を更に備える。位相回路（８８；８８ａ；８８ｂ）は、第１副線路（８２１）の一端（８２１１）と第２副線路（８２２）の一端（８２２２）との間の信号経路（Ｒ１）に設けられている。ＩＣチップ（１３）は、位相回路（８８；８８ａ；８８ｂ）を更に含む。
この態様によれば、主線路（８１）と位相回路（８８；８８ａ；８８ｂ）とを物理的に離すことが可能となり、その結果、主線路（８１）と位相回路（８８；８８ａ；８８ｂ）との不要な結合を抑制することが可能となる。
第９の態様に係る方向性結合器（８）では、第７又は第８の態様において、ＩＣチップ（１３）は、多層基板（１０）の厚さ方向（Ｄ１）からの平面視において、主線路（８１）、第１副線路（８２１）及び第２副線路（８２２）の少なくとも１つと重なっている。
この態様によれば、ＩＣチップ（１３）と方向性結合器（８）との接続距離を短くすることが可能となり、その結果、不要なインダクタの発生を抑制することが可能となる。
第１０の態様に係る方向性結合器（８ｃ）は、第１の態様において、第１短絡スイッチ（８０）を更に備える。第１短絡スイッチ（８０）は、短絡スイッチ（８５）としての第２短絡スイッチ（８５）とは異なり、第２モードにおいて第１副線路（８２１）の両端（８２１１，８２１２）を短絡させる。
この態様によれば、第１副線路（８２１）と終端回路（８３）とを接続する第１モードにおいて、第２短絡スイッチ（８５）にて第２副線路（８２２）の両端（８２２１，８２２２）を短絡させており、第２副線路（８２２）を含む閉回路を形成することが可能となる。これにより、第２副線路（８２２）の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路（８１）と第２副線路（８２２）との結合度を弱めることが可能となる。その結果、主線路（８１）から第２副線路（８２２）への信号の漏洩を低減することが可能となり、主線路（８１）を伝送する信号の損失を抑制することが可能となる。
また、第２副線路（８２２）と終端回路（８３）とを接続する第２モードにおいて、第１短絡スイッチ（８０）にて第１副線路（８２１）の両端（８２１１，８２１２）を短絡させており、第１副線路（８２１）を含む閉回路を形成することが可能となる。これにより、第１副線路（８２１）の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路（８１）と第１副線路（８２１）との結合度を弱めることが可能となる。その結果、主線路（８１）から第１副線路（８２１）への信号の漏洩を低減することが可能となり、主線路（８１）を伝送する信号の損失を抑制することが可能となる。
第１１の態様に係る高周波モジュール（１００；１００ａ）は、第１～第１０の態様のいずれか１つの方向性結合器（８；８ａ；８ｂ；８ｃ）と、アンテナスイッチ（５５）と、を備える。アンテナスイッチ（５５）は、アンテナ端子（９１）に接続されている。
この態様によれば、第１副線路（８２１）と終端回路（８３）とを接続する第１モードにおいて、短絡スイッチ（８５）にて第２副線路（８２２）の両端（８２２１，８２２２）を短絡させており、第２副線路（８２２）を含む閉回路を形成することが可能となる。これにより、第２副線路（８２２）の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路（８１）と第２副線路（８２２）との結合度を弱めることが可能となる。その結果、主線路（８１）から第２副線路（８２２）への信号の漏洩を低減することが可能となり、主線路（８１）を伝送する信号の損失を抑制することが可能となる。
第１２の態様に係る高周波モジュール（１００；１００ａ）では、第１１の態様において、アンテナスイッチ（５５）は、方向性結合器（８；８ａ；８ｂ；８ｃ）の切替スイッチ（８４）及び短絡スイッチ（８５）と一体である。
この態様によれば、アンテナスイッチ（５５）と切替スイッチ（８４）及び短絡スイッチ（８５）とが別体である場合に比べて、高周波モジュール（１００；１００ａ）の小型化を図ることが可能となる。
第１３の態様に係る通信装置（３００）は、第１１又は第１２の態様の高周波モジュール（１００；１００ａ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１００；１００ａ）に接続されている。
この態様によれば、第１副線路（８２１）と終端回路（８３）とを接続する第１モードにおいて、短絡スイッチ（８５）にて第２副線路（８２２）の両端（８２２１，８２２２）を短絡させており、第２副線路（８２２）を含む閉回路を形成することが可能となる。これにより、第２副線路（８２２）の周囲に発生する電磁界の広がりを抑制することが可能となり、主線路（８１）と第２副線路（８２２）との結合度を弱めることが可能となる。その結果、主線路（８１）から第２副線路（８２２）への信号の漏洩を低減することが可能となり、主線路（８１）を伝送する信号の損失を抑制することが可能となる。
８，８ａ，８ｂ，８ｃ 方向性結合器
９ 外部接続端子
１０ 実装基板（多層基板）
１０ａ 第１層
１０ｂ 第２層
１０ｃ 第３層
１０ｄ 第４層
１０ｅ 第５層
１１ 第１パワーアンプ
１２ 第２パワーアンプ
１３ 第１ＩＣチップ
１４ 第２ＩＣチップ
１５ 第３ＩＣチップ
１６ 第１樹脂層
１７ 金属電極層
１８ 第２樹脂層
２１ 第１ローノイズアンプ
２２ 第２ローノイズアンプ
３１ 第１出力整合回路
３２ 第２出力整合回路
４１ 第１入力整合回路
４２ 第２入力整合回路
５１ 第１スイッチ
５２ 第２スイッチ
５３ 第３スイッチ
５４ 第４スイッチ
５５ 第５スイッチ（アンテナスイッチ）
６０，６１，６２，６３，６４ フィルタ装置
７１，７２，７３，７４ 整合回路
８０ 第１短絡スイッチ
８１ 主線路
８２ 副線路
８３ 終端回路
８４ 第１切替スイッチ（切替スイッチ）
８５ 第２短絡スイッチ（短絡スイッチ）
８６ 第２切替スイッチ
８７ 接続端子
８８，８８ａ，８８ｂ 位相回路
９０ 第３切替スイッチ
９１ アンテナ端子
９２ 第１信号入力端子
９３ 第２信号入力端子
９４ 第１信号出力端子
９５ 第２信号出力端子
９６ カップリング端子
１００，１００ａ 高周波モジュール
１０１ 第１主面
１０２ 第２主面
１０３，１０４，１０５，１０６ 端子
３００ 通信装置
３０１ 信号処理回路
３０２ ＲＦ信号処理回路
３０３ ベースバンド信号処理回路
３１０ アンテナ
５１０ 共通端子
５１１ 選択端子
５１２ 選択端子
５２０ 共通端子
５２１ 選択端子
５２２ 選択端子
５３０ 共通端子
５３１ 選択端子
５３２ 選択端子
５４０ 共通端子
５４１ 選択端子
５４２ 選択端子
５５０ 共通端子
５５１ 選択端子
５５２ 選択端子
５５３ 選択端子
５５４ 選択端子
５５５ 選択端子
５５６ 選択端子
６０１，６０２ フィルタ
６１１，６２１，６３１，６４１ 送信フィルタ
６１２，６２２，６３２，６４２ 受信フィルタ
８０１，８０２ 端子
８１１ 第１端
８１２ 第２端
８２１ 第１副線路
８２２ 第２副線路
８２３ 第３副線路
８３１ 可変抵抗器
８３２ 可変キャパシタ
８４０ 共通端子（第１端子）
８４０Ａ 共通端子
８４０Ｂ 共通端子
８４１ 選択端子（第２端子）
８４２ 選択端子（第３端子）
８４３ 選択端子
８４４ 選択端子
８５１，８５２ 端子
８６０ 共通端子（第４端子）
８６１ 選択端子（第５端子）
８６２ 選択端子（第６端子）
８７１ 第１接続端子
８７２ 第２接続端子
８７３ 第３接続端子
８８１，８８５ インダクタ
８８２ キャパシタ
８８３，８８４，８８６，８８７，８８８ 可変キャパシタ
９００ 共通端子
９０１ 選択端子
９０２ 選択端子
８２１１ 第１端
８２１２ 第２端
８２２１ 第１端
８２２２ 第２端
８２３１ 第１端
８２３２ 第２端
８８０１ 第１端
８８０２ 第２端
Ｄ１ 厚さ方向
Ｌ１，Ｌ２ 長さ
Ｒ１ 信号経路

Claims (13)

  1. 主線路と、
    第１副線路と、
    第２副線路と、
    前記第１副線路及び前記第２副線路の少なくとも一方を終端する終端回路と、
    第１モードにおいて前記第１副線路と前記終端回路とを接続し、第２モードにおいて前記第２副線路と前記終端回路とを接続する切替スイッチと、
    前記第１モードにおいて前記第２副線路の両端を短絡させる短絡スイッチと、を備える、
    方向性結合器。
  2. 前記切替スイッチとしての第１切替スイッチとは異なる第２切替スイッチを更に備え、
    前記第１切替スイッチは、
    前記終端回路に接続されている第１端子と、
    前記第２切替スイッチに接続されている第２端子と、
    前記第２副線路の第１端に接続されている第３端子と、を有し、
    前記第２切替スイッチは、
    前記第１副線路の一端に接続されている第４端子と、
    前記第１切替スイッチの前記第２端子に接続されている第５端子と、
    前記第２副線路の第２端に接続されている第６端子と、を有し、
    前記第１モードにおいて、
    前記第１切替スイッチの前記第１端子と前記第２端子とを接続し、
    前記第２切替スイッチの前記第４端子と前記第５端子とを接続し、
    前記第２モードにおいて、
    前記第１切替スイッチの前記第１端子と前記第３端子とを接続し、
    前記第２切替スイッチの前記第４端子と前記第６端子とを接続する、
    請求項１に記載の方向性結合器。
  3. 前記第１副線路の前記一端と前記第２副線路の前記第２端との間の信号経路に設けられている位相回路を更に備える、
    請求項２に記載の方向性結合器。
  4. 前記短絡スイッチは、第１ＦＥＴを含み、
    前記切替スイッチは、第２ＦＥＴを含み、
    前記第１ＦＥＴのゲート幅は、前記第２ＦＥＴのゲート幅よりも広い、
    請求項１～３のいずれか１項に記載の方向性結合器。
  5. 前記切替スイッチとしての第１切替スイッチとは異なる第２切替スイッチを更に備え、
    前記第２切替スイッチは、第３ＦＥＴを含み、
    前記第１ＦＥＴのゲート幅は、前記第３ＦＥＴのゲート幅よりも広い、
    請求項４に記載の方向性結合器。
  6. 前記主線路、前記第１副線路及び前記第２副線路が内部に設けられている多層基板を更に備える、
    請求項１～５のいずれか１項に記載の方向性結合器。
  7. 前記切替スイッチ及び前記短絡スイッチを含むＩＣチップを更に備え、
    前記ＩＣチップは、前記多層基板の主面に配置されている、
    請求項６に記載の方向性結合器。
  8. 前記第１副線路の一端と前記第２副線路の一端との間の信号経路に設けられている位相回路を更に備え、
    前記ＩＣチップは、前記位相回路を更に含む、
    請求項７に記載の方向性結合器。
  9. 前記ＩＣチップは、前記多層基板の厚さ方向からの平面視において、前記主線路、前記第１副線路及び前記第２副線路の少なくとも１つと重なっている、
    請求項７又は８に記載の方向性結合器。
  10. 前記短絡スイッチとしての第２短絡スイッチとは異なり、前記第２モードにおいて前記第１副線路の両端を短絡させる第１短絡スイッチを更に備える、
    請求項１に記載の方向性結合器。
  11. 請求項１～１０のいずれか１項に記載の方向性結合器と、
    アンテナ端子に接続されているアンテナスイッチと、を備える、
    高周波モジュール。
  12. 前記アンテナスイッチは、前記方向性結合器の前記切替スイッチ及び前記短絡スイッチと一体である、
    請求項１１に記載の高周波モジュール。
  13. 請求項１１又は１２に記載の高周波モジュールと、
    前記高周波モジュールに接続されている信号処理回路と、を備える、
    通信装置。
JP2021214796A 2021-12-28 2021-12-28 方向性結合器、高周波モジュール及び通信装置 Pending JP2023098190A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021214796A JP2023098190A (ja) 2021-12-28 2021-12-28 方向性結合器、高周波モジュール及び通信装置
US18/057,951 US20230208003A1 (en) 2021-12-28 2022-11-22 Directional coupler, high-frequency module, and communication apparatus
CN202211694608.XA CN116365208A (zh) 2021-12-28 2022-12-28 定向耦合器、高频模块以及通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021214796A JP2023098190A (ja) 2021-12-28 2021-12-28 方向性結合器、高周波モジュール及び通信装置

Publications (1)

Publication Number Publication Date
JP2023098190A true JP2023098190A (ja) 2023-07-10

Family

ID=86897379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021214796A Pending JP2023098190A (ja) 2021-12-28 2021-12-28 方向性結合器、高周波モジュール及び通信装置

Country Status (3)

Country Link
US (1) US20230208003A1 (ja)
JP (1) JP2023098190A (ja)
CN (1) CN116365208A (ja)

Also Published As

Publication number Publication date
CN116365208A (zh) 2023-06-30
US20230208003A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US20220102296A1 (en) Radio-frequency module and communication device
WO2021044691A1 (ja) 高周波モジュール及び通信装置
WO2021006020A1 (ja) 高周波モジュール及び通信装置
CN216162714U (zh) 高频模块和通信装置
US20220094047A1 (en) Radio-frequency module and communication device
US11962090B2 (en) Radio frequency module and communication apparatus
US20220094376A1 (en) Radio frequency module and communication device
US11533806B2 (en) High-frequency module, high-frequency circuit, and communication device
US20230319984A1 (en) Radio-frequency module and communication device
CN114008928A (zh) 高频模块以及通信装置
CN114731170A (zh) 高频模块以及通信装置
US11881840B2 (en) Radio-frequency module and communication device
KR20210117949A (ko) 고주파 모듈 및 통신 장치
JP2023098190A (ja) 方向性結合器、高周波モジュール及び通信装置
WO2023127696A1 (ja) 方向性結合器、高周波モジュール及び通信装置
US20220321154A1 (en) High-frequency module and communication apparatus
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2021117294A1 (ja) 高周波モジュール及び通信装置
US20230318558A1 (en) Radio-frequency circuit and communication device
WO2020250734A1 (ja) 高周波回路、高周波モジュール及び通信装置
US20240113848A1 (en) High frequency module and communication device
US11368177B2 (en) Radio frequency module and communication device
WO2023286430A1 (ja) 高周波回路及び通信装置
US20240106468A1 (en) High frequency module, communication apparatus, and method for manufacturing high frequency module
US20230017570A1 (en) Radio-frequency module and communication device