JP2023086260A - 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置 - Google Patents

誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置 Download PDF

Info

Publication number
JP2023086260A
JP2023086260A JP2021200650A JP2021200650A JP2023086260A JP 2023086260 A JP2023086260 A JP 2023086260A JP 2021200650 A JP2021200650 A JP 2021200650A JP 2021200650 A JP2021200650 A JP 2021200650A JP 2023086260 A JP2023086260 A JP 2023086260A
Authority
JP
Japan
Prior art keywords
error correction
circuit
code
likelihood
likelihood information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021200650A
Other languages
English (en)
Other versions
JP7241851B1 (ja
Inventor
靖行 遠藤
Yasuyuki Endo
茂樹 斉藤
Shigeki Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2021200650A priority Critical patent/JP7241851B1/ja
Application granted granted Critical
Publication of JP7241851B1 publication Critical patent/JP7241851B1/ja
Publication of JP2023086260A publication Critical patent/JP2023086260A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

【課題】回路規模を抑えつつ伝送特性を向上することができる誤り訂正回路を提供する。【解決手段】本発明の誤り訂正回路(21、22)は、繰り返し復号処理を行う複数段の演算回路(30)を用いて軟判定誤り訂正処理を行う誤り訂正回路であり、演算回路(30)は、尤度情報を用いて軟判定誤り訂正処理を行う誤り訂正処理回路(32)と、誤り訂正処理回路(32)に尤度情報を供給する尤度算出回路(31)を備える。誤り訂正処理回路(32)は、連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理を行い、尤度算出回路(31)は、前段の演算回路における訂正により更新された尤度情報のビット数よりも少ないビット数の尤度情報を算出し、誤り訂正処理回路に供給する。【選択図】 図3A

Description

本発明は、回路規模を抑えつつ伝送特性を向上することができる誤り訂正回路に関する。
コヒーレント光通信では、伝送特性の向上のために、伝送途中に生じる歪及び周波数/位相変動をデジタル信号処理によって補償しており、更なる伝送特性向上のために、上記の補償機能に加えて、送受間に誤り訂正装置を設けて伝送特性におけるデータ誤りの低減を図っている。一般的には、送信側でデータに対して誤り訂正用符号化を行い、受信側でその符号化に応じて誤り訂正を行うことで、伝送特性の向上を図っている。
誤り訂正方法としては、例えば、ハミング符号、BCH符号、及びリードソロモン符号、並びに、畳み込み符号/ビタビ復号等が一般的によく知られている。特に、近年の通信装置においては、CPUの計算能力の発展によって、複雑かつ大量の処理が可能となったため、LDPC(低密度パリティ検査符号:low density parity check code)のような高性能な誤り訂正方法が使用されている。また、近年においては、データをn行×m列のように行列状に配置し、行方向及び列方向のデータに対して誤り訂正処理を行い、訂正能力の向上が図られている。
誤り訂正の処理においては、"1"や"0"に復号した結果をもとに訂正処理を行う硬判定と、受信信号の複素平面上での座標("1"や"0"に復号される前)をもとに訂正処理を行う軟判定とがある。後者の方法は前者の方法と比較して訂正能力は上がるが、回路規模や処理規模は増え消費電力も大きくなる。そのため、従来から軟判定を用いた訂正処理において、回路規模や処理規模の増大を抑えつつ訂正能力を向上させる方法が提案されている。
例えば、特許文献1では、LDPC符号の繰り返し復号方法において、繰り返し処理の途中で、所定回数に達した時に、異なる情報に基づいた処理に変更することで、誤判定で復号処理に時間がかかる場合の処理時間を減らす方法が提案されている。また、特許文献2では、畳み込み復号処理とリードソロモン復号処理の双方に軟判定出力方式を適用して性能向上を図っており、畳み込み符号を含む連接符号についての繰り返し復号において、回路規模の増大を抑制しつつ実現する受信方法を提案している。
特開2009-225164号公報 特開2011-205511号公報
特許文献1では、LDPC符号の繰り返し処理による復号を用いており、誤り訂正処理の繰り返し演算数を増やすことにより誤り訂正能力は高くなるが、演算量が増え、処理時間が長くなるという問題があった。特許文献2では、連接符号の繰り返し処理による復号を用いており、尤度情報の有効ビット数を増やせば、誤り訂正能力は高くなるが、演算量が増えるとともに、回路規模が大きくなるという問題があった。
また、繰り返し演算を伴う誤り訂正処理では、誤り訂正回路を1つのみ装備して繰り返して回路を使う方法も考えられるが、繰り返し演算が収束するまで、当該誤り訂正回路に次のデータを入力及び処理できないため、誤り訂正処理は遅延する。これに対し、誤り訂正回路を繰り返し回数の分だけ用意しておくことにより、処理が低遅延化され高速処理が可能になるが、回路規模が大きくなる問題があった。
本発明は、上述のような課題を解決するためになされたもので、回路規模を抑えつつ伝送特性を向上することができる誤り訂正回路を提供し、誤り訂正処理の高速化および低電力化を実現することを目的とする。
上述したような課題を解決するために、本発明の誤り訂正回路は、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路であって、前記演算回路は、尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、前記誤り訂正処理回路は、連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、少なくとも1つの前記尤度算出回路は、前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給するように構成されている。
上述したような課題を解決するために、本発明の誤り訂正方法は、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路における誤り訂正方法であって、前記演算回路は、尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、前記誤り訂正処理回路は、連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、少なくとも1つの前記尤度算出回路は、前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給する。
本発明によれば、回路規模を抑えつつ伝送特性を向上することができる誤り訂正回路を提供し、誤り訂正処理の高速化および低電力化を実現することが可能となる。
図1は、本発明の実施の形態に係る誤り訂正装置を含む通信装置の構成例を示す図である。 図2Aは、本発明の実施の形態に係る誤り訂正符号化装置の構成例を示す図である。 図2Bは、本発明の実施の形態に係る誤り訂正符号化装置の構成例を示す図である。 図3Aは、本発明の実施の形態に係る誤り訂正装置の構成例を示す図である。 図3Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。 図4Aは、本発明の実施の形態に係る誤り訂正装置の構成例を示す図である。 図4Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。 図5Aは、本発明の実施の形態に係る誤り訂正装置の構成例を示す図である。 図5Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。 図6Aは、本発明の実施の形態に係る尤度情報を説明するための図である。 図6Bは、本発明の実施の形態に係る対数尤度比を求めるためのテーブルの一例である。 図7は、本発明の実施の形態に係る符号の構成例を示す図である。 図8は、本発明の実施の形態に係る符号と冗長ビットの構成例を示す図である。 図9は、本発明の実施の形態に係る符号と冗長ビットの構成例を示す図である。
以下、本発明の実施の形態を図面を参照して説明する。但し、本発明は、多くの異なる態様で実施することが可能であり、以下に説明する実施の形態に限定して解釈すべきではない。
<本発明の概要>
本発明の目的は、回路規模を抑えつつ伝送特性を向上することができる誤り訂正回路を提供し、誤り訂正処理の高速化および低電力化を実現することである。
本発明では、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路において、1回の繰り返し復号処理により減少する誤り数に応じて、後段の繰り返し復号において尤度情報のビット数を削減するともに、1つの符号に対応する符号化前のデータと、連続する2つの符号間における符号化前のデータの一部が重複している符号を用いて復号することにより、上記目的を達成するものである。
繰り返し復号処理における尤度情報のビット数を削減し、さらに、符号化前のデータが重複している符号を用いて復号することで、回路規模の増大を抑えながら訂正能力を維持あるいは向上できるので、誤り訂正処理の高速化および低電力化を実現することができる。
さらに、連続する2つの符号間における符号化前データの一部が重複している符号において、符号化前データにおける符号化の方向が異なるように構成することにより、訂正能力を向上させることができる。
また、誤り訂正の繰り返し復号処理において、誤り訂正符号の冗長度および尤度情報のビット数の削減量を調整することで、所望の回路規模と訂正能力を備えた誤り訂正回路を実現することもできる。
<誤り訂正装置を含む通信装置>
図1は、本発明の実施の形態に係る誤り訂正装置を含む通信装置の構成例である。図1は、本発明の実施の形態に係る誤り訂正符号化装置10および誤り訂正装置20をコヒーレント光通信方式の通信装置に適用した構成例である。
図1のコヒーレント光通信方式の通信装置において、送信側装置は、送信信号処理装置100と光送信モジュール300とを含み、受信側装置は、光受信モジュール400と受信信号処理装置200とを含むように構成されている。送信側装置と受信側装置とは、光ファイバ伝送路500を介して接続されている。送信信号処理装置100は、誤り訂正符号化装置10を備え、受信信号処理装置200は、誤り訂正装置20を備える。
送信信号処理装置100における誤り訂正符号化装置10は、送信データに対して誤り訂正用の符号化を行う。光送信モジュール300は、誤り訂正用の符号化が行われた送信データによって光信号を生成する。一般的なコヒーレント光通信では、水平偏波光信号Xと垂直偏波光信号とが合成されて伝送される。変調方式としてQPSKを用いた場合、送信データは、水平偏波光信号用データ(XI、XQ)と、垂直偏波光信号用データ(YI、YQ)とに分けられる。
XI及びXQは、それぞれ、水平偏波光信号用データの複素平面上での水平軸及び直交軸上の座標、即ち水平成分及び直交成分を示す。また、YI及びYQは、それぞれ、垂直偏波光信号用データの複素平面上での水平軸及び直交軸上の座標、即ち水平成分及び直交成分を示す。送信データは、搬送波の複素平面上の座標にマッピングされ、光ファイバ伝送路500を経由して受信側に伝送される。
光受信モジュール400は、受信した光信号から受信データを生成する。この光受信モジュール400は、水平偏波光信号用データ(XI、XQ)と、垂直偏波光信号用データ(YI、YQ)を出力できる。これらのデータ(XI、XQ、YI、YQ)は、受信信号処理装置200において、デジタル信号に変換され、誤り訂正装置20において誤り訂正処理が行われる。
コヒーレント光通信装置では、送信データが、水平偏波光信号と垂直偏波光信号とで送信されるが、片方の偏波信号のみで送ることも可能である。その場合でも、本発明の実施形態に係る誤り訂正装置20を使用することができる。
また、本発明の実施の形態に係る誤り訂正装置20を使用できる通信装置は、上述したコヒーレント光通信装置に限定されない。無線通信を含めた他の通信装置においても本発明の実施の形態に係る誤り訂正装置20を使用することができる。そのような通信装置も本発明の範囲内であることは言うまでもない。
<誤り訂正符号化装置の構成>
図2Aは、本発明の実施の形態に係る誤り訂正符号化装置の構成例を示す図である。図2Aの構成例は、1種類の誤り訂正のための符号化を行う装置であり、誤り訂正符号化装置10は、冗長ビット付加回路11を有する。受信側の誤り訂正装置は、図2Aの構成に応じて、1種類の軟判定による誤り訂正処理を行うように構成されている。
図2Bの構成例は、2種類の誤り訂正のための符号化を行う装置であり、誤り訂正符号化装置10は、冗長ビット付加回路11、冗長ビット付加回路12を有する。受信側の誤り訂正装置は、図2Bの構成に応じて、2種類の軟判定による誤り訂正処理を行うように構成されている。
図2Bのように、2種類の誤り訂正処理に対応した冗長ビット付加回路を配置することで、誤り訂正能力の向上を図ることができる、また、1種類目、2種類目の冗長ビット付加回路における符号長(情報ビット+冗長ビット)を短くすることで回路規模を低減することができる。
ここで、2種類の誤り訂正処理は、少なくとも1種類が繰り返し演算のある軟判定による誤り訂正処理であればよく、2種類とも軟判定による誤り訂正処理でもよいし、軟判定による誤り訂正処理と、硬判定による誤り訂正処理を混在させてもよい。受信側の誤り訂正装置は、送信側の誤り訂正符号化装置の構成に応じた構成となる。
本発明は、図2Bに例示した2種類の誤り訂正符号化処理に限定されるものではない。送信側で3種類あるいはそれ以上の種類の誤り訂正符号化処理を行い、受信の装置において、送信側の符号化処理の構成に応じた誤り訂正処理を行うように構成してもよい。
本実施の形態における軟判定の誤り訂正符号としては、例えば、LDPC符号を用いることができる。複数種類の軟判定の誤り訂正符号を全てLDPC符号としてもよい。各処理における軟判定の誤り訂正符号としては、LDPC符号以外に、リードソロモン符号、BCH符号、ハミング符号、畳み込み符号、ターボ符号、さらに複数の符号を組み合わせた符号(連接符号)等を使用してもよい。各段の誤り訂正符号の符号長についても、伝送路の状態等に応じて適宜定めることができる。
<誤り訂正装置の構成>
図3Aは、本発明の実施の形態に係る誤り訂正装置の構成例を示す図である。図3Aの構成例は、図2Aの誤り訂正符号化装置10に対応した誤り訂正装置(誤り訂正回路)20の構成例である。図3Aの誤り訂正装置20は、軟判定による繰り返し復号処理を行う演算回路#1~#3(30、40、50)を備える軟判定誤り訂正装置である。
演算回路(30、40、50)は、それぞれ尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路(32、42、52)と、誤り訂正処理回路に尤度情報を供給する尤度算出回路(31、41、51)を備える。
誤り訂正装置20は、軟判定による繰り返し復号処理を3回行う場合の構成例である。繰り返し復号処理のそれぞれの復号処理毎に演算回路を備える。本発明の誤り訂正処理における繰り返し復号処理の回数は3回に限定されるものではなく、要求される誤り訂正の訂正能力に応じて、任意の回数の繰り返し回数に適宜設定することが可能である。
1つの回路を用いて誤り訂正の繰り返し処理を行った場合には、1つの受信データに対する処理が終わるまで次のデータが処理できないため、処理遅延が生じる。本実施の形態では、繰り返し復号処理のそれぞれの復号処理毎に演算回路を備える構成とすることで、高速かつ低遅延な誤り訂正処理を実現することができる。
軟判定を用いた誤り訂正処理の回路規模は、軟判定に用いる尤度情報のビット数及び復号の繰り返し回数に応じて大きくなる。本実施の形態の演算回路では、繰り返し回数を増やす場合に、前段の演算回路における尤度情報(第1の尤度情報)と比較して、後段の演算回路の尤度情報(第2の尤度情報)のビット数を削減することで、誤り訂正の性能を落とさずに回路規模を削減できるように構成されている。
図3Aは、繰り返し復号処理の回数が3回の場合の構成例であり、尤度情報のビット数は、前段から順に、N1>N2>N3となるように設定されている。例えば、尤度情報のビット数を、N1=3、N2=2、N3=1とすれば、演算回路#2(40)の回路規模は演算回路#1(30)の約半分となり、演算回路#3(50)の回路規模は演算回路#2(40)の約半分とすることができる。尤度情報のビット数をN1=3、N2=2、N3=1とすることで、尤度情報のビット数をN1=N2=N3=3とした場合に比べて、回路規模を全体で約半減することが可能となる。
<誤り訂正装置の動作>
図3Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。本実施の形態の誤り訂正動作は、図3Aの演算回路#1(30)、演算回路#2(40)、演算回路#3(50)を備えた誤り訂正装置20において実行される。
演算回路#1(30)に光受信モジュール400から、受信信号XI/XQ/YI/YQが入力されると(ステップS1-1)、尤度算出回路#A1(31)では、X偏波/Y偏波のデータのビット(またはシンボル)毎に尤度情報#A1が算出され(ステップS1-2)、算出された尤度情報#A1は、誤り訂正処理回路#A1(32)に供給される。
誤り訂正処理回路#A1(32)では、尤度算出回路#A1(31)から供給された尤度情報#A1を用いて、X偏波/Y偏波のデータ#A1に対する誤り訂正処理が実行される(ステップS1-3)。
演算回路#1(30)から演算回路#2(40)に訂正後の更新された尤度情報#A2と訂正後のデータ#A2が供給され、演算回路#2(40)において、尤度算出処理と尤度情報を用いた誤り訂正処理が行われる。
演算回路#2(40)の尤度算出回路#2(41)には、X偏波用のデータとY偏波用のデータが合体され、誤り訂正処理回路#A1(32)の訂正後のデータ#A2と訂正後の更新された尤度情報#A2が供給され、訂正後の更新された尤度情報#A2を用いて尤度情報#A2が算出される(ステップS1-4)。算出された尤度情報#A2は、誤り訂正処理回路#A2(42)に供給される。
尤度情報#A2のビット数N2は、訂正後尤度情報#A2のビット数N1よりも少ない。例えば、尤度情報#A2は、訂正後の更新された尤度情報#A2の最下位ビットから1ビット分の情報を減らす処理により算出することができる。
演算回路#2(40)の誤り訂正処理回路#A2(42)では、尤度算出回路#A2(41)から供給された尤度情報#A2を用いて、誤り訂正処理回路#A1(32)の出力データ#A2に対する誤り訂正処理が実行される(ステップS1-5)。
演算回路#2から演算回路#3に訂正後の更新された尤度情報#A3と訂正後のデータ#A3が供給され、演算回路#3において、尤度算出処理と尤度情報を用いた誤り訂正処理が行われる。
演算回路#3(50)の尤度算出回路#A3(51)には、X偏波用のデータとY偏波用のデータが合体され、誤り訂正処理回路#A2(42)の訂正後のデータ#A3と訂正後の更新された尤度情報#A3が供給され、訂正後の更新された尤度情報#A3を用いて尤度情報#A3が算出される(ステップS1-6)。算出された尤度情報#A3は、誤り訂正処理回路#A3(52)に供給される。
尤度情報#A3のビット数N3は、訂正後尤度情報#A3のビット数N2よりも少ない。例えば、尤度情報#A3は、訂正後の更新された尤度情報#A3の最下位ビットから1ビット分の情報を減らす処理により算出することができる。
演算回路#3(50)の誤り訂正処理回路#A3(52)では、尤度算出回路#A3(51)から供給された尤度情報#A3を用いて、誤り訂正処理回路#A2(42)の出力データ#A3に対する誤り訂正処理が実行される(ステップS1-7)。
演算回路#1-#3(30、40、50)により、所定の繰り返し回数の演算処理が行われたので、演算回路#3から訂正後の受信データが出力される(ステップS1-8)。
本実施の形態では、軟判定誤り訂正処理の繰り返し復号処理において、前段の復号処理よりも後段の復号処理における尤度情報のビット数を削減することで、繰り返し回数の増大に伴う回路規模の増大を抑えることができる。さらに、復号処理に用いる符号化の冗長度を調整することにより、尤度情報のビット数を減らしても訂正能力が低下しないように構成することができる。
例えば、1段の演算回路により誤り発生率を半減させるような冗長度とすることで、尤度情報のビット数を1ビットずつ減らしても訂正能力が低下しないように構成することができるので、回路規模の増大を抑えつつ、誤り訂正能力を低下しないように構成することが可能となる。シミュレーション結果の一例によれば、符号化の冗長度を7%程度にすることで、誤り発生率が半減していたため、符号化の冗長度を7%程度にすることが回路規模を抑えつつ誤り訂正能力を維持する構成の一例である。
上述した構成例では、繰り返し復号処理毎に尤度情報ビット数を1ビットずつ減らす構成例(N1=3、N2=2、N3=1)を説明したが、繰り返し復号の一部において尤度情報のビット数を低減するように構成してもよい。例えば、尤度情報のビット数を、N1=3、N2=2、N3=2となるように設定する構成や、N1=3、N2=1、N3=1となるように尤度情報のビット数を設定する構成が考えられる。
また、尤度情報のビット数を、N1=3、N2=1、N3=1とする構成例では、誤り発生率を1/4程度に減らすような冗長度の符号を設定することにより、誤り訂正の性能を落とすことなく、回路規模の削減が実現できる。尤度情報のビット数の低減は、半減に限らず、1/4、1/8等の削減を行うように構成してもよいし、尤度情報のビット数の低減に応じた各誤り訂正の冗長度を設定するように構成すればよい。このように、誤り訂正符号の冗長度および尤度情報のビット数の削減量を調整することで、所望の回路規模と訂正能力を備えた誤り訂正回路を実現することができる。
本実施の形態の誤り訂正処理で用いられる軟判定の誤り訂正符号としては、例えば、LDPC符号を用いることができる。2段以上の誤り訂正符号を縦続させる場合には、全ての段でLDPC符号を用いてもよい。各段の軟判定の誤り訂正符号としては、LDPC符号以外に、リードソロモン符号、BCH符号、ハミング符号、畳み込み符号、ターボ符号、複数の符号を組み合わせた連接符号等を使用してもよい。各段の誤り訂正符号の符号長についても、伝送路の状態等に応じて適宜定めることができる。
<誤り訂正回路の他の構成例>
図4Aは、本発明に係る誤り訂正回路の受信側の異なる構成例を示す図である。図4Aの構成例は、図2Bの誤り訂正符号化装置10に対応した誤り訂正装置20の構成例である。図4Aの誤り訂正装置20は、2種類の軟判定による繰り返し復号処理を行う誤り訂正回路#B(21)、誤り訂正回路#A(22)を備える誤り訂正装置である。
誤り訂正回路#B(21)、誤り訂正回路#A(22)は、図3Aと同様に、繰り返し復号処理を行う演算回路(30、40、50)から構成される。演算回路(30、40、50)は、尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路(32、42、52)と、誤り訂正処理回路に尤度情報を供給する尤度算出回路(31、41、51)を備える。
図4Aの構成例では、2種類の繰り返し演算のある軟判定誤り訂正処理において、繰り返し演算を含む軟判定の誤り訂正処理を行う。複数段の軟判定誤り訂正回路を縦続接続して、それぞれの誤り訂正回路の軟判定処理の繰り返し復号処理において、後段の演算回路における尤度情報のビット数を前段の演算回路に比べて削減することで、回路規模を抑えつつ、訂正能力が向上させるように構成することができる。さらに、復号処理に用いる符号化の冗長度を調整することにより、尤度情報のビット数を減らしても訂正能力が低下しないように構成することができる。
図4Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。
本実施の形態の誤り訂正動作は、図4Aの3段の演算回路を備えた2種類の誤り訂正回路#A、#Bを備えた誤り訂正装置20において実行される。
誤り訂正回路#B(21)では、演算回路#B1~#B3(30、40、50)において、3回の繰り返し復号処理が行われた後、演算回路#B3から訂正後のデータ#Aが出力される(ステップS2-2~S2-4)。演算回路#B1~#B3(30、40、50)における処理の内容は、図3A、図3Bで説明した演算回路#1~#3の処理内容と同様である。
誤り訂正回路#A(22)では、誤り訂正回路#Bにおける訂正後のデータ#Aが入力され、演算回路#A1~#A3(30、40、50)において、3回の繰り返し復号処理が行われた後、演算回路#A3から訂正後のデータが出力される(ステップS2-5~S2-8)。演算回路#A1~#A3(30、40、50)における処理の内容は、図3A、図3Bで説明した演算回路#1~#3の処理内容と同様である。
図5Aのように、軟判定誤り訂正回路21の後段に硬判定誤り訂正回路23を接続してもよい。これにより、1段の軟判定誤り訂正装置の場合に比べて、誤り訂正能力が向上できるとともに、後段の回路が尤度情報を使わない回路規模の小さい硬判定回路であるため、図4Aのように2つの軟判定誤り訂正回路を接続した場合に比べて、回路規模の増大を抑え、1つの軟判定処理の場合よりも誤り訂正能力を向上させた構成が実現できる。
本実施の形態における誤り訂正処理回路の段数は、図4A、図5Aで説明した2段の構成に限らず3段以上の構成としてもよい。また、複数の誤り訂正回路の接続順も任意である。任意の段数の軟判定誤り訂正装置と、任意の段数の硬判定誤り訂正装置が、任意の順番で接続されていてもよい。3段以上の構成の場合においても、軟判定誤り訂正回路の少なくとも1つを本実施の形態のような構成とすることで、全体として、回路規模の増大を抑えつつ誤り訂正能力を向上させる誤り訂正装置を実現することができる。
図5Bは、本発明の実施の形態に係る誤り訂正装置の動作を説明するための図である。本実施の形態の誤り訂正動作は、図5Aの3段の演算回路を備えた軟判定の誤り訂正回路21と軟判定誤り訂正回路の後段に接続された硬判定誤り訂正回路23を備えた誤り訂正装置20において実行される。
誤り訂正回路B(21)では、演算回路#B1~#B3(30、40、50)において、3回の繰り返し復号処理が行われた後、演算回路#B3(50)から訂正後のデータが出力される(ステップS3-2~S3-4)。演算回路#B1~#B3(30、40、50)における処理の内容は、図3A、図3Bで説明した演算回路#1~#3の処理内容と同様である。
後段の硬判定誤り訂正回路23では、軟判定誤り訂正回路21の出力に対して硬判定誤り訂正が行われ、訂正後のデータが出力される(ステップS3-5~S3-6)。
前述した図3Aの構成例では、繰り返し演算を3回行う3段の演算回路を備える場合を例示したが、3段目の演算回路の後段に、尤度情報無しで演算する4段目の演算回路を設けてもよい。4段目の演算回路は、尤度情報を用いないので、図5Aにおける硬判定の誤り訂正回路に相当する。このような構成によれば、最終段に硬判定相当の回路を付加するので、図5Aの構成と同様にして、軟判定の誤り訂正回路を接続する場合と比較して、回路規模の増大を抑えながら、誤り訂正能力を向上させる誤り訂正装置を実現することができる。
<尤度情報について>
本実施の形態の軟判定の誤り訂正で用いる尤度情報について説明する。尤度情報とはビット(またはシンボル)毎の確からしさ(信頼度)を表すものである。図3Aの実施の形態における尤度算出回路#A1(31)、尤度算出回路#A2(41)、尤度算出回路#A3(51)の尤度情報は、それぞれ、受信側の受信データのビット(またはシンボル)毎の確からしさ、第1の誤り訂正後のビット(またはシンボル)毎の確からしさ、第2の誤り訂正後のビット(またはシンボル)毎の確からしさを表している。
座標情報に基づいた尤度情報を求める場合は、座標情報はシンボル毎(シンボル:通信において一回の変調で送られる1まとまりのデータ)となるので、複数ビットで1シンボルとなる場合は、ビット毎に尤度情報を求めることもできるし、シンボル毎に尤度算出してシンボル内の各ビットを共通の尤度情報とすることもできる。
複数ビットで1シンボルとなる変調方式の例としては、QPSKは1シンボルで2ビット、16QAMは1シンボルで4ビットの情報を持ち、直交偏波多重によりさらに2倍(QPSKならば4ビット、16QAMならば8ビット)のビット数の情報を伝送できるものとなっている。
信号ビットの信頼度を表す尤度情報の尤度値は、元々アナログ値であるため、何ビットで表現するかは適宜設定可能である。入力の尤度値が大きい場合は、誤りが少ない状態であり、誤訂正する確率が低くなるので、出力の尤度値は大きくなる。逆に、入力の尤度値が小さい場合は、誤りが多い状態であり、誤訂正する確率が高くなるので、出力の尤度値は小さくなる。誤り訂正処理後の尤度値は、実質的に残存誤り確率を示していることになる。
尤度値は、複素平面上で、送信する理想点の座標値と、受信した座標値の間の距離(偏移量)に基づいて算出することができる。理想的な座標点からの雑音等による偏移量によって測られ、この偏移量が小さい程、データの「確からしさ」が大きいと推定される。すなわち、尤度の値と座標上の偏移量は、逆の増減関係にある。よって、対象とするビット(またはシンボル)の尤度値が大きいほど、座標上の偏移量が少ないから、そのビット(またはシンボル)の信頼度(確からしさ)が高いと判定して、尤度値に基づく誤り訂正処理を行えばよい。また、算出した尤度情報を次の段の誤り訂正処理回路に送信することにより、次の段の誤り訂正に用いることができる。
複素平面上の座標間の距離の算出方法としては、各軸上の座標値の差分の絶対値の和を用いて算出する方法などが考えられる。受信した座標が、理想の座標点と重なった場合が最大の尤度値をもつ場合であり、理想の座標点からの差分が増えるほど尤度値は減少する。複数の理想の座標点がある場合、理想の座標点の中間座標が最小の尤度値を持つこととなる。
なお、上記の説明では、座標における差分(偏移量)を尤度の指標としたが、尤度の計算は、上述した座標における差分を用いるものに限定されない。例えば、信号強度だけ、或いは位相差だけで尤度を求めることも可能である。確からしさを示す指標である尤度は、一般的には種々の方法で計算可能であり、本発明においても、確からしさを示す指標であれば他の指標を使用することができる。本発明において、尤度として座標差分以外の他の指標を使用することも可能であり、そのような場合も本発明の範囲であることは言うまでもない。
<尤度情報の具体例>
本実施の形態の尤度情報として対数尤度比(LLR:Log Likelihood Ratio)を用いることができる。尤度情報は、対数尤度比に限定されるものではなく、他の尤度情報を用いてもよい。以下では、尤度情報として対数尤度比を用いた場合の対数尤度比の具体例を、変調方式としてQPSKを用いた場合について説明する。
図6Aは、本発明の実施の形態に係る尤度情報を説明するための図である。送信側で設定した理想の座標点をXt1(XIt1、XQt1)、座標点Xt1と異なる隣接の信号点の座標点をXt2(XIt2、XQt2)、受信側の座標点をXr(XIr、XQr)とする。
Arは受信側の誤り訂正前の振幅、At1は理想の座標点Xt1の理想的な振幅、At2は座標点Xt1と異なる隣接の座標点Xt2の振幅であり、φ1、φ2は、各々受信側の座標点XrとXt1、Xt2との位相差である。
複素平面上で表すと、座標点と振幅及び位相の間には以下の関係式が成り立つ。
(XIr-XIt1)+j(XQr-XQt1)=(Ar/At1)exp(jφ1)
(XIr-XIt2)+j(XQr-XQt2)=(Ar/At2)exp(jφ2)
一般にLLRは、受信した対象ビットが1となる確率と、0となる確率の比の対数であり、受信信号の座標に比例する。よって、受信信号Xrの座標(XIr、XQr)のうちI軸成分の座標XIrを考えると、I軸成分のLLRは以下で表すこともできる。ここでAは定数である。
LLR=A|XIr|
図6Bに受信座標値とLLRの対応例を示す。送信側の理想座標値(のI軸成分)が、例えば、+7(=XIt1)、-7(=XIt2)である場合は、A=1/7とすることで、受信座標値が、いずれかの理想座標値と一致した場合にLLRの最大値であるLLR=1となる。また、受信座標がゼロ(XIr=0)であった場合は、理想座標の中間値であるので、受信した対象ビットが1となる確率と0となる確率が等しくなり、LLRの最小値であるLLR=0になる。また、当該LLRの値は受信ビットの信頼度(確からしさ)を表しており、大きければ信頼度が高く、小さいと信頼度が低くなる。このLLRのような値を尤度情報とすることができる。LLRの一般的な定義では対数(log)が含まれ、対数変換した値を用いることもできるが、受信信号に含まれるノイズが正規分布で近似できる場合、LLRは受信座標値に比例するため、LLRの算出に対数演算はしなくてもよい。
前述のように、対数変換しない尤度情報を用いる場合は、対数演算による演算処理量を削減し、それに必要な回路規模を削減することができる。また、尤度情報としては、座標値の差に基づく情報に限られず、確からしさを示す指標であれば他の情報を用いてもよい。
また、尤度情報としては、上記のように受信信号の座標および送信信号の座標に基づき、それらの間の位置関係(距離情報)に基づいて求めたものを用いることもでき、その値が受信信号の座標の確からしさを表すことができる。
上記では、1つの偏波信号(水平偏波光信号X)についての対数尤度比の算出例を説明したが、直交偏波多重伝送の場合の他方の偏波信号(垂直偏波光信号Y)においても同様にして対数尤度比を算出することができる。
座標値から対数尤度比を求める方法としては、演算器を用いて距離や対数値を求める方法があるが、ルックアップテーブルとして対数変換テーブルを持つ方法や、図6Bのように受信信号の座標値と尤度情報のテーブル等を予めメモリに保持しておき、このテーブルを参照して対応付けする方法が考えられ、これによって対数値または尤度情報を求めることもできる。対数変換テーブルや、座標・尤度情報変換テーブル等の変換テーブルを予め用意しておいて用いることで対数変換や尤度情報変換等のための演算器が不要となり、処理の高速化や回路規模削減の効果が得られる。
当該変換テーブルについては、多くのパターンの変換表を持っておいてもよいし、部分的な対応表を保持しておき、対数関数の対称性や相似性等を利用して、任意の定数倍や任意の定数加算を組み合わせて対数値を求めてもよい。このようなハードウェア向けの簡略化した方法を用いることで、処理時間、回路規模、消費電力の削減効果が得られる。
図6Aでは、変調方式としてQPSKを用いた場合の尤度情報の算出方法を説明したが、変調方式として他の変調方式を用いた場合においても、同様の方法で尤度情報を求めることができる。本実施の形態における誤り訂正は、変調方式に依存しないため、BPSK、8QAM、16QAM、64QAMや他の変調方式を用いた場合にも、同様の誤り訂正方法を適用することができる。
例えば、BPSKを用いた場合には、送信側の理想の座標点をXt1(XIt1、0)、Xt2(XIt2、0)、受信側の誤り訂正前の座標Xr(XIr、0)として、Xrと、送信側の理想の座標点(Xt1、XIt2)との差分の絶対値の和等を用いて尤度情報を求めることができる。直交偏波多重伝送の場合の他方の偏波信号(垂直偏波光信号Y)においても同様にして尤度情報を算出することができる。
<符号の構成例>
図7は、本発明の実施の形態に係る符号の構成例を示す図である。図7の構成例における符号は、符号化前データを縦方向に符号化した前半部の符号(第1の符号)と、横方向に符号化した後半部の符号(第2の符号)を結合して1つの符号とし、この結合した符号を複数連接したものを1つの連接符号として構成している。
図7の「A:データ構成」は、送受信データの構成である。図7では横8ビットで折り返す構成例となっている。「A:データ構成」における矢印はデータの流れ(順序)を表している。データの横幅のビット数はNビット(図はN=8の例)とする。m行、n列目のデータを(m、n)=(行、列)で表すこととする。ここで、データの折り返しビット数Nは、任意のビット数でよく、例えば、128ビットや256ビット等でもよい。
図7の「B:連接符号1」は、1つ目の連接符号A(1)の構成を示している。連接符号の括弧内は連接符号の番号(通番)を表す。符号A1(1)~A8(1)は、下記のように構成されている。
符号A1(1):[(1,1)~(8,1)、(12,1)~(12,8)]
符号A2(1):[(1,2)~(8,2)、(13,1)~(13,8)]
符号A3(1):[(1,3)~(8,3)、(14,1)~(14,8)]
符号A4(1)~A8(1)も同様のルールで割り当てられる。
1つ目の連接符号A(1)は、これら符号A1(1)~A8(1)を連接したものであり、下記のように構成される。
連接符号A(1):[A1(1)、A2(1)、・・・、A8(1)]
ここで、符号の前半部(1行目~8行目)は、データの流れに対し、折り返しビット数であるN=8ビット置きに(縦方向に)符号化している。後半部(12行目~19行目)は、データの流れに沿って(横方向に)符号化している。また、図7の構成例では、符号の前半部と後半部の間に3行の空行を設けている。
図7の「C:連接符号2」は、2つ目の連接符号A(2)の構成を示している。
符号A1(2):[(9,1)~(16,1)、(20,1)~(20,8)]
符号A2(2):[(9,2)~(16,2)、(21,1)~(21,8)]
符号A3(2):[(9,3)~(16,3)、(22,1)~(22,8)]
符号A4(2)~A8(2)も同様である。
2つ目の連接符号A(2)は、これら符号A1(2)~A8(2)を連接したものであり、下記のように構成される。
連接符号A(2):[A1(2)、A2(2)、・・・、A8(2)]
ここで、2つ目の連接符号は、1つ目の連接符号の前半部の次の行から(図7では9行目から)スタートすることとする。これにより、すべてのデータに対して、隙間なく連接符号が割り当てられる。
図7の「D:連接符号3」は、3つ目の連接符号A(3)の構成を示している。
符号A1(3):[(17,1)~(24,1)、(28,1)~(28,8)]
符号A2(3):[(17,2)~(24,2)、(29,1)~(29,8)]
符号A3(3):[(17,3)~(24,3)、(30,1)~(30,8)]
符号A4(3)~A8(3)も同様である。
3つ目の連接符号A(3)は、これら符号A1(3)~A8(3)を連接したものであり、下記のように構成される。
連接符号A(3):[A1(3)、A2(3)、・・・、A8(3)]
なお、図7において、1つの連接符号の前半部と後半部の符号化方式を、同じ符号化方式とするのが望ましい。前半部と後半部を同じ符号化方式として1つの符号として構成し、符号化データの符号化領域に重なりがあり、かつ異なる方向の符号を用いて訂正処理をすることで、訂正能力を向上させることができる。前半部と後半部で符号を分割して異なる符号化方式とすることもできるが、その場合には、連続する連接符号の間で符号化前データの符号化領域の重なり部分の符号が分割されてしまうので、同じ符号化方式とした場合と比較して訂正能力が低下する場合もあり得る。
<符号と冗長ビットの構成例>
図8は、本発明の実施の形態に係る符号と冗長ビットの構成例を示す図である。図8は、図7の符号の構成例における連接符号および冗長符号ビットの構成例である。
図8では、k番目の連接符号A(k)の構成について説明する。説明を簡単化するために連接符号の開始座標を図8のように(1、1)とする。データの折り返しビット数をNとし、連接符号の前半部のビット数をMとする。N、Mは任意のビット数を設定することができる。例えば、128ビットや256ビット等のビット数としてもよい。
連接符号の後半部のビット数をNとする。N=Mとしてもよいし、異なるビット数としてもよい。符号の前半部と後半部の間に空行を設けてもよく、空行の行数をLビット(L行)とする。Lは0を含む任意のビット数(行数)である。前述した図7は、図8において、L=3、M=8、N=8とした場合の構成例である。
符号A1(k)~符号AN(k)、及び連接符号A(k)は以下のような構成となる。
符号A1(k):[(1,1)~(M,1)、(M+L+1,1)~(M+L+1,N)]
符号A2(k):[(1,2)~(M,2)、(M+L+2,1)~(M+L+2,N)]
符号A3(k):[(1,3)~(M,3)、(M+L+3,1)~(M+L+3,N)]
・・・
符号AN(k):[(1,N)~(M,N)、(M+L+N,1)~(M+L+N,N)]
連接符号A(k)は、これら符号A1(3)~AN(3)を連接したものであり、下記のように構成される。
連接符号A(k):[A1(k)、A2(k)、・・・、AN(k)]
符号A1(k)に含まれる冗長符号ビット数をRとする。冗長ビットは、任意の位置に配置することができる。例えば、図8のように、前半部と後半部を合体した符号の最後部からRビットを割り当ててもよい。
例えば、M=8、N=8、R=1とした場合、1つの符号のビット数(符号長)を16ビット、16ビットのうち最後の1ビットを冗長ビットとすると、符号の冗長度は、1/(16-1)=約7%となる。本実施の形態のように、連続する符号間で元データの重なりを持たせた場合には、全符号の符号長が符号化前の元データの2倍となるため、符号化前の元データにおいては、8ビット中1ビットが冗長ビットになり、1/(8-1)=14%程度の冗長度となる。
また、M=128、N=128、R=17とした場合、1つの符号のビット数(符号長)を、256ビット、256ビットのうち最後部の17ビットを冗長ビットとすると、符号の冗長度は、17/(256-17)=約7%となる。上記と同様にして、符号化前の元データにおいては、128ビット中17ビットが冗長ビットになるので、17/(128-17)=15%程度の冗長度となる。
図8の構成例では、縦方向に割り当てた前半部の符号と、横方向に割り当てた後半部の符号を結合して1つの符号を構成し、結合した符号を複数連接することにより1つの連接符号を構成している。連続した2つの連接符号間において、同じ符号化前データに対して異なる方向の符号化を行うことにより、2つの連接符号間における符号化前データの重なり部分が少なくなるので、誤り訂正の性能向上が期待できる。連接符号の符号化の方向や連続した2つの連接符号間の重ね方については、誤り訂正の性能向上と誤り訂正処理の処理時間の要求条件に応じて適宜設定することができる。
例えば、図8の構成例とは逆に、前半部において横方向に割り当てた符号と、後半部において縦方向に割り当てた符号を結合して1つの符号を構成し、結合した符号を複数連接することにより1つの連接符号を構成してもよい。符号の割り当て方向の組み合わせとしては、斜め方向の符号と縦方向或は横方向の符号の組み合わせとしてもよいし、前半部を右下がり斜め方向の符号とし、後半部を左下がり斜め方向の符号としてもよい。連続する2つの連接符号間において、符号化前データにおける符号化の方向が異なるように構成することで、2つの連接符号間における符号化前データの重なり部分が少なくなり、誤り訂正の性能向上が期待できる。
前半部において横方向に割り当てた符号と、後半部において縦方向に割り当てた符号を結合して1つの符号を構成した場合、縦方向の割り当ては、元のデータの流れに沿わず分散させているため、バーストエラーに対する耐性が高まる。バーストエラーに対する対策としては、インターリーブ機能を付加することでデータを分散させる方法が知られているが、本実施の形態では、符号の割り当て自体で分散させているので、インターリーブ機能を付加することなく誤り訂正の性能を向上させることが可能である。また、本実施の形態の誤り訂正回路に、一般的なインターリーブ機能を別回路として追加することにより、更に誤り訂正の性能向上を図ることも可能である。
なお、後半部の割り当てを横方向に行う構成は、後半部の割り当てがデータの流れに沿って行われるため、その部分がバーストエラーに弱くなる可能性があるが、データを蓄積するための回路上のバッファを少なくできるメリットがあり、縦方向の符号と組み合わせて符号を構成することによって全体としては、誤り訂正の性能向上を図ることができる。
本実施の形態では、縦方向に割り当てた前半部の符号と、横方向に割り当てた後半部の符号を結合して1つの符号を構成し、前半部の符号と後半部の符号の間に空行を設けている。前半部と後半部を結合して1つの符号を構成する場合に、前半部の符号と後半部の符号との間に空行を設けることで、バーストエラーに対する耐性を高めることができる。
バーストエラーのように短い区間のビット列において集中的なビットエラーが発生した場合に、前半部の符号と後半部の符号がデータの流れの上で離れていた方が、前半部と後半部を接続した1つの符号自体へのバーストエラーの影響が小さくなる。バーストエラーが発生するような状況においては、前半部の符号と後半部の符号の間に空行を設けることで、バーストエラーによる符号の誤り発生を抑制することが可能となる。
図9を用いて、同じ符号化前データに対して異なる方向の符号化を重ねて行うことの効果について説明する。図9は、図8において、M=8、N=8、L=1とし、左上の座標を(1、1)とした場合の連接符号と冗長ビットの構成例である。
例えば、図9のように、座標(1、11)のデータに誤りがあった場合、2つの連接符号A(1)とA(2)にその影響が及ぶので、図9の右側の図のように1つ目の連接符号A(1)を復号化する際に符号A2(1)で誤り訂正される可能性がある。また2つ目の連接符号A(2)を復号化する際にも符号A1(2)で誤り訂正される可能性がある。
そのため、符号A(1)および符号A(2)の2重で訂正処理され、さらに、それぞれ異なるデータの組み合わせ、すなわち符号A(1)では横方向、符号A(2)では縦方向の符号として訂正処理が行われるので、誤りを見逃す可能性を低くなり、誤り訂正能力を向上させることができる。
ここで、符号A(1)および符号A(2)の2重で誤り訂正を行った場合の訂正後の各ビットの尤度情報は、両方の符号における訂正処理後の尤度情報を用いて算出することができる。例えば、それぞれの符号の誤り訂正で得られた2個分の尤度情報を加算したものを尤度情報として算出する等の方法により容易に算出することができる。
本実施の形態では、2つの連続する連接符号間において2重で訂正処理する場合を説明したが、異なる符号の組み合わせを3重、あるいはそれ以上多重するように構成するようにしてもよい。符号の重なりを3重、あるいは、それ以上とすることで、誤り訂正の回数も、3回あるいはそれ以上の回数となり、さらに誤り訂正の性能を向上させることができる。
<本発明の実施の形態の効果>
本実施の形態によれば、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路において、1回の繰り返し復号処理により減少する誤り数に応じて、後段の繰り返し復号において尤度情報のビット数を削減するともに、1つの符号に対応する符号化前のデータと、連続する2つの符号間における符号化前のデータの一部が重複している符号を用いて復号することにより、回路規模の増大を抑えながら訂正能力を維持あるいは向上できるので、誤り訂正処理の高速化および低電力化を実現することができる。
さらに、連続する2つの符号間における符号化前データの一部が重複している符号において、符号化前データにおける符号化の方向が異なるように構成することにより、訂正能力をさらに向上させることができる。
また、連接符号のデータの並びを、符号化前データの送信順序と異なる符号とすることにより、バースト誤りに対する訂正能力が向上できる。インターリーブ等の処理を付加しなくてもバースト誤りに対する耐性を高めることができるので、回路規模の削減と低消費電力化を実現することができる。
また、前半部の符号と後半部の符号を結合して1つの符号を構成する場合に、前半部の符号と後半部の符号との間に空行を設けることで、バーストエラーに対する耐性を高めることができる。
また、誤り訂正符号の冗長度および尤度情報のビット数の削減量を調整することで、所望の回路規模と訂正能力を備えた誤り訂正回路を実現することもできる。誤り訂正符号の冗長度を調整することにより、尤度情報の量を1/4や1/8程度に削減した場合でも訂正能力が劣化しないように構成することもできる。
例えば、誤り訂正による繰り返し演算1回の誤り数を概略半減するような冗長度、例えば、7%程度の冗長度とすることで、軟判定情報である尤度情報のビット数を1ビット削減しても訂正能力が劣化しないように構成することができる。
また、複数段の誤り訂正処理回路を縦続接続した場合でも、誤り訂正処理の少なくとも1回の繰り返し復号処理において、尤度情報のビット数を削減して、連続した連接符号間で、符号化前のデータ上で重なりのある符号を用いて復号処理を行うことにより、回路規模の増大を抑えつつ訂正能力を向上させることができる。
さらに、軟判定誤り訂正処理に他の異なる誤り訂正処理、例えば、硬判定を組み合わせて縦続接続することにより、回路規模の増大を抑えつつ誤り訂正の能力をさらに向上させることも可能である。
本発明は、光通信等における誤り訂正装置として利用することができる。
100…送信信号処理装置、200…受信信号処理装置、300…光送信モジュール、400…光受信モジュール、10…誤り訂正符号化装置、11、12…冗長ビット付加回路、20…誤り訂正装置、21、22…誤り訂正回路(軟判定)、23…誤り訂正回路(硬判定)、30、40、50…演算回路、31、41、51…尤度算出回路、32、42、52…誤り訂正処理回路。
上述したような課題を解決するために、本発明の誤り訂正回路は、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路であって、前記演算回路は、尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、前記誤り訂正処理回路は、連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、少なくとも1つの前記尤度算出回路は、前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給するように構成され、前記誤り訂正回路が所定の回路規模と訂正能力を備えるように、前記符号の冗長度および前記第1の尤度情報のビット数と比較した場合の前記第2の尤度情報のビット数の削減量が設定されている。
上述したような課題を解決するために、本発明の誤り訂正方法は、繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路における誤り訂正方法であって、前記演算回路は、尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、前記誤り訂正処理回路は、連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、少なくとも1つの前記尤度算出回路は、前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給し、前記誤り訂正回路が所定の回路規模と訂正能力を備えるように、前記符号の冗長度および前記第1の尤度情報のビット数と比較した場合の前記第2の尤度情報のビット数の削減量を設定する。

Claims (8)

  1. 繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路であって、
    前記演算回路は、
    尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、
    前記誤り訂正処理回路は、
    連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、
    少なくとも1つの前記尤度算出回路は、
    前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給するように構成されている
    誤り訂正回路。
  2. 前記符号は、第1の符号および第2の符号から構成される連接符号であり、前記第1の符号と前記第2の符号は、前記符号化前データにおける符号化の方向が異なるように構成されている
    請求項1に記載の誤り訂正回路。
  3. 前記符号は、連続する2つの符号間において、前記第1の符号と前記符号化前データにおける符号化の方向が異なる前記第2の符号に対応する前記符号化前データの一部が重複するように構成されている
    請求項2に記載の誤り訂正回路。
  4. 前記符号の冗長度は、前記誤り訂正処理回路における訂正処理によりデータの誤り率が概略半減するような値に設定されている
    請求項1~3の何れか1項に記載の誤り訂正回路。
  5. 少なくとも1段の請求項1~4の何れか1項に記載の誤り訂正回路を備える
    誤り訂正装置。
  6. 少なくとも1段の前記誤り訂正回路に硬判定誤り訂正回路が接続されている
    請求項5に記載の誤り訂正装置。
  7. 繰り返し復号処理を行う複数段の演算回路を用いて軟判定誤り訂正処理を行う誤り訂正回路における誤り訂正方法であって、
    前記演算回路は、
    尤度情報に基づいて軟判定誤り訂正処理を行う誤り訂正処理回路と、前記誤り訂正処理回路に前記尤度情報を供給する尤度算出回路を備え、
    前記誤り訂正処理回路は、
    連続する2つの符号間における符号化前データの一部が重複している符号を用いて復号処理が行われるように構成され、
    少なくとも1つの前記尤度算出回路は、
    前段の前記演算回路により更新された第1の尤度情報を用いて、前記第1の尤度情報のビット数よりも少ないビット数の第2の尤度情報を算出し、前記第2の尤度情報を後段に配置された前記誤り訂正処理回路に供給する
    誤り訂正方法。
  8. 請求項5または6記載の誤り訂正装置を備えた通信装置。
JP2021200650A 2021-12-10 2021-12-10 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置 Active JP7241851B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021200650A JP7241851B1 (ja) 2021-12-10 2021-12-10 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021200650A JP7241851B1 (ja) 2021-12-10 2021-12-10 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置

Publications (2)

Publication Number Publication Date
JP7241851B1 JP7241851B1 (ja) 2023-03-17
JP2023086260A true JP2023086260A (ja) 2023-06-22

Family

ID=85600340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021200650A Active JP7241851B1 (ja) 2021-12-10 2021-12-10 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置

Country Status (1)

Country Link
JP (1) JP7241851B1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法
US20050086570A1 (en) * 2003-10-17 2005-04-21 Telefonaktiebolaget Lm Ericsson (Publ) Turbo code decoder with parity information update
JP2016134883A (ja) * 2015-01-22 2016-07-25 日本放送協会 連接符号を用いた送信装置、受信装置及びチップ
US20160226528A1 (en) * 2015-01-30 2016-08-04 Nxp B.V. Non-uniform quantization of log likelihood ratios
JP2019520758A (ja) * 2016-06-27 2019-07-18 アルカテル ルセントAlcatel Lucent 可変コーディング・レートを用いた前方誤り訂正
JP2021175134A (ja) * 2020-04-28 2021-11-01 Necプラットフォームズ株式会社 プログラマブルデバイスのコンフィグレーションメモリの誤り訂正回路、誤り訂正方法およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法
US20050086570A1 (en) * 2003-10-17 2005-04-21 Telefonaktiebolaget Lm Ericsson (Publ) Turbo code decoder with parity information update
JP2016134883A (ja) * 2015-01-22 2016-07-25 日本放送協会 連接符号を用いた送信装置、受信装置及びチップ
US20160226528A1 (en) * 2015-01-30 2016-08-04 Nxp B.V. Non-uniform quantization of log likelihood ratios
JP2019520758A (ja) * 2016-06-27 2019-07-18 アルカテル ルセントAlcatel Lucent 可変コーディング・レートを用いた前方誤り訂正
JP2021175134A (ja) * 2020-04-28 2021-11-01 Necプラットフォームズ株式会社 プログラマブルデバイスのコンフィグレーションメモリの誤り訂正回路、誤り訂正方法およびプログラム

Also Published As

Publication number Publication date
JP7241851B1 (ja) 2023-03-17

Similar Documents

Publication Publication Date Title
US11411679B2 (en) Transmitting apparatus and signal processing method thereof
US11184032B2 (en) Transmitting apparatus and signal processing method thereof
US10243585B2 (en) Transmitting apparatus and signal processing method thereof
US10211949B2 (en) Receiver and signal processing method thereof
WO2019026981A2 (en) ENCODER, DECODER AND TRANSMITTER
CA3193950C (en) Forward error correction with compression coding
JP4836884B2 (ja) 誤り訂正符号化装置および方法ならびにデジタル伝送システム
US9148252B2 (en) Methods and systems for 2-dimensional forward error correction coding
Adzhemov et al. About Interferable Binary Code Constructions
WO2022176319A1 (en) Protograph quasi-cyclic polar codes and related low-density generator matrix family
JP7241851B1 (ja) 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置
CN115632662B (zh) 一种rs译码中的伴随式计算方法、装置、设备及介质
WO2020183525A1 (ja) 符号化装置、復号装置、及び誤り訂正装置
US9356734B2 (en) Transmitter, receiver, and signal processing method thereof
EP2175581A2 (en) Turbo encoding and decoding communication system
JP7179934B1 (ja) 誤り訂正装置、誤り訂正方法及び通信装置
EP3737013B1 (en) Encoding method, decoding method and device
JP2014045436A (ja) 送信装置、受信装置、送信方法、受信方法
US11888617B2 (en) Transmitting apparatus and signal processing method thereof
JP7408722B2 (ja) 誤り訂正装置、符号化装置および通信システム
CN110741562A (zh) 向量信令码信道的流水线式前向纠错
WO2022091692A1 (ja) 誤り訂正回路、誤り訂正方法及び通信装置
US11251815B2 (en) Decoding circuit and decoding method based on Viterbi algorithm
WO2023236838A1 (zh) 编码传输方法、解码方法和通信装置
US20220352902A1 (en) Transmitting apparatus and signal processing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350