JP2023080040A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2023080040A
JP2023080040A JP2022188692A JP2022188692A JP2023080040A JP 2023080040 A JP2023080040 A JP 2023080040A JP 2022188692 A JP2022188692 A JP 2022188692A JP 2022188692 A JP2022188692 A JP 2022188692A JP 2023080040 A JP2023080040 A JP 2023080040A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor layer
semiconductor
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022188692A
Other languages
English (en)
Inventor
光夫 浅井
Mitsuo Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kao Corp
Original Assignee
Kao Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kao Corp filed Critical Kao Corp
Publication of JP2023080040A publication Critical patent/JP2023080040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C01B32/174—Derivatisation; Solubilisation; Dispersion in solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】一態様において、ヒステリシスが小さく、且つ、ｏｎ／ｏｆｆ比が大きい、ＣＮＴを使用した半導体素子を提供する。【解決手段】本開示は、ゲート電極２と、ソース電極３と、ドレイン電極４と、ソース電極３及びドレイン電極４と接する半導体層５と、半導体層５をゲート電極２と絶縁するゲート絶縁層６と、を含み、半導体層５がカーボンナノチューブのネットワーク構造を含み、半導体層５が封止層８により封止されており、半導体層５の平均膜厚が５ｎｍ以下である半導体素子１に関する。封止層８は、好ましくは、ｆｅｄｏｒｓ法で算出されるＳＰ値が１５（ｃａｌ/ｃｍ3）1/2以下である化合物を含む。また、封止層の比誘電率は、好ましくは５．０以下である。封止層８は、好ましくはフッ素系樹脂、アクリル系樹脂、スチレン系樹脂、ビニル系樹脂、オレフィン系樹脂からなる群から選ばれるいずれか一種類以上を含有する。【選択図】図１

Description

本開示は、半導体素子、当該半導体素子の製造方法等に関する。
近年、IoT(Internet of Things)が社会へ普及することで、様々なモノがインターネットに接続され、多種多様な半導体素子が求められ始めている。これらの多種多様な半導体素子では、様々な基板が使用され、例えば、フレキシブル基板を用いて作製された柔軟性を有する半導体素子や、印刷等の簡易なプロセスに適用可能な材料を用いて製造可能な半導体素子が盛んに検討されている。
カーボンナノチューブ(ＣＮＴ)は、電界効果移動度が高く、高い薬品安定性を有する。また、ＣＮＴは、溶液に分散可能なため、簡易なプロセスに適用可能な材料であり、様々な基板に対して塗布または成膜が可能である。故に、ＣＮＴは、半導体層を形成するための材料として候補に挙げられており、ＣＮＴを用いた半導体素子の検討が盛んに行われている。具体的には、ＣＮＴをチャネルに使用したＣＮＴ電界効果型トランジスタ（ＣＮＴ－ＦＥＴ）に関する研究が勢力的に行われている。
特許文献１には、ソース電極とドレイン電極の間のチャネル層形成領域に、ＣＮＴインクを滴下し、インクを乾燥させて、ソース電極とドレイン電極の間にＣＮＴからなるチャネル層を形成することが開示されている。特許文献２には、ＣＮＴ束が有機溶媒に分散した分散溶液をソース電極とドレイン電極の間に滴下し、滴下された分散溶液を加熱して、チャネル部を形成することが開示されている。特許文献３には、多糖類、アラビノガラクタン、またはアラビアゴムをポリマー分散剤として含むＣＮＴ分散液を塗布して塗布膜を形成し、塗布膜を乾燥処理して半導体層を形成する工程を含む電界効果トランジスタの製造方法が開示されている。特許文献３に開示の製造方法では、好ましくは、ｏｎ／ｏｆｆ比の向上のために、乾燥処理がなされた塗布膜、すなわち半導体層に対して洗浄処理がなされる。
非特許文献１には、ヒステリシスの低減のために、ＣＮＴの高密度かつ不均一なランダムネットワークからなる半導体層をフッ素系樹脂で覆うことが開示されている。非特許文献２には、チャネルとして、独立した１本のＣＮＴを使用し、半導体素子をＰＭＭＡ(ポリメチルメタクリレート)で封止することが開示されている。
ＷＯ２０１９／０６６０７４号公報 特開２００８－７１８９８号公報 特開２００８－５３６０７号公報
Appl. Master. Interface, 2014, 6, 8441. Nano Lett., 2003, 3, 193.
半導体素子の性能は、それが使用されるデバイスの性能に大きく影響するため、半導体素子が、より高性能であることが求められており、具体的には、ヒステリシスが小さいこと求められている。
特許文献１～３に開示の半導体素子は、チャネル層または半導体層が大気に暴露された状態で動作するので、ヒステリシスが大きいという問題がある。
非特許文献２に開示の半導体素子では、半導体素子をＰＭＭＡで封止することでヒステリシスを大幅に低減している。しかし、ナノサイズのＣＮＴを１本だけ使用するため、わずかな電流しか流せない上に、現在の技術では量産も困難である。
非特許文献１に開示の半導体素子は、半導体層をフッ素系樹脂で封止することで、ヒステリシスの低減に成功している。しかし、封止することにより半導体素子のｏｎ／ｏｆｆ比は、封止しない場合より悪化して１０4程度になっており、実用上不十分である。
このように、従来技術では、ヒステリシスを低減しようとするとｏｎ／ｏｆｆ比が悪くなり、従来は、ヒステリシスが小さいこととｏｎ／ｏｆｆ比が大きいことはトレードオフの関係にあった。
本開示は、一態様において、ヒステリシスが小さく、且つ、ｏｎ／ｏｆｆ比が大きい、ＣＮＴを使用した半導体素子、およびその製造方法を提供する。
本開示は、一態様において、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、前記半導体層がカーボンナノチューブのネットワーク構造を含み、前記半導体層が封止層で封止されており、前記半導体層の平均膜厚が５ｎｍ以下である、半導体素子に関する。
本開示は、本開示の一態様の半導体素子の製造方法であり、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、カーボンナノチューブ分散液を用いて、カーボンナノチューブのネットワーク構造を含み平均膜厚が５ｎｍ以下の半導体層を形成すること、および、前記半導体層を封止する封止層を形成することを含む、半導体素子の製造方法に関する。
本開示によれば、ヒステリシスが小さく、且つ、ｏｎ／ｏｆｆ比が大きい、ＣＮＴを使用した半導体素子を提供できる。
図１は、本開示の一態様の半導体素子の模式的斜視図である。 図２は、図１に示した半導体素子の模式的Ｉ-Ｉ断面図である。 図３は、本開示の一態様の半導体素子を構成するカーボンナノチューブのネットワーク構造を説明する模式図である。 図４は、本開示の別の態様の半導体素子の模式的断面図である。 図５Ａ～図５Ｃは、本開示の一態様の半導体素子の製造方法の各工程図である。 図６Ａ～図６Ｃは、本開示の一態様の半導体素子の製造方法の各工程図である。 図７は、実施例１の半導体素子を構成する半導体層の原子間力顕微鏡（ＡＦＭ）像である。 図８は、従来の半導体素子を構成するカーボンナノチューブのネットワーク構造を説明する模式図である。
ＣＮＴは、グラフェンシートが筒状に巻かれて形成された細い円筒状のものである。ＣＮＴのネットワーク構造は、隣接するＣＮＴ同士が絡み合いながら広範囲にわたって網目状に繋がった構造である。しかし、ネットワーク構造の厚さ方向のＣＮＴ密度が高く、例えば、図８に示すように、２本のＣＮＴが交差する交点およびその付近においてさらに１本以上のＣＮＴがそれらの上または下に積み重なった部分がネットワーク構造内に多く存在し、例えば、ＣＮＴのネットワーク構造が「実質的に単層のＣＮＴ膜」が複数積み重なった多層構造であると、ゲート電極から相対的に遠くに位置するＣＮＴに対しゲートの電圧が十分にかからない。そのため、ｏｆｆ電流が十分にさがらず、その結果、ｏｎ／ｏｆｆ比が悪化する（小さくなる）と推定される。
また、ＣＮＴのネットワーク構造を含む半導体層の大気に対する暴露を制限するために、半導体層を封止層にて覆うことは、ヒステリシス低減の観点から有効であると考えられる。しかし、ＣＮＴのネットワーク構造が前記多層構造であると、封止層の材料が、その製造過程において、層と層の間に侵入する。そのため、ゲート電極から相対的に遠くに位置するＣＮＴに対し、さらにゲートの電圧がかかりにくくなり、結果、ｏｎ／ｏｆｆ比をさらに悪化させるものと推定される。
このように、従来技術では、ヒステリシスが小さいことと、ｏｎ／ｏｆｆ比が大きいこととは、トレードオフの関係にあった。本開示は、ＣＮＴのネットワーク構造を実質的に単層とした上で、半導体層と大気との接触を無くすための封止層を形成することにより、大きなｏｎ／ｏｆｆ比を維持したまま、ヒステリシスを低減できることを見出したものである。ＣＮＴのネットワーク構造が実質的に単層であることは、半導体層の平均膜厚が５ｎｍ以下であることにより確認できる。本明細書では、実質的に単層のＣＮＴのネットワーク構造を「実質的に単層のＣＮＴ膜」と呼ぶ場合がある。
実質的に単層のＣＮＴ膜は、好ましくは、図３に示すように、ＣＮＴのネットワーク構造が、実質的に、２本のＣＮＴ５０が互いに交差し、その繰り替えしによって平面方向へ網目状に繋がったＣＮＴのネットワーク構造である。実質的に単層のＣＮＴ膜には、好ましくは、厚さ方向（半導体層５の表面と直交する方向）に３本以上のＣＮＴが積み重なった部分が実質的に存在せず、より好ましくはほぼ存在せず、さらに好ましくは存在しない。半導体層が、実質的に単層のＣＮＴ膜であることは、原子間力顕微鏡（ＡＦＭ）を用いた断面観察により確認できる。
以下、本開示の一態様の半導体素子について、図面を参照しながら説明する。
図１および図２に示すように、本開示の半導体素子は、一態様において、ＣＮＴ-電界効果型トランジスタ（ＣＮＴ-ＦＥＴ）であり、好ましくは、ｐ型ＣＮＴ電界効果型トランジスタである。半導体素子１は、ゲート電極２と、ソース電極３と、ドレイン電極４と、半導体層５とを含む。半導体層５とゲート電極２との間にはゲート絶縁層６が配置されて、ゲート絶縁層６は、半導体層５とゲート電極２とを絶縁している。ソース電極３とドレイン電極４は、半導体層５のゲート絶縁層６側の面の反対面上に所定の間隔（チャネル長）を開けて形成されている。半導体層５のうちのソース電極３とドレイン電極４の間に配置された部分（チャネル領域）は、半導体層５の大気との接触防止のために封止層８により覆われている。半導体素子１では、半導体層５が、製造が容易で流せる電流量も大きいＣＮＴのネットワーク構造を含む。
［半導体層］
半導体層５は、ＣＮＴのネットワーク構造により構成される。本開示において、ネットワーク構造とは、半導体層のＣＮＴが特定の方向に配向しておらず、１本のＣＮＴが好ましくは他の５本以上のＣＮＴと交差している構造をいう。ＣＮＴは、その長手方向が、二次元方向にランダムに配向することで一方向に揃うことなく全方向に散在する。ＣＮＴが、このようなネットワーク構造をとることで、半導体層に大きな電流を流すことができ、特定の方向に配向していないために導電性に異方性が現れることも無い。さらに、当該ネットワーク構造では、１本のＣＮＴがソース電極とドレイン電極をつなぐのではなく、複数本のＣＮＴでソース電極とドレイン電極の間の導電パスを形成するため、微量の金属型ＣＮＴが混入した場合にも、ソース電極とドレイン電極を短絡することなく、良好なon/off比を得ることができる。
本開示において、ＣＮＴのネットワーク構造は実質的に単層のＣＮＴ膜である。半導体層５の平均膜厚は、ヒステリシスの低減とｏｎ／ｏｆｆ比の向上の観点から、５ｎｍ以下であり、好ましくは４ｎｍ以下であり、さらに好ましくは３ｎｍ以下である。半導体層５の平均膜厚は、十分な電流量の確保の観点から、好ましくは０．１ｎｍ以上、より好ましくは０．３ｎｍ以上である。本開示において、半導体層５の平均膜厚は、原子間力顕微鏡（ＡＦＭ）により測定できる。
また、実質的に単層のＣＮＴ膜の効果を得るために、ＣＮＴは、非凝集状態であり、バンドルしていない状態であることが好ましい。バンドル状態とは複数本のＣＮＴが互いに付着して束ねられている状態であり、このようなＣＮＴを半導体層に用いると、複層のＣＮＴを用いた場合と同様に、ゲートの電圧がかかりにくくなりon/off比が悪化する。ＣＮＴ１本あたりの長さの１０％以上が他のＣＮＴと重なり合っているとバンドル状態にあるといえる。ＣＮＴの直径は１～２ｎｍ程度なので、半導体層の平均膜厚が５ｎｍ以下であれば、実質的にバンドルの無い（すなわち非バンドル状態の）半導体層となる。
カーボンナノチューブネットワークの密度は、十分なドレイン電流を得る観点から１００本/μｍ2以上であることが好ましい。また、密度が高過ぎると微量に混入した金属型ＣＮＴによってソース-ドレイン電極間に導電パスが形成されてこれらが短絡し、その結果、ｏｎ／ｏｆｆ比が低下する。本開示では、ｏｎ／ｏｆｆ比の低下を抑制する観点から、前記密度は８０００本/μｍ2以下であることが好ましい。
半導体層５を構成するＣＮＴは、グラフェンシートを、１層に巻いたシングルウォールカーボンナノチューブ（ＳＷＣＮＴ）のみ、または、ＳＷＣＮＴと、２層に巻いたダブルウォールカーボンナノチューブ（ＤＷＣＮＴ）や３層以上に巻いたマルチウォールカーボンナノチューブ（ＭＷＣＮＴ）との混合物であってもよいが、これらのなかでも、リーク電流を低減して十分なｏｎ／ｏｆｆ比を確保する観点から、実質的にＳＷＣＮＴのみで構成するのが好ましく、ＳＷＣＮＴのみで構成するのがより好ましい。なお、これらのＣＮＴは、公知の手段、例えば、ラマン分光法などにより見分けることができる。
ＣＮＴには、金属性を示す金属型ＣＮＴと、半導体性を示す半導体型ＣＮＴとがあり、半導体層５を構成するＣＮＴとしては、半導体型ＣＮＴが好ましい。ＣＮＴは、高圧一酸化炭素不均化法（ＨｉＰｃｏ法）、改良直噴熱分解合成法（ｅ－ＤＩＰＳ法）、アーク放電法、レーザーアブレーション法等の従来から公知の合成方法により合成されたものでよい。しかし、これらの一般的な合成方法により合成されるＳＷＣＮＴは、約１／３の金属型ＳＷＣＮＴと約２／３の半導体型ＳＷＣＮＴを含む混合物であるため、半導体型ＳＷＣＮＴの含有率を高める技術を前記混合物に適用して得たＣＮＴ分散液を用いて半導体層５を形成するのが好ましい。半導体層５を構成するＣＮＴのうちの半導体型ＣＮＴの含有率は、好ましくは７０質量％以上であり、より好まししくは８０質量％以上であり、さらに好ましくは９０質量％以上であり、さらにより好ましくは９５質量％以上である。
本開示において、半導体層５における半導体型ＣＮＴの含有率は、半導体層５の形成に用いられるＣＮＴ分散液中のＣＮＴ全量（半導体型ＣＮＴと金属型ＣＮＴの合計）に対する半導体型ＣＮＴの割合とみなすことができる。本開示において、ＣＮＴ分散液中および半導体層５中の半導体型ＣＮＴの割合は、例えば、実施例に記載のラマン分光光度計を用いたラマンスペクトルの測定結果から算出できる。
ＳＷＣＮＴの平均直径は、十分な電界効果移動度の確保の観点から、好ましくは０．５ｎｍ以上、より好ましくは０．８ｎｍ以上であり、そして、半導体として適切なバンドギャップを持たせてリーク電流を抑え、十分なｏｎ／ｏｆｆ比を確保する観点から、好ましくは３ｎｍ以下、より好ましくは２ｎｍ以下である。ＳＷＣＮＴの平均直径は、透過型電子顕微鏡を用い得られた画像から１０本以上のＣＮＴについて直径を測定し平均することで算出できる。
ＳＷＣＮＴの平均長さは、ＣＮＴの交点を減らして十分な移動度を確保する観点から、好ましくは０．１μｍ以上、より好ましくは０．３μｍ以上、さらに好ましくは０．５μｍ以上であり、そして、混入した金属型ＣＮＴに起因するリーク電流を低減し十分なｏｎ／ｏｆｆ比を確保する観点から、半導体素子のソース電極とドレイン電極の間隔（チャネル長）より短いことが好ましく、より好ましくはチャネル長の２／３以下、さらに好ましくはチャネル長の半分以下である。例えば、好ましくは１００μｍ以下、より好ましくは５０μｍ以下、さらに好ましくは２０μｍ以下、さらにより好ましくは１０μｍ以下である。ＳＷＣＮＴの平均長さは、例えば、透過型電子顕微鏡を用い得られた画像から１０本以上のＣＮＴについて長さを測定し平均することで算出できる。
本開示において、半導体層５の半導体成分は共役系重合体からなる有機半導体を含まないことが好ましく、カーボンナノチューブのみで形成されることがより好ましい。共役系重合体からなる有機半導体が含まれると実質的に単層のＣＮＴ膜を形成することが難しく、半導体層の厚みが５ｎｍ以上となる。また共役系重合体からなる有機半導体は移動度が低い等電気特性に劣るため、半導体層にカーボンナノチューブ以外に共役系重合体から成る有機半導体が混入すると、ＣＮＴ－ＦＥＴの高い移動度等の優れた電気特性が損なわれる。
共役系重合体から成る有機半導体としては、例えば、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ-ｐ-フェニレン系重合体、ポリ-ｐ-フェニレンビニレン系重合体などがあげられる。
カーボンナノチューブも共役系重合体から成る有機半導体と同じく炭素原子の共役系を有しており、有機半導体の１種とみなすことができるが、カーボンナノチューブのネットワーク構造を半導体層に用いる電界効果トランジスタ（ＣＮＴ－ＦＥＴ）と、他の有機半導体を半導体層に用いる電界効果トランジスタ（ＯＦＥＴ）では半導体層の電荷輸送機構が大きく異なる。ＣＮＴ－ＦＥＴでは網目状に形成されたＣＮＴネットワークに沿って電荷が輸送されるため、電荷の移動度が高く高速動作が可能であるのに対し、ＯＦＥＴでは半導体層が有機半導体の結晶構造で形成されており、隣り合った有機半導体分子間を電荷がホッピングして輸送する機構であるため、電荷の移動度が低く高速動作に適さない。
［封止層］
本開示の半導体素子１では、半導体層５を防水、防塵するために、半導体層５が外気に触れることを防止する封止層８によって封止されている。封止層８は、単一層で構成されていても構わないが、複数層積層して構成させても構わない。封止層８は、従来から公知の材料にて形成されていてもよいが、ヒステリシス低減の観点から、下記式（１）を用いたＦｅｄｏｒｓ法により計算される溶解度パラメーター値（以下、「ＳＰ値」とも言う。）が、１５以下の化合物を含んでいると好ましい。封止層８の材料のＳＰ値は、同様の観点から、より好ましくは１４以下、さらに好ましくは１１以下、さらにより好ましくは９以下である。また、入手性の観点から、３以上が好ましく、４以上がより好ましく、５以上が更に好ましい。ＳＰ値の単位は、（ｃａｌ／ｃｍ3）1/2である。
δ＝［ΣＥcoh／ΣＶ］1/2 （１）
上記式（１）において、ΣＥcohは凝集エネルギーを示し、ΣＶはモル分子容を示す。
また、半導体素子の電気特性に影響を与えないために、封止層８の材料の比誘電率は、低ければ低いほどよいが、好ましくは５．０以下より好ましくは４．０以下であり、比誘電率の下限について特に制限はないが、通常１．０以上である。封止層８を形成する材料の比誘電率は、実施例に記載の方法にて測定した値である。加えて、封止層８の材料は、半導体層に電子や正孔をドープすることがない、電気的に不活性な化合物が好ましい。
封止層８の材料としては、疎水的なポリマーが好ましく、具体的には、好ましくは、封止の際にＳＷＣＮＴと副反応せず、半導体素子の性能を悪化させないという観点から、アクリル系樹脂、スチレン系樹脂、ビニル系樹脂、オレフィン系樹脂およびフッ素系樹脂から選ばれる少なくとも１種の重合体が挙げられる。
アクリル系樹脂としては、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリブチルメタクリレート、ポリシクロヘキシルメタクリレート等が、スチレン系樹脂としては、ポリスチレン（Ｐ-Ｓｔ）、アクリロニトリル－スチレン共重合体（ＡＳ）、アクリロニトリル－ブタジエン－スチレン共重合体（ＡＢＳ）等が、ビニル系樹脂としては、ポリ酢酸ビニル、塩化ビニル樹脂（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン（ＰＶＰ）等が、オレフィン系樹脂としては、ポリエチレン、ポリプロピレン、シクロオレフィンポリマー（ＣＯＰ）、シクロオレフィンコポリマー（ＣＯＣ）等が、フッ素系樹脂としては、市販品として、ＣＹＴＯＰ（登録商標）のＣＴＬ―８０９Ａ（ＡＧＣ社製)等が挙げられる。封止層８の材料は、これらの樹脂材料のうちの１種でもよいし２種以上の組合せでもよい。また、封止層８の材料は、これらの中でも、ポリビニルアルコール（ＰＶＡ：ＳＰ値１４．６）、ポリビニルピロリドン（ＰＶＰ：ＳＰ値１３．４）、塩化ビニル樹脂（ＰＶＣ：ＳＰ値１１．０）、ポリスチレン（Ｐ-Ｓｔ：ＳＰ値１０．５）、ポリメタクリル酸メチル（ＰＭＭＡ：ＳＰ値９．９）、およびＣＹＴＯＰ（登録商標）のＣＴＬ―８０９Ａ（ＳＰ値８．７、ＡＧＣ社製)から選ばれる１種以上の重合体が好ましい。
ソース電極３とドレイン電極４の間の領域（チャネル領域）における、封止層８の平均厚さ（複数層積層して構成されている場合が各層の平均厚さの合計）は、十分な水分や酸素等に対するバリア性を確保してヒステリシス低減させる観点から、好ましくは２００ｎｍ以上、より好ましくは５００ｎｍ以上、さらに好ましくは１０００ｎｍ以上である。封止層の平均厚さの上限について特に制限は無いが、好ましくは１ｍｍ以下である。本開示において、封止層８の平均厚さは、原子間力顕微鏡（ＡＦＭ）または触針式表面形状測定器により測定できる。
［ソース電極、ドレイン電極］
ソース電極３およびドレイン電極４は、チャネルとして機能する半導体層５のＣＮＴネットワーク構造により電気的に接続されている。ソース電極３、及びドレイン電極４の材料について、導電性を有するものであれば特に制限はなく、例えば、チタン、銅、金、白金、クロム、アルミニウム、パラジウム、モリブデンなどの金属、ポリシリコンなどの半導体、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。ソース電極３およびドレイン電極４は、２種以上の金属で多層構造にされていてもよい。これらの電極の形成方法としては、材料に応じて、真空蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの、従来から公知の方法が挙げられる。
チャネル長（Ｌ）およびチャネル幅（Ｗ）については、従来公知の寸法でよく、チャネル長（Ｌ）は、例えば１０μｍ以上１０００μｍ以下であり、チャネル幅（Ｗ）は、例えば１０μｍ以上１００００μｍ以下であるが、本開示はこれらに限定されない。
［ゲート電極、ゲート絶縁膜］
本開示の一態様の半導体素子１は、いわゆるボトムゲート型の半導体素子であり、シリコン基板がゲート電極２として機能し、シリコン基板の一方の主面に形成された熱酸化膜ＳｉＯ2がゲート絶縁膜６として機能している。また、図１および図２に示した例では、シリコン基板の一方の主面の全面がゲート絶縁膜６により被覆されているが、少なくともソース電極３、ドレイン電極４および半導体層５が配置された領域がゲート絶縁層６で被覆されていればよい。
ゲート絶縁層６は、単層構造であってもよいし、多層構造であってもよいし、部分的に多層構造であってもよい。ゲート絶縁層６のトータルの厚さは、ゲートのリーク電流を十分に小さくする観点から好ましくは１０ｎｍ以上、より好ましくは２０ｎｍ以上である。また、動作電圧を小さくする観点から好ましくは５００ｎｍ以下、より好ましくは２００ｎｍ以下である。ゲート絶縁層の材料としては、例えば、酸化シリコン、窒化シリコン、酸化ハフニウム等の無機化合物、ビニルフェノール樹脂、パラキシレン樹脂、フッ化ビニリデン樹脂、ポリイミドなどの有機化合物が挙げられる。
本開示の半導体素子は、シリコン基板がゲート電極２として機能する形態に限定されず、少なくとも電極が配置される面が絶縁性の基板を備え、当該基板にゲート電極が配置された形態であってもよい。基板は、例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ、およびそれらの表面が酸化膜で被覆された基板等の無機材料であってよいし、ポリイミド（ＰＩ）樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリサルフォン樹脂、ポリアミド樹脂等から構成されるシートであってもよいし、これらからなるフィルム状のフレキシブル材料であってもよい。
ゲート電極の材料としては、導電性を有するものであれば特に制限はなく、例えば、金、白金、クロム、チタン、アルミニウムなどの金属が挙げられる。ゲート電極は、例えば、任意の位置にこれらの金属を蒸着等して形成される。別個に準備した金属薄膜を、ゲート電極として前記基板の任意の位置に配置して、ゲート電極としてもよい。これらの電極の形成方法としては、材料に応じて、真空蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの、従来から公知の方法が挙げられる。
本開示の半導体素子は、ゲート電極の位置により、バックゲート型、サイドゲート型、トップゲート型の各種態様を採ることができる。
本開示の半導体素子は、図４に示すように、ＣＮＴの吸着性を高める観点から、ゲート絶縁層６の表面が表面処理剤により処理されることにより吸着層９が形成され、吸着層９は、半導体層５とゲート絶縁層６の間に配置され、これらと接する構造が好ましい。アニオン基を有する化合物は、ゲート絶縁層６上に存在することで電荷トラップの原因となり、ヒステリシスの増加原因、またはｏｎ／ｏｆｆ比の低下要因となりうることから、吸着層９は、アニオン基を有さない化合物にて形成されていると好ましい。
吸着層９は、例えば、アニオン基を有さないシランカップリング剤等にて形成されていると好ましく、３－アミノプロピルトリエトキシシラン（ＡＰＴＥＳ）、メチルトリエトキシシラン（ＭＴＥＳ）、メチルトリメトキシシラン（ＭＴＭＳ）、Ｎ－２－（アミノエチル）－３－アミノプロピルトリメトキシシラン、オクタデシルトリクロロシラン（ＯＴＳ）、フッ素置換オクタトリクロロシラン（ＰＦＯＴＳ）、テトラシアノキノジメタン等のシランカップリング剤等にて形成されていると好ましい。吸着層９は、例えば、これらの材料を有機溶剤に溶解して得た溶液をディップコーティング法等の塗布法にてゲート絶縁層６に塗布して形成してもよいし、気相法等にて形成してもよい。
［半導体素子の製造方法］
次に、図１および図２に示した半導体素子１の製造方法を説明する。図５Ａ～Ｃおよび図６Ａ～Ｃは、半導体素子１の製造方法を工程順に示す断面図である。
まず、図５Ａに示すように、一方の主面がゲート絶縁膜６により覆われたゲート電極２を用意する。具体的には、一方の主面が熱酸化されることによって形成された酸化シリコン（ＳｉＯ2）層（ゲート絶縁膜６）を有するシリコン基板（ゲート電極２）を準備する。
次いで、図５Ｂに示すように、ゲート絶縁膜６のゲート電極２側の面の反対面の全面に、ＣＮＴ分散液を塗布して塗膜１５を形成する。そしてしばらく静置することによりＣＮＴをゲート絶縁膜６の表面に十分に吸着させる。その後、乾燥処理を行う前に、塗膜１５から余分なＣＮＴを除去して前記塗膜の厚みを減じる。次いで、残余の塗膜に対して乾燥処理を行って、図５Ｃに示すように、実質的に単層のＣＮＴ膜を半導体層５'として形成する。ＣＮＴ分散液の塗布は、ディスペンサーを用いてＣＮＴ分散液を滴下する方法、インクジェット印刷、スクリーン印刷、オフセット印刷等の印刷法、スピンコート法、ディップコート法等の方法により行える。なかでも、均質性の良好なＣＮＴのネットワーク構造を形成する観点から、ディスペンサーを用いてＣＮＴ分散液を滴下する方法やスピンコート法が好ましい。ＣＮＴの、ＣＮＴ分散液の被塗布面（ゲート絶縁膜６の表面、または、吸着層９（図４参照）に塗布する場合は吸着層９の表面）への吸着は、ＣＮＴと被塗布面との疎水相互作用によって行われる。塗膜１５からの余分なＣＮＴの除去は、乾燥処理を行う前に、好ましくは、後述の洗浄処理により行う。実質的に単層のＣＮＴ膜の形成は、洗浄処理前の塗膜１５の厚さ、ＣＮＴ分散液におけるＣＮＴの濃度、ＣＮＴ分散液を塗布してから洗浄するまでの時間等を適宜調整することにより行える。
（ＣＮＴ分散液）
ＣＮＴ分散液は、ＣＮＴと分散媒とを含み、必要に応じて、ＣＮＴの分散剤を含む。ＣＮＴ分散液におけるＣＮＴの濃度は、十分な電流量の確保の観点から、好ましくは０．１μｇ/ｍＬ以上、より好ましくは０．５μｇ/ｍＬ以上、さらに好ましくは１．０μｇ/ｍＬ以上であり、実質的に単層で均質なＣＮＴのネットワーク構造を形成する観点から、好ましくは７．０μｇ/ｍＬ以下、より好ましくは５．０μｇ/ｍＬ以下、さらに好ましくは３．０μｇ/ｍＬ以下である。
分散媒としては、水性媒体が好ましく、水性媒体としては、純水、イオン交換水、精製水又は蒸留水が好ましく、純水がより好ましい。水性媒体は、水以外に、メタノール、エタノール、イソプロピルアルコール等の低級アルコールや、アセトン、テトラヒドロフラン、ジメチルホルムアミド等の水溶性有機溶媒を含んでいてもよい。
本開示の一態様では、例えば、金属型ＣＮＴと半導体型ＣＮＴとの混合物に対して半導体型ＣＮＴの含有率を高める技術を適用して得られたＣＮＴ分散液を用いて、半導体層５を形成するのが好ましい。本開示の一態様では、例えば、特開2021-080121号公報、特開2021-080120号公報、特開2021-080119号公報、または特開2019-202912号公報等に記載の方法により得られる半導体型ＳＷＣＮＴ分散液を用いて、半導体層５を形成するのが好ましい。これらの半導体型ＳＷＣＮＴ分散液は、ＣＮＴの分散剤として、例えば、アクリル酸系樹脂を含む。これらの公報に開示のアクリル酸系樹脂としては、例えば、ポリアクリル酸、アクリル酸とフェノキシジオキシエチレンアクリレート（ＰＤＥＡ）との共重合体、アクリル酸とメトキシジオキシプロピレンアクリレート（ＭＤＰＡ）との共重合体、アクリル酸とポリエチレングリコールモノアクリレート（エチレンオキシ基の平均付加モル数は２～１０）との共重合体、ポリエチレングリコールモノメタクリレート（エチレンオキシ基の平均付加モル数が２～４５）等の単独重合体が挙げられる。
前記半導体型ＳＷＣＮＴ分散液に含まれるＣＮＴのうち、半導体型ＣＮＴの含有率は、好ましくは７０質量％以上であり、より好まししくは８０質量％以上であり、さらに好ましくは９０質量％以上であり、さらにより好ましくは９５質量％以上である。
塗膜１５の形成直後から、余分なＣＮＴの除去のための洗浄処理を行うまでの静置時間は、ＣＮＴが下層、すなわち、ゲート絶縁層６または吸着層９に対するＣＮＴの吸着を適切に行う観点から、好ましくは１分以上、より好ましくは５分以上、さらに好ましくは１０分以上、さらにより好ましくは３０分以上であり、生産性の観点から、好ましくは１８０分以下、より好ましくは１２０分以下、さらに好ましくは９０分以下である。
［洗浄処理］
本開示の半導体素子の製造方法は、一態様において、半導体層５の形成において、ＣＮＴ分散液を被塗布面に塗布して塗膜を形成し、ＣＮＴを被塗布面に吸着させ、塗膜が未乾燥のうちに塗膜から余分なＣＮＴを除去した後、乾燥処理を行って、前記半導体層を形成する。ここで、未乾燥とは、ＣＮＴ分散液の構成成分である分散媒が完全に蒸発する前の状態を指し、例えば、後述する乾燥処理を開始する前の状態を指す。
塗膜１５からの余分なＣＮＴの除去は、例えば、洗浄処理により行う。洗浄処理は、上記静置時間を経て、ＣＮＴの下層への吸着が適切に行われた後、例えば、塗膜１５に洗浄液を注ぎかけるか、または、塗膜１５とゲート絶縁層６とゲート電極２とを含む積層体を浴槽内の洗浄液に浸漬させる等の方法により行える。実質的に単層のＣＮＴ膜であり均質なＣＮＴのネットワーク構造を形成する観点から、塗膜１５を含む前記積層体を浴槽内の洗浄液に浸漬させて洗浄する方法が好ましい。洗浄液としては、下層に吸着しており、実質的に単層のＣＮＴ膜を構成するＣＮＴまで除去してしまわないために、例えば、超純水、エタノール、メタノール等のアルコールやアセトン、テトラヒドロフラン（ＴＨＦ）等の極性溶媒が好ましい。浸漬時間は、好ましくは１分以上、より好ましくは３分以上、さらに好ましくは５分以上、さらにより好ましくは１０分以上、さらにより好ましくは３０分以上であり、そして、好ましくは１８０分以下、より好ましくは１２０分以下、さらに好ましくは９０分以下、さらにより好ましくは８０分以下である。
上記のようにして洗浄された塗膜１５に対して乾燥処理を行って分散媒を揮発させ、半導体層５'とする。乾燥処理は、例えば、所定の温度に設定された雰囲気下に配置することにより行う。当該雰囲気の温度は、好ましくは５０℃以上、より好ましくは８０℃以上、さらに好ましくは１００℃以上であり、そして、好ましくは２５０℃以下、より好ましくは２２０℃以下、さらに好ましくは２００℃以下である。乾燥時間は、好ましくは５分以上、より好ましくは１０分以上、さらに好ましくは２０分以上、さらにより好ましくは３０分以上であり、そして、好ましくは２４０分以下、より好ましくは１８０分以下、さらに好ましくは１２０分以下、さらにより好ましくは９０分以下である。
次に、図６Ａに示すように、半導体層５'上に、ソース電極３およびドレイン電極４を形成する。ソース電極３およびドレイン電極４の形成方法は、従来から公知の方法でよく、例えば、半導体層５'のゲート絶縁膜６側の面の反対面上に、メタルマスクを配置し、メタルマスクの開口部に、各々、ソース電極３、ドレイン電極４となる金属材料を真空蒸着する。
次に、図６Ｂに示すように、半導体層５'のうちの余分な部分をエッチングにより除去した後、ソース電極３およびドレイン電極４が形成されたシリコン基板２を、１００℃以上２００℃以下で３０分以上６０分以下加熱して、ゲート絶縁層６や半導体層５に吸着している微量水分を除去するとともに、アニーリングする。
次に、図６Ｃに示すように、半導体層５のうちのソース電極３とドレイン電極４の間に配置された部分（チャネル領域）の上に封止層８を形成する。具体的には、例えば、封止層８を形成する樹脂の溶液をスピンコート等の塗布方法により塗布し、その後、必要に応じて乾燥させることにより封止層８を形成する。
本願は、さらに以下の半導体素子、及びその製造方法等を開示する。
＜１＞ ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、
前記半導体層がカーボンナノチューブのネットワーク構造を含み、
前記半導体層が封止層で封止されており、
前記半導体層の平均膜厚が５ｎｍ以下である、半導体素子。
＜２＞ ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、
前記半導体層が単層カーボンナノチューブのネットワーク構造を含み、
前記半導体層が、比誘電率が５．０以下の封止層で封止されており、
前記半導体層の平均膜厚が０．１ｎｍ以上５ｎｍ以下である、＜１＞に記載の半導体素子。
＜３＞ ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、
前記半導体層が単層カーボンナノチューブのネットワーク構造を含み、
前記半導体層に含まれるカーボンナノチューブのうちの半導体カーボンナノチューブの含有率が７０質量％以上であり、
前記半導体層が、フッ素系樹脂、アクリル系樹脂、スチレン系樹脂、ビニル系樹脂、オレフィン系樹脂からなる群から選ばれるいずれか一種類以上を含有する封止層で封止されており、
前記封止層の平均厚さが、２００ｎｍ以上であり、
前記半導体層の平均膜厚が０．１ｎｍ以上５ｎｍ以下である、＜１＞または＜２＞に記載の半導体素子。
＜４＞ 前記封止層が、ｆｅｄｏｒｓ法で算出されるＳＰ値が３（ｃａｌ/ｃｍ3）1/2以上１５（ｃａｌ/ｃｍ3）1/2以下である化合物を含む、＜１＞～＜３＞のいずれかに記載の半導体素子。
＜５＞ 前記半導体層と前記ゲート絶縁膜の間に配置され、前記半導体層と前記ゲート絶縁膜に接する吸着層を備え、前記吸着層が、アニオン基を有さない化合物からなる＜１＞～＜４＞のいずれかに記載の半導体素子。
＜６＞ 前記吸着層が、アニオン基を有さないシランカップリング剤にて形成されている、＜５＞に記載の半導体素子。
＜７＞ 前記ネットワーク構造において、カーボンナノチューブの密度が１００本／μｍ2以上８０００本/μｍ2以下である、＜１＞～＜６＞のいずれかに記載の半導体素子。
＜８＞ 前記ネットワーク構造において、カーボンナノチューブの平均長さが半導体素子のチャネル長より短い、＜１＞～＜７＞のいずれかに記載の半導体素子。
＜９＞ 前記ネットワーク構造において、カーボンナノチューブの平均直径が０．５ｎｍ以上３ｎｍ以下である、＜１＞～＜８＞のいずれかに記載の半導体素子。
＜１０＞ ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、
カーボンナノチューブ分散液を用いて、カーボンナノチューブのネットワーク構造を含み平均膜厚が５ｎｍ以下の半導体層を形成すること、および、前記半導体層を封止する封止層を形成することを含む、半導体素子の製造方法。
＜１１＞ ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、
前記カーボンナノチューブ分散液を塗布して塗膜を形成し、前記カーボンナノチューブを被塗布面に吸着させ、前記塗膜が未乾燥のうちに前記塗膜から余分なカーボンナノチューブを除去した後、乾燥処理を行って、前記半導体層を形成することを含む、＜１０＞に記載の半導体素子の製造方法。
＜１２＞ 前記カーボンナノチューブ分散液のカーボンナノチューブ濃度が０．１μｇ／ｍＬ以上７．０μｇ／ｍＬ以下である、＜１１＞に記載の半導体素子の製造方法。
＜１３＞ 前記余分なカーボンナノチューブの除去を、前記塗膜を洗浄液に浸漬させることにより行う、＜１１＞又は＜１２＞に記載の半導体素子の製造方法。
＜１４＞ アクリル酸系樹脂を含む前記カーボンナノチューブ分散液を調整すること、を含む、＜１０＞～＜１３＞のいずれかに記載の半導体素子の製造方法。
以下、実施例により本開示をさらに詳細に説明するが、これらは例示的なものであって、本開示はこれら実施例に制限されるものではない。
１．各種パラメーターの測定方法
［重合体の重量平均分子量の測定］
ＳＷＣＮＴ分散液の調製に使用した重合体の重量平均分子量は、ゲルパーミエーションクロマトグラフィー（以下「ＧＰＣ」ともいう）法を用いて下記条件で測定した。
＜ＧＰＣ条件＞
測定装置：ＨＬＣ―８３２０ＧＰＣ（東ソー株式会社製)
カラム：α―Ｍ + α―Ｍ（東ソー株式会社製）
溶離液：６０ｍｍｏｌ/Ｌ、Ｈ3ＰＯ4および５０ｍｍｏｌ/Ｌ、ＬｉＢｒのＮ，Ｎ－ジメチルホルムアミド（ＤＭＦ）溶液
流量：１．０ｍＬ／ｍｉｎ
カラム温度：４０℃
検出：ＲＩ
サンプルサイズ：０．５ｍｇ／ｍＬ
標準物質：単分散ポリスチレン（東ソー株式会社製）
[半導体型ＳＷＣＮＴの含有率]
分散する前のＳＷＣＮＴと、スライドガラス上で乾燥させたＳＷＣＮＴ分散液（分散した後のＳＷＣＮＴ）について、レーザーラマン顕微鏡(ナノフォトン(株)「RAMAN touch」)を用いて励起波長６３３ｎｍでそれぞれラマンスペクトルを測定した。６３３ｎｍ励起のラマンスペクトルのRBM(Radial Breathing mode)ピーク(100～350cm-1)において、半導体型ＳＷＣＮＴに固有のピークと金属型ＳＷＣＮＴに固有のピークが存在する。分散する前のＳＷＣＮＴの金属型ＳＷＣＮＴ固有のピーク面積Amに対する半導体型ＳＷＣＮＴに固有のピークの面積Asの比(As/m)と、ＳＷＣＮＴ分散液の金属型ＳＷＣＮＴ固有のピーク面積Amに対する半導体型ＳＷＣＮＴに固有のピークの面積Asの比(As/m')を算出することで、分散した後のＳＷＣＮＴの半導体型ＳＷＣＮＴの含有率を計算することができる。分散する前のＳＷＣＮＴの半導体含有率６７質量％を基準とし、下記式からＳＷＣＮＴ分散液における半導体型ＳＷＣＮＴ含有率を計算できる。
半導体型ＳＷＣＮＴの含有率=[(0.67/As/m)×As/m'×100]/[0.33＋(0.67/As/m)×As/m']
［ＳＷＣＮＴの平均直径及び平均長さの測定］
ＳＷＣＮＴの平均直径及び平均長さは、透過型電子顕微鏡を用い得られた画像から１０本以上のＣＮＴについて直径及び長さをそれぞれ測定し平均することで算出した。
[半導体層の平均膜厚の測定]
原子間力顕微鏡（ＡＦＭ）を用いて、熱酸化膜（ＳｉＯ2）表面から半導体層表面までの高さを任意に５か所計測し、それを平均することによって、半導体層の平均膜厚を測定した。
[カーボンナノチューブネットワークのカーボンナノチューブ密度の測定]
原子間力顕微鏡を用いて、半導体層のうちのソース電極とドレイン電極との間の領域（チャネル領域）の画像を入手し、そのうちの１μｍ四方の１つの辺上に存在するＣＮＴの本数を２乗した値をカーボンナノチューブ密度（本/μｍ2）として計測した。
［封止層の平均厚さ］
触針式表面形状測定器を用いて、ソース電極とドレイン電極との間における、半導体層表面から封止層表面までの高さを任意に５か所計測し、それを平均することによって、封止層の平均厚さを測定した。
[封止層の比誘電率]
封止層の比誘電率は、封止層に用いた樹脂をフィルム状に成型し、インピーダンスアナライザを用いた容量法にて、２５℃、１ＭＨｚで測定した。
[半導体素子の測定]
半導体素子における伝達特性を大気中で測定した。ゲート電圧(Ｖｇｓ)を変化させた時のドレイン電流(Ｉｄｓ)を、半導体特性評価装置(KEITHLEY株式会社製)を用いて測定した。ドレイン電圧(Ｖｄｓ)は－１Ｖに設定し、ゲート電圧(Ｖｇｓ)を２０Ｖ～－２０Ｖの間を往復するように掃引した。このとき、ドレイン電流(Ｉｄｓ)の最大値と最小値からｏｎ／ｏｆｆ比を求めた。また、ドレイン電流(Ｉｄｓ)=－１００ｎＡにおける行き（Ｖｇｓ１）と帰り（Ｖｇｓ２）のゲート電圧差の絶対値|Ｖｇｓ１－Ｖｇｓ２|からヒステリシスを算出した。これらの結果は、下記表１に示した。
[ＣＮＴ分散液の作製]
ポリエチレングリコール（９）モノメタクリレート(ＰＥＧ（９）ＭＡ、新中村化学社製、「ＭＧ－９０Ｇ」、ポリオキシエチレンの平均付加モル数は９)を原料モノマーとして特開2021-80120号公報に記載の方法で合成した重合体（重量平均分子量：１００，０００）を、純水に溶解してＰＥＧ（９）ＭＡ０．５ｗｔ％水溶液を得た。ＰＥＧ（９）ＭＡ０．５ｗｔ％水溶液３０ｇに、ＳＷＣＮＴ(NanoIntegris社製、「HiPco-Raw」、平均直径１．０ｎｍ、平均長さ０．５μｍ)を３０ｍｇ添加して、混合液を得た。
次いでスターラーで撹拌しながら、超音波ホモジナイザー(Branson社製「450D」)で、出力３０％、液温１０℃の条件にて１０分間分散させた。その後、分散後の溶液を超遠心分離機(日立工機(株)社製「ＣＸ１００ＧＸＩＩ」、ローターＳ５０)を用いて回転数５００００ｒｐｍ、液温２０℃の条件にて６０分間遠心処理を行った。その上澄み液を体積基準で液面から８０％採取することで、ＣＮＴ全量（半導体型ＣＮＴと金属型ＣＮＴの合計）に対する半導体型ＣＮＴの割合（半導体型ＣＮＴの含有率）が９８ｗｔ％のＣＮＴ分散液を得た。
尚、用いたＳＷＣＮＴは１００～２２０ｃｍ-1付近に金属型ＳＷＣＮＴ固有のピークを有し、２２０～３５０ｃｍ-1付近に半導体型ＳＷＣＮＴ固有のピークを有している。
[実施例１]
厚さ２００ｎｍの熱酸化膜（ＳｉＯ2）が堆積している１ｃｍ2（主面の面積）のシリコン基板に対して、気相法によって３－アミノプロピルトリエトキシシラン(ＡＰＴＥＳ)の吸着層を形成した。次に上記の方法で得たＣＮＴ分散液を、純水で希釈してＣＮＴの質量で１．４５μｇ/ｍＬの濃度に調整し、それを吸着層の全面に塗布して塗膜を形成した後、室温下で１時間静置した。その後、乾燥処理を行う前に、塗膜が形成されたシリコン基板を、超純水に６０分間浸漬させることにより、余分なＣＮＴを除去し、その後、超純水から引き揚げ、１８０℃の雰囲気下で６０分間乾燥させて、平均膜厚が２ｎｍの半導体層を得た。ＡＦＭ画像から半導体層のカーボンナノチューブのネットワーク密度は６２５本/μｍ2であった。また、原子間力顕微鏡を用いて、半導体層のうちのソース電極とドレイン電極との間の領域（チャネル領域）のうちの１μｍ四方の画像観察を行ったところ、ＣＮＴは、その長手方向が、二次元方向にランダムに配向しており、１本のＣＮＴに対し他の５本以上のＣＮＴと交差していた。また、前記１μｍ四方で観察される全てのＣＮＴについて、ＣＮＴの長手方向の長さのうちの他のＣＮＴと重なり合う部分（交差する部分）の長さの合計は３％であった。次に、チャネル長（Ｌ）とチャネル幅（Ｗ）がそれぞれ１００μｍと１０００μｍとなるように、メタルマスクを通して、Ｔiを厚さが５ｎｍ、次いで、Ｔi層の上にＡｕを厚さが１００ｎｍとなるように、それぞれ真空蒸着して、２層構造（Ｔi／Ａｕ）のソース電極およびドレイン電極を各々形成した。ソース電極、ドレイン電極が形成された基板を１８０℃で１時間加熱した。次いで、余分な半導体層をエッチングにより除去した後、ポリスチレン(Aldrich社製）の１ｗｔ％クロロホルム溶液を、スピンコート塗布(２０００ｒｐｍ、３０ｓ)し、平均厚さが５００ｎｍの封止層を形成した。このようにして、図１に示した半導体素子を作製した。
[実施例２]
ポリスチレン１ｗｔ％クロロホルム溶液の代わりに、フッ素樹脂９ｗｔ％CT-Solv.180溶液（ＣＹＴＯＰ（登録商標）、ＣＴＬ―８０９Ａ、ＡＧＣ社製）を用いて、スピンコート塗布(１段階目：５００ｒｐｍ ５ｓ，２段階目：２０００ｒｐｍ ２０ｓ)した後、１８０℃で６０分間加熱して、平均厚さが１２００ｎｍの封止層を形成したこと以外は、実施例１と同様にして半導体素子を作成した。
[実施例３]
スピンコート塗布（１段階目：５００ｒｐｍ ５ｓ, ２段階目：３０００ｒｐｍ ２０ｓ）した後、１８０℃で６０分間加熱して、平均厚さが５００ｎｍの封止層を形成したこと以外は、実施例２と同様にして半導体素子を作成した。
[実施例４]
ポリスチレン１ｗｔ％クロロホルム溶液の代わりに、ポリメタクリル酸メチル１ｗｔ％クロロホルム溶液を用いて平均厚さが５００ｎｍの封止層を形成したこと以外は、実施例１と同様にして半導体素子を作成した。
[実施例５]
吸着層の材料としてＡＰＴＥＳの代わりに、メチルトリメトキシシラン(ＭＴＭＳ)を用いたこと以外は、実施例１と同様にして半導体素子を作成した。
[実施例６]
吸着層の材料としてＡＰＴＥＳの代わりに、Ｎ－２－（アミノエチル）－３－アミノプロピルトリメトキシシラン１ｗｔ％イソプロパノール溶液(ＫＢＭ－６０３、信越化学工業社製)を用いたこと以外は、実施例２と同様にして半導体素子を作成した。
[実施例７]
ポリスチレン１ｗｔ％クロロホルム溶液の代わりに、ポリ塩化ビニル１ｗｔ％アセトン溶液を用いて平均厚さが５００ｎｍの封止層を形成したこと以外は、実施例１と同様にして半導体素子を作成した。
[実施例８]
ポリスチレン１ｗｔ％クロロホルム溶液の代わりに、ポリビニルピロリドン１ｗｔ％アセトン溶液を用いて平均厚さが５００ｎｍの封止層を形成したこと以外は、実施例１と同様にして半導体素子を作成した。
[実施例９]
ポリスチレン１ｗｔ％クロロホルム溶液の代わりに、ポリビニルアルコール１ｗｔ％水溶液を用いてスピンコート塗布(２０００ｒｐｍ、３０ｓ)し、その後、１００℃６０分加熱して、平均厚さが５００ｎｍの封止層を形成したこと以外は、実施例１と同様にして半導体素子を作成した。
[比較例１]
ＣＮＴの濃度が１．４５μｇ/ｍＬのＣＮＴ分散液の代わりに、ＣＮＴの濃度が７．５μｇ/ｍＬのＣＮＴ分散液を用い、封止層の形成を省くこと以外は、実施例1と同様にして半導体素子を作成した。ＡＦＭ画像から半導体層のカーボンナノチューブネットワークの密度は１００００本/μｍ2であった。
[比較例２]
ＣＮＴの濃度が１．４５μｇ/ｍＬのＣＮＴ分散液の代わりに、ＣＮＴの濃度が７．５μｇ/ｍＬのＣＮＴ分散液を用いたこと以外は、実施例２と同様にして半導体素子を作成した。
[比較例３]
ＣＮＴの濃度が１．４５μｇ/ｍＬのＣＮＴ分散液の代わりに、ＣＮＴの濃度が７．５μｇ/ｍＬのＣＮＴ分散液を用いたこと以外は、実施例１と同様にして半導体素子を作成した。
[比較例４]
封止層の形成を省くこと以外は、実施例１と同様にして半導体素子を作成した。
Figure 2023080040000002
図７に、実施例１の半導体素子を構成する半導体層の原子間力顕微鏡写真を示している。図７に示されるように、半導体層が、ＣＮＴのネットワーク構造を有していることが確認できる。
表１に示すように、実施例１～９では、半導体層の平均膜厚が５ｎｍ以下であることにより、比較例１～３の半導体素子よりもｏｎ／ｏｆｆ比が顕著に大きい。また、比較例４との比較から、実施例においては、封止層を形成しても、ｏｎ／ｏｆｆ比は低下していない。このように、実施例の半導体素子では、ｏｎ／ｏｆｆ比が大きく、且つ、ヒステリシスが小さい。
以上説明した通り、本開示の半導体素子およびその製造方法によれば、ｏｎ／ｏｆｆ比の向上とヒステリシスの低減が行えるで、これを用いるデバイス性能の向上に寄与できる。
１ 半導体素子
２ 半導体基板（ゲート電極）
３ ソース電極
４ ドレイン電極
５ 半導体層
６ ゲート絶縁層
８ 封止層
９ 吸着層
１５ 塗膜
５０ カーボンナノチューブ

Claims (18)

  1. ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含み、
    前記半導体層がカーボンナノチューブのネットワーク構造を含み、
    前記半導体層が封止層で封止されており、
    前記半導体層の平均膜厚が５ｎｍ以下である、半導体素子。
  2. 前記半導体層が、共役系重合体からなる有機半導体を含まない、請求項１に記載の半導体素子。
  3. 前記封止層が、ｆｅｄｏｒｓ法で算出されるＳＰ値が１５（ｃａｌ/ｃｍ3）1/2以下である化合物を含む、請求項１または２に記載の半導体素子。
  4. 前記封止層の比誘電率が５．０以下である、請求項１～３のいずれかに記載の半導体素子。
  5. 前記封止層が、フッ素系樹脂、アクリル系樹脂、スチレン系樹脂、ビニル系樹脂、オレフィン系樹脂からなる群から選ばれるいずれか一種類以上を含有する請求項１～４のいずれかに記載の半導体素子。
  6. 前記封止層の平均厚さが、２００ｎｍ以上である、請求項１～５のいずれかに記載の半導体素子。
  7. 前記半導体層と前記ゲート絶縁膜の間に配置され、前記半導体層と前記ゲート絶縁膜に接する吸着層を備え、前記吸着層が、アニオン基を有さない化合物からなる請求項１～６のいずれかに記載の半導体素子。
  8. 前記カーボンナノチューブが単層カーボンナノチューブである、請求項１～７のいずれかに記載の半導体素子。
  9. 前記ネットワーク構造において、カーボンナノチューブの密度が１００本／μｍ2以上８０００本/μｍ2以下である、請求項１～８のいずれかに記載の半導体素子。
  10. 前記ネットワーク構造において、カーボンナノチューブの平均長さが半導体素子のチャネル長より短い、請求項１～９のいずれかに記載の半導体素子。
  11. 前記半導体層に含まれるカーボンナノチューブのうちの半導体カーボンナノチューブの含有率が７０質量％以上である、請求項１～１０のいずれかに記載の半導体素子。
  12. 半導体素子が、p型電界効果トランジスタである、請求項１～１１のいずれかに記載の半導体素子。
  13. ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層とを含む半導体素子の製造方法であり、
    カーボンナノチューブ分散液を用いて、カーボンナノチューブのネットワーク構造を含み平均膜厚が５ｎｍ以下の半導体層を形成すること、および、前記半導体層を封止する封止層を形成することを含む、半導体素子の製造方法。
  14. 前記カーボンナノチューブ分散液のカーボンナノチューブ濃度が０．１μｇ／ｍＬ以上７．０μｇ／ｍＬ以下である、請求項１３に記載の半導体素子の製造方法。
  15. 前記半導体層の形成において、
    前記カーボンナノチューブ分散液を塗布して塗膜を形成し、前記カーボンナノチューブを被塗布面に吸着させ、前記塗膜が未乾燥のうちに前記塗膜から余分なカーボンナノチューブを除去した後、乾燥処理を行って、前記半導体層を形成する、請求項１３または１４に記載の半導体素子の製造方法。
  16. 前記余分なカーボンナノチューブの除去を、洗浄液を用いた洗浄により行う、請求項１５に記載の半導体素子の製造方法。
  17. 前記余分なカーボンナノチューブの除去を、前記塗膜を洗浄液に浸漬させることにより行う、請求項１５又は１６に記載の半導体素子の製造方法。
  18. アクリル酸系樹脂を含む前記カーボンナノチューブ分散液を調整すること、を含む請求項１３～１７のいずれかの項に記載の半導体素子の製造方法。
JP2022188692A 2021-11-29 2022-11-25 半導体素子 Pending JP2023080040A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021193569 2021-11-29
JP2021193569 2021-11-29

Publications (1)

Publication Number Publication Date
JP2023080040A true JP2023080040A (ja) 2023-06-08

Family

ID=86539140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022188692A Pending JP2023080040A (ja) 2021-11-29 2022-11-25 半導体素子

Country Status (3)

Country Link
JP (1) JP2023080040A (ja)
TW (1) TW202339286A (ja)
WO (1) WO2023095391A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011126727A (ja) * 2009-12-16 2011-06-30 Toray Ind Inc カーボンナノチューブ複合体、カーボンナノチューブ複合体分散液、カーボンナノチューブ複合体分散膜および電界効果型トランジスタ
US10177199B2 (en) * 2016-05-03 2019-01-08 Tsinghua University Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
KR102059315B1 (ko) * 2017-03-27 2019-12-24 도레이 카부시키가이샤 반도체 소자, 상보형 반도체 장치, 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그

Also Published As

Publication number Publication date
TW202339286A (zh) 2023-10-01
WO2023095391A1 (ja) 2023-06-01

Similar Documents

Publication Publication Date Title
Weitz et al. High-performance carbon nanotube field effect transistors with a thin gate dielectric based on a self-assembled monolayer
US9887361B2 (en) Methods for forming a carbon nanotube-graphene hybrid film on a substrate
TWI541828B (zh) 包括內含有碳奈米管及奈米線複合物之透明導電塗層的電子元件以及其製造方法
Li et al. Efficient inkjet printing of graphene
US8513804B2 (en) Nanotube-based electrodes
TWI535800B (zh) 包含合金化碳奈米管及奈米線複合物之大面積透明導電塗層以及製造該大面積透明導電塗層的方法
Ha et al. Highly stable hysteresis-free carbon nanotube thin-film transistors by fluorocarbon polymer encapsulation
Eda et al. Transparent and conducting electrodes for organic electronics from reduced graphene oxide
JP5700583B2 (ja) ドープ済みカーボンナノチューブ及びナノワイヤー複合体を含む大面積透明導電性コーティング、及びその製造方法
KR101050128B1 (ko) 표면 개질 카본 나노튜브계 재료, 그 제조 방법, 전자 부재및 전자 장치
US9620728B2 (en) CNT thin film transistor with high K polymeric dielectric
WO2009002624A1 (en) Thin film transistors incorporating interfacial conductive clusters
JP2008130920A (ja) 電極被覆材料、電極構造体、及び、半導体装置
WO2011111736A1 (ja) 電界効果型トランジスタ及びその製造方法
CN102354668A (zh) 一种碳基纳米材料晶体管的制备方法
Basu et al. Graphene-based electrodes for enhanced organic thin film transistors based on pentacene
Bottacchi et al. Nanoscale charge percolation analysis in polymer‐sorted (7, 5) single‐walled carbon nanotube networks
KR20150080373A (ko) 용액 공정용 그래핀의 합성 방법
WO2023095391A1 (ja) 半導体素子
CN1269195C (zh) 一种纳米晶体管的制备方法
Lee et al. Stable doping of carbon nanotubes via molecular self assembly
JP2024036861A (ja) 半導体素子
JP2008053607A (ja) カーボンナノチューブ分散ポリマーを用いた電界効果トランジスタの製造方法
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
Li et al. Optimization of pentacene double floating gate memories based on charge injection regulated by SAM functionalization