JP2023075285A - 複数のスーパーピクセルを有するイメージセンサ - Google Patents

複数のスーパーピクセルを有するイメージセンサ Download PDF

Info

Publication number
JP2023075285A
JP2023075285A JP2023040521A JP2023040521A JP2023075285A JP 2023075285 A JP2023075285 A JP 2023075285A JP 2023040521 A JP2023040521 A JP 2023040521A JP 2023040521 A JP2023040521 A JP 2023040521A JP 2023075285 A JP2023075285 A JP 2023075285A
Authority
JP
Japan
Prior art keywords
analog
signal
digital
image sensor
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023040521A
Other languages
English (en)
Inventor
フィナトゥ トマ
Finateu Thomas
マトリン ダニエル
Matolin Daniel
ポシュ クリストフ
Posch Christoph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Prophesee SA
Original Assignee
Prophesee SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prophesee SA filed Critical Prophesee SA
Publication of JP2023075285A publication Critical patent/JP2023075285A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】高い時間分解能で観察されたシーンの視覚情報を連続的に取得し、冗長性を低減することによってより少ないデータ量を生成するイメージセンサ、スーパーピクセル及び複数のスーパーピクセルを有するイメージセンサを制御する方法を提供する。【解決手段】スーパーピクセル１００は、第１の受光素子１０１と、第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器１０５と、第２の受光素子１０３と、第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成された露出測定回路１０７と、検出器及び露出測定回路に電気的に接続され、トリガ信号に応答して露出測定回路をイネーブルし、デジタル信号が露出測定回路から読み出されるときに露出測定回路をディスエーブルするように構成された論理回路１１１と、を有する。【選択図】図１Ａ

Description

本開示は、一般には、イメージセンシングの分野に関する。更に具体的には、限定されないが、本開示は、スーパーピクセルを提供し、スーパーピクセルを備えた画像センサを実装及び使用するためのシステム及び方法に関する。ここに開示されるイメージセンサ及び技術を、様々なアプリケーション並びにセキュリティシステム、自律走行車及び迅速かつ効率的な動き検出及び動きイベント駆動型画像データ取得から利益を得る他のシステムのようなビジョンシステムで使用することができる。
現存するイメージセンサは、半導体電荷結合デバイス（ＣＣＤ）、相補型金属酸化膜半導体（ＣＭＯＳ）センサ、Ｎ型金属酸化膜半導体（ＮＭＯＳ）センサ又はシーンのデジタル画像をキャプチャするためのその他のセンサを含む複数のピクセルを使用する
これらの従来の画像センサは、所定のフレームレートで時間量子化された視覚情報を取得することができる。したがって、典型的なフレームはそれぞれ、最後のフレームが取得されてからこの情報が変更されたかどうかに関係なく、全てのピクセルからの情報を伝送する。この手法は、通常、シーンの動的コンテンツに応じて、記録された画像データにある程度長い冗長性をもたらす。その理由は、変更されていない全ての画素値が既知であるとしても当該画像が毎回再取得及び再送信されるためである。従来のイメージセンサでは、画素は、通常、測定値が変化していないことを判断する方法を有さない。最新のイメージセンサがこれまで以上に高い空間的及び時間的解像度に進むにつれて、問題は悪化する傾向がある。また、データの後処理に必要なハードウェアは、通常、複雑さとコストが増加し、伝送帯域幅及びデータ記憶容量に対する需要も同様に急増し、消費電力が増加するために、高速産業用ビジョンシステムからモバイルのバッテリー駆動の消費者向けデバイスまで多くの種類のビジョンアプリケーションに制限が生じる。
ビデオデータの時間的冗長性を減らすための一つの既存の手法は、フレーム差分符号化である。この形式のビデオ圧縮は、通常、最初のキーフレームの後にフレーム間で定義された強度変化しきい値を超える画素値のみを送信することを有する。既存のフレーム差分システムは、通常、画像データの全フレームの取得及び処理に依存し、時間的冗長性を自己無撞着に（ｓｅｌｆ－ｃｏｎｓｉｓｔｅｎｔｌｙ）抑制することができず、センサからのリアルタイムの圧縮ビデオ出力を提供することができない。
実際には、多くのビジョンアプリケーションは、完全な画像を必要とせず、変化又は動きが検出されるシーンの部分からの高速画像データの恩恵を受ける。例えば、セキュリティシステム又は他のビジョンシステムは、動きのない画像の部分ではなく動きのあるデータのみに関心がある場合がある。別の例では、自律走行車は、人間の知覚時間（通常は、ミリ秒のオーダ）に匹敵する決定を下すために、キャプチャされたデータを迅速かつ効率的に処理する必要がある。状況に関連するキャプチャされたデータの一部を取得するために（例えば、後処理を介して）大量のデータを破棄する必要があるときには、このような効率は制限される。
他の現存する解決策は、画素内の検出器によって決定された特定の条件に応答して画素が検出を生成する時間ベースの非同期イメージセンサを含む。しかしながら、そのような画素は、依然として、そのようなアナログ信号又はそのようなアナログ信号から派生した時間ベースの信号を出力する。これらの出力信号は、シーンで大きい動作が発生すると画質が低下する傾向があり、実際に使用するには後処理してデジタルデータにする必要がある。したがって、後処理コストは、空間的及び時間的解像度が増加するにつれて大幅に増加する。
本開示の実施の形態は、高い時間分解能で観察されたシーンの視覚情報を連続的に取得するための方法及びデバイスを提供することができ、それにより、冗長性を低減することによってより少ないデータ量を生成する。したがって、生成されたデータは、全てのピクセルの画像情報を含む一連のフレームを備えるのではなく、変化のストリーム及び個々のピクセルの光強度情報を備えてもよく、これらは、個々の画素の視野の光強度の閾値を超える変化が画素自体によって検出されたときに記録及び送信される。したがって、本開示の実施の形態によって、同等の又は更に大きい情報コンテンツを含むデータを提供しながら、従来の画像センサに典型的な画像情報の時間的冗長性の抑制することによって生成データを大幅に削減することができる。
上述したような冗長データの抑制による画素アレイから出力されるデータの削減は、各画素での露出測定の速度を、例えば、（一般的なＣＭＯＳイメージセンサのフレームレートである）毎秒３０／回又は毎秒６０回から毎秒１０００回、毎秒１００００回及びそれ以上のような高いレートまで増加させることを可能にし、各画素のレートは、そのようなレートで状態を検出することができる（後に説明する）画素の状態検出器によって検出された各画素の視野の動作に個別に依存する。そのようなレートでの個々のピクセルからの露出測定結果の条件付き読み出し及びアナログ－デジタル（ＡＤ）変換は困難な作業であり、ＡＤ変換が列レベル又はセンサレベルのいずれかでピクセルアレイの外側で実行される標準的な手法では解決が困難である。
本開示の実施の形態は、画素を個別に自動サンプリングする（自己トリガされた）スーパーピクセルを使用してもよい。ここで用いるように、自動サンプリングは、画像情報をいつ取得するかを自律的に判断する個々の画素を参照することができる。例えば、画素は、個別にかつ他の画素の検出器とは独立して、画素の入力光信号の状態（例えば、特定の大きさの強度の変化）を検出するとともに画素の露出測定（ＥＭ）部分で露出測定を開始する（状態）検出器（ＣＤ）を備えてもよい。この機能により、新しい露光レベルを、測定することができる、及び／又は、画素の受光素子（例えば、フォトダイオード）に当たる光が所定の基準を満たす（例えば、最後の測定からしきい値より大きく変化した）ときに画素に個別に伝達することができ、そのイベントは、画素それ自体によって、例えば、その（状態検出器）によって検出される。
フォトダイオード及びＣＭＯＳ画素技術の最近の進歩（例えば、ＰＩＮ型フォトダイオード（ＰＰＤ）画素、グローバルシャッター画素等の使用）から利益を得るために、本開示の実施の形態のスーパーピクセルのＥＭ部分は、標準（４Ｔ、５Ｔ）アクティブ画素センサ（ＡＰＳ）画素に基づいてもよく、フォトダイオードをＣＤと共有しなくてもよい。例えば、一つのＣＤ及び一つのＥＭを一つの「スーパーピクセル」に組み合わせることが一つの可能な配置である。
（一つ以上の）ＥＭ部分の（１回以上の）露出測定の結果は、通常、ある時点でデジタル形式に変換する必要がある。一つの柔軟な解決は、各スーパーピクセル内に一つの完全なＡＤＣを含めることである。各画素に局所的なＡＤＣを有するこの配置は、一般に時間がかかるとともに電力を消費するアナログ信号での長い列の読み出しラインの駆動の必要を回避することができる。さらに、画素レベルのＡＤＣは、後に更に説明するように、高解像度（ＨＤＲ）及び／又は赤／緑／青（ＲＧＢ）の色取得のためのワンショット多重露出を可能にする。
上述したことを考慮して、本開示の実施の形態は、イメージセンサで使用するためのスーパーピクセルを提供する。ここで説明するように、スーパーピクセルは、デジタルデータ又は測定値を直接出力するためにアナログ－デジタル変換器を有してもよい。したがって、信号の後処理の量を大幅に減らすことができ、それによって、データ量を減らし、センサの効率を高めることができる。さらに、消費電力を指数関数的に増加させることなくそのような変換を行うために、コンバータは、各スーパーピクセル内の状態検出器によってパワーサイクルされてもよい。これにより、各スーパーピクセルでのコンバータの実用的な実装が可能になるさらに、各スーパーピクセルのアナログ－デジタルコンバータを、外部制御信号によってトリガすることができる。したがって、読出しを、検出されたトリガ又は条件に基づくのではなく関心領域及びオンデマンドについて引き出すことができる。
一部の実施の形態では、単一の状態検出器と対にされた複数の露出測定回路を備えるスーパーピクセルを提供する。このようにスーパーピクセルを配置することにより、高解像度及び／又はカラー画像を、そのようなスーパーピクセルを組み込んだイメージセンサから検出するとともに読み取ることができる。画像はデジタルデータとして直接読み取られ、それによって、補助回路によるアナログ－デジタル変換の必要性が少なくなる。
本開示の例示的な実施の形態によれば、複数のスーパーピクセルを有するイメージセンサを提供する。スーパーピクセルはそれぞれ、第１の受光素子と、第１の受光素子に電気的に接続され、第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、を備えてもよい。スーパーピクセルは、第２の受光素子と、第２の受光素子に電気的に接続され、第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成された露出測定回路と、を有してもよい。さらに、スーパーピクセルは、検出器及び露出測定回路に電気的に接続され、トリガ信号に応答して露出測定回路（又は露出測定回路の一部）をイネーブルし、デジタル信号が露出測定回路から読み出されるときに露出測定回路（又は露出測定回路の一部）をディスエーブルするように構成された論理回路を有してもよい。
一部の実施の形態において、露出測定回路は、第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路を有してもよい。例えば、アナログ－デジタル回路は、デジタルランプアナログ－デジタル回路を備えてもよい。そのような実施の形態において、アナログ－デジタル回路は、シングルスロープランプアナログ－デジタル回路を備えてもよい。
上記実施の形態のいずれかにおいて、アナログ－デジタル回路は、デジタル信号を外部読出しシステムに出力するように更に構成されてもよい。そのような実施の形態において、アナログ－デジタル回路は、出力後にディスエーブルするように更に構成されてもよい。例えば、アナログ－デジタル回路は、アナログ－デジタル回路がディスエーブルするように、出力に応答して論理回路をリセットする信号を送信するように更に構成されてもよい。
上記実施の形態のいずれかにおいて、外部読出しシステムは、クロック回路に基づいてアナログ－デジタル回路からの出力を要求してもよい。
上記実施の形態のいずれかにおいて、アナログ－デジタル回路は、アナログ信号からデジタル信号への変換を開始するために論理回路から信号を受信した後に、論理回路をリセットする信号を送信するように更に構成されてもよい。追加的に又は代替的に、論理回路は、外部制御信号に応答して露出測定回路（又はその一部）をイネーブルするように更に構成されてもよい。
上記実施の形態のいずれかにおいて、検出器は、トリガ信号を外部読出しシステムに出力するように更に構成されてもよい。そのような実施の形態において、外部読出しシステムは、トリガ信号に応答して検出器に確認応答信号を送信するように構成されてもよく、検出器は、確認応答信号に応答してリセットするように更に構成されてもよい。
上記実施の形態のいずれかにおいて、論理回路は、検出器に電気的に接続された制御論理と、制御論理によって制御されるスイッチと、を備えてもよい。そのような実施の形態において、論理回路は、露出測定回路のアナログ－デジタル変換器に更に電気的に接続されてもよい。
上記実施の形態のいずれかにおいて、論理回路は、検出器に電気的に接続された制御論理と、制御論理及び外部コントローラに接続された論理ゲートと、を備えてもよい。そのような実施の形態において、論理回路は、露出測定回路のアナログ－デジタル変換器に更に電気的に接続されてもよい。
上記実施の形態のいずれかにおいて、外部読出しシステムは、回路クロックに従って露出測定回路からの出力を要求してもよく、露出測定回路は、その要求に応答してデジタル信号を出力するように構成されてもよい。例えば、デジタル信号は、検出器が前の要求以降にトリガされなかったことを示してもよい。そのような実施の形態において、外部読出しシステムは、少なくとも一つの制御信号を送信して、露出測定回路が、検出器がトリガされなかったことを示すしきい値のデジタル信号を受信したときに、第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換してもよい。
本開示の他の例示的な実施の形態によれば、複数のスーパーピクセルを有するイメージセンサを提供する。スーパーピクセルはそれぞれ、第１の受光素子と、第１の受光素子に電気的に接続され、第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、複数の第２の受光素子と、複数の第２の受光素子に電気的に接続され、トリガ信号に応答して第２の受光素子の一つ以上に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成された少なくとも一つの露出測定回路と、を備えてもよい。
一部の実施の形態において、複数の第２の受光素子は、露出測定回路の個別のコンデンサノードにアナログ信号をそれぞれ出力してもよい。そのような実施の形態において、複数の第２の受光素子のうちの少なくとも二つは、互いに異なる利得を有してもよい。
追加的に又は代替的に、複数の第２の受光素子は、互いに異なる時間にそれぞれのノードに電荷を統合してもよい。そのような実施の形態において、複数の第２の受光素子は、それぞれのアナログ信号を露出測定回路の同一のコンデンサノードに出力してもよい。
上記実施の形態のいずれかにおいて、複数の第２の受光素子のうちの少なくとも二つは、互いに異なる光フィルタ（例えば、濃度フィルタ、偏光フィルタ等）を有してもよい。追加的に又は代替的に、複数の第２の受光素子のうちの少なくとも二つは、互いに異なるカラーフィルタ（又は赤外線消去フィルタ、赤外線通過フィルタ等のような他の波長フィルタ）を有してもよい。
上記実施の形態のいずれかにおいて、少なくとも一つの露出測定回路は、第２の受光素子の一つ以上に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路を有してもよい。そのような実施の形態において、アナログ－デジタル回路は、シングルスロープランプアナログ－デジタル回路のようなデジタルランプアナログ－デジタル回路を有してもよい。追加的に又は代替的に、アナログ－デジタル回路は、少なくとも一つのコンパレータを備えてもよい。そのような実施の形態において、コンパレータは、第２の複数の第２の受光素子のそれぞれに関連する少なくとも一つのトランジスタと結合されたアナログ－デジタル回路の第１のトランジスタを備えてもよい。そのような実施の形態は、第２の複数の第２の受光素子のそれぞれに関連する少なくとも一つのリセットトランジスタを更に備えてもよく、少なくとも一つの露出測定回路は、デジタル信号を出力する前にリセットトランジスタのそれぞれのリセット電圧を出力するように更に構成されてもよい。例えば、少なくとも一つの露出測定回路は、リセットトランジスタのそれぞれのリセット電圧を順次出力してもよい。追加的に又は代替的に、読出し回路は、出力されたリセット電圧を用いてデジタル信号のノイズ及び不整合に対して相関二重サンプリング（ＣＤＳ）補正を実行するように構成されてもよい。
本開示の他の例示的な実施の形態によれば、イメージセンサで用いるスーパーピクセルを提供する。スーパーピクセルは、第１の受光素子と、第１の受光素子に電気的に接続され、第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、を備える非同期部を備えてもよい。スーパーピクセルは、少なくとも一つの第２の受光素子と、少なくとも一つの第２の受光素子に電気的に接続され、少なくとも一つの第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成された露出測定回路と、を備える同期部を更に備えてもよい。スーパーピクセルは、非同期部に電気的に接続され、トリガ信号に応答して同期部をイネーブルし、デジタル信号が同期部から読み出されるときに同期部をディスエーブルするように構成された論理回路を更に備えてもよい。
本開示の他の例示的な実施の形態によれば、複数のスーパーピクセルを有するイメージセンサを制御する方法を提供する。方法は、第１の受光素子に当たる光に比例する第１のアナログ信号を受信することと、第１のアナログ信号が条件に整合するときにトリガ信号を生成することと、トリガ信号に応答して、露出測定回路をイネーブルすることと、少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信することと、露出測定回路を用いて、少なくとも一つの第２のアナログ信号をデジタル信号に変換することと、少なくとも一つの第２のアナログ信号をデジタル信号に変換した後に露出測定回路をディスエーブルすることと、デジタル信号を外部読出しシステムに出力することと、を備えてもよい。
一部の実施の形態において、変換を、露出測定回路に含まれるアナログ－デジタル回路を用いて実行してもよい。そのような実施の形態において、アナログ－デジタル回路は、デジタルランプアナログ－デジタル回路を備えてもよい。例えば、アナログ－デジタル回路は、シングルスロープランプアナログ－デジタル回路を備えてもよい。
一部の実施の形態において、方法は、アナログ－デジタル回路を用いて、デジタル信号を外部読出しシステムに出力することを更に備えてもよい。そのような実施の形態において、方法は、出力後にアナログ－デジタル回路をディスエーブルすることを更に備えてもよい。
上記実施の形態のいずれかにおいて、方法は、クロック回路に基づく外部読出しシステムからの出力の要求を受信することを更に備えてもよい。
上記実施の形態のいずれかにおいて、方法は、アナログ－デジタル回路を用いて、アナログ－デジタル回路がディスエーブルするように出力に応答して論理回路をリセットする信号を送信することを更に備えてもよい。追加的に又は代替的に、方法は、アナログ信号からデジタル信号への変換を完了した後に、論理回路をリセットする信号を、アナログ－デジタル回路を用いて送信することを更に備えてもよい。
上記実施の形態のいずれかにおいて、方法は、論理回路を用いて、外部制御信号に応答して露出測定回路をイネーブルすることを更に備えてもよい。
上記実施の形態のいずれかにおいて、方法は、検出器を用いて、トリガ信号を外部読出しシステムに出力することを更に備えてもよい。そのような実施の形態において、方法は、検出器を用いて、トリガ信号に応答して外部読出しシステムから肯定応答信号を受信することと、肯定応答信号に応答して検出器をリセットすることと、を更に備えてもよい。
上記実施の形態のいずれかにおいて、論理回路は、検出器に電気的に接続された制御論理と、制御論理によって制御されるスイッチと、を備えてもよい。そのような実施の形態において、論理回路は、露出測定回路のアナログ－デジタル変換器に更に電気的に接続されてもよい。
上記実施の形態のいずれかにおいて、論理回路は、検出器に電気的に接続された制御論理と、制御論理及び外部コントローラに接続された論理ゲートと、を備えてもよい。そのような実施の形態において、制御論理は、露出測定回路のアナログ－デジタル変換器に更に電気的に接続されてもよい。
上記実施の形態のいずれかにおいて、方法は、回路クロックに従って外部読出しシステム出力から露出測定回路の要求を受信することと、要求に応答してデジタル信号を出力することと、を更に備えてもよい。例えば、デジタル信号は、検出器が前の要求以降にトリガされなかったことを示してもよい。そのような実施の形態において、方法は、外部読出しシステムから少なくとも一つの制御信号を受信し、露出測定回路が、検出器がトリガされなかったことを表すしきい値のデジタル信号を受信したときに、第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換することを更に備えてもよい。
本開示の他の例示的な実施の形態によれば、複数のスーパーピクセルを有するイメージセンサを提供する。スーパーピクセルはそれぞれ、第１の受光素子と、第１の受光素子に電気的に接続され、第１の受光素子に当たる光の明るさに比例する第１のアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、を備えてもよい。スーパーピクセルは、第２の受光素子と、第２の受光素子に電気的に接続され、第２の受光素子に当たる光の明るさに比例する第２のアナログ信号をデジタル信号に変換するように構成された露出測定回路と、を更に備えてもよい。スーパーピクセルは、第１の受光素子に当たる光の明るさに比例する第３のアナログ信号の値が第２のアナログ信号をデジタル信号に変換する間の条件に整合するときに、イネーブルするように構成された少なくとも一つのラッチを更に備えてもよい。露出測定回路は、トリガ信号に応答して、第１のサイクルで、第２のアナログ信号をデジタル信号に変換し、少なくとも一つのラッチのイネーブルに応答して、第２のサイクルで、第２の受光素子に当たる光の明るさに比例する第４のアナログ信号をデジタル信号に変換するように構成されてもよい。一部の実施の形態において、露出測定回路は、第２の受光素子に当たる光の明るさに比例する第２のアナログ信号及び第４のアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路を有してもよい。
一部の実施の形態において、少なくとも一つのラッチは、トリガ信号に応答してアナログ－デジタル回路の第１のサイクルをアクティブ化するように構成された第１のラッチと、アナログ－デジタル回路からの信号に応答してアクティブ化及びクリアするように構成された第２のラッチを備えた論理回路を有してもよく、アナログ－デジタル回路は、第１のサイクルを開始するときに第２のラッチをセットするとともに第１のラッチをクリアするように構成されてもよい。さらに、外部読出しシステムは、第２のラッチがセットされたときにアナログ－デジタル回路で読み出しを開始してもよい。追加的に又は代替的に、アナログ－デジタル回路は、第１のサイクル中の第１のラッチのアクティブ化に応答して第２のサイクルを開始するように構成されてもよい。追加的に又は代替的に、アナログ－デジタル回路は、第１のサイクルの後に第１のラッチがアクティブ化されていないときにディスエーブルするように更に構成されてもよい。
一部の実施の形態において、少なくとも一つのラッチは、トリガ信号に応答してアクティブ化されるとともにアナログ－デジタル回路からの信号に応答してクリアするように構成されてもよく、アナログ－デジタル回路は、変換を開始するか否かを判断するために各サイクルの開始時に少なくとも一つのラッチをポーリングするように構成されてもよく、アナログ－デジタル回路は、変換を開始するときに内部ラッチをセットするとともに少なくとも一つのラッチをクリアするように構成されてもよい。そのような実施の形態において、外部読出しシステムは、内部ラッチがセットされたときにアナログ－デジタル回路で読出しを開始してもよい。追加的に又は代替的に、内部ラッチは、変換に用いられる複数のラッチのうちの単一のラッチを備えてもよい。追加的に又は代替的に、アナログ－デジタル回路は、開始時に少なくとも一つのラッチがアクティブ化されないサイクルの間にディスエーブルするように更に構成されてもよい。
一部の実施の形態において、少なくとも一つのラッチは、第１の受光素子、検出器、第２の受光素子、露出測定回路及び論理回路の外部にあってもよい。そのような実施の形態において、スーパーピクセルのそれぞれの少なくとも一つのラッチは、複数のスーパーピクセルの外部のメモリアレイを形成してもよい。そのような実施の形態において、直接配線接続又は少なくとも一つのラッチのメモリアドレスを対応するスーパーピクセルのアドレスに関連付ける一つ以上のアービタのうちの少なくとも一つを用いて、少なくとも一つのラッチを露出測定回路に接続してもよい。追加的に又は代替的に、少なくとも一つのラッチは、トリガ信号に応答してアクティブ化されるとともに外部読出し部からの信号に応答してクリアするように構成されてもよく、アナログ－デジタル回路は、各サイクルで変換を実行するように構成されてもよく、外部読出し部は、少なくとも一つのラッチがアクティブ化されたときにのみアナログ－デジタル回路からの変換を読み出すように構成されてもよい。
上記実施の形態のいずれかにおいて、少なくとも一つのラッチは、少なくとも１ビットのスタティックランダムアクセスメモリ（ＳＲＡＭ）を備えてもよい。
本開示の他の例示的な実施の形態によれば、イメージセンサの読出しシステムを提供する。読出しシステムは、デジタル信号を出力するように構成された第１のアレイの測定読出し部と、測定読出し部に関連付けられ、関連付けられた測定読出し部からのトリガ信号の受信に応答してアクティブ化するように構成された第２のアレイのラッチと、を備えてもよい。読出しシステムは、第２のアレイのいずれのラッチがアクティブ化されるかに基づいて、第１のアレイの測定読み出し部のうちの一つ以上の測定読み出し部をクロックするように構成されたクロック回路を更に備えてもよい。第２のアレイのラッチは、クロックに応じて非アクティブ化されるように構成されてもよい。
一部の実施の形態において、読出しシステムは、対応するラッチがアクティブ化されたときに、クロック回路を第１のアレイの測定読出し部に接続するように構成された複数のスイッチを更に備えてもよい。追加的に又は代替的に、第２のアレイは、第１のアレイの外部にあってもよい。例えば、第２のアレイは、１ビット以上のセルのスタティックランダムアクセスメモリ（ＳＲＡＭ）アレイを備える。
上記実施の形態のいずれかにおいて、第２のアレイは、第１のアレイと同一のチップ上に形成されてもよい。追加的に又は代替的に、クロック回路は、第２のアレイのラッチがアクティブ化されていないときにクロックサイクルをスキップするように更に構成されてもよい。
本開示の追加の目的及び利点は、一部が以下の詳細な説明に記載される、一部が説明から明らかである又は本開示の実施によって知ることができる。本開示の目的及び利点は、添付した特許請求の範囲で特に指摘された要素及び組み合わせによって実現されるとともに達成されるであろう。
上述した一般的な説明及び以下の詳細な説明は、例示的かつ説明的なものにすぎず、開示された実施の形態を限定するものではないことを理解されたい。
本明細書の一部を備える添付図面は、種々の実施の形態を説明するとともに記載と共に開示された実施の形態の原理及び特徴を説明するのに役立つ。
本開示の実施の形態による例示的なスーパーピクセルの概略図である。 本開示の実施の形態による別の例示的なスーパーピクセルの概略図である。 本開示の実施の形態による更に別の例示的なスーパーピクセルの概略図である。 本開示の実施の形態による更に別の例示的なスーパーピクセルの概略図である。 本開示の実施の形態による例示的な露出測定サブ回路の概略図である。 本開示の実施の形態による同時露出のための別個のノードを有する三つの露出測定サブ回路の概略図である。 本開示の実施の形態による別々の露出のための別個のノードを有する三つの露出測定サブ回路の概略図である。 本開示の実施の形態によるノードを共有する三つの露出測定サブ回路の概略図である。 本開示の実施の形態による列レベルのアナログ－デジタル変換器を共有する三つの露出測定サブ回路の概略図である。 本開示の実施の形態による列レベルのアナログ－デジタル変換器を共有する三つの露出測定サブ回路並びにフローティング拡散、リセットトランジスタ、ソースフォロワトランジスタ及び画素選択トランジスタの概略図である。 本開示の実施の形態による列レベルのアナログ－デジタル変換器を共有するとともにローリングシャッターモードで動作する三つの露出測定サブ回路の概略図である。 本開示の実施の形態による列レベルのアナログ－デジタル変換器を共有するとともにローリングシャッターモードで動作する三つの露出測定サブ回路並びにフローティング拡散、リセットトランジスタ、ソースフォロワトランジスタ及び画素選択トランジスタの概略図である。 本開示の実施の形態による例示的なアナログ－デジタル変換器の概略図である。 本開示の実施の形態による露出測定サブ回路と少なくとも一つのトランジスタを共有する例示的なアナログ－デジタル変換器の一部である例示的な電圧コンパレータの概略図である。 本開示の実施の形態による複数のスーパーピクセルを有するイメージセンサを制御するための例示的な方法のフローチャートである。 本開示の実施の形態による図２Ａに示すような単一の露出測定サブピクセルの場合の露出測定サブピクセル及びスーパーピクセルＡＤＣにおける光強度測定を制御する信号のあり得るタイミング及び光強度測定結果のアナログ－デジタル変換の図である。 本開示の実施の形態による図２Ｂ（図２Ｂは、三つの露出測定サブピクセルを示す。）に示すような二つの接続された露出測定サブピクセルの場合の露出測定サブピクセル及びスーパーピクセルＡＤＣにおける光強度測定を制御する信号のあり得るタイミング及び光強度測定結果のアナログ－デジタル変換の図である。 本開示の実施の形態による図２Ｃ（図２Ｃは、三つの露出測定サブピクセルを示す。）に示すような二つの接続された露出測定サブピクセルの場合の露出測定サブピクセル及びスーパーピクセルＡＤＣにおける光強度測定を制御する信号のあり得るタイミング及び光強度測定結果のアナログ－デジタル変換の図である。 本開示の実施の形態による図２Ｄ（図２Ｄは、三つの露出測定サブピクセルを示す。）に示すような二つの接続された露出測定サブピクセルの場合の露出測定サブピクセル及びスーパーピクセルＡＤＣにおける光強度測定を制御する信号のあり得るタイミング及び光強度測定結果のアナログ－デジタル変換の図である。 本開示の実施の形態による図３Ｂに示すような比較機及び露出測定サブピクセルの場合の露出測定サブピクセル及びスーパーピクセルＡＤＣにおける光強度測定を制御する信号のあり得るタイミング及び光強度測定結果のアナログ－デジタル変換の図である。 本開示の実施の形態による例示的な状態検出器の概略図である。 本開示の実施の形態による他の例示的な状態検出器の概略図である。 本開示の実施の形態による図６Ｂの検出器によって生成されたトリガの図である。 本開示の実施の形態による状態検出器のフォトダイオード及び露出測定サブ回路の互いに異なるあり得る幾何学的配置の概略図及びフォトダイオードから関連の回路への接続の概略図である。 本開示の実施の形態による高ダイナミックレンジ（ＦＩＤＲ）イメージング及び／又は赤－緑－青（ＲＧＢ）イメージングを行う例示的なスーパーピクセルの概略図である。 本開示の実施の形態によるクロック読出し回路の概略図である。 本開示の実施の形態によるイネーブルラッチを備えて実装されたクロック読出し回路の概略図である。 列レベルのアナログ－デジタル変換器を用いたイメージセンシングの概略図である。 本開示の実施の形態による連続する制御サイクルＮにおける任意の非同期検出イベント（ＣＤ）と関連の（トリガされた）露出測定（ＥＭ）の間の一般的な時間関係の図である。
開示された実施の形態は、スーパーピクセルを提供し、スーパーピクセルを備えたイメージセンサを実装及び使用するためのシステム及び方法に関する。有利なことに、例示的な実施の形態は、デジタル形式で直接出力される高速かつ効率的な画像及びイベント検知を提供することができる。本開示の実施の形態は、セキュリティシステム、自律走行車及び迅速かつ効率的な動き検出及び動きイベント駆動型画像データ取得から利益を得る他のシステムのような様々なアプリケーション及びビジョンシステムで実装及び使用することができる。
本開示の実施の形態を、イメージングシステムを一般的に参照して説明しているが、そのようなシステムは、カメラ、ＬＩＤＡＲ、又は他のイメージングシステムの一部であり得ることが理解されるであろう。
図１Ａは、本開示の実施の形態による例示的なスーパーピクセル１００の概略図である。ここで用いられるように、「スーパーピクセル」とは、当たる光に基づいてデジタルデータを出力するイメージセンサの最小要素を意味する。一部の実施の形態において、スーパーピクセルは、従来の「画素」より大きくなることがある又は従来の「画素」より多くの構成要素を有することがある。その理由は、スーパーピクセルが二つ以上の受光素子、例えば、素子１０１及び１０３並びに状態検出器１０５、ＡＤＣ１０９及び１１１，１１３のような制御及び通信論理を有することがあるからである。
受光素子は、フォトダイオード（例えば、ｐ－ｎ接合又はＰＩＮ構造）又は光を電気信号に変換するように構成された任意の他の要素を備えてもよい。各フォトダイオード（例えば、素子１０１又は素子１０３）は、フォトダイオードに当たる光の強度に比例する電流（例えば、Ｉph）を生成してもよい。
図１Ａの例に示すように、スーパーピクセルは、同期部１００ａ及び非同期部１００ｂを有する。非同期部１００ｂは、受光素子１０１（ＰＤCD、例えば、フォトダイオード）を有してもよく、同期部１００ａは、少なくとも一つの受光素子１０３（ＰＤEM、例えば、フォトダイオード）を有してもよい。
非同期部１００ｂは、状態検出器１０５（ＣＤ）を更に有してもよい。図１Ａに示すように、検出器１０５は、第１の受光素子１０１（ＰＤCD）に電気的に接続され、第１の受光素子１０１に当たる光の明るさに比例するアナログ信号が条件に整合するときに（図１Ａの例で“ｓｅｔ”を付した）トリガ信号を生成するように構成される。例えば、条件は、アナログ信号がしきい値（例えば、電圧又は電流レベル）を超えるか否かを備えてもよい。アナログ信号は、電圧信号又は電流信号を備えてもよい。
同期部１００ａは、露出測定サブピクセル１０７を有してもよい。露出測定サブピクセル１０７は、第２の受光素子１０３（ＰＤEM）に当たる光の明るさに比例するアナログ測定値を生成するように構成されてもよい。図１Ａでは電圧信号ＶFDとして示すが、図１Ａに示されるように、アナログ測定は、代替的に、電流信号を備えてもよい。同期部１００ａは、アナログ測定値を（図１Ａの例で“ｄｉｇ ｐｉｘ ｄａｔａ”を付した）デジタルデータに変換するアナログ－デジタル変換器（ＡＤＣ）１９０を更に有してもよい。露出測定サブピクセル１０７とＡＤＣ１０９の組合せを「露出測定回路」と称してもよい。したがって、露出測定回路は、第２の受光素子１０３（ＰＤEM）に電気的に接続され、第２の受光素子１０３に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されてもよい。状態検出器ＣＤによって検出された状態に基づいて出力する非同期部１００ｂとは異なり、同期部１００ａは、例えば、デジタルデータがクロックサイクルに従ってのみＡＤＣから出力されるようにクロックされてもよい。一部の実施の形態において、露出測定サブピクセル１０７は、第２の受光素子１０３（ＰＤEM）からの信号がクロックサイクルに従ってのみアナログ信号に変換されるようにクロックされてもよい。
図１Ａに更に示すように、状態の検出時に、状態検出器１０５（ＣＤ）は、非同期部１００ｂの一部を形成する制御論理１１１に（図１Ａの例で“ｓｅｔ”を付した）信号を送信されてもよい。制御論理１１１は、スイッチ（図示せず）及び／又は（図１Ａの例で“ＯＲ”ゲートとして示した）論理ゲート１１３をトリガして、ＡＤＣ１９０をイネーブル（図１Ａの例に付したように“ｐｏｗｅｒ ｕｐ”）してもよい。ここで用いるように、「イネーブル」は、ＡＤＣ１９０が入力ＡＤＣ制御信号、ランプコード（ｒａｍｐ ｃｏｄｅ）等を用いて変換を実行することができるようなアクティブ化を意味してもよい。したがって、ＡＤＣ制御信号、ランプコード等は、アクティブ化の際に用いるためにＡＤＣ１０９に連続的に入力されてもよい。
制御論理１１１とスイッチ（図示せず）及び／又は論理ゲート１１３との組み合わせを「論理回路」と称してもよい。したがって、論理回路は、検出器１０５及び露出測定回路に電気的に接続され、（図１Ａの例で“ｓｅｔ”を付した）トリガ信号に応答して露出測定回路（特に、露出測定回路のＡＤＣ１０９）をイネーブルし、（図１Ａの例で“ｄｉｇ ｐｉｘ ｄａｔａ”を付した）デジタル信号が露出測定回路（特に、露出測定回路のＡＤＣ１０９）から読み出されるときに露出測定回路をディスエーブルするように構成されてもよい。一部の実施の形態において、論理回路は、露出測定回路（特に、露出測定回路のＡＤＣ１９０）がデジタル信号を出力した後自動的にディスエーブルされるように露出測定回路（特に、露出測定回路のＡＤＣ１９０）を一時的にイネーブルしてもよい。
したがって、デジタルデータを外部読出しシステム（図示せず）に読み出した後、ＡＤＣ１９０は、制御論理１１１に送信される（図１Ａの例で“ｃｌｅａｒ”を付した）リセット信号を生成してもよい。したがって、制御論理１１１は、スイッチ（図示せず）及び／又は論理ゲート１１３をトリガして、ＡＤＣ１９０をディスエーブル（図１Ａの例に付したように“ｐｏｗｅｒ ｄｏｗｎ”）してもよい。ここで用いるように、「ディスエーブル」は、ＡＤＣ１９０が入力ＡＤＣ制御信号、ランプコード等を用いて変換を実行するような非アクティブ化を意味してもよい。しかしながら、ＡＤＣ制御信号、ランプコード等を非アクティブ化後もＡＤＣ１９０に入力してもよい。
一部の実施の形態において、制御論理１１１の論理回路は、デジタル信号を出力した後に同期部１００ａ（特に、同期部１００ａのＡＤＣ１０９）が自動的にディスエーブルするように同期部１００ａ（特に、同期部１００ａのＡＤＣ１０９）を一時的にイネーブルしてもよい。例えば、論理回路が状態検出器１０５から新しい“ｓｅｔ”信号を受信する準備ができるように、（図１Ａの例で“ｃｌｅａｒ”を付した）リセット信号を、（図１Ａの例で“ｓｅｔ”を付した）トリガ信号に応答して論理回路によってイネーブルされた後にＡＤＣ１９０から制御論理１１１の論理回路に送信してもよい。
図１Ａに更に示すように、状態検出器１０５（ＣＤ）は、トリガ信号を（図１Ａの例で“Ｒｅｑ”として示す）外部読出しシステムに送信してもよい。状態検出器１０５（ＣＤ）は、状態が再び検出されてトリガが生成されるように、状態検出器１０５（ＣＤ）をリセットするために用いられる（図１Ａの例で“Ａｃｋ”を付した）確認応答信号を受信してもよい。一部の実施の形態において、外部読出しシステムは、制御信号を露出測定サブピクセル１０７及び／又はＡＤＣ１９０に送信してもよい。外部読出しシステムとの全ての通信は、アドレスイベント表現（ＡＥＲ）プロトコル等のプロトコルによって管理されてもよい及び／又はクロックサイクルによって管理されてもよい。したがって、外部読出しシステムは、スーパーピクセルから非同期的にデータを読み出すように構成されたイベント読出しシステムを備えてもよい及び／又は所定のクロックサイクル中にスーパーピクセルからデータを読み出すように構成されたクロック読出しシステムを備えてもよい。
図１Ａに更に示すように、外部制御を、読出しをアクティブ化するためにスイッチ（図示せず）及び／又は論理ゲート１１３（又は制御論理１１１）に提供してもよい。例えば、スーパーピクセル１００がしきい値の数のクロックサイクル後に読出しを返さなかった場合（例えば、しきい値の数のクロックサイクル後に条件に整合しなかった場合）、外部読出しシステムは、読出しを強制するために制御信号を送信してもよい。追加的に又は代替的に、外部読出しシステムは、状態が検出されたか否かに関係なくスーパーピクセル又は少なくともスーパーピクセルのグループ（例えば、スーパーピクセル１００）がトリガされてフレーム全体又は部分的なフレームをキャプチャするように、標準フレームモードで動作してもよい。
図１Ｂは、本開示の実施の形態による他の例示的なスーパーピクセル１００'である。図１Ｂのスーパーピクセル１００'は、図１Ａのスーパーピクセル１００と同様に機能するが、ＯＲゲート１１３と共にスイッチ１１５（ＳEM）を制御回路に更に有する。したがって、スイッチ１１５に供給される外部制御信号を用いて、図１Ｂのスーパーピクセル１００'は、ＡＤＣ１９０がディスエーブルされるときは常に露出測定サブピクセル１０７を抑制してもよい。
図１Ｃは、本開示の実施の形態による更に別の例示的なスーパーピクセル１００”を示す。図１Ｃのスーパーピクセル１００”は、図１Ａのスーパーピクセル１００と同様に機能するが、複数の露出測定サブピクセル、例えば、サブピクセル１０７ａ、１０７ｂ及び１０７ｃを更に有する。三つの露出測定サブピクセルを示すが、図１Ｃに示す実施の形態を、ＡＤＣ１９０と対にされた任意の数のサブピクセルで実現してもよい。したがって、図１Ｃの実施の形態は、例えば、結合された測定値をデジタル信号に変換する前に複数の露出測定サブピクセルからの測定値を平均化、合計又は他の方法で結合することによって、より正確なデータをキャプチャすることを可能するようにしてもよい。追加的に又は代替的に、複数の露出測定サブピクセルからの測定値を、更に高い解像度を実現するために順次デジタル信号に変換してもよい。
図１Ｄは、本開示の実施の形態による更に別の例示的なスーパーピクセル１００'''を示す。図１Ｄのスーパーピクセル１００'''は、図１Ｃのスーパーピクセル１００”と同様に機能するが、ラッチ１１５を更に有する。ラッチ１１５は、例えば、スイッチ（例えば、スイッチとして機能するように構成された一つ又は複数のトランジスタ）、１ビット以上のスタティックランダムアクセスメモリ（ＳＲＡＭ）等を備えてもよい。ＡＤＣ１９０とは別個に示されているが、一部の実施の形態において、ラッチ１１５は、（例えば、図３ＡのＡＤＣ３００に関して後に説明するように）ＡＤＣ１９０に設けられるｎビットラッチのうちの少なくとも一つのラッチを有してもよい。
一実施の形態において、（図１Ｄの例で“ｓｅｔ”を付した）トリガ信号によって制御論理１１１を第１のサイクルＮ－１の間にアクティブ化してもよい。それに応答して、制御論理１１１は、（図１Ｄの例で“ｐｏｗｅｒ ｕｐ”を付した）イネーブル信号をＡＤＣ１０９に送信してもよい。それに応答して、ＡＤＣ１９０は、第２のサイクルＮにおいて一つ以上の露出測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ、及び１０７ｃ）からのアナログ信号の変換を開始してもよい。追加的に、制御論理１１１がサイクルＮの間にいつでも新しいトリガ信号を生成する準備ができるように、ＡＤＣ１９０は、サイクルＮの開始時又はその前に制御論理１１１に（図１Ｄの例で“ｃｌｅａｒ”を付した）信号を送信してもよい。したがって、新しい露出／変換は、図１２の例に示すとともに後に説明するように、第３のサイクルＮ＋１で既に可能となる。ラッチ１１５は、サイクルＮの終了時に読出しを実行するように読出しシステムに信号を送るために、（例えば、図１Ｄに示す“ｄｉｇ ｐｉｘｅｌ ｄａｔａ”バスを介して）読出しシステムに更に接続される。したがって、読出しシステムがサイクルＮの終了時にＡＤＣ１９０からデジタル信号を引き出すときに、ラッチ１１５は、ＡＤＣ１９０によってクリアされてもよい。
他の実施の形態において、“ｐｏｗｅｒ ｕｐ”信号をＡＤＣ１９０に送信するのではなく、制御論理１１１がラッチ１１５をアクティブ化してもよい。そのような実施の形態において、ＡＤＣ１０９は、サイクルで変換を実行するか否かを判断するために各サイクルの開始時にラッチ１１５のステータスをポーリングしてもよい。ＡＤＣ１０９が連続的に動作するのではなくディスエーブルする実施の形態において、ラッチ１１５が上記サイクルの開始時にアクティブ化されない場合、ＡＤＣ１９０はサイクル中にディスエーブルしてもよい。ＡＤＣ１０９がラッチ１１５をポーリングし、ラッチ１１５がイネーブルされる場合、ＡＤＣ１０９は、ラッチ１１５をクリアするとともに一つ以上の露出測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ及び１０７ｃ）からのアナログ信号の変換を開始してもよい。そのような実施の形態において、ＡＤＣ１９０は、サイクルの終了時に読出しを実行するように読出しシステムに通知するために、内部ステータスビットを設定してもよい。読出し後、ＡＤＣ１０９は、自身をディスエーブルし、次のサイクルの開始時に、他のサイクルで再度イネーブルにするか否かを判断するためにラッチ１１５を再度ポーリングしてもよい。代替的に、ＡＤＣ１０９は、ディスエーブルする前に、他の変換のためにイネーブルのままにするかディスエーブルするかを判断するためにラッチ１１５をポーリングしてもよい。
（図１Ｄに示さない）他の実施の形態において、ラッチ１１５は、スーパーピクセル１００'''の外部にあってもよい。代わりに、検出器１０５は、条件が満たされたことに応答してラッチ１１５をアクティブ化してもよく、ＡＤＣ１０９は、各サイクルで連続的に変換を実行してもよい。したがって、読出しシステムは、各サイクルの終了時に読出しを実行するか否かを判断するためにラッチ１１５を用いてもよい。そうでない場合、ＡＤＣ１０９によって実行された変換は、読み出されることなく削除されることがある。そのような実施の形態は、各ＡＤＣサイクルに追加の電力を用いることができるが、スーパーピクセル１００'''を、制御論理１１１を排除するとともにラッチ１１５のような外部ラッチの更に小さいアレイを用いることによって更に小さくしてもよい。
ラッチ１１５がスーパーピクセル１００'''の外部にある実施の形態において、ラッチ１１５は、直接配線接続又は一つ以上のアービタのうちの少なくとも一つを用いてスーパーピクセル１００'''に接続されてもよい。例えば、ラッチ１１５は、一つ以上のアービタがラッチ１１５のメモリアドレスを対応するスーパーピクセル（例えば、スーパーピクセル１００'''）のアドレスに関連付けることができるように、外部ラッチのアレイの一部を形成してもよい。
三つの露出測定サブピクセル（例えば、サブピクセル１０７ａ、１０７ｂ及び１０７ｃ）によって示すが、図１Ｄに示す実施の形態を、ＡＤＣ１９０と対にされた任意の数のサブピクセル、例えば、一つのサブピクセル、二つのサブピクセル、四つのサブピクセル等で実現してもよい。
図１Ａ、図１Ｂ、図１Ｃ、及び図１Ｄの例示的なスーパーピクセル１００、１００'、１００”及び１００'''をそれぞれ、イメージセンシン又はイベントセンサを形成するために一つ以上のアレイで配置してもよい。例えば、スーパーピクセルを、ＡＤＣから外部読出しシステムへのデジタルデータの読出しのために行クロック回路及び列クロック回路をそれぞれ有する一つ以上の行及び一つ以上の列で配置してもよい。他の例において、スーパーピクセルは、ＡＤＣから外部読出しシステムへのデジタルデータの読出しのために各ノードにクロック回路を有する星形で配置してもよい。
図２Ａは、スーパーピクセル（例えば、図１Ａのスーパーピクセル１００又は図１Ｂ～１Ｄの他のスーパーピクセルのいずれか）で用いる露出測定サブピクセル２００の概略図である。図２Ａに示すように、サブピクセル２００は、当たる光に比例する信号（例えば、Ｉph）を生成する受光素子２０１（ＰＤEM）を有してもよい。信号を、ノード２０３（ＦＤ）で統合してもよい。例えば、信号を、素子２０１のノード（例えば、フォトダイオードノードＰＤEMのカソード）の寄生容量に所定の時間だけ統合してもよい。統合された電荷は、トランジスタ２０５（ＴＧ）を介して素子２０１の寄生容量からノード２０３（ＦＤ）に転送されてもよい。トランジスタ２０５（ＴＧ）のゲートを、図２において“ｔｒａｎｓｆｅｒ”を付した信号によって制御してもよい。したがって、トランジスタ２０５（ＴＧ）は、統合された信号をノード２０３（ＦＤ）に転送することによって電圧出力信号ＶFDを生成する。図２Ａに示すように、ノード２０３は、コンデンサ２０７に起因する容量及び／又はノードにおける寄生容量を有してもよい。第２のトランジスタ２０９（ＲＳ）は、例えば、信号ＶFDがスイッチ２１１（及び／又はスイッチとして機能するように構成された一つ以上のトランジスタ）ＳFDを介してＡＤＣ（図示せず）に転送された後に新しい測定のためにノード２０３をリセットしてもよい。トランジスタ２１１（ＲＳ）のゲートを、図２において“ｒｅｓｅｔ”を付した信号によって制御してもよい。
図２Ｂは、同時露出（すなわち、共通の統合の開始及び終了）を可能にする、別個のセンスノードを有するとともに共有される転送信号及びリセット信号を有する三つの露出測定サブピクセルを有するシステム２５０の概略図である。互いに異なるセンスノードは、互いに異なる容量を有するように構成することができ、互いに異なる電荷－電圧変換利得を可能にする。これは、例えば、高ダイナミックレンジ動作に有益となることができる。システム２５０は、スーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。図２Ｂに示すように、各受光素子（例えば、素子２５１（ＰＤEM1）、素子２５３（ＰＤEM2）及び素子２５５（ＰＤEM3））は、対応する信号（例えば、図２Ｂの例に示すＩph1、Ｉph2及びＩph3）を、それぞれの素子のノード（例えば、対応するフォトダイオードノードのカソード、例えば、ＰＤEM1、ＰＤEM2及びＰＤEM3）の互いに異なる寄生容量に統合してもよい。したがって、トランジスタ２５７ａ、２５７ｂ及び２５７ｃ（それぞれＴＧ１、ＴＧ２、及びＴＧ３）は、統合された信号をそれぞれノード２５９ａ、２５９ｂ及び２５９ｃ（それぞれＦＤ１、ＦＤ２、及びＦＤ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｂに示すように、ノード２５９ａは、コンデンサ２６１ａに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２５９ｂは、コンデンサＳ２６１ｂに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２５９ｃは、コンデンサ２６１ｃに起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｂの例において、トランジスタは、（“ｔｒａｎｓｆｅｒ”を付した）同一の信号によって制御される。トランジスタ２６３ａ、２６３ｂ及び２６３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）の第２のセットは、例えば、信号ＶFDがＡＤＣ（図示せず）に転送された後に、新しい測定のためにノード２５９ａ、２５９ｂ及び２５９ｃをそれぞれリセットしてもよい。トランジスタ２６３ａ、２６３ｂ及び２６３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）のゲートを、図２Ｂにおいて“ｒｅｓｅｔ”を付した同一の信号によって制御してもよい。各ノードを、同時露出及びＡＤＣ（図示せず）への順次の転送を可能にするためにスイッチ（例えば、スイッチ２６５ａ（ＳFD1）、スイッチ２６５ｂ（ＳFD2）及びスイッチ２６５ｃ（ＳFD3）のそれぞれ及び／又はスイッチとして機能するように構成された一つ又は複数のトランジスタ）のような互いに異なるルーティングコンポーネントに接続してもよい。
図２Ｃは、互いに異なる露出時間（すなわち、共通の開始であるが互いに異なる統合の終了時間）を可能にする、別個の感知ノードを有するとともに別個の転送信号を有する三つの露出測定サブピクセルを含むシステム２７０の概略図である。互いに異なるセンスノードの変換利得を、互いに異なる統合時間を通じて高ダイナミックレンジが得られるように同一となるように構成することができる。代替的に、図２Ｂのシステム２５０と同様に、互いに異なるセンスノードの変換利得を、互いに異なるように構成してもよい。システム２７０を、スーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）に用いてもよい。図２Ｃに示すように、各受光素子（例えば、素子２７１（ＰＤEM1）、素子２７３（ＰＤEM2）及び素子２７５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、図２Ｃの例に示すＩph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２７７ａ、２７７ｂ及び２７７ｃ（それぞれＴＧ１、ＴＧ２、及びＴＧ３）は、統合された信号をそれぞれノード２７９ａ、２７９ｂ及び２７９ｃ（それぞれＦＤ１、ＦＤ２及びＦＤ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｃに示すように、ノード２７９ａは、コンデンサ２８１ａに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２７９ｂは、コンデンサ２８１ｂに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２７９ｃは、コンデンサ２８１ｃに起因する容量及び／又はノードにおける寄生容量を有してもよい。図２Ｃの例において、各トランジスタは、（例えば、“ｔｒａｎｓｆｅｒ１”、“ｔｒａｎｓｆｅｒ２”及び“ｔｒａｎｓｆｅｒ３”を付した）対応する信号によって制御される。トランジスタ２８３ａ、２８３ｂ及び２８３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）の第２のセットは、例えば、信号ＶFDがＡＤＣ（図示せず）に転送された後に、新たな測定のためにノード２７９ａ、２７９ｂ及び２７９ｃをそれぞれリセットしてもよい。トランジスタ２８３ａ、２８３ｂ及び２８３ｃ（それぞれＲＳ１、ＲＳ２及びＲＳ３）のゲートを、図２Ｃにおいて“ｒｅｓｅｔ”を付した対応する信号によって制御してもよい。各ノードは、ＡＤＣ（図示せず）への順次転送を可能にするために、スイッチ（例えば、それぞれスイッチ２８５ａ（ＳFD1）、スイッチ２８５ｂ（ＳFD2）及びスイッチ２８５ｃ（ＳFD3））及び／又はスイッチとして機能するように構成された一つ以上のトランジスタ）のような互いに異なるルーティングコンポーネントに接続してもよい。
図２Ｄは、互いに異なる露出時間（すなわち、共通の開始時間であるが統合のための異なる終了時間）を可能にする、同一のセンスノードを共有するとともに別個の転送信号を有する三つの露出測定サブピクセルを有するシステム２９０の概略図である。システム２９０は、スーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。図２Ｄに示すように、各受光素子（例えば、素子２９１（ＰＤEM1）、素子２９３（ＰＤEM2）及び素子２９５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、Ｉph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２７７ａ、２７７ｂ及び２７７ｃ（それぞれＴＧ１、ＴＧ２及びＴＧ３）は、統合された信号をノード２９７（ＦＤ）に順次転送することによって電圧出力信号ＶＦＤを生成する。図２Ｄに示すように、ノード２９７は、コンデンサ２９８に起因する容量及び／又はノードにおける寄生容量を有してもよい。図２Ｄの例において、各トランジスタは、（例えば、“ｔｒａｎｓｆｅｒ１”、“ｔｒａｎｓｆｅｒ２”及び“ｔｒａｎｓｆｅｒ３”を付した）対応する信号によって制御される。第２のトランジスタ２９９（ＲＳ１）は、例えば、統合された信号がＡＤＣ（図示せず）に転送された後に、新たな測定のためにノード２９７をリセットしてもよい。トランジスタ２９９（ＲＳ１）のゲートを、図２Ｄにおいて“ｒｅｓｅｔ”を付した対応する信号によって制御してもよい。
図２Ｅは、互いに異なる露出時間（すなわち、共通の開始時間であるが統合のための異なる終了時間）を可能にする、別個のセンスノードを共有するとともに別個の転送信号を有する三つの露出測定サブピクセルを有するシステム２７０'の概略図である。システム２７０'は、列レベルＡＤＣ及び外部ラッチ動作で用いてもよい。読出しトリガは、スーパーピクセルの状態検出器によって制御される。
したがって、図２Ｅにおいて、互いに異なるセンスノードの変換利得を、互いに異なる統合時間を通じて高ダイナミックレンジが得られるように同一となるように構成してもよい。代替的に、図２Ｂのシステム２５０と同様に、互いに異なるセンスノードの変換利得を、互いに異なるように構成してもよい。システム２７０'は、本開示のスーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。さらに、システム２７０'は、トリガ信号を出力するが露出測定回路を制御しない状態検出器を備えたスーパーピクセルで用いてもよく、露出測定回路は、（例えば、全画素アレイを読み出す標準フレームモードを実現する）外部読み出しトリガによって制御される。
図２Ｅに示すように、各受光素子（例えば、素子２９１（ＰＤEM1）、素子２９３（ＰＤEM2）及び素子２９５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、Ｉph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２７７ａ、２７７ｂ及び２７７ｃ（それぞれＴＧＸ１、ＴＧＸ２及びＴＧＸ３）は、統合された信号をそれぞれノード２７９ｄ、２７９ｅ及び２７９ｆ（それぞれＭＥＭ１、ＭＥＭ２、及びＭＥＭ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｅに示すように、ノード２７９ｄは、コンデンサ２８１ｄに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２７９ｅは、コンデンサ２８１ｅに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２７９ｆは、コンデンサ２８１ｆに起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｅに示すように、各トランジスタは、（図２Ｅの例において“ｔｒａｎｓｆｅｒ Ｘ”を付した）グローバルシャッターからの信号によって制御される。例えば、グローバル周期外部信号は、システム２７０'を備える行を選択するときに信号“ｔｒａｎｓｆｅｒ Ｘ”をアクティブ化してもよい。したがって、この電荷移動は、最初の一定のクロックサイクルに亘って生じてもよい。
第２の一定のサイクルにおいて、図２Ｅに示すように、トランジスタ２７７ｄ、２７７ｅ及び２７７ｆ（それぞれＴＧＹ１、ＴＧＹ２及びＴＧＹ３）は、統合された信号をそれぞれノード２７９ａ、２７９ｂ及び２７９ｃ（それぞれＦＤ１、ＦＤ２、及びＦＤ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｅに示すように、ノード２７９ａは、コンデンサ２８１ａに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２９７ｂは、コンデンサ２８１ｂに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２９７ｃは、コンデンサ２８１ｃに起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｅに示すように、各トランジスタは、（“ｔｒａｎｓｆｅｒ Ｙ１”、“ｔｒａｎｓｆｅｒ Ｙ２”及び“ｔｒａｎｓｆｅｒ Ｙ３”をそれ付した）グローバル周期外部信号によって制御される。
トランジスタ２８７ａ、２８７ｂ及び２８７ｃの第３のセット（それぞれＴＯＶ１、ＴＯＶ２及びＴＯＶ３）は、フォトダイオードをリセットするとともに転送された電圧ＶFDが出力前に符号を反転しないことを保証するオーバーフローゲートとして機能してもよい。
トランジスタ２８９ａ、２８９ｂ及び２８９ｃ（それぞれＳＦ１、ＳＦ２及びＳＦ３）並びに２９１ａ、２９１ｂ及び２９１ｃ（それぞれＳＥＬ１、ＳＥＬ２及びＳＥＬ３）の第４のセットは、露出測定回路の選択及び読出しを制御することができる。例えば、露出測定が状態検出器によってトリガされる実施の形態において、トランジスタ２９１ａ、２９１ｂ及び２９１ｃ（それぞれＳＥＬ１、ＳＥＬ２及びＳＥＬ３）は、状態検出器に対応する（“ｓｅｌｅｃｔ１”、“ｓｅｌｅｃｔ２”及び“ｓｅｌｅｃｔ３”をそれぞれ付した）トリガ信号に応答して（一つ以上の）露出測定回路からの測定をアクティブ化してもよい。それに応答して、トランジスタ２８９ａ、２８９ｂ及び２８９ｃ（それぞれＳＦ１、ＳＦ２及びＳＦ３）はそれぞれ、ノード２７９ａ、２７９ｂ及び２７９ｃ（それぞれＦＤ１、ＦＤ２及びＦＤ３）のソースフォロワーとして機能してもよい。追加的に又は代替的に、外部読出しシステム（図示せず）は、例えば、露出測定回路がクロックサイクル数のしきい値でトリガされなかったときに、対応する状態検出器に関係なく露出測定回路を選択してもよい。そのような実施の形態において、状態検出器は、（例えば、対応する行及び列転送信号を用いて）どの露出測定回路がクロックされるべきかを判断するために読出しシステムが外部ラッチを用いるように外部ラッチをアクティブ化してもよい。代替的に、読出しシステムは、イネーブルされていない対応する外部ラッチを有する露出測定回路から測定値を破棄するために、全ての露出測定回路をクロックした後に後処理を用いてもよい。
最後に、図２Ｃのシステム２７０と同様に、トランジスタ２８３ａ、２８３ｂ及び２８３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）のセットは、例えば、信号ＶFDがＡＤＣ（図示せず）に転送された後に、新しい測定のためにノード２７９ａ、２７９ｂ及び２７９ｃをそれぞれリセットしてもよい。トランジスタ２８３ａ、２８３ｂ及び２８３ｃ（それぞれＲＳ１、ＲＳ２及びＲＳ３）のゲートを、図２Ｅにおいて“ｒｅｓｅｔ１”、“ｒｅｓｅｔ２”及び“ｒｅｓｅｔ３”をそれぞれ付した対応する信号によって制御してもよい。
図２Ｆは、互いに異なる露出時間（すなわち、共通の開始時間であるが統合のための異なる終了時間）を可能にする、同一のセンスノードを共有するとともに別個の転送信号を有する三つの露出測定サブピクセルを有するシステム２９０'の概略図である。システム２９０'は、列レベルＡＤＣ及び外部ラッチ動作で用いてもよい。読出しトリガは、スーパーピクセルの状態検出器によって制御される。
代替的に、システム２９０'は、本開示のスーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。さらに、システム２９０'は、トリガ信号を出力するが露出測定回路を制御しない状態検出器を備えたスーパーピクセルで用いてもよく、露出測定回路は、（例えば、全画素アレイを読み出す標準フレームモードを実現する）外部読み出しトリガによって制御される。
図２Ｆに示すように、各受光素子（例えば、素子２７１（ＰＤEM1）、素子２７３（ＰＤEM2）及び素子２７５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、Ｉph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２７７ａ、２７７ｂ及び２７７ｃ（それぞれＴＧＸ１、ＴＧＸ２及びＴＧＸ３）は、統合された信号をそれぞれノード２７９ｄ、２７９ｅ及び２７９ｆ（それぞれＭＥＭ１、ＭＥＭ２、及びＭＥＭ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｆに示すように、ノード２７９ｄは、コンデンサ２８１ｄに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２７９ｅは、コンデンサ２８１ｅに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２７９ｆは、コンデンサ２８１ｆに起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｆに示すように、各トランジスタは、（図２Ｆの例において“ｔｒａｎｓｆｅｒ Ｘ”を付した）グローバルシャッターからの信号によって制御される。例えば、グローバル周期外部信号は、システム２９０'を備える行を選択するときに信号“ｔｒａｎｓｆｅｒ Ｘ”をアクティブ化してもよい。したがって、この電荷移動は、最初の一定のクロックサイクルに亘って生じてもよい。
第２の一定のサイクルにおいて、図２Ｆに示すように、トランジスタ２７７ｄ、２７７ｅ及び２７７ｆ（それぞれＴＧＹ１、ＴＧＹ２及びＴＧＹ３）は、統合された信号をノード２９７（それぞれＦＤ）に転送することによって電圧出力信号ＶFDを生成する。図２Ｆに示すように、ノード２９７は、コンデンサ２９８に起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｆに示すように、各トランジスタは、三つの転送を順次トリガする（“ｔｒａｎｓｆｅｒ Ｙ１”、“ｔｒａｎｓｆｅｒ Ｙ２”及び“ｔｒａｎｓｆｅｒ Ｙ３”をそれ付した）第２の周期外部信号によって制御される。
トランジスタ２８７ａ、２８７ｂ及び２８７ｃの第３のセット（それぞれＴＯＶ１、ＴＯＶ２及びＴＯＶ３）は、フォトダイオードをリセットするとともに転送された電圧ＶFDが出力前に符号を反転しないことを保証するオーバーフローゲートとして機能してもよい。
トランジスタ２８９（ＳＦ）及び２９１（ＳＥＬ）の第４のセットは、露出測定回路の選択及び読み出しを制御することができる。例えば、露出測定が状態検出器によってトリガされる実施の形態において、トランジスタ２９１（ＳＥＬ）は、状態検出器に対応する（“ｓｅｌｅｃｔ”を付した）トリガ信号に応答して露出測定回路からの測定をアクティブ化してもよい。それに応答して、トランジスタ２８９（ＳＦ）は、ノード２７９（ＦＤ）のソースフォロワーとして機能してもよい。追加的に又は代替的に、外部読出しシステム（図示せず）は、例えば、露出測定回路がクロックサイクル数のしきい値でトリガされなかったときに、対応する状態検出器に関係なく露出測定回路を選択してもよい。そのような実施の形態において、状態検出器は、（例えば、対応する行及び列転送信号を用いて）どの露出測定回路がクロックされるべきかを判断するために読出しシステムが外部ラッチを用いるように外部ラッチをアクティブ化してもよい。代替的に、読出しシステムは、イネーブルされていない対応する外部ラッチを有する露出測定回路から測定値を破棄するために、全ての露出測定回路をクロックした後に後処理を用いてもよい。
トランジスタ２９９（ＲＳ１）は、例えば、統合された信号がＡＤＣ（図示せず）に順次転送された後に、新しい測定のためにノード２９７（ＦＤ）をリセットしてもよい。トランジスタ２９９（ＲＳ１）のゲートを、図２Ｆにおいて“ｒｅｓｅｔ”を付した対応する信号によって制御してもよい。
図２Ｇは、別個のセンスノードを有するとともに別個の転送信号を有する三つの露出測定サブピクセルを有するシステム２５０'の概略図である。互いに異なるセンスノードを、互いに異なる電荷－電圧変換利得を可能にするために互いに異なる容量を有するように構成してもよい。システム２５０'は、高ダイナミックレンジ動作に有益となることができる。読出しトリガは、スーパーピクセルの状態検出器によって制御される。
システム２５０'は、本開示のスーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。さらに、システム２５０'は、トリガ信号を出力するが露出測定回路を制御しない状態検出器を備えたスーパーピクセルで用いてもよく、露出測定回路は、（例えば、全画素アレイを読み出す標準フレームモードを実現する）外部読み出しトリガによって制御される。
図２Ｇに示すように、各受光素子（例えば、素子２５１（ＰＤEM1）、素子２５３（ＰＤEM2）及び素子２５５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、Ｉph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２５７ａ、２５７ｂ及び２５７ｃ（それぞれＴＧ１、ＴＧ２及びＴＧ３）は、統合された信号をそれぞれノード２５９ａ、２５９ｂ及び２５９ｃ（それぞれＰＤ１、ＰＤ２、及びＰＤ３）に転送することによって電圧出力信号ＶFDを生成する。図２Ｇに示すように、ノード２５９ａは、コンデンサ２６１ａに起因する容量及び／又はノードにおける寄生容量を有してもよい。ノード２５９ｂは、コンデンサ２６１ｂに起因する容量及び／又はノードにおける寄生容量を有してもよい。そして、ノード２５９ｃは、コンデンサ２６１ｃに起因する容量及び／又はノードにおける寄生容量を有してもよい。転送は、センスノードのリセット後に第１の周期外部信号によって制御される。
トランジスタ２６３ａ、２６３ｂ及び２６３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）の第２のセットは、例えば、信号ＶFDがＡＤＣ（図示せず）に転送される前及び新しい測定の前にノード２５９ａ、２５９ｂ及び２５９ｃをそれぞれリセットしてもよい。トランジスタ２６３ａ、２６３ｂ及び２６３ｃ（それぞれＲＳ１、ＲＳ２、及びＲＳ３）のゲートを、図２Ｇにおいて“ｒｅｓｅｔ１”、“ｒｅｓｅｔ２”及び“ｒｅｓｅｔ３”をそれぞれ付した第２の周期外部信号によって制御してもよい。
トランジスタ２８９ａ、２８９ｂ及び２８９ｃ（それぞれＳＦ１、ＳＦ２及びＳＦ３）並びに２９１ａ、２９１ｂ及び２９１ｃ（それぞれＳＥＬ１、ＳＥＬ２及びＳＥＬ３）の第３のセットは、露出測定回路の選択及び読み出しを制御することができる。例えば、露出測定が状態検出器によってトリガされる実施の形態において、トランジスタ２９１ａ、２９１ｂ及び２９１ｃ（それぞれＳＥＬ１、ＳＥＬ２及びＳＥＬ３）は、状態検出器に対応する（“ｓｅｌｅｃｔ１”、“ｓｅｌｅｃｔ２”及び“ｓｅｌｅｃｔ３”をそれぞれ付した）トリガ信号に応答して（一つ以上の）露出測定回路からの測定をアクティブ化してもよい。それに応答して、トランジスタ２８９ａ、２８９ｂ及び２８９ｃ（それぞれＳＦ１、ＳＦ２及びＳＦ３）はそれぞれ、ノード２７９ａ、２７９ｂ及び２７９ｃ（それぞれＦＤ１、ＦＤ２及びＦＤ３）のソースフォロワーとして機能してもよい。追加的に又は代替的に、外部読出しシステムは、例えば、露出測定回路がクロックサイクル数のしきい値でトリガされなかったときに、対応する状態検出器に関係なく露出測定回路を選択してもよい。そのような実施の形態において、状態検出器は、（例えば、対応する行及び列転送信号を用いて）どの露出測定回路がクロックされるべきかを判断するために読出しシステムが外部ラッチを用いるように外部ラッチをアクティブ化してもよい。代替的に、読出しシステムは、イネーブルされていない対応する外部ラッチを有する露出測定回路から測定値を破棄するために、全ての露出測定回路をクロックした後に後処理を用いてもよい。
図２Ｈは、互いに異なる露出時間（すなわち、共通の開始時間であるが統合のための異なる終了時間）を可能にする、同一のセンスノードを共有するとともに別個の転送信号を有する三つの露出測定サブピクセルを有するシステム２９０”の概略図である。
システム２９０”は、列レベルＡＤＣ及び外部ラッチ動作で用いてもよい。読出しトリガは、スーパーピクセルの状態検出器によって制御される。代替的に、システム２９０”は、本開示のスーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いてもよい。さらに、システム２９０”は、トリガ信号を出力するが露出測定回路を制御しない状態検出器を備えたスーパーピクセルで用いてもよく、露出測定回路は、（例えば、全画素アレイを読み出す標準フレームモードを実現する）外部読み出しトリガによって制御される。
図２Ｈに示すように、各受光素子（例えば、素子２７１（ＰＤEM1）、素子２７３（ＰＤEM2）及び素子２７５（ＰＤEM3））は、それぞれの素子のノード（例えば、対応するフォトダイオードノード、例えば、ＰＤEM1、ＰＤEM2、ＰＤEM3のカソード）の互いに異なる寄生容量に統合された対応する信号（例えば、Ｉph1、Ｉph2及びＩph3）を有してもよい。したがって、トランジスタ２７７ａ、２７７ｂ及び２７７ｃ（それぞれＴＧＸ１、ＴＧＸ２及びＴＧＸ３）は、統合された信号をノード２９７（ＦＤ）に転送することによって電圧出力信号ＶFDを生成する。図２Ｈに示すように、ノード２９７は、コンデンサ２９８に起因する容量及び／又はノードにおける寄生容量を有してもよい。さらに、図２Ｈに示すように、トランジスタは、（例えば、“ｔｒａｎｓｆｅｒ１”、“ｔｒａｎｓｆｅｒ２”及び“ｔｒａｎｓｆｅｒ３”をそれぞれ付した信号を介して）第１の周期外部信号によって制御される。第２のトランジスタ２９９（ＲＳ１）は、例えば、統合された信号がＡＤＣ（図示せず）に転送される前及び新たな測定の前に、新たな測定のためにノード２９７をリセットしてもよい。トランジスタ２９９（ＲＳ１）のゲートを、図２Ｈにおいて“ｒｅｓｅｔ”を付した対応する信号によって制御してもよい。
三つの露出測定サブピクセルを用いて示したが、図２Ｂ～２Ｈに示さす構造を、任意の数の露出測定サブピクセルで実現してもよい。例えば、二つの露出測定サブピクセルを用いてもよい又は三つを超える露出測定サブピクセルを用いてもよい。
図３Ａは、スーパーピクセル（例えば、図１Ａのスーパーピクセル１００又は図１Ｂ～１Ｄの他のスーパーピクセルのいずれか）で用いるアナログ－デジタル変換器３００の概略図である。図３Ａに示すように、ＡＤＣ３００は、ｎビットランプアナログ－デジタル変換器を備えてもよい。したがって、ＡＤＣは、シングルスロープランプ又はマルチスロープランプタイプのアナログ－デジタル変換器のようなデジタルランプアナログ－デジタル変換器であってもよい。当業者は、他のＡＤＣを本開示によるスーパーピクセルで用いてもよいことを理解するであろう。
図３Ａに更に示すように、スーパーピクセルの制御回路の制御論理は、ＡＤＣがイネーブルされているときにのみデジタルデータがＡＤＣから出力されるようにＡＤＣを制御する。さらに、スーパーピクセルの状態検出器によって引き起こされるイネーブル（又は“ｐｏｗｅｒ ｕｐ”）は、例えば、ＡＤＣ３００のコンパレータ３０３に電力を供給することによってＡＤＣ３００をアクティブ化してもよい。外部的に、ランプ電圧（Ｖramp）は、スーパーピクセルの露出測定サブピクセルからの出力信号（ＶFD）と共に外部制御回路からＡＤＣ３００のコンパレータ３０３に供給されてもよい。ＡＤＣを制御するために（例えば、ランプ増加間のタイミングを制御する）ｒａｍｐ ｃｏｄｅを外部に供給してもよい。（“ｃｏｎｔｒｏｌ”を付した）他のランプ制御を外部からＡＤＣに入力してもよい。したがって、（ビット数によって決定される）複数のラッチ３０５を、コンパレータ３０３からのデータ及びｒａｍｐ ｃｏｄｅに基づく読み書き制御を用いてセットする。ラッチ３０５のコンテンツを、（例えば、外部読出しシステム（図示せず）によって）読み出してもよく、ＡＤＣ制御論理３１０は、スーパーピクセル（図示せず）の制御回路の制御論理に“ｃｌｅａｒ”信号を送信してもよい。
図３Ｂは、スーパーピクセル（例えば、図１Ｃのスーパーピクセル１００”）で用いる代替のアナログ－デジタル変換器３５０を示す。図３Ｂの例において、図３Ｂのコンパレータ３６０は、第１のトランジスタ３６１ａが複数のサブピクセルのうちの少なくとも一つの第２のトランジスタ（例えば、サブピクセル３７０の第２のトランジスタ３６１ｂ、サブピクセル３８０の第２のトランジスタ３６１ｃ等）と協働するように一対のトランジスタを備えてもよい。
図３Ｂの複数のサブピクセルは、図２Ａ～２Ｈにおいて上述した例のいずれかと同様に構成されてもよい。図３Ｂの例において、サブピクセル３７０は、トランジスタ３７５（ＴＧＴ１）を介してノード３７９（ＦＤ）に統合された信号を生成する受光素子ＰＤEM1を有する。さらに、第２のトランジスタ３７３（ＲＳＴ１）は、例えば、信号がＡＤＣのコンパレータ３６０に転送された後に、新たな測定のためにノード３７９（ＦＤ）をリセットしてもよい。第３のトランジスタ３７７（ＯＶＧＴ１）は、ＡＤＣのコンパレータ３６０によって用いられるときに、転送された電圧ＶＦＤが符号を反転しないことを保証するオーバーフローゲートとして機能してもよく、第４のトランジスタ３７１（ＳＥＬ１）は、サブピクセル３７０の選択及び読出しを制御してもよい。同様に、図３Ｂの例において、サブピクセル３８０は、トランジスタ３８５（ＴＧＴ２）を介してノード３８９（ＦＤ）に統合された信号を生成する受光素子ＰＤEM2を有する。さらに、第２のトランジスタ３８３（ＲＳＴ２）は、例えば、信号がＡＤＣのコンパレータ３６０に転送された後に、新たな測定のためにノード３８９（ＦＤ）をリセットしてもよい。第３のトランジスタ３８７（ＯＶＧＴ２）は、ＡＤＣのコンパレータ３６０によって用いられるときに、転送された電圧ＶＦＤが符号を反転しないことを保証するオーバーフローゲートとして機能してもよく、第４のトランジスタ３８１（ＳＥＬ２）は、サブピクセルの選択及び読出しを制御してもよい。
図４は、本開示の実施の形態による複数のスーパーピクセルを有するイメージセンサを制御する例示的な方法４００のフローチャートである。図４の方法４００を、は、図１Ａのスーパーピクセル１００又は図１Ａの他のスーパーピクセルのいずれかのようなここで説明する任意のスーパーピクセルを用いて実行してもよい。
ステップ４０１において、スーパーピクセルは、第１の受光素子に当たる光に比例する第１のアナログ信号を受信してもよい。例えば、上述したように、受光素子１０１は、受光素子１０１に当たる光に比例する第１のアナログ信号（例えば、Ｉph又は電圧信号）を生成してもよい。
ステップ４０３において、スーパーピクセルは、第１のアナログ信号が条件に整合するときにトリガ信号を生成してもよい。例えば、上述したように、状態検出器１０５（ＣＤ）は、第１のアナログ信号がしきい値を超えたときにトリガ信号（例えば、上述した例では“ｓｅｔ”）を生成してもよい。一部の実施の形態において、スーパーピクセルの状態検出器（ＣＤ）は、システムクロックと非同期で状態を検出してもよい。
ステップ４０５において、トリガ信号に応答して、スーパーピクセルは、露出測定回路をイネーブルしてもよい。例えば、上述したように、制御論理１１１は、トリガ信号（“ｓｅｔ”）に応答してＡＤＣ１９０をイネーブルしてもよい。露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）がシステムクロックによって支配されていない（例えば、図２の例に関連して上述した“ｓｅｔ”及び“ｔｒａｎｓｆｅｒ”のような周期制御信号を受信しない）一部の実施の形態において、制御論理１１１は、トリガ信号（“ｓｅｔ”）に応答して露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）をイネーブルしてもよい。例えば、制御論理１１１は、周期制御信号を受信するサブピクセルをイネーブルすることによって露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）をイネーブルしてもよく、したがって、（例えば、図２の例に関連して上述したように）受光素子からの信号を統合してもよい。
ステップ４０７において、スーパーピクセルは、少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信してもよい。例えば、図１の例に関連して上述したように、受光素子１０３は、受光素子１０３に当たる光に比例する第２のアナログ信号（例えば、Ｉph又は電圧信号）を生成してもよい。ステップ４０５に関連して上述したように、一部の実施の形態において、露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）は、第２のアナログ信号を受信してもよいが、状態検出器１０５からのトリガ信号に応答して周期制御信号を受信するまで第２のアナログ信号を統合しない。他の実施の形態において、露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）は、システムクロックに従って周期制御信号を受信し、したがって、受信した第２のアナログ信号を周期制御信号に従って統合してもよい。
ステップ４０９において、露出測定回路を用いて、スーパーピクセルは、少なくとも一つの第２のアナログ信号をデジタル信号に変換してもよい。例えば、図１の例に関連して上述したように、ＡＤＣ１０９がイネーブルされた後、ＡＤＣ１９０は、露出測定サブピクセル１０７（又は露出測定サブピクセル１０７ａ、１０７ｂ、１０７ｃ等）からの第２のアナログ信号（例えば、ＶFD）をデジタル信号（例えば、“ｄｉｇ ｐｉｘ ｄａｔａ”）に変換するとともにデジタル信号を外部読み出しシステムに出力してもよい。
ステップ４１１において、少なくとも一つの第２のアナログ信号をデジタル信号に変換した後、スーパーピクセルは、露出測定回路をディスエーブルしてもよい。例えば、図１の例に関連して上述したように、ＡＤＣ１９０は、変換及び／又は出力に応答して“ｃｌｅａｒ”信号を生成することができ、これを、制御論理１１１がＡＤＣ１９０をディスエーブルするのに用いることができる。 追加的に又は代替的に、ＡＤＣ１９０は、変換及び／又は出力の後に外部制御信号（Ｖramp、ｒａｍｐ ｃｏｄｅ等）への応答を自動的に停止してもよい。
図５Ａは、図２Ａの露出測定サブピクセルシステムを用いて図１Ａ又は１Ｂのスーパーピクセルによって制御及び生成される信号のタイミングを示す図である。図５Ａに示すように、ｒｅｓｅｔ信号を、例えば、システムクロックに従って外部読出しシステムによって露出測定サブピクセル１０７に送信してもよい。追加的に、ｔｒａｎｓｆｅｒ信号を、例えば、システムクロックに従って外部読出しシステムによって露出測定サブピクセル１０７に送信してもよい。したがって、露出測定サブピクセル１０７は、露出測定サブピクセルの受光素子１０３からのアナログ信号をＡＤＣ１９０に供給されるアナログ信号ＶFDに統合することを開始してもよい。追加的に、図５Ａに示さないが、状態検出器１０５からの信号を、例えば、状態検出器１０５の受光素子１０１からのアナログ信号が条件に整合することを検出したことに応答してＡＤＣに送信してもよい。したがって、ＡＤＣ１９０は、例えば、ランピング手順（ｒａｍｐｉｎｇ ｐｒｏｃｅｄｕｒｅ）を用いてＶFDのデジタルデータへの変換を開始してもよい。
ランプＡＤＣを用いる実施の形態において、ｒａｍｐ ｃｏｄｅを外部読出しシステムからＡＤＣ１０９に供給してもよい。ＡＤＣ１９０の対応するラッチは、アナログ信号ＶFDをｎビットデータ（ＡＤＣ１９０のアーキテクチャによって決定されるビット数）に変換するためにｒａｍｐ ｃｏｄｅを用いてもよい。次に、ＡＤＣ１９０は、読出し周辺部を用いてデータを出力するとともに他の変換のためにＡＤＣ１０９のラッチをリセットしてもよい。図５Ａに示さないが、ＡＤＣ１０９は、その後に、アナログ信号を変換した後／デジタルデータを出力した後に自動的にディスエーブルしてもよい。
図５Ｂは、図２Ｂの露出測定サブピクセルシステムを用いて図１Ｃのスーパーピクセルによって制御及び生成される信号のタイミングの図である。図５Ｂの信号は、図５Ａの信号と同様であるが、単一のＡＤＣ１９０に対にされた二つの露出測定サブピクセル１０７ａ及び１０７ｂからの二つのアナログ信号ＶFD1及びＶFD2を有する。図５Ｂに示すように、統合は同時であり、読出しは順次である。したがって、順次読出しは、同時に取得した補完的な測定値を有する。したがって、補足データを取得するために、露出測定サブピクセルの利得及び／又はカラーフィルタは互いに異なってもよい。
図５Ｃは、図２Ｃの露出測定サブピクセルシステムを用いて図１Ｃのスーパーピクセルによって制御及び生成される信号のタイミングの図である。図５Ｃの信号は、図５Ａの信号と同様であるが、単一のＡＤＣ１９０に対にされた二つの露出測定サブピクセル１０７ａ及び１０７ｂからの二つのアナログ信号ＶFD1及びＶFD2を有する。図５Ｃに示すように、統合は、同時であるが互いに異なる時間（すなわち、「露出時間１」及び「露出時間２」）に亘って行われる。したがって、順次読出しは、互いに異なる時間に亘って取得した補完的な測定値を有する。したがって、補足データを、高ダイナミックレンジのイメージングに用いてもよい。
図５Ｄは、図２Ｄの露出測定サブピクセルシステムを用いて図１Ｃのスーパーピクセルによって制御及び生成される信号のタイミングの図である。図５Ｄの信号は、図５Ａの信号と同様であるが、アナログ信号ＶFDは、単一のＡＤＣ１９０に対にされた二つの露出測定サブピクセル１０７ａ及び１０７ｂに基づくとともに同一のセンスノードに順次転送される。図５Ｄに示すように、統合は、同時であるが互いに異なる時間（すなわち、「露出時間１」及び「露出時間２」）に亘って行われる。したがって、順次読出しは、補完的であるが互いに異なる時間に亘って取得した（時間的に）重複する測定値を有する。したがって、補足データを、高ダイナミックレンジのイメージングに用いてもよい。
図５Ｅは、図２Ｄの露出測定サブピクセルシステムを用いてスーパーピクセルによって制御及び生成される信号のタイミングの図である。図５Ｅに示すように、ｒｅｓｅｔ信号を、例えば、システムクロックに従って外部読出しシステムによって露出測定サブピクセル３７０及び３８０に送信してもよい。追加的に、ｔｒａｎｓｆｅｒ信号を、例えば、システムクロックに従って外部読出しシステムによって露出測定サブピクセル３７０及び３８０に送信してもよい。したがって、露出測定サブピクセル３７０及び３８０は、露出測定サブピクセルの受光素子１０３からのアナログ信号をＡＤＣのコンパレータ３６０に供給されるアナログ信号に統合することを開始してもよい。追加的に、図５Ｅに示さないが、状態検出器１０５からの信号を、例えば、状態検出器１０５の受光素子からのアナログ信号が条件に整合することを検出したことに応答してＡＤＣに送信してもよい。したがって、ＡＤＣ１９０は、例えば、ランピング手順（ｒａｍｐｉｎｇ ｐｒｏｃｅｄｕｒｅ）を用いてサブピクセル３７０及び３８０からのアナログ信号のデジタルデータへの変換を開始してもよい。
図５Ｅに更に示すように、サブピクセル３７０及び３８０からのアナログ信号の統合中に、サブピクセル３７０及び３８０からのｒｅｓｅｔ電圧を読出しシステムに出力してもよい。一部の実施の形態において、ＡＤＣは、出力前にリセット電圧をデジタル信号に変換してもよい。その後、サブピクセル３７０及び３８０の受光素子に当たる光に比例するアナログ信号を出力してもよい。したがって、図５Ｅの実施の形態において、一つ以上ノイズ抑制及び／又は不整合の補正を、出力アナログ信号及びリセット電圧を用いて行ってもよい。
図６Ａは、図１Ａのスーパーピクセル１００又は図１Ｂ～１Ｄの他のスーパーピクセルのいずれか等のような本開示のスーパーピクセルで用いる例示的な状態検出器６００の概略図である。図６Ａに示すように、トランジスタ６０３のアレイ（例えば、ＭＰ11、ＭＰ12、ＭＰ13、ＭＰ14、ＭＰ21、ＭＰ22、ＭＰ23、ＭＰ24、ＭＰ31、ＭＰ32、ＭＰ33及びＭＰ３４）は、受光素子６０１（ＰＤCD）の出力Ｉphに比例するアナログ信号Ｖphを増幅する（例えば、ＶphはＩphの対数であってもよい。）とともに増幅された信号Ｖgp1を出力してもよい。 アレイ６０３は、Ｖphを受け入れる入力端子及びＶgp1を出力する出力端子に加えて、ＶqDCのような一つ以上の制御端子も有してもよい。制御端子は、例えば、入力（及び／又は出力）のオフセットをシフトすることによってＶphの増幅を制御してもよい。追加の端子Ｖq及びＶDDは、アレイ６０３の増幅のレベルを制御してもよい。
状態検出器６００は、ヒステリシスを有する一対のコンパレータ６０５を更に有してもよい。コンパレータ６０５の対は、Ｖｏ+及びＶｏ-を出力してもよく、これらは、電流源６０７ａ（Ｖpch）及び６０７ｂ（Ｖnch）をそれぞれアクティブ化してもよい。電流源６０７ａ及び６０７ｂは、一定の値の電流を生成してもよく、コンデンサ６０９を充電（又は放電）してもよい。コンデンサ６０９の電圧は、電圧フォロワを介して、例えば、制御端子ＶqDCを介して、アレイ６０３に供給される。したがって、受光素子６０１に当たる光が増大するに従って、光源６０７ａからの電流が増大し、したがって、アレイ６０３によって形成される増幅器のオフセットが増大する。したがって、コンパレータ６０５の対への入力は、ゼロに到達するまで減少し、論理６１１は、“ｓｅｔ”信号を出力する。同様に、受光素子６０１に当たる光が減少するに従って、光源６０７ｂからの電流が増大し、したがって、アレイ６０３によって形成される増幅器のオフセットが減少する。したがって、コンパレータ６０５の対への入力は、ゼロに達するまで増大し、論理６１１は、“ｓｅｔ”信号を出力する。一部の実施の形態において、論理６１１は、（外部読出しシステムについて“Ｒｅｑ”及び“Ａｃｋ”を付した）ハンドシェイクを行う。
図６Ｂは、図１Ａのスーパーピクセル１００のような本開示のスーパーピクセルで用いる他の例示的な状態検出器６５０の概略図である。図６Ｂに示すように、状態検出器６５０は、受光素子６０１（ＰＤCD）に接続された増幅器６５１（－Ａ１）を有する。増幅器６５１（－Ａ１）は、ユニティゲイン増幅器であってもよい。一部の実施の形態において、増幅器６５１（－Ａ１）は反転していてもよい。コンデンサ６５３（Ｃ１）は、増幅器６５１（－Ａ１）に接続されてもよい。
状態検出器６５０は、コンデンサ６５３（Ｃ１）との共通ノードに並列に接続された増幅器６５５（－Ａ２）、コンデンサ６５７（Ｃ２）及びリセットスイッチ６５９を更に有してもよい。したがって、状態検出器６５０が制御信号（例えば、外部読出しシステムからの確認応答信号）を受信するときは常に、リセットスイッチ６５９は、検出器を短絡させるとともに新たな検出の準備をするために閉じてもよい。代替的に、状態検出器６５０は、後に説明するように、ｓｅｔ信号を出力した後に自動的にリセットするように構成されてもよい。
（反転増幅器であってもよい）増幅器６５１（－Ａ１）は、コンデンサ６５３（Ｃ１）からの電圧の変化がＶdiffにおける規定の電圧レベル（すなわち、以前のｒｅｓｅｔ信号におけるコンデンサ６５１（Ｃ１）における電圧のレベル）からの偏差となるようにコンデンサ６５３（Ｃ１）からの電圧の変化を増幅する。一部の実施の形態において、増幅器６５１は、増幅器６５１がスーパーピクセルの論理回路からのｓｅｔ信号のような制御に応答してのみ増幅するようにトランジスタ６６１によって制御されてもよい。Ｖdiffが負の方向でしきい値を超えるときには常に、“－ｅｖｅｎｔｓ”トリガ信号が論理及びＡＥＲハンドシェイク回路に送信され、ｓｅｔ信号がスーパーピクセルの制御論理に供給される。同様に、Ｖdiffが正の方向で（上述したしきい値と同一のしきい値又は異なるしきい値であってもよい）しきい値を超えると常に、“＋ ｅｖｅｎｔｓ”トリガ信号が論理及びＡＥＲハンドシェイク回路に送信され、ｓｅｔ信号がスーパーピクセルの制御論理に供給される。したがって、検出器は、上述したしきい値を超える強度の増加及び同一の又は異なるしきい値を下回る強度の減少を検出してもよい。
図６Ａ又は６Ｂのアーキテクチャを用いて説明したが、図６Ａ又は６Ｂに示されるように、一つ以上のしきい値のような一つ以上の予め設定された条件に対する受光素子（例えば、ＰＤCD）に当たる光に比例する信号（例えば、電圧又は電流）の比較を行うように任意の適切な検出器を適合させてもよい。したがって、そのような比較を行うように構成されたトランジスタ、コンデンサ、スイッチ及び／又は他の回路素子の任意の組合せを、本開示のイメージセンサで用いてもよい。
図７は、図６Ｂの検出器６５０によって生成されたトリガの図である。図７に示すように、ＶPは、検出器６５０のコンデンサ６５１（Ｃ１）の電圧を表し、したがって、受光素子６０１（ＰＤCD）に当たる光に比例する電圧である。さらに、Ｖdiffは、ＶPの反転及び増幅されたバージョンである検出器６５０の電圧信号であり、したがって、受光素子６０１（ＰＤCD）からの出力に比例する。図７に示すように、（“＋ｅｖｅｎｔｓ”として示す）ＶPの増大及び（“－ｅｖｅｎｔｓ”として示す）ＶPの減少の両方により、ｓｅｔ信号を生成してもよい。追加的に、図７は、「＋しきい値」が「－しきい値」と（大きさを）同一に設定するが方法を示すが、これらを互いに異なるように設定してもよい。最後に、図７は、（例えば、リセットスイッチ６５９を閉じることによって）各トリガの後にＶdiffが（「リセットレベル」として示す）基準値（ｂａｓｅｌｉｎｅ）にリセットする方法を示す。
図８は、状態検出器（例えば、ＣＤ１０１）及び露出測定サブピクセル（例えば、ＥＭ１０７）のフォトダイオードの互いに異なるあり得る幾何学的配置８１０、８２０及び８３０の概略図並びにフォトダイオードから関連する回路（例えば、ＣＤ１０５及び１０７）への接続の概略図である。図８に示すように、複数の露出測定サブピクセル（ＥＭ）（例えば、スーパーピクセル８１０の三つのＥＭ、スーパーピクセル８２０の八つのＥＭ、スーパーピクセル８３０の五つのＥＭ等）を、スーパーピクセルの単一の状態検出器（ＣＤ）と対にしてもよい。さらに、図８のスーパーピクセル８１０に示すように、複数のＥＭは全てスーパーピクセルの同一のアナログ－デジタル変換器（ＡＤＣ）に接続してもよく、その結果、ＥＭからの測定値が順次読み出される。スーパーピクセル８１０について示すが、同一の接続スキームを、図８に示すスーパーピクセル８２０及びスーパーピクセル８３０に用いてもよい。図２Ｂ～２Ｄに関連して上述したように。ＥＭは、個別に又は重複して統合してもよく、同一の時間又は異なる時間に亘って統合してもよい。したがって、後に説明するように、単一のスーパーピクセルのＥＭの様々な特性を変えてもよい。
図９は、高ダイナミックレンジ（ＨＤＲ）イメージング及び／又は赤－緑－青（ＲＧＢ）イメージングを提供する例示的なスーパーピクセルの概略図である。図９に示すように、互いに異なる範囲を、（例えば、図９の例示的なスーパーピクセル９１０に示すようにＥＭの全体の統合時間を変化させることによって）スーパーピクセルの互いに異なるＥＭに対して用いてもよい。代替的に、カラーのデジタルデータをセンサから自動的に読み出すことができるようにするためにスーパーピクセルの互いに異なるＥＭにカラーフィルタを適用してもよい。互いに異なる範囲で用いられるカラーフィルタの組合せ例を、図９のスーパーピクセル９２０及びスーパーピクセル９３０として示す。
さらに、図９に示さないが、図２Ｂ～２Ｄに関連して上述したように、スーパーピクセルの複数のＥＭの変換利得は、単一のスーパーピクセルから抽出されるデータのダイバーシティ（ｄｉｖｅｒｓｉｔｙ）を増大させるために変化してもよい。変換利得を、カラーフィルタと共に又はカラーフィルタの代わりに変えてもよい。
本開示のスーパーピクセルで構築されたイメージセンサからの出力は、多くの現存するイメージセンサのように同期アナログデータではなく、非同期アナログデータに基づく同期デジタルデータを提供することができる。さらに、アナログデータを、多くの現存するイメージセンサのようにチップレベルではなく、本開示のイメージセンサのピクセルレベルでデジタルデータに変換することができる。したがって、デジタルデータを、現存するイメージセンサのような後処理を必要とすることなく（例えば、ビデオの符号化で用いるのに最適である）差分画像を構築するために直接用いることができる。さらに、イメージセンサからのデジタルデータ出力を、全ての画素からではなく特定の条件に整合する画素のみを少なくともクロックサイクルで読み出すことによって大幅に減少させることができる。
本開示に従って構築された画素の互いに異なる部分を製造するために、制御検出器、露出測定サブピクセル及び他のフォトダイオード関連回路は、一つの特定の電圧範囲を必要とするのに対し、制御論理及びＡＤＣのような他の回路は、例えば、製造の小型化及び／又はスケーラビリティを実行するために互いに異なる電圧範囲を必要とすることがある。 したがって、フォトダイオード関連回路への供給電圧は、他の回路に供給される電圧とは異なるとともに高くなることがある。
したがって、一部の実施の形態において、互いに異なる半導体技術を、イメージセンサのフォトダイオード関連回路及び他の回路をそれぞれ実現するために用いてもよい。例えば、（互いに異なる基本技術に基づく、互いに異なる形状を有する、異なる供給電圧を有する等の場合がある）二つの半導体プロセスを、二つの回路タイプに対して個別に最適化してもよい。これらのプロセスの結果を、ウェーハ間スタッキング技術を用いて統合してもよい。
図１０Ａは、本開示の実施の形態による例示的な読出しシステム１０００を示す。読出しシステム１０００を、ここで説明するスーパーピクセルのいずれか（例えば、図１Ａのスーパーピクセル１００、図１Ｂのスーパーピクセル１００'、図１Ｃスーパーピクセル１００”又は図１Ｄのスーパーピクセル１００'''）のようなスーパーピクセルのアレイと共に用いてもよい。 図１０Ａの例において、（例えば、図１Ｄに記載したラッチ１１５と同様の）複数の外部ラッチ１００１は、現在のクロックサイクルの前に種々のスーパーピクセルの状態検出器がトリガされたか否かの表示を記憶してもよい。読出しシステム１０００は、クロック読出しを実現する論理回路１００３と、複数のスーパーピクセルからのデジタル値を格納するメモリアレイ、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）と、を更に備えてもよい。ＳＲＡＭアレイとして示すが、デジタル値を記憶するメモリアレイ（及びここで説明するとともに図１Ｄに関連して説明したイネーブルラッチアレイ）は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ハードディスクドライブ、フラッシュメモリ等のあらゆる非一時的メモリを備えてもよい。読出しシステム１０００は、それぞれが対応するスーパーピクセルのＡＤＣのｎビットラッチ、例えば、ラッチ１００７－１、１００７－２、１００７－３、．．．、１００９－ｍからの出力を受信する複数のｎビットレジスタ、例えば、レジスタ１００９－１、１００９－２、１００９－３、．．．、１００９－ｍのシフトレジスタチェーンを備えてもよい。したがって、図１０Ａの例において、ｍ個のレジスタに出力を送信するｍ個のスーパーピクセルが存在する。しかしながら、代替的な実施の形態において、一つ以上のＡＤＣは、一つ以上のレジスタを共有してもよい。
図１０Ａに示すように、論理１００３によって、各クロックサイクルで、ｎビットレジスタ、例えば、レジスタ１００９－１、１００９－２、１００９－３、．．．、１００９－ｍは、格納したコンテンツをメモリ１００５に転送する。一部の実施の形態において、レジスタ１００９－１、１００９－２、１００９－３、．．．、１００９－ｍは、例えば、対応するスーパーピクセルから出力されたリセット電圧を対応するスーパーピクセルからから出力されたデジタル信号から減算することによって、最初に相関ダブルサンプリング（ＣＤＳ）動作を実行してもよい。さらに、図１０Ａの例に示すように、レジスタ１００９－１、１００９－２、１００９－３、．．．、１００９－ｍのいずれもが、イネーブルラッチ１００１で表されるような新しい情報を有さない場合、論理１００３は、クロックサイクルをスキップしてもよい。
図１０Ｂは、本開示の実施の形態による他の読み出しシステム１０００'の例を示す。システム１０００'は、図１のシステム１０００と同様であるが、複数のビット１０１１－１、１０１１－２、．．．、１００９－（ｍ－1）、１００９－ｍを有する。例えば、各ビットは、対応する各スーパーピクセルのイネーブルラッチを備えてもよい。代替的に、各ビットは、対応する各スーパーピクセルのラッチ１１５から状態（例えば、オン状態若しくはオフ状態又は状態検出器からのアナログ信号の記憶）をコピーすることができる。図１０Ｂに示すように、複数のビットは、対応するスーパーピクセルからのトリガ信号の受信に応答して、対応するスイッチ（又はスイッチとして機能するように構成された少なくとも一つのトランジスタ）をアクティブ化してもよく、それによって、レジスタは、メモリ１００５に転送されるアクティブ化された対応するビットのみを有する。
図１１は、各スーパーピクセル（例えば、スーパーピクセル１１０１ａ、１１０１ｂ等）にＡＤＣではなく列レベルのＡＤＣ１１０７を実装する例示的な画像アレイ１１００を示す。一部の実施の形態において、図２Ｅの露出測定システム２７０'、図２Ｆの露出測定システム２９０'、図２Ｇの露出測定システム２５０’及び／又は図２Ｈの露出測定システム２９０”をアレイ１１００に用いてもよい。追加的に又は代替的に、ＡＤＣ１１０７は、図３Ｂのシステム３５０を用いてもよい。
図１１に示すように、スーパーピクセル（例えば、スーパーピクセル１１０１ａ、１１０１ｂ等）の状態検出器は、状態検出器読出し部１１０５をアクティブ化するとともに状態検出器読出し部１１０５と通信を行ってもよい。さらに、スーパーピクセル（例えば、スーパーピクセル１１０１ａ、１１０１ｂ等）の露出測定回路が統合を実行するとともに列レベルＡＤＣ１１０７がイネーブルラッチ１１９０に基づいて対応する統合された電荷をデジタル信号に変換した後に、露出測定制御部１１０３は、別のトリガ信号の準備をするために対応するイネーブルラッチ１１０９を非アクティブ化してもよい。
図１２は、例えば、図１Ｄのスーパーピクセルの連続する制御サイクルＮにおける任意の非同期検出イベント（ＣＤ）と関連する（トリガされた）露出測定値（ＥＭ）の間の一般的な時間的関係の図である。「ＣＤイベント」の各スパイクは、状態検出器１０５が受光素子１０１からのアナログ信号が条件に整合することを検出したときを表し、「ＥＭ測定値」の各傾斜部分は、ＡＤＣ１０９によるサブピクセル１０７ａ、１０７ｂ及び１０７Ｃの一つ以上の受光素子からのアナログ信号からデジタル信号への変換を表す。図１２に示すように、ラッチ、例えば、図１Ｄのラッチ１１５を用いることによって、デジタル信号の変換及び出力中の正の状態検出は、次のクロックサイクル中に他の変換及び出力が行われる可能性がある。例えば、図１２のＮ＋２の変換サイクル中の第２の検出は、図１２の次のサイクルで第２の変換を行う。それにもかかわらず、ラッチが既にアクティブ化／イネーブルされているので、前の状態検出が変換を待機している間の正の状態検出は無視される。例えば、図１２のＮ＋１のサイクル中の第２の検出は、最初の検出によってＮ＋２のサイクルの変換サイクルが既にトリガされているために変換サイクルにはならない。
上記記載を、説明のために提示した。それは網羅的ではなく、開示された正確な形態又は実施の形態に限定されない。実施の形態の変更及び適合は、明細書の考察及び開示された実施の形態の実施から明らかになるであろう。例えば、説明した実現はハードウェアを含むが、本開示によるシステム及び方法を、ハードウェア及びソフトウェアを用いて実現することができる。さらに、特定の素子を互いに結合されているものとして説明したが、そのような素子を互いに統合してもよい又は任意の適切な方法で分散させてもよい。
さらに、例示的な実施の形態をここで説明したが、範囲は、本開示に基づく等価な素子、変更、省略、組合せ（例えば、さまざまな側面の実施の形態）、適応及び／又は変形を有するありとあらゆる実施の形態を含む。特許請求の範囲の素子は、特許請求の範囲で用いられる言語に基づいて広く解釈されるべきであり、本明細書に記載された例又は出願の審査中に限定されず、その例は非排他的であると解釈されるべきである。さらに、開示された方法のステップを、ステップの並べ替え及び／又はステップの挿入又は削除を含む任意の方法で変更することができる。
本開示の特徴及び利点は、詳細な明細書から明らかであり、したがって、添付の特許請求の範囲は、本開示の真の精神及び範囲に含まれる全てのシステム及び方法を網羅することが意図されている。ここで用いるように、不定冠詞（ｉｎｄｅｆｉｎｉｔｅ ａｒｔｉｃｌｅｓ “ａ” ａｎｄ “ａｎ”）は、「一つ以上」を意味する。同様に、複数の用語の使用は、与えられた文脈で明確でない限り、必ずしも複数を意味するわけではない。「及び」又は「又は」のような単語は、特段の定めがない限り「及び／又は」を意味する。さらに、本開示の研究から多くの変形及び変更が容易に生じるので、開示を図解及び説明された正確な構造及び操作に限定することは望ましくなく、したがって、全ての適切な変更及び等価物は、開示の範囲内にあるものと分類してもよい。
他の実施の形態は、明細書の考察及びここに開示される実施の形態の実施から明らかになるであろう。 明細書及び実施例は、例示としてのみ考慮されることが意図されており、開示された実施の形態の真の範囲及び精神は、特許請求の範囲によって示される。
他の実施の形態は、明細書の考察及びここに開示される実施の形態の実施から明らかになるであろう。 明細書及び実施例は、例示としてのみ考慮されることが意図されており、開示された実施の形態の真の範囲及び精神は、特許請求の範囲によって示される。
本明細書に開示される発明は以下を含む。
［態様１］
複数のスーパーピクセルを有するイメージセンサであって、前記スーパーピクセルはそれぞれ、
第１の受光素子と、
前記第１の受光素子に電気的に接続され、前記第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、
少なくとも一つの第２の受光素子と、
前記少なくとも一つの第２の受光素子に電気的に接続された少なくとも一つの露出測定サブ回路と、
前記少なくとも一つの第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路であって、
前記アナログ－デジタル回路は、前記第１の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換しない、アナログ－デジタル回路と、
前記検出器及び前記アナログ－デジタル回路に電気的に接続され、前記トリガ信号に応答して前記アナログ－デジタル回路をイネーブルするように構成された論理回路と、
を備える、イメージセンサ。
［態様２］
前記論理回路は、前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルするように更に構成される、態様１に記載のイメージセンサ。
［態様３］
前記アナログ－デジタル回路は、前記デジタル信号を外部読出しシステムに出力するように更に構成される、態様２に記載のイメージセンサ。
［態様４］
前記アナログ－デジタル回路は、前記アナログ信号の前記デジタル信号への変換が完了した後に、前記論理回路をリセットする信号を送信するように更に構成される、態様２に記載のイメージセンサ。
［態様５］
前記論理回路は、外部制御信号に応答して前記アナログ－デジタル回路をイネーブルするように更に構成される、態様１又は２に記載のイメージセンサ。
［態様６］
前記検出器は、前記トリガ信号を外部読出しシステムに出力するように更に構成される、態様１又は２に記載のイメージセンサ。
［態様７］
前記外部読出しシステムは、前記トリガ信号に応答して前記検出器に確認応答信号を送信するように構成され、前記検出器は、前記確認応答信号に応答してリセットするように更に構成される、態様６に記載のイメージセンサ。
［態様８］
前記論理回路は、
前記検出器に電気的に接続された制御論理及び前記制御論理によって制御されるスイッチと、
前記検出器に電気的に接続された制御論理並びに前記制御論理及び外部コントローラに接続された論理ゲートと、
のうちの少なくとも一方を備える、態様１又は２に記載のイメージセンサ。
［態様９］
外部読出しシステムは、回路クロックに従って前記アナログ－デジタル回路からの出力を要求し、前記アナログ－デジタル回路は、その要求に応答して前記デジタル信号を出力するように構成される、態様１又は２に記載のイメージセンサ。
［態様１０］
複数の第２の受光素子と、
前記複数の第２の受光素子のうちの少なくとも一つを備える複数の露出測定サブ回路と、
を更に備える、態様１に記載のイメージセンサ。
［態様１１］
前記複数の第２の受光素子は、前記露出測定サブ回路のそれぞれの個別のコンデンサノードに前記アナログ信号をそれぞれ出力する、態様１０に記載のイメージセンサ。
［態様１２］
前記複数の第２の受光素子のうちの少なくとも二つは、互いに異なる利得を有する、態様１１に記載のイメージセンサ。
［態様１３］
前記複数の第２の受光素子は、互いに異なる時間に前記個別のコンデンサノードに前記アナログ信号をそれぞれ出力するように構成される、態様１１に記載のイメージセンサ。
［態様１４］
前記複数の第２の受光素子は、前記アナログ信号を、前記複数の露出測定サブ回路によって共有されるコンデンサノードにそれぞれ出力するように構成される、態様１０に記載のイメージセンサ。
［態様１５］
前記複数の第２の受光素子のうちの少なくとも二つは、
互いに異なる濃度フィルタと、互いに異なるカラーフィルタと、
のうちの少なくとも一方を有する、態様１０に記載のイメージセンサ。
［態様１６］
アナログ－デジタル回路の第１のトランジスタを備えるコンパレータは、前記複数の露出測定サブ回路のそれぞれに関連する少なくとも一つのトランジスタと結合される、態様１０に記載のイメージセンサ。
［態様１７］
前記複数の露出測定サブ回路のそれぞれに関連する少なくとも一つのリセットトランジスタを更に備える、態様１６に記載のイメージセンサ。
［態様１８］
前記少なくとも一つの露出測定サブ回路は、前記少なくとも一つの第２の受光素子のそれぞれに当たる光の明るさに比例するアナログ信号を出力する前に前記リセットトランジスタのそれぞれのリセット電圧を出力するように更に構成される、態様１７に記載のイメージセンサ。
［態様１９］
前記少なくとも一つの露出測定サブ回路は、前記リセットトランジスタのそれぞれの前記リセット電圧を順次出力する、態様１８に記載のイメージセンサ。
［態様２０］
前記リセット電圧を、ノイズ及び不整合に対して相関二重サンプリング（ＣＤＳ）補正を実行するように構成された回路に出力する、態様１９に記載のイメージセンサ。
［態様２１］
イメージセンサで用いるスーパーピクセルであって、
第１の受光素子と、
前記第１の受光素子に電気的に接続され、前記第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、
少なくとも一つの第２の受光素子と、
前記少なくとも一つの第２の受光素子に電気的に接続された少なくとも一つの露出測定サブ回路と、
前記少なくとも一つの第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路であって、
前記アナログ－デジタル回路は、前記第１の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換しない、アナログ－デジタル回路と、
前記検出器及び前記アナログ－デジタル回路に電気的に接続され、前記トリガ信号に応答して前記アナログ－デジタル回路をイネーブルし、前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルするように構成された論理回路と、
を備えるスーパーピクセル。
［態様２２］
前記論理回路は、
前記検出器に電気的に接続された制御論理及び前記制御論理によって制御されるスイッチと、
前記検出器に電気的に接続された制御論理並びに前記制御論理及び外部コントローラに接続された論理ゲートと、
のうちの少なくとも一方を備える、態様２１に記載のスーパーピクセル。
［態様２３］
複数のスーパーピクセルを有するイメージセンサを制御する方法であって、
前記複数のスーパーピクセルのうちの一つのスーパーピクセルの第１の受光素子に当たる光に比例する第１のアナログ信号を受信することと、
検出器を用いて、前記第１のアナログ信号が条件に整合するときにトリガ信号を生成することと、
前記トリガ信号に応答して、アナログ－デジタル回路をイネーブルすることと、
前記一つのスーパーピクセルの少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信することと、
前記アナログ－デジタル回路を用いて、少なくとも一つの前記第２のアナログ信号をデジタル信号に変換することと、
を備え、
前記アナログ－デジタル回路は、前記第１のアナログ信号をデジタル信号に変換せず、
前記トリガ信号を外部イベントシステムに出力することと、
前記トリガ信号に応答して前記外部イベントシステムから肯定応答信号を受信するとともに前記肯定応答信号に応答して前記検出器をリセットすることと、
を更に備える、方法。
［態様２４］
前記少なくとも一つの第２のアナログ信号をデジタル信号に変換した後に前記アナログ－デジタル回路をディスエーブルすることと、
前記デジタル信号を外部読出しシステムに出力することと、
を更に備える、態様２３に記載の方法。
［態様２５］
前記アナログ－デジタル回路を用いて、前記デジタル信号を外部読出しシステムに出力することを更に備える、態様２３又は２４に記載の方法。
［態様２６］
アナログ信号から前記デジタル信号への変換を完了した後に、論理回路をリセットする信号を、前記アナログ－デジタル回路を用いて送信することを更に備える、態様２３～２５のいずれか一つに記載の方法。
［態様２７］
回路クロックに従って前記アナログ－デジタル回路の出力の要求を外部読出しシステムから受信することと、前記要求に応答して前記デジタル信号を出力することと、を更に備える、態様２３～２５のいずれか一つに記載の方法。
［態様２８］
複数のスーパーピクセルを有するイメージセンサを制御する方法であって、
前記複数のスーパーピクセルのうちの一つのスーパーピクセルの第１の受光素子に当たる光に比例する第１のアナログ信号を受信することと、
検出器を用いて、前記第１のアナログ信号が条件に整合するときにトリガ信号を生成することと、
前記トリガ信号に応答して、アナログ－デジタル回路をイネーブルすることと、
前記一つのスーパーピクセルの少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信することと、
前記アナログ－デジタル回路を用いて、少なくとも一つの前記第２のアナログ信号をデジタル信号に変換することと、
前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルすることと、
を備え、
前記アナログ－デジタル回路は、前記第１のアナログ信号をデジタル信号に変換しない、方法。

Claims (28)

  1. 複数のスーパーピクセルを有するイメージセンサであって、前記スーパーピクセルはそれぞれ、
    第１の受光素子と、
    前記第１の受光素子に電気的に接続され、前記第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、
    少なくとも一つの第２の受光素子と、
    前記少なくとも一つの第２の受光素子に電気的に接続された少なくとも一つの露出測定サブ回路と、
    前記少なくとも一つの第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路であって、
    前記アナログ－デジタル回路は、前記第１の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換しない、アナログ－デジタル回路と、
    前記検出器及び前記アナログ－デジタル回路に電気的に接続され、前記トリガ信号に応答して前記アナログ－デジタル回路をイネーブルするように構成された論理回路と、
    を備える、イメージセンサ。
  2. 前記論理回路は、前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルするように更に構成される、請求項１に記載のイメージセンサ。
  3. 前記アナログ－デジタル回路は、前記デジタル信号を外部読出しシステムに出力するように更に構成される、請求項２に記載のイメージセンサ。
  4. 前記アナログ－デジタル回路は、前記アナログ信号の前記デジタル信号への変換が完了した後に、前記論理回路をリセットする信号を送信するように更に構成される、請求項２に記載のイメージセンサ。
  5. 前記論理回路は、外部制御信号に応答して前記アナログ－デジタル回路をイネーブルするように更に構成される、請求項１又は２に記載のイメージセンサ。
  6. 前記検出器は、前記トリガ信号を外部読出しシステムに出力するように更に構成される、請求項１又は２に記載のイメージセンサ。
  7. 前記外部読出しシステムは、前記トリガ信号に応答して前記検出器に確認応答信号を送信するように構成され、前記検出器は、前記確認応答信号に応答してリセットするように更に構成される、請求項６に記載のイメージセンサ。
  8. 前記論理回路は、
    前記検出器に電気的に接続された制御論理及び前記制御論理によって制御されるスイッチと、
    前記検出器に電気的に接続された制御論理並びに前記制御論理及び外部コントローラに接続された論理ゲートと、
    のうちの少なくとも一方を備える、請求項１又は２に記載のイメージセンサ。
  9. 外部読出しシステムは、回路クロックに従って前記アナログ－デジタル回路からの出力を要求し、前記アナログ－デジタル回路は、その要求に応答して前記デジタル信号を出力するように構成される、請求項１又は２に記載のイメージセンサ。
  10. 複数の第２の受光素子と、
    前記複数の第２の受光素子のうちの少なくとも一つを備える複数の露出測定サブ回路と、
    を更に備える、請求項１に記載のイメージセンサ。
  11. 前記複数の第２の受光素子は、前記露出測定サブ回路のそれぞれの個別のコンデンサノードに前記アナログ信号をそれぞれ出力する、請求項１０に記載のイメージセンサ。
  12. 前記複数の第２の受光素子のうちの少なくとも二つは、互いに異なる利得を有する、請求項１１に記載のイメージセンサ。
  13. 前記複数の第２の受光素子は、互いに異なる時間に前記個別のコンデンサノードに前記アナログ信号をそれぞれ出力するように構成される、請求項１１に記載のイメージセンサ。
  14. 前記複数の第２の受光素子は、前記アナログ信号を、前記複数の露出測定サブ回路によって共有されるコンデンサノードにそれぞれ出力するように構成される、請求項１０に記載のイメージセンサ。
  15. 前記複数の第２の受光素子のうちの少なくとも二つは、
    互いに異なる濃度フィルタと、互いに異なるカラーフィルタと、
    のうちの少なくとも一方を有する、請求項１０に記載のイメージセンサ。
  16. アナログ－デジタル回路の第１のトランジスタを備えるコンパレータは、前記複数の露出測定サブ回路のそれぞれに関連する少なくとも一つのトランジスタと結合される、請求項１０に記載のイメージセンサ。
  17. 前記複数の露出測定サブ回路のそれぞれに関連する少なくとも一つのリセットトランジスタを更に備える、請求項１６に記載のイメージセンサ。
  18. 前記少なくとも一つの露出測定サブ回路は、前記少なくとも一つの第２の受光素子のそれぞれに当たる光の明るさに比例するアナログ信号を出力する前に前記リセットトランジスタのそれぞれのリセット電圧を出力するように更に構成される、請求項１７に記載のイメージセンサ。
  19. 前記少なくとも一つの露出測定サブ回路は、前記リセットトランジスタのそれぞれの前記リセット電圧を順次出力する、請求項１８に記載のイメージセンサ。
  20. 前記リセット電圧を、ノイズ及び不整合に対して相関二重サンプリング（ＣＤＳ）補正を実行するように構成された回路に出力する、請求項１９に記載のイメージセンサ。
  21. イメージセンサで用いるスーパーピクセルであって、
    第１の受光素子と、
    前記第１の受光素子に電気的に接続され、前記第１の受光素子に当たる光の明るさに比例するアナログ信号が条件に整合するときにトリガ信号を生成するように構成された検出器と、
    少なくとも一つの第２の受光素子と、
    前記少なくとも一つの第２の受光素子に電気的に接続された少なくとも一つの露出測定サブ回路と、
    前記少なくとも一つの第２の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換するように構成されたアナログ－デジタル回路であって、
    前記アナログ－デジタル回路は、前記第１の受光素子に当たる光の明るさに比例するアナログ信号をデジタル信号に変換しない、アナログ－デジタル回路と、
    前記検出器及び前記アナログ－デジタル回路に電気的に接続され、前記トリガ信号に応答して前記アナログ－デジタル回路をイネーブルし、前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルするように構成された論理回路と、
    を備えるスーパーピクセル。
  22. 前記論理回路は、
    前記検出器に電気的に接続された制御論理及び前記制御論理によって制御されるスイッチと、
    前記検出器に電気的に接続された制御論理並びに前記制御論理及び外部コントローラに接続された論理ゲートと、
    のうちの少なくとも一方を備える、請求項２１に記載のスーパーピクセル。
  23. 複数のスーパーピクセルを有するイメージセンサを制御する方法であって、
    前記複数のスーパーピクセルのうちの一つのスーパーピクセルの第１の受光素子に当たる光に比例する第１のアナログ信号を受信することと、
    検出器を用いて、前記第１のアナログ信号が条件に整合するときにトリガ信号を生成することと、
    前記トリガ信号に応答して、アナログ－デジタル回路をイネーブルすることと、
    前記一つのスーパーピクセルの少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信することと、
    前記アナログ－デジタル回路を用いて、少なくとも一つの前記第２のアナログ信号をデジタル信号に変換することと、
    を備え、
    前記アナログ－デジタル回路は、前記第１のアナログ信号をデジタル信号に変換せず、
    前記トリガ信号を外部イベントシステムに出力することと、
    前記トリガ信号に応答して前記外部イベントシステムから肯定応答信号を受信するとともに前記肯定応答信号に応答して前記検出器をリセットすることと、
    を更に備える、方法。
  24. 前記少なくとも一つの第２のアナログ信号をデジタル信号に変換した後に前記アナログ－デジタル回路をディスエーブルすることと、
    前記デジタル信号を外部読出しシステムに出力することと、
    を更に備える、請求項２３に記載の方法。
  25. 前記アナログ－デジタル回路を用いて、前記デジタル信号を外部読出しシステムに出力することを更に備える、請求項２３又は２４に記載の方法。
  26. アナログ信号から前記デジタル信号への変換を完了した後に、論理回路をリセットする信号を、前記アナログ－デジタル回路を用いて送信することを更に備える、請求項２３～２５のいずれか一項に記載の方法。
  27. 回路クロックに従って前記アナログ－デジタル回路の出力の要求を外部読出しシステムから受信することと、前記要求に応答して前記デジタル信号を出力することと、を更に備える、請求項２３～２５のいずれか一項に記載の方法。
  28. 複数のスーパーピクセルを有するイメージセンサを制御する方法であって、
    前記複数のスーパーピクセルのうちの一つのスーパーピクセルの第１の受光素子に当たる光に比例する第１のアナログ信号を受信することと、
    検出器を用いて、前記第１のアナログ信号が条件に整合するときにトリガ信号を生成することと、
    前記トリガ信号に応答して、アナログ－デジタル回路をイネーブルすることと、
    前記一つのスーパーピクセルの少なくとも一つの第２の受光素子に当たる光に比例する少なくとも一つの第２のアナログ信号を受信することと、
    前記アナログ－デジタル回路を用いて、少なくとも一つの前記第２のアナログ信号をデジタル信号に変換することと、
    前記デジタル信号が前記アナログ－デジタル回路から読み出された後に前記アナログ－デジタル回路をディスエーブルすることと、
    を備え、
    前記アナログ－デジタル回路は、前記第１のアナログ信号をデジタル信号に変換しない、方法。
JP2023040521A 2018-06-27 2023-03-15 複数のスーパーピクセルを有するイメージセンサ Pending JP2023075285A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862690948P 2018-06-27 2018-06-27
US62/690,948 2018-06-27
US201862780913P 2018-12-17 2018-12-17
US62/780,913 2018-12-17
PCT/EP2019/067264 WO2020002562A1 (en) 2018-06-27 2019-06-27 Image sensor with a plurality of super-pixels
JP2020572682A JP7248710B2 (ja) 2018-06-27 2019-06-27 複数のスーパーピクセルを有するイメージセンサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020572682A Division JP7248710B2 (ja) 2018-06-27 2019-06-27 複数のスーパーピクセルを有するイメージセンサ

Publications (1)

Publication Number Publication Date
JP2023075285A true JP2023075285A (ja) 2023-05-30

Family

ID=67139733

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020572682A Active JP7248710B2 (ja) 2018-06-27 2019-06-27 複数のスーパーピクセルを有するイメージセンサ
JP2023040521A Pending JP2023075285A (ja) 2018-06-27 2023-03-15 複数のスーパーピクセルを有するイメージセンサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020572682A Active JP7248710B2 (ja) 2018-06-27 2019-06-27 複数のスーパーピクセルを有するイメージセンサ

Country Status (6)

Country Link
US (2) US11368645B2 (ja)
EP (2) EP3917134B1 (ja)
JP (2) JP7248710B2 (ja)
KR (2) KR20230173210A (ja)
CN (1) CN112640431A (ja)
WO (1) WO2020002562A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005431A (ko) 2019-04-25 2022-01-13 프로페시 에스에이 진동을 이미징하고 감지하기 위한 시스템 및 방법
CN111601056B (zh) * 2020-05-14 2022-03-15 中国电子科技集团公司第四十四研究所 大动态范围半浮栅图像传感器
EP3929864A1 (en) 2020-06-23 2021-12-29 Prophesee Image enhancement method, apparatus and system
US11430828B2 (en) 2020-12-17 2022-08-30 Omnivision Technologies, Inc. Event driven pixel for spatial information extraction
US11652492B2 (en) 2020-12-30 2023-05-16 Analog Devices International Unlimited Company Signal chain with embedded power management
US11516419B2 (en) 2021-01-22 2022-11-29 Omnivision Technologies, Inc. Digital time stamping design for event driven pixel
CN114339001B (zh) * 2021-12-30 2023-09-12 维沃移动通信有限公司 图像传感器、曝光控制方法、摄像模组和电子设备
US11942960B2 (en) 2022-01-31 2024-03-26 Analog Devices, Inc. ADC with precision reference power saving mode
CN116546340B (zh) * 2023-07-05 2023-09-19 华中师范大学 一种高速cmos像素探测器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2762162A1 (fr) * 1997-04-15 1998-10-16 Philips Electronics Nv Dispositif d'alignement numerique
EP1301028A1 (en) * 2001-10-05 2003-04-09 STMicroelectronics Limited Improvements in or relating to CMOS Image sensors
JP2006303752A (ja) * 2005-04-19 2006-11-02 Sony Corp 撮像装置
EP1958433B1 (en) 2005-06-03 2018-06-27 Universität Zürich Photoarray for detecting time-dependent image data
JP4819561B2 (ja) 2006-04-24 2011-11-24 浜松ホトニクス株式会社 固体撮像装置
US7326906B2 (en) * 2006-06-03 2008-02-05 Orbotech Medical Solutions Ltd. Digital readout system
AT504582B1 (de) * 2006-11-23 2008-12-15 Arc Austrian Res Centers Gmbh Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor
JP2009049870A (ja) * 2007-08-22 2009-03-05 Sony Corp 固体撮像装置、撮像装置
IL212289A (en) * 2011-04-13 2016-08-31 Semi-Conductor Devices - An Elbit Systems - Rafael Partnership Circuit and method for reading image signals
JP5960279B2 (ja) 2011-12-19 2016-08-02 ウニヴェルズィテート チューリッヒ サンプル抽出された輝度の検知と時間依存性の画像データの非同期検出との同時実施などのためのフォトアレイ
US9521337B1 (en) * 2012-07-13 2016-12-13 Rambus Inc. Reset-marking pixel sensor
ES2476115B1 (es) 2012-12-11 2015-04-20 Consejo Superior De Investigaciones Científicas (Csic) Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores
US9380245B1 (en) * 2013-02-14 2016-06-28 Rambus Inc. Conditional-reset image sensor with analog counter array
JP6415532B2 (ja) * 2013-03-15 2018-10-31 ラムバス・インコーポレーテッド 閾値を監視する条件付きリセットイメージセンサ
EP3047647B1 (en) 2013-09-16 2020-05-27 Prophesee Dynamic, single photodiode pixel circuit and operating method thereof
JP6369086B2 (ja) * 2014-03-25 2018-08-08 セイコーエプソン株式会社 物理量センサー、センサーユニット、電子機器及び移動体
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US9986179B2 (en) * 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
ES2755814T3 (es) 2016-04-04 2020-04-23 Prophesee Sensor de visión de contraste temporal basado en muestreos y retenciones
EP3313064A1 (en) 2016-10-20 2018-04-25 Chronocam Pixel circuit for detecting time-dependent visual data
EP3869791A1 (en) * 2016-12-30 2021-08-25 Sony Advanced Visual Sensing AG Data rate control for event-based vision sensor
TW202408216A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置
EP3777131B1 (en) 2018-04-30 2024-04-03 Prophesee Systems and methods for asynchronous, time-based image sensing
JP2020088481A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Also Published As

Publication number Publication date
EP3811609A1 (en) 2021-04-28
EP3917134C0 (en) 2023-11-15
WO2020002562A1 (en) 2020-01-02
KR102612718B1 (ko) 2023-12-19
JP7248710B2 (ja) 2023-03-29
EP3917134A1 (en) 2021-12-01
KR20230173210A (ko) 2023-12-26
US20220264050A1 (en) 2022-08-18
US11368645B2 (en) 2022-06-21
JP2021529467A (ja) 2021-10-28
EP3917134B1 (en) 2023-11-15
KR20210024608A (ko) 2021-03-05
CN112640431A (zh) 2021-04-09
US20210127083A1 (en) 2021-04-29
US11979673B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
JP7248710B2 (ja) 複数のスーパーピクセルを有するイメージセンサ
EP2832090B1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
US10630928B2 (en) Image sensor pixels with overflow capabilities
US9247170B2 (en) Triple conversion gain image sensor pixels
US7542085B2 (en) Image sensor with a capacitive storage node linked to transfer gate
US9848141B2 (en) Image pixels having processed signal storage capabilities
US20200137331A1 (en) Imaging systems having dual storage gate overflow capabilities
US10170514B2 (en) Image sensor
US20090108176A1 (en) Global shutter pixel circuit with transistor sharing for CMOS image sensors
US20050128327A1 (en) Device and method for image sensing
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
US11184572B2 (en) Event array readout control of event-based vision sensing
US11317038B2 (en) Pixel unit with a design for half row reading, an imaging apparatus including the same, and an imaging method thereof
US20170230593A1 (en) Methods and apparatus for image sensors
EP3420592B1 (en) Improved ultra-high dynamic range pixel architecture
US20210266477A1 (en) Image sensor and imaging device including the same
US11885673B2 (en) Pixel circuit including an open-loop amplifier with well controlled gain for event-based vision sensor and method of controlling thereof
US10623655B2 (en) Image sensors with light flicker mitigation capabilities
Bharathi et al. Survey on performance of CMOS sensors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240409