JP2023062230A - デバイストレイ - Google Patents

デバイストレイ Download PDF

Info

Publication number
JP2023062230A
JP2023062230A JP2021172074A JP2021172074A JP2023062230A JP 2023062230 A JP2023062230 A JP 2023062230A JP 2021172074 A JP2021172074 A JP 2021172074A JP 2021172074 A JP2021172074 A JP 2021172074A JP 2023062230 A JP2023062230 A JP 2023062230A
Authority
JP
Japan
Prior art keywords
device tray
groove
members
filament
legs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021172074A
Other languages
English (en)
Inventor
峻 有馬
Shun Arima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2021172074A priority Critical patent/JP2023062230A/ja
Publication of JP2023062230A publication Critical patent/JP2023062230A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Packaging Frangible Articles (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】運搬時や載置時にチッピングの発生を低減させ、さらに安定的に積み重ねることが可能なデバイストレイを提供する。【解決手段】デバイストレイ(101)は、交差する複数の線条部材(102,103)と、積層された複数の線条部材(102,103)により形成された複数の開口部(104)と、最下層の線条部材(102,103)の下面に接着された脚部(106)とを備え、脚部(106)の下面には、最上層の線条部材(102,103)と係合可能な溝が形成されている。【選択図】図2

Description

本発明は、デバイスを収納して加熱するためのデバイストレイに関するものである。
特許文献1には、互いに対して垂直の2方向に延びる複数の線状部材によって、2方向に複数のチップ収納部が配列されたチップ状電子部品用ジグが開示されており、チップ状電子部品用ジグは、チップ収納部の開口が形成する四角形の対角線と平行な方向に延びる外周縁を有し、外周縁に沿って、完全なチップ収納部と不完全なチップ収納部とが交互に配列され、不完全なチップ収納部は、チップ状電子部品の姿勢に関わらず、その側壁部において、チップ状電子部品を直ちに排出可能な大きさの開放部を形成している。
特開2021-68767号公報
特許文献1のような従来型のチップ状電子部品用ジグにおいては、ジグの運搬や載置の際に、搬送の振動や外部部材との接触により、線条部材の端部が欠損(チッピング)し易い傾向があった。ジグの線条部材に欠損が生じると、チップ状電子部品を安定的に保持するというジグ本来の機能が損なわれる可能性があるだけでなく、欠損した線条部材が粉塵となって飛散しチップ状電子部品に付着することにより、チップ状電子部品に製品不良が発生する恐れがある。このような線条部材の欠損の発生は、可能な限り防止することが望ましい。
従って、本発明の目的は、運搬時や載置時に欠損が発生しにくい構造を有するデバイストレイを提供することである。
上記課題を解決するため、本発明では、交差する複数の線条部材と、積層された複数の線条部材により形成された複数の開口部と、最下層の線条部材の下面に接着された脚部とを備えるデバイストレイであって、脚部の下面には、最上層の線条部材と係合可能な溝が形成されている、デバイストレイを提供する。
本発明のある態様によるデバイストレイにおいて、溝の深さは、線条部材の高さの20%~300%であることを特徴とする。
本発明のある態様によるデバイストレイにおいて、溝の幅は、線条部材の幅の110%~200%であることを特徴とする。
本発明のある態様によるデバイストレイにおいて、デバイストレイの角端部の少なくとも1か所以上に備えられたことを特徴とする。
本発明のある態様によるデバイストレイにおいて、線条部材及び脚部が、セラミックスからなる材料であり、最下層の線条部材の下面に脚部が接合されていることを特徴とする。
本発明によれば、デバイストレイは、運搬や載置の際に線条部材の端部の欠損を低減させることを可能とし、さらに、トレイ同士を安定的に積み重ねることを可能とする。
本発明の一つの実施形態としての上面から見たデバイストレイの概略図である。 本発明の一つの実施形態としての側面から見たデバイストレイの概略図である。 本発明の一つの実施形態としての脚部を下面から見た概略図である。 本発明の一つの実施形態としての脚部の側面拡大図である。 本発明の第1の実施形態としてのデバイストレイの外観図である。
以下、本発明の実施例について図面を参照して説明するが、本発明はこれらの実施例に限定されるものではない。
図1は、本発明の一つの実施形態としての上面から見たデバイストレイ101の概略図である。デバイストレイ101は、一方向(X方向)に平行に延在する複数の第1の線条部材102と、複数の第1の線条部材102と交差する方向(Y方向)に平行に延在する複数の第2の線条部材103とを備える。複数の第2の線条部材103は、複数の第1の線条部材102上(Z方向)に配置される。複数の開口部104の各々が、平行に配置された複数の第1の線条部材102のうちの隣接する2本の第1の線条部材と平行に配置された複数の第2の線条部材103のうちの隣接する2本の第2の線条部材とによって囲まれるように形成される。複数の開口部104の各々に、デバイス105が収納されることができる。
複数の第1の線条部材102と複数の第2の線条部材103との交差角度はほぼ90°であるが、デバイストレイ101の具体的な用途に応じて、交差角度は設定されてもよい。例えば、デバイストレイ101の開口部104に収納されるデバイス105の形状に応じて、交差角度は設定されてもよい。また、隣接する2本の第1の線条部材の間隔及び隣接する2本の第2の線条部材の間隔も、デバイストレイ101の具体的な用途に応じて設定されてもよい。
図2は、側面から見たデバイストレイ101の概略図である。X方向に平行に延在する複数の第1の線条部材102と、Y方向に平行に延在する複数の第2の線条部材103とが交互に積層されることで、開口部104を有するデバイストレイ101を形成している。デバイストレイ101は、最下層の第1の線条部材102の下部に4つの脚部106を備えており、図2では、紙面手前側の2つの脚部106が示されている。脚部106は、最下層の第1の線条部材102に対して接着されている。
図3は、脚部106の下面図である。脚部106は、その底面に、第1の線条部材102に係合可能にX方向に延在する第1の溝102´が設けられ、第2の線条部材103に係合可能にY方向に延在する第2の溝103´が設けられている。第1の溝102´及び第2の溝103´は、第1の線条部材102及び第2の線条部材103と同様に、ほぼ90°で交差している。
第1の溝102´及び第2の溝103´は、様々な方法で形成することが可能である。例示的には、溝が形成されていない脚部106の底面に対して、機械的にザグリ加工を行う方法や、スタンプを圧着する方法、また3Dプリンタによる成形等が挙げられる。また、あらかじめ第1の溝102´及び第2の溝103´が形成された脚部106の金型に、脚部106の材料を流し込むことで、第1の溝102´及び第2の溝103´が形成された脚部106を製造してもよい。その他、第1の溝102´及び第2の溝103´の部位が形成されるように脚部106を積層造形により、形成してもよい。
図4に、脚部106の側面の拡大図を示す。第1の溝102´及び第2の溝103´は、それぞれ深さd及びdと幅w及びwを有している。第1の溝102´及び第2の溝103´の深さd及びdは、それぞれ第1の線条部材102及び第2の線条部材103の高さの20%~300%であってよいが、複数段のトレイを安定して積み重ねるためには、100%~250%が好ましい。また、トレイの間に別の材料を挟んで積み重ねる場合、100%~300%としてもよい。第1の溝102´及び第2の溝103´の幅w及びwは、それぞれ第1の線条部材102及び第2の線条部材103の幅の110%~200%であってよい。
図5は、本発明のデバイストレイ101を上面から見た外観図であり、第1の線条部材102と第2の線条部材103とが交差している様子が示されている。
複数の第1の線条部材102、複数の第2の線条部材103、及び脚部106のうちの少なくとも1つは、デバイストレイ101の開口部104に収納されたデバイス105を加熱することを可能にする熱容量を有するように構成されてもよく、また、デバイス105を加熱するのに適する材料から製造されてもよい。例えば、樹脂であれば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルサルフォン樹脂、液晶ポリマー、フッ素系の共重合樹脂、等が挙げられる。また、金属であれば、鉄、ニッケル、銅、チタン、タングステン、アルミニウム、白金、銀、又はこれらの合金(例えば、鉄-クロム-ニッケル合金等)、等が挙げられる。更に、デバイストレイ101の耐熱性を優れたものとする観点からは、複数の第1の線条部材102、複数の第2の線条部材103、及び脚部106のうちの少なくとも1つは、セラミックスから製造されてもよい。セラミックスは、アルミナ、炭化ケイ素、窒化ケイ素、ジルコニア、ムライト、ジルコン、コージェライト、チタン酸アルミニウム、チタン酸マグネシウム、マグネシア、二硼化チタン、窒化ホウ素、炭化ホウ素、等のうちの少なくとも1つを含んでもよく、特に、セラミックスは、アルミナ、ムライト、コージェライト、ジルコニア、又は炭化ケイ素を含んでもよい。材料としてのセラミックスは、優れた剛性及び耐熱信頼性を有するため、第1の線条部材102、第2の線条部材103、及び脚部106をセラミックス製とした場合、剛性及び耐熱信頼性に優れたセラミックス製のデバイストレイ101が得られる。さらに、セラミックス製のデバイス105を収納する場合、セラミックス製のデバイストレイ101は、デバイス105の焼成工程に繰り返し適用することができるなど、高温のプロセスに用いることができる。また、デバイストレイ101を急激に加熱及び冷却する場合には、セラミックスは、炭化ケイ素を含んでもよく、この場合には、表面を反応性の低いジルコニア・イットリア等で被覆してもよい。複数の第1の線条部材102、複数の第2の線条部材103、及び脚部106のうちのいくつかは、同じ材料から製造されてもよく、また、異なる材料から製造されてもよい。特に、第1の線条部材102、第2の線条部材103、及び脚部106の材料として同じ物質を選択した場合、部材間の熱膨張差が小さくなり、加熱時や冷却時に発生する熱応力が低減されることで、焼成時や急冷時においてもひび割れや変形の発生しにくいデバイストレイ101とすることができる。
本実施形態では、脚部106はデバイストレイ101の下面の四隅に設けられているが、デバイストレイ101を平面上に安定して載置できる構造であれば、脚部106の数及び設置箇所はこれに限定されない。例えば、脚部106は、隣接する二隅及び対向する一辺の中央の合計3箇所に設けられてもよく、隣接する二辺及び対抗する角部の合計3箇所に設けられてもよい。また、例えば、下面の四隅及び対向する二辺の中央の計6箇所に設けられてもよい。このように、脚部106の設置位置は下面の四隅に限定されず、またその数も4個に限定されない。デバイストレイ101を平面上に安定して載置できる構造であればよい。
また、本実施形態のような長方形のデバイストレイ101ではなく、3角形又は5角形以上の多角形のデバイストレイを使用することも可能である。デバイストレイが3角形の場合は、脚部をデバイストレイ下面の三隅や各辺部中央に設けることで、安定した載置を実現できる。デバイストレイが5角形以上の多角形の場合は、脚部をデバイストレイ下面の各隅に設けてもよいし、辺部中央に設けてもよい。
また、本実施形態においては、脚部106を直方体とし、脚部106の下面にほぼ90°で交差する第1の溝102´及び第2の溝103´を設けたが、脚部106の形状や第1の溝102´及び第2の溝103´の交差角度は、これに限定されない。脚部106は円柱や三角柱等であってもよく、第1の溝102´及び第2の溝103´は、デバイストレイ上面の第1の線条部材102及び第2の線条部材103に係合する向きに設けられていればよい。
上記記載は特定の実施例についてなされたが、本発明はそれに限らず、本発明の原理と添付の特許請求の範囲の範囲内で種々の変更及び修正をすることができることは当業者に明らかである。
101 デバイストレイ
102 第1の線条部材
102´ 第1の溝
103 第2の線条部材
103´ 第2の溝
104 開口部
105 デバイス
106 脚部

Claims (5)

  1. 交差する複数の線条部材と、
    積層された前記複数の線条部材により形成された複数の開口部と、
    最下層の前記線条部材の下面に接着された脚部と
    を備えるデバイストレイであって、
    前記脚部の下面には、最上層の前記線条部材と係合可能な溝が形成されている、デバイストレイ。
  2. 前記溝の深さは、前記線条部材の高さの20%~300%である、請求項1に記載のデバイストレイ。
  3. 前記溝の幅は、前記線条部材の幅の110%~200%である、請求項1又は2に記載のデバイストレイ。
  4. 前記脚部が、前記デバイストレイの角端部の少なくとも1か所以上に備えられた、請求項1~3のいずれか一項に記載のデバイストレイ。
  5. 前記線条部材及び前記脚部が、セラミックスからなる材料であり、前記最下層の前記線条部材の前記下面に前記脚部が接合されている、請求項1~4のいずれか一項に記載のデバイストレイ。
JP2021172074A 2021-10-21 2021-10-21 デバイストレイ Pending JP2023062230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021172074A JP2023062230A (ja) 2021-10-21 2021-10-21 デバイストレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021172074A JP2023062230A (ja) 2021-10-21 2021-10-21 デバイストレイ

Publications (1)

Publication Number Publication Date
JP2023062230A true JP2023062230A (ja) 2023-05-08

Family

ID=86269930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021172074A Pending JP2023062230A (ja) 2021-10-21 2021-10-21 デバイストレイ

Country Status (1)

Country Link
JP (1) JP2023062230A (ja)

Similar Documents

Publication Publication Date Title
JP4621531B2 (ja) 放熱装置
WO1998018160A1 (en) L-connect routing of die surface pads to the die edge for stacking in a 3d array
JPWO2013062131A1 (ja) 流路部材、これを用いた熱交換器および半導体装置ならびに半導体製造装置
JP2022062244A (ja) 半導体モジュール
JP7285271B2 (ja) 焼成用ラック及び焼成用治具
JP2023062230A (ja) デバイストレイ
JP2016178261A (ja) ハンダ付け構造
WO2023068138A1 (ja) デバイストレイ
JP5515404B2 (ja) 熱電モジュール
CN113454414B (zh) 陶瓷结构体
EP3748670A1 (en) Transport system
JP2023034425A (ja) デバイストレイ
JP2017183533A (ja) 回路基板付きヒートシンク及びその製造方法
JP7359223B2 (ja) セラミック電子部品の製造方法およびその製法に用いるマスクプレート
WO2021153583A1 (ja) セラミックス基板の輸送用の梱包容器
JP6160569B2 (ja) 整列装置およびそれを用いた電子部品の製造方法
EP1337138B1 (en) Structure for retaining cut-processed components and a method of washing
CN218039192U (zh) 半导体装置
JP6746827B1 (ja) セラミックス構造体
JP2004191321A (ja) センサ装置
JP2002033555A (ja) 多数個取りセラミック基板
JP5472653B2 (ja) チップ状電子部品の製造方法およびセラミック基板
US20240274494A1 (en) Heat dissipation structure and power module
JP2009054743A (ja) セラミックパッケージ
JP6744488B2 (ja) パワーモジュール用基板およびパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240606