JP2023051739A - 超再生受信機およびその補正方法 - Google Patents

超再生受信機およびその補正方法 Download PDF

Info

Publication number
JP2023051739A
JP2023051739A JP2022115407A JP2022115407A JP2023051739A JP 2023051739 A JP2023051739 A JP 2023051739A JP 2022115407 A JP2022115407 A JP 2022115407A JP 2022115407 A JP2022115407 A JP 2022115407A JP 2023051739 A JP2023051739 A JP 2023051739A
Authority
JP
Japan
Prior art keywords
value
frequency
oscillator
control signal
actual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022115407A
Other languages
English (en)
Inventor
アルノー・カサグランデ
Arnaud Casagrande
ジャン-リュック・アラン
Arend Jean-Luc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swatch Group Research and Development SA
Original Assignee
Swatch Group Research and Development SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Research and Development SA filed Critical Swatch Group Research and Development SA
Publication of JP2023051739A publication Critical patent/JP2023051739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D11/00Super-regenerative demodulator circuits
    • H03D11/02Super-regenerative demodulator circuits for amplitude-modulated oscillations
    • H03D11/04Super-regenerative demodulator circuits for amplitude-modulated oscillations by means of semiconductor devices having more than two electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/163Special arrangements for the reduction of the damping of resonant circuits of receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D11/00Super-regenerative demodulator circuits
    • H03D11/02Super-regenerative demodulator circuits for amplitude-modulated oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D11/00Super-regenerative demodulator circuits
    • H03D11/06Super-regenerative demodulator circuits for angle-modulated oscillations
    • H03D11/08Super-regenerative demodulator circuits for angle-modulated oscillations by means of semiconductor devices having more than two electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

【課題】 超再生受信機およびその補正方法を提供すること。【解決手段】 本発明は、少なくとも1つの発振器共振周波数基準値(111)において共振するように構成され、少なくとも1つの制御ステージ(130)、少なくとも1つのバラクタ(140)、少なくとも1つの基準システム(150)、および少なくとも1つの発振器(110)を備えた、超再生受信機(100)のための補正方法(500)に関する。前記補正方法(500)は、前記少なくとも1つの基準システム(150)による少なくとも1つの基準信号値(158)の少なくとも1つの設定(510)と、前記少なくとも1つの発振器(110)の少なくとも1つの発振器周波数現実値(112)の、前記少なくとも1つの基準信号値(158)との、前記少なくとも1つの基準システム(150)による少なくとも1つの比較(560)と、前記少なくとも1つの制御ステージ(130)の少なくとも1つの利得の少なくとも1つの調節(570)とを含む。【選択図】図1

Description

以下の発明は、超再生受信装置および共振周波数を制御する方法に関する。
電圧制御発振器、略してVCO(voltage-controlled oscillator)は、周波数が制御電圧によって決定される発振器である。典型的には、VCOは、発振を開始するために最小の電流を必要とし、発振器は、増加する電流を印加することによって定期的に起動され、再びオフとされる。言い換えると、この電流変動は、発振信号を開始させ、振幅は、最大に達するまでゆっくりと上昇し、その後、非発振状態にフォールバックする。この電流増加スキームは、クエンチフェーズと呼ばれる。
無線周波数信号、略してRF(radiofrequency)信号は、発振器に直接投入される。発振器の共振周波数または非常に近いRF信号の有無に応じて、またRF信号の振幅に応じて、発振器は、多かれ少なかれ急速に起動する。起動タイミングが測定され、この測定値は、AMまたはFM変調信号に直接対応する。発振器によって提供されるアクティブな負性抵抗により、発振コイルの近くで、同等の品質係数が向上するので、このシステムの選択性は非常に優れている。
しかしながら、コイルの共振周波数は、一般に、バイアス電流の位相増加中に変更される。この変更は、2つの異なる現象による。一方では、インダクタ回路等価モデルは、基板内の金属抵抗、表皮効果、および渦電流損失を1つにまとめたものを表す直列抵抗を取得する。このインダクタが、アクティブ回路の負性抵抗と並列に動作する場合、等価並列インダクタ値が変更され、(1+1/Q^2)を乗じられる。ここで、Qは、コイルの全体品質係数である。その後、発振器のバイアス電流を掃引すると、共振周波数がわずかにシフトする。一方、バイアス電流に応じて、内部発振器ノードは、バイアス電圧の変動を取得し、これにより、等価総タンク容量が変更され、全体共振周波数が変更される。
本発明の目的の1つは、クエンチフェーズ中、この周波数ドリフトの補正を提供することである。周波数補正は、有利には、発振器周波数現実値と、発振器共振周波数基準値との差を、0.99乃至1.01に低減するように、以前に測定されたバイアス電流の様々なポイントにおいて、開ループ周波数特性に較正することができる。
この目的のために、所与のVCO電流バイアスにおけるPLLループ電圧が記憶され、別のVCO電流バイアスにおいて同じループ電圧が達成される。この較正は、PLL機能範囲内の複数のVCOバイアスポイントで実行でき、対応する補正は、ルックアップテーブルにデジタルで格納できる。較正および補正された動作では、クエンチバイアスがVCOに提供されるたびに、ルックアップに格納された事前較正された電圧が、バイアス電流に応じてVCO補正バラクタに送られる。
これは、請求項1に記載の補正方法および請求項11に記載の超再生受信機によって達成される。
本発明の前述および他の目的、特徴、態様および利点は、以下の添付の図面を参照して、限定ではなく例示として与えられた、実施形態の以下の詳細な説明から明らかとなるであろう。
図1は、本発明の態様による超再生受信機100の簡略化されたバージョンを表す図である。 図2は、本発明の態様による前記超再生受信機100の詳細なバージョンを示す図である。 図3は、本発明の態様による前記超再生受信機100によって実施される補正方法500を示す図である。
本発明は、図3に表される補正方法500を実施する超再生受信機100に関する。図1に図示されるように、前記超再生受信機100は、少なくとも1つの発振器110、少なくとも1つのバラクタ140、少なくとも1つの制御ステージ130、および少なくとも1つの基準システム150を備える。
前記少なくとも1つの発振器110は、アンテナ101に接続される。前記アンテナ101は、無線周波数信号、略してRF信号を受信するように構成される。このRF信号は、典型的には、周波数が制御電圧によって決定される電圧制御発振器である前記少なくとも1つの発振器110に向けられる。
前記超再生受信機100は、図1に例示されるように、少なくとも1つのバイアス制御信号発生器120を備える。前記少なくとも1つのバイアス制御信号発生器120は、少なくとも1つのバイアス制御信号121、たとえば鋸歯状電流信号を生成し、また前記発振器のトランスコンダクタンスを変更する(550)。これにより、発振信号が開始し、その対応する振幅は、最大に達するまで上昇し、その後、非発振状態にフォールバックする。この電流増加スキームは、クエンチフェーズと呼ばれる。
前記クエンチフェーズ中の悪影響の1つは、発振周波数の変更であり、これは、たとえば並列インダクタンスの変化のような、たとえば動作点に応じたトランジスタの接合部の非線形容量の変更のような、異なる副作用の組合せに至り、場合によっては、周波数変動が、正または負になることがある。発振器周波数現実値と発振器共振周波数基準値との間のドリフトを、約0.99乃至1.01に低減するために、前記補正方法500は、有利には、クエンチフェーズ中、この周波数ドリフトの補正を提供し得る。
便宜上、正の周波数変動のみが図1および図2に示されているが、前記補正方法500は、負の周波数変動にも作用する。
前述のように、前記少なくとも1つのバイアス制御信号発生器120は、前記少なくとも1つの発振器110の発振を開始するなどのために、時間の関数として変化する前記少なくとも1つのバイアス制御信号121を生成する。図1に見られるように、前記少なくとも1つの制御ステージ130は、前記少なくとも1つのバイアス制御信号発生器120に直接接続され、前記少なくとも1つのバイアス制御信号発生器120は、前記少なくとも1つの制御ステージ130に、前記少なくとも1つのバイアス制御信号121のコピーを供給する。
クエンチフェーズ中、前記少なくとも1つの発振器110は、少なくとも1つの発振器周波数現実値112を発振させる。すなわち、前記少なくとも1つの発振器110が、前記少なくとも1つの発振器110が共振する、2.4GHzであり得る少なくとも1つの発振器共振周波数基準値を達成すると、前記少なくとも1つの発振器周波数現実値112が上昇する。
前記少なくとも1つの基準システム150は、図2に示されるように、少なくとも1つの制御システム151を備える。前記少なくとも1つの制御システム151は、前記少なくとも1つの発振器110から、前記少なくとも1つの発振器周波数現実値112を感知するように構成され、前記補正方法500の少なくとも1つの設定510は、前記少なくとも1つの基準信号値158を確立する。言い換えれば、前記少なくとも1つの制御システム151は、図3に例示されるように、前記少なくとも1つの発振器周波数現実値112の関数として、少なくとも1つの周波数現実値152を提供し、前記少なくとも1つの基準信号値158として前記少なくとも1つの周波数現実値152を設定する(510)。言い換えれば、少なくとも1つの位相ロックループであり得る前記少なくとも1つの制御システム151は、その位相が少なくとも1つの周波数現実値152の位相に関連する前記少なくとも1つの周波数現実値152を生成するように構成され得る。実際、前記少なくとも1つの発振器周波数現実値112は、前記少なくとも1つの発振器共振周波数基準値111から離れてドリフトするので、前記補正方法500の利点の1つは、前記少なくとも1つの発振器周波数現実値112と、前記少なくとも1つの発振器共振周波数基準値111との比を、0.99乃至1.01に低減するように、クエンチフェーズ中、この周波数ドリフトを補正することである。
その後、前記少なくとも1つの基準信号値158ではなく、前記少なくとも1つの周波数現実値152が、前記少なくとも1つのバラクタ140に適用される。したがって、前記少なくとも1つの基準信号値158は、前記少なくとも1つの発振器共振周波数基準値111にしたがって、前記少なくとも1つのバラクタ140の動作条件を設定するために使用される。
図2に図示されるように、前記少なくとも1つの基準システム150はまた、少なくとも1つのメモリ153を備える。前記少なくとも1つのメモリ153は、二分法によって前記少なくとも1つの周波数現実値152を近似することによって、前記少なくとも1つの基準信号値158に接近させ、前記少なくとも1つの周波数制御信号値154を、前記少なくとも1つのバラクタ140における前記少なくとも1つの基準信号値158として維持する。前記少なくとも1つの周波数制御信号値154が、前記少なくとも1つの周波数現実値152とほぼ同じ値を有するとすぐに、言い換えれば、前記少なくとも1つの周波数制御信号値154が、少なくとも1つの周波数現実値152を記憶するかまたは近似するとすぐに、前記少なくとも1つの基準システム150によって構成されるスイッチ157は切り替わり、前記少なくとも1つの基準信号値158としての前記少なくとも1つの周波数制御信号値154のために、前記少なくとも1つの基準信号値158として前記少なくとも1つの周波数現実値152を代用する(520)。
同時に、前記少なくとも1つの基準システム150によって構成される少なくとも1つの比較器155は、前記少なくとも1つの周波数現実値152を、前記少なくとも1つの周波数制御信号値154と比較する(560)。前記少なくとも1つの基準システム150による、前記少なくとも1つの発振器110の少なくとも1つの発振器周波数現実値112の、前記少なくとも1つの基準信号値158との前記少なくとも1つの比較560、正確に言えば、比較の結果は、その後、前記制御ステージ130の少なくとも1つの利得を調節する(570)ために、少なくとも1つの利得制御信号156として、前記少なくとも1つの制御ステージ130へ送信される。実際、前記少なくとも1つの比較器155は、図2に示されるように、前記少なくとも1つの周波数現実値152と、前記少なくとも1つの周波数制御信号値154との差の関数として、前記少なくとも1つの利得制御信号156を生成する。前記調節570は、前記少なくとも1つの発振器周波数現実値112の変動が、それぞれ正または負であり得るように、前記制御ステージ130の前記少なくとも1つの利得を増加または減少させ得る。
前述され、図2に例示されるように、前記少なくとも1つの制御ステージ130は、一方の側で、前記少なくとも1つのバイアス制御信号121のコピーを受信し、他方の側で、前記少なくとも1つの利得制御信号156を受信する。したがって、前記少なくとも1つの利得制御信号156は、前記少なくとも1つの制御ステージ130の前記少なくとも1つの利得を調節し(570)、したがって、前記少なくとも1つの制御ステージ130は、前記少なくとも1つの発振器周波数現実値112と、前記少なくとも1つの発振器共振周波数基準値111との比を、0.99乃至1.01に低減するように、少なくとも1つの調整周波数制御信号131を介して、前記少なくとも1つのバラクタ140の容量値を調整する(580)。前記少なくとも1つの制御ステージ130は、前記少なくとも1つの基準信号値158にも関わらず、前記少なくとも1つのバラクタ140の容量値を調整する(580)ように構成される。言い換えれば、前記少なくとも1つの発振器周波数現実値112は、前記クエンチフェーズ中、前記少なくとも1つの発振器共振周波数基準値111から離れてドリフトするので、前記補正方法500は、前記少なくとも1つの発振器周波数現実値112と、前記少なくとも1つの発振器共振周波数基準値111との比を、0.99乃至1.01に低減することによって、この周波数ドリフトを補正し得る。
図2に例示されるように、一方の側では、前記少なくとも1つのメモリ153は、たとえば動作条件を設定するために、前記少なくとも1つの基準信号値158を、前記少なくとも1つのバラクタ140に提供し、他方の側では、前記少なくとも1つの調整周波数制御信号131は、前記少なくとも1つのバラクタ140の容量値に作用する。したがって、前記少なくとも1つのバラクタ140の容量値の調整(580)は、たとえば、前記少なくとも1つの発振器周波数現実値112と、前記少なくとも1つの発振器共振周波数基準値111との比、0.99乃至1.01のように、前記少なくとも1つの発振器共振周波数基準値111に非常に近い前記少なくとも1つの発振器110の前記少なくとも1つの発振器周波数現実値112の変換をもたらす。
実際、また先に述べたように、前記クエンチフェーズ中、並列インダクタンスの変化、トランジスタの接合部の非線形容量の変更は、正または負の周波数変動をもたらす可能性があり、前記補正方法500は、前記少なくとも1つの発振器周波数現実値112と、前記少なくとも1つの発振器共振周波数基準値111との比を、0.99乃至1.01に低減することによって、および、そのように変換すること、すなわち、前記少なくとも1つの発振器共振周波数基準値111に近づくように、前記少なくとも1つの発振器110の前記少なくとも1つの発振器周波数現実値112を、それぞれ、減少または増加させることによって、正または負の周波数変動に対して作用する。
100 超再生受信機
101 アンテナ
110 発振器
111 発振器共振周波数基準値
112 発振器周波数現実値
120 バイアス制御信号発生器
121 バイアス制御信号
130 制御ステージ
131 調整周波数制御信号
140 バラクタ
150 基準システム
151 制御システム
152 周波数現実値
153 メモリ
154 周波数制御信号値
155 比較器
156 利得制御信号
157 スイッチ
158 基準信号値
500 補正方法
510 設定
520 代用
550 変更
560 比較
570 調節
580 調整

Claims (15)

  1. 超再生受信機(100)のための補正方法(500)であって、前記超再生受信機(100)は、少なくとも1つの発振器共振周波数基準値(111)において共振するように構成され、少なくとも1つの制御ステージ(130)と、少なくとも1つのバラクタ(140)と、少なくとも1つの基準システム(150)と、少なくとも1つの発振器周波数現実値(112)を発振させるように構成された少なくとも1つの発振器(110)とを有し、前記補正方法(500)は、
    - 前記少なくとも1つの基準システム(150)による少なくとも1つの基準信号値(158)の設定(510)であって、前記少なくとも1つの基準信号値(158)は、前記少なくとも1つの発振器共振周波数基準値(111)にしたがって、前記少なくとも1つのバラクタ(140)の動作条件を設定するように構成された、設定(510)と、
    - 前記少なくとも1つの基準システム(150)による、前記少なくとも1つの発振器周波数現実値(112)と、前記少なくとも1つの基準信号値(158)との比較(560)と、
    - 少なくとも1つの利得制御信号(156)を介した、前記少なくとも1つの基準システム(150)による、前記少なくとも1つの制御ステージ(130)の少なくとも1つの利得の調節(570)と、
    - 少なくとも1つの調整周波数制御信号(131)を介した、前記少なくとも1つのバラクタ(140)の容量値の調整(580)であって、前記少なくとも1つの調整周波数制御信号(131)は、前記少なくとも1つの発振器周波数現実値(112)と、前記少なくとも1つの発振器共振周波数基準値(111)との比を、0.99乃至1.01に低減するように、前記少なくとも1つのバラクタ(140)の前記容量値を変動させるように構成された、調整(580)とのうちの少なくとも1つを含む、補正方法(500)。
  2. 前記少なくとも1つの基準システム(150)は、少なくとも1つの制御システム(151)を備え、前記少なくとも1つの制御システム(151)は、前記少なくとも1つの発振器(110)から、前記少なくとも1つの発振器周波数現実値(112)を感知し、前記少なくとも1つの発振器周波数現実値(112)の関数として、少なくとも1つの周波数現実値(152)を提供し、前記少なくとも1つの制御システム(151)は、前記少なくとも1つの基準信号値(158)として、前記少なくとも1つの周波数現実値(152)を設定(510)する、請求項1に記載の補正方法(500)。
  3. 前記少なくとも1つの基準システム(150)は、少なくとも1つのメモリ(153)を備え、前記少なくとも1つの設定(510)は、前記少なくとも1つの基準信号値(158)としての少なくとも1つの周波数制御信号値(154)のために、前記少なくとも1つの基準信号値(158)としての前記少なくとも1つの周波数現実値(152)の、前記少なくとも1つのメモリ(153)による少なくとも1つの代用(520)を含む、請求項2に記載の補正方法(500)。
  4. 少なくとも1つの周波数制御信号値(154)のための、前記少なくとも1つの周波数現実値(152)の前記少なくとも1つの代用(520)は、前記少なくとも1つの周波数制御信号値(154)による、前記少なくとも1つの周波数現実値(152)の少なくとも1つの近似を含む、請求項3に記載の補正方法(500)。
  5. 前記少なくとも1つの近似は、二分法によって前記少なくとも1つの周波数現実値(152)に接近する、請求項4に記載の補正方法(500)。
  6. 前記少なくとも1つの代用(520)は、前記少なくとも1つの近似が達成された後、前記少なくとも1つのメモリ(153)を介して、前記少なくとも1つのバラクタ(140)において、前記少なくとも1つの基準信号値(158)として、前記少なくとも1つの周波数制御信号値(154)の少なくとも1つの維持を含む、請求項4に記載の補正方法(500)。
  7. 前記少なくとも1つの基準システム(150)は、少なくとも1つの比較器(155)を備え、前記少なくとも1つの比較器(155)は、前記少なくとも1つの周波数現実値(152)と、前記少なくとも1つの周波数制御信号値(154)との差の関数として、前記少なくとも1つの利得制御信号(156)を生成する、請求項1に記載の補正方法(500)。
  8. 前記超再生受信機(100)は、少なくとも1つのバイアス制御信号(121)を、時間の関数として生成するように構成され、少なくとも1つのバイアス制御信号(121)を介した、前記発振器のトランスコンダクタンスの少なくとも1つの変更(550)を含む、少なくとも1つのバイアス制御信号発生器(120)を備えた、請求項1に記載の補正方法(500)。
  9. 前記少なくとも1つのバイアス制御信号(121)は、前記少なくとも1つの発振器(110)の発振を開始させ、前記少なくとも1つの制御ステージ(130)に供給する、請求項8に記載の補正方法(500)。
  10. 前記少なくとも1つの調整(580)は、前記少なくとも1つの発振器(110)の前記少なくとも1つの発振器周波数現実値(112)の、前記少なくとも1つの発振器共振周波数基準値(111)への変換を含む、請求項1に記載の補正方法(500)。
  11. 請求項1に記載の補正方法(500)を実施するための超再生受信機(100)であって、前記超再生受信機(100)は、発振器共振周波数基準値(111)において共振するように構成され、
    - 発振器(110)であって、少なくとも1つの無線周波数信号を受信することによって発振するように構成された少なくとも1つの発振器(110)と、
    - バラクタ(140)であって、前記発振器周波数現実値(112)を変動させるように構成された少なくとも1つのバラクタ(140)と、
    - 制御ステージ(130)であって、前記少なくとも1つのバラクタ(140)の容量値を変動させるように構成された少なくとも1つの制御ステージ(130)と、
    - 基準システム(150)であって、前記少なくとも1つの基準システム(150)が、前記少なくとも1つのバラクタ(140)に、前記少なくとも1つの基準信号値(158)を設定し、前記少なくとも1つの発振器周波数現実値(112)と、前記少なくとも1つの発振器共振周波数基準値(111)との比を、0.99乃至1.01に低減するように、前記制御ステージ(130)の少なくとも1つの利得を調節するように構成された、基準システム(150)とのうちの少なくとも1つを備えた、超再生受信機(100)。
  12. 前記少なくとも1つの基準システム(150)は、前記少なくとも1つの発振器(110)から、前記少なくとも1つの発振器周波数現実値(112)を感知し、前記少なくとも1つの基準信号値(158)として、少なくとも1つの周波数現実値(152)を提供するように構成された少なくとも1つの制御システム(151)を備えた、請求項11に記載の超再生受信機(100)。
  13. 前記少なくとも1つの基準システム(150)は、前記少なくとも1つの基準信号値(158)としての少なくとも1つの周波数制御信号値(154)のために、前記少なくとも1つの基準信号値(158)として前記少なくとも1つの周波数現実値(152)を代用し、前記少なくとも1つの基準信号値(158)を、前記少なくとも1つのバラクタ(140)に維持するように構成された少なくとも1つのメモリ(153)を備えた、請求項12に記載の超再生受信機(100)。
  14. 前記少なくとも1つの基準システム(150)は、前記少なくとも1つの周波数現実値(152)を、前記少なくとも1つの周波数制御信号値(154)と比較する(560)ように構成された少なくとも1つの比較器(155)を備えた、請求項13に記載の超再生受信機(100)。
  15. 前記少なくとも1つの発振器(110)の前記発振を開始するなどのために、時間の関数として、少なくとも1つのバイアス制御信号(121)を生成し、前記少なくとも1つの制御ステージ(130)に供給するように構成された少なくとも1つのバイアス制御信号発生器(120)を備えた、請求項11に記載の超再生受信機(100)。
JP2022115407A 2021-09-30 2022-07-20 超再生受信機およびその補正方法 Pending JP2023051739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21200074.9 2021-09-30
EP21200074.9A EP4160909A1 (en) 2021-09-30 2021-09-30 Super-regenerative receiver and correction method thereof

Publications (1)

Publication Number Publication Date
JP2023051739A true JP2023051739A (ja) 2023-04-11

Family

ID=78402007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022115407A Pending JP2023051739A (ja) 2021-09-30 2022-07-20 超再生受信機およびその補正方法

Country Status (4)

Country Link
US (1) US20230101719A1 (ja)
EP (1) EP4160909A1 (ja)
JP (1) JP2023051739A (ja)
CN (1) CN115913116A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191311A (ja) * 1991-06-20 1993-07-30 United Technol Automot Inc 無線周波数受信機及びそれを電気的にチューニング可能にし、かつチューニングを行うための方法
JPWO2011077481A1 (ja) * 2009-12-22 2013-05-02 株式会社東芝 無線装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022450A (ja) * 1998-06-30 2000-01-21 Omron Corp 信号受信装置および方法、送受信装置、並びにネットワークシステム
GB0721481D0 (en) * 2007-11-01 2007-12-12 Odaenathus Ltd Improvements in and relating to logarithmic amplifiers
US9900197B1 (en) * 2016-10-03 2018-02-20 Keyssa Systems, Inc. BPSK demodulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191311A (ja) * 1991-06-20 1993-07-30 United Technol Automot Inc 無線周波数受信機及びそれを電気的にチューニング可能にし、かつチューニングを行うための方法
JPWO2011077481A1 (ja) * 2009-12-22 2013-05-02 株式会社東芝 無線装置

Also Published As

Publication number Publication date
EP4160909A1 (en) 2023-04-05
CN115913116A (zh) 2023-04-04
US20230101719A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US8149065B1 (en) Low KVCO phase-locked loop with large frequency drift handling capability
EP0824290B1 (en) Controllable-frequency oscillator
US6909336B1 (en) Discrete-time amplitude control of voltage-controlled oscillator
US7167058B2 (en) Temperature compensation for a variable frequency oscillator without reducing pull range
JP6252888B2 (ja) Pll回路、キャリブレーション方法及び無線通信装置
US6081168A (en) Voltage controlled oscillator for upconverter/downconverter in digital radio communication system
JP2013217854A (ja) 周波数変調発振源およびレーダ装置
US20070146082A1 (en) Frequency synthesizer, wireless communications device, and control method
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
JP2023051739A (ja) 超再生受信機およびその補正方法
JPH0697730B2 (ja) 電子同調式fm受信機
US6968168B1 (en) Variable oscillator
US6188287B1 (en) Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit
US5894246A (en) Automatically tuning a voltage controlled oscillator for minimum side band noise
JPH0752850B2 (ja) 送信機
US3882422A (en) LC and crystal transistor oscillators
US2960666A (en) Transistor oscillator with impedance transformation in feedback circuit
JP5786184B2 (ja) Ifftクロック調整装置、デジタルテレビジョン放送装置およびifftクロックの調整方法
US20080211590A1 (en) Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration
JP3221579B2 (ja) 電圧制御発振器を用いたpll回路
JP2013058904A (ja) 位相同期回路及びテレビジョン信号受信回路
JPH0349473Y2 (ja)
US3010077A (en) Oscillator with amplitude stabilization and starting phase correction
US3135920A (en) Frequency controlled oscillator
JP2001257531A (ja) 水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422