JP2023047023A - Gate drive device for power semiconductor elements and power conversion device - Google Patents

Gate drive device for power semiconductor elements and power conversion device Download PDF

Info

Publication number
JP2023047023A
JP2023047023A JP2021155913A JP2021155913A JP2023047023A JP 2023047023 A JP2023047023 A JP 2023047023A JP 2021155913 A JP2021155913 A JP 2021155913A JP 2021155913 A JP2021155913 A JP 2021155913A JP 2023047023 A JP2023047023 A JP 2023047023A
Authority
JP
Japan
Prior art keywords
potential
gate drive
drive voltage
gate
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021155913A
Other languages
Japanese (ja)
Inventor
隆浩 浦壁
Takahiro Urakabe
誠 萩原
Makoto Hagiwara
拓志 地道
Takushi Jimichi
優介 檜垣
Yusuke HIGAKI
純一 中嶋
Junichi Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Priority to JP2021155913A priority Critical patent/JP2023047023A/en
Publication of JP2023047023A publication Critical patent/JP2023047023A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

To suppress unbalance of a voltage to be applied to an element by aligning switching timing regarding an ON operation and an OFF operation of each power semiconductor element even if there is variations in gate signal transmission time or power semiconductor element characteristics, in a gate drive device for a plurality of power semiconductor elements connected in series and a power conversion device comprising the same.SOLUTION: A gate drive device for a plurality of power semiconductor elements QA and QB connected in series, comprises: gate drive voltage varying units 11-A and 11-B which are provided correspondingly to the power semiconductor elements QA and QB and output variable gate drive voltages; gate lines 12-A and 12-B for supplying the gate drive voltages outputted from the gate drive voltage varying units 11-A and 11-B to gate terminals of the corresponding power semiconductor elements QA and QB; and a magnetic coupling unit 13 for magnetically coupling the gate lines 12-A and 12-B with each other.SELECTED DRAWING: Figure 1

Description

本発明は、電力用半導体素子のゲート駆動装置及び電力変換装置に関する。 The present invention relates to a gate drive device and a power conversion device for power semiconductor devices.

複数個直列に接続された電力用半導体素子である半導体スイッチング素子の各々をオンオフするゲート駆動装置として種々のものが提案されている。 2. Description of the Related Art Various devices have been proposed as gate drive devices for turning on and off each of a plurality of semiconductor switching elements, which are power semiconductor elements connected in series.

例えば、複数個直列接続されアームを構成する電圧駆動型半導体素子と、前記各アーム内の複数個の当該電圧駆動型半導体素子各々のゲート端子にゲート信号を供給するゲート駆動回路と、からなる半導体スイッチ回路において、前記ゲート駆動回路と前記各アーム内の各々の電圧駆動型半導体素子のゲート端子とを接続するゲート線を互いに磁気結合させたことを特徴とする直列接続された電圧駆動型半導体素子の制御装置が知られている(例えば、特許文献1参照。)。 For example, a semiconductor comprising a plurality of voltage-driven semiconductor elements connected in series to form an arm, and a gate drive circuit that supplies a gate signal to the gate terminal of each of the plurality of voltage-driven semiconductor elements in each arm. In the switch circuit, the voltage-driven semiconductor elements connected in series are magnetically coupled to each other through the gate lines connecting the gate driving circuit and the gate terminals of the voltage-driven semiconductor elements in the respective arms. is known (see, for example, Patent Document 1).

例えば、電力変換装置の各アームに複数個直列接続される電圧駆動型半導体素子をそれぞれオン,オフ駆動するためのゲート駆動装置であって、前記電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、電圧駆動型半導体素子のターンオン時に電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせるオーバドライブ回路とを備え、前記各直列接続された電圧駆動型半導体素子のターンオンタイミングの差により、各電圧駆動型半導体素子の印加電圧にアンバランスが発生し、前記過電圧判別回路にて過電圧を検出したときは、前記オーバドライブ回路にて過電圧が印加された電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせることにより、電圧駆動型半導体素子への過電圧印加およびこれにもとづく素子破壊を防止することを特徴とする電圧駆動型半導体素子のゲート駆動装置が知られている(例えば、特許文献2参照。)。 For example, a gate drive device for turning on and off a plurality of voltage-driven semiconductor devices connected in series to each arm of a power conversion device, wherein the voltage applied to the voltage-driven semiconductor device is detected. and an overdrive circuit for turning on the voltage-driven semiconductor element at a voltage higher than a normal forward bias voltage when the voltage-driven semiconductor element is turned on. Due to the difference in turn-on timing of the voltage-driven semiconductor elements, an imbalance occurs in the voltages applied to the respective voltage-driven semiconductor elements. A voltage-driven semiconductor device characterized in that by turning on the applied voltage-driven semiconductor device with a voltage higher than a normal forward bias voltage, application of overvoltage to the voltage-driven semiconductor device and subsequent element breakdown are prevented. 2. Description of the Related Art A gate drive device for a semiconductor device is known (see, for example, Patent Document 2).

特許第4396036号公報Japanese Patent No. 4396036 特許第4449190号公報Japanese Patent No. 4449190

特許文献1(特許第4396036号公報)に記載された発明では、電圧駆動型半導体素子の各々ゲート線を磁気結合させて、電圧駆動型半導体素子がオンまたはオフする際に各ゲート線に流れる電流値が異なれば、その差分に応じてゲート線のインピーダンスを瞬時に変化させることで、各ゲート電流を一致させてスイッチングタイミングのばらつきを抑制させている。しかしながら、特許文献1(特許第4396036号公報)に記載された発明は、電圧駆動型半導体素子の各々のゲート閾値電圧(電圧駆動型半導体素子がオン動作し始めるゲートの電圧)が同一である場合はゲート電圧信号の遅延等によるゲート電圧の時間差を補正しオン動作あるいはオフ動作のスイッチングタイミングを揃える効果はあるものの、ゲート閾値電圧が異なる場合はその効果は小さい。多くの場合、ゲート閾値電圧は電圧駆動型半導体素子によってバラツキがあるので、オン動作及びオフ動作のスイッチングタイミングを揃える効果は乏しく、オン動作時及びオフ動作時における印加電圧の不均衡度が大きくなる。 In the invention described in Patent Document 1 (Japanese Patent No. 4396036), each gate line of a voltage-driven semiconductor element is magnetically coupled so that a current flows through each gate line when the voltage-driven semiconductor element is turned on or off. If the values differ, the impedance of the gate line is changed instantaneously according to the difference, thereby matching the gate currents and suppressing variations in switching timing. However, in the invention described in Patent Document 1 (Japanese Patent No. 4396036), when the voltage-driven semiconductor devices have the same gate threshold voltage (gate voltage at which the voltage-driven semiconductor device starts to turn on), has the effect of correcting the time difference of the gate voltage due to the delay of the gate voltage signal and aligning the switching timing of the ON operation or the OFF operation, but the effect is small when the gate threshold voltages are different. In many cases, the gate threshold voltage varies depending on the voltage-driven semiconductor device, so the effect of aligning the switching timings of the ON operation and the OFF operation is poor, and the imbalance of the applied voltage during the ON operation and the OFF operation becomes large. .

例えば、特許文献2(特許第4449190号公報)に記載された発明のように遅くオン動作する素子のゲート電圧を予め高く設定する技術を、特許文献1に記載の発明に適用することで、複数個の電圧駆動型半導体素子の各々のオン動作のスイッチングタイミングを揃えることはできるが、複数個の電力用半導体素子の各々のオフ動作のスイッチングタイミングを揃えることはできない。また、ゲート電圧を高く設定すれば、ゲート電圧信号の遅延により動作が遅い電圧駆動型半導体素子のオン動作を早くすることができ、スイッチングタイミングを揃えることができるが、オフ動作についてはゲート電圧を高くしない場合と比較してその動作が遅れるため、電圧駆動型半導体素子の各々のオフ時のスイッチングタイミングが大きくずれ、印加電圧の不均衡度が大きくなってしまう。 For example, by applying a technique of setting a high gate voltage in advance for an element that turns on slowly like the invention described in Patent Document 2 (Japanese Patent No. 4449190) to the invention described in Patent Document 1, a plurality of Although it is possible to align the switching timings of the ON operations of the voltage-driven semiconductor devices, it is impossible to align the switching timings of the OFF operations of the plurality of power semiconductor devices. In addition, if the gate voltage is set high, the ON operation of the voltage-driven semiconductor element, which operates slowly due to the delay of the gate voltage signal, can be accelerated, and the switching timing can be aligned. Since the operation is delayed as compared with the case where the voltage is not increased, the switching timings of the voltage-driven semiconductor elements are greatly shifted when they are turned off, and the imbalance of the applied voltages becomes large.

したがって、複数個直列に接続された電力用半導体素子のゲート駆動装置及びこれを備える電力変換装置においては、ゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する技術が望まれている。 Therefore, in a gate drive device for a plurality of power semiconductor devices connected in series and a power conversion device including the same, even if there are variations in the transmission time of the gate signal and the characteristics of the power semiconductor devices, the power semiconductor devices There is a demand for a technique for aligning the switching timings of the on-operations and off-operations of the power semiconductor elements and suppressing imbalance in the voltages applied to the power semiconductor elements.

本開示の一態様によれば、複数個直列に接続された電力用半導体素子のゲート駆動装置は、電力用半導体素子に対応して設けられ、可変のゲート駆動電圧を出力するゲート駆動電圧可変部と、ゲート駆動電圧可変部から出力されたゲート駆動電圧を対応する電力用半導体素子の各々のゲート端子に供給するゲート線と、ゲート線の各々を互いに磁気結合する磁気結合部と、を備える。 According to one aspect of the present disclosure, a gate drive device for a plurality of power semiconductor devices connected in series is provided corresponding to the power semiconductor devices, and includes a gate drive voltage variable unit that outputs a variable gate drive voltage. , a gate line for supplying the gate drive voltage output from the gate drive voltage variable section to each gate terminal of the corresponding power semiconductor element, and a magnetic coupling section for magnetically coupling the gate lines to each other.

ここで、上記ゲート駆動装置において、ゲート駆動電圧可変部は、出力するゲート駆動電圧の電位を電力用半導体素子間の電気的特性の差に応じて可変してもよい。 Here, in the gate drive device described above, the gate drive voltage variable section may vary the potential of the output gate drive voltage according to the difference in electrical characteristics between the power semiconductor elements.

また、上記ゲート駆動装置において、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部は、第1のゲート閾値電圧より高い第2のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力してもよい。 Further, in the above gate drive device, the gate drive voltage variable part corresponding to the power semiconductor device having the first gate threshold voltage is the power semiconductor device having the second gate threshold voltage higher than the first gate threshold voltage. The positive side potential and the negative side potential of the gate drive voltage may be output that are lower than the positive side potential and the negative side potential of the gate drive voltage output by the gate drive voltage variable section corresponding to .

また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第2のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差は、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差よりも大きいものとしてもよい。 In the gate drive device, each of the gate drive voltage variable sections is connected in series to a positive potential output section for outputting a positive potential of the gate drive voltage and a positive potential output section. a negative side potential output section for outputting a side potential, in each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section; The potential at the output terminal of the power semiconductor element corresponding to the gate drive voltage variable section is the same potential, and the positive voltage output by the gate drive voltage variable section corresponding to the power semiconductor element having the second gate threshold voltage is output. The potential difference between the side potential and the potential at the intermediate terminal is greater than the potential difference between the positive side potential output by the gate drive voltage variable section corresponding to the power semiconductor element having the first gate threshold voltage and the potential at the intermediate terminal. may be

また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第2のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差は、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差よりも小さいものとしてもよい。 In the gate drive device, each of the gate drive voltage variable sections is connected in series to a positive potential output section for outputting a positive potential of the gate drive voltage and a positive potential output section. a negative side potential output section for outputting a side potential, in each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section; The potential at the output terminal of the power semiconductor element corresponding to the gate drive voltage variable section is the same potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the second gate threshold voltage. The potential difference between the potential and the negative potential output by the gate drive voltage variable section is equal to the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the first gate threshold voltage and the gate drive voltage variable section. It may be smaller than the potential difference from the negative side potential output by the unit.

また、上記ゲート駆動装置において、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部は、第1のゲート閾値電圧より低い第3のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力してもよい。 Further, in the above gate drive device, the gate drive voltage variable part corresponding to the power semiconductor device having the first gate threshold voltage is the power semiconductor device having a third gate threshold voltage lower than the first gate threshold voltage. A positive potential and a negative potential of the gate drive voltage higher than the positive potential and the negative potential of the gate drive voltage output by the gate drive voltage variable section corresponding to .

また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第3のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差は、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差よりも小さいものとしてもよい。 In the gate drive device, each of the gate drive voltage variable sections is connected in series to a positive potential output section for outputting a positive potential of the gate drive voltage and a positive potential output section. a negative side potential output section for outputting a side potential, in each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section; The potential at the output terminal of the power semiconductor element corresponding to the gate drive voltage variable section is the same potential, and the positive voltage output by the gate drive voltage variable section corresponding to the power semiconductor element having the third gate threshold voltage is output. The potential difference between the side potential and the potential at the intermediate terminal is smaller than the potential difference between the positive side potential output by the gate drive voltage variable section corresponding to the power semiconductor element having the first gate threshold voltage and the potential at the intermediate terminal. may be

また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第3のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差は、第1のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差よりも大きいものとしてもよい。 In the gate drive device, each of the gate drive voltage variable sections is connected in series to a positive potential output section for outputting a positive potential of the gate drive voltage and a positive potential output section. a negative side potential output section for outputting a side potential, in each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section; The potential at the output terminal of the power semiconductor element corresponding to the gate drive voltage variable section is the same potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the third gate threshold voltage. The potential difference between the potential and the negative potential output by the gate drive voltage variable section is equal to the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the first gate threshold voltage and the gate drive voltage variable section. may be larger than the potential difference from the negative potential output by the unit.

また、上記ゲート駆動装置は、電力用半導体素子の各々に対応して設けられる温度センサをさらに備え、ゲート駆動電圧可変部の各々は、対応する温度センサにより検出された電力用半導体素子の温度に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。 In addition, the gate drive device further includes a temperature sensor provided corresponding to each of the power semiconductor elements, and each of the gate drive voltage variable sections responds to the temperature of the power semiconductor element detected by the corresponding temperature sensor. The positive potential and negative potential of the gate drive voltage may be changed accordingly.

また、上記ゲート駆動装置において、第1の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部から出力されるゲート駆動電圧の正側電位及び負側電位の各々は、第1の温度より低い第2の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部から出力されるゲート駆動電圧の正側電位及び負側電位の各々よりも低いものとしてもよい。 In the gate drive device, each of the positive potential and the negative potential of the gate drive voltage output from the gate drive voltage variable section corresponding to the power semiconductor element corresponding to the temperature sensor that detects the first temperature is , the positive potential and the negative potential of the gate drive voltage output from the gate drive voltage variable section corresponding to the power semiconductor element corresponding to the temperature sensor that detects the second temperature lower than the first temperature. It may be low.

また、上記ゲート駆動装置において、第1の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部は、第1の温度より高い第3の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力してもよい。 Further, in the above gate drive device, the gate drive voltage variable part corresponding to the power semiconductor element corresponding to the temperature sensor that detects the first temperature is connected to the temperature sensor that detects the third temperature higher than the first temperature. Even if the positive side potential and the negative side potential of the gate drive voltage are output higher than the positive side potential and the negative side potential of the gate drive voltage output by the gate drive voltage variable section corresponding to the corresponding power semiconductor element. good.

また、本開示の一態様によれば、電力変換装置は、上記ゲート駆動装置と、複数個直列に接続された電力用半導体素子が設けられたアームを有し、電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部と、電力変換回路部の電力変換動作を制御する電力変換制御部とを備える。 Further, according to one aspect of the present disclosure, a power conversion device includes an arm provided with the gate drive device and a plurality of power semiconductor elements connected in series, and performs on/off operation of the power semiconductor elements. and a power conversion control unit configured to control the power conversion operation of the power conversion circuit unit.

ここで、上記電力変換装置において、ゲート駆動電圧可変部の各々は、電力変換回路部から出力される電流の値に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。 Here, in the above power conversion device, each of the gate drive voltage variable units may change the positive potential and the negative potential of the gate drive voltage according to the value of the current output from the power conversion circuit unit. .

また、上記電力変換装置において、ゲート駆動電圧可変部の各々は、電力変換制御部が電力変換回路部のオンオフ動作を制御するために生成する電流指令の値に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。 Further, in the above power conversion device, each of the gate drive voltage variable units changes the positive side of the gate drive voltage according to the value of the current command generated by the power conversion control unit to control the on/off operation of the power conversion circuit unit. The potential and the negative potential may be changed.

本開示の一態様によれば、複数個直列に接続された電力用半導体素子のゲート駆動装置及びこれを備える電力変換装置において、ゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制することができる。 According to one aspect of the present disclosure, in a gate drive device for a plurality of power semiconductor devices connected in series and a power conversion device including the same, there is variation in the transmission time of the gate signal and the characteristics of the power semiconductor devices. Also, the switching timings of the ON and OFF operations of the power semiconductor elements can be aligned to suppress imbalance in the voltages applied to the power semiconductor elements.

本開示の一実施形態によるゲート駆動装置を示す回路図である。1 is a circuit diagram illustrating a gate driver according to an embodiment of the disclosure; FIG. 本開示の一実施形態によるゲート駆動装置におけるゲート駆動電圧可変部の変形例を示す回路図である。FIG. 10 is a circuit diagram showing a modification of the gate drive voltage variable section in the gate drive device according to the embodiment of the present disclosure; 本開示の一実施形態によるゲート駆動装置における磁気結合部を例示する図である。FIG. 2 illustrates a magnetic coupling portion in a gate drive according to an embodiment of the present disclosure; 本開示の一実施形態によるゲート駆動装置を備える電力変換装置を示す図である。1 illustrates a power converter with a gate drive according to an embodiment of the present disclosure; FIG. 図4に示す電力変換装置内に設けられるアームを示す回路図である。5 is a circuit diagram showing an arm provided in the power converter shown in FIG. 4; FIG. 2つの電力用半導体素子の特性が異なる場合におけるゲート電圧の不均衡度の定義を説明する図であって、(A)はオフ動作時のゲート電圧の不均衡度の定義を示し、(B)はオン動作時のゲート電圧の不均衡度の定義を示す。FIG. 4 is a diagram for explaining the definition of the gate voltage imbalance when two power semiconductor elements have different characteristics, (A) showing the definition of the gate voltage imbalance during off operation, and (B) showing the definition of the gate voltage imbalance. indicates the definition of gate voltage imbalance during on-operation. 電力用半導体素子の特性にばらつきがある場合において、特許文献1(特許第4396036号公報)におけるゲート線の磁気結合がある場合及び無い場合の不均衡度についてのシミュレーション結果を例示する図である。FIG. 10 is a diagram illustrating simulation results of imbalance with and without magnetic coupling of gate lines in Patent Document 1 (Japanese Patent No. 4396036) when characteristics of power semiconductor elements vary. 電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態における不均衡度についてのシミュレーション結果を例示する図である。FIG. 10 is a diagram illustrating simulation results regarding the degree of imbalance in an embodiment of the present disclosure when there are variations in the characteristics of power semiconductor devices; 本開示の一実施形態による3個直列に接続された電力用半導体素子をオンオフ駆動するゲート駆動装置を示す回路図である。FIG. 4 is a circuit diagram showing a gate driving device for turning on and off three power semiconductor devices connected in series according to an embodiment of the present disclosure; 本開示の一実施形態の第1の変形例によるゲート駆動装置を示す回路図である。FIG. 4 is a circuit diagram showing a gate drive device according to a first modification of an embodiment of the present disclosure; 電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態の第1の変形例における不均衡度についてのシミュレーション結果を例示する図である。FIG. 10 is a diagram illustrating a simulation result of the degree of imbalance in the first modification of the embodiment of the present disclosure when there are variations in characteristics of power semiconductor devices; 電力用半導体素子の温度とゲート-ソース間電圧とドレイン電流との関係を例示する図である。FIG. 4 is a diagram illustrating the relationship between the temperature of a power semiconductor device, the gate-source voltage, and the drain current; 本開示の一実施形態の第2の変形例によるゲート駆動装置を示す回路図である。FIG. 4 is a circuit diagram showing a gate drive device according to a second modification of an embodiment of the present disclosure;

以下図面を参照して、電力用半導体素子のゲート駆動装置及び電力変換装置について説明する。各図面において、同様の部材には同様の参照符号が付けられている。また、理解を容易にするために、これらの図面は縮尺を適宜変更している。図示される形態は実施をするための1つの例であり、これらの形態に限定されるものではない。 A gate drive device and a power conversion device for a power semiconductor device will be described below with reference to the drawings. In each drawing, similar parts are provided with similar reference numerals. Also, to facilitate understanding, the scales of these drawings are appropriately changed. The illustrated forms are examples of implementations and are not limited to these forms.

本開示の各実施形態によるゲート駆動装置は、複数個直列に接続された電力用半導体素子をオンオフ駆動する。電力用半導体素子の例としては、MOSFET、IGBT、サイリスタ、GTO、トランジスタなどがある。MOSFETはその端子としてゲート端子、ドレイン端子及びソース端子を有する。IGBTはその端子としてゲート端子、エミッタ端子及びコレクタ端子を有する。トランジスタはその端子としてベース端子、エミッタ端子及びコレクタ端子を有する。サイリスタ及びGTOはその端子としてゲート端子、アノード端子及びカソード端子を有する。以下、一例として、電力用半導体素子がMOSFETで構成される場合について説明するが、IGBT、サイリスタ、GTO、あるいはトランジスタであっても本開示の各実施形態は適用可能である。また電力用半導体素子をIGBTで構成する場合は、「ドレイン」は「コレクタ」に、「ソース」は「エミッタ」にそれぞれ読み替えられて本開示の各実施形態が適用される。また電力用半導体素子をトランジスタで構成する場合は、「ゲート」は「ベース」に、「ドレイン」は「コレクタ」に、「ソース」は「エミッタ」にそれぞれ読み替えられて本開示の各実施形態が適用される。また。電力用半導体素子をサイリスタあるいはGTOで構成する場合は、「ゲート」は「ベース」に、「ドレイン」は「アノード」に、「ソース」は「カソード」にそれぞれ読み替えられて本開示の各実施形態が適用される。また、「電力用半導体素子の出力端子」は、MOSFETの「ソース端子」、IGBT及びトランジスタの「エミッタ端子」、サイリスタ及びGTOの「カソード端子」がそれぞれ対応する。 A gate drive device according to each embodiment of the present disclosure turns on and off a plurality of power semiconductor devices connected in series. Examples of power semiconductor devices include MOSFETs, IGBTs, thyristors, GTOs, and transistors. A MOSFET has as its terminals a gate terminal, a drain terminal and a source terminal. An IGBT has as its terminals a gate terminal, an emitter terminal and a collector terminal. The transistor has as its terminals a base terminal, an emitter terminal and a collector terminal. Thyristors and GTOs have as their terminals a gate terminal, an anode terminal and a cathode terminal. As an example, a case where the power semiconductor element is composed of a MOSFET will be described below, but the embodiments of the present disclosure can also be applied to an IGBT, a thyristor, a GTO, or a transistor. Further, when the power semiconductor device is configured with an IGBT, the "drain" is read as the "collector", and the "source" is read as the "emitter", respectively, and each embodiment of the present disclosure is applied. Further, when the power semiconductor element is composed of a transistor, the "gate" is replaced with the "base", the "drain" is replaced with the "collector", and the "source" is replaced with the "emitter". Applies. again. When the power semiconductor element is composed of a thyristor or a GTO, the "gate" is replaced with the "base", the "drain" is replaced with the "anode", and the "source" is replaced with the "cathode", respectively. applies. The "output terminal of the power semiconductor element" corresponds to the "source terminal" of the MOSFET, the "emitter terminal" of the IGBT and transistor, and the "cathode terminal" of the thyristor and GTO.

図1は、本開示の一実施形態によるゲート駆動装置を示す回路図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。 FIG. 1 is a circuit diagram illustrating a gate driver according to one embodiment of the present disclosure. Hereinafter, the same reference numerals in different drawings denote components having the same function.

本開示の一実施形態によるゲート駆動装置1は、複数個直列に接続された電力用半導体素子をオンオフ駆動するものであるが、ここでは、一例として、2個直列に接続された電力用半導体素子QA及びQBをオンオフ駆動する例について説明する。 The gate drive device 1 according to an embodiment of the present disclosure turns on and off a plurality of power semiconductor devices connected in series. Here, as an example, two power semiconductor devices connected in series An example in which Q A and Q B are turned on and off will be described.

電力用半導体素子QAにはダイオードDAが逆並列に接続される。同様に、電力用半導体素子QBにはダイオードDBが逆並列に接続される。 A diode D A is connected in antiparallel to the power semiconductor element Q A . Similarly, a diode D B is connected in anti-parallel to the power semiconductor element Q B .

ゲート駆動装置1は、ゲート駆動電圧可変部11-A及び11-Bと、ゲート線12-A及び12-Bと、磁気結合部13とを備える。 The gate drive device 1 includes gate drive voltage variable sections 11 -A and 11 -B, gate lines 12 -A and 12 -B, and a magnetic coupling section 13 .

ゲート駆動電圧可変部11-Aは電力用半導体素子QAに対応して設けられ、ゲート駆動電圧可変部11-Bは電力用半導体素子QBに対応して設けられる。ゲート駆動電圧可変部11-A及び11-Bのうちの一方または両方は、電力用半導体素子間の電気的特性の差、特にゲート閾値電圧の差に応じて、可変のゲート駆動電圧を出力する。ゲート駆動電圧可変部11-A及びゲート駆動電圧可変部11-Bの詳細については後述する。 The gate drive voltage variable section 11-A is provided corresponding to the power semiconductor element QA , and the gate drive voltage variable section 11-B is provided corresponding to the power semiconductor element QB . One or both of the gate drive voltage variable sections 11-A and 11-B outputs a variable gate drive voltage according to the difference in electrical characteristics between the power semiconductor devices, especially the difference in gate threshold voltage. . Details of the gate drive voltage variable section 11-A and the gate drive voltage variable section 11-B will be described later.

ゲート線12-Aは、ゲート駆動電圧可変部11-Aから出力されたゲート駆動電圧を、対応する電力用半導体素子QAのゲート端子に供給する。ゲート線12-Bは、ゲート駆動電圧可変部11-Bから出力されたゲート駆動電圧を、対応する電力用半導体素子QBのゲート端子に供給する。 The gate line 12-A supplies the gate drive voltage output from the gate drive voltage variable section 11-A to the corresponding gate terminal of the power semiconductor element Q A . The gate line 12-B supplies the gate drive voltage output from the gate drive voltage variable section 11-B to the corresponding gate terminal of the power semiconductor element Q B .

磁気結合部13は、ゲート線12-Aとゲート線12-Bとを磁気結合する。図3は、本開示の一実施形態によるゲート駆動装置における磁気結合部を例示する図である。磁気結合部13は、磁性体30を有する。磁性体30には、ゲート線12-A及び12-Bが巻き付けられる。例えば、図3に示すようにゲート電流Ig1が流れると、磁性体30に磁束Φ1が発生してゲート線12-Bを横切る。同様に、ゲート電流Ig2が流れると磁性体30に磁束Φ2が発生してゲート線12-Aを横切る。これによってゲート線12-Aとゲート線12-Bが磁気結合される。磁性体30へのゲート線12-Aの巻数N1と磁性体30へのゲート線12-Bの巻数N2を同じとして、ゲート電流Ig1とゲート電流Ig2のが等しいときに|Φ1|=|Φ2|となるようにし、ゲート電流Ig1とゲート電流Ig2とが逆極性のときにΦ1とΦ2とが逆極性となるようにする。 The magnetic coupling portion 13 magnetically couples the gate line 12-A and the gate line 12-B. FIG. 3 is a diagram illustrating a magnetic coupling part in a gate drive according to one embodiment of the present disclosure; The magnetic coupling portion 13 has a magnetic body 30 . The gate lines 12-A and 12-B are wound around the magnetic material 30. FIG. For example, when a gate current Ig 1 flows as shown in FIG. 3, a magnetic flux Φ1 is generated in the magnetic body 30 and crosses the gate line 12-B. Similarly, when gate current Ig 2 flows, magnetic flux Φ2 is generated in magnetic material 30 and crosses gate line 12-A. As a result, the gate line 12-A and the gate line 12-B are magnetically coupled. When gate current Ig 1 and gate current Ig 2 are equal, |Φ1 | = |Φ2| so that Φ1 and Φ2 have opposite polarities when the gate currents Ig1 and Ig2 have opposite polarities.

例えば電力用半導体素子QAと電力用半導体素子QBとのオフ動作のタイミングが揃わず電力用半導体素子QAが電力用半導体素子QBよりも先にオフ動作をした場合、ゲート電流Ig1がゲート電流Ig2よりも先に流れ出したときに磁束Φ1と磁束Φ2とは等しくはならないため、磁性体30には|Φ1-Φ2|の磁束が発生し、磁気結合する。このときゲート線12-AにはインダクタンスL1が発生しゲート線12-BにはインダクタンスL2が発生し、これらインダクタンスL1及びL2は|Φ1-Φ2|に比例する。ゲート電流Ig1とゲート電流Ig2とのアンバランス分が大きいほど、インダクタンスL1と及びL2も大きくなる。また、インダクタンスL1及びL2が増加するほど、ゲート線12-A及び12-Bのインピーダンスが増加するため、ゲート電流Ig1及びIg2が流れにくくなる。これにより、ゲート電流Ig1とゲート電流Ig2とのアンバランス分に応じてゲート線12-A及び12-Bのインピーダンスが変化し、ゲート電流Ig1とゲート電流Ig2とが一致するように動作させることができる。 For example, when the power semiconductor element Q A and the power semiconductor element Q B are turned off at different timings and the power semiconductor element Q A turns off before the power semiconductor element Q B , the gate current Ig 1 flows before the gate current Ig 2 , the magnetic flux Φ1 and the magnetic flux Φ2 are not equal to each other. Therefore, a magnetic flux |Φ1−Φ2| At this time, an inductance L 1 is generated in the gate line 12-A and an inductance L 2 is generated in the gate line 12-B, and these inductances L 1 and L 2 are proportional to |Φ1−Φ2|. The larger the imbalance between the gate currents Ig1 and Ig2 , the larger the inductances L1 and L2 . Also, as the inductances L 1 and L 2 increase, the impedance of the gate lines 12-A and 12-B increases, making it difficult for the gate currents Ig 1 and Ig 2 to flow. As a result, the impedance of the gate lines 12 -A and 12-B changes according to the imbalance between the gate currents Ig1 and Ig2 , and the gate currents Ig1 and Ig2 are matched. can be operated.

続いて、ゲート駆動電圧可変部11-A及びゲート駆動電圧可変部11-Bの詳細について説明する。 Next, details of the gate drive voltage variable section 11-A and the gate drive voltage variable section 11-B will be described.

ゲート駆動電圧可変部11-A及び11-Bのうちの一方または両方は、可変のゲート駆動電圧を出力する。 One or both of the gate drive voltage variable sections 11-A and 11-B outputs a variable gate drive voltage.

ゲート駆動電圧可変部11-Aは、ゲート駆動電圧の正側電位VPAを出力する正側電位出力部21P-Aと、正側電位出力部21P-Aに直列に接続され、ゲート駆動電圧の負側電位VNAを出力する負側電位出力部21N-Aと、正側スイッチ23P-Aと、負側スイッチ23N-Aと、を有する。また、ゲート駆動電圧可変部11-Bは、ゲート駆動電圧の正側電位VPBを出力する正側電位出力部21P-Bと、正側電位出力部21P-Bに直列に接続され、ゲート駆動電圧の負側電位VNBを出力する負側電位出力部21N-Bと、正側スイッチ23P-Bと、負側スイッチ23N-Bと、を有する。 The gate drive voltage variable section 11-A is connected in series to a positive potential output section 21P-A that outputs a positive potential VP A of the gate drive voltage and a positive potential output section 21P-A. It has a negative potential output section 21N- A that outputs a negative potential VNA, a positive switch 23P-A, and a negative switch 23N-A. In addition, the gate drive voltage variable section 11-B is connected in series to a positive potential output section 21P-B that outputs a positive potential VP B of the gate drive voltage, and a positive potential output section 21P-B. It has a negative potential output section 21N-B that outputs a negative potential VN B of voltage, a positive switch 23P-B, and a negative switch 23N-B.

ゲート駆動電圧可変部11-A内の正側スイッチ23P-Aとゲート駆動電圧可変部11-B内の正側スイッチ23P-Bとは、同期してオン動作及びオフ動作を行い、すなわちこれら正側スイッチ23P-A及び23P-Bの間でオンオフのタイミングは一致する。同様に、ゲート駆動電圧可変部11-A内の負側スイッチ23N-Aとゲート駆動電圧可変部11-B内の負側スイッチ23N-Bとは、同期してオン動作及びオフ動作を行い、すなわちこれら負側スイッチ23N-A及び23N-Bの間でオンオフのタイミングは同一である。本開示の一実施形態では、ゲート駆動電圧可変部11-A及びゲート駆動電圧可変部11-Bは、以下で説明するように可変のゲート駆動電圧をそれぞれ生成し、そのうえで正側スイッチ23P-A及び23P-B並びに負側スイッチ23N-A及び23N-Bをオン動作及びオフ動作させることで、電力用半導体素子QA及びQBのゲート端子への印加電圧を制御する。 The positive side switch 23P-A in the variable gate drive voltage section 11-A and the positive side switch 23P-B in the variable gate drive voltage section 11-B are synchronously turned on and off. The on/off timings of the side switches 23P-A and 23P-B match. Similarly, the negative side switch 23N-A in the variable gate drive voltage section 11-A and the negative side switch 23N-B in the variable gate drive voltage section 11-B perform ON and OFF operations synchronously. That is, the on/off timings are the same between the negative side switches 23N-A and 23N-B. In one embodiment of the present disclosure, gate drive voltage variable section 11-A and gate drive voltage variable section 11-B each generate a variable gate drive voltage as described below, and then positive side switch 23P-A , 23P-B and the negative side switches 23N-A and 23N-B are turned on and off to control the voltage applied to the gate terminals of the power semiconductor elements Q A and Q B .

ゲート駆動電圧可変部11-Aにおいて、正側電位出力部21P-Aが出力する正側電位VPAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VPA-VNA」が一定となるように制御しつつ、正側電位出力部21P-Aと負側電位出力部21N-Aとの間の接続点である中間端子22-Aにおける電位VRAと、ゲート駆動電圧可変部11-Aに対応する電力用半導体素子QAの出力端子であるソース端子における電位VQAと、が同電位となるように制御する。例えば、中間端子22-Aと電力用半導体素子QAのソース端子とを結線することによりVRA=VQAを実現したうえで、正側電位出力部21P-Aが出力する正側電位VPAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VPA-VNA」が一定となるようにしつつ、正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位VRAとの電位差「VPA-VRA」及び中間端子22-Aにおける電位VRAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」の一方または両方を可変にする。 In the gate drive voltage variable section 11-A, the potential difference "VP A - VN A '' is kept constant, the potential VR A at the intermediate terminal 22-A, which is the connection point between the positive potential output section 21P-A and the negative potential output section 21N-A, and the gate The potential VQA at the source terminal, which is the output terminal of the power semiconductor element QA corresponding to the drive voltage variable section 11-A, is controlled to be the same potential. For example, by connecting the intermediate terminal 22-A and the source terminal of the power semiconductor element Q A , VR A =VQ A is realized, and then the positive potential VP A output by the positive potential output section 21P-A is applied. and the negative potential VN A output by the negative potential output section 21N-A is kept constant, the positive potential VP output by the positive potential output section 21P- A is kept constant. and the potential VR A at the intermediate terminal 22 -A, and the potential difference between the potential VR A at the intermediate terminal 22-A and the negative potential VNA output from the negative potential output section 21N- A. One or both of the potential difference "VR A -VN A " is made variable.

ゲート駆動電圧可変部11-Bにおいて、正側電位出力部21P-Bが出力する正側電位VPBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VPB-VNB」が一定となるように制御しつつ、正側電位出力部21P-Bと負側電位出力部21N-Bとの間の接続点である中間端子22-Bにおける電位VRBと、ゲート駆動電圧可変部11-Bに対応する電力用半導体素子QBの出力端子であるソース端子における電位VQBと、が同電位となるように制御する。例えば、中間端子22-Bと電力用半導体素子QBのソース端子とを結線することによりVRB=VQBを実現したうえで、正側電位出力部21P-Bが出力する正側電位VPBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VPB-VNB」が一定となるようにしつつ、正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」及び中間端子22-Bにおける電位VRBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」の一方または両方を可変にする。 In the gate drive voltage variable section 11-B, the potential difference between the positive potential VP B output from the positive potential output section 21P-B and the negative potential VN B output from the negative potential output section 21N- B is "VP B - VN B '' is kept constant, the potential VR B at the intermediate terminal 22-B, which is the connection point between the positive potential output section 21P-B and the negative potential output section 21N-B, and the gate The potential VQB at the source terminal, which is the output terminal of the power semiconductor element QB corresponding to the driving voltage variable section 11-B, is controlled to be the same potential. For example, by connecting the intermediate terminal 22-B and the source terminal of the power semiconductor element Q B to achieve VR B =VQ B, the positive potential VP B output by the positive potential output section 21P- B and the negative potential VN B output by the negative potential output section 21N-B is kept constant, while the positive potential VP output by the positive potential output section 21P- B is kept constant. and the potential VR B at the intermediate terminal 22-B, and the potential difference between the potential VR B at the intermediate terminal 22-B and the negative potential VN B output from the negative potential output section 21N- B . One or both of the potential difference "VR B -VN B " is made variable.

また、例えば、電力用半導体素子QAが第1のゲート閾値電圧VthAを有し、電力用半導体素子QBが第1のゲート閾値電圧よりも高い第2のゲート閾値電圧VthBを有する場合(すなわちVthA<VthBである場合)は、第1のゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNAの各々は、第2のゲート駆動電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも低くなるようにする。 Further, for example, when the power semiconductor device Q A has a first gate threshold voltage V thA and the power semiconductor device Q B has a second gate threshold voltage V thB higher than the first gate threshold voltage (that is, when V thA <V thB ) is the positive side of the gate drive voltage output from the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the first gate threshold voltage V thA Each of the potential VPA and the negative potential VNA is the positive side of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element QB having the second gate drive voltage VthB. It should be lower than each of the potential VP B and the negative potential VN B .

より詳しくは、VthA<VthBである場合、例えば、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも低いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも、低いゲート駆動電圧の負側電位VNAを出力する。ここで、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位との電位差「VPA-VRA」よりも大きくなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも小さくなるようにする。 More specifically, when V thA <V thB , for example, the positive potential output section 21P -A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA is Gate drive lower than the positive potential VP B of the gate drive voltage output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB The negative potential output section 21N- A of the gate drive voltage variable section 11-A outputs the positive potential VPA of the voltage, and the gate drive voltage corresponding to the power semiconductor element QB having the gate threshold voltage VthB . It outputs a negative potential VN A of a gate drive voltage lower than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B of the voltage variable section 11-B. Here, the positive potential VP B output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the intermediate terminal 22-B The potential difference “VP B −VR B between the potential VR B and the potential VR B at V thA is determined by the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . The potential difference between the output positive potential VP A and the potential at the intermediate terminal 22-A is set to be larger than "VP A -VR A ". Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the negative side of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the potential output section 21N-B is the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . becomes smaller than the potential difference “VR A −VN A between the potential VR A at the intermediate terminal 22-A of the gate drive voltage variable section 11-A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11-A. make it

また、例えば、電力用半導体素子QAが第1のゲート閾値電圧VthAを有し、電力用半導体素子QBが第1のゲート閾値電圧よりも低い第3のゲート閾値電圧VthBを有する場合(すなわちVthA>VthBである場合)は、第1のゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNAの各々は、第3のゲート駆動電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも高くなるようにする。 Further, for example, when the power semiconductor device Q A has a first gate threshold voltage V thA and the power semiconductor device Q B has a third gate threshold voltage V thB lower than the first gate threshold voltage (that is, when V thA >V thB ), the positive side of the gate drive voltage output from the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the first gate threshold voltage V thA Each of the potential VPA and the negative potential VNA is the positive side of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element QB having the third gate drive voltage VthB. It should be higher than each of the potential VP B and the negative potential VN B .

すなわち、VthA>VthBである場合、例えば、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも高いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも高いゲート駆動電圧の負側電位VNAを出力する。ここで、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位VRAとの電位差「VPA-VRA」よりも小さくなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも大きくなるようにする。 That is, when V thA >V thB , for example, the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA has a gate threshold voltage of V thA . A gate drive voltage higher than the positive potential VPB of the gate drive voltage output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element QB having the voltage VthB. The negative potential output section 21N-A of the gate drive voltage variable section 11-A, which outputs the positive potential VP A , outputs a variable gate drive voltage corresponding to the power semiconductor element QB having the gate threshold voltage VthB . It outputs the negative potential VNA of the gate drive voltage higher than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B of the section 11-B. Here, the positive potential VP B output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the intermediate terminal 22-B The potential difference “VP B −VR B between the potential VR B and the potential VR B at V thA is determined by the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . The potential difference between the output positive potential VP A and the potential VR A at the intermediate terminal 22-A is set to be smaller than "VP A -VR A ". Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the negative side of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the potential output section 21N-B is the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . becomes larger than the potential difference “VR A −VN A between the potential VR A at the intermediate terminal 22-A of the gate drive voltage variable section 11-A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11-A. make it

このように、ゲート駆動電圧可変部11-A及び11-Bのうちの一方または両方は可変のゲート駆動電圧を出力する。なお、ゲート駆動電圧可変部11-A及び11-Bの両方が可変のゲート駆動電圧を出力する場合は、変更する電圧幅を小さくすることができ、電力用半導体素子のゲート駆動電圧の正側電位及び負側電位の絶対値が小さくなるため、電力用半導体素子に対する負担を小さくすることができる利点がある。 Thus, one or both of the gate drive voltage variable sections 11-A and 11-B output variable gate drive voltages. When both the gate drive voltage variable sections 11-A and 11-B output variable gate drive voltages, the width of the voltage to be changed can be reduced, and the positive side of the gate drive voltage of the power semiconductor element can be reduced. Since the absolute values of the potential and the negative potential are small, there is an advantage that the load on the power semiconductor element can be reduced.

図2は、本開示の一実施形態によるゲート駆動装置におけるゲート駆動電圧可変部の変形例を示す回路図である。図2において、電力用半導体素子QA及びQBについては図示を省略している。 FIG. 2 is a circuit diagram showing a modification of the gate drive voltage variable section in the gate drive device according to the embodiment of the present disclosure. In FIG. 2, illustration of the power semiconductor elements QA and QB is omitted.

ゲート駆動電圧可変部11-Aは、複数個直列に接続された直流電源21-Aと、切替えスイッチ26-Aとを有する。各直流電源間には中間タップがそれぞれ設けられ、切替えスイッチ26-Aが、中間タップのうちのいずれかと接続されることで、正側電位VPAと切替えスイッチ26-Aの電位VRA(図1の中間端子22-Aにおける電位VRAに相当)との電位差「VPA-VRA」、及び切替えスイッチ26-Aの電位VRAと負側電位VNAとの電位差「VRA-VNA」が変化する。 The gate drive voltage variable section 11-A has a plurality of DC power supplies 21-A connected in series and a changeover switch 26-A. Intermediate taps are provided between the respective DC power supplies, and the changeover switch 26-A is connected to one of the intermediate taps to change the positive potential VP A and the potential VRA of the changeover switch 26- A (Fig. 1 ) , and the potential difference " VR A -VNA ” changes.

同様に、ゲート駆動電圧可変部11-Bは、複数個直列に接続された直流電源21-Bと、切替えスイッチ26-Bとを有する。各直流電源間には中間タップがそれぞれ設けられ、切替えスイッチ26-Bが、中間タップのうちのいずれかと接続されることで、正側電位VPBと切替えスイッチ26-Bの電位VRB(図1の中間端子22-Bにおける電位VRBに相当)との電位差「VPB-VRB」、及び切替えスイッチ26-Bの電位VRBと負側電位VNBとの電位差「VRB-VNB」が変化する。 Similarly, the gate drive voltage variable section 11-B has a plurality of DC power supplies 21-B connected in series and a changeover switch 26-B. An intermediate tap is provided between each DC power supply, and the changeover switch 26-B is connected to one of the intermediate taps so that the positive potential VP B and the potential VR B of the changeover switch 26-B (Fig. 1), and the potential difference "VR B -VN B " between the potential VR B of the changeover switch 26 - B and the negative potential VN B ” changes.

このように、図2に示すゲート駆動電圧可変部11-A及び11-Bによっても、図1と同様の電位VPA、VRB、VNA、VPB、VRB及びVNBを出力することができる。各ゲート閾値電圧VthA及びVthBと電位差「VPA-VRA」、「VRA-VNA」、「VPB-VRB」及び「VRB-VNB」との関係、各電力用半導体素子QA及びQBのソース端子における電位VQA及びVQBと電位VRA及びVRBとの関係については、図1を参照して説明したものと同様のものが成り立つ。 Thus, the gate drive voltage variable sections 11-A and 11 -B shown in FIG. 2 can also output potentials VP A , VR B , VN A , VP B , VR B and VN B similar to those in FIG. can be done. Relations between gate threshold voltages V thA and V thB and potential differences “VP A −VR A ”, “VR A −VN A ”, “VP B −VR B ” and “VR B −VN B ”, power semiconductors The relationship between the potentials VQA and VQB and the potentials VRA and VRB at the source terminals of the elements QA and QB is similar to that described with reference to FIG.

上述のゲート駆動装置1は、複数個直列に接続された電力用半導体素子が設けられたアームが複数個直列に接続されて構成される電力変換装置においても、電力用半導体素子をオンオフ駆動することができる。 The above-described gate drive device 1 can turn on and off the power semiconductor devices even in a power conversion device configured by connecting in series a plurality of arms provided with a plurality of power semiconductor devices connected in series. can be done.

図4は、本開示の一実施形態によるゲート駆動装置を備える電力変換装置を示す図である。また、図5は、図4に示す電力変換装置内に設けられるアームを示す回路図である。ここでは、一例として、2個直列接続された電力用半導体素子QA及びQBにてアーム50を構成する例について説明する。 FIG. 4 is a diagram illustrating a power converter with a gate drive according to one embodiment of the present disclosure. Moreover, FIG. 5 is a circuit diagram showing an arm provided in the power converter shown in FIG. Here, as an example, an example in which the arm 50 is composed of two power semiconductor devices QA and QB connected in series will be described.

本開示の一実施形態による電力変換装置100は、上述のゲート駆動装置1と、複数個直列に接続された電力用半導体素子が設けられたアーム50を有し、電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部2と、電力変換回路部2の電力変換動作を制御する電力変換制御部3と、を備える。 A power conversion device 100 according to an embodiment of the present disclosure has an arm 50 provided with the above-described gate drive device 1 and a plurality of power semiconductor elements connected in series, and performs on/off operation of the power semiconductor elements. and a power conversion control unit 3 for controlling the power conversion operation of the power conversion circuit unit 2 .

図5に示すように、アーム50は、例えば2個直列接続された電力用半導体素子QA及びQBで構成される。電力用半導体素子QAのドレイン端子からは端子P1が引き出され、電力用半導体素子QBのソース端子からは端子P2が引き出されている。電力変換回路部2は、あるアーム50の端子P2が他のアーム50の端子P1に接続され、その接続点は負荷の一方の端子に接続されている。図4に示す例では、2個のアーム50が直列に接続されて1つのレグ60を構成し、2つのレグ60で電力変換回路部2が構成される。 As shown in FIG. 5, the arm 50 is composed of, for example, two power semiconductor elements QA and QB connected in series. A terminal P1 is led out from the drain terminal of the power semiconductor element QA, and a terminal P2 is led out from the source terminal of the power semiconductor element QB . In the power conversion circuit unit 2, the terminal P2 of one arm 50 is connected to the terminal P1 of the other arm 50, and the connection point is connected to one terminal of the load. In the example shown in FIG. 4 , two arms 50 are connected in series to form one leg 60 , and the two legs 60 form the power conversion circuit unit 2 .

直列に接続されたアーム50で構成されるレグ60には、直流電源200が接続される。また、レグ60内の直列に接続されたアーム50の間にある端子T1ともう一方のレグ60内の直列に接続されたアーム50の間にある端子T2との間には、負荷300が接続される。 A DC power supply 200 is connected to a leg 60 composed of arms 50 connected in series. Also, between terminal T 1 between the series-connected arms 50 in leg 60 and terminal T 2 between the series-connected arms 50 in the other leg 60 , load 300 is connected.

アーム50に対応して、ゲート駆動装置1が設けられる。各アーム50内の電力用半導体素子QAと電力用半導体素子QBは、対応するゲート駆動装置1によってオンオフ駆動される。すなわち、ゲート駆動電圧可変部11-A及びゲート駆動電圧可変部11-Bは、上述したように可変のゲート駆動電圧をそれぞれ生成し、そのうえで各正側スイッチ23P-A及び23P-B並びに各負側スイッチ23N-A及び23N-Bをオン動作及びオフ動作させることで、電力用半導体素子QA及びQBのゲート端子への印加電圧を制御する。 A gate driving device 1 is provided corresponding to the arm 50 . The power semiconductor element Q A and the power semiconductor element Q B in each arm 50 are turned on and off by the corresponding gate driving device 1 . That is, the gate drive voltage variable section 11-A and the gate drive voltage variable section 11-B respectively generate variable gate drive voltages as described above, and then each of the positive side switches 23P-A and 23P-B and each of the negative side switches 23P-A and 23P-B. By turning on and off the side switches 23N-A and 23N-B, the voltage applied to the gate terminals of the power semiconductor elements Q A and Q B is controlled.

電力変換制御部3は、各ゲート駆動装置1内の各正側スイッチ23P-A及び23P-B並びに各負側スイッチ23N-A及び23N-Bのオン動作及びオフ動作を制御する。すなわち、電力変換制御部3は、各ゲート駆動装置1内の各正側スイッチ23P-A及び23P-B並びに各負側スイッチ23N-A及び23N-Bのオン動作及びオフ動作を制御することで、電力用半導体素子QA及びQBのゲート端子への印加電圧を制御し、これにより電力用半導体素子QA及びQBはオン動作及びオフ動作を行う。これにより、電力変換回路部2は、直流電源200から供給される直流電力を所望の電力に変換して負荷300へ供給する電力変換動作を行うことになる。電力変換制御部3は、例えば正側端子T1から負荷300へ流れる電流の検出値iと制御目標値である電流指令i*との偏差がなくなるように、各ゲート駆動装置1内の各正側スイッチ23P-A及び23P-B並びに各負側スイッチ23N-A及び23N-Bのオン動作及びオフ動作を制御するためのゲート指令信号を生成する。 The power conversion control unit 3 controls the on-operation and off-operation of each positive side switch 23P-A and 23P-B and each negative side switch 23N-A and 23N-B in each gate drive device 1. FIG. That is, the power conversion control unit 3 controls the ON and OFF operations of the positive side switches 23P-A and 23P-B and the negative side switches 23N-A and 23N-B in each gate drive device 1. , controls the voltage applied to the gate terminals of the power semiconductor devices QA and QB , thereby turning the power semiconductor devices QA and QB on and off. As a result, the power conversion circuit unit 2 converts the DC power supplied from the DC power supply 200 into desired power and supplies the power to the load 300 . For example, the power conversion control unit 3 controls each positive terminal in each gate drive device 1 so that the deviation between the detected value i of the current flowing from the positive terminal T 1 to the load 300 and the current command i * , which is the control target value, is eliminated. It generates gate command signals for controlling the ON and OFF operations of the side switches 23P-A and 23P-B and each of the negative side switches 23N-A and 23N-B.

電力変換装置100内には演算処理装置(プロセッサ)が設けられる。この演算処理装置は、電力変換制御部3を有する。演算処理装置が有する電力変換制御部3は、例えば、プロセッサ上で実行されるコンピュータプログラムにより実現される機能モジュールである。例えば、電力変換制御部3をコンピュータプログラム形式で構築する場合は、演算処理装置をこのコンピュータプログラムに従って動作させることで、当該機能を実現することができる。電力変換制御部3の処理を実行するためのコンピュータプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な記録媒体に記録された形で提供されてもよい。またあるいは、電力変換制御部3を、当該機能を実現するコンピュータプログラムを書き込んだ半導体集積回路として実現してもよい。 An arithmetic processing unit (processor) is provided in the power converter 100 . This arithmetic processing unit has a power conversion control unit 3 . The power conversion control part 3 which an arithmetic processing unit has is a functional module implement|achieved by the computer program run on a processor, for example. For example, when constructing the power conversion control unit 3 in the form of a computer program, the function can be realized by operating the arithmetic processing unit according to the computer program. A computer program for executing the processing of the power conversion control unit 3 may be provided in a form recorded in a computer-readable recording medium such as a semiconductor memory, a magnetic recording medium, or an optical recording medium. Alternatively, the power conversion control unit 3 may be implemented as a semiconductor integrated circuit in which a computer program that implements the function is written.

続いて、2つの電力用半導体素子QA及びQBの特性が異なる場合におけるオン動作時及びオフ動作時のゲート電圧の不均衡度について説明する。 Next, the imbalance of the gate voltages during the on-operation and the off-operation when the two power semiconductor elements Q A and Q B have different characteristics will be described.

図6は、2つの電力用半導体素子の特性が異なる場合におけるゲート電圧の不均衡度の定義を説明する図であって、(A)はオフ動作時のゲート電圧の不均衡度の定義を示し、(B)はオン動作時のゲート電圧の不均衡度の定義を示す。一例として、電力用半導体素子QAが第1のゲート閾値電圧VthAを有し、電力用半導体素子QBが第1のゲート閾値電圧よりも高い第2のゲート閾値電圧VthBを有する場合(すなわちVthA<VthBである場合)について説明する。 FIG. 6 is a diagram explaining the definition of the gate voltage imbalance when the characteristics of the two power semiconductor devices are different, and (A) shows the definition of the gate voltage imbalance during the off operation. , (B) shows the definition of the gate voltage imbalance during the ON operation. As an example, if the power semiconductor device Q A has a first gate threshold voltage V thA and the power semiconductor device Q B has a second gate threshold voltage V thB higher than the first gate threshold voltage ( That is, the case where V thA <V thB ) will be described.

図6(A)に示すように、電力用半導体素子QA及びQBのオフ時における現象として、電力用半導体素子QAのゲート電位を正のある電位から負のある電位にしたときに電力用半導体素子QAのドレイン-ソース間電圧が0[V]からVdsA[V]になり、電力用半導体素子QBのゲート電位を正のある電位から負のある電位にしたときに電力用半導体素子QBのドレイン-ソース間電圧が0[V]からVdsB[V]になったとする。このとき、オフ動作時のゲート電圧の不均衡度をΔVdsoff[%]を式1のように定義する。 As shown in FIG. 6A, as a phenomenon when the power semiconductor elements QA and QB are turned off, power is generated when the gate potential of the power semiconductor element QA is changed from a positive potential to a negative potential. When the drain-source voltage of the power semiconductor element Q A changes from 0 [V] to Vds A [V], and the gate potential of the power semiconductor element Q B is changed from a positive potential to a negative potential, the power Assume that the drain-source voltage of the semiconductor element Q B changes from 0 [V] to Vds B [V]. At this time, ΔVds off [%], which is the imbalance of the gate voltages during the OFF operation, is defined as shown in Equation (1).

Figure 2023047023000002
Figure 2023047023000002

また、図6(B)に示すように、電力用半導体素子QA及びQBのゲート電位の負のある電位のときの電力用半導体素子QA及びQBがオフ状態のドレイン-ソース間電圧の平均値をVdsave[V]とし、電力用半導体素子QA及びQBのゲート電位を負のある電位から正のある電位にして電力用半導体素子QA及びQBのオンした時に発生するいずれか一方の電力用半導体素子のドレイン-ソース間電圧の跳ね上がりである最大上昇電圧とVdsave[V]との差をVp[V]としたとき、オン動作時のゲート電圧の不均衡度をΔVdson[%]を式2のように定義する。 Further, as shown in FIG. 6(B), the drain-source voltage when the power semiconductor elements Q A and Q B are in the OFF state when the gate potentials of the power semiconductor elements Q A and Q B are negative. is the average value of Vds ave [V], and the gate potential of the power semiconductor elements Q A and Q B is changed from a negative potential to a positive potential, and the power semiconductor elements Q A and Q B are turned on. When Vp [V] is the difference between the maximum rising voltage, which is the jump of the drain-source voltage of either power semiconductor element, and Vds ave [V], the degree of gate voltage imbalance during ON operation is ΔVds on [%] is defined as in Equation 2.

Figure 2023047023000003
Figure 2023047023000003

図7は、電力用半導体素子の特性にばらつきがある場合において、特許文献1(特許第4396036号公報)におけるゲート線の磁気結合がある場合及び無い場合の不均衡度についてのシミュレーション結果を例示する図である。 FIG. 7 exemplifies a simulation result of imbalance with and without magnetic coupling of gate lines in Patent Document 1 (Japanese Patent No. 4396036) when there is variation in the characteristics of power semiconductor elements. It is a diagram.

図7に示すように、特許文献1に記載された発明によれば、電力用半導体素子QA及びQBの特性が異なると(VthA<VthB)、ゲート線の磁気結合がある場合及び無い場合のいずれにおいても不均衡度が高くなり、ゲート線の磁気結合があったとしても電力用半導体素子QAと電力用半導体素子QBとでオン動作のタイミング及びオフ動作のタイミングを揃える効果は小さい。 As shown in FIG. 7, according to the invention described in Patent Document 1, when the characteristics of the power semiconductor elements Q A and Q B are different (V thA <V thB ), the magnetic coupling of the gate lines The degree of imbalance is high in both cases, and even if there is magnetic coupling of the gate lines, the power semiconductor element Q A and the power semiconductor element Q B have the effect of aligning the timing of the ON operation and the timing of the OFF operation. is small.

図8は、電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態における不均衡度についてのシミュレーション結果を例示する図である。 FIG. 8 is a diagram exemplifying a simulation result regarding the degree of imbalance in one embodiment of the present disclosure when there are variations in the characteristics of power semiconductor devices.

特性が異なる3.3kV耐圧のSiC-MOSFET電力用半導体素子QA及びQB(VthA<VthB)を直列に接続した場合に3.6kVの電圧を印加したとき750Aの電流が流れたとし、各ゲート信号の遅延は無いものとしてシミュレーションを行った。また、このシミュレーションでは、ゲート駆動電圧可変部11-Aから出力される正側電位VPAと負側電位VNAとの差「VPA-VNA」を28V一定とし、ゲート駆動電圧可変部11-Bから出力される正側電位VPBと負側電位VNBとの差「VPB-VNB」を28V一定とし、ゲート駆動電圧可変部11-Bから出力される正側電位VPBを17V一定とし、負側電位VNBを-11V一定としている。このような条件の下で、ゲート駆動電圧可変部11-Aにおける正側電位VPA/負側電位VNAを「17V/-11V」、「16.75V/-11.25V」、「16.5V/-11.5V」、「16.25V/-11.75V」といったように変化させるシミュレーションを行うと、図8に示すようなオン時及びオフ時の不均衡度が得られた。図8より、電力用半導体素子QAの正側電圧VPA/負側電圧VNAを16.5V/-11.5Vと16.25V/-11.75Vとの間に設定すれば、オン時及びオフ時の不均衡度を低くすることができることが分かる。 Suppose that 3.3 kV withstand voltage SiC-MOSFET power semiconductor devices Q A and Q B (V thA <V thB ) having different characteristics are connected in series and a current of 750 A flows when a voltage of 3.6 kV is applied. , the simulation was performed assuming that there is no delay in each gate signal. Further, in this simulation, the difference between the positive potential VP A and the negative potential VN A output from the gate drive voltage variable section 11-A, ie, VP A −VN A , was kept constant at 28 V, and the gate drive voltage variable section 11-A -B, the difference between the positive potential VP B and the negative potential VN B is fixed at 28 V, and the positive potential VP B output from the variable gate drive voltage section 11-B is 17V is constant, and the negative potential VN B is constant at -11V. Under these conditions, the positive side potential VP A /negative side potential VNA in the gate drive voltage variable section 11-A are set to "17 V/-11 V", "16.75 V/-11.25 V", "16. 5 V/−11.5 V”, “16.25 V/−11.75 V”, etc., the imbalance between ON and OFF as shown in FIG. 8 was obtained. From FIG. 8, if the positive side voltage VP A /negative side voltage VN A of the power semiconductor element Q A is set between 16.5 V/−11.5 V and 16.25 V/−11.75 V, and off-time imbalance can be reduced.

以上の通り、2個直列に接続された電力用半導体素子をオンオフ駆動する例について説明したが、本開示の一実施形態によるゲート駆動装置1は、3個以上直列に接続された電力用半導体素子であってもオンオフ駆動することができる。 As described above, an example in which two power semiconductor devices connected in series are turned on and off has been described. can be turned on and off.

図9は、本開示の一実施形態による3個直列に接続された電力用半導体素子をオンオフ駆動するゲート駆動装置を示す回路図である。一例として、3個直列に接続された電力用半導体素子QA、QB及びQCをオンオフ駆動する例について説明する。 FIG. 9 is a circuit diagram showing a gate driving device for turning on and off three power semiconductor devices connected in series according to an embodiment of the present disclosure. As an example, an example in which three power semiconductor devices Q A , Q B and Q C connected in series are turned on and off will be described.

電力用半導体素子QAにはダイオードDAが逆並列に接続される。同様に、電力用半導体素子QBにはダイオードDBが逆並列に接続され、電力用半導体素子QCにはダイオードDCが逆並列に接続される。 A diode D A is connected in antiparallel to the power semiconductor element Q A . Similarly, a diode D B is connected in anti-parallel to the power semiconductor element Q B , and a diode D C is connected in anti-parallel to the power semiconductor element Q C .

ゲート駆動装置1は、ゲート駆動電圧可変部11-A、11-B及び11-Cと、ゲート線12-A、12-B及び12-Cと、磁気結合部13とを備える。 The gate drive device 1 includes gate drive voltage variable sections 11-A, 11-B and 11-C, gate lines 12-A, 12-B and 12-C, and a magnetic coupling section 13. FIG.

ゲート駆動電圧可変部11-Aは電力用半導体素子QAに対応して設けられ、ゲート駆動電圧可変部11-Bは電力用半導体素子QBに対応して設けられ、ゲート駆動電圧可変部11-Cは電力用半導体素子QCに対応して設けられる。ゲート駆動電圧可変部11-A、11-B及び11-Cのうちのいくつかまたは全ては、可変のゲート駆動電圧をそれぞれ出力する。 The gate drive voltage variable section 11-A is provided corresponding to the power semiconductor element Q A , the gate drive voltage variable section 11-B is provided corresponding to the power semiconductor element Q B , and the gate drive voltage variable section 11 -C is provided corresponding to the power semiconductor element Q C . Some or all of the gate drive voltage variable sections 11-A, 11-B and 11-C respectively output variable gate drive voltages.

ゲート駆動電圧可変部11-Aは、ゲート駆動電圧の正側電位VPAを出力する正側電位出力部21P-Aと、正側電位出力部21P-Aに直列に接続され、ゲート駆動電圧の負側電位VNAを出力する負側電位出力部21N-Aと、正側スイッチ23P-Aと、負側スイッチ23N-Aと、を有する。また、ゲート駆動電圧可変部11-Bは、ゲート駆動電圧の正側電位VPBを出力する正側電位出力部21P-Bと、正側電位出力部21P-Bに直列に接続され、ゲート駆動電圧の負側電位VNBを出力する負側電位出力部21N-Bと、正側スイッチ23P-Bと、負側スイッチ23N-Bと、を有する。また、ゲート駆動電圧可変部11-Cは、ゲート駆動電圧の正側電位VPCを出力する正側電位出力部21P-Cと、正側電位出力部21P-Cに直列に接続され、ゲート駆動電圧の負側電位VNCを出力する負側電位出力部21N-Cと、正側スイッチ23P-Cと、負側スイッチ23N-Cと、を有する。 The gate drive voltage variable section 11-A is connected in series to a positive potential output section 21P-A that outputs a positive potential VP A of the gate drive voltage and a positive potential output section 21P-A. It has a negative potential output section 21N- A that outputs a negative potential VNA, a positive switch 23P-A, and a negative switch 23N-A. In addition, the gate drive voltage variable section 11-B is connected in series to a positive potential output section 21P-B that outputs a positive potential VP B of the gate drive voltage, and a positive potential output section 21P-B. It has a negative potential output section 21N-B that outputs a negative potential VN B of voltage, a positive switch 23P-B, and a negative switch 23N-B. The gate drive voltage variable section 11-C is connected in series to a positive potential output section 21P- C that outputs a positive potential VPC of the gate drive voltage and a positive potential output section 21P-C to drive the gate. It has a negative side potential output section 21N-C that outputs a negative side potential VN C of voltage, a positive side switch 23P-C, and a negative side switch 23N-C.

ゲート駆動電圧可変部11-A内の正側スイッチ23P-Aとゲート駆動電圧可変部11-B内の正側スイッチ23P-Bとゲート駆動電圧可変部11-C内の正側スイッチ23P-Cとは、同期してオン動作及びオフ動作を行い、すなわちこれら正側スイッチ23P-A、23P-B及び23P-Cの間でオンオフのタイミングは一致する。同様に、ゲート駆動電圧可変部11-A内の負側スイッチ23N-Aとゲート駆動電圧可変部11-B内の負側スイッチ23N-Bとゲート駆動電圧可変部11-C内の負側スイッチ23N-Cとは、同期してオン動作及びオフ動作を行い、すなわちこれら負側スイッチ23N-A、23N-B及び23N-Cの間でオンオフのタイミングは同一である。本開示の一実施形態では、ゲート駆動電圧可変部11-A、ゲート駆動電圧可変部11-B及びゲート駆動電圧可変部11-Cは、以下で説明するように可変のゲート駆動電圧をそれぞれ生成し、そのうえで正側スイッチ23P-A、23P-B及び23P-C並びに負側スイッチ23N-A、23N-B及び23N-Cをオン動作及びオフ動作させることで、電力用半導体素子QA、QB及びQCのゲート端子への印加電圧を制御する。 Positive side switch 23P-A in gate drive voltage variable section 11-A, positive side switch 23P-B in gate drive voltage variable section 11-B, and positive side switch 23P-C in gate drive voltage variable section 11-C means that the ON and OFF operations are synchronously performed, that is, the ON/OFF timings of the positive side switches 23P-A, 23P-B and 23P-C match. Similarly, the negative side switch 23N-A in the gate drive voltage variable section 11-A, the negative side switch 23N-B in the gate drive voltage variable section 11-B, and the negative side switch in the gate drive voltage variable section 11-C 23N-C perform ON and OFF operations synchronously with each other, that is, the ON/OFF timings of these negative side switches 23N-A, 23N-B and 23N-C are the same. In one embodiment of the present disclosure, gate drive voltage variable section 11-A, gate drive voltage variable section 11-B, and gate drive voltage variable section 11-C each generate variable gate drive voltages as described below. Then, the power semiconductor devices Q A and Q It controls the voltage applied to the gate terminals of B and QC .

ゲート駆動電圧可変部11-Aにおいて、正側電位出力部21P-Aが出力する正側電位VPAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VPA-VNA」が一定となるように制御しつつ、正側電位出力部21P-Aと負側電位出力部21N-Aとの間の接続点である中間端子22-Aにおける電位VRAと、ゲート駆動電圧可変部11-Aに対応する電力用半導体素子QAの出力端子であるソース端子における電位VQAと、が同電位となるように制御する。例えば、中間端子22-Aと電力用半導体素子QAのソース端子とを結線することによりVRA=VQAを実現したうえで、正側電位出力部21P-Aが出力する正側電位VPAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VPA-VNA」が一定となるようにしつつ、正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位VRAとの電位差「VPA-VRA」及び中間端子22-Aにおける電位VRAと負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」の一方または両方を可変にする。 In the gate drive voltage variable section 11-A, the potential difference "VP A - VN A '' is kept constant, the potential VR A at the intermediate terminal 22-A, which is the connection point between the positive potential output section 21P-A and the negative potential output section 21N-A, and the gate The potential VQA at the source terminal, which is the output terminal of the power semiconductor element QA corresponding to the drive voltage variable section 11-A, is controlled to be the same potential. For example, by connecting the intermediate terminal 22-A and the source terminal of the power semiconductor element Q A , VR A =VQ A is realized, and then the positive potential VP A output by the positive potential output section 21P-A is applied. and the negative potential VN A output by the negative potential output section 21N-A is kept constant, the positive potential VP output by the positive potential output section 21P- A is kept constant. and the potential VR A at the intermediate terminal 22 -A, and the potential difference between the potential VR A at the intermediate terminal 22-A and the negative potential VNA output from the negative potential output section 21N- A. One or both of the potential difference "VR A -VN A " is made variable.

ゲート駆動電圧可変部11-Bにおいて、正側電位出力部21P-Bが出力する正側電位VPBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VPB-VNB」が一定となるように制御しつつ、正側電位出力部21P-Bと負側電位出力部21N-Bとの間の接続点である中間端子22-Bにおける電位VRBと、ゲート駆動電圧可変部11-Bに対応する電力用半導体素子QBの出力端子であるソース端子における電位VQBと、が同電位となるように制御する。例えば、中間端子22-Bと電力用半導体素子QBのソース端子とを結線することによりVRB=VQBを実現したうえで、正側電位出力部21P-Bが出力する正側電位VPBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VPB-VNB」が一定となるようにしつつ、正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」及び中間端子22-Bにおける電位VRBと負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」の一方または両方を可変にする。 In the gate drive voltage variable section 11-B, the potential difference between the positive potential VP B output from the positive potential output section 21P-B and the negative potential VN B output from the negative potential output section 21N- B is "VP B - VN B '' is kept constant, the potential VR B at the intermediate terminal 22-B, which is the connection point between the positive potential output section 21P-B and the negative potential output section 21N-B, and the gate The potential VQB at the source terminal, which is the output terminal of the power semiconductor element QB corresponding to the driving voltage variable section 11-B, is controlled to be the same potential. For example, by connecting the intermediate terminal 22-B and the source terminal of the power semiconductor element Q B to achieve VR B =VQ B, the positive potential VP B output by the positive potential output section 21P- B and the negative potential VN B output by the negative potential output section 21N-B is kept constant, while the positive potential VP output by the positive potential output section 21P- B is kept constant. and the potential VR B at the intermediate terminal 22-B, and the potential difference between the potential VR B at the intermediate terminal 22-B and the negative potential VN B output from the negative potential output section 21N- B . One or both of the potential difference "VR B -VN B " is made variable.

ゲート駆動電圧可変部11-Cにおいて、正側電位出力部21P-Cが出力する正側電位VPCと負側電位出力部21N-Cが出力する負側電位VNCとの電位差「VPC-VNC」が一定となるように制御しつつ、正側電位出力部21P-Cと負側電位出力部21N-Cとの間の接続点である中間端子22-Cにおける電位VRCと、ゲート駆動電圧可変部11-Cに対応する電力用半導体素子QCの出力端子であるソース端子における電位VQCと、が同電位となるように制御する。例えば、中間端子22-Cと電力用半導体素子QCのソース端子とを結線することによりVRC=VQCを実現したうえで、正側電位出力部21P-Cが出力する正側電位VPCと負側電位出力部21N-Cが出力する負側電位VNCとの電位差「VPC-VNC」が一定となるようにしつつ、正側電位出力部21P-Cが出力する正側電位VPCと中間端子22-Cにおける電位VRCとの電位差「VPC-VRC」及び中間端子22-Cにおける電位VRCと負側電位出力部21N-Cが出力する負側電位VNCとの電位差「VRC-VNC」の一方または両方を可変にする。 In the gate drive voltage variable section 11-C, the potential difference "VP C - VN C '' is controlled to be constant, the potential VR C at the intermediate terminal 22-C, which is the connection point between the positive potential output section 21P-C and the negative potential output section 21N-C, and the gate The potential VQ C at the source terminal, which is the output terminal of the power semiconductor element Q C corresponding to the drive voltage variable section 11-C, is controlled to be the same potential. For example, by connecting the intermediate terminal 22-C and the source terminal of the power semiconductor element Q C to achieve VR C =VQ C, the positive potential VP C output by the positive potential output section 21P- C and the negative potential VN C output by the negative potential output section 21N-C is kept constant, while the positive potential VP output by the positive potential output section 21P- C is kept constant. and the potential VR C at the intermediate terminal 22-C , and the potential difference between the potential VR C at the intermediate terminal 22-C and the negative potential VNC output from the negative potential output section 21N- C . One or both of the potential difference "VR C -VN C " is made variable.

また、例えば、電力用半導体素子QAのゲート閾値電圧VthA、電力用半導体素子QBのゲート閾値電圧VthB、及び電力用半導体素子QCのゲート閾値電圧VthCがVthA<VthB<VthCの大小関係を有する場合は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNAの各々は、ゲート駆動電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも低くなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々は、ゲート駆動電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cから出力されるゲート駆動電圧の正側電位VPC及び負側電位VNCの各々よりも低くなるようにする。 Further, for example, the gate threshold voltage V thA of the power semiconductor element Q A , the gate threshold voltage V thB of the power semiconductor element Q B , and the gate threshold voltage V thC of the power semiconductor element Q C are V thA <V thB < When there is a magnitude relationship of V thC , the positive potential VPA and the negative potential VPA of the gate drive voltage output from the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA Each of the potentials VN A is the positive potential VP B and the negative potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate drive voltage V thB . lower than each of the Further/or, each of the positive side potential VP B and the negative side potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB is , lower than each of the positive potential VPC and the negative potential VNC of the gate drive voltage output from the gate drive voltage variable section 11-C corresponding to the power semiconductor element QC having the gate drive voltage VthC. make it

より詳しくは、VthA<VthB<VthCである場合、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも低いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも低いゲート駆動電圧の負側電位VNAを出力する。ここで、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位との電位差「VPA-VRA」よりも大きくなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも小さくなるようにする。 More specifically, when V thA <V thB <V thC , the positive potential output section 21P -A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA is , the gate lower than the positive potential VP B of the gate drive voltage output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB The negative potential output section 21N-A of the gate drive voltage variable section 11-A outputs the positive potential VP A of the drive voltage, and the gate corresponding to the power semiconductor element QB having the gate threshold voltage VthB . It outputs the negative potential VNA of the gate drive voltage lower than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B of the drive voltage variable section 11-B. Here, the positive potential VP B output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the intermediate terminal 22-B The potential difference “VP B −VR B between the potential VR B and the potential VR B at V thA is determined by the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . The potential difference between the output positive potential VP A and the potential at the intermediate terminal 22-A is set to be larger than "VP A -VR A ". Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the negative side of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the potential output section 21N-B is the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . becomes smaller than the potential difference “VR A −VN A between the potential VR A at the intermediate terminal 22-A of the gate drive voltage variable section 11-A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11-A. make it

同様に、VthA<VthB<VthCである場合、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの正側電位出力部21P-Cが出力するゲート駆動電圧の正側電位VPCよりも低いゲート駆動電圧の正側電位VPBを出力し、かつ、ゲート駆動電圧可変部11-Bの負側電位出力部21N-Bは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの負側電位出力部21N-Cが出力するゲート駆動電圧の負側電位VNCよりも、低いゲート駆動電圧の負側電位VNBを出力する。ここで、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの正側電位出力部21P-Cが出力する正側電位VPCと中間端子22-Cにおける電位VRCとの電位差「VPC-VRC」は、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位との電位差「VPB-VRB」よりも大きくなるようにする。さらに/あるいは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの中間端子22-Cにおける電位VRCとゲート駆動電圧可変部11-Cの負側電位出力部21N-Cが出力する負側電位VNCとの電位差「VRC-VNC」は、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」よりも小さくなるようにする。 Similarly, when V thA <V thB <V thC , the positive potential output section 21P -B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB is Gate drive lower than the positive potential VPC of the gate drive voltage output by the positive potential output section 21P-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element QC having the gate threshold voltage V thC The negative potential output section 21N-B of the gate drive voltage variable section 11-B outputs the positive potential VP B of the voltage, and the gate drive voltage corresponding to the power semiconductor element Q C having the gate threshold voltage V thC It outputs the negative potential VN B of the gate drive voltage lower than the negative potential VN C of the gate drive voltage output by the negative potential output section 21N-C of the voltage variable section 11-C. Here, the positive side potential VP C output by the positive side potential output section 21P-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element Q C having the gate threshold voltage V thC and the intermediate terminal 22-C The potential difference “VP C −VR C ” between the potential VR C and the potential VR C at V thB is determined by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB . The potential difference between the output positive potential VP B and the potential at the intermediate terminal 22-B is set to be larger than "VP B -VR B ". Further/or alternatively, the potential VR C at the intermediate terminal 22-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element Q C having the gate threshold voltage V thC and the negative side of the gate drive voltage variable section 11-C The potential difference “VR C −VNC from the negative potential VN C output by the potential output section 21N-C is the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB . becomes smaller than the potential difference “VR B −VN B ” between the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable part 11-B and the negative potential VN B output by the negative potential output part 21N-B of the gate drive voltage variable part 11-B. make it

また、例えば、電力用半導体素子QAのゲート閾値電圧VthA、電力用半導体素子QBのゲート閾値電圧VthB、及び電力用半導体素子QCのゲート閾値電圧VthCがVthA>VthB>VthCの大小関係を有する場合は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNAの各々は、ゲート駆動電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも高くなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々は、ゲート駆動電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cから出力されるゲート駆動電圧の正側電位VPC及び負側電位VNCの各々よりも高くなるようにする。 Further, for example, the gate threshold voltage V thA of the power semiconductor element Q A , the gate threshold voltage V thB of the power semiconductor element Q B , and the gate threshold voltage V thC of the power semiconductor element Q C satisfy V thA >V thB > When there is a magnitude relationship of V thC , the positive potential VPA and the negative potential VPA of the gate drive voltage output from the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA Each of the potentials VN A is the positive potential VP B and the negative potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate drive voltage V thB . to be higher than each of the Further/or, each of the positive side potential VP B and the negative side potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB is , higher than each of the positive potential VPC and the negative potential VNC of the gate drive voltage output from the gate drive voltage variable section 11-C corresponding to the power semiconductor element QC having the gate drive voltage VthC . make it

すなわち、VthA>VthB>VthCである場合、例えば、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも高いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも高いゲート駆動電圧の負側電位VNAを出力する。ここで、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位VRAとの電位差「VPA-VRA」よりも小さくなるようにする。さらに/あるいは、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、ゲート閾値電圧VthAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも大きくなるようにする。 That is, when V thA >V thB >V thC , for example, the positive potential output section 21P -A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA is , a gate higher than the positive potential VP B of the gate drive voltage output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB The negative potential output section 21N-A of the gate drive voltage variable section 11-A outputs the positive potential VP A of the drive voltage, and the gate corresponding to the power semiconductor element QB having the gate threshold voltage VthB . It outputs the negative potential VN A of the gate drive voltage higher than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B of the drive voltage variable section 11-B. Here, the positive potential VP B output by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the intermediate terminal 22-B The potential difference “VP B −VR B between the potential VR B and the potential VR B at V thA is determined by the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . The potential difference between the output positive potential VP A and the potential VR A at the intermediate terminal 22-A is set to be smaller than "VP A -VR A ". Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB and the negative side of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the potential output section 21N-B is the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the gate threshold voltage V thA . becomes larger than the potential difference “VR A −VN A between the potential VR A at the intermediate terminal 22-A of the gate drive voltage variable section 11-A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11-A. make it

同様に、VthA>VthB>VthCである場合、例えば、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの正側電位出力部21P-Cが出力するゲート駆動電圧の正側電位VPCよりも高いゲート駆動電圧の正側電位VPBを出力し、かつ、ゲート駆動電圧可変部11-Bの負側電位出力部21N-Bは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの負側電位出力部21N-Cが出力するゲート駆動電圧の負側電位VNCよりも高いゲート駆動電圧の負側電位VNCを出力する。ここで、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの正側電位出力部21P-Cが出力する正側電位VPCと中間端子22-Cにおける電位VRCとの電位差「VPC-VRC」は、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」よりも小さくなるようにする。さらに/あるいは、ゲート閾値電圧VthCを有する電力用半導体素子QCに対応するゲート駆動電圧可変部11-Cの中間端子22-Cにおける電位VRCとゲート駆動電圧可変部11-Cの負側電位出力部21N-Cが出力する負側電位VNCとの電位差「VRC-VNC」は、ゲート閾値電圧VthBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」よりも大きくなるようにする。 Similarly, when V thA >V thB >V thC , for example, the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB is higher than the positive potential VPC of the gate drive voltage output by the positive potential output section 21P-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element QC having the gate threshold voltage V thC The negative potential output section 21N-B of the gate drive voltage variable section 11-B, which outputs the positive potential VP B of the gate drive voltage, corresponds to the power semiconductor element Q C having the gate threshold voltage V thC . It outputs the negative potential VNC of the gate drive voltage higher than the negative potential VNC of the gate drive voltage output by the negative potential output section 21N-C of the gate drive voltage variable section 11-C. Here, the positive side potential VP C output by the positive side potential output section 21P-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element Q C having the gate threshold voltage V thC and the intermediate terminal 22-C The potential difference “VP C −VR C ” between the potential VR C and the potential VR C at V thB is determined by the positive potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB . The potential difference between the output positive potential VP B and the potential VR B at the intermediate terminal 22-B is made smaller than "VP B -VR B ". Further/or alternatively, the potential VR C at the intermediate terminal 22-C of the gate drive voltage variable section 11-C corresponding to the power semiconductor element Q C having the gate threshold voltage V thC and the negative side of the gate drive voltage variable section 11-C The potential difference “VR C −VNC from the negative potential VN C output by the potential output section 21N-C is the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the gate threshold voltage V thB . becomes larger than the potential difference “VR B −VN B ” between the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable part 11-B and the negative potential VN B output by the negative potential output part 21N-B of the gate drive voltage variable part 11-B. make it

ゲート線12-Aは、ゲート駆動電圧可変部11-Aから出力されたゲート駆動電圧を、対応する電力用半導体素子QAのゲート端子に供給する。ゲート線12-Bは、ゲート駆動電圧可変部11-Bから出力されたゲート駆動電圧を、対応する電力用半導体素子QBのゲート端子に供給する。ゲート線12-Cは、ゲート駆動電圧可変部11-Cから出力されたゲート駆動電圧を、対応する電力用半導体素子QCのゲート端子に供給する。 The gate line 12-A supplies the gate drive voltage output from the gate drive voltage variable section 11-A to the corresponding gate terminal of the power semiconductor element Q A . The gate line 12-B supplies the gate drive voltage output from the gate drive voltage variable section 11-B to the corresponding gate terminal of the power semiconductor element Q B . The gate line 12-C supplies the gate drive voltage output from the gate drive voltage variable section 11-C to the corresponding gate terminal of the power semiconductor element Q C .

磁気結合部13は、ゲート線12-Aとゲート線12-Bとを磁気結合し、ゲート線12-Bとゲート線12-Cとを磁気結合する。 The magnetic coupling portion 13 magnetically couples the gate lines 12-A and 12-B, and magnetically couples the gate lines 12-B and 12-C.

このように、本開示の一実施形態によるゲート駆動装置1は、複数個直列に接続された電力用半導体素子の個数と同じ個数のゲート駆動電圧可変部及びゲート線を設け、磁気結合部にてゲート線の各々について互いに磁気結合させる構成を有する。本開示の一実施形態によれば、電力用半導体素子についてゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制することができる。 In this way, the gate drive device 1 according to an embodiment of the present disclosure is provided with the same number of gate drive voltage variable sections and gate lines as the number of power semiconductor devices connected in series. It has a configuration in which each of the gate lines is magnetically coupled to each other. According to an embodiment of the present disclosure, even if there are variations in the transmission time of the gate signal and the characteristics of the power semiconductor elements, the switching timings for the ON and OFF operations of each of the power semiconductor elements are aligned to suppress imbalance in the voltages applied to the power semiconductor devices.

続いて、本開示の一実施形態の第1の変形例について説明する。 Next, a first modification of the embodiment of the present disclosure will be described.

図10は、本開示の一実施形態の第1の変形例によるゲート駆動装置を示す回路図である。一例として、2個直列に接続された電力用半導体素子QA及びQBをオンオフ駆動する例について説明するが、3個以上直列に接続された電力用半導体素子をオンオフ駆動する場合であっても第1の変形例は適用可能である。また、一例として、ゲート駆動電圧可変部11-A及び11-Bが図2に示した構成を有する場合について説明するが、ゲート駆動電圧可変部11-A及び11-Bが図1に示した構成を有する場合であっても第1の変形例は適用可能である。 FIG. 10 is a circuit diagram showing a gate drive device according to a first modification of one embodiment of the present disclosure. As an example, an example in which two power semiconductor devices QA and QB connected in series are turned on and off will be described. A first modification is applicable. As an example, a case where the gate drive voltage variable sections 11-A and 11-B have the configuration shown in FIG. 2 will be described. The first modified example is applicable even when having the configuration.

図4及び図5を参照して説明したように複数個直列に接続された電力用半導体素子を有するアーム50により構成される電力変換回路部2について、ゲート駆動装置1は、アーム50内の電力用半導体素子をオンオフ駆動させることができる。電力用半導体素子の特性は、ドレイン-ソース間に流れる電流の大きさにより変化することから、第1の変形例によるゲート駆動装置1では、ドレイン-ソース間に流れる電流に応じてゲート駆動電圧の正側電位及び負側電位を変化させ、ドレイン-ソース間に流れる電流の大きさにより電力用半導体素子の各々の特性に変化が生じても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する。 As described with reference to FIGS. 4 and 5, in the power conversion circuit unit 2 configured by the arm 50 having a plurality of power semiconductor devices connected in series, the gate drive device 1 controls the power in the arm 50. can be turned on and off. Since the characteristics of the power semiconductor element change depending on the magnitude of the current flowing between the drain and the source, in the gate driving device 1 according to the first modification, the gate driving voltage is adjusted according to the current flowing between the drain and the source. Even if the positive side potential and the negative side potential are changed and the characteristics of each power semiconductor device are changed due to the magnitude of the current flowing between the drain and source, the ON operation and OFF operation of each power semiconductor device are aligned to suppress voltage imbalance applied to the power semiconductor devices.

電力変換制御部3は、電流に関する情報として、電力変換回路部2から出力される電流の値iまたは電力変換制御部3が電力変換回路部2の電力変換動作を制御するために生成する電流指令の値i*を保持している。ゲート駆動電圧可変部11-A及び11-Bの各々は、電力変換回路部2から出力される電流の値iまたは電力変換制御部3が電力変換回路部2の電力変換動作を制御するために生成する電流指令の値i*に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。このため、図10に示すように、ゲート駆動電圧可変部11-Aはセレクター回路24-Aをさらに有し、ゲート駆動電圧可変部11-Bはセレクター回路24-Bをさらに有する。 The power conversion control unit 3 uses the value i of the current output from the power conversion circuit unit 2 or the current command generated by the power conversion control unit 3 to control the power conversion operation of the power conversion circuit unit 2 as information about the current. holds the value i * of Each of the gate drive voltage variable units 11-A and 11-B is set to the current value i output from the power conversion circuit unit 2 or the power conversion control unit 3 to control the power conversion operation of the power conversion circuit unit 2. The positive side potential and the negative side potential of the gate drive voltage are changed according to the value i * of the current command to be generated. Therefore, as shown in FIG. 10, the variable gate drive voltage section 11-A further includes a selector circuit 24-A, and the variable gate drive voltage section 11-B further includes a selector circuit 24-B.

複数個直列に接続された直流電源21-Aの各々の間には中間タップが設けられ、各中間タップは、MOSFETで構成されたスイッチ部を介して中間端子22-Aに接続されている。各スイッチ部のMOSFETのオンオフは、セレクター回路24-Aによって制御される。セレクター回路24-Aは、電力変換回路部2から出力される電流の値iまたは電力変換制御部3が電力変換回路部2の電力変換動作を制御するために生成する電流指令の値i*に応じて、複数のMOSFETのうちの1つをオンすることで、正側電位VPAと中間端子22-Aの電位VRAとの電位差「VPA-VRA」、及び中間端子22-Aの電位VRAと負側電位VNAとの電位差「VRA-VNA」を変化させる。 An intermediate tap is provided between each of a plurality of DC power supplies 21-A connected in series, and each intermediate tap is connected to an intermediate terminal 22-A via a switch section composed of a MOSFET. On/off of the MOSFETs of each switch section is controlled by a selector circuit 24-A. The selector circuit 24-A selects the value i of the current output from the power conversion circuit unit 2 or the value i * of the current command generated by the power conversion control unit 3 to control the power conversion operation of the power conversion circuit unit 2. Accordingly, by turning on one of the plurality of MOSFETs, the potential difference “VP A −VR A ” between the positive potential VP A and the potential VR A of the intermediate terminal 22-A and the potential difference “VP A −VR A ” of the intermediate terminal 22-A The potential difference “VR A −VNA between the potential VR A and the negative potential VNA is changed.

同様に、複数個直列に接続された直流電源21-Bの各々の間には中間タップが設けられ、各中間タップは、MOSFETで構成されたスイッチ部を介して中間端子22-Bに接続されている。各スイッチ部のMOSFETのオンオフは、セレクター回路24-Bによって制御される。セレクター回路24-Bは、電力変換回路部2から出力される電流の値iまたは電力変換制御部3が電力変換回路部2の電力変換動作を制御するために生成する電流指令の値i*に応じて、複数のMOSFETのうちの1つをオンすることで、正側電位VPBと中間端子22-Bの電位VRBとの電位差「VPB-VRB」、及び中間端子22-Bの電位VRBと負側電位VNBとの電位差「VRB-VNB」を変化させる。 Similarly, an intermediate tap is provided between each of a plurality of DC power supplies 21-B connected in series, and each intermediate tap is connected to an intermediate terminal 22-B via a switch section composed of a MOSFET. ing. The on/off of the MOSFET of each switch section is controlled by a selector circuit 24-B. The selector circuit 24-B selects the value i of the current output from the power conversion circuit unit 2 or the value i * of the current command generated by the power conversion control unit 3 to control the power conversion operation of the power conversion circuit unit 2. Accordingly, by turning on one of the plurality of MOSFETs, the potential difference “VP B −VR B ” between the positive potential VP B and the potential VR B of the intermediate terminal 22-B, and the potential difference “VP B −VR B ” of the intermediate terminal 22-B The potential difference “VR B −VN B ” between the potential VR B and the negative potential VN B is changed.

図11は、電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態の第1の変形例における不均衡度についてのシミュレーション結果を例示する図である。 FIG. 11 is a diagram exemplifying a simulation result of the degree of imbalance in the first modification of the embodiment of the present disclosure when there are variations in the characteristics of power semiconductor devices.

特性が異なる3.3kV耐圧のSiC-MOSFET電力用半導体素子QA及びQB(VthA<VthB)を直列に接続した場合に3.6kVの電圧を印加したときにおいて、ドレイン-ソース間を流れる電流を、750A、500A、50Aに設定してシミュレーションを行った。また、このシミュレーションでは、各ゲート信号の遅延は無いものとし、ゲート駆動電圧可変部11-Aから出力される正側電位VPAと負側電位VNAとの差「VPA-VNA」を28V一定とし、ゲート駆動電圧可変部11-Bから出力される正側電位VPBと負側電位VNBとの差「VPB-VNB」を28V一定とし、ゲート駆動電圧可変部11-Bから出力される正側電位VPBを17V一定とし、負側電位VNBを-11V一定としている。このような条件の下で、ドレイン-ソース間を流れる電流750A、500A、50Aのそれぞれについて、ゲート駆動電圧可変部11-Aから出力される正側電位VPA/負側電位VNAを「17V/-11V」、「16.75V/-11.25V」、「16.5V/-11.5V」、「16.25V/-11.75V」といったように変化させるシミュレーションを行うと、図11に示すようなオン時及びオフ時の不均衡度が得られた。図11より、ドレイン-ソース間を流れる電流が750Aの場合は正側電位VPA/負側電位VNAが「16.5V/-11.5Vと16.25V/-11.25Vとの間」のとき、ドレイン-ソース間を流れる電流が300Aの場合は正側電位VPA/負側電位VNAが「16.5V/-11.5V」のとき、ドレイン-ソース間を流れる電流が50Aの場合は正側電位VPA/負側電位VNAが「17V/-11V」のとき、それぞれオフ時の不均衡度ΔVdsoffを小さくできることがわかる。 SiC-MOSFET power semiconductor elements Q A and Q B (V thA <V thB ) with different characteristics and a withstand voltage of 3.3 kV are connected in series, and when a voltage of 3.6 kV is applied, the drain-source The simulation was performed by setting the flowing current to 750A, 500A, and 50A. In this simulation, it is assumed that there is no delay in each gate signal, and the difference "VP A -VNA " between the positive potential VP A and the negative potential VNA output from the gate drive voltage variable section 11-A is 28 V is kept constant, and the difference between the positive potential VP B and the negative potential VN B output from the gate drive voltage variable section 11-B is kept at 28 V, and the gate drive voltage variable section 11-B is kept constant at 28 V. The positive side potential VP B output from is set at a constant 17V, and the negative side potential VN B is set at -11V. Under these conditions, for currents 750 A, 500 A, and 50 A flowing between the drain and source, the positive potential VP A /negative potential VN A output from the gate drive voltage variable section 11-A is set to "17 V. /-11V", "16.75V/-11.25V", "16.5V/-11.5V", and "16.25V/-11.75V". On and off imbalances were obtained as shown. From FIG. 11, when the current flowing between the drain and the source is 750 A, the positive potential VPA /negative potential VNA is between 16.5V/-11.5V and 16.25V/-11.25V. , when the current flowing between the drain and source is 300A, the current flowing between the drain and source is 50A when the positive potential VP A /negative potential VNA is 16.5V/−11.5V. In this case, when the positive side potential VP A /negative side potential VN A is "17 V/−11 V", it can be seen that the off imbalance degree ΔVds off can be reduced.

続いて、本開示の一実施形態の第2の変形例について説明する。 Next, a second modification of the embodiment of the present disclosure will be described.

図12は、電力用半導体素子の温度とゲート-ソース間電圧とドレイン電流との関係を例示する図である。 FIG. 12 is a diagram illustrating the relationship between the temperature of the power semiconductor device, the gate-source voltage, and the drain current.

電力用半導体素子は、オンオフ動作時における自己発熱により温度が上昇する。よって、例えば設計上の制約や電力用半導体素子の配置位置によって、電力変換装置において電力用半導体素子ごとに温度差が生じる場合がある。図12では、一例として、SiC-MOSFETからなる電力用半導体素子の温度が25℃と175℃の場合のゲート-ソース間電圧Vgs[V]とドレイン電流Id[A]との関係を示している。図12から、電力用半導体素子の温度が上昇するとゲート閾値電圧が低下することが分かる。このように、電力用半導体素子の温度差によってゲート閾値電圧にバラツキが生じることから、オン動作時及びオフ動作時における印加電圧の不均衡度が大きくなる。そこで、本開示の一実施形態の第2の実施例では、電力用半導体素子の温度に応じてゲート駆動電圧の正側電位及び負側電位を変化させ、電力用半導体素子の各々の発熱により特性に変化が生じても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する。 The temperature of the power semiconductor element rises due to self-heating during on/off operation. Therefore, for example, due to design restrictions and arrangement positions of the power semiconductor elements, a temperature difference may occur between the power semiconductor elements in the power converter. FIG. 12 shows, as an example, the relationship between the gate-source voltage Vgs [V] and the drain current Id [A] when the temperature of the power semiconductor element made of SiC-MOSFET is 25° C. and 175° C. . From FIG. 12, it can be seen that the gate threshold voltage decreases as the temperature of the power semiconductor device increases. As described above, the gate threshold voltage varies due to the temperature difference of the power semiconductor element, so that the imbalance of the applied voltage during the ON operation and the OFF operation becomes large. Therefore, in the second example of one embodiment of the present disclosure, the positive potential and negative potential of the gate drive voltage are changed according to the temperature of the power semiconductor device, and the heat generation of each power semiconductor device causes the characteristic , the switching timings of the ON and OFF operations of the power semiconductor elements are aligned to suppress imbalance in the voltages applied to the power semiconductor elements.

図13は、本開示の一実施形態の第2の変形例によるゲート駆動装置を示す回路図である。一例として、2個直列に接続された電力用半導体素子QA及びQBをオンオフ駆動する例について説明するが、3個以上直列に接続された電力用半導体素子をオンオフ駆動する場合であっても第2の変形例は適用可能である。また、一例として、ゲート駆動電圧可変部11-A及び11-Bが図2に示した構成を有する場合について説明するが、ゲート駆動電圧可変部11-A及び11-Bが図1に示した構成を有する場合であっても第2の変形例は適用可能である。 FIG. 13 is a circuit diagram showing a gate drive device according to a second modification of one embodiment of the present disclosure. As an example, an example in which two power semiconductor devices QA and QB connected in series are turned on and off will be described. A second variant is applicable. As an example, a case where the gate drive voltage variable sections 11-A and 11-B have the configuration shown in FIG. 2 will be described. The second modified example is applicable even if there is a configuration.

ゲート駆動装置1は、電力用半導体素子QA及びQBの各々に対応して設けられる温度センサ25-A及び25-Bをさらに備える。温度センサ25-A及び25-Bの各々は、電力用半導体素子QA及びQBの各々について最も発熱する部位に設置されるのが好ましい。ゲート駆動電圧可変部11-A及び11-Bの各々は、対応する温度センサ25-A及び25-Bにより検出された電力用半導体素子の温度に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。このため、図13に示すように、ゲート駆動電圧可変部11-Aはセレクター回路24-Aをさらに有し、ゲート駆動電圧可変部11-Bはセレクター回路24-Bをさらに有する。 The gate drive device 1 further includes temperature sensors 25-A and 25-B provided corresponding to the power semiconductor elements QA and QB , respectively. It is preferable that each of the temperature sensors 25-A and 25-B is installed at a portion of each of the power semiconductor elements Q A and Q B that generates the most heat. Each of the gate drive voltage variable sections 11-A and 11-B changes the positive and negative potentials of the gate drive voltage according to the temperature of the power semiconductor element detected by the corresponding temperature sensors 25-A and 25-B. change the side potential. Therefore, as shown in FIG. 13, the variable gate drive voltage section 11-A further includes a selector circuit 24-A, and the variable gate drive voltage section 11-B further includes a selector circuit 24-B.

複数個直列に接続された直流電源21-Aの各々の間には中間タップが設けられ、各中間タップは、MOSFETが設けられた導線を介して中間端子22-Aに接続されている。各導線上のMOSFETのオンオフは、セレクター回路24-Aによって制御される。セレクター回路24-Aは、温度センサ25-Aにより検出された電力用半導体素子QAの温度に応じて、複数のMOSFETのうちの1つをオンすることで、正側電位VPAと中間端子22-Aの電位VRAとの電位差「VPA-VRA」、及び中間端子22-Aの電位VRAと負側電位VNAとの電位差「VRA-VNA」を変化させる。 An intermediate tap is provided between each of the plurality of DC power supplies 21-A connected in series, and each intermediate tap is connected to an intermediate terminal 22-A via a lead provided with a MOSFET. The on/off of the MOSFET on each conductor is controlled by a selector circuit 24-A. The selector circuit 24-A turns on one of the plurality of MOSFETs in accordance with the temperature of the power semiconductor element Q A detected by the temperature sensor 25-A, so that the positive potential VP A and the intermediate terminal 22-A potential VR A , and the potential difference "VR A -VNA " between the potential VRA of the intermediate terminal 22 - A and the negative potential VNA are changed.

同様に、複数個直列に接続された直流電源21-Bの各々の間には中間タップが設けられ、各中間タップは、MOSFETが設けられた導線を介して中間端子22-Bに接続されている。各導線上のMOSFETのオンオフは、セレクター回路24-Bによって制御される。セレクター回路24-Bは、温度センサ25-Bにより検出された電力用半導体素子QBの温度に応じて、複数のMOSFETのうちの1つをオンすることで、正側電位VPBと中間端子22-Bの電位VRBとの電位差「VPB-VRB」、及び中間端子22-Bの電位VRBと負側電位VNBとの電位差「VRB-VNB」を変化させる。 Similarly, an intermediate tap is provided between each of a plurality of DC power supplies 21-B connected in series, and each intermediate tap is connected to an intermediate terminal 22-B via a conductor provided with a MOSFET. there is The on/off of the MOSFET on each conductor is controlled by a selector circuit 24-B. The selector circuit 24-B turns on one of the plurality of MOSFETs in accordance with the temperature of the power semiconductor element Q B detected by the temperature sensor 25-B, so that the positive potential VP B and the intermediate terminal 22-B, and the potential difference "VR B -VN B " between the potential VR B of the intermediate terminal 22-B and the negative potential VN B are changed.

例えば、温度センサ25-Aが検出した電力用半導体素子QAが第1の温度TempAであり、温度センサ25-Bが検出した電力用半導体素子QBが第1の温度TempAより低い第2の温度TempBである場合(すなわちTempA>TempBである場合)は、第1の温度TempAを検出した温度センサ25-Aに対応する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNBの各々は、第2の温度TempBを検出した温度センサ25-Bに対応する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも低くなるようにする。 For example, the power semiconductor element Q A detected by the temperature sensor 25- A is at a first temperature Temp A , and the power semiconductor element Q B detected by the temperature sensor 25-B is at a first temperature lower than the first temperature Temp A. 2 temperature Temp B (that is, when Temp A >Temp B ), the gate drive voltage corresponding to the power semiconductor element Q A corresponding to the temperature sensor 25-A that detected the first temperature Temp A Each of the positive side potential VP A and the negative side potential VN B of the gate drive voltage output from the variable section 11-A is applied to the power semiconductor element Q corresponding to the temperature sensor 25-B that detects the second temperature Temp B. B is made lower than each of the positive potential VP B and the negative potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to B.

より詳しくは、TempA>TempBである場合、例えば、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも低いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも、低いゲート駆動電圧の負側電位VNAを出力する。ここで、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位との電位差「VPA-VRA」よりも大きくなるようにする。さらに/あるいは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも小さくなるようにする。 More specifically, when Temp A >Temp B , for example, the positive potential output section 21P-A of the gate drive voltage variable section 11- A corresponding to the power semiconductor element Q A having the temperature Temp A is set at the temperature Temp The positive side of the gate drive voltage lower than the positive side potential VP B of the gate drive voltage output by the positive side potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having B The negative side potential output section 21N-A of the gate drive voltage variable section 11-A, which outputs the potential VP A , is the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B. outputs a negative potential VN A of a gate drive voltage lower than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B. Here, the positive side potential VP B output by the positive side potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B and the potential at the intermediate terminal 22-B The potential difference “VP B −VR B ” with VR B is the positive potential output from the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having temperature Temp A. The potential difference between the potential VP A and the potential at the intermediate terminal 22-A is set to be larger than the potential difference "VP A -VR A ". Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B and the negative potential output of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the section 21N-B is the intermediate terminal 22 of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the temperature Temp A. -A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11- A is made smaller than the potential difference "VR A -VNA ".

また、例えば、温度センサ25-Aが検出した電力用半導体素子QAが第1の温度TempAであり、温度センサ25-Bが検出した電力用半導体素子QBが第1の温度TempAより高い第3の温度TempBである場合(すなわちTempA<TempBである場合)は、第1の温度TempAを検出した温度センサ25-Aに対応する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aから出力されるゲート駆動電圧の正側電位VPA及び負側電位VNAの各々は、第3の温度TempBを検出した温度センサ25-Bに対応する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bから出力されるゲート駆動電圧の正側電位VPB及び負側電位VNBの各々よりも高くなるようにする。 Further, for example, the power semiconductor element Q A detected by the temperature sensor 25- A is at the first temperature Temp A , and the power semiconductor element Q B detected by the temperature sensor 25- B is higher than the first temperature Temp A. When the third temperature Temp B is high (that is, when Temp A < Temp B ), the gate corresponding to the power semiconductor element Q A corresponding to the temperature sensor 25- A that detected the first temperature Temp A Each of the positive side potential VP A and the negative side potential VN A of the gate drive voltage output from the drive voltage variable section 11-A is a power semiconductor corresponding to the temperature sensor 25-B that detects the third temperature Temp B. It is made higher than each of the positive side potential VP B and the negative side potential VN B of the gate drive voltage output from the gate drive voltage variable section 11-B corresponding to the element Q B .

より詳しくは、TempA<TempBである場合、例えば、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力するゲート駆動電圧の正側電位VPBよりも高いゲート駆動電圧の正側電位VPAを出力し、かつ、ゲート駆動電圧可変部11-Aの負側電位出力部21N-Aは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力するゲート駆動電圧の負側電位VNBよりも、高いゲート駆動電圧の負側電位VNAを出力する。ここで、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの正側電位出力部21P-Bが出力する正側電位VPBと中間端子22-Bにおける電位VRBとの電位差「VPB-VRB」は、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの正側電位出力部21P-Aが出力する正側電位VPAと中間端子22-Aにおける電位との電位差「VPA-VRA」よりも小さくなるようにする。さらに/あるいは、温度TempBを有する電力用半導体素子QBに対応するゲート駆動電圧可変部11-Bの中間端子22-Bにおける電位VRBとゲート駆動電圧可変部11-Bの負側電位出力部21N-Bが出力する負側電位VNBとの電位差「VRB-VNB」は、温度TempAを有する電力用半導体素子QAに対応するゲート駆動電圧可変部11-Aの中間端子22-Aにおける電位VRAとゲート駆動電圧可変部11-Aの負側電位出力部21N-Aが出力する負側電位VNAとの電位差「VRA-VNA」よりも大きくなるようにする。 More specifically, when Temp A <Temp B , for example, the positive potential output section 21P-A of the gate drive voltage variable section 11- A corresponding to the power semiconductor element Q A having the temperature Temp A is set at the temperature Temp The positive side of the gate drive voltage higher than the positive side potential VP B of the gate drive voltage output by the positive side potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having B The negative side potential output section 21N-A of the gate drive voltage variable section 11-A, which outputs the potential VP A , is the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B. outputs a negative potential VNA of the gate drive voltage higher than the negative potential VN B of the gate drive voltage output by the negative potential output section 21N-B. Here, the positive side potential VP B output by the positive side potential output section 21P-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B and the potential at the intermediate terminal 22-B The potential difference “VP B −VR B ” with VR B is the positive potential output from the positive potential output section 21P-A of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having temperature Temp A. It is made smaller than the potential difference "VP A -VR A " between the potential VP A and the potential at the intermediate terminal 22-A. Further/or alternatively, the potential VR B at the intermediate terminal 22-B of the gate drive voltage variable section 11-B corresponding to the power semiconductor element Q B having the temperature Temp B and the negative potential output of the gate drive voltage variable section 11-B The potential difference “VR B −VN B ” from the negative potential VN B output by the section 21N-B is the intermediate terminal 22 of the gate drive voltage variable section 11-A corresponding to the power semiconductor element Q A having the temperature Temp A. -A and the negative potential VNA output from the negative potential output section 21N-A of the gate drive voltage variable section 11- A is made larger than the potential difference "VR A -VNA ".

なお、上述した第1の変形例及び第2の変形例は組み合わせて実施してもよく、この場合は、電力変換回路部2から出力される電流の値もしくは電力変換制御部3が電力変換回路部2の電力変換動作を制御するために生成する電流指令の値と、温度センサにより検出された電力用半導体素子の温度と、に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。 In addition, the first modification and the second modification described above may be implemented in combination, and in this case, the value of the current output from the power conversion circuit unit 2 or the power conversion control unit 3 is the power conversion circuit The positive side potential and the negative side potential of the gate drive voltage are changed according to the value of the current command generated to control the power conversion operation of the unit 2 and the temperature of the power semiconductor element detected by the temperature sensor. Let

以上説明したように、本開示の一実施形態及び各変形例によれば、ゲート線におけるゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあったとしても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃えることができ、電力用半導体素子に印加される電圧の不均衡を抑制することができる。 As described above, according to the embodiment and each of the modifications of the present disclosure, even if there are variations in the transmission time of the gate signal on the gate line and the characteristics of the power semiconductor elements, each power semiconductor element Switching timings for on-operation and off-operation can be aligned, and imbalance in the voltage applied to the power semiconductor device can be suppressed.

1 ゲート駆動装置
2 電力変換回路部
3 電力変換制御部
11-A、11-B、11-C ゲート駆動電圧可変部
12-A、12-B、12-C ゲート線
13 磁気結合部
21-A、21-B 直流電源
21P-A、21P-B、21P-C 正側電位出力部
21N-A、21N-B、21N-C 負側電位出力部
22-A、22-B、22-C 中間端子
23P-A、23P-B、23P-C 正側スイッチ
23N-A、23N-B、23N-C 負側スイッチ
24-A、24-B セレクター回路
25-A、25-B 温度センサ
26-A、26-B、26-C 切替えスイッチ
30 磁性体
50 アーム
60 レグ
100 電力変換装置
200 直流電源
300 負荷
C コンデンサ
A、DB、DC ダイオード
1、P2 端子
A、QB、QC 電力用半導体素子
1 端子
2 端子
1 Gate drive device 2 Power conversion circuit unit 3 Power conversion control unit 11-A, 11-B, 11-C Gate drive voltage variable unit 12-A, 12-B, 12-C Gate line 13 Magnetic coupling unit 21-A , 21-B DC power supply 21P-A, 21P-B, 21P-C Positive side potential output section 21N-A, 21N-B, 21N-C Negative side potential output section 22-A, 22-B, 22-C Intermediate Terminal 23P-A, 23P-B, 23P-C Positive side switch 23N-A, 23N-B, 23N-C Negative side switch 24-A, 24-B Selector circuit 25-A, 25-B Temperature sensor 26-A , 26-B, 26-C Changeover switch 30 Magnetic material 50 Arm 60 Leg 100 Power converter 200 DC power supply 300 Load C Capacitor D A , D B , D C Diode P 1 , P 2 Terminals Q A , Q B , Q C power semiconductor device T1 terminal T2 terminal

Claims (14)

複数個直列に接続された電力用半導体素子のゲート駆動装置であって、
前記電力用半導体素子に対応して設けられ、可変のゲート駆動電圧を出力するゲート駆動電圧可変部と、
前記ゲート駆動電圧可変部から出力された前記ゲート駆動電圧を対応する前記電力用半導体素子の各々のゲート端子に供給するゲート線と、
前記ゲート線の各々を互いに磁気結合する磁気結合部と、
を備える、ゲート駆動装置。
A gate drive device for a plurality of power semiconductor devices connected in series,
a gate drive voltage variable unit provided corresponding to the power semiconductor element and outputting a variable gate drive voltage;
a gate line for supplying the gate drive voltage output from the gate drive voltage variable section to each gate terminal of the corresponding power semiconductor element;
a magnetic coupling unit that magnetically couples each of the gate lines to each other;
A gate drive.
前記ゲート駆動電圧可変部は、出力する前記ゲート駆動電圧の電位を前記電力用半導体素子間の電気的特性の差に応じて可変する、請求項1に記載のゲート駆動装置。 2. The gate driving device according to claim 1, wherein said gate driving voltage varying section varies the potential of said gate driving voltage to be output according to a difference in electrical characteristics between said power semiconductor elements. 第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第1のゲート閾値電圧より高い第2のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力する、請求項2に記載のゲート駆動装置。 The gate drive voltage variable part corresponding to the power semiconductor device having a first gate threshold voltage corresponds to the power semiconductor device having a second gate threshold voltage higher than the first gate threshold voltage. 3. The gate drive device according to claim 2, wherein a positive potential and a negative potential of a gate drive voltage that are lower than each of the positive potential and the negative potential of the gate drive voltage output by a gate drive voltage variable unit are output. . 前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
前記第2のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差は、前記第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差よりも大きい、請求項3に記載のゲート駆動装置。
Each of the gate drive voltage variable sections is connected in series to a positive potential output section that outputs a positive potential of the gate drive voltage and the positive potential output section, and outputs a negative potential of the gate drive voltage. and a negative potential output section for
In each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section, and the power semiconductor corresponding to the gate drive voltage variable section. and the potential at the output terminal of the element are the same potential,
A potential difference between the positive potential output by the gate driving voltage variable section corresponding to the power semiconductor element having the second gate threshold voltage and the potential at the intermediate terminal has the first gate threshold voltage. 4. The gate drive device according to claim 3, wherein the potential difference between said positive side potential output by said gate drive voltage variable section corresponding to said power semiconductor element and the potential at said intermediate terminal is larger.
前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
前記第2のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差は、前記第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差よりも小さい、請求項3または4に記載のゲート駆動装置。
Each of the gate drive voltage variable sections is connected in series to a positive potential output section that outputs a positive potential of the gate drive voltage and the positive potential output section, and outputs a negative potential of the gate drive voltage. and a negative potential output section for
In each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section, and the power semiconductor corresponding to the gate drive voltage variable section. and the potential at the output terminal of the element are the same potential,
The potential difference between the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the second gate threshold voltage and the negative side potential output from the gate drive voltage variable section is The potential difference between the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor device having a gate threshold voltage of 1 and the negative side potential output from the gate drive voltage variable section is smaller than the potential difference. 5. The gate drive device according to 3 or 4.
第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第1のゲート閾値電圧より低い第3のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力する、請求項1~3のいずれか一項に記載のゲート駆動装置。 The gate drive voltage variable section corresponding to the power semiconductor device having a first gate threshold voltage corresponds to the power semiconductor device having a third gate threshold voltage lower than the first gate threshold voltage. 4. A gate drive voltage variable unit outputs a positive potential and a negative potential of a gate drive voltage higher than each of the positive potential and the negative potential of the gate drive voltage output by the variable gate drive voltage unit. A gate drive device according to any one of claims 1 to 3. 前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
前記第3のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差は、前記第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差よりも小さい、請求項6に記載のゲート駆動装置。
Each of the gate drive voltage variable sections is connected in series to a positive potential output section that outputs a positive potential of the gate drive voltage and the positive potential output section, and outputs a negative potential of the gate drive voltage. and a negative potential output section for
In each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section, and the power semiconductor corresponding to the gate drive voltage variable section. and the potential at the output terminal of the element are the same potential,
A potential difference between the positive potential output by the gate driving voltage variable section corresponding to the power semiconductor element having the third gate threshold voltage and the potential at the intermediate terminal has the first gate threshold voltage. 7. The gate drive device according to claim 6, wherein the potential difference between the positive potential output by the gate drive voltage variable section corresponding to the power semiconductor element and the potential at the intermediate terminal is smaller.
前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
前記第3のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差は、前記第1のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差よりも大きい、請求項6または7に記載のゲート駆動装置。
Each of the gate drive voltage variable sections is connected in series to a positive potential output section that outputs a positive potential of the gate drive voltage and the positive potential output section, and outputs a negative potential of the gate drive voltage. and a negative potential output section for
In each of the gate drive voltage variable sections, a potential at an intermediate terminal that is a connection point between the positive side potential output section and the negative side potential output section, and the power semiconductor corresponding to the gate drive voltage variable section. and the potential at the output terminal of the element are the same potential,
The potential difference between the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having the third gate threshold voltage and the negative side potential output from the gate drive voltage variable section is The potential difference between the potential at the intermediate terminal of the gate drive voltage variable section corresponding to the power semiconductor element having a gate threshold voltage of 1 and the negative side potential output from the gate drive voltage variable section is larger than the potential difference. 8. The gate drive device according to 6 or 7.
前記電力用半導体素子の各々に対応して設けられる温度センサをさらに備え、
前記ゲート駆動電圧可変部の各々は、対応する前記温度センサにより検出された前記電力用半導体素子の温度に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項1~8のいずれか一項に記載のゲート駆動装置。
further comprising a temperature sensor provided corresponding to each of the power semiconductor elements,
2. Each of said gate drive voltage varying sections changes the positive side potential and the negative side potential of said gate drive voltage according to the temperature of said power semiconductor element detected by said corresponding temperature sensor. 9. The gate drive device according to any one of 8.
第1の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第1の温度より低い第2の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力する、請求項9に記載のゲート駆動装置。 The gate drive voltage variable section corresponding to the power semiconductor element corresponding to the temperature sensor that detects the first temperature corresponds to the temperature sensor that detects a second temperature lower than the first temperature. outputting a positive potential and a negative potential of a gate drive voltage lower than each of the positive potential and the negative potential of the gate drive voltage output by the gate drive voltage variable section corresponding to the power semiconductor element; Item 10. The gate drive device according to item 9. 第1の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第1の温度より高い第3の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力する、請求項9または10に記載のゲート駆動装置。 The gate drive voltage variable section corresponding to the power semiconductor element corresponding to the temperature sensor that detects the first temperature corresponds to the temperature sensor that detects a third temperature higher than the first temperature. outputting a positive potential and a negative potential of the gate drive voltage higher than each of the positive potential and the negative potential of the gate drive voltage output by the gate drive voltage variable section corresponding to the power semiconductor element; Item 11. The gate drive device according to item 9 or 10. 請求項1~11のいずれか一項に記載のゲート駆動装置と、
複数個直列に接続された前記電力用半導体素子が設けられたアームを有し、前記電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部と、
前記電力変換回路部の電力変換動作を制御する電力変換制御部と、
を備える、電力変換装置。
A gate driving device according to any one of claims 1 to 11;
a power conversion circuit unit having an arm provided with a plurality of the power semiconductor devices connected in series, and performing a power conversion operation according to the on/off operation of the power semiconductor devices;
A power conversion control unit that controls the power conversion operation of the power conversion circuit unit;
A power conversion device.
前記ゲート駆動電圧可変部の各々は、前記電力変換回路部から出力される電流の値に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項12に記載の電力変換装置。 13. The power conversion according to claim 12, wherein each of said gate drive voltage variable units changes the positive side potential and negative side potential of said gate drive voltage according to the value of the current output from said power conversion circuit unit. Device. 前記ゲート駆動電圧可変部の各々は、前記電力変換制御部が前記電力変換回路部の電力変換動作を制御するために生成する電流指令の値に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項12に記載の電力変換装置。 Each of the gate drive voltage variable sections has a positive side potential and a negative side potential of the gate drive voltage according to the value of the current command generated by the power conversion control section to control the power conversion operation of the power conversion circuit section. 13. The power converter according to claim 12, wherein the side potential is changed.
JP2021155913A 2021-09-24 2021-09-24 Gate drive device for power semiconductor elements and power conversion device Pending JP2023047023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021155913A JP2023047023A (en) 2021-09-24 2021-09-24 Gate drive device for power semiconductor elements and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021155913A JP2023047023A (en) 2021-09-24 2021-09-24 Gate drive device for power semiconductor elements and power conversion device

Publications (1)

Publication Number Publication Date
JP2023047023A true JP2023047023A (en) 2023-04-05

Family

ID=85778534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021155913A Pending JP2023047023A (en) 2021-09-24 2021-09-24 Gate drive device for power semiconductor elements and power conversion device

Country Status (1)

Country Link
JP (1) JP2023047023A (en)

Similar Documents

Publication Publication Date Title
US9559683B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
JP6742528B2 (en) Power converter
JP4925841B2 (en) Power semiconductor element drive circuit and power conversion device
JP5200738B2 (en) Inverter circuit
US7696650B2 (en) Driving circuit for switching elements
CN109314509B (en) Drive device
CN111656658B (en) Negative voltage generation circuit and power conversion device using same
CN113497610A (en) Gate drive circuit capable of reducing conduction loss of power semiconductor
JP5348115B2 (en) Load drive device
US10819236B2 (en) Control of a power stage of a switched-mode power supply
JP2019154134A (en) Gate driving apparatus
WO2018092697A1 (en) Device and method for controlling switching of at least one semiconductor power switch
JP2023047023A (en) Gate drive device for power semiconductor elements and power conversion device
JP7099199B2 (en) Drive circuit of the switch to be driven
JP2018074676A (en) Gate drive circuit
JP2020096444A (en) Switching circuit
US11451227B2 (en) Control circuitry for power semiconductor switches using control signal feedback
JP6906390B2 (en) Switching circuit
JP2021082879A (en) Logic circuit and circuit chip
JP6185032B2 (en) Semiconductor device and inverter, converter and power conversion device using the same
WO2012111273A1 (en) Power device apparatus
JP7443795B2 (en) Gate drives and switching devices
WO2023162032A1 (en) Gate drive circuit and power conversion device using same
US11916469B2 (en) Resonant power conversion device
US11290088B2 (en) Drivers for paralleled semiconductor switches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625