JP2023040885A - 逆流防止回路、電源回路、および電源装置 - Google Patents

Abstract

【課題】従来よりも制御が簡単な逆流防止回路を提供する。【解決手段】ＮＭＯＳ（ＮＭ１）、第１整流素子（ＦＲ１）、第２整流素子（ＳＲ１）、第３整流素子（ＴＲ３）、センタータップ端子を備えるトランスの２次側巻線（ＳＷ１）、電圧レギュレータ（ＶＲ１）、およびトランジスタ（ＴＳ１）を備える逆流防止回路１０。【選択図】図１

Description

以下の開示は、逆流防止回路に関する。

従来、他の電源回路との並列化を行う電源回路の出力部には、出力電流の逆流を防止する為にＭＯＳ（Metal-Oxide-Semiconductor）で構成された逆流防止回路が用いられる。特許文献１にその一例が開示されている。

特開２００６－３１１７４０号公報

但し、このような逆流防止回路には、なおも改良の余地がある。

本開示の一態様は、従来よりも制御が簡単な逆流防止回路を提供することを目的とする。

上記の課題を解決するために、本開示の一態様に係る逆流防止回路は、ＮＭＯＳを使った逆流防止回路であって、上記逆流防止回路は、アノード端子、カソード端子、および制御端子を備える上記ＮＭＯＳと、基準電圧ノードと、出力電圧ノードと、第１、第２、および第３整流素子と、センタータップ端子を備えるトランスの２次側巻線と、入力端子、出力端子、および基準電圧端子を備える電圧レギュレータと、高電圧端子、低電圧端子、および制御端子を備えるトランジスタと、を備えており、上記２次側巻線の一端に、上記第１整流素子のカソード端子と、上記第３整流素子のアノード端子とが接続されており、上記２次側巻線の他端に、上記第２整流素子のカソード端子が接続されており、上記基準電圧ノードに、上記第１整流素子のアノード端子と、上記第２整流素子のアノード端子と、上記トランジスタの低電圧端子とが接続されており、上記電圧レギュレータの入力端子は、上記第３整流素子のカソード端子に接続されており、上記電圧レギュレータの基準電圧端子は、上記出力電圧ノードに接続されており、上記２次側巻線のセンタータップ端子は、直接またはコイルを介して上記出力電圧ノードに接続されており、上記ＮＭＯＳのアノード端子は、上記出力電圧ノードに接続されており、上記ＮＭＯＳの制御端子に、上記電圧レギュレータの出力端子に接続される経路と、上記トランジスタの高電圧端子とに接続される経路とが備わっている。

本開示の一態様によれば、従来よりも制御が簡単な逆流防止回路を提供することができる。

本開示の一実施形態に係る、ゲート駆動回路を含む逆流防止回路の回路構成を示す図である。 本開示の一実施形態に係る逆流防止回路における各部の電圧波形を示す図である。 本開示の一実施形態に係る逆流防止回路を備える電源回路と、電源回路を備える電源装置とを示す図である。

図１は、本開示の一実施形態に係る、ゲート駆動回路を含む逆流防止回路１０の回路構成を示す図である。本実施形態で開示する逆流防止回路１０は、ＭＯＳ（Metal-Oxide-Semiconductor）を順方向電圧降下の少ないダイオードとして機能させるために、順方向電流の導通時にゲートのＯＮを行う。

本開示において、記載の簡潔化のために、例えば「第１整流素子ＦＲ１」を、単に「ＦＲ１」とも表記する。

（用語の定義）
逆流防止回路１０の説明に先立ち、本明細書では、以下の通り各用語を定義する。

・トランジスタ：後述する高電圧端子、低電圧端子、および制御端子の３端子を備える素子。トランジスタは、制御端子の電圧または電流制御によって、高電圧端子から低電圧端子へ電流を流すことと流さないこととが制御できる。ＭＯＳおよびバイポーラトランジスタも、このトランジスタに該当する。

トランジスタがＮチャネル金属酸化物半導体（N-Channel Metal-Oxide-Semiconductor、ＮＭＯＳ）の場合には、ドレインが高電圧端子、ソースが低電圧端子、ゲートが制御端子になる。トランジスタのゲートソース間電圧が、しきい値電圧以上になると、高電圧端子から低電圧端子へ電流が流れる。トランジスタがＮＰＮバイポーラトランジスタの場合には、コレクタが高電圧端子、エミッタが低電圧端子、ベースが制御端子になる。制御端子に電流を流すと、高電圧端子から低電圧端子へ電流が流れる。

・高電圧端子：低電圧端子に印加される電圧よりも高い電圧を印加して使用する端子
・低電圧端子：高電圧端子に印加される電圧よりも低い電圧を印加して使用する端子
・整流素子：ダイオードを代表として、アノード端子からカソード端子へ電流を流す素子。ここには、ＮＭＯＳを代表する素子も含まれる。整流素子がＮＭＯＳの場合には、ソースをアノード端子、ドレインをカソード端子と定義できる。

・電圧レギュレータ：入力電圧および負荷の変動に依存せずに所定の電圧を出力する回路、または当該回路が組み込まれた電子部品。リニアレギュレータおよびスイッチングレギュレータが、電圧レギュレータに該当する。これらのレギュレータは、電力を受け取る入力端子と、電力を出力する出力端子と、入出力電圧の基準となるノードに接続する基準電圧端子とを備える。

・シリーズレギュレータ：リニアレギュレータに含まれ、ＬＤＯ(Low Drop-Out regulator)等が該当する。シリーズレギュレータには、低出力仕様における消費電力が非常に小さいというメリットが有る。

逆流防止回路１０に用いる電源としては、ＮＭＯＳのゲートがＯＮ中は消費電力がリーク電流のみ（ほぼゼロ）であるため、シリーズレギュレータが最適となる。逆流防止回路１０に含まれるＮＭＯＳ（後述するＮＭ１）のオン抵抗を低減するために比較的高い１０Ｖ以上の電圧を適用する為、出力仕様が１Ａ以下のシリーズレギュレータを選択することで、シリーズレギュレータを小型にすることが出来る。電圧の上限は２０Ｖであり、それ以上ではＮＭ１の制御端子（ゲート）の信頼性が悪化する。

（逆流防止回路１０を構成する素子）
図１に示すように、ＮＭ１を使った逆流防止回路１０は、ＮＭ１、ＲＦ１、ＶＯ１、ＦＲ１、ＳＲ１、ＣＯ１、ＴＲ１、ＰＣ１（ＰＲ１およびＰＺ１）、ＳＷ１、ＶＲ１、ＴＳ１、ＤＰ１、ＩＣ１、ＯＣ１、およびＭＣ１を備えている。また、図１に示すように、逆流防止回路１０にＬＯ１が接続されている。これらの素子について、それぞれ以下に説明する。

（逆流防止回路１０の主要な回路構成）
ＮＭ１を使った逆流防止回路１０の主要な素子は、ＮＭ１、ＲＦ１、ＶＯ１、ＦＲ１、ＳＲ１、ＴＲ１、ＳＷ１、ＶＲ１、およびＴＳ１である。

ＳＷ１は、センタータップ端子を備えるトランス（変圧器）の２次側巻線である。ＣＯ１は、インダクタンスが２.５μＨ、抵抗が３００μΩのコイルである。ＦＲ１は、しきい値電圧が３．３Ｖ、オン抵抗が３００μΩになるように並列化したＮＭＯＳで構成される第１整流素子である。ＳＲ１は、ＦＲ１と同じ構成のＮＭＯＳを使った第２整流素子である。ＴＲ１は、耐圧が９０Ｖ、順方向電圧が０．６ＶのＦＲＤ（Fast Recovery Diode）を用いた第３整流素子である。

ＰＣ１は、ＰＲ１とＰＺ１で構成され、ノイズから後段の素子を保護する回路である。ＰＲ１は、抵抗が１ｋΩの保護用の抵抗である。ＰＺ１は、降伏電圧が５６Ｖのツェナーダイオードである。ＶＲ１は、ＬＤＯで構成されており、出力電圧が１５Ｖかつ出力電流が０．２Ａの電圧レギュレータである。ＶＲ１は、好ましくは、出力仕様が１０Ｖ以上かつ１Ａ以下のシリーズレギュレータである。ＶＲ１は、ＮＭ１のゲート駆動用電源である
ＩＣ１は、静電容量が０．１μＦの電圧安定化コンデンサである。ＯＣ１は、静電容量が０．１μＦの出力電圧安定化コンデンサである。ＤＰ１は、抵抗が３０ｋΩの抵抗である。ＮＭ１は、しきい値電圧が１．６Ｖになり、かつオン抵抗が７０μΩになるように並列化したＮＭＯＳで構成される逆流防止用の素子である。ＮＭ１は、アノード端子、カソード端子、および制御端子を備える。ＴＳ１は、しきい値電圧が１．６Ｖかつオン抵抗が２ΩのＮＭＯＳで構成されたトランジスタである。ＴＳ１は、ＮＭ１のゲート駆動回路である。

ＭＣ１は、静電容量が１０ｍＦになるように並列化したコンデンサで構成されるコンデンサである。ＬＯ１は、負荷が２ｋＷになるように構成された抵抗である。ＲＦ１は、基準電圧ノード（０Ｖ）である。ＶＯ１は、出力電圧ノード（１２．２Ｖ）である。

ＰＣ１は、ノイズ除去回路であるため、逆流防止回路１０においてノイズが問題にならない状況下では、逆流防止回路１０にＰＣ１は不要となる。ＰＣ１の出力端子は、ＰＺ１のカソード端子に相当する。５６Ｖより高いノイズが電圧に混入した場合でも、電圧は５６Ｖに制限されている。これは、ＰＣ１が電圧レギュレーションしていることにも該当する。この様なノイズ除去回路は、シャントレギュレータとも定義される。ＰＣ１の入力端子は、ＴＲ１のカソード端子に接続されている。ＰＣ１の出力端子は、ＰＺ１のカソード端子に相当し、ＰＣ１の基準電圧端子は、ＰＺ１のアノード端子に相当する。ＰＣ１は、ＰＺ１のツェナー降伏電圧を調整することで電圧をレギュレーション出来ることから、ＶＲ１の代わりに使用することも可能である。

（逆流防止回路１０を構成する各素子の接続関係）
ＳＷ１の一端に、ＦＲ１のカソード端子とＴＲ１のアノード端子とが接続されている。ＳＷ１の他端に、ＳＲ１のカソード端子が接続されている。ＲＦ１に、ＦＲ１のアノード端子と、ＳＲ１のアノード端子と、ＴＳ１の低電圧端子とが接続されている。ＶＲ１の入力端子は、ＴＲ１のカソード端子に接続されており、ＶＲ１の基準電圧端子は、ＶＯ１に接続されている。ＳＷ１のセンタータップ端子は、ＣＯ１を介してＶＯ１に接続されている。なお、ＳＷ１のセンタータップ端子は、ＣＯ１を介さずに直接ＶＯ１に接続されていてもよい。ＮＭ１のアノード端子は、ＶＯ１に接続されている。ＮＭ１の制御端子（ゲート）に、ＶＲ１の出力端子に接続される経路と、ＴＳ１の高電圧端子に接続される経路とが備わっている。

ＮＭ１の制御端子（ゲート）からＶＲ１の出力端子に接続される経路には、ＤＰ１が接続されている。

ＬＯ１は、逆流防止回路１０のテスト用に接続した負荷である。ＬＯ１の一端は、ＮＭ１のカソード端子に接続されており、ＬＯ１の他端は、ＲＦ１に接続されている。ＮＭ１のカソード端子は、逆流防止回路１０の出力端子に相当する。ＦＲ１、ＳＲ１、およびＴＳ１の各制御端子は、後述する制御回路２０に接続されている。制御回路２０が、ＦＲ１、ＳＲ１、およびＴＳ１の各制御端子を制御する。

ＩＣ１およびＯＣ１は、いずれも、ＶＲ１の安定動作の為に逆流防止回路１０に組み込まれるコンデンサである。コンデンサの必要性の有無は、逆流防止回路１０およびＶＲ１の詳細仕様によって変化する。このためＩＣ１およびＯＣ１は、逆流防止回路１０に必須ではない。

ＤＰ１は、ＮＭ１のターンＯＮ速度を調整するか、または、ＴＳ１のＯＮによるＯＣ１の放電を抑制する、といった目的で、逆流防止回路１０に組み込まれている。これらをＤＰ１で行わない場合には、ＤＰ１を逆流防止回路１０に組み込む必要はない。

ＭＣ１は、ＶＯ１の電圧を安定化させるコンデンサである。ＭＣ１の静電容量の大きさ、ＭＣ１の必要性の有無、およびＭＣ１を組み込む位置などは、逆流防止回路１０の詳細仕様によって変化する。このためＭＣ１は、その必要性に応じて逆流防止回路１０に適宜採用されるものである。

（逆流防止回路１０の回路動作）
図２は、本開示の一実施形態に係る逆流防止回路１０における各部の電圧波形を示す図である。逆流防止回路１０の回路動作は、以下の２工程に分けて考えることが出来る：
第１工程：ＶＲ１の出力電圧立上
第２工程：ＮＭ１の制御。

図２のＮＭ１Ｖｇｓは、本実施形態におけるＮＭ１のゲートソース間電圧を示す。また、図２のＶＲ１Ｖｏｕｔは、本実施形態におけるＶＲ１の出力電圧を示す。

ＶＲ１の出力電圧立上は、以下のように行われる。最初に、ＴＳ１をＯＮさせることでＮＭ１をＯＦＦさせる。これは、不用意なＮＭ１のＯＮによる電流の逆流を防止する為である。トランスの１次側巻線（不図示）が矩形波で励磁されることで、ＳＷ１に３５Ｖで６６ｋＨｚの起電圧が発生する。この電圧を、ＦＲ１およびＳＲ１で整流し、さらにＣＯ１およびＭＣ１で平滑することで、ＶＯ１に１２．２Ｖの出力電圧を発生させる。一方で、ＴＲ１で整流されかつＶＯ１を基準とした電圧である２２．８Ｖ（３５Ｖ－１２．２Ｖ）は、ＩＣ１で平滑化される。２２．８Ｖを入力とするＶＲ１は、１５Ｖを出力し、ＯＣ１で電圧を安定化する。図２に示すように、ＶＲ１Ｖｏｕｔは、トランス励磁の開始から約５ｍＳｅｃ（ミリ秒）で所定の１５Ｖまで立ち上がっていることが分かる。

逆流防止回路１０では、トランスを矩形波で励磁するために、ＣＯ１を採用している。ＬＬＣコンバータ等の正弦波励磁の場合には、ＣＯ１は逆流防止回路１０に不要である。このため、ＣＯ１は逆流防止回路１０に必須ではない。

ＮＭ１の制御は、
・ＶＲ１の出力電圧がＮＭ１のしきい値電圧以上であること（出力電圧は必ずしも１５Ｖでなくてよい）
・ＮＭ１に寄生ダイオードを通じた順方向電流が流れていること
の双方を制御回路２０が判断（推定も含む）し、ＴＳ１をターンＯＦＦすることによって行われる。

ＮＭ１は、入力静電容量（Ｃｉｓｓ）とＤＰ１の抵抗値との時定数でターンＯＮする。ＮＭ１がオンすることで、順方向電圧降下が低減される。

制御回路２０は、ＮＭ１に逆流電流が流れた場合、または、それを予知あるいは検知した場合には、ＴＳ１をターンＯＮする。これによって、ＮＭ１がＯＦＦし、逆流電流を止めることが出来る。図２に示す時間５ｍＳｅｃでＴＳ１をターンＯＦＦすることで、ＮＭ１Ｖｇｓは、約１０ｍＳｅｃかけてゆっくりと１５Ｖに達している。ＤＰ１によって、ゆっくりとＮＭ１をＯＮすることで、過渡的な電流を抑制し逆流防止回路１０の全体の誤動作を抑制することが出来る。一方で、時間４０ｍＳｅｃに例示されるように、ＮＭ１のＯＦＦを高速にすることで、逆流電流を高速に遮断できる。

（出力電圧ノードＶＯ１の最適範囲）
逆流防止回路１０は、逆流電流が流れた場合には高速にＯＦＦする必要がある。このため、ＮＭ１を高速にＯＦＦする場合には、ゲート電圧は大きな負電圧を印加するほうが好ましい。本実施形態では、ＮＭ１のアノード端子（ソース）を基準に－１２．２Ｖのゲート電圧を印加することで、高速化を行っている。ゲート電圧の最適範囲は、－３Ｖ～－２０Ｖの範囲である。－３Ｖ以上の場合、高速化の効果が少なくなる。また、－２０Ｖ以下では、ＮＭ１の制御端子（ゲート）が損傷する可能性が発生する。

ソースに対するゲート電圧が－３Ｖ～－２０Ｖの範囲であることを実現する為には、ＲＦ１に対するＶＯ１は３Ｖ～２０Ｖの範囲となる。

（逆流防止回路１０を備える電源回路１００および１０１）
図３は、本開示の一実施形態に係る逆流防止回路１０を備える電源回路１００および１０１と、電源回路１００および１０１を備える電源装置２００とを示す図である。図３に示すように、電源装置２００は、電源回路１００および１０１を備えている。電源回路１００は、逆流防止回路１０および制御回路２０を備えている。この為、電源回路１００は、逆流防止機能を簡単な制御で実施することが可能となる。

図３に示すように、電源回路１０１は、逆流防止回路１１および制御回路２１を備えている。電源回路１０１は、電源回路１００と同じ構成である。すなわち、逆流防止回路１１は逆流防止回路１０と同一の構成であり、かつ、制御回路２１は制御回路２０と同一の構成である。この為、電源回路１０１は、電源回路１００と同様に、逆流防止機能を簡単な制御で実施することが可能となる。

（電源回路１００と電源回路１０１との並列接続）
図３に示すように、電源装置２００では、電源回路１００の出力端子（ＮＭ１のカソード端子）と、電源回路１０１の出力端子（ＮＭ１のカソード端子）とが、配線ＷＩ１で接続されている。すなわち、電源装置２００は、電源回路１００および１０１が、並列接続されている構成を含む。電源回路１００および１０１が互いに同一の構成であるため、電源装置１００および１０１の各出力端子をＷＩ１で接続しても、一方の電源回路から他方の電源回路へ電流が流れることを、逆流防止回路１０または１１で防止できる。この為、電源回路１００と電源回路１０１とを並列接続した構成の電源装置２００は、このような逆流の防止を行いながら電源の並列動作が行える。

また、以上で述べた各数値は、単なる一例であることに留意されたい。また、逆流防止回路１０の回路動作の調整の為に、逆流防止回路１０内の配線上に抵抗を追加したり、配線間にコンデンサを追加したりすることも、適宜実施可能である。

〔付記事項〕
本開示の一態様は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本開示の一態様の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成できる。

１０ 逆流防止回路
１１ 逆流防止回路
２０ 制御回路
２１ 制御回路
１００ 電源回路
１０１ 電源回路
２００ 電源装置
ＣＯ１ コイル
ＤＰ１ 抵抗
ＦＲ１ 第１整流素子
ＩＣ１ 電圧安定化コンデンサ
ＬＯ１ 抵抗
ＭＣ１ コンデンサ
ＮＭ１ ＮＭＯＳ
ＯＣ１ 出力電圧安定化コンデンサ
ＰＣ１ ノイズ除去回路
ＰＲ１ 抵抗
ＰＺ１ ツェナーダイオード
ＲＦ１ 基準電圧ノード
ＳＲ１ 第２整流素子
ＳＷ１ トランスの２次側巻線
ＴＲ１ 第３整流素子
ＴＳ１ トランジスタ
ＶＯ１ 出力電圧ノード
ＶＲ１ 電圧レギュレータ
ＷＩ１ 配線

Claims (6)

1. ＮＭＯＳを使った逆流防止回路であって、
   上記逆流防止回路は、
   アノード端子、カソード端子、および制御端子を備える上記ＮＭＯＳと、
   基準電圧ノードと、
   出力電圧ノードと、
   第１整流素子、第２整流素子、および第３整流素子と、
   センタータップ端子を備えるトランスの２次側巻線と、
   入力端子、出力端子、および基準電圧端子を備える電圧レギュレータと、
   高電圧端子、低電圧端子、および制御端子を備えるトランジスタと、を備えており、
   上記２次側巻線の一端に、上記第１整流素子のカソード端子と、上記第３整流素子のアノード端子とが接続されており、
   上記２次側巻線の他端に、上記第２整流素子のカソード端子が接続されており、
   上記基準電圧ノードに、上記第１整流素子のアノード端子と、上記第２整流素子のアノード端子と、上記トランジスタの低電圧端子とが接続されており、
   上記電圧レギュレータの入力端子は、上記第３整流素子のカソード端子に接続されており、
   上記電圧レギュレータの基準電圧端子は、上記出力電圧ノードに接続されており、
   上記２次側巻線のセンタータップ端子は、直接またはコイルを介して上記出力電圧ノードに接続されており、
   上記ＮＭＯＳのアノード端子は、上記出力電圧ノードに接続されており、
   上記ＮＭＯＳの制御端子に、上記電圧レギュレータの出力端子に接続される経路と、上記トランジスタの高電圧端子に接続される経路とが備わっている、逆流防止回路。
2. 上記電圧レギュレータは、出力仕様が１０Ｖ以上かつ１Ａ以下のシリーズレギュレータである、請求項１に記載の逆流防止回路。
3. 上記出力電圧ノードの電圧は、３Ｖ～２０Ｖである、請求項１に記載の逆流防止回路。
4. 上記ＮＭＯＳの制御端子から上記電圧レギュレータの出力端子に接続される上記経路には、抵抗が接続されている、請求項１に記載の逆流防止回路。
5. 請求項１に記載の逆流防止回路を備える電源回路。
6. 並列接続した請求項５に記載の電源回路を備える電源装置。
   
   

Images