JP2023038405A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2023038405A
JP2023038405A JP2021145088A JP2021145088A JP2023038405A JP 2023038405 A JP2023038405 A JP 2023038405A JP 2021145088 A JP2021145088 A JP 2021145088A JP 2021145088 A JP2021145088 A JP 2021145088A JP 2023038405 A JP2023038405 A JP 2023038405A
Authority
JP
Japan
Prior art keywords
optical
optical element
wiring board
printed wiring
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021145088A
Other languages
English (en)
Inventor
敬介 清水
Keisuke Shimizu
大介 池田
Daisuke Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2021145088A priority Critical patent/JP2023038405A/ja
Priority to US17/821,534 priority patent/US20230076560A1/en
Publication of JP2023038405A publication Critical patent/JP2023038405A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4246Bidirectionally operating package structures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】従来よりも伝送損失が少ない半導体パッケージの提供。【解決手段】第1面2aと第1面2aと反対側の第2面2bとを有するプリント配線板2と、プリント配線板2の第1面2a上に実装されているロジックIC70と、プリント配線板2の第2面2b側に配置されていて光信号と電気信号を変換する光学素子10と、プリント配線板2内に形成されていてロジックIC70と光学素子10を電気的に接続する経路80と、プリント配線板2の第2面2b上に実装されているコネクタ30と、プリント配線板2の第2面2b側に埋まっていて、コネクタ30と光学素子10を光学的に接続する光導波路40、とを有する。光学素子10の少なくとも一部はプリント配線板2内に埋まっている。【選択図】図2

Description

本明細書によって開示される技術は、半導体パッケージに関する。
特許文献1は、基板の一の面に光学素子とICチップが実装されたICチップ実装用基板を開示する。基板には、基板を貫通する光信号伝送用光路が形成されている。光学素子に入出力される光信号は光信号伝送用光路を介して伝送される。光学素子とICチップは、基板に設けられた半田接続部、導体回路、バイアホール、スルーホール等を介して電気的に接続される。そのため、光学素子とICチップの間では、半田接続部、導体回路、バイアホール、スルーホール等を介して電気信号が伝送される。
特開2002-329891号公報
[特許文献1の課題]
特許文献1のICチップ実装用基板では、基板に設けられた導体回路、バイアホール、スルーホール等が光学素子とICチップの間の電気的な経路として機能する。しかしながら、特許文献1の構成では電気的な経路が長いため(例えば200mm程度)、電気信号の伝送損失が大きいと考えられる。
本発明の半導体パッケージは、第1面と前記第1面と反対側の第2面とを有するプリント配線板と、前記プリント配線板の前記第1面上に実装されているロジックICと、前記プリント配線板の前記第2面側に配置されていて光信号と電気信号を変換する光学素子と、前記プリント配線板内に形成されていて前記ロジックICと前記光学素子を電気的に接続する経路と、前記プリント配線板の前記第2面上に実装されているコネクタと、前記プリント配線板の前記第2面側に埋まっていて、前記コネクタと前記光学素子を光学的に接続する光導波路、とを有する。前記光学素子の少なくとも一部は前記プリント配線板内に埋まっている。
本発明の実施形態の半導体パッケージでは、ロジックICが第1面上に実装されており、光学素子が第2面側に配置されている。光学素子の少なくとも一部はプリント配線板に埋まっている。そのため例えば光学素子の少なくとも一部がロジックICの直下に配置されている場合には、光学素子とロジックIC間の電気的な経路の長さはプリント配線板の厚みと同程度であり得る。その場合、電気的な経路の長さは従来の半導体パッケージにおける電気的な経路の長さよりも短い。従って、実施形態の半導体パッケージによると従来の半導体パッケージよりも伝送損失が少ない。
実施形態の半導体パッケージを模式的に示す断面図。 実施形態の半導体パッケージにおける電気的な経路と光学的な経路を模式的に示す断面図。 第1改変例の半導体パッケージを模式的に示す断面図。 第2改変例の半導体パッケージを模式的に示す断面図。 第2改変例の別例の半導体パッケージを模式的に示す断面図。
[実施形態]
図1は、実施形態の半導体パッケージ1を示す断面図である。半導体パッケージ1は、プリント配線板2と、光学素子10と、コネクタ30と、光導波路40と、ロジックIC70とを有している。
プリント配線板2は、例えばコア基板上に導体層と樹脂絶縁層を交互に積層して形成されるビルドアップ層を有する配線板である。プリント配線板2は、第1面2aと、第1面2aと反対側の第2面2bとを有する。第1面2a上にはロジックIC70等の電子部品が実装される。第2面2bは、プリント配線板2をマザーボード(図示しない)上に実装するための面である。樹脂絶縁層は熱硬化性樹脂を用いて形成される。樹脂絶縁層はシリカ等の無機粒子を含んでもよいし、ガラスクロス等の補強材を含んでもよい。導体層は主に銅を用いて形成される。導体層は図示しない配線等を含んでいる。プリント配線板2の厚みは例えば1mm程度である。プリント配線板2の厚みは1mm以上1.5mm以下であってもよい。
光学素子10は、光信号と電気信号とを変換する部品である。実施形態では、光学素子10は、入力された光信号を電気信号に変換して出力する(光-電気変換)とともに、入力された電気信号を光信号に変換して出力する(電気-光変換)。光学素子10は、光-電気変換と電気-光変換の両方を行うことができる。光学素子10は、光-電気変換を行う受光素子と、電気-光変換を行う発光素子と、光信号と電気信号の間の変換を制御する制御回路を備える。受光素子は例えばフォトダイオードである。発光素子は例えばレーザダイオードである。光学素子10は、光信号を入出力するための光入出力部12と、電気信号を入出力するための電気入出力部14を備える。改変例では、光学素子10は光-電気変換と電気-光変換の一方のみを行う部品であってもよい。
光学素子10は、プリント配線板2の第2面2b側に配置されている。光学素子10の一部(第1面2a側の面)はプリント配線板2内に埋まっている。光学素子10の残り一部(第2面2b側の面)は第2面2bから突出している。光入出力部12と電気入出力部14は第1面2aに向けて配置されている。光入出力部12と電気入出力部14はプリント配線板2内に埋まっている。光入出力部12上のプリント配線板2内には光透過部材52(後述)が埋め込まれている。電気入出力部14上のプリント配線板2内には導体ビア20が形成されている。導体ビア20は電気入出力部14と電気的に接続されている。導体ビア20の上面は第1面2a上に露出している。導体ビア20は電気入出力部14から第1面2aに向けてほぼ真直ぐ形成されている。導体ビア20は第1面2aに対しほぼ垂直に形成されている。改変例では、導体ビア20に代えて、スルーホール導体が形成されていてもよい。
コネクタ30は、光導波路(光ファイバ)を接続する部品である。実施形態では、コネクタ30はプリント配線板2の第2面2b上に実装されている。コネクタ30は、光ファイバ32とハウジング34を備える。光ファイバ32は光信号を伝送する部材である。光ファイバ32の長さは例えば100mm以上である。ハウジング34は光ファイバ32の端部に接続されている。ハウジング34は第2面2b上に実装可能である。ハウジング34の内部には、光ファイバ32の端部から出力される光信号を案内するとともに、ハウジング34に入力される光信号を光ファイバ32の端部に案内するための経路(図示省略)が形成されている。
光導波路40は、光信号を伝送する部材で形成される伝送路である。光導波路40は光ファイバによって形成されている。光導波路40は光学素子10とコネクタ30間に形成されている。光導波路40は光学素子10とコネクタ30を光学的に接続する。光導波路40は、プリント配線板2の第2面2b側に埋まっている。光導波路40は、第2面2bに沿って延びている。光導波路40は、第2面2bに平行に形成されている。光導波路40の長さは30mm以上70mm以下である。改変例では光導波路40の長さは70mm以上であってもよいし30mm以下であってもよい。
光導波路40と光学素子10の間には第1ミラー50と光透過部材52が備えられている。光透過部材52は光信号を透過する部材である。光透過部材52は、例えば透明な樹脂で形成される光ピンである。光透過部材52は光学素子10の光入出力部12の上側(第1面2a側)に設けられている。光入出力部12と光透過部材52は光学的に接続されている。
第1ミラー50は光導波路40と光学素子10の間で伝送される光信号の伝送方向を変更するための反射部材である。第1ミラー50は光導波路40の端部と光透過部材52の間に配置されている。このため、光導波路40は第1ミラー50を介して光学素子10と光学的に接続される。光導波路40の端部から出力される光信号は、第1ミラー50によって伝送方向が変更されて光透過部材52を介して光学素子10の光入出力部12に入力される。反対に、光学素子10の光入出力部12から出力される光信号は、第1ミラー50によって伝送方向が変更されて光透過部材52を介して光導波路40の端部に入力される。
光導波路40とコネクタ30の間には第2ミラー60と光透過部材62が備えられている。光透過部材62は光信号を透過する部材である。光透過部材62は、例えば透明な樹脂で形成される光ピンである。光透過部材62はコネクタ30のハウジング34の上側のプリント配線板2内に設けられている。光透過部材62はプリント配線板2の第2面2b側に埋め込まれている。ハウジング34と光透過部材62は光学的に接続されている。
第2ミラー60は光導波路40とコネクタ30の間で伝送される光信号の伝送方向を変更するための反射部材である。第2ミラー60は光導波路40の端部と光透過部材62の間に配置されている。このため、光導波路40は第2ミラー60を介してコネクタ30と光学的に接続される。光導波路40の端部から出力される光信号は、第2ミラー60によって伝送方向が変更されて光透過部材62を介してコネクタ30に入力される。反対に、コネクタ30から出力される光信号は、第2ミラー60によって伝送方向が変更されて光透過部材62を介して光導波路40の端部に入力される。
ロジックIC70は、電気信号によって動作するICチップである。ロジックIC70は例えばCPUである。ロジックIC70は、プリント配線板2の第1面2a上に実装されている。ロジックIC70は、プリント配線板2内の光学素子10の一部の上方に実装される。ロジックIC70と光学素子10が第1面2aに垂直な光で第1面2aに投影されると、ロジックIC70と光学素子10は部分的に重なる。ロジックIC70は、はんだバンプ72、74を介して第1面2a上に実装されている。はんだバンプ72は、第1面2a上に露出する導体ビア20の上面と電気的に接続されている。そのため、ロジックIC70は、はんだバンプ72と導体ビア20を介して光学素子10と電気的に接続されている。ロジックIC70と光学素子10は、はんだバンプ72と導体ビア20を介して電気信号を相互に伝送することができる。ロジックIC70は、光学素子10から入力される(受信される)電気信号を用いて動作し、電気信号を光学素子10に出力(送信)する。はんだバンプ74は、図示しない第1面2a上の他のパッド等と電気的に接続されている。
図2は、実施形態の半導体パッケージ1における電気的な経路80と光学的な経路90を示す。実施形態の半導体パッケージ1では、電気信号は、電気的な経路80を介して、光学素子10の電気入出力部14とロジックIC70間で伝送される。電気的な経路80は、導体ビア20とはんだバンプ72によって形成される。電気的な経路80の長さは例えば0.5mm以上1.5mm以下である。電気的な経路80はほぼ真直ぐ形成されている。電気的な経路80は第1面2aに対しほぼ垂直に形成されている。
実施形態の半導体パッケージ1では、光信号は、光学的な経路90を介して、コネクタ30の光ファイバ32と光学素子10の光入出力部12間で伝送される。光学的な経路90は、光透過部材52と第1ミラー50と光導波路40と第2ミラー60と光透過部材62とハウジング34と光ファイバ32によって形成される。光学的な経路90全体の長さは光ファイバ32の長さに応じて変化する。
上記の通り、実施形態の半導体パッケージ1では、ロジックIC70が第1面2a上に実装されており、光学素子10が第2面2b側に配置されている。電気的な経路80の長さは0.5mm以上1.5mm以下である。電気的な経路80の長さは従来の半導体パッケージにおける電気的な経路の長さよりも短い。従って、実施形態の半導体パッケージ1によると従来の半導体パッケージよりも伝送損失が少ない。
ロジックIC70が第1面2a上に実装されており、光学素子10が第2面2b側に配置されているため、ロジックIC70と光学素子10間にプリント配線板2の厚みとほぼ同等の距離が存在する。ロジックIC70と光学素子10が第1面2aに垂直な光で第1面2aに投影されると、ロジックIC70と光学素子10は部分的に重なる。そのため、ロジックIC70の動作に伴ってロジックIC70の温度が上昇しても光学素子10が熱の影響を受けることが抑制される。
[実施形態の半導体パッケージ1の製造方法]
実施形態の半導体パッケージ1の製造方法が説明される。実施形態の半導体パッケージ1は、以下の各工程によって形成される。コア基板上に導体層と樹脂絶縁層を交互に積層することによって導体ビア20を含むプリント配線板2が形成される。プリント配線板2の第2面2b側に、光学素子10と光導波路40を内蔵するための凹部が形成される。形成された凹部内に、光学素子10と光導波路40が配置される。光学素子の電気入出力部14と導体ビア20が電気的に接続される。この際、凹部内には光透過部材52と第1ミラー50と第2ミラー60と光透過部材62も配置される。
その後、凹部に配置された光学素子10と光導波路40を覆う樹脂絶縁層が形成される。光学素子10と光導波路40は第1ミラー50と光透過部材52を介して光学的に接続される。
プリント配線板2の第1面2a上に、はんだバンプ72、74を介してロジックIC70が実装される。はんだバンプ72は、第1面2a上に露出する導体ビア20の上面と電気的に接続される。これにより、光学素子10とロジックIC70間に電気的な経路80(図2)が形成される。
プリント配線板2の第2面2b上にコネクタ30が実装される。コネクタ30のハウジング34が光透過部材62の下側に固定される。コネクタ30と光導波路40は第2ミラー60と光透過部材62を介して光学的に接続される。これにより、光学素子10とコネクタ30が光導波路40によって光学的に接続される。実施形態の半導体パッケージ1が得られる。
[実施形態の第1改変例]
図3は実施形態の第1改変例を示す。第1改変例では、光学素子10が完全にプリント配線板2の第2面2b側に埋まっていることが実施形態とは異なる。光学素子10が完全にプリント配線板2に埋まっているため、電気的な経路(図2の80参照)の長さは実施形態よりも少し短い。第1改変例でも電気的な経路の長さは0.5mm以上1.5mm以下である。そのため、第1改変例の半導体パッケージ1は実施形態の半導体パッケージ1とほぼ同様の利点を発揮することができる。
[実施形態の第2改変例]
図4は実施形態の第2改変例を示す。第2改変例では、光学素子10の全体がロジックIC70の直下に位置することが実施形態とは異なる。ロジックIC70と光学素子10が第1面2aに垂直な光で第1面2aに投影されると、光学素子10の全体がロジックIC70に重なる。第2改変例の半導体パッケージ1は実施形態の半導体パッケージ1とほぼ同様の利点を発揮することができる。
[第2改変例の別例]
図5は第2改変例の別例を示す。第2改変例の別例では、光学素子10が完全にプリント配線板2の第2面2b側に埋まっている。第2改変例の別例の半導体パッケージ1は第2改変例の半導体パッケージ1とほぼ同様の利点を発揮することができる。
[実施形態の第3改変例]
図示しない第3改変例では、光学素子10と光導波路40が第1ミラー50と光透過部材52(図1~図5)を介さずに光学的に接続される。光学素子10の光入出力部12は光学素子10の側面に形成される。光導波路40は光学素子10の側方に配置される。光導波路40は第2面2bに沿って延びる。光導波路40の端部は光学素子10の光入出力部12と対向する。そのため、光導波路40の端部と光学素子10の光入出力部12は第1ミラー50を介することなく光学的に接続される。
[実施形態の第4改変例]
図示しない第4改変例では、光導波路40とコネクタ30が第2ミラー60と光透過部材62を介さずに光学的に接続される。光導波路40の端部がプリント配線板2の一部に露出する。光導波路40は第2面2bと平行に配置されなくてもよい。コネクタ30のハウジング34は露出する光導波路40の端部と対向する。そのため、光導波路40の端部とコネクタ30は第2ミラー60と光透過部材62を介することなく光学的に接続される。
1 :半導体パッケージ
2 :プリント配線板
2a :第1面
2b :第2面
10 :光学素子
30 :コネクタ
40 :光導波路
70 :ロジックIC
80 :電気的な経路
90 :光学的な経路

Claims (11)

  1. 第1面と前記第1面と反対側の第2面とを有するプリント配線板と、
    前記プリント配線板の前記第1面上に実装されているロジックICと、
    前記プリント配線板の前記第2面側に配置されていて光信号と電気信号を変換する光学素子と、
    前記プリント配線板内に形成されていて前記ロジックICと前記光学素子を電気的に接続する経路と、
    前記プリント配線板の前記第2面上に実装されているコネクタと、
    前記プリント配線板の前記第2面側に埋まっていて、前記コネクタと前記光学素子を光学的に接続する光導波路、とを有する半導体パッケージであって、
    前記光学素子の少なくとも一部は前記プリント配線板内に埋まっている。
  2. 請求項1の半導体パッケージであって、さらに、前記光学素子と前記光導波路間に光信号の伝送方向を変更するための第1ミラーを有し、前記第1ミラーを介して前記光学素子と前記光導波路は光学的に接続される。
  3. 請求項1の半導体パッケージであって、さらに、前記コネクタと前記光導波路間に光信号の伝送方向を変更するための第2ミラーを有し、前記第2ミラーを介して前記コネクタと前記光学素子は光学的に接続される。
  4. 請求項1の半導体パッケージであって、前記光学素子は完全に前記プリント配線板内に埋まっている。
  5. 請求項1の半導体パッケージであって、前記光導波路の長さは30mm以上、70mm以下である。
  6. 請求項1の半導体パッケージであって、前記経路の長さは0.5mm以上、1.5mm以下である。
  7. 請求項1の半導体パッケージであって、前記光導波路は前記第2面に平行に形成されている。
  8. 請求項1の半導体パッケージであって、前記経路はほぼ真直ぐ形成されている。
  9. 請求項8の半導体パッケージであって、前記経路は前記第1面に対しほぼ垂直に形成されている。
  10. 請求項9の半導体パッケージであって、前記ロジックICと前記光学素子が前記第1面に垂直な光で前記第1面に投影されると、前記ロジックICと前記光学素子は部分的に重なる。
  11. 請求項9の半導体パッケージであって、前記光学素子の全体が前記ロジックICの直下に位置する。
JP2021145088A 2021-09-07 2021-09-07 半導体パッケージ Pending JP2023038405A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021145088A JP2023038405A (ja) 2021-09-07 2021-09-07 半導体パッケージ
US17/821,534 US20230076560A1 (en) 2021-09-07 2022-08-23 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021145088A JP2023038405A (ja) 2021-09-07 2021-09-07 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2023038405A true JP2023038405A (ja) 2023-03-17

Family

ID=85386071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021145088A Pending JP2023038405A (ja) 2021-09-07 2021-09-07 半導体パッケージ

Country Status (2)

Country Link
US (1) US20230076560A1 (ja)
JP (1) JP2023038405A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230314738A1 (en) * 2022-04-01 2023-10-05 Unimicron Technology Corp. Electronic device

Also Published As

Publication number Publication date
US20230076560A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US7406229B2 (en) Optical module
US7239767B2 (en) Packaging apparatus for optical interconnection on optical printed circuit board
KR100546856B1 (ko) 수발광 소자 내장 광전기 혼재(混載) 배선 모듈과 그 제조방법 및 그 실장체
US9470864B1 (en) Photoelectric conversion module
JP4859677B2 (ja) 光電モジュールの製作システムおよび方法
KR100489147B1 (ko) 광 모듈
EP1022822B1 (en) Optical module
JP7145515B2 (ja) 光電子集積回路及びコンピューティング装置
EP1975659A1 (en) Photoelectric conversion module for direct optical interconnection and method of manufacturing the same
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
US8989531B2 (en) Optical-electrical wiring board and optical module
JPWO2007114384A1 (ja) 信号伝送機器
JP2009003253A (ja) 光電気混載基板と光電気パッケージとの構造体
JP2009260227A (ja) 光電気変換装置
JP2004163722A (ja) 部品内蔵基板
JP2010028006A (ja) 光学装置
JP2018098465A (ja) 半導体装置およびその製造方法
US20230076560A1 (en) Semiconductor package
KR100821289B1 (ko) 연성 광 회로기판 및 그 제조 방법
US20220404564A1 (en) Semiconductor package
JP2004086185A (ja) 受発光素子内蔵光電気混載配線モジュールとその製造方法及びその実装体
JP2004177521A (ja) 光電気複合回路基板
JP2022191845A (ja) 半導体パッケージ
JP2005115190A (ja) 光電気複合配線基板、積層光導波路構造体
JP4307902B2 (ja) 光学素子実装パッケージ、光電気複合実装配線基板