JP2023033705A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2023033705A JP2023033705A JP2021139560A JP2021139560A JP2023033705A JP 2023033705 A JP2023033705 A JP 2023033705A JP 2021139560 A JP2021139560 A JP 2021139560A JP 2021139560 A JP2021139560 A JP 2021139560A JP 2023033705 A JP2023033705 A JP 2023033705A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- time
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 120
- 230000002452 interceptive effect Effects 0.000 abstract description 3
- 238000009499 grossing Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】回路部の動作を妨げることなくブートストラップコンデンサを充電できる電力変換装置を提供すること。【解決手段】インバータと、ブートストラップ回路と、電源用コンデンサと、駆動回路を含む回路部と、駆動回路を制御する制御部と、を備える電力変換装置である。第2スイッチング素子がオンとなるときの第1時刻から第2スイッチング素子が次回オンとなるときの第2時刻までの期間を特定期間としての周期Tとする。制御部は、周期Tにおける電源用コンデンサの電圧V1を第1規定値Vth1以上としつつ、第2時刻での電源用コンデンサの電圧V1が第1時刻での電源用コンデンサの電圧V1を下回らないような第2スイッチング素子のオンの時間Ton1,Ton2,Ton3を設定する。制御部は、第2スイッチング素子が複数回オンされる毎に周期Tにおける第2スイッチング素子のオンの時間Ton1,Ton2,Ton3を長くする。【選択図】図2
Description
本発明は、電力変換装置に関する。
特許文献1には、電力変換装置が記載されている。
電力変換装置は、第1直流電源から直流電圧を所定の出力電圧に変換する電圧変換部を備えている。電圧変換部は、直列接続された上アームの第1スイッチング素子と下アームの第2スイッチング素子とを有している。
電力変換装置は、第1直流電源から直流電圧を所定の出力電圧に変換する電圧変換部を備えている。電圧変換部は、直列接続された上アームの第1スイッチング素子と下アームの第2スイッチング素子とを有している。
電力変換装置は、第1スイッチング素子と第2スイッチング素子とをオン又はオフとする駆動回路を備えている。電力変換装置は、ブートストラップ回路を備えている。電力変換装置は、駆動回路を制御する制御部を備えている。
ブートストラップ回路は、第2スイッチング素子がオンとなることによって充電されるブートストラップコンデンサを備えている。ブートストラップコンデンサに充電された電力を用いて第1スイッチング素子がオンとなる。
電力変換装置は、第1直流電源よりも低い電圧で充電される第2直流電源を備えている。第2直流電源は、ブートストラップコンデンサの充電に用いられる。第2直流電源は、コンデンサであってもよい。制御部が駆動回路を制御することにより第2スイッチング素子がオンとなると、ブートストラップコンデンサが充電される。
第2直流電源がコンデンサである場合、第2直流電源の電圧が低いと、ブートストラップコンデンサが十分に充電できなかったり、第2直流電源の電圧を駆動電圧として使用している駆動回路等の回路部の動作を妨げたりする虞がある。
上記課題を解決する電力変換装置は、直列接続された上アームの第1スイッチング素子と下アームの第2スイッチング素子とを有し、直流電源の直流電圧を所定の出力電圧に変換する電圧変換部と、前記第2スイッチング素子がオンとなることによって充電されるブートストラップコンデンサを有し、前記ブートストラップコンデンサに充電された電力を用いて前記第1スイッチング素子をオンするための駆動電圧を発生するブートストラップ回路と、前記直流電圧よりも低い電圧で充電されるコンデンサであって、前記ブートストラップコンデンサの充電に用いられる電源用コンデンサと、前記第1スイッチング素子と前記第2スイッチング素子とをオン又はオフとする駆動回路を含み、前記電源用コンデンサの電圧を駆動電圧として使用する回路部と、前記駆動回路を制御する制御部と、を備え、前記第2スイッチング素子がオンとなるときの第1時刻から前記第2スイッチング素子が次回オンとなるときの第2時刻までの期間を特定期間とすると、前記制御部は、前記特定期間における前記電源用コンデンサの電圧を前記回路部の駆動電圧以上としつつ、前記第2時刻での前記電源用コンデンサの電圧が前記第1時刻での前記電源用コンデンサの電圧を下回らないような前記第2スイッチング素子のオンの時間を設定し、前記第2スイッチング素子がオンされる毎に前記特定期間における前記第2スイッチング素子のオンの時間を長くする、又は前記第2スイッチング素子が複数回オンされる毎に前記特定期間における前記第2スイッチング素子のオンの時間を長くするように前記駆動回路を制御する。
これによれば、ブートストラップコンデンサを充電しても、電源用コンデンサの電圧は、回路部の動作を妨げることがない電圧となる。したがって、回路部の動作を妨げることなくブートストラップコンデンサを充電できる。
上記の電力変換装置において、前記特定期間は、前記第2スイッチング素子のスイッチング周波数の逆数で示される周期であり、前記周期は、固定値であり、前記制御部は、設定された前記第2スイッチング素子のオンの時間に基づいて前記第2スイッチング素子のデューティ比を設定し、且つ当該デューティ比に基づいた制御信号を前記駆動回路に出力するとよい。
これによれば、ブートストラップコンデンサの充電を一定の周期で実施することができる。
上記の電力変換装置において、前記制御部は、前記第2スイッチング素子が複数回オンとなる毎に前記デューティ比を増加させるとよい。
上記の電力変換装置において、前記制御部は、前記第2スイッチング素子が複数回オンとなる毎に前記デューティ比を増加させるとよい。
駆動回路による第2スイッチング素子の動作の遅延が想定される。これに伴い、制御部が意図する第2スイッチング素子のオンの時間と、実際の第2スイッチング素子のオンの時間とに誤差が生じる場合がある。この場合、電源用コンデンサの電圧にばらつきが生じる。しかし、第2スイッチング素子が複数回オンとなる毎にデューティ比を増加させることで、第2スイッチング素子が複数回オンとなる時間を、電源用コンデンサの電圧のばらつきを緩和する時間として利用できる。よって、電源用コンデンサ及びブートストラップコンデンサの充電を安定的に実施することができる。
上記の電力変換装置において、前記第1スイッチング素子及び前記第2スイッチング素子は、MOSFET又はIGBTであるとよい。
これによれば、第1スイッチング素子及び第2スイッチング素子にはMOSFET又はIGBTが採用されている。このため、例えば、第1スイッチング素子及び第2スイッチング素子の動作周期を非常に短くできる。よって、例えば、ブートストラップコンデンサを充電する場合、第2スイッチング素子をオン又はオフする周期も非常に短くすることができる。周期を短くすることにより第2スイッチング素子のスイッチングにより発生する騒音の周波数を人間の可聴域外の範囲に変更できる。また、第1スイッチング素子及び第2スイッチング素子をスイッチングすることによる電圧変換の制御においても第1スイッチング素子及び第2スイッチング素子の動作周期を短くできる。よって、電圧変換の制御においても第1スイッチング素子及び第2スイッチング素子のスイッチングによる騒音の周波数を人間の可聴域外の範囲に変更できる。
これによれば、第1スイッチング素子及び第2スイッチング素子にはMOSFET又はIGBTが採用されている。このため、例えば、第1スイッチング素子及び第2スイッチング素子の動作周期を非常に短くできる。よって、例えば、ブートストラップコンデンサを充電する場合、第2スイッチング素子をオン又はオフする周期も非常に短くすることができる。周期を短くすることにより第2スイッチング素子のスイッチングにより発生する騒音の周波数を人間の可聴域外の範囲に変更できる。また、第1スイッチング素子及び第2スイッチング素子をスイッチングすることによる電圧変換の制御においても第1スイッチング素子及び第2スイッチング素子の動作周期を短くできる。よって、電圧変換の制御においても第1スイッチング素子及び第2スイッチング素子のスイッチングによる騒音の周波数を人間の可聴域外の範囲に変更できる。
この発明によれば、回路部の動作を妨げることなくブートストラップコンデンサを充電できる。
以下、電力変換装置を具体化した一実施形態を図1及び図2にしたがって説明する。
<電力変換装置の構成>
図1に示すように、電力変換装置10は、車両に搭載された直流電源100の直流電圧を、車両を走行させる走行用モータが駆動する所定の出力電圧に変換する装置である。本実施形態では、走行用モータは、三相モータである。このため、電力変換装置10は、直流電源100の直流電圧を交流電圧に変換する装置である。なお、直流電源100は、例えば、24V又は48Vのバッテリである。
<電力変換装置の構成>
図1に示すように、電力変換装置10は、車両に搭載された直流電源100の直流電圧を、車両を走行させる走行用モータが駆動する所定の出力電圧に変換する装置である。本実施形態では、走行用モータは、三相モータである。このため、電力変換装置10は、直流電源100の直流電圧を交流電圧に変換する装置である。なお、直流電源100は、例えば、24V又は48Vのバッテリである。
電力変換装置10は、正極母線Lpと、負極母線Lnと、インバータ20と、を備えている。電力変換装置10は、平滑コンデンサ30と、電源回路40と、を備えている。電力変換装置10は、第1駆動回路51と、第2駆動回路52と、第3駆動回路53と、電源用コンデンサ60と、を備えている。電力変換装置10は、3つのブートストラップ回路70と、制御部80と、を備えている。正極母線Lpは、車両に搭載される直流電源100の正極に接続されている。負極母線Lnは、直流電源100の負極に接続されている。
インバータ20は、U相アーム回路21と、V相アーム回路22と、W相アーム回路23とを有している。正極母線Lpと負極母線Lnとの間において、U相アーム回路21と、V相アーム回路22と、W相アーム回路23とは並列に接続されている。
U相アーム回路21は、直列接続されたU相上アームの第1U相スイッチング素子Qu1と、U相下アームの第2U相スイッチング素子Qu2と、を有している。第1U相スイッチング素子Qu1のコレクタは、正極母線Lpに接続されている。第1U相スイッチング素子Qu1のエミッタは、第2U相スイッチング素子Qu2のコレクタに接続されている。第2U相スイッチング素子Qu2のエミッタは、負極母線Lnに接続されている。
V相アーム回路22は、直列接続されたV相上アームの第1V相スイッチング素子Qv1と、V相下アームの第2V相スイッチング素子Qv2と、を有している。第1V相スイッチング素子Qv1のコレクタは、正極母線Lpに接続されている。第1V相スイッチング素子Qv1のエミッタは、第2V相スイッチング素子Qv2のコレクタに接続されている。第2V相スイッチング素子Qv2のエミッタは、負極母線Lnに接続されている。
W相アーム回路23は、直列接続されたW相上アームの第1W相スイッチング素子Qw1と、W相下アームの第2W相スイッチング素子Qw2と、を有している。第1W相スイッチング素子Qw1のコレクタは、正極母線Lpに接続されている。第1W相スイッチング素子Qw1のエミッタは、第2W相スイッチング素子Qw2のコレクタに接続されている。第2W相スイッチング素子Qw2のエミッタは、負極母線Lnに接続されている。
第1U相スイッチング素子Qu1、第1V相スイッチング素子Qv1、及び第1W相スイッチング素子Qw1は、上アームの第1スイッチング素子の一例である。第2U相スイッチング素子Qu2、第2V相スイッチング素子Qv2、及び第2W相スイッチング素子Qw2は、下アームの第2スイッチング素子の一例である。各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2は、IGBTである。インバータ20は、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をオン又はオフすることにより直流電源100の直流電圧を所定の出力電圧に変換する電圧変換部の一例である。なお、所定の出力電圧とは、交流電圧である。なお、図1では、各U,V,W相アーム回路21,22,23に接続される負荷の記載を省略している。負荷の一例としては、三相モータである。
平滑コンデンサ30は、直流電源100に並列に接続されている。平滑コンデンサ30は、正極母線Lpと負極母線Lnとの間における、各アーム回路21,22,23と直流電源100との間に接続されている。平滑コンデンサ30は、直流電源100から各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2に供給する電力を安定させるために設けられている。
電源回路40は、直流電源100に並列に接続されている。電源回路40は、正極母線Lpと負極母線Lnとの間における、直流電源100と平滑コンデンサ30との間に接続されている。
電源回路40は、直流電源100の電圧が印加されると一定の直流電圧を出力するレギュレータである。電源回路40は、直流電源100の電圧が印加されると制御部80が動作する直流電圧を出力する。制御部80が動作する直流電圧は例えば5Vである。電源回路40は、直流電源100の電圧が印加されると、3つの駆動回路51,52,53を駆動させる直流電圧を出力する。3つの駆動回路51,52,53を駆動させる直流電圧は、例えば15Vである。
3つの駆動回路51,52,53のそれぞれの正極端子50aと、電源回路40の出力端子41とは、正極接続配線L1により接続されている。3つの駆動回路51,52,53のそれぞれの負極端子50bと、負極母線Lnとは、負極接続配線L2により接続されている。
第1駆動回路51は、第1U相スイッチング素子Qu1と第2U相スイッチング素子Qu2とをオン又はオフとする回路である。第1駆動回路51は、第1U相スイッチング素子Qu1のゲート、及び第2U相スイッチング素子Qu2のゲートと接続されている。駆動回路51は、第1U相スイッチング素子Qu1のエミッタと接続配線Luにより接続されている。
第2駆動回路52は、第1V相スイッチング素子Qv1と第2V相スイッチング素子Qv2とをオン又はオフとする回路である。第2駆動回路52は、第1V相スイッチング素子Qv1のゲート、及び第2V相スイッチング素子Qv2のゲートと接続されている。駆動回路52は、第1V相スイッチング素子Qv1のエミッタと接続配線Lvにより接続されている。
第3駆動回路53は、第1W相スイッチング素子Qw1と第2W相スイッチング素子Qw2とをオン又はオフとする回路である。第3駆動回路53は、第1W相スイッチング素子Qw1のゲート、及び第2W相スイッチング素子Qw2のゲートと接続されている。駆動回路53は、第1W相スイッチング素子Qw1のエミッタと接続配線Lwにより接続されている。
電源用コンデンサ60は、正極接続配線L1と負極母線Lnとの間に接続されている。電源用コンデンサ60は、正極接続配線L1と負極母線Lnとの間における、電源回路40と第1駆動回路51との間に接続されている。電源用コンデンサ60は、電源回路40により降圧された電圧で充電される。電源用コンデンサ60は、直流電源100よりも低い電圧で充電されるコンデンサである。電源用コンデンサ60は、3つの駆動回路51,52,53のそれぞれを駆動させる電力が充電される。3つの駆動回路51,52,53のそれぞれは、電源用コンデンサ60の電圧を駆動電圧として使用する駆動回路及び回路部の一例である。
3つのブートストラップ回路70のうちの1つは、正極接続配線L1と接続配線Luとの間に配置されている。3つのブートストラップ回路70のうちの他の1つは、正極接続配線L1と接続配線Lvとの間に配置されている。3つのブートストラップ回路70のうちの残りの1つは正極接続配線L1と接続配線Lwとの間に設けられている。
3つのブートストラップ回路70のそれぞれは、接続配線L3と、分岐配線L4と、ダイオード71と、ブートストラップコンデンサ72とを有している。接続配線L3は、正極接続配線L1と接続配線Lu,Lv,Lwのそれぞれとを接続している。ダイオード71は、正極接続配線L1から接続配線Lu,Lv,Lwのそれぞれに向けてのみ電流が流れるように接続配線L3上に設けられている。ブートストラップコンデンサ72は、ダイオード71を通過した電流が充電されるように接続配線L3上に設けられている。
接続配線L3上における、ダイオード71とブートストラップコンデンサ72との間には、抵抗73が設けられている。分岐配線L4は、接続配線L3上における、ブートストラップコンデンサ72と抵抗73との間から3つの駆動回路51,52,53のそれぞれに接続されている。
このように構成された電力変換装置10では、各スイッチング素子Qu2,Qv2,Qw2がオンとなることによって電源用コンデンサ60の電力によってブートストラップコンデンサ72が充電される。各スイッチング素子Qu2,Qv2,Qw2がオフとなると、電源用コンデンサ60と3つの駆動回路51,52,53のそれぞれとが電気的に遮断される。このため、各スイッチング素子Qu1,Qv1,Qw1をオンとする場合、各ブートストラップコンデンサ72に充電された電力を用いて3つの駆動回路51,52,53を駆動させる。ブートストラップ回路70は、ブートストラップコンデンサ72に充電された電力を用いて各スイッチング素子Qu1,Qv1,Qw1をオンとするための駆動電圧を発生させる。
制御部80は、プロセッサ81と、記憶部82と、を有している。プロセッサ81としては、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、及びDSP(Digital Signal Processor)を挙げることができる。記憶部82は、RAM(Random Access Memory)及びROM(Read Only Memory)を含む。記憶部82は、処理をプロセッサ81に実行させるように構成されたプログラムコードまたは指令を格納している。記憶部82、即ち、コンピュータ可読媒体は、汎用または専用のコンピュータでアクセスできるあらゆる利用可能な媒体を含む。制御部80は、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等のハードウェア回路によって構成されていてもよい。処理回路である制御部80は、コンピュータプログラムに従って動作する1つ以上のプロセッサ、ASICやFPGA等の1つ以上のハードウェア回路、或いは、それらの組み合わせを含み得る。
制御部80は、電源回路40から出力される制御部80を動作させるための直流電圧により動作する。制御部80は、3つの駆動回路51,52,53を介して各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をPWM制御する。
制御部80は、第1U相スイッチング素子Qu1をオン又はオフとするための制御信号Su1を第1駆動回路51に出力する。制御部80は、第2U相スイッチング素子Qu2をオン又はオフとするための制御信号Su2を第1駆動回路51に出力する。制御信号Su1は、第1U相スイッチング素子Qu1のデューティ比を示す信号である。制御信号Su2は、第2U相スイッチング素子Qu2のデューティ比を示す信号である。第1駆動回路51は、制御信号Su1に応じて第1U相スイッチング素子Qu1をオン又はオフとするPWM信号Spu1を生成する。第1駆動回路51は、制御信号Su2に応じて第2U相スイッチング素子Qu2をオン又はオフとするPWM信号Spu2を生成する。
制御部80は、第1V相スイッチング素子Qv1をオン又はオフとするための制御信号Sv1を第2駆動回路52に出力する。制御部80は、第2V相スイッチング素子Qv2をオン又はオフとするための制御信号Sv2を第2駆動回路52に出力する。制御信号Sv1は、第1V相スイッチング素子Qv1のデューティ比を示す信号である。制御信号Sv2は、第2V相スイッチング素子Qv2のデューティ比を示す信号である。第2駆動回路52は、制御信号Sv1に応じて第1V相スイッチング素子Qv1をオン又はオフとするPWM信号Spv1を生成する。第2駆動回路52は、制御信号Sv2に応じて第2V相スイッチング素子Qv2をオン又はオフとするPWM信号Spv2を生成する。
制御部80は、第1W相スイッチング素子Qw1をオン又はオフとするための制御信号Sw1を第3駆動回路53に出力する。制御部80は、第2W相スイッチング素子Qw2をオン又はオフとするための制御信号Sw2を第3駆動回路53に出力する。制御信号Sw1は、第1W相スイッチング素子Qw1のデューティ比を示す信号である。制御信号Sw2は、第2W相スイッチング素子Qw2のデューティ比を示す信号である。第3駆動回路53は、制御信号Sw1に応じて第1W相スイッチング素子Qw1をオン又はオフとするPWM信号Spw1を生成する。第3駆動回路53は、制御信号Sw2に応じて第2W相スイッチング素子Qw2をオン又はオフとするPWM信号Spw2を生成する。
<スイッチング制御と充電制御について>
制御部80は、スイッチング制御と、充電制御とを実行する。スイッチング制御は、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をオン又はオフとすることにより直流電圧を交流電圧に変換する電圧変換の制御である。スイッチング制御は、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をオン又はオフとすることにより三相モータを駆動させる制御である。スイッチング制御は、電源用コンデンサ60の電圧V1が第1規定値Vth1以上であり、且つブートストラップコンデンサ72の電圧V2が第2規定値Vth2以上である状態で実行する制御である。
制御部80は、スイッチング制御と、充電制御とを実行する。スイッチング制御は、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をオン又はオフとすることにより直流電圧を交流電圧に変換する電圧変換の制御である。スイッチング制御は、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2をオン又はオフとすることにより三相モータを駆動させる制御である。スイッチング制御は、電源用コンデンサ60の電圧V1が第1規定値Vth1以上であり、且つブートストラップコンデンサ72の電圧V2が第2規定値Vth2以上である状態で実行する制御である。
充電制御は、スイッチング制御よりも前に実行する制御である。充電制御は、各スイッチング素子Qu1,Qv1,Qw1を常にオフとしつつ、各スイッチング素子Qu2,Qv2,Qw2を同時にオン又はオフとする制御である。充電制御は、電源用コンデンサ60の電圧V1が第1規定値Vth1以上となるように、且つブートストラップコンデンサ72の電圧V2が第2規定値Vth2以上となるように充電する制御である。第1規定値Vth1は、3つの駆動回路51,52,53を安定的に駆動させるための駆動電圧である。第2規定値Vth2は、各スイッチング素子Qu1,Qv1,Qw1を安定的にオンとする駆動電圧である。なお、充電制御は、電源回路40に初めて直流電源100の直流電圧が印加されたときに実行してもよい。また、スイッチング制御を実行しようとするときにブートストラップコンデンサ72の電圧V2が第2規定値Vth2未満となる場合が考えられる。この場合、充電制御は、スイッチング制御を実行する直前に電圧V2が第2規定値Vth2以上となるまで実行してもよい。
以下、充電制御について説明する。
図2に示すように、制御部80は、各スイッチング素子Qu2,Qv2,Qw2のオン又はオフのタイミングを予め定めたマップMに基づき各スイッチング素子Qu2,Qv2,Qw2のオン又はオフとする。マップMは、記憶部82に予め記憶されている。制御部80は、マップMに基づき予め設定された各スイッチング素子Qu2,Qv2,Qw2のオンの時間に基づいてデューティ比を設定する。制御部80は、当該デューティ比に基づいた制御信号Su2,Sv2,Sw2を3つの駆動回路51,52,53のそれぞれに出力することにより3つの駆動回路51,52,53を制御する。なお、充電制御において、制御部80は、各スイッチング素子Qu1,Qv1,Qw1のデューティ比が常に「0」となる制御信号Su1,Sv1,Sw1を3つの駆動回路51,52,53に出力する。
図2に示すように、制御部80は、各スイッチング素子Qu2,Qv2,Qw2のオン又はオフのタイミングを予め定めたマップMに基づき各スイッチング素子Qu2,Qv2,Qw2のオン又はオフとする。マップMは、記憶部82に予め記憶されている。制御部80は、マップMに基づき予め設定された各スイッチング素子Qu2,Qv2,Qw2のオンの時間に基づいてデューティ比を設定する。制御部80は、当該デューティ比に基づいた制御信号Su2,Sv2,Sw2を3つの駆動回路51,52,53のそれぞれに出力することにより3つの駆動回路51,52,53を制御する。なお、充電制御において、制御部80は、各スイッチング素子Qu1,Qv1,Qw1のデューティ比が常に「0」となる制御信号Su1,Sv1,Sw1を3つの駆動回路51,52,53に出力する。
<マップの設定>
以下、マップMの設定について図2にしたがって説明する。図2に記載の時刻t1,t2,t3,t4,t5,t6,t7は、この順に経過する。時刻t1,t2,t3,t4,t5,t6,t7は、各スイッチング素子Qu2,Qv2,Qw2がオンとなるときの時刻を示している。本実施形態では、各スイッチング素子Qu2,Qv2,Qw2のオンとなる周期Tは固定値である。周期Tとは、スイッチング周波数の逆数で示される数値である。
以下、マップMの設定について図2にしたがって説明する。図2に記載の時刻t1,t2,t3,t4,t5,t6,t7は、この順に経過する。時刻t1,t2,t3,t4,t5,t6,t7は、各スイッチング素子Qu2,Qv2,Qw2がオンとなるときの時刻を示している。本実施形態では、各スイッチング素子Qu2,Qv2,Qw2のオンとなる周期Tは固定値である。周期Tとは、スイッチング周波数の逆数で示される数値である。
時刻t1,t2,t3,t4,t5,t6,t7において、各スイッチング素子Qu2,Qv2,Qw2がオンとなる時刻を第1時刻とすると、第1時刻の次に各スイッチング素子Qu2,Qv2,Qw2がオンとなる時刻を第2時刻とする。例えば、時刻t1を第1時刻とすると、時刻t2は、時刻t1の次に各スイッチング素子Qu2,Qv2,Qw2がオンとなるときの第2時刻となる。例えば、時刻t3を第1時刻とすると、時刻t4が第2時刻となる。なお、周期Tは、第1時刻から第2時刻までの期間である特定期間の一例である。
図2に示すように、マップMは、電源用コンデンサ60の電圧V1が第1規定値Vth1以上となるまで各スイッチング素子Qu2,Qv2,Qw2を常にオフとするように設定されている。
マップMは、各スイッチング素子Qu2,Qv2,Qw2が2回オンとなる毎に周期Tにおける各スイッチング素子Qu2,Qv2,Qw2のオンの時間が長くなるように設定されている。
具体的には、各スイッチング素子Qu2,Qv2,Qw2が1回目及び2回目にオンとなるときのオンの時間を時間Ton1とする。各スイッチング素子Qu2,Qv2,Qw2が3回目及び4回目にオンとなるとき、オンの時間は、時間Ton1よりも長い時間Ton2となる。各スイッチング素子Qu2,Qv2,Qw2が5回目及び6回目にオンとなるとき、オンの時間は時間Ton2よりも長い時間Ton3となる。換言すると、マップMは、各スイッチング素子Qu2,Qv2,Qw2が2回オンとなる毎にデューティ比Ton1/T,Ton2/T,Ton3/T,…Ton(n)/Tが増加するように設定されている。(n)は、各スイッチング素子Qu2,Qv2,Qw2がオンとなる回数を示している。なお、マップMは、各スイッチング素子Qu2,Qv2,Qw2が3回オンとなる毎に、又は4回オンとなる毎に周期Tにおける各スイッチング素子Qu2,Qv2,Qw2のオンの時間が長くなるように設定されていてもよい。マップMは、各スイッチング素子Qu2,Qv2,Qw2が複数回オンとなる毎に周期Tにおける各スイッチング素子Qu2,Qv2,Qw2のオンの時間が長くなるように設定されていればよい。
本実施形態では、マップMは、各スイッチング素子Qu2,Qv2,Qw2の6回目のオンから時間Ton3が経過した時点で、ブートストラップコンデンサ72の電圧V2が第2規定値Vth2に到達するように設定されている。マップMは、ブートストラップコンデンサ72の電圧V2が、第2規定値Vth2よりも大きい所定値となるまで各スイッチング素子Qu2,Qv2,Qw2のオン又はオフを繰り返すように設定されている。所定値とは、各スイッチング素子Qu1,Qv1,Qw1をオンとするためにブートストラップコンデンサ72の電力が使用されたとしても第2規定値Vth2を下回らない電圧である。なお、マップMは、ブートストラップコンデンサ72の電圧V2が第2規定値Vth2に到達した時点で充電制御における各スイッチング素子Qu2,Qv2,Qw2を常にオフとするように設定してもよい。
各スイッチング素子Qu2,Qv2,Qw2をオンとする時間の設定について説明する。以下の説明において、電源用コンデンサ60の電圧V1及びブートストラップコンデンサ72の電圧V2のそれぞれの変化も合わせて説明する。
図1及び図2に示すように、各スイッチング素子Qu2,Qv2,Qw2がオンとなると、電源用コンデンサ60によりブートストラップコンデンサ72が充電される。各スイッチング素子Qu2,Qv2,Qw2がオンとなっている間は、電源用コンデンサ60の電圧V1が低下し、且つブートストラップコンデンサ72の電圧V2は上昇する。各スイッチング素子Qu2,Qv2,Qw2がオフとなると、ブートストラップコンデンサ72の充電が停止するとともに、電源回路40により電源用コンデンサ60が充電される。このため、スイッチング素子Qu2,Qv2,Qw2がオフとなると、電源用コンデンサ60の電圧V1が上昇し、且つブートストラップコンデンサ72の電圧V2は一定に保たれる。このため、充電制御において、各スイッチング素子Qu2,Qv2,Qw2がオンとオフとを繰り返すと、ブートストラップコンデンサ72の電圧V2は、段階的に上昇する。
ここで、ブートストラップコンデンサ72を充電しているときに電源用コンデンサ60の電圧V1が第1規定値Vth1を下回ると、3つの駆動回路51,52,53の動作を妨げる虞がある。このため、各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、周期Tにおける電源用コンデンサ60の電圧V1が第1規定値Vth1以上となることを予め確認した上で設定されている。
また、各スイッチング素子Qu2,Qv2,Qw2がオンされたときの電圧V1をそれぞれ比較する。第2時刻での電源用コンデンサ60の電圧V1が、第1時刻での電源用コンデンサ60の電圧V1よりも低下していると、ブートストラップコンデンサ72を充電しているときに電圧V1が第1規定値Vth1を下回りやすくなる。このため、各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、図2の黒点で示すように、第2時刻での電圧V1が第1時刻での電圧V1と同じ、又はそれ以上となるように設定されている。すなわち、各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、第2時刻での電圧V1が第1時刻での電圧V1を下回らないことを予め確認して設定されている。
<本実施形態の作用>
本実施形態の作用を説明する。
マップMにおける各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、周期Tにおける電源用コンデンサ60の電圧V1が第1規定値Vth1以上となることを予め確認した上で設定されている。マップMにおける各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、第2時刻での電圧V1が第1時刻での電圧V1を下回らないことを予め確認して設定されている。充電制御において、マップMに基づいて各スイッチング素子Qu2,Qv2,Qw2がオン又はオフとなる。よって、ブートストラップコンデンサ72を充電しても、電源用コンデンサ60の電圧V1は、3つの駆動回路51,52,53の動作を妨げることがない電圧となる。
本実施形態の作用を説明する。
マップMにおける各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、周期Tにおける電源用コンデンサ60の電圧V1が第1規定値Vth1以上となることを予め確認した上で設定されている。マップMにおける各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、第2時刻での電圧V1が第1時刻での電圧V1を下回らないことを予め確認して設定されている。充電制御において、マップMに基づいて各スイッチング素子Qu2,Qv2,Qw2がオン又はオフとなる。よって、ブートストラップコンデンサ72を充電しても、電源用コンデンサ60の電圧V1は、3つの駆動回路51,52,53の動作を妨げることがない電圧となる。
<本実施形態の効果>
本実施形態の効果を説明する。
(1)充電制御において、マップMに基づいて各スイッチング素子Qu2,Qv2,Qw2がオン又はオフとなる。よって、ブートストラップコンデンサ72を充電しても、電源用コンデンサ60の電圧V1は、3つの駆動回路51,52,53の動作を妨げることがない電圧となる。このため、3つの駆動回路51,52,53の動作を妨げることなくブートストラップコンデンサ72を充電できる。
本実施形態の効果を説明する。
(1)充電制御において、マップMに基づいて各スイッチング素子Qu2,Qv2,Qw2がオン又はオフとなる。よって、ブートストラップコンデンサ72を充電しても、電源用コンデンサ60の電圧V1は、3つの駆動回路51,52,53の動作を妨げることがない電圧となる。このため、3つの駆動回路51,52,53の動作を妨げることなくブートストラップコンデンサ72を充電できる。
(2)充電制御において、各スイッチング素子Qu2,Qv2,Qw2をオン又はオフとする周期TがマップMに固定値で設定されている。このため、ブートストラップコンデンサ72の充電を一定の周期Tで実施することができる。
(3)3つの駆動回路51,52,53による各スイッチング素子Qu2,Qv2,Qw2の動作の遅延が想定される。これに伴い、制御部80が意図する各スイッチング素子Qu2,Qv2,Qw2のオンの時間と、実際の各スイッチング素子Qu2,Qv2,Qw2のオンの時間とに誤差が生じる場合がある。この場合、電源用コンデンサ60の電圧V2にばらつきが生じる。しかし、各スイッチング素子Qu2,Qv2,Qw2が複数回オンとなる毎にデューティ比Ton1/T,Ton2/T,Ton3/T,…Ton(n)/Tを増加させることで、各スイッチング素子Qu2,Qv2,Qw2が複数回オンとなる時間を、電源用コンデンサ60の電圧V2のばらつきを緩和する時間として利用できる。よって、電源用コンデンサ60及びブートストラップコンデンサ72の充電を安定的に実施することができる。
(4)各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2にはIGBTが採用されている。このため、例えば、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2の動作周期を非常に短くできる。よって、例えば充電制御において、各スイッチング素子Qu2,Qv2,Qw2をオン又はオフする周期Tも非常に短くすることができる。周期Tを短くすることにより、充電制御において、各スイッチング素子Qu2,Qv2,Qw2のスイッチングにより発生する騒音の周波数を人間の可聴域外の範囲に変更できる。また、スイッチング制御においても各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2の動作周期を短くできる。よって、各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2のスイッチングによる騒音の周波数を人間の可聴域外の範囲に変更できる。
(5)制御部80が予め定められたマップMに基づいて3つの駆動回路51,52,53を制御できるため、制御部80の演算負荷を低減できる。
(6)各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、第2時刻での電圧V1が第1時刻での電圧V1と同じ、又はそれ以上となる。よって、電源用コンデンサ60の電圧V1の低下が抑制できる。
(6)各スイッチング素子Qu2,Qv2,Qw2をオンとする時間は、第2時刻での電圧V1が第1時刻での電圧V1と同じ、又はそれ以上となる。よって、電源用コンデンサ60の電圧V1の低下が抑制できる。
(7)抵抗73によりブートストラップコンデンサ72に急激に電流が流れることを抑制できる。すなわち、電源用コンデンサ60からブートストラップコンデンサ72に向けて流れる電流を抵抗73によって抑制できるため、電源用コンデンサ60の電圧の低下を抑制できる。
(8)ブートストラップコンデンサ72を充電するときに各スイッチング素子Qu2,Qv2,Qw2がオンとオフとを繰り返す。このため、ブートストラップコンデンサ72の電圧V2は、段階的に上昇する。各スイッチング素子Qu2,Qv2,Qw2を常にオンとすることによりブートストラップコンデンサ72を充電する場合と比較して、ブートストラップコンデンサ72に急激に電流が流れることがない。このため、抵抗73のサイズを小さくできる。
<変更例>
なお、本実施形態は、以下のように変更して実施できる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施できる。
なお、本実施形態は、以下のように変更して実施できる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施できる。
○ 各スイッチング素子Qu1,Qu2,Qv1,Qv2,Qw1,Qw2は、IGBTに限らず、MOSFET又はJFET等に変更してもよい。
○ 図3に示すように、各スイッチング素子Qu2,Qv2,Qw2がオンされる毎に周期Tにおける各スイッチング素子Qu2,Qv2,Qw2のオンの時間Ton1,Ton2,Ton3,Ton4,Ton5を長くしてもよい。すなわち、各スイッチング素子Qu2,Qv2,Qw2がオンされる毎にデューティ比Ton1/T,Ton2/T,Ton3/T,Ton4/T,Ton5/T,…Ton(n)/Tが増加するように設定されていてもよい。図3に記載の時刻t1,t2,t3,t4,t5,t6は、本実施形態と同じ時間である。また、本変更例における各スイッチング素子Qu2,Qv2,Qw2のオンとなる周期Tは、本実施形態と同じである。
○ 図3に示すように、各スイッチング素子Qu2,Qv2,Qw2がオンされる毎に周期Tにおける各スイッチング素子Qu2,Qv2,Qw2のオンの時間Ton1,Ton2,Ton3,Ton4,Ton5を長くしてもよい。すなわち、各スイッチング素子Qu2,Qv2,Qw2がオンされる毎にデューティ比Ton1/T,Ton2/T,Ton3/T,Ton4/T,Ton5/T,…Ton(n)/Tが増加するように設定されていてもよい。図3に記載の時刻t1,t2,t3,t4,t5,t6は、本実施形態と同じ時間である。また、本変更例における各スイッチング素子Qu2,Qv2,Qw2のオンとなる周期Tは、本実施形態と同じである。
○ 各スイッチング素子Qu2,Qv2,Qw2は、不定期にオンされてもよい。このように変更する場合であっても各スイッチング素子Qu2,Qv2,Qw2がオンとなる毎に、又は各スイッチング素子Qu2,Qv2,Qw2が複数回オンとなる毎に各スイッチング素子Qu2,Qv2,Qw2のオンとなる時間を長くする。また、第2時刻での電源用コンデンサ60の電圧V1が第1時刻での電源用コンデンサ60の電圧V1を下回らないことを予め確認した上でマップMを設定する。同時に、第1時刻から第2時刻までの特定期間における電源用コンデンサ60の電圧V1が第1規定値Vth1以上となるようにマップMを設定する。
○ 電力変換装置10は、電源用コンデンサ60の電圧V1を検出する電圧センサを備えていてもよい。制御部80は、当該電圧センサの検出する電圧V1を監視してもよい。制御部80は、充電制御において、監視している電圧V1が第1規定値Vth1を下回りそうになったときに各スイッチング素子Qu2,Qv2,Qw2をオフとするようにしてもよい。同時に、制御部80は、充電制御において、監視している電圧V1が第1時刻での電圧V1と同じ、又は上回ったときに各スイッチング素子Qu2,Qv2,Qw2を再びオンとしてもよい。再びオンとなる時刻が第2時刻である。第2時刻は、特定期間における各スイッチング素子Qu2,Qv2,Qw2のオンとある時間が、各スイッチング素子Qu2,Qv2,Qw2がオンとなる毎に長くなるように設定されるとよい。又は、第2時刻は、特定期間における各スイッチング素子Qu2,Qv2,Qw2のオンとある時間が、各スイッチング素子Qu2,Qv2,Qw2が複数回オンとなる毎に長くなるように設定されるとよい。
○ 3つの駆動回路51,52,53を回路部の一例としたが、例えば回路部は、ロジックICを含んでいてもよい。このように変更した場合、第1規定値Vth1は、3つの駆動回路51,52,53及びロジック回路を含む回路部が安定的に駆動する駆動電圧に変更する。
10…電力変換装置、20…インバータ、51,52,53…駆動回路、60…電源用コンデンサ、70…ブートストラップ回路、72…ブートストラップコンデンサ、80…制御部、100…直流電源、Qu1…第1U相スイッチング素子、Qu2…第2U相スイッチング素子、Qv1…第1V相スイッチング素子、Qv2…第2V相スイッチング素子、Qw1…第1W相スイッチング素子、Qw2…第2W相スイッチング素子、Su1,Su2,Sv1,Sv2,Sw1,Sw2…制御信号、T…周期、Ton1,Ton2,Ton3,Ton4,Ton5…時間、Ton1/T,Ton2/T,Ton3/T,Ton4/T,Ton5/T…デューティ比、V1…電源用コンデンサの電圧、V2…ブートストラップコンデンサの電圧。
Claims (4)
- 直列接続された上アームの第1スイッチング素子と下アームの第2スイッチング素子とを有し、直流電源の直流電圧を所定の出力電圧に変換する電圧変換部と、
前記第2スイッチング素子がオンとなることによって充電されるブートストラップコンデンサを有し、前記ブートストラップコンデンサに充電された電力を用いて前記第1スイッチング素子をオンするための駆動電圧を発生するブートストラップ回路と、
前記直流電圧よりも低い電圧で充電されるコンデンサであって、前記ブートストラップコンデンサの充電に用いられる電源用コンデンサと、
前記第1スイッチング素子と前記第2スイッチング素子とをオン又はオフとする駆動回路を含み、前記電源用コンデンサの電圧を駆動電圧として使用する回路部と、
前記駆動回路を制御する制御部と、を備え、
前記第2スイッチング素子がオンとなるときの第1時刻から前記第2スイッチング素子が次回オンとなるときの第2時刻までの期間を特定期間とすると、
前記制御部は、
前記特定期間における前記電源用コンデンサの電圧を前記回路部の駆動電圧以上としつつ、前記第2時刻での前記電源用コンデンサの電圧が前記第1時刻での前記電源用コンデンサの電圧を下回らないような前記第2スイッチング素子のオンの時間を設定し、前記第2スイッチング素子がオンされる毎に前記特定期間における前記第2スイッチング素子のオンの時間を長くする、又は前記第2スイッチング素子が複数回オンされる毎に前記特定期間における前記第2スイッチング素子のオンの時間を長くするように前記駆動回路を制御する
電力変換装置。 - 前記特定期間は、前記第2スイッチング素子のスイッチング周波数の逆数で示される周期であり、
前記周期は、固定値であり、
前記制御部は、設定された前記第2スイッチング素子のオンの時間に基づいて前記第2スイッチング素子のデューティ比を設定し、且つ当該デューティ比に基づいた制御信号を前記駆動回路に出力する
請求項1に記載の電力変換装置。 - 前記制御部は、前記第2スイッチング素子が複数回オンとなる毎に前記デューティ比を増加させる
請求項2に記載の電力変換装置。 - 前記第1スイッチング素子及び前記第2スイッチング素子は、MOSFET又はIGBTである
請求項1~請求項3のいずれか一項に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021139560A JP2023033705A (ja) | 2021-08-30 | 2021-08-30 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021139560A JP2023033705A (ja) | 2021-08-30 | 2021-08-30 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023033705A true JP2023033705A (ja) | 2023-03-13 |
Family
ID=85504967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021139560A Pending JP2023033705A (ja) | 2021-08-30 | 2021-08-30 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023033705A (ja) |
-
2021
- 2021-08-30 JP JP2021139560A patent/JP2023033705A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341842B2 (ja) | 電源回路及び電力変換装置 | |
ES2642149T3 (es) | Conversor con una pluralidad de unidades de conversor de corriente alterna de enlace de tensión indirecta | |
US9991788B2 (en) | Power factor correction circuit for regulating operating frequency control circuit of power factor correction circuit and control method thereof, electronic apparatus, and power adapter | |
US10418904B2 (en) | Power converter having parallel connected power conversion circuits with temperatures based control | |
JP6185860B2 (ja) | 双方向コンバータ | |
JP2012100376A (ja) | スイッチング電源装置 | |
JP5548809B2 (ja) | 電源回路及び電力変換装置 | |
JP2018074666A (ja) | 電力変換装置 | |
US8787055B2 (en) | Inverter device | |
JP5349698B2 (ja) | 車両用補助電源装置 | |
US10193470B2 (en) | Step up/down inverter circuit and method for controlling same | |
JPWO2020017169A1 (ja) | 駆動回路内蔵型パワーモジュール | |
US20200169177A1 (en) | Power conversion system | |
JP4885155B2 (ja) | Dc/dc電力変換装置 | |
JP2023033705A (ja) | 電力変換装置 | |
JP5353791B2 (ja) | 電力変換装置 | |
JP2010004728A (ja) | 電力変換装置 | |
JP7276211B2 (ja) | ドライバ回路及び電力変換装置 | |
JP5444973B2 (ja) | 電力変換装置 | |
US10461662B1 (en) | AC/DC converter | |
JP2019126184A (ja) | 多相コンバータ | |
JP2010283987A (ja) | スイッチング素子駆動装置 | |
JP2017143416A (ja) | 発振回路 | |
US10103646B2 (en) | Control device for power converter | |
JP6270698B2 (ja) | Ledドライバ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231115 |