JP2023022718A - 撮像装置及びその製造方法、電子機器 - Google Patents

撮像装置及びその製造方法、電子機器 Download PDF

Info

Publication number
JP2023022718A
JP2023022718A JP2021127741A JP2021127741A JP2023022718A JP 2023022718 A JP2023022718 A JP 2023022718A JP 2021127741 A JP2021127741 A JP 2021127741A JP 2021127741 A JP2021127741 A JP 2021127741A JP 2023022718 A JP2023022718 A JP 2023022718A
Authority
JP
Japan
Prior art keywords
light shielding
imaging device
semiconductor substrate
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021127741A
Other languages
English (en)
Inventor
達貴 宮路
Tatsuki Miyaji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021127741A priority Critical patent/JP2023022718A/ja
Priority to PCT/JP2022/011860 priority patent/WO2023013137A1/ja
Publication of JP2023022718A publication Critical patent/JP2023022718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

【課題】製造時における欠陥の発生が抑えられた撮像装置を提供する。【解決手段】撮像装置１０１であって、半導体基板１１内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部５１と、光電変換部５１の半導体基板１１の光入射面とは反対の第１面１１Ａ側に配置され、光電変換部５１から転送された電荷を保持する電荷保持部ＭＥＭと、光電変換部５１と電荷保持部ＭＥＭとの間に配置され、電荷保持部ＭＥＭの少なくとも一部を取り囲む遮光部１２と、を備え、遮光部１２は、遮光部１２の一部の領域で半導体基板１１に導通する導通部１２Ｃを有する。【選択図】図１０

Description

本開示は、光電変換による撮像を行う撮像装置及びその製造方法、電子機器に関する。
全画素を同じタイミングで撮像するグローバルシャッタ方式の撮像装置が知られている。この種の撮像装置では、各画素に、光電変換部で生成された電荷を蓄積する電荷保持部が設けられている。このような撮像装置において、光電変換部と電荷保持部とを積層させるとともに、光電変換部と電荷保持部との間に遮光膜を形成することで、電荷保持部の面積を確保しつつ、光電変換部で吸収されずに通過した光による電荷のノイズを防ぐという技術が提案されている（例えば、特許文献１参照）。
国際公開第２０１６／１３６４８６号
本開示は、製造時における欠陥の発生が抑えられた撮像装置を提供することを目的とする。
本開示の一側面による撮像装置は、半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する。
前記遮光部は、前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、前記半導体基板の前記第１面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有してもよい。前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続してもよい。前記遮光部は、前記半導体基板の前記光入射面である第２面及び前記第１面から離間した内部の領域に前記導通部を有してもよい。
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有してもよい。前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置されてもよい。
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含むものでもよい。前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含むものでもよい。
前記半導体基板は、シリコン基板でもよい。前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成されてもよい。
本開示の一側面による撮像装置の製造方法は、半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に、遮光部を形成する遮光部形成工程と、前記遮光部の前記半導体基板における前記第１面側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる。
前記遮光部形成工程は、前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第１面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有してもよい。
前記絶縁膜除去工程は、前記半導体基板の前記第１面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有してもよい。前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものであってもよい。前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものであってもよい。前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含むものでもよい。
本開示の一側面による電子機器は、撮像装置を備え、前記撮像装置は、半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を有し、前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する。
本実施形態の撮像装置の概略構成を示すブロック図である。 センサ画素及び読み出し回路の等価回路図である。 画素アレイ部内の一部の画素領域の平面レイアウト図である。 １画素分の画素領域及びその読み出し回路を示す平面レイアウト図である。 撮像装置の断面構造を示す縦断面図であり、図３のＡ－Ａ断面を示す。 撮像装置の断面構造を示す縦断面図であり、図３のＢ－Ｂ断面を示す。 第１の遮光部の配置を示す横断面図であり、図６のＣ－Ｃ断面を示す。 第２の遮光部及び素子分離部の配置を示す横断面図であり、図６のＤ－Ｄ断面を示す。 第１の遮光部の導通部の領域を示す平面レイアウト図である。 撮像装置の有効画素領域の外側の領域における断面構造を示す縦断面図であり、図９のＥ－Ｅ断面を示す。 本実施形態の撮像装置の製造方法の一例を示すフロー図である。 本実施形態の撮像装置の製造方法の一例を示す縦断面図である。 図１２Ａに続く縦断面図である。 図１２Ｂに続く縦断面図である。 図１２Ｃに続く縦断面図である。 図１２Ｄに続く縦断面図である。 図１２Ｅに続く縦断面図である。 第１の遮光部を形成する工程の一例を示すフロー図である。 絶縁膜で覆われた空洞部を形成する工程の一例を示す縦断面図である。 図１４Ａに続く縦断面図である。 図１４Ｂに続く縦断面図である。 図１４Ｃに続く縦断面図である。 図１４Ｄに続く縦断面図である。 図１４Ｅに続く縦断面図である。 図１４Ｆに続く縦断面図である。 図１４Ｇに続く縦断面図である。 絶縁膜の一部を除去する工程の一例を示す縦断面図である。 図１５Ａに続く縦断面図である。 図１５Ｂに続く縦断面図である。 レジストを塗布する領域を示す平面レイアウト図である。 空洞部に遮光材料を充填する工程の一例を示す縦断面図である。 図１７Ａに続く縦断面図である。 第２の遮光部及び素子分離部を形成する工程の一例を示す縦断面図である。 図１８Ａに続く縦断面図である。 図１８Ｂに続く縦断面図である。 図１８Ｃに続く縦断面図である。 図１８Ｄに続く縦断面図である。 変形例１の撮像装置の第１の遮光部を形成する工程を示す縦断面図である。 図１９Ａに続く縦断面図である。 図１９Ｂに続く縦断面図である。 変形例２の撮像装置の第１の遮光部を形成する工程を示す縦断面図である。 図２０Ａに続く縦断面図である。 図２０Ｂに続く縦断面図である。 変形例３の撮像装置の第１の遮光部を形成する工程を示す縦断面図である。 図２１Ａに続く縦断面図である。 図２１Ｂに続く縦断面図である。 変形例４の撮像装置の断面構造を示す縦断面図である。 電子機器としてのカメラの構成例を示すブロック図である。 移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の例を示す図である。
以下、本開示の実施の形態の一例（以下、「本実施形態」という。）について、図面を参照しつつ説明する。なお、説明は以下の順序で行う。
１．本実施形態の撮像装置の構造
２．本実施形態の撮像装置の製造方法
３．変形例
４．電子機器への適用例
５．移動体への適用例
６．まとめ
＜１．本実施形態の撮像装置の構造＞
本実施形態の撮像装置は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等によるグローバルシャッタ方式の裏面照射型のイメージセンサである。本実施形態の撮像装置は、被写体からの光を画素ごとに受光して光電変換し、電気信号である画素信号を生成する。
グローバルシャッタ方式とは、全画素の露光の開始と終了を同時に行う方式である。ここで、全画素とは、有効な画像を形成する全ての画素を指し、画像形成に寄与しないダミー画素等は除外される。また、画像の歪みや露光時間差が問題にならない程度に十分小さければ、必ずしも同時で無くてもよい。例えば、複数行（数十行など）単位で同時露光を行う動作を、行方向に複数行単位でずらしながら繰り返す場合も、グローバルシャッタ方式に含まれる。また、一部の画素領域に対してのみ、同時露光を行う場合も、グローバルシャッタ方式に含まれる。
裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部を画素ごとに配置したイメージセンサである。なお、本開示に係る技術は、ＣＭＯＳイメージセンサ以外の撮像方式のイメージセンサにも適用できる場合がありうる。
（撮像装置１０１のブロック構成）
図１は、本実施形態の撮像装置１０１の概略構成を示すブロック図である。
本実施形態の撮像装置１０１は、後述するとおり、半導体基板１１上に形成されるものであるため、正確には固体撮像装置であるが、以下では、単に撮像装置と呼ぶ。
撮像装置１０１は、例えば、画素アレイ部１１１と、垂直駆動部１１２と、ランプ波モジュール１１３と、カラム信号処理部１１４と、クロックモジュール１１５と、データ格納部１１６と、水平駆動部１１７と、システム制御部１１８と、信号処理部１１９と、を備える。
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を含むセンサ画素１２１を複数有する。複数のセンサ画素１２１は、図１に示すように、横方向（行方向）及び縦方向（列方向）のそれぞれに配列される。センサ画素１２１は、撮像装置１０１の画素に対応する。センサ画素１２１の画素情報は、後述の読み出し回路１２０を介して読み出されることになる。
また、画素アレイ部１１１は、画素駆動線１２２と、垂直信号線１２３と、を有する。画素駆動線１２２は、行方向に一列に配列されたセンサ画素１２１からなる画素行ごとに、行方向に沿って配線されている。垂直信号線１２３は、列方向に一列に配列されたセンサ画素１２１からなる画素列ごとに、列方向に沿って配線されている。
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１２２を介して複数のセンサ画素１２１に対して信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１２１の全てを同時に駆動させ、又は、画素行単位で駆動させる。
ランプ波モジュール１１３は、画素信号のＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換に用いるランプ波信号を生成し、カラム信号処理部１１４に供給する。
カラム信号処理部１１４は、シフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ変換処理等を行い、画素信号を生成するものである。カラム信号処理部１１４は、生成した画素信号を信号処理部１１９に供給する。
クロックモジュール１１５は、撮像装置１０１の各部に対して、動作用のクロック信号を供給するものである。
水平駆動部１１７は、カラム信号処理部１１４の画素列に対応する単位回路を順番に選択する。この水平駆動部１１７による選択走査により、カラム信号処理部１１４において単位回路ごとに信号処理された画素信号が、順番に信号処理部１１９に出力されるようになっている。
システム制御部１１８は、各種のタイミング信号を生成するタイミングジェネレータなどからなる。システム制御部１１８は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４クロックモジュール１１５及び水平駆動部１１７の駆動制御を行なうものである。
信号処理部１１９は、必要に応じて、データ格納部１１６にデータを一時的に格納しながら、カラム信号処理部１１４から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
撮像装置１０１は、単一又は複数の半導体基板１１にて構成される。例えば、撮像装置１０１は、画素アレイ部１１１が形成される半導体基板１１に、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４、クロックモジュール１１５、データ格納部１１６、水平駆動部１１７、システム制御部１１８及び信号処理部１１９等が形成される別の半導体基板１１をＣｕ－Ｃｕ接合等にて電気的に接続して構成することも可能である。
（読み出し回路１２０の回路構成）
図２は、センサ画素１２１及び読み出し回路１２０の等価回路図である。図３は、画素アレイ部１１１内の一部の画素領域の平面レイアウト図である。図４は、１画素分の画素領域及びその読み出し回路１２０を示す平面レイアウト図である。
図２～図４に示すように、読み出し回路１２０は、４つの転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＦＧと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、を有する。これらトランジスタは、Ｎ型ＭＯＳトランジスタである。
リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、画素アレイ部１１１が配置される半導体基板１１とは別の半導体基板に形成されて貼り合わされるため、図３及び図４の平面レイアウト図には、これらトランジスタは示されていない。
以下では、光電変換部５１としてフォトダイオードＰＤを用いる例を説明する。
光電変換部５１（ＰＤ）は、受光量に応じた電荷を光電変換により生成する。
転送トランジスタＴＲＺは、センサ画素１２１内の光電変換部５１（ＰＤ）に接続されており、光電変換部５１（ＰＤ）で光電変換された電荷（画素信号）を、転送トランジスタＴＲＹに転送する。転送トランジスタＴＲＺは、縦型トランジスタであり、垂直ゲート電極ＶＧを有する。
転送トランジスタＴＲＹは、転送トランジスタＴＲＺから転送された電荷を、転送トランジスタＴＲＸに転送する。転送トランジスタＴＲＹ及びＴＲＸは、一つの転送トランジスタに置換してもよい。転送トランジスタＴＲＹ及びＴＲＸとには、電荷保持部ＭＥＭが接続されている。転送トランジスタＴＲＹ及びＴＲＸのゲート電極に印加される制御信号により、電荷保持部ＭＥＭのポテンシャルが制御される。
例えば、転送トランジスタＴＲＹ及びＴＲＸがオンすると、電荷保持部ＭＥＭのポテンシャルが深くなり、転送トランジスタＴＲＹ及びＴＲＸがオフすると、電荷保持部ＭＥＭのポテンシャルが浅くなる。そして、例えば、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸがオンすると、フォトダイオードＰＤに蓄積されている電荷が、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸを介して、電荷保持部ＭＥＭに転送される。
転送トランジスタＴＲＸのドレインは、転送トランジスタＴＲＧのソースに電気的に接続されている。転送トランジスタＴＲＹ及びＴＲＸのゲートは、画素駆動線１２２に接続されている。
電荷保持部ＭＥＭは、グローバルシャッタ機能を実現するために、光電変換部５１（ＰＤ）で生成及び蓄積された電荷を一時的に保持する領域である。電荷保持部ＭＥＭは、光電変換部５１（ＰＤ）から転送された電荷を保持する。
転送トランジスタＴＲＧは、転送トランジスタＴＲＸとフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＲＧは、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。
例えば、転送トランジスタＴＲＸがオフして、転送トランジスタＴＲＧがオンすると、電荷保持部ＭＥＭに保持されている電荷が、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＧのドレインは、フローティングディフュージョンＦＤに電気的に接続されている。転送トランジスタＴＲＧのゲートは、画素駆動線１２２に接続されている。
フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介して光電変換部５１（ＰＤ）から出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬを介して垂直信号線１２３（ＶＳＬ）が接続されている。
排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、光電変換部５１（ＰＤ）を初期化（リセット）する。排出トランジスタＯＦＧのドレインは、電源線ＶＤＤに接続されている。排出トランジスタＯＦＧのソースは、転送トランジスタＴＲＺと転送トランジスタＴＲＹとの間に接続されている。
例えば、転送トランジスタＴＲＺ及び排出トランジスタＯＦＧがオンすると、光電変換部５１（ＰＤ）の電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、光電変換部５１（ＰＤ）の初期化が行われる。また、排出トランジスタＯＦＧは、例えば、転送トランジスタＴＲＺと電源線ＶＤＤとの間にオーバーフローパスを形成し、光電変換部５１（ＰＤ）から溢れた電荷を電源線ＶＤＤに排出する。
リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭからフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。リセットトランジスタＲＳＴのドレインは、電源線ＶＤＤに接続されている。リセットトランジスタＲＳＴのソースは、フローティングディフュージョンＦＤに接続されている。
例えば、転送トランジスタＴＲＧ及びリセットトランジスタＲＳＴがオンすると、電荷保持部ＭＥＭ及びフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、リセットトランジスタＲＳＴをオンすることで、電荷保持部ＭＥＭ及びフローティングディフュージョンＦＤの初期化が行われる。
増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、光電変換部５１（ＰＤ）での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線１２３（ＶＳＬ）に接続されることにより、垂直信号線１２３（ＶＳＬ）の一端に接続される定電流源とソースフォロワ回路を構成する。
選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線１２３（ＶＳＬ）との間に接続されている。選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１２１が選択状態となる。センサ画素１２１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が、垂直信号線１２３（ＶＳＬ）を介してカラム信号処理部１１４に読み出される。
図３及び図４に示すように、一つのセンサ画素１２１の読み出し回路１２０内の転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹ、ＴＲＺと排出トランジスタＯＦＧとは、Ｙ方向に順に配置されている。Ｙ方向に隣接する２つのセンサ画素１２１内の各トランジスタの配置は、Ｙ方向の画素の境界に対して対称に配置されている。Ｘ方向に隣接する２つのセンサ画素１２１用の読み出し回路１２０内の各トランジスタの配列は、逆である場合と、同じである場合が交互に繰り返される。
転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方には、電荷保持部ＭＥＭが配置されている。また、一つのセンサ画素１２１内の光電変換部５１（ＰＤ）は、そのセンサ画素１２１の転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方と、Ｘ方向に隣接するセンサ画素１２１の排出トランジスタＯＦＧ、転送トランジスタＴＲＺ、ＴＲＹの下方と、にまたがって配置されている。
読み出し回路１２０内の各トランジスタの平面レイアウトは、必ずしも図３及び図４に示したものに限定されない。読み出し回路１２０内の各トランジスタの配置が変われば、その下方に配置される光電変換部５１（ＰＤ）や電荷保持部ＭＥＭの配置場所も変化する。
（撮像装置１０１の断面構造）
図５は、図３のＡ－Ａ方向の断面図である。図６は、図３のＢ－Ｂ方向の断面図である。
図５及び図６に示す撮像装置１０１は、半導体基板１１と、光電変換部５１と、電荷保持部ＭＥＭと、転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＦＧと、フローティングディフュージョンＦＤと、第１の遮光部１２と、第２の遮光部１３と、素子分離部１３Ｖ、２０と、配線層８０と、固定電荷膜１５と、カラーフィルタＣＦと、受光レンズＬＮＳと、を備えている。転送トランジスタＴＲＺは、縦電極である垂直ゲート電極ＶＧを有する。
本実施形態の撮像装置１００では、半導体基板１１として、シリコン基板を用いている。図中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型半導体領域及びＮ型半導体領域を表している。さらに、「Ｐ＋＋」、「Ｐ＋」、「Ｐ－」、及び「Ｐ－－」の各記号における末尾の「＋」又は「－」は、いずれもＰ型半導体領域の不純物濃度を表している。同様に、「Ｎ＋＋」、「Ｎ＋」、「Ｎ－」、及び「Ｎ－－」の各記号における末尾の「＋」又は「－」は、いずれもＮ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。
本明細書では、半導体基板１１における配線層８０及び読み出し回路１２０が配置される側の一主面を第１面１１Ａと呼び、受光レンズＬＮＳが配置されている側の一主面を第２面１１Ｂ又は受光面と呼ぶ。第１面１１Ａは、半導体基板１１の光入射面とは反対の面である。第２面１１Ｂは、半導体基板１１の光入射面である。また、本明細書において、第１面１１Ａを「表面」と呼び、第２面１１Ｂを「裏面」と呼ぶこともある。
半導体基板１１内の光電変換部５１は、例えば、第２面１１Ｂに近い位置から順に、Ｎ－型半導体領域５１Ａと、Ｎ型半導体領域５１Ｂと、Ｐ型半導体領域５１Ｃと、を有する。
第２面１１Ｂに入射された光は、Ｎ－型半導体領域５１Ａで光電変換されて電荷が生成されたのち、その電荷がＮ型半導体領域５１Ｂに蓄積される。なお、Ｎ－型半導体領域５１ＡとＮ型半導体領域５１Ｂとの境界は必ずしも明確ではなく、例えば、Ｎ－型半導体領域５１ＡからＮ型半導体領域５１Ｂへ向かうにつれて徐々にＮ型の不純物濃度が高くなっていればよい。また、Ｎ型半導体領域とＰ型半導体領域５１Ｃとの間に、Ｐ型半導体領域５１ＣよりもＰ型不純物濃度の高いＰ＋型半導体領域を設けてもよい。このように、半導体基板１１内に形成される光電変換部５１の層構成は、必ずしも図５及び図６に示したものに限定されない。
電荷保持部ＭＥＭは、Ｐ型半導体領域５１Ｃ内に設けられたＮ＋型半導体領域として構成されている。
転送トランジスタＴＲＺは、半導体基板１１の水平面方向に配置される水平ゲート電極ＨＧと、半導体基板１１の深さ方向に延びる垂直ゲート電極ＶＧと、を有する。垂直ゲート電極ＶＧの最深位置は、例えば、Ｎ－型半導体領域５２Ａ内にある。図５の例では、各センサ画素１２１が２つの垂直ゲート電極ＶＧを有する例を示しているが、垂直ゲート電極ＶＧの本数に制限はなく、１本でも複数本でもよい。転送トランジスタＴＲＺは、光電変換部５１で光電変換された電荷を、垂直ゲート電極ＶＧを介して、転送電極ＴＲＹまで転送する。
転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧ及び排出トランジスタＯＦＧの各ゲート電極は、いずれも半導体基板１１の第１面１１Ａ側に、絶縁層１８を介して設けられている。
フローティングディフュージョンＦＤは、Ｐ型半導体領域５１Ｃ内に設けられたＮ＋＋型半導体領域として構成されている。
配線層８０は、読み出し回路１２０及び撮像装置１０１の周辺回路が配置された層である。
第１の遮光部１２は、遮光性を有し、第２面１１Ｂ側からの光が電荷保持部ＭＥＭに入射されるのを妨げるように機能する部材である。第１の遮光部１２は、光の吸収特性又は反射特性に優れている。
第１の遮光部１２は、光電変換部５１と電荷保持部ＭＥＭとの間に配置され、電荷保持部ＭＥＭの少なくとも一部を取り囲むものとなっている。具体的には、第１の遮光部１２は、光電変換部５１と電荷保持部ＭＥＭとの間において、半導体基板１１の面内方向に広がる水平遮光部分１２Ｈと、半導体基板１１の第１面１１Ａから深さ方向に延びて、水平遮光部分１２Ｈに接続される壁状の垂直遮光部分１２Ｖと、を有する。図示された例では、水平遮光部分１２Ｈは、ＸＹ平面の面内方向に広がったものとなっており、垂直遮光部分１２Ｖは、ＹＺ平面の面内方向に広がったものとなっている。
図７は、第１の遮光部１２の配置を示す横断面図であり、図６のＣ－Ｃ断面を示す。
第１の遮光部１２の垂直遮光部分１２Ｖは、図６及び図７に示すように、平面視においてＸ軸方向に隣り合うセンサ画素１２１同士の境界部分とセンサ画素１２１の略中央部とのそれぞれに沿って、Ｙ軸方向に延びている。垂直遮光部分１２Ｖは、半導体基板１１の第１面１１Ａから深さ方向に延びて、水平遮光部分１２Ｈに接続されている。垂直遮光部分１２Ｖは、Ｘ軸方向では略半画素の間隔で配置されており、Ｙ軸方向には複数画素分の長さを有する。
第１の遮光部１２の水平遮光部分１２Ｈは、図５～図７に示すように、第１の遮光部１２の垂直遮光部分１２Ｖの最深位置から横（水平）方向に広がっている。図７において、ハッチング領域が水平遮光部分１２Ｈである。この水平遮光部分１２Ｈには、所々に開口部１２Ｈ１が設けられている。
開口部１２Ｈ１には、エッチングストッパ１７が設けられている。後述するように、水平遮光部分１２Ｈは、ウェットエッチング処理により、深さ方向及び水平方向にトレンチを形成して、そのトレンチ内に遮光部材を充填して形成されるが、エッチングストッパ１７を設けることで、エッチングの進行を食い止めることができ、その結果、図７に示すような開口部１２Ｈ１が形成される。
第１の遮光部１２の水平遮光部分１２Ｈは、図５及び図６に示すように、深さ（Ｚ軸）方向において、光電変換部５１と電荷保持部ＭＥＭとの間に位置する。水平遮光部分１２Ｈは、図７に示すように、開口部１２Ｈ１を除き、画素アレイ部１１１におけるＸＹ面の全体に亘って設けられている。
第１の遮光部１２の水平遮光部分１２Ｈが光を反射する機能を持っている場合、第２面１１Ｂから入射して光電変換部５１により吸収されずに光電変換部５１を透過した光は、第１の遮光部１２の水平遮光部分１２Ｈにて反射し、再度、光電変換部５１へ入射し、光電変換に寄与することとなる。すなわち、第１の遮光部１２の水平遮光部分１２Ｈはリフレクタとして機能し、光電変換部５１を透過した光が電荷保持部ＭＥＭへ入射してノイズが発生するのを抑制し、かつ、光電変換効率Ｑｅを向上させて感度向上を図るように機能する。
また、第１の遮光部１２の垂直遮光部分１２Ｖは、隣接するセンサ画素１２１からの漏れ光が光電変換部５１へ入射することにより混色等のノイズを発生させるのを防止するように機能する。
図６及び図７に示すように、第１の遮光部１２の垂直遮光部分１２Ｖは、Ｘ軸方向に沿って半画素の間隔で設けられて、Ｙ軸方向に延びており、Ｘ方向に隣接する２つの垂直遮光部分１２Ｖの間に電荷保持部ＭＥＭが配置されている。また、電荷保持部ＭＥＭと光電変換部５１との間には、第１の遮光部１２の水平遮光部分１２Ｈが配置されており、電荷保持部ＭＥＭは、垂直遮光部分１２Ｖと水平遮光部分１２Ｈとで取り囲まれている。これにより、光電変換部５１で光電変換されなかった光が電荷保持部ＭＥＭに入射されるおそれがなくなり、ノイズの削減を図れる。第１の遮光部１２は、半導体基板１１の第１面１１Ａ側に設けられる配線部に電気的に接続されている。
図５及び図６に示すように、第１の遮光部１２は、遮光材料部１２Ａと、その周囲を覆う絶縁膜１２Ｂと、の２層構造を有する。
遮光材料部１２Ａは、例えば、遮光性を有する単体金属、金属合金、金属窒化物及び金属シリサイドのうちの少なくとも１種を含む材料により構成される。より具体的には、遮光材料部１２Ａを構成する材料としては、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｉｒ（イリジウム）、白金イリジウム、ＴｉＮ（窒化チタン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｃｏ（コバルト）又はタングステンシリコン化合物などが挙げられる。なお、遮光材料部１２Ａを構成する材料は、これらに限定されるものではない。例えば、金属以外の遮光性を有する物質を用いることも可能である。
絶縁膜１２Ｂは、例えばＳｉＯｘ（シリコン酸化物）などの絶縁材料により構成されている。絶縁膜１２Ｂにより、遮光材料部１２Ａと半導体基板１１との電気的絶縁性が確保される。
第２の遮光部１３は、遮光性を有し、半導体基板１１の第２面１１Ｂ側から入射された光が垂直ゲート電極ＶＧ等に入射するのを妨げるように機能する部材である。第２の遮光部１３は、光の吸収特性又は反射特性に優れている。
第２の遮光部１３は、第１の遮光部１２よりも、半導体基板１１の第２面１１Ｂに近い側に配置されている。第２の遮光部１３は、半導体基板１１の深さ方向に延在される垂直遮光部分１３Ｖと、半導体基板１１の水平方向に延在される水平遮光部分１３Ｈと、を有する。垂直遮光部分１３Ｖは、後述する素子分離部１３Ｖ、２０の一部を兼ねている。図５に示すように、第２の遮光部１３の断面形状は、垂直遮光部分１３Ｖと水平遮光部分１３Ｈとにて形成されるＴ字形状である。
図８は、第２の遮光部１３及び素子分離部１３Ｖ、２０の配置を示す横断面図であり、図６のＤ－Ｄ断面を示す。
第２の遮光部１３は、図８に示すように、ＸＹ平面上にセンサ画素１２１の境界に沿って千鳥状に配置されている。第２の遮光部１３の垂直遮光部分１３Ｖから水平に延びる水平遮光部分１３Ｈは、例えば、シリコン基板１１の結晶面に沿った菱形形状である。この水平遮光部分１３Ｈは、平面視したときに、転送トランジスタＴＲＺの垂直ゲート電極ＶＧと深さ方向に重なる位置に配置されている。これにより、半導体基板１１の第２面１１Ｂ側から入射された光が水平遮光部分１３Ｈで遮光されて、垂直ゲート電極ＶＧに入射されなくなる。
図５及び図６に示すように、第２の遮光部１３は、第１の遮光部１２と同様、遮光材料部１３Ａと、その周囲を覆う絶縁膜１３Ｂと、の２層構造を有する。
素子分離部１３Ｖ、２０は、画素の境界に沿って設けられており、第１の素子分離部１３Ｖと第２の素子分離部２０とを有する。第１の素子分離部１３Ｖは、上述した第２の遮光部１３の垂直遮光部分１３Ｖに相当する。
第２の素子分離部２０は、互いに隣り合うセンサ画素１２１同士の境界位置に沿って深さ（Ｚ軸）方向に延在すると共に、各光電変換部５１を取り囲む壁状の部材である。第２の素子分離部２０により、互いに隣り合うセンサ画素１２１同士を電気的に分離することができる。第２の素子分離部２０は、例えば、酸化珪素などの絶縁材料によって構成されている。第２の素子分離部２０は、隣接するセンサ画素１２１に光が入射されるのを防止するために用いることができる。第２の素子分離部２０は、光の吸収特性又は反射特性に優れた材料で形成される。
素子分離部１３Ｖ、２０は、図８に示すように、センサ画素１２１の境界に沿って配置されており、各センサ画素１２１の光電変換部５１の側面を囲むように配置されている。
図５、図６及び図８に示すように、センサ画素１２１の境界には、第１の素子分離部（第２の遮光部１３の垂直遮光部分）１３Ｖ又は第２の素子分離部２０が配置されている。図５及び図６では、第２の素子分離部２０は垂直遮光部分のみを有するが、第２の素子分離部２０は垂直遮光部分と水平遮光部分とを有していてもよく、第２の素子分離部２０の断面形状も、Ｔ字形状や十字形状など、種々の断面形状が考えられる。
第１の素子分離部（第２の遮光部１３の垂直遮光部分）１３Ｖと第２の素子分離部２０とは、いずれも、半導体基板１１の第２面１１Ｂ側から各センサ画素１２１内に入射された光が隣接するセンサ画素１２１に漏れ出すのを防止することができ、画素間クロストークの低減を図ることができる。
図５及び図６に示すように、第２の素子分離部２０は、第１の遮光部１２及び第２の遮光部１３と同様、遮光材料部２０Ａと、その周囲を覆う絶縁膜２０Ｂと、の２層構造を有する。
第１の遮光部１２、第２の遮光部１３及び第２の素子分離部２０は、必ずしも同じ構造及び同じ材料で構成されるとは限らないが、光の吸収特性又は反射特性に優れた材料を含む点では共通する。第１の遮光部１２は、半導体基板１１の第１面１１Ａ側から深さ方向に延びる垂直遮光部分を有するのに対し、第２の遮光部１３及び第２の素子分離部２０は、半導体基板１１の第２面１１Ｂ側から深さ方向に延びる垂直遮光部分を有する。
図５及び図６に示すように、光電変換部５１と第２面１１Ｂとの間には、固定電荷膜１５が設けられている。固定電荷膜１５は、半導体基板１１の第２面１１Ｂに沿って設けられている。固定電荷膜１５は、半導体基板１１の受光面である第２面１１Ｂの界面準位に起因する暗電流の発生を抑制するために、負の固定電荷を有する。固定電荷膜１５が誘起する電界により、半導体基板１１の第２面１１Ｂ近傍にホール蓄積層が形成される。このホール蓄積層によって第２面１１Ｂからの電子の発生が抑制される。
図５及び図６に示すように、固定電荷膜１５の下方（－Ｚ方向）には、カラーフィルタＣＦが配置され、カラーフィルタＣＦの下方（－Ｚ方向）には、受光レンズＬＮＳが配置されている。カラーフィルタＣＦ及び受光レンズＬＮＳは、画素ごとに設けられている。
（第１の遮光部１２の導通部１２Ｃ）
以上の構成を有する撮像装置において、本開示の開示者らは、研究の結果、次に述べる理由により、第１の遮光部１２が、撮像装置１０１の製造工程において生じる欠陥の原因になっていることを見出した。
第１の遮光部１２は、遮光材料部１２Ａが絶縁膜１２Ｂによって覆われている。このことから、第１の遮光部１２の遮光材料部１２Ａが導電性の材料で構成されている場合、その遮光材料部１２Ａは、半導体基板１１の内部において、フローティング状態となる。そのため、半導体基板１１に第１の遮光部１２を形成した後の製造工程におけるドライエッチング等の加工時に、プラズマとの間でアーキング（異常放電）が発生するリスクが存在する。このアーキングによって、撮像装置１０１に、半導体基板１１の格子欠陥等の、欠陥が生じることになる。
そして、本開示の開示者らは、第１の遮光部１２の一部の領域を半導体基板１１に導通させて、第１の遮光部１２の電位を固定することによって、撮像装置１０１の製造工程におけるアーキングの発生、ひいては、欠陥の発生を抑えることができることを見出した。このことから、本実施形態の撮像装置１０１は、その第１の遮光部１２が、その一部の領域で前記半導体基板に導通することを特徴とする。
図９は、第１の遮光部１２の導通部１２Ｃの領域を示す平面レイアウト図である。図１０は、撮像装置１０１の有効画素領域１１１Ａの外側の領域における断面構造を示す縦断面図であり、図９のＥ－Ｅ断面を示す。
図１０に示すように、第１の遮光部１２は、導電性の遮光材料を有する遮光材料部１２Ａと、遮光材料部１２Ａの周囲を覆う絶縁膜１２Ｂと、を有するとともに、一部の領域に、遮光材料部１２Ａが絶縁膜１２Ｂを介さずに半導体基板１１に接続する導通部１２Ｃを有する。図示された例では、第１の遮光部１２の導通部１２Ｃは、垂直遮光部分１２Ｖの底面に設けられている。
図９及び図１０に示す例では、第１の遮光部１２は、撮像装置１０１の有効画素領域１１１Ａの外側の領域の一部で半導体基板１１に導通している。つまり、第１の遮光部１２は、有効画素領域１１１Ａの内側の領域に導通部１２Ｃを有さず、有効画素領域１１１Ａの外側の領域に導通部１２Ｃを有している。
ここで、有効画素領域１１１Ａは、撮像装置１０１が撮像に利用するセンサ画素１２１が配置された領域を意味する。通常、画素アレイ部１１１の周辺縁付近の画素センサ１２１は、撮像装置１０１の撮像には利用されないものとなっている。例えば、有効画素領域１１１Ａは、画素アレイ部１１１の端部から一定数の画素分、例えば、２０画素分より内側の領域である。
第１の遮光部１２が有効画素領域１１１Ａの内側の領域に導通部１２Ｃを有しないものとなっているのは、暗電流の抑制の観点や、第１の遮光部１２に負バイアスをかけたときの影響の観点からである。有効画素領域１１１Ａの内側に導通部１２Ｃが存在する場合、導通部１２Ｃ周辺におけるエネルギープロファイルや結晶状態の変化により、撮像装置１０１における撮像結果に好ましくない影響を与えることになる。
第１の遮光部１２の水平遮光部分１２Ｈは、有効画素領域１１１Ａの内側から有効画素領域１１１Ａの外側にかけて一続きに配置されている。そのため、第１の遮光部１２は、有効画素領域１１１Ａの外側の領域のみに導通部１２Ｃを有するものであったとしても、その全体の電位が固定されることになる。
また、第１の遮光部１２は、半導体基板１１上の面積確保、製造工程数の削減、及び、第１の遮光部１２の形成後の研磨工程の存在などの観点から、半導体基板１１の第１面１１Ａ上又は第２面１１Ｂ上ではなく、第１面１１Ａ及び第２面１１Ｂから離間した内部の領域に導通部１２Ｃを有するものとなっている。
また、図９及び図１０に示す例では、導通部１２Ｃは、Ｘ方向に並ぶすべての垂直遮光部分１２Ｖの底面に設けられているのではなく、一部の垂直遮光部分１２Ｖの底面に設けられている。図示された例では、導通部１２Ｃが設けられた垂直遮光部分１２Ｖと導通部１２Ｃが設けられていない垂直遮光部分１２Ｖとが、交互に配置されている。
第１の遮光部１２と半導体基板１１との導通を確保する観点からは、導通部１２Ｃの領域が広いほど好ましい。しかし、導通部１２Ｃの領域が広くなると、後述の導通部１２Ｃの形成過程におけるエッチング等おいて半導体基板１１等が損傷するリスクが高くなる。そのため、この観点からは、導通部１２Ｃの領域が狭いほど好ましい。そのため、図示された例では、有効画素領域１１１Ａの外側の領域の一部に導通部１２Ｃが設けられている。
以上をまとめると、本実施形態の撮像装置１０１は、半導体基板１１上に配置された光電変換部５１と、光電変換部５１の半導体基板１１における第１面１１Ａの側に配置された電荷保持部ＭＥＭと、光電変換部５１と電荷保持部ＭＥＭとの間に配置され、電荷保持部ＭＥＭの少なくとも一部を覆う第１の遮光部１２と、を備え、第１の遮光部１２は、第１の遮光部１２の一部の領域で半導体基板１１に導通する導通部１２Ｃを有するものとなっている。
このような撮像装置１０１は、製造工程におけるアーキングの発生のリスクが抑えられているので、欠陥の発生が抑えられたものとなっている。
＜２．本実施形態の撮像装置の製造方法＞
次に、撮像装置１０１の製造方法の一例について説明する。
図１１は、本実施形態の撮像装置１０１の製造方法の一例を示すフロー図である。
本実施形態の撮像装置１０１の製造方法は、半導体基板１１に光電変換部５１を形成する工程Ｓ１００と、第１の遮光部１２を形成する工程Ｓ２００と、電荷保持部ＭＥＭ等を形成する工程Ｓ３００と、読み出し回路１２０及び配線層８０を形成する工程Ｓ４００と、第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する工程Ｓ５００と、受光レンズＬＮＳ等を形成する工程Ｓ６００と、を備える。
以下、撮像装置１０１の製造方法の具体例を説明する。
図１２Ａ～図１２Ｆは、撮像装置１０１の製造方法の一例を示す縦断面図である。
まず、図１２Ａに示すように、半導体基板１１上に光電変換部５１を形成する（Ｓ１００）。図示された例では、半導体基板１１として、面指数｛１１１｝の結晶方位を有する単結晶のシリコン基板１１を用いている。また、図示された例では、光電変換部５１は、Ｎ－型半導体領域５１Ａ、Ｎ型半導体領域５１Ｂ及びＰ型半導体領域５１Ｃを積層した構造を有する。
次に、図１２Ｂに示すように、光電変換部５１の半導体基板１１における第１面１１Ａの側に、第１の遮光部１２を形成する（Ｓ２００）。この第１の遮光部１２は、導電性の遮光材料を含む遮光材料部１２Ａと、遮光材料部１２Ａの周囲を覆う絶縁膜１２Ｂと、を有する。さらに、第１の遮光部１２は、その一部の領域に、遮光材料部１２Ａが絶縁膜１２Ｂを介さずに半導体基板１１に接続する導通部１２Ｃが設けられる。この第１の遮光部１２を形成する工程Ｓ２００の詳細については、後述する。
次に、図１２Ｃに示すように、第１の遮光部１２の半導体基板１１における第１面１１Ａの側に、電荷保持部ＭＥＭを形成する（Ｓ３００）。このとき、フローティングディフュージョンＦＤや転送トランジスタＴＲＺの垂直ゲート電極ＶＧなども形成する。電荷保持部ＭＥＭやフローティングディフュージョンＦＤは、例えば、半導体基板１１にＮ型イオンを注入することによって形成する。また、垂直ゲート電極ＶＧは、例えば、ハードマスクを用いたドライエッチングによってトレンチを形成し、そのトレンチ内にポリシリコンを充填することによって形成する。
次に、図１２Ｄに示すように、半導体基板１１の第１面１１Ａ側に読み出し回路１２０及び配線層８０を形成する（Ｓ４００）。
次に、図１２Ｅに示すように、半導体基板１１の第２面１１Ｂに、第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する（Ｓ５００）。この第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する工程Ｓ５００の詳細については、後述する。
最後に、図１２Ｆに示すように、半導体基板１１の第２面１１Ｂに、固定電荷膜１５と、カラーフィルタＣＦと、受光レンズＬＮＳと、を順次形成する。
以上の撮像装置１０１の製造方法においては、第１の遮光部１２を形成した後に、ドライエッチング等のプラズマを用いた工程が存在する。この点、本実施形態の撮像装置１０１の製造方法は、第１の遮光部１２に半導体基板１１と導通する導通部１２Ｃを設けているので、ドライエッチング等のプラズマを用いた工程において、アーキングの発生のリスクが抑えられたものとなっている。
（第１の遮光部１２を形成する工程Ｓ２００）
以下、第１の遮光部１２を形成する工程Ｓ２００の詳細について述べる。
図１３は、第１の遮光部１２を形成する工程Ｓ２００の一例を示すフロー図である。
第１の遮光部１２を形成する工程Ｓ２００は、絶縁膜１２Ｂで覆われた空洞部１２Ｅを形成する工程Ｓ２１０と、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０と、空洞部１２Ｅに遮光材料を充填する工程Ｓ２３０と、を有する。また、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０は、レジスト６０を塗布する工程Ｓ２２１と、絶縁膜１２Ｂのエッチングを行う工程Ｓ２２２と、レジスト６０を除去する工程Ｓ２２３と、を有する。
（絶縁膜１２Ｂで覆われた空洞部１２Ｅを形成する工程Ｓ２１０）
図１４Ａ～図１４Ｈは、絶縁膜１２Ｂで覆われた空洞部１２Ｅを形成する工程Ｓ２１０の一例を示す縦断面図である。この図１４Ａ～図１４Ｈを参照して、この工程の具体例を説明する。
まず、図１４Ａに示すように、光電変換部５１が形成された半導体基板１１上に、第１の遮光部１２の水平遮光部分１２Ｈを形成する際に用いられるエッチングストッパ１７の位置に合わせてトレンチ１７Ｔを形成する。トレンチ１７Ｔは、例えば、ハードマスクを用いたドライエッチングにより行う。ハードマスクは、ＳｉＮ（窒化珪素）やＳｉＯ２（酸化珪素）などの絶縁材料からなる。
次に、図１４Ｂに示すように、トレンチ１７Ｔの内部に、例えば、Ｂ（ボロン）などの不純物元素や水素イオンを注入した結晶欠陥構造、又は、酸化物等の絶縁体を充填して、エッチングストッパ１７を形成する。
次に、図１４Ｃに示すように、ハードマスクを用いたドライエッチング等により、第１の遮光部１２の垂直遮光部分１２Ｖの位置に合わせてトレンチ１２Ｔを形成する。
次に、図１４Ｄに示すように、トレンチ１２Ｔの側面及び底面を覆うようにサイドウォール１２Ｓを形成する。サイドウォール１２Ｓは、例えば、ＳｉＮやＳｉＯ２などからなる絶縁膜で形成される。
次に、図１４Ｅに示すように、例えば、ドライエッチングにより、トレンチ１２Ｔの側面部分のサイドウォール１２Ｓは残しつつ、底面のサイドウォール１２Ｓを除去する。
次に、図１４Ｆに示すように、トレンチ１２Ｔに所定のアルカリ水溶液を注入してウェットエッチングを行うことで、半導体基板１１を一部除去する。アルカリ水溶液としては、無機溶液であればＫＯＨ、ＮａＯＨ又はＣｓＯＨなどが適用可能であり、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液）、Ｎ２Ｈ４（ヒドラジン）、ＮＨ４ＯＨ（水酸化アンモニウム）又はＴＭＡＨ（水酸化テトラメチルアンモニウム）などを適用可能である。
ここでは、シリコン基板１１の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行う。具体的には、面指数｛１１１｝の結晶方位を有するシリコン基板１１においては、＜１１１＞方向のエッチングレートに対して＜１１０＞方向のエッチングレートが十分に高くなる。したがって、本実施形態では、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向及びＺ軸方向にはほとんどエッチングが進行しないこととなる。その結果、面指数｛１１１｝の結晶方位を有するシリコン基板１１である半導体基板１１の内部に、トレンチ１２Ｔと連通する水平空洞部分１２Ｚが形成されることとなる。
なお、＜１１０＞方向へのエッチングの進行の距離は、半導体基板１１に対するアルカリ水溶液によるエッチング処理時間によって調整できる。ただし、本実施形態のように所定の位置にエッチングストッパ１７を予め設けておくことにより、＜１１０＞方向へのエッチングの進行を容易に制御できる。＜１１０＞方向へのエッチングの進行は、エッチングストッパ１７によって停止される（図７参照）。
次に、図１４Ｇに示すように、サイドウォール１２Ｓを、例えば、ウェットエッチングにより除去する。なお、等方性のドライエッチングによりサイドウォール１２Ｓを除去できる場合もある。ウェットエッチングでは、サイドウォール１２ＳがＳｉＯ２からなる場合には例えばＤＨＦ（希フッ酸）やＢＨＦ（バッファードフッ酸）などのＨＦ（フッ酸）が含有される薬液を用いるのが望ましい。あるいは、サイドウォール１２ＳがＳｉＮからなる場合にはホットりん酸（Ｈｏｔ Ｐｈｏｓｐｈｏｒｉｃａｃｉｄ）やＨＦが含有される薬液を用いるのが望ましい。なお、サイドウォール１２Ｓの除去を行わなくともよい。
最後に、図１４Ｈに示すように、トレンチ１２Ｔの側面及び水平空洞部分１２Ｚの内面と、半導体基板１１の第１面１１Ａと、を覆うように絶縁膜１２Ｂを形成する。この絶縁膜１２Ｂは、例えば、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳｉＯ２（酸化珪素）を堆積させることによって形成する。
なお、空洞部１２Ｅ及び絶縁膜１２Ｂは、上述の方法だけでなく、公知の様々な半導体プロセス技術を用いて形成することが可能である。例えば、空洞部１２Ｅは、半導体基板１１内に犠牲層を形成し、エッチングにより、その犠牲層を選択的に除去することによっても形成できる。また、絶縁膜１２Ｂは、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法又は熱酸化法を用いても形成できる。本開示に係る撮像装置１０１の製造における空洞部１２Ｅ及び絶縁膜１２Ｂの形成方法は、上述の方法に限定されず、その他の半導体プロセス技術を用いたものであってもよい。
（絶縁膜１２Ｂの一部を除去する工程Ｓ２２０）
図１５Ａ～図１５Ｃは、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０の一例を示す縦断面図である。この図１５Ａ～図１５Ｃを参照して、この工程の具体例を説明する。
まず、図１５Ａに示すように、この工程において除去せずに残すことになる絶縁膜１２Ｂ上にレジスト６０を塗布する。この工程において除去することになる絶縁膜１２Ｂ上には、レジスト６０は塗布されない。
図１６は、レジスト６０を塗布する領域を示す平面レイアウト図である。図１６に示す例では、レジスト６０を塗布する領域は、撮像装置１０１の有効画素領域１１１Ａの全体を含むものとなっている。また、レジスト６０を塗布する領域は、有効画素領域１１１Ａの外側の領域の一部も含むものとなっている。
次に、図１５Ｂに示すように、半導体基板１１の上方から異方性エッチングを行うことによって、レジスト６０が塗布されていない領域において、トレンチ１２Ｔの底面の絶縁膜１２Ｂが除去される。この異方性エッチングは、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により行われる。
このように、絶縁膜１２Ｂを異方性エッチングによって除去する場合には、レジスト６０は、空洞部１２Ｅの水平空洞部分１２Ｚに埋め込まれている必要がなく、少なくとも、トレンチ１２Ｔの開口部を覆うように塗布されていればよい。
最後に、図１５Ｃに示すように、半導体基板１１上に塗布されたレジスト６０を除去する。
（空洞部１２Ｅに遮光材料を充填する工程Ｓ２３０）
図１７Ａ～図１７Ｂは、空洞部１２Ｅに遮光材料を充填する工程Ｓ２３０の一例を示す縦断面図である。この図１７Ａ～図１７Ｂを参照して、この工程の具体例を説明する。
まず、図１７Ａに示すように、空洞部１２Ｅの内部に遮光材料部１２Ａを構成する遮光材料を埋め込む。この空洞部１２Ｅへの遮光材料の埋め込みは、例えば、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて行われる。
最後に、図１７Ｂに示すように、半導体基板１１の表面を、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、研磨及び平坦化して、半導体基板１１の表面上の遮光材料及び絶縁膜１２Ｂを除去する。
（第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する工程Ｓ５００）
以下、第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する工程Ｓ５００の詳細について述べる。
図１８Ａ～図１８Ｅは、第２の遮光部１３及び素子分離部１３Ｖ、２０を形成する工程Ｓ５００の一例を示す縦断面図である。この図１８Ａ～図１８Ｂを参照して、この工程の具体例を説明する。
まず、図１８Ａに示すように、半導体基板１１の第２面１１Ｂ側をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により薄肉化する。
次に、図１８Ｂに示すように、半導体基板１１の第２面１１Ｂに、第１の遮光部１２の形成の工程と同様（図１４Ａ～１４Ｅ参照）、側面のみをサイドウォール１３Ｓで覆われたトレンチ１３Ｔを形成する。
次に、図１８Ｃに示すように、第１の遮光部１２の形成の工程と同様（図１４Ｆ参照）、トレンチ１３Ｔに所定のアルカリ水溶液を注入して異方性エッチングを行うことで、水平方向に広がる水平空洞部分１３Ｚを形成する。この異方性エッチングにより、水平空洞部分１３Ｚの形状は、例えば、平面視した場合に、図８に示すような菱形形状となる。
次に、図１８Ｄに示すように、第１の遮光部１２の形成の工程と同様（図１４Ｇ～図１４Ｈ、図１４Ｌ～図１４Ｍ参照）、サイドウォール１３Ｓの除去と、絶縁膜１３Ｂの形成と、遮光材料の充填による遮光材料部１３Ａの形成と、を順次行い、第２の遮光部１３を形成する。
最後に、図１８Ｅに示すように、画素の境界部分に沿って、素子分離部２０を形成する。この素子分離部２０の形成は、例えば、トレンチの形成と、トレンチの側面及び底面を覆う絶縁膜２０Ｂの形成と、遮光材料の充填による遮光材料部２０Ａの形成と、を順次行うことによってなされる。
以上をまとめると、本実施形態の撮像装置１０１の製造方法は、半導体基板１１に、光電変換部５１を形成する光電変換部形成工程Ｓ１００と、光電変換部５１の半導体基板１１における第１面１１Ａの側に、第１の遮光部１２を形成する遮光部形成工程Ｓ２００と、第１の遮光部１２の半導体基板１１における第１面１１Ａの側に、電荷保持部ＭＥＭを形成する電荷保持部形成工程Ｓ３００と、を備える。そして、第１の遮光部１２は、導電性の遮光材料を有する遮光材料部１２Ａと、遮光材料部１２Ａの周囲を覆う絶縁膜１２Ｂと、を有するとともに、その一部の領域に、遮光材料部１２Ａが絶縁膜１２Ｂを介さずに半導体基板１１に接続する導通部１２Ｃが設けられる。
このような撮像装置１０１の製造方法によれば、製造工程におけるアーキングの発生のリスクが抑えられるので、欠陥の発生の抑えられた撮像装置１０１を製造することが可能となる。
＜３．変形例＞
次に、変形例の撮像装置１０１について説明する。
（変形例１）
図１９Ａ～図１９Ｃは、変形例１の撮像装置１０１の第１の遮光部１２を形成する工程を示す縦断面図である。
変形例１の撮像装置１０１は、画素アレイ部１１１の一部の領域において、第１の遮光部１２の垂直遮光部分１２Ｖ及び水平遮光部分１２Ｈの周囲の全体が導通部１２Ｃとなっている点において、垂直遮光部分１２Ｖの底面のみが導通部１２となっている本実施形態の撮像装置１０１と異なるものとなっている。その他の構成は、本実施形態と同じである。
図１９Ａ～図１９Ｃを参照して、変形例１の撮像装置１０１の第１の遮光部１２を形成する工程の具体例を説明する。変形例１の絶縁膜１２Ｂで覆われた空洞部１２Ｅを形成する工程Ｓ２１０は本実施形態と同じであるため、図１９Ａ～図１９Ｃでは、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０及び空洞部１２Ｅに遮光材料を充填する工程Ｓ２３０のみを示している。
まず、図１９Ａに示すように、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０において除去せずに残すことになる絶縁膜１２Ｂ上にレジスト６０を塗布する。ここでは、本実施形態で用いられたレジスト６０よりも粘度が低いレジスト６０を用いて、レジスト６０を塗布する領域における水平空洞部分１２Ｚもレジスト６０で埋めるようにする。
次に、図１９Ｂに示すように、等方性エッチングを行うことによって、レジスト６０で埋められていない水平空洞部分１２Ｚ及びトレンチ１２Ｔの内面の絶縁膜１２Ｂが除去される。この等方性エッチングは、例えば、ＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）により行われる。これにより、画素アレイ部１１１の一部の領域において、トレンチ１２Ｔ及び水平空洞部分１２Ｚの周囲の絶縁膜１２Ｂが除去された状態になる。
最後に、図１９Ｃに示すように、本実施形態と同様の工程で、レジスト６０を除去し、空洞部１２Ｅの内部に遮遮光材料部１２Ａを構成する遮光材料を埋め込み、半導体基板１１の表面を研磨及び平坦化して、半導体基板１１の表面上の遮光材料及び絶縁膜１２Ｂを除去する。
このようにして、画素アレイ部１１１の一部の領域において、第１の遮光部１２の垂直遮光部分１２Ｖ及び水平遮光部分１２Ｈの周囲の全体が導通部１２Ｃとなっている変形例１の撮像装置１０１が製造される。
この変形例１の撮像装置１０１の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例１の撮像装置１０１は、欠陥の発生が抑えられたものとなっている。
（変形例２）
図２０Ａ～図２０Ｃは、変形例２の撮像装置１０１の第１の遮光部１２を形成する工程を示す縦断面図である。
変形例２の撮像装置１０１は、画素アレイ部１１１の一部の領域において、第１の遮光部１２の垂直遮光部分１２Ｖの上端部付近の側面が導通部１２Ｃとなっている点において、垂直遮光部分１２Ｖの底面のみが導通部１２となっている本実施形態の撮像装置１０１と異なるものとなっている。その他の構成は、本実施形態と同じである。
図２０Ａ～図２０Ｃを参照して、変形例２の撮像装置１０１における第１の遮光部１２を形成する工程の具体例を説明する。変形例２の絶縁膜で覆われた空洞部を形成する工程Ｓ２１０は本実施形態と同じであるため、図２０Ａ～図２０Ｃでは、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０及び空洞部１２Ｅに遮光材料を充填する工程Ｓ２３０のみを示している。
まず、図２０Ａに示すように、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０において除去せずに残すことになる絶縁膜１２Ｂ上にレジスト６０を塗布する。ここでは、変形例１で用いられたレジスト６０よりもさらに粘度が低いレジスト６０を用いて、レジスト６０を塗布する領域における水平空洞部分１２Ｚ、さらには、レジスト６０を塗布しない領域の水平空洞部分１２Ｚの全体及びトレンチ１２Ｔの一部もレジスト６０で埋めるようにする。
次に、図２０Ｂに示すように、等方性エッチングを行うことによって、レジスト６０で埋められていないトレンチ１２Ｔの上端部付近の内面の絶縁膜１２Ｂが除去される。この等方性エッチングは、例えば、ＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）により行われる。これにより、画素アレイ部１１１の一部の領域において、トレンチ１２Ｔの上端部付近の側面の絶縁膜１２Ｂが除去された状態になる。
最後に、図２０Ｃに示すように、本実施形態と同様の工程で、レジスト６０を除去し、空洞部１２Ｅの内部に遮光材料部１２Ａを構成する遮光材料を埋め込み、半導体基板１１の表面を研磨及び平坦化して、半導体基板１１の表面上の遮光材料及び絶縁膜１２Ｂを除去する。
このようにして、画素アレイ部１１１の一部の領域において、第１の遮光部１２の垂直遮光部分１２Ｖの上端部付近の側面が導通部１２Ｃとなっている変形例２の撮像装置１０１が製造される。
このような変形例２の撮像装置１０１の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例２の撮像装置１０１は、欠陥の発生が抑えられたものとなっている。
（変形例３）
図２１Ａ～図２１Ｃは、変形例３の撮像装置１０１の第１の遮光部１２を形成する工程を示す縦断面図である。
変形例３の撮像装置１０１は、半導体基板１１表面に沿って第１の遮光部１２の垂直遮光部分１２Ｖの上端部からセンサ画素外領域まで線状に延びる遮光材料部１２Ａの周囲の少なくとも一部が導通部１２Ｃとなっている。ここで、センサ画素外領域は、センサ画素１２１が配置された領域の外側の領域を意味するものとする。この半導体基板１１表面に沿って線状に延びる遮光材料部１２Ａは、いわゆるダマシン配線と類似する構造を有している。そして、半導体基板１１表面に沿って線状に延びる遮光材料部１２Ａと第１の遮光部１２の遮光材料部１２Ａとは、一体的に形成されている。
図２１Ａ～図２１Ｃを参照して、変形例３の撮像装置１０１の第１の遮光部１２を形成する工程の具体例を説明する。この工程は、絶縁膜１２Ｂの一部を除去する工程Ｓ２２０の前までは、本実施形態と同じである。
まず、図２１Ａに示すように、半導体基板１１表面に沿って第１の遮光部１２の垂直遮光部分１２Ｖの上端部からセンサ画素外領域まで線状に延びる領域以外の領域にレジスト６０を塗布する。
次に、図２１Ｂに示すように、例えば、ドライエッチングにより、トレンチ１２Ｔの上端部からセンサ画素外領域まで半導体基板１１表面に沿って線状に延びるトレンチ７０Ｔを形成する。
最後に、図２１Ｃに示すように、本実施形態と同様の工程で、レジスト６０を除去し、空洞部１２Ｅ及びトレンチ７０Ｔの内部に遮光材料部１２Ａを構成する遮光材料を埋め込み、半導体基板１１の表面を研磨及び平坦化して、半導体基板１１の表面上の遮光材料及び絶縁膜１２Ｂを除去する。
このようにして、半導体基板１１表面に沿って第１の遮光部１２の垂直遮光部分１２Ｖの上端部からセンサ画素外領域まで線状に延びる遮光材料部１２Ａの周囲の少なくとも一部が導通部１２Ｃとなっている変形例３の撮像装置１０１が製造される。
このような変形例３の撮像装置１０１の製造方法においても、製造工程におけるアーキングの発生のリスクが抑えられる。そのため、変形例３の撮像装置１０１は、欠陥の発生が抑えられたものとなっている。
（変形例４）
図２２は、変形例４の撮像装置１０１の断面構造を示す縦断面図である。
図２２に示すように、変形例４の撮像装置１０１は、第１の遮光部１２の導通部１２Ｃが、遮光材料部１２Ａと半導体基板１１内の高濃度のＰ型領域であるＰ＋＋型半導体領域１１ａとが接触する領域を含んでいる。ここで、高濃度のＰ型領域とは、光電変換部５１を構成するＰ型半導体領域５１Ｃよりも不純物濃度の高いＰ型領域をいうものとする。
この構成により、導通部１２Ｃを電流が流れやすくなり、第１の遮光部１２の電位がより安定したものとなる。そのため、変形例４の撮像装置１０１は、アーキングの発生のリスクがより抑えられたものとなっている。
また、導通部１２Ｃを遮光材料部１２Ａと半導体基板１１内のＰ＋＋型半導体領域１１ａとが接触する領域を含むものとすることにより、半導体基板１１内において導通部１２からの影響を受ける範囲を小さくできる。このことから、導通部１２Ｃを有効画素領域１１１Ａの内側に設けたとしても、暗電流の発生をある程度抑えることが可能となる。そのため、第１の遮光部１２が有効画素領域１１１Ａの内側の領域に導通部１２Ｃを有する撮像装置１０１であっても、導通部１２Ｃが遮光材料部１２Ａと半導体基板１１内のＰ＋＋型半導体領域１１ａとが接触する領域を含むものは、アーキングの発生のリスクがある程度抑えられたものとなっている。
＜４．電子機器への適用例＞
図２３は、本開示による技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１と、上述の撮像装置１０１等が適用される撮像装置（撮像デバイス）２００２と、カメラ信号処理回路であるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）回路２００３と、を備える。また、カメラ２０００は、さらに、フレームメモリ２００４と、表示部２００５と、記録部２００６と、操作部２００７と、電源部２００８と、を備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７及び電源部２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を、画素単位で電気信号に変換して、画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画又は静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画又は静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６及び操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した撮像装置１０１等を用いることで、良好な画像の取得が期待できる。
＜５．移動体への適用例＞
本開示に係る技術は、様々な製品へ適用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム１２０００の概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムに従って車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２５は、撮像部１２０３１の設置位置の例を示す図である。
図２５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した撮像装置１０１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜６．まとめ＞
以上、本開示の実施の形態の一例を説明したが、本開示は、その他の様々な形態で実施することが可能である。例えば、本開示の要旨を逸脱しない範囲で、種々の変形、置換、省略又はこれらの組み合わせが可能である。そのような変形、置換、省略等を行った形態も、本開示の範囲に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
また、本明細書に記載された本開示の効果は例示に過ぎず、その他の効果があってもよい。
なお、本開示は以下のような構成をとることも可能である。
［項目１］
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
撮像装置。
［項目２］
項目１に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第１面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有する
撮像装置。
［項目３］
項目１又は２に記載の撮像装置であって、
前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する撮像装置。
［項目４］
項目１から３のいずれか１つに記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有する撮像装置。
［項目５］
項目４に記載の撮像装置であって、
前記遮光部は、
前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
前記半導体基板の前記第１面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有し、
前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置される撮像装置。
［項目６］
項目３から５のいずれか１つに記載の撮像装置であって、
前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含む撮像装置。
［項目７］
項目３に記載の撮像装置であって、
前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、
前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含む
撮像装置。
［項目８］
項目１から７のいずれか１つに記載の撮像装置であって、
前記遮光部は、前記半導体基板の前記光入射面である第２面及び前記第１面から離間した内部の領域に前記導通部を有する撮像装置。
［項目９］
項目１から８のいずれか１つに記載の撮像装置であって、
前記半導体基板は、シリコン基板である撮像装置。
［項目１０］
項目３から９のいずれか１つに記載の撮像装置であって、
前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成される撮像装置。
［項目１１］
半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、
前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に、遮光部を形成する遮光部形成工程と、
前記遮光部の前記半導体基板における前記第１面の側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、
前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる
撮像装置の製造方法。
［項目１２］
項目１１に記載の撮像装置の製造方法であって、
前記遮光部形成工程は、
前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第１面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、
前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、
前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有する
撮像装置の製造方法。
［項目１３］
項目１２に記載の撮像装置の製造方法であって、
前記絶縁膜除去工程は、
前記半導体基板の前記第１面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、
前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、
前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有する
撮像装置の製造方法。
［項目１４］
項目１３に記載の撮像装置の製造方法であって、
前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものである撮像装置の製造方法。
［項目１５］
項目１３に記載の撮像装置の製造方法であって、
前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、
前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものである
撮像装置の製造方法。
［項目１６］
項目１３に記載の撮像装置の製造方法であって、
前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含む撮像装置の製造方法。
［項目１７］
撮像装置を備えた電子機器であって、
前記撮像装置は、
半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
前記遮光部は、その一部の領域で前記半導体基板に導通する
電子機器。
１０１ 撮像装置
１１１ 画素アレイ部
１１１Ａ 有効画素領域
１１２ 垂直駆動部
１１３ ランプ波モジュール
１１４ カラム信号処理部
１１５ クロックモジュール
１１６ データ格納部
１１７ 水平駆動部
１１８ システム制御部
１１９ 信号処理部
１２０ 読み出し回路
１２１ センサ画素
１２２ 画素駆動線
１２３ 垂直信号線
１１ 半導体基板
１１Ａ 第１面、１１Ｂ 第２面
１１ａ Ｐ＋＋型半導体領域
１２ 第１の遮光部
１２Ａ 遮光材料部、１２Ｂ 絶縁膜、１２Ｃ 導通部
１２Ｈ 水平遮光部分、１２Ｖ 垂直遮光部分、１２Ｈ１ 開口部
１２Ｅ 空洞部
１２Ｔ トレンチ、１２Ｚ 水平空洞部分
１３ 第２の遮光部
１３Ａ 遮光材料部、１３Ｂ 絶縁膜
１３Ｈ 水平遮光部分、１３Ｖ 垂直遮光部分
１５ 固定電荷膜
１７ エッチングストッパ
１８ 絶縁層
２０ 第２の素子分離部
２０Ａ 遮光材料部、２０Ｂ 絶縁膜
５１、ＰＤ 光電変換部
５１Ａ Ｎ－型半導体領域、５１Ｂ Ｎ型半導体領域、５１Ｃ Ｐ型半導体領域
６０ レジスト
８０ 配線層
ＴＲＸ 転送トランジスタ
ＴＲＹ 転送トランジスタ
ＴＲＺ 転送トランジスタ
ＨＧ 水平端子部、ＶＧ 垂直ゲート電極
ＴＲＧ 転送トランジスタ
ＭＥＭ 電荷保持部
ＦＤ 電荷電圧変換部
ＯＦＧ 排出トランジスタ
ＲＳＴ リセットトランジスタ
ＡＭＰ 増幅トランジスタ
ＳＥＬ 選択トランジスタ
ＶＤＤ 電源線
ＶＳＬ 垂直信号線
ＣＦ カラーフィルタ
ＬＮＳ 受光レンズ

Claims (17)

  1. 半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
    前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
    前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を備え、
    前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
    撮像装置。
  2. 請求項１に記載の撮像装置であって、
    前記遮光部は、
    前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
    前記半導体基板の前記第１面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有する
    撮像装置。
  3. 請求項１に記載の撮像装置であって、
    前記遮光部は、導電性の遮光材料を有する遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、前記導通部において、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する撮像装置。
  4. 請求項１に記載の撮像装置であって、
    前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に、前記導通部を有さず、前記有効画素領域の外側の領域である有効画素外領域に、前記導通部を有する撮像装置。
  5. 請求項４に記載の撮像装置であって、
    前記遮光部は、
    前記光電変換部と前記電荷保持部との間において、前記半導体基板の面内方向に広がる水平遮光部分と、
    前記半導体基板の前記第１面から深さ方向に延びて、前記水平遮光部分に接続される壁状の垂直遮光部分と、を有し、
    前記遮光部の前記水平遮光部分は、前記有効画素内領域から前記有効画素外領域にかけて一続きに配置される撮像装置。
  6. 請求項３に記載の撮像装置であって、
    前記遮光部の前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含む撮像装置。
  7. 請求項３に記載の撮像装置であって、
    前記遮光部は、前記撮像装置の有効画素領域の内側の領域である有効画素内領域に前記導通部を有し、
    前記導通部は、前記遮光材料部と前記半導体基板内の高濃度のＰ型領域とが接触する領域を含む
    撮像装置。
  8. 請求項１に記載の撮像装置であって、
    前記遮光部は、前記半導体基板の前記光入射面である第２面及び前記第１面から離間した内部の領域に前記導通部を有する撮像装置。
  9. 請求項１に記載の撮像装置であって、
    前記半導体基板は、シリコン基板である撮像装置。
  10. 請求項３に記載の撮像装置であって、
    前記遮光材料部は、タングステン、チタン、タンタル、ニッケル、モリブデン、クロム、イリジウム、白金イリジウム、窒化チタン、アルミニウム、銅、コバルト又はタングステンシリコン化合物により構成される撮像装置。
  11. 半導体基板に、受光量に応じた電荷を光電変換により生成する光電変換部を形成する光電変換部形成工程と、
    前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に、遮光部を形成する遮光部形成工程と、
    前記遮光部の前記半導体基板における前記第１面側に、前記遮光部によって少なくとも一部が取り囲まれ、前記光電変換部から転送された前記電荷を保持する電荷保持部を形成する電荷保持部形成工程と、を備え、
    前記遮光部は、導電性の遮光材料を含む遮光材料部と、前記遮光材料部の周囲を覆う絶縁膜と、を有するとともに、その一部の領域に、前記遮光材料部が前記絶縁膜を介さずに前記半導体基板に接続する導通部が設けられる
    撮像装置の製造方法。
  12. 請求項１１に記載の撮像装置の製造方法であって、
    前記遮光部形成工程は、
    前記光電変換部と前記電荷保持部との間において前記半導体基板の面内方向に広がる水平空洞部分と、前記半導体基板の前記第１面から深さ方向に延びて前記水平空洞部分に接続されるトレンチ部分と、を有するとともに、前記絶縁膜で覆われた空洞部を形成する空洞部形成工程と、
    前記導通部に対応する領域の前記絶縁膜を除去する絶縁膜除去工程と、
    前記空洞部に前記遮光材料部を構成する遮光材料を充填する遮光材料充填工程と、を有する
    撮像装置の製造方法。
  13. 請求項１２に記載の撮像装置の製造方法であって、
    前記絶縁膜除去工程は、
    前記半導体基板の前記第１面の一部の領域であるレジスト塗布領域にレジストを塗布するレジスト塗布工程と、
    前記レジスト塗布領域の外側に存在する前記空洞部に形成された前記絶縁膜の少なくとも一部をエッチングにより除去するエッチング工程と、
    前記レジスト塗布工程において塗布された前記レジストを除去する、レジスト除去工程と、を有する
    撮像装置の製造方法。
  14. 請求項１３に記載の撮像装置の製造方法であって、
    前記エッチング工程は、異方性エッチングによって、前記空洞部の前記トレンチ部分の底面の前記絶縁膜を除去するものである撮像装置の製造方法。
  15. 請求項１３に記載の撮像装置の製造方法であって、
    前記レジスト塗布工程は、前記レジストを前記レジスト塗布領域に存在する前記空洞部の前記水平空洞部分まで充填するように塗布するものであって、
    前記エッチング工程は、等方性エッチングによって、前記空洞部の前記絶縁膜を除去するものである
    撮像装置の製造方法。
  16. 請求項１３に記載の撮像装置の製造方法であって、
    前記レジスト塗布領域は、前記撮像装置の有効画素領域の全体を含む撮像装置の製造方法。
  17. 撮像装置を備えた電子機器であって、
    前記撮像装置は、
    半導体基板内に配置され、受光量に応じた電荷を光電変換により生成する光電変換部と、
    前記光電変換部の前記半導体基板の光入射面とは反対の第１面側に配置され、前記光電変換部から転送された前記電荷を保持する電荷保持部と、
    前記光電変換部と前記電荷保持部との間に配置され、前記電荷保持部の少なくとも一部を取り囲む遮光部と、を有し、
    前記遮光部は、前記遮光部の一部の領域で前記半導体基板に導通する導通部を有する
    電子機器。
JP2021127741A 2021-08-03 2021-08-03 撮像装置及びその製造方法、電子機器 Pending JP2023022718A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021127741A JP2023022718A (ja) 2021-08-03 2021-08-03 撮像装置及びその製造方法、電子機器
PCT/JP2022/011860 WO2023013137A1 (ja) 2021-08-03 2022-03-16 撮像装置及びその製造方法、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021127741A JP2023022718A (ja) 2021-08-03 2021-08-03 撮像装置及びその製造方法、電子機器

Publications (1)

Publication Number Publication Date
JP2023022718A true JP2023022718A (ja) 2023-02-15

Family

ID=85155529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021127741A Pending JP2023022718A (ja) 2021-08-03 2021-08-03 撮像装置及びその製造方法、電子機器

Country Status (2)

Country Link
JP (1) JP2023022718A (ja)
WO (1) WO2023013137A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135101A (ja) * 2011-03-22 2011-07-07 Sony Corp 固体撮像装置及び電子機器
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
EP3813116B1 (en) * 2018-06-15 2024-05-22 Sony Semiconductor Solutions Corporation Imaging device and method for manufacturing same, and electronic apparatus
TW202137528A (zh) * 2019-11-13 2021-10-01 日商索尼半導體解決方案公司 固體攝像裝置及其製造方法
TW202125795A (zh) * 2019-11-19 2021-07-01 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
TW202133410A (zh) * 2019-12-02 2021-09-01 日商索尼半導體解決方案公司 攝像裝置及其製造方法以及電子機器

Also Published As

Publication number Publication date
WO2023013137A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
CN112119503B (zh) 摄像装置、摄像装置的制造方法和电子设备
WO2020054545A1 (ja) 固体撮像装置および電子機器
WO2021112128A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021112098A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021100675A1 (ja) 固体撮像装置および電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
CN116868344A (zh) 摄像装置和电子设备
EP4060740A1 (en) Solid-state imaging element and method for manufacturing same
US20220159208A1 (en) Imaging device and electronic apparatus
WO2021100556A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021111816A1 (ja) 固体撮像装置およびその製造方法
WO2023013137A1 (ja) 撮像装置及びその製造方法、電子機器
US20220239849A1 (en) Imaging device and electronic apparatus
JP2022086611A (ja) 固体撮像装置及びその製造方法
WO2021111818A1 (ja) 固体撮像装置およびその製造方法
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
US20240170518A1 (en) Solid-state imaging device and electronic device
WO2023090053A1 (ja) 光検出装置及び電子機器
US20240136378A1 (en) Imaging device and electronic apparatus
TW202105696A (zh) 攝像裝置及其製造方法、電子機器