JP2023019413A - フォトダイオード及び光感応デバイス - Google Patents

フォトダイオード及び光感応デバイス Download PDF

Info

Publication number
JP2023019413A
JP2023019413A JP2021124110A JP2021124110A JP2023019413A JP 2023019413 A JP2023019413 A JP 2023019413A JP 2021124110 A JP2021124110 A JP 2021124110A JP 2021124110 A JP2021124110 A JP 2021124110A JP 2023019413 A JP2023019413 A JP 2023019413A
Authority
JP
Japan
Prior art keywords
layer
magnesium silicide
type magnesium
photodiode
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021124110A
Other languages
English (en)
Inventor
直佳 小松
Naoyoshi KOMATSU
原子太郎 川村
Genshitarou Kawamura
治彦 鵜殿
Haruhiko Udono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Ibaraki University NUC
Original Assignee
Kyocera Corp
Ibaraki University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Ibaraki University NUC filed Critical Kyocera Corp
Priority to JP2021124110A priority Critical patent/JP2023019413A/ja
Priority to PCT/JP2022/028932 priority patent/WO2023008477A1/ja
Publication of JP2023019413A publication Critical patent/JP2023019413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors

Abstract

【課題】受光感度の低減を抑制すること。【解決手段】フォトダイオード1は、透明電極12を有する第1絶縁体層11と、第1絶縁体層11と接するリンドープポリシリコン層13と、リンドープポリシリコン層13における第1絶縁体層11と接する面13aに対向する面13bと第1面14aで接するn型マグネシウムシリサイド層14と、n型マグネシウムシリサイド層14における第1面14aの対向面14bとpn接合を形成する第2面15aを有するp型マグネシウムシリサイド層15と、p型マグネシウムシリサイド層15の第2面15aの対向面15bと接し、金属電極21を有する第2絶縁体層16と、を備え、金属電極21は、異なる金属を含む複数の層により形成されている。【選択図】図1

Description

本開示は、フォトダイオード及び光感応デバイスに関する。
光を電気信号に変換する素子として、フォトダイオードが知られている。特許文献1には、MgSiを用いたフォトダイオードが開示されている。
国際公開第2019/187222号
特許文献1に記載の技術のようなフォトダイオードでは、受光感度の低減を抑制する様々な構造が望まれている。
1つの態様に係るフォトダイオードは、光入射部を有する第1絶縁体層と、前記第1絶縁体層と接するリンドープポリシリコン層と、前記リンドープポリシリコン層における前記第1絶縁体層と接する面に対向する面と第1面で接するn型マグネシウムシリサイド層と、前記n型マグネシウムシリサイド層における前記第1面の対向面とpn接合を形成する第2面を有するp型マグネシウムシリサイド層と、前記p型マグネシウムシリサイド層の前記第2面の対向面と接し、金属電極を有する第2絶縁体層と、を備え、前記金属電極は、異なる金属を含む複数の層により形成されている。
1つの態様に係る光感応デバイスは、上記のフォトダイオードを含む。
本開示の1つの態様によれば、受光感度の低減を抑制できる。
図1は、第一実施形態に係るフォトダイオードを説明するための断面模式図である。 図2は、透明電極の一例を説明するための模式図である。 図3は、第二実施形態に係るフォトダイオードを説明するための断面模式図である。 図4は、第三実施形態に係るフォトダイオードを説明するための断面模式図である。
以下に実施形態に係るフォトダイオード及び光感応デバイスについて説明する。
[第一実施形態]
(フォトダイオード)
図1は、第一実施形態に係るフォトダイオードを説明するための断面模式図である。図1では、下側が表面、上側が裏面である。フォトダイオード1は、PINフォトダイオードである。フォトダイオード1は、MgSi単結晶を基材とする。フォトダイオード1は、裏面側から赤外光(赤外線)IRを入射して反射する。フォトダイオード1は、p型層とは反対側のn型層から赤外光IRを入射して反射する。
赤外光IRは、0.8μm以上3.0μm以下の波長とする。
図1に示すように、実施形態に係るフォトダイオード1は、第1絶縁体層11と、透明電極(光入射部)12と、リンドープポリシリコン層13と、n型マグネシウムシリサイド層14と、p型マグネシウムシリサイド層15と、第2絶縁体層16と、金属電極21とを備える。フォトダイオード1の画素単位の幅である画素幅w11は、例えば50μm程度である。本実施形態では、図示しない奥行き方向の画素幅も、画素幅w11と同じである。
第1絶縁体層11は、裏面側に配置されている。第1絶縁体層11は、SiOである。第1絶縁体層11の厚さd11は、例えば0.5μm程度である。第1絶縁体層11は、透明電極12を有する。第1絶縁体層11は、厚さ方向に貫通する貫通部分を有する。貫通部分に、透明電極12が配置されている。第1絶縁体層11は、透明電極12の周辺を囲んで配置されている。第1絶縁体層11の面11aは、フォトダイオード1の裏面において露出している。
透明電極12は、フォトダイオード1への光入射部である。透明電極12は、酸化インジウムスズ(ITO:Indium Tin Oxide)である。透明電極12は、可視光領域の透過率が高く、赤外光を透過させる。透明電極12は、フォトダイオード1のpn接合に光が入射するように形成される。透明電極12は、n型マグネシウムシリサイド層14の凹部141に光が入射するように形成される。透明電極12は、例えば、平面視において矩形状である。透明電極12の面12aは、フォトダイオード1の裏面において露出している。透明電極12は、フォトダイオード1の画素単位ごとに1つ配置されている。透明電極12は、フォトダイオード1に複数配置されている。透明電極12の厚さd11は、例えば0.5μm程度である。透明電極12は、1辺の長さw12が、例えば30μm程度である。透明電極12は、p型マグネシウムシリサイド層15および金属電極21の位置に合わせて配置されている。
図2は、透明電極の一例を説明するための模式図である。透明電極12は、フォトダイオード1の画素単位の配列に合わせて、例えば、格子状に配置されている。X軸方向に隣接する透明電極12同士は、配線121で接続されている。配線121同士は、配線122で接続されている。このように、すべての透明電極12が接続されることにより、等電位になっている。配線121および配線122の材質は、例えばCuまたはITOであり、限定されない。
リンドープポリシリコン層13は、SiにPがドープされている。リンドープポリシリコン層13は、n+型半導体層である。リンドープポリシリコン層13は、赤外光を透過させる。リンドープポリシリコン層13は、第1絶縁体層11および透明電極12と、赤外光IRの入射面と反対側の面で接する。リンドープポリシリコン層13は、1018cm-3以上1020cm-3以下のP濃度となるように、Pのドープ量がコントロールされている。リンドープポリシリコン層13の厚さd13は、例えば2μm程度である。
リンドープポリシリコン層13は、第1絶縁体層11および透明電極12と、n型マグネシウムシリサイド層14との間に介在する。これにより、透明電極12とn型マグネシウムシリサイド層14との抵抗が低減され、赤外光IRの減衰が小さくなり、受光感度が向上する。
n型マグネシウムシリサイド層14は、リンドープポリシリコン層13における第1絶縁体層11と接する面13aに対向する面13bと第1面14aで接する。n型マグネシウムシリサイド層14は、赤外光を透過させる。n型マグネシウムシリサイド層14は、n-型半導体層である。n型マグネシウムシリサイド層14は、n-MgSiで形成される。n型マグネシウムシリサイド層14は、5×1015cm-3以下のキャリア濃度となるように、n-のドープ量がコントロールされている。n型マグネシウムシリサイド層14の厚さd13は、例えば100μm以上500μm以下程度である。n型マグネシウムシリサイド層14の厚さd13は、凹部141が配置されている部分の厚さである。
n型マグネシウムシリサイド層14は、凹部141を所定間隔で複数有している。凹部141は、n型マグネシウムシリサイド層14の表面側に形成されている。凹部141は、フォトダイオード1の画素単位ごとに1つ配置されている。凹部141には、p型マグネシウムシリサイド層15を有する。凹部141において、pn接合が形成される。凹部141は、透明電極12、p型マグネシウムシリサイド層15および金属電極21の位置に合わせて配置されている。
p型マグネシウムシリサイド層15は、p+型半導体層である。p型マグネシウムシリサイド層15は、p+MgSiで形成される。p型マグネシウムシリサイド層15は、凹部141に配置されている。p型マグネシウムシリサイド層15は、n型マグネシウムシリサイド層14における第1面14aの対向面14bとpn接合を形成する第2面15aを有する。p型マグネシウムシリサイド層15の厚さd14は、例えば10μm程度である。p型マグネシウムシリサイド層15は、平面視において矩形状である。p型マグネシウムシリサイド層15は、1辺の長さw12が、例えば30μm程度である。隣接するp型マグネシウムシリサイド層15同士の間隔w13は、例えば20μm程度である。p型マグネシウムシリサイド層15は、透明電極12および金属電極21の位置に合わせて配置されている。
第2絶縁体層16は、表面側に配置されている。第2絶縁体層16は、SiOである。第2絶縁体層16の厚さは、例えば0.4μm程度である。第2絶縁体層16は、金属電極21を有する。第2絶縁体層16は、厚さ方向に貫通する貫通部分を有する。貫通部分に、金属電極21が配置されている。第2絶縁体層16は、金属電極21の周辺を囲んで配置されている。第2絶縁体層16は、n型マグネシウムシリサイド層14と、赤外光IRの入射面と反対側の面で接する。第2絶縁体層16は、金属電極21において、p型マグネシウムシリサイド層15の第2面15aの対向面15bと接する。第2絶縁体層16は、フォトダイオード1の表面側において対向面16bが露出する。
金属電極21は、p型マグネシウムシリサイド層15の対向面15bと接する。金属電極21は、フォトダイオード1の表面側に配置されている。金属電極21は、例えばNiおよびAuを含む。金属電極21は、p型マグネシウムシリサイド層15に積層されている。金属電極21は、平面視において矩形状である。金属電極21は、1辺の長さw12が、例えば30μm程度である。隣接する金属電極21同士の間隔w13は、例えば20μm程度である。金属電極21は、p型マグネシウムシリサイド層15の対向面15bと接する面が赤外光IRの反射面となる。金属電極21は、透明電極12およびp型マグネシウムシリサイド層15の位置に合わせて配置されている。金属電極21は、異なる金属を含む複数の層により構成されている。金属電極21は、p型マグネシウムシリサイド層15と接する層から順に、例えば、ニッケル電極22と、金電極23とを含む。
ニッケル電極22は、p型マグネシウムシリサイド層15の対向面15bと反射面22aで接する。ニッケル電極22は、平面視において矩形状である。ニッケル電極22は、1辺の長さw12が、例えば30μm程度である。ニッケル電極22の厚さd15は、例えば0.2μm程度である。
金電極23は、ニッケル電極22と接する。金電極23は、平面視において矩形状である。金電極23は、1辺の長さw12が、例えば30μm程度である。金電極23の厚さd16は、例えば0.2μm程度である。金電極23は、フォトダイオード1の表面側において面23bが露出する。
このように構成されたフォトダイオード1の裏面側には、BPF(Band Pass Filter)および反射防止膜が設けられる。フォトダイオード1の表面側には、X軸Cu配線およびY軸Cu配線が設けられる。
フォトダイオード1には、p型層とは反対のn型層から赤外光IRが入射とする。フォトダイオード1には、赤外光IRが裏面入射する。
(光感応デバイス)
このように構成されたフォトダイオード1をアレイ状に配置することにより、例えば光検出器、撮像デバイスなどのような光感応デバイスとして使用可能である。
(作用)
フォトダイオード1における赤外光IRの反射を説明する。赤外光IRは、裏面から入射する。赤外光IRは、透明電極12およびリンドープポリシリコン層13を透過して、n型マグネシウムシリサイド層14の第1面14aから入射する。第1面14aから入射した赤外光IRは、n型マグネシウムシリサイド層14、p型マグネシウムシリサイド層15を通過して、金属電極21のニッケル電極22の反射面22aで反射される。金属電極21のニッケル電極22の反射面22aで反射された赤外光IRの戻り光は、n型マグネシウムシリサイド層14側へ戻る。
フォトダイオード1がPINフォトダイオードであるので、I層であるn型マグネシウムシリサイド層14が空乏化される。また、赤外光IRが裏面から入射するので、p型マグネシウムシリサイド層15を介さずにI層であるn型マグネシウムシリサイド層14に到達する。透明電極12およびリンドープポリシリコン層13は、赤外光IRを透過する。これにより、光路を長くすることができn型マグネシウムシリサイド層14で生成される光電流が大きくなる。さらに、p型マグネシウムシリサイド層15側である表面側に赤外光の透過率の低い金属電極21、および、画素選択のX軸のCu配線とY軸のCu配線が配置されているので、pn接合に到達するまでに赤外光IRが遮断されることもない。
(効果)
本実施形態は、赤外光IRが裏面から入射するので、p型マグネシウムシリサイド層15および金属電極21を介さずにI層であるn型マグネシウムシリサイド層14に到達できる。本実施形態では、PINフォトダイオードであるので、I層であるn型マグネシウムシリサイド層14を効率的に空乏化できる。本実施形態によれば、受光感度の低減を抑制できる。
本実施形態は、凹部141にp型マグネシウムシリサイド層15を備えることで、pn接合を形成できる。
本実施形態は、赤外光IRの入斜面には透明電極12を用いる。また、本実施形態は、リンドープポリシリコン層13が、透明電極12とn型マグネシウムシリサイド層14との間に介在することにより、抵抗が低減される。本実施形態は、リンドープポリシリコン層13を介在させることで、赤外光IRの減衰が抑制され、受光感度を向上できる。
本実施形態は、透明電極12から赤外光IRが入射して、pn接合に到達する。本実施形態は、pn接合に到達するまでに赤外光IRが吸収されたり、遮断されたりせずにI層であるn型マグネシウムシリサイド層14のpn接合まで到達できる。本実施形態によれば、受光感度の低減を抑制できる。
本実施形態は、p型マグネシウムシリサイド層15側である表面側に金属電極21、および、画素選択のX軸のCu配線とY軸のCu配線を配置できる。本実施形態は、赤外光IRが裏面から入射するので、pn接合に到達するまでに赤外光IRが吸収されたり、遮断されたりせずにI層であるn型マグネシウムシリサイド層14のpn接合まで到達できる。本実施形態は、配線による受光感度の低下および配線による遅延を低減できる。
本実施形態は、画素選択性が向上することにより、フォトダイオードアレイの周波数特性を向上できる。
これに対して、従来とおり赤外光IRを表面から入射した場合、金属電極21によって赤外光IRの光路が遮られる。これにより、pn接合に到達する赤外光IRが低減し、受光感度が低くなる。
[第二実施形態]
図3は、第二実施形態に係るフォトダイオードを説明するための断面模式図である。フォトダイオード1は、画素単位ごとにトレンチ層17を有する点で第一実施形態と異なる。第一実施形態と共通する部分には、同一の符号を付して説明を省略する。以下の実施形態においても同様とする。
n型マグネシウムシリサイド層14は、凹部141を所定間隔で複数有する。n型マグネシウムシリサイド層14の凹部141を有しない部分において、n型マグネシウムシリサイド層14を貫通し、リンドープポリシリコン層13および第2絶縁体層16と接するトレンチ層17を形成する。
トレンチ層17は、画素単位を区画する。トレンチ層17は、ポテンシャル障壁となり、画素間の電流信号の干渉を抑制する。トレンチ層17は、フォトダイオード1の各層の積層方向視において、透明電極12、凹部141、p型マグネシウムシリサイド層15および金属電極21と重ならないように配置されている。トレンチ層17は、リンドープポリシリコン層13の面13bおよび第2絶縁体層16の面16aに接する。トレンチ層17の幅w21は、例えば0.5μm以上20μm以下程度である。トレンチ層17とp型マグネシウムシリサイド層15との間隔w22は、例えば9.75μm以下である。隣接するトレンチ層17同士の間隔w14は、例えば50μm程度である。
トレンチ層17は、n+型のn型マグネシウムシリサイド、n+型のリンドープポリシリコン、SiO、MgOおよびMgSiOxの少なくともいずれか1つを形成してもよい。トレンチ層17は、空気層であってもよい。
トレンチ層17にSiOを形成した場合、トレンチ形成後のプロセスで900℃程度の熱処理を経る。これに対して、トレンチ層17にn+型のn型マグネシウムシリサイド、n+型のリンドープポリシリコンを形成した場合、トレンチ形成後のプロセス温度はそれより低くなる。これにより、仮に異種物質の界面を形成したとしても、界面準位密度が小さくなると考えられる。拡散電流を規制するための材質選択の幅が増す効果が得られる。
本実施形態は、n型マグネシウムシリサイド層14の凹部141を有しない部分にはトレンチ層17が形成されている。本実施形態は、画素単位ごとにトレンチ層17が形成されている。本実施形態では、画素単位でトレンチ層17により仕切られるため電流信号のうち、特に拡散電流のアイソレーションを図ることができる。
このような構成により、フォトダイオードアレイを形成する際に、トレンチ層17により画素間の干渉を低減できる。本実施形態は、トレンチ層17が無い構成よりもリーク電流(暗電流)が減少する。本実施形態は、画素ピッチが縮小しても、画素間の干渉を低減できる。
[第三実施形態]
図4は、第三実施形態に係るフォトダイオードを説明するための断面模式図である。フォトダイオード1は、p型マグネシウムシリサイド層15の側に、金属電極21と接続するROIC構造31を備える点で第二実施形態と異なる。
リンドープポリシリコン層13の面13a上には、リンドープポリシリコン層13と接する層から順に、ニッケル電極34と金電極35とが設けられている。
金属電極21は、p型マグネシウムシリサイド層15と接する層から順に、例えば、第一実施形態と同様に構成されたニッケル電極22と、チタン電極24と、銅電極25とを含む。金属電極21の銅電極25と、ROIC構造31の接合電極27の銅とがCu-Cu接合する。
チタン電極24は、ニッケル電極22と銅電極25と積層されている。チタン電極24は、平面視において矩形状である。チタン電極24は、1辺の長さw12が、例えば30μm程度である。チタン電極24の厚さd16は、例えば0.2μm程度である。
銅電極25は、チタン電極24と接する。銅電極25は、平面視において矩形状である。銅電極25は、1辺の長さw12が、例えば30μm程度である。銅電極25の厚さd17は、例えば10μm以下程度である。銅電極25は、フォトダイオード1の表面側において、銅を含む接合電極27を介して、Cu-Cu接合により、ROIC(Readout IC)構造31に接続される。
ROIC構造31は、フォトダイオード1の電流を取り出す回路である。ROIC構造31は、フォトダイオード1の表面側に配置されている。ROIC構造31は、Siを基材とする。ROIC構造31は、例えば、ボルテージフォロア、MOSFET(METAL Oxide Semiconductor Field Effect Transistor)、MOSキャパシタである。ROIC構造31には、ニッケル電極32と金電極33とが設けられる。
ROIC構造31は、第2絶縁体層16のn型マグネシウムシリサイド層14と接する面16aの対向面16bと接し、銅を含む接合電極27を有する第3絶縁体層26を有する。
第3絶縁体層26は、第2絶縁体層16とROIC構造31との間に設けられる。第3絶縁体層26は、表面側に配置されている。第3絶縁体層26は、SiOである。第3絶縁体層26の厚さd18は、例えば10μm以下程度である。第3絶縁体層26は、接合電極27を有する。第3絶縁体層26は、厚さ方向に貫通する貫通部分を有する。貫通部分に、接合電極27が配置されている。第3絶縁体層26は、接合電極27の周辺を囲んで配置されている。
接合電極27は、例えば、平面視において矩形状である。接合電極27は、フォトダイオード1の画素単位ごとに1つ配置されている。接合電極27は、フォトダイオード1に複数配置されている。接合電極27の厚さd18は、例えば10μm以下程度である。接合電極27は、1辺の長さw12が、例えば30μm程度である。接合電極27は、金属電極21の位置に合わせて配置されている。接合電極27は、ROIC構造31と接する。接合電極27は、銅電極25とCu-Cu接合する。
ニッケル電極32と金電極33とは、電線36を介して、リンドープポリシリコン層13の面13a上に設けられたニッケル電極34と金電極35と接続される。
本実施形態は、Cu-Cu接合でROIC構造31の画素とフォトダイオードアレイとを接合する。本実施形態は、pn界面で生成された生成電流を、電極を通じて伝送できる。本実施形態によれば、配線遅延を抑制できる。これにより、本実施形態は、高速読み出しができる。
本出願の開示する実施形態は、発明の要旨及び範囲を逸脱しない範囲で変更できる。さらに、本出願の開示する実施形態及びその変形例は、適宜組み合わせることができる。
添付の請求項に係る技術を完全かつ明瞭に開示するために特徴的な実施形態に関し記載してきた。しかし、添付の請求項は、上記実施形態に限定されるべきものでなく、本明細書に示した基礎的事項の範囲内で当該技術分野の当業者が創作しうるすべての変形例及び代替可能な構成を具現化するように構成されるべきである。
上記では、Cu-Cu接合を用いるものとして説明したが、これに限定されない。例えば、Inバンプ等で画素部とROIC構造31とを接続してもよい。この場合も、高速読み出しができる。
1 フォトダイオード
11 第1絶縁体層
12 透明電極(光入射部)
13 リンドープポリシリコン層
13a 面
13b 面
14 n型マグネシウムシリサイド層
14a 第1面
14b 対向面
141 凹部
15 p型マグネシウムシリサイド層
15a 第2面
15b 対向面
16 第2絶縁体層
16a 面
16b 対向面
21 金属電極
22 ニッケル電極
23 金電極

Claims (10)

  1. 光入射部を有する第1絶縁体層と、
    前記第1絶縁体層と接するリンドープポリシリコン層と、
    前記リンドープポリシリコン層における前記第1絶縁体層と接する面に対向する面と第1面で接するn型マグネシウムシリサイド層と、
    前記n型マグネシウムシリサイド層における前記第1面の対向面とpn接合を形成する第2面を有するp型マグネシウムシリサイド層と、
    前記p型マグネシウムシリサイド層の前記第2面の対向面と接し、金属電極を有する第2絶縁体層と、
    を備え、
    前記金属電極は、異なる金属を含む複数の層により形成されている、
    フォトダイオード。
  2. 前記n型マグネシウムシリサイド層は、凹部を有し、
    当該凹部にp型マグネシウムシリサイド層を備えることで、pn接合を形成する、
    請求項1に記載のフォトダイオード。
  3. 前記第1絶縁体層における前記光入射部は、前記凹部に光が入射するように形成される、
    請求項2に記載のフォトダイオード。
  4. 前記n型マグネシウムシリサイド層は、n-MgSiにて形成され、
    前記p型マグネシウムシリサイド層は、p+MgSiにて形成される、
    請求項1から3のいずれか一項に記載のフォトダイオード。
  5. 前記金属電極は、前記p型マグネシウムシリサイド層と接する層から順にニッケル、金を含む、
    請求項1から4のいずれか一項に記載のフォトダイオード。
  6. 前記n型マグネシウムシリサイド層は、前記凹部を所定間隔で複数有しており、
    前記凹部を有しない部分において、前記n型マグネシウムシリサイド層を貫通し、前記リンドープポリシリコン層および前記第2絶縁体層と接するトレンチ層を形成する、
    請求項2に記載のフォトダイオード。
  7. 前記トレンチ層には、n+MgSi、リンドープポリシリコン、SiO、MgO、MgSiOおよび空気層の少なくともいずれか1つを形成する、
    請求項6に記載のフォトダイオード。
  8. 前記p型マグネシウムシリサイド層の側に、前記金属電極と接続するROIC構造、
    を備える、請求項6または7に記載のフォトダイオード。
  9. 前記ROIC構造は、前記第2絶縁体層の前記n型マグネシウムシリサイド層と接する面の対向面と接し、銅を含む接合電極を有する第3絶縁体層を有し、
    前記金属電極は、前記p型マグネシウムシリサイド層と接する層から順にニッケル、チタン、銅を含み、
    前記金属電極の前記銅と、前記ROIC構造の前記接合電極の前記銅とがCu-Cu接合する、
    請求項8に記載のフォトダイオード。
  10. 請求項1から8のいずれか一項に記載のフォトダイオードを含む、光感応デバイス。
JP2021124110A 2021-07-29 2021-07-29 フォトダイオード及び光感応デバイス Pending JP2023019413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021124110A JP2023019413A (ja) 2021-07-29 2021-07-29 フォトダイオード及び光感応デバイス
PCT/JP2022/028932 WO2023008477A1 (ja) 2021-07-29 2022-07-27 フォトダイオード及び光感応デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021124110A JP2023019413A (ja) 2021-07-29 2021-07-29 フォトダイオード及び光感応デバイス

Publications (1)

Publication Number Publication Date
JP2023019413A true JP2023019413A (ja) 2023-02-09

Family

ID=85086825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021124110A Pending JP2023019413A (ja) 2021-07-29 2021-07-29 フォトダイオード及び光感応デバイス

Country Status (2)

Country Link
JP (1) JP2023019413A (ja)
WO (1) WO2023008477A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144400B (zh) * 2013-04-18 2017-11-07 株式会社东芝 太阳能发电模块
US11011664B2 (en) * 2018-03-30 2021-05-18 Ibaraki University Photodiode and photosensitive device

Also Published As

Publication number Publication date
WO2023008477A1 (ja) 2023-02-02

Similar Documents

Publication Publication Date Title
TWI443817B (zh) Photodiode array
JP5185205B2 (ja) 半導体光検出素子
JP5405512B2 (ja) 半導体光検出素子及び放射線検出装置
JP5185207B2 (ja) フォトダイオードアレイ
KR100784387B1 (ko) 이미지 센서 및 그 형성방법
NL9002098A (nl) Halfgeleider-lichtdetectorinrichting.
JP5829224B2 (ja) Mosイメージセンサ
JP5726434B2 (ja) 半導体光検出素子
KR20090040158A (ko) 투명한 트랜지스터를 구비한 시모스 이미지 센서
WO2020017188A1 (ja) 半導体光検出装置
CN113167638A (zh) 光检测装置
WO2023008477A1 (ja) フォトダイオード及び光感応デバイス
US9947706B2 (en) Semiconductor device having a light receiving element
JP2006080306A (ja) ホトダイオードアレイおよび分光器
KR101662228B1 (ko) 투명한 연결배선을 구비한 이미지 센서
JP2002198508A (ja) 固体撮像素子
WO2023248369A1 (ja) 光検出器
WO2020121852A1 (ja) 光検出装置
TW202316087A (zh) 雪崩光電二極體陣列
JPH03276769A (ja) 半導体受光装置
JPS6244826B2 (ja)
JPH09283788A (ja) 光半導体集積回路
JPH09181290A (ja) 受光素子内蔵半導体装置
JPH11121782A (ja) 光半導体素子
JP2001257335A (ja) 受光素子アレイ