JP2023005957A - パルス電源装置 - Google Patents

Abstract

【課題】パルス電圧の電圧値を正確に制御することができるパルス電源装置を提供する。【解決手段】第１パルス電圧発生回路は、電源電圧端子Ｎｖと接地端子ＧＮＤとの間に直列に接続されるトランジスタＱ５（第１スイッチング素子）とトランジスタＱ６（第２スイッチング素子）とを備え、第１出力ノードから第１パルス電圧を出力する。第２パルス電圧発生回路の第２スイッチング回路は、ＤＣ／ＤＣコンバータ３０３の出力端子間に接続されるトランジスタＱ７（第３スイッチング素子）とトランジスタＱ８（第４スイッチング素子）とを備え、第２出力ノードからＤＣ／ＤＣコンバータ３０３の出力電圧に第１パルス電圧をオフセットとして重畳させた第２パルス電圧を出力する。ＤＣ／ＤＣコンバータ３０３の出力端子間に接続され、抵抗値を制御可能な電荷吸収回路ＤＩが接続される。【選択図】図２Ａ

Description

本発明は、パルス電源装置に関する。

プラズマ発生装置においては、パルス状の電圧（パルス電圧）を発生させるパルス電源装置が設けられている（例えば、特許文献１参照）。パルス電源装置は、例えば、直流電力をインバータ回路で交流電力に変換した後、変圧器により異なる電圧値の交流電力に変換し、更にスイッチング回路等によりパルス電圧を発生させるよう構成される。

しかし、従来のパルス電源装置において、パルス電圧の電圧値を正確に制御することは困難であった。具体的には、スイッチング回路等のスイッチング素子の導通／非導通のタイミングのずれにより、出力電圧値が目標電圧値とは異なる値となり、この結果、発生するパルス電圧の電圧値に誤差が生じるという問題がある。

特開２０１３－１２５７２９号公報

本発明は、このような課題に鑑みてなされたものであり、パルス電圧の電圧値を正確に制御することができるパルス電源装置を提供することを目的とする。

上記課題の解決のため、本発明に係るパルス電源装置は、電源電圧端子と接地端子との間に直列に接続される第１スイッチング素子と第２スイッチング素子とを有し、前記第１スイッチング素子と前記第２スイッチング素子との接続点である第１出力ノードから第１パルス電圧を出力する第１スイッチング回路と、出力端子の一方が前記第１出力ノードに接続され、前記出力端子の一方と出力端子の他方との間に接続されるコンデンサを有している昇圧回路と、前記第１出力ノードと、前記昇圧回路の出力端子の他方との間に接続される第３スイッチング素子と第４スイッチング素子とを有し、前記昇圧回路の出力電圧に前記第１パルス電圧をオフセットとして重畳させた第２パルス電圧を前記第３スイッチング素子と前記第４スイッチング素子との接続点である第２出力ノードから出力する第２スイッチング回路と、前記昇圧回路の出力端子間に接続されるとともに、可変抵抗手段を有する電荷吸収回路と、前記電荷吸収回路の前記可変抵抗手段を制御する制御部とを備える。前記制御部は、前記電荷吸収回路の電圧及び電流を示すアナログ信号をデジタル信号に変換し、更に光信号に変換すると共に、前記可変抵抗手段を制御する制御信号を出力するコントローラと、前記コントローラから出力された光信号を光伝送路を介して受信してデジタル信号に変換し、前記デジタル信号に基づく演算を行って、その演算結果を示すデジタル信号を光信号に変換して前記コントローラに前記光伝送路を介して送信する演算制御回路とを備えることを特徴とする。

本発明によれば、パルス電圧の電圧値を正確に制御することができるパルス電源装置を提供することができる。

本実施形態に係るプラズマ処理システム１００の全体構成を示す概略図である。 本実施形態のパルス電源装置１の構成例を示す回路図である。 本実施形態のパルス電源装置１の構成例を示す回路図である。 比較例のパルス電源装置１’の構成例を示す回路図である。 比較例のパルス電源装置１’において、トランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとにずれが生じていない場合の動作説明図である。 比較例のパルス電源装置１’において、トランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとにずれが生じている場合の動作説明図である。 パルス電源装置１における電荷吸収回路ＤＩの動作を説明するグラフである。 テーブル２３０２Ａとテーブル２３０２Ｂの特性を示すグラフである。

以下、添付図面を参照して本実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本開示の原理に則った実施形態と実装例を示しているが、これらは本開示の理解のためのものであり、決して本開示を限定的に解釈するために用いられるものではない。本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。

本実施形態では、当業者が本開示を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本開示の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。

図１～図２Ｂを参照して、本実施形態に係るプラズマ処理システム１００について説明する。図１は、本実施形態に係るプラズマ処理システム１００の全体構成を示す概略図であり、図２Ａ及び図２Ｂは、パルス電源装置１の構成例を示す回路図である。

図１に示すようにプラズマ処理システム１００は、パルス電源装置１、第１高周波電源装置２、第１整合器３、第２高周波電源装置４、第２整合器５、プラズマ処理部６及び上位制御装置７等を備えている。その他、プラズマ処理システム１００には図示しないガス導入装置や排気装置等が備わっているが、説明を省略する。なお、上位制御装置７は、パルス電源装置１、第１高周波電源装置２等の各装置に対して制御を行う。例えば、上位制御装置７は、パルス電源装置１から出力するパルス電圧の出力指令を行うと共に、第１高周波電源装置２から出力する高周波電力の出力指令等を行う。上位制御装置７と各装置との接続線は、図示を省略している。

図１において、プラズマ処理部６は、処理容器（チャンバー）を有しており、この処理容器内に、後述する高周波電力及びパルス電圧が印加される第１電極６１と、この第１電極６１と対向するように配置される第２電極６２とを備えている。第１電極６１の上部には、例えば半導体ウェハ等の加工対象物６３が配置される。プラズマ処理システム１００は、プラズマ処理部６において生成したプラズマを用いて加工対象物６３に対してエッチング等の加工処理が行う。

第１高周波電源装置２及び第２高周波電源装置４は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯域の周波数（例えば、４００ｋＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ、６０ＭＨｚ等）の高周波電圧を有する高周波電力を出力する。第１高周波電源装置２から出力された高周波電力は、インピーダンス整合を行う第１整合器３を介して第１電極６１に供給される。また、第２高周波電源装置４から出力された高周波電力は、インピーダンス整合を行う第２整合器５を介して第２電極６２に供給される。

第１高周波電源装置２及び第２高周波電源装置４の出力周波数は、様々であり、その用途によって異なる。また、第１高周波電源装置２及び第１整合器３が無い場合や第２高周波電源装置４及び第２整合器５が無い場合もある。また、パルス電源装置１とプラズマ処理部６との間に、第１高周波電源装置２や第２高周波電源装置４に起因する高周波を遮断するためのローパスフィルタを設けてもよい。また、図１に示したプラズマ処理システム１００は、容量結合型であるが、誘導結合型のプラズマ処理システム１００もある。本実施形態で説明するパルス電源装置１は、このような様々な方式のプラズマ処理システム１００に適用可能である。

パルス電源装置１は、所定の周波数で直流電圧の振幅が変化するパルス電圧を出力する。本実施形態のパルス電源装置１は、２系統の出力を有していて、それぞれ異なる電圧を有するパルス電圧を出力するように構成されている。第１出力系統は、例えば０Ｖと－１０ｋＶとが交互に繰り返される第１パルス電圧を出力する。また、第２出力系統（後述する第２パルス電圧発生回路３０２）は、例えば０Ｖと－１１．５ｋＶとが交互に繰り返される第２パルス電圧を出力する。第１出力系統と第２出力系統は、パルス電源装置１の負荷となる処理容器内の所定の箇所に接続される。なお、パルス電源装置１から出力されるパルス電圧の周波数は、例えば、１００Ｈｚ～１０ＭＨｚ程度の周波数領域であるが、これに限定されない。また上記では、第１パルス電圧及び第２パルス電圧の電圧値が－１０ｋＶ程度の場合を例示したが、これに限定されない。また、パルス電源装置１から出力するパルス電圧の極性は負に限定されない。

図１に示したプラズマ処理システム１００は、容量結合型であるが、誘導結合型のプラズマ処理システム１００もある。本実施形態で説明するパルス電源装置１は、このような様々な方式のプラズマ処理システム１００に適用可能である。

図２Ａを参照して、パルス電源装置１の構成例を説明する。パルス電源装置１は、直流電源３１と、インバータ回路ＩＮＶと、クランプ回路ＣＰと、変圧器ＴＦと、整流回路ＲＣと、平滑回路として機能するコンデンサＣ３とＣ４との直列回路ＳＣ（合成容量Ｃｉｎ）と、電荷吸収回路ＤＩと、第１スイッチング回路ＳＷ１と、第２スイッチング回路ＳＷ２と、制御部２０とを備えて構成される。このうち、第１スイッチング回路ＳＷ１により第１パルス電圧発生回路３０１が形成される。また、インバータ回路ＩＮＶと、クランプ回路ＣＰと、変圧器ＴＦと、整流回路ＲＣと、合成容量Ｃｉｎと、第２スイッチング回路ＳＷ２とにより、第２パルス電圧発生回路３０２が形成される。

また、インバータ回路ＩＮＶと、クランプ回路ＣＰと、変圧器ＴＦと、整流回路ＲＣと、合成容量Ｃｉｎとにより、直流電源３１の直流電源電圧（例えば、３７５Ｖ）を昇圧させて昇圧電圧を供給するＤＣ／ＤＣコンバータ３０３（昇圧回路）が形成される。そのため、第２パルス電圧発生回路３０２は、ＤＣ／ＤＣコンバータ３０３と、第２スイッチング回路ＳＷ２とにより形成されると言える。

パルス電源装置１を制御する制御部２０は、第１コントローラ２１０（第１制御部）、第２コントローラ２２０（第２制御部）及び演算制御回路２３０を備えている。第１コントローラ２１０は、インバータ回路ＩＮＶを制御するための制御装置であり、第２コントローラ２２０は、電荷吸収回路ＤＩを制御するための回路である。また、第２コントローラ２２０における制御信号の生成のための回路として、演算制御回路２３０が設けられている。第２コントローラ２２０と演算制御回路２３０とは、光ファイバＯＦ（光伝送路）により接続され、電気的には互いに絶縁されている。なお、第２コントローラ２２０の内部にあるＡＤ変換器、ＤＡ変換器等のＩＣを動作させるために、絶縁電源２８０から出力される直流電圧が第２コントローラ２２０に供給されている。絶縁電源２８０から出力される電圧は、ＡＤ変換器、ＤＡ変換器等のＩＣに適した、例えば１２Ｖ、５Ｖ、３．３Ｖ等の複数の電圧である。

第１コントローラ２１０は、ＤＣ／ＤＣコンバータ３０３の出力電圧値、すなわち、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが、目標電圧値Ｖｃｉｎｔｇ（目標電圧値を示す信号）となるよう制御信号Ｓｃ１を制御する。目標電圧値Ｖｃｉｎｔｇは予め設定されているか、上位制御装置７等により設定される。そして、図示しないドライブ回路が、制御信号Ｓｃ１を入力し、後述するインバータ回路ＩＮＶのトランジスタＱ１～Ｑ４のゲート信号を生成する。なお、本実施形態では、トランジスタＱ１～Ｑ４、後述するトランジスタＱ５～Ｑ９は、一例として、電界効果トランジスタ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）であるとして説明するが、バイポーラトランジスタ等であってもよい。

第２コントローラ２２０は、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１、Ｐａｂｓ２が、目標電力値Ｐｔｇ１、Ｐｔｇ２（目標電力値を示す信号）となるよう制御信号Ｓｃ２１、Ｓｃ２２を制御する。目標電力値Ｐｔｇ１、Ｐｔｇ２（目標電力値を示す信号）は、後述する演算制御回路２３０内のテーブル２３０２Ａ及びテーブル２３０２Ｂによって設定される。第２コントローラ２２０は、受信された電荷吸収回路ＤＩにおける電流、電圧を受信すると共に、その電流、電圧に従った制御信号Ｓｃ２１、Ｓｃ２２を出力する。制御信号Ｓｃ２１、Ｓｃ２２の生成のための演算動作は、第２コントローラ２２０と光ファイバＯＦで接続された演算制御回路２３０において実行される。演算制御回路２３０は、第２コントローラ２２０とは電気的に絶縁され、光ファイバＯＦのみで接続されている。演算制御回路２３０は、低電圧環境下（例えば、３．３Ｖ、５Ｖ等）で動作する。

この第２コントローラ２２０が出力する制御信号Ｓｃ２１、Ｓｃ２２は、ドライブＯＰアンプ２５０、２６０に供給され、ドライブＯＰアンプ２５０、２６０は、制御信号Ｓｃ２１、Ｓｃ２２に従ったゲート信号を生成して、トランジスタＱ１１、Ｑ１２のゲートに供給する。図示していないが、ドライブＯＰアンプ２５０、２６０には、絶縁電源２８０から出力される直流電圧（例えば２４Ｖ）が供給される。また、第２コントローラ２２０は、目標電力値Ｐｔｇ１と乗算器２３０１Ａの出力との比較結果（誤差情報）に応じて制御信号Ｓｃ２１を変化させる。同様に、第２コントローラ２２０は、目標電力値Ｐｔｇ２と乗算器２３０１Ｂの出力との比較結果（誤差情報）に応じて制御信号Ｓｃ２２を変化させる。なお、トランジスタＱ１１、Ｑ１２は、可変抵抗手段の一例である。

第１パルス電圧発生回路３０１を形成する第１スイッチング回路ＳＷ１は、トランジスタＱ５及びトランジスタＱ６（第１スイッチング素子及び第２スイッチング素子）を、電源電圧端子Ｎｖ（例えば、－１０ｋＶ）と接地端子（ＧＮＤ）との間に直列に接続して構成される。トランジスタＱ５とトランジスタＱ６とが交互に導通することにより、出力ノードＮ１１から振幅が－１０ｋＶ（０Ｖ～－１０ｋＶ）の第１パルス電圧が出力される。トランジスタＱ５及びＱ６のゲート信号は、図示しない制御回路により制御される。

第２パルス電圧発生回路３０２は、第１スイッチング回路ＳＷ１の出力ノードＮ１１（第１出力ノード）が第２スイッチング回路ＳＷ２に接続され、いわゆるフローティング接続とされている。これにより、ＤＣ／ＤＣコンバータ３０３の出力電圧と第１パルス電圧発生回路３０１が発生する第１パルス電圧とが重畳される。この重畳された電圧を第２スイッチング回路ＳＷ２によってパルス電圧化して第２パルス電圧を発生させる。後述するように、第２パルス電圧は、例えば、０Ｖと－１１．５ｋＶとを交互に繰り返すパルス電圧である。以下、第２パルス電圧発生回路３０２について説明する。

インバータ回路ＩＮＶは、一例として、直流電源３１から供給される直流電力を交流電力に変換するフルブリッジ型のインバータ回路である。すなわち、インバータ回路ＩＮＶは、第１アームＡｍ１と、第２アームＡｍ２を備える。第１アームＡｍ１は、トランジスタＱ１及びＱ２を直流電源３１の正極端子及び負極端子との間に第１ノードＮ１を介して直列に接続してなる。第２アームＡｍ２は、トランジスタＱ３及びＱ４を直流電源３１の正極端子及び負極端子との間に第２ノードＮ２を介して直列に接続してなる。トランジスタＱ１とＱ４が導通状態となり且つトランジスタＱ２とＱ３が非導通状態となる第１の状態と、トランジスタＱ２とＱ３が導通状態となり且つトランジスタＱ１とＱ４が非導通状態となる第２の状態とが繰り返されることにより、直流電力が交流電力に変換される（第１ノードＮ１と第２ノードＮ２との間に交流電力が発生する）。なお、図２ＡにおけるトランジスタＱ１～Ｑ４は、ボディダイオードを含めて図示しているが、ボディダイオードではなく、別途ダイオードを用いるようにしてもよい。これは、後述するトランジスタＱ５～Ｑ８、Ｑ１１～Ｑ１２でも同様である。

クランプ回路ＣＰは、インダクタ３２、インダクタ３３、及びダイオードＤ１～Ｄ４（第１～第４ダイオード）を備えている。インダクタ３２は、第１ノードＮ１と、変圧器ＴＦの第１端子Ｎ３との間に接続されており、インダクタ３３は、第２ノードＮ２と、変圧器ＴＦの第２端子Ｎ４との間に接続されている。

ダイオードＤ１は、直流電源３１の正極端子と第１端子Ｎ３との間に接続されている。ダイオードＤ２は、第１端子Ｎ３と直流電源３１の負極端子との間に接続されている。ダイオードＤ３は、直流電源３１の正極端子と第２端子Ｎ４との間に接続されている。ダイオードＤ４は、第２端子Ｎ４と直流電源３１の負極端子との間に接続されている。換言すると、ダイオードＤ１及びＤ２は、第１端子Ｎ３を中点として、直流電源３１の負極端子と正極端子との間に直列に接続されている。また、ダイオードＤ３及びＤ４は、第２端子Ｎ４を中点として、直流電源３１の負極端子と正極端子との間に直列に接続されている。ダイオードＤ１～Ｄ４は、いずれも直流電源３１の負極端子から正極端子に向かう方向を順方向として接続されている。

インダクタ３２及び３３は、変圧器ＴＦからインバータ回路ＩＮＶを見た場合の入力インピーダンスを高くする役割を有し、これにより、変圧器ＴＦの２次側巻線から、寄生容量を介して１次側巻線に向けてコモンモード電流が流れた場合に、このコモンモード電流がインバータ回路ＩＮＶを構成するトランジスタＱ１～Ｑ４に流れ込むことを抑制する。ダイオードＤ１～Ｄ４は、このようなコモンモード電流がインバータ回路ＩＮＶには流れず、直流電源３１や接地端子に流すための迂回路として機能する。なお、インダクタ３２及び３３は、互いに略同一のインダクタンスを有するのが好適であるが、これに限定されるものではない。また、インダクタ３２及び３３と直列に抵抗素子が接続されていてもよい。

変圧器ＴＦは、互いに対向して配置される１次巻線と２次巻線とを有し、インバータ回路ＩＮＶがクランプ回路ＣＰを介して出力した交流電力を、更に異なる電圧値の交流電力に変換する。図２Ａに示すように、変圧器ＴＦの一次側に追加的にインダクタＬ１が接続されていてもよい。変圧器ＴＦの出力電圧は、整流回路ＲＣに印加される。整流回路ＲＣは、図２Ａに示すように４倍圧整流回路として構成され得る。４倍圧整流回路は、コンデンサＣ１、Ｃ２と、ダイオードＤ５～Ｄ８により構成される。

ダイオードＤ５～Ｄ８は、同一方向を順方向として直列接続される。コンデンサＣ１は、変圧器ＴＦの第１の出力端子と、ダイオードＤ５及びＤ６の接続ノードＮ５との間に接続される。コンデンサＣ２は、変圧器ＴＦの第１の出力端子と、ダイオードＤ７及びＤ８の接続ノードＮ７との間に接続される。

平滑回路として機能する合成容量Ｃｉｎは、ダイオードＤ５～Ｄ８と並列に接続され、コンデンサＣ３とＣ４の接続ノードＮ８は、ノードＮ６と接続されている。これにより、コンデンサＣ３及びＣ４が蓄電される。

電荷吸収回路ＤＩは、一例として、複数の抵抗直列回路（例えば、トランジスタＱ１１と抵抗Ｒ１４とを有する第１抵抗直列回路ＲＳ１と、トランジスタＱ１２と抵抗Ｒ１５とを有する第２抵抗直列回路ＲＳ２と、抵抗Ｒ１１と抵抗Ｒ１２とを有する分圧回路ＲＳ３とにより構成される。電荷吸収回路ＤＩは、コンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させて、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを低下させる機能を有する。電荷吸収回路ＤＩ中の第１抵抗直列回路ＲＳ１、第２抵抗直列回路ＲＳ２及び分圧回路ＲＳ３は、合成容量Ｃｉｎと並列に接続される。すなわち、ＤＣ／ＤＣコンバータ３０３の出力端子間に接続される。また、トランジスタＱ１１のゲート信号は、第２コントローラ２２０の制御により、ドライブＯＰアンプ２５０から供給される。また、トランジスタＱ１２のゲート信号は、第２コントローラ２２０の制御により、ドライブＯＰアンプ２６０から供給される。なお、電荷吸収回路ＤＩに、複数のトランジスタと抵抗とを有する抵抗直列回路（図２の例では、第１抵抗直列回路ＲＳ１と第２抵抗直列回路ＲＳ２の２つ）を備えている理由については、後述する。

第１抵抗直列回路ＲＳ１のトランジスタＱ１１は、飽和領域で使用される。そのため、トランジスタＱ１１のゲート信号の大きさを大きくすることによって、トランジスタＱ１１のドレインソース間の抵抗値（以下、抵抗値という。）を小さくすることができる。例えば、トランジスタＱ１１の抵抗値が１０Ω～１ＭΩまで調整可能であり、抵抗Ｒ１４が１Ωである。トランジスタＱ１１の抵抗値を変化させることによりトランジスタＱ１１と抵抗Ｒ１４との合成抵抗値が変化するので、第１抵抗直列回路ＲＳ１に流れる電流の電流値Ｉｎａ１が変化する。電流値Ｉｎａ１は、トランジスタＱ１１と抵抗Ｒ１４の接続ノードＮＡ１の電圧を検出し、その検出電圧に対して図示しない変換回路によって所定の変換処理を行うことによって算出できる。電流値Ｉｎａ１（電流値を示す信号）は、第２コントローラ２２０に入力される。

第２抵抗直列回路ＲＳ２のトランジスタＱ１２も、飽和領域で使用される。そのため、トランジスタＱ１２のゲート信号の大きさを大きくすることによって、トランジスタＱ１２のドレインソース間の抵抗値（以下、抵抗値という。）を小さくすることができる。例えば、トランジスタＱ１２の抵抗値が１０Ω～１ＭΩまで調整可能であり、抵抗Ｒ１５が１Ωである。トランジスタＱ１２の抵抗値を変化させることによりトランジスタＱ１２と抵抗Ｒ１５との合成抵抗値が変化するので、第２抵抗直列回路ＲＳ２に流れる電流の電流値Ｉｎａ２が変化する。電流値Ｉｎａ２は、トランジスタＱ１２と抵抗Ｒ１５の接続ノードＮＡ２の電圧を検出し、その検出電圧に対して図示しない変換回路によって所定の変換処理を行うことによって算出できる。電流値Ｉｎａ２（電流値を示す信号）は、第２コントローラ２２０に入力される。

なお、トランジスタＱ１１としてバイポーラトランジスタを用いる場合は、ベース電流やゲート電圧といった制御信号の大きさを変更することによってコレクタエミッタ間の抵抗値を変化させることができる。また、上記の趣旨から分かるように、トランジスタＱ１１に代えて、可変抵抗のような他の可変抵抗手段であってもよい。ただし、ゲート信号等の制御信号によって抵抗値を調整できるものでないと実用的ではない。電界効果トランジスタ等は、制御信号によって抵抗値を変更でき、且つ、抵抗値の調整範囲が広いので適している。

分圧回路ＲＳ３の両端電圧Ｖｎｂは、抵抗Ｒ１１と抵抗Ｒ１２との接続ノードＮＢの電圧を検出し、その検出電圧に対して図示しない変換回路によって所定の変換処理を行うことによって算出できる。この電圧値Ｖｎｂ（電圧値を示す信号）は、第１／第２抵抗直列回路ＲＳ１、ＲＳ２の両端電圧値を示すとともに、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを示す。電圧値Ｖｎｂは、第２コントローラ２２０に入力される。分圧回路ＲＳ３は、基本的には電圧検出用であるため、比較的高い合成抵抗値を有する。例えば、１ＭΩである。また、電圧値Ｖｎｂ（＝合成容量Ｃｉｎの両端電圧値Ｖｃｉｎ）は、上述したように、第１コントローラ２１０の制御に用いられる。

第２スイッチング回路ＳＷ２は、トランジスタＱ７及びトランジスタＱ８（第３スイッチング素子及び第４スイッチング素子）を、出力ノードＮ１１と出力ノードＮ９（昇圧電圧出力ノード）との間に直列に接続して構成される。すなわち、第２スイッチング回路ＳＷ２は、ＤＣ／ＤＣコンバータ３０３の出力端子間に接続される。トランジスタＱ７とトランジスタＱ８は、トランジスタＱ７とトランジスタＱ８とが交互に導通するように、図示しない制御回路によりゲート信号が与えられる。

トランジスタＱ７の導通／非導通の切り替えタイミングは、トランジスタＱ５と同期するように制御され、トランジスタＱ８の導通／非導通の切り替えタイミングは、トランジスタＱ６と同期するように制御される。出力ノードＮ１１と出力ノードＮ９との間には、ＤＣ／ＤＣコンバータ３０３の出力電圧と第１パルス電圧発生回路３０１が発生する第１パルス電圧とが重畳された電圧が与えられているので、トランジスタＱ５及びトランジスタＱ７が導通状態になると、接地端子ＧＮＤの電位（例えば０Ｖ）が出力ノードＮ１２（第２出力ノード）を介して出力端子Ｖｏｕｔ２から出力される。また、トランジスタＱ６及びトランジスタＱ８が導通状態になると、トランジスタＱ５及びトランジスタＱ７が非導通状態となるので、コンデンサＣ３の一端が電源電圧端子Ｎｖに接続され、コンデンサＣ４の他端が出力端子Ｖｏｕｔ２に接続された状態となる。上述したようにフローティング接続になっているので、ＤＣ／ＤＣコンバータ３０３の出力は、電源電圧端子Ｎｖの電位（例えば－１０ｋＶ）が基準となる。ＤＣ／ＤＣコンバータ３０３の出力電圧が１．５ｋｖであれば、－１１．５ｋＶが出力端子Ｖｏｕｔ２から出力される。したがって、出力端子Ｖｏｕｔ２から、０Ｖと－１１．５ｋＶとが交互に繰り返されたパルス電圧が出力される。すなわち、第２パルス電圧発生回路３０２は、ＤＣ／ＤＣコンバータ３０３の出力電圧に第１パルス電圧発生回路３０１が発生する第１パルス電圧をオフセットとして重畳させた第２パルス電圧を発生させる。

図２Ｂを参照して、第２コントローラ２２０、及び演算制御回路２３０の構成の詳細の一例を説明する。前述のように、第２コントローラ２２０と演算制御回路２３０とは、光ファイバＯＦにより接続されており、電気的には互いに絶縁されている。第２コントローラ２２０は高電圧環境下に配置する必要があるが、演算制御回路２３０は、高電圧環境下とは電気的に絶縁された低電圧環境下に配置することができ、安定的な動作が可能である。例えば、低電圧環境下であれば、ＣＰＵやＦＰＧＡといった高精度、高速のプロセッサを用いることができるので、目標電力値のリアルタイムでの目標値変更が可能となる。

第２コントローラ２２０は、ＡＤ変換器２２０１とＤＡ変換器２２０２の組を、電荷吸収回路ＤＩ中の抵抗直列回路の数だけ有している。図２Ｂの例では、抵抗直列回路の数が２つであるため、２組のＡＤ変換器２２０１及びＤＡ変換器（２２０１Ａ、２２０２Ａ、２２０１Ｂ、２２０２Ｂ）が備えられている。ＡＤ変換器２２０１Ａ及びＤＡ変換器２２０２Ａは、第１抵抗直列回路ＲＳ１（トランジスタＱ１１）の制御のために設けられている。一方、ＡＤ変換器２２０１Ｂ及びＤＡ変換器２２０２Ｂは、第２抵抗直列回路ＲＳ２（トランジスタＱ１２）の制御のために設けられている。

ＡＤ変換器２２０１Ａは、第１抵抗直列回路ＲＳ１から、トランジスタＱ１１のノードＮＡ１に流れる電流Ｉｎａ１と、分圧回路ＲＳ３の両端電圧Ｖｎｂをアナログ信号として入力され、これを対応するデジタル信号に変換する。そのデジタル信号は、光電変換回路２２０４にて光信号に変換され、光ファイバＯＦにより演算制御回路２３０に向けて送信される。なお、デジタル信号に変換された分圧回路ＲＳ３の両端電圧Ｖｎｂは、第１コントローラ２１０の制御に用いることができる。その場合、第１コントローラ２１０もデジタル信号によって制御するように構成すればよい。ＡＤ変換器２２０１Ｂは、第２抵抗直列回路ＲＳ２から、トランジスタＱ１２のノードＮＡ２に流れる電流Ｉｎａ２と、分圧回路ＲＳ３の両端電圧Ｖｎｂをアナログ信号として入力され、これを対応するデジタル信号に変換する。そのデジタル信号は、光電変換回路２２０４にて光信号に変換され、光ファイバＯＦにより演算制御回路２３０に向けて送信される。

演算制御回路２３０は、デジタル信号としての電流値Ｉｎａ１と電圧値Ｖｎｂとを乗算器２３０１Ａで乗算することにより、第１抵抗直列回路ＲＳ１で消費される消費電力値Ｐａｂｓ１を算出する。この消費電力値Ｐａｂｓ１が比較器２３０３Ａにおいて目標電力値Ｐｔｇ１と比較され、その比較結果（誤差情報）に応じて制御信号生成回路２３０４Ａにて制御信号Ｓｃ２１Ｄが生成される。目標電力値Ｐｔｇ１は、テーブル２３０２Ａから供給される。テーブル２３０２Ａは、電圧値Ｖｎｂと、目標電圧Ｐｔｇ１の関係を示すテーブルであり、電圧値Ｖｎｂに従い目標電力値Ｐｔｇ１が設定される。制御信号Ｓｃ２１Ｄは、光電変換回路２３０４で光信号に変換されて、光ファイバＯＦにより第２コントローラ２２０の光電変換回路２２０４で受信され、再びデジタル信号に変換され、更にＤＡ変換器２２０２Ａでアナログの制御信号Ｓｃ２１に変換される。

また、演算制御回路２３０は、デジタル信号としての電流値Ｉｎａ２と電圧値Ｖｎｂとを乗算器２３０１Ｂで乗算することにより、第２抵抗直列回路ＲＳ２で消費される消費電力値Ｐａｂｓ２を算出する。この消費電力値Ｐａｂｓ２が比較器２３０３Ｂにおいて目標電力値Ｐｔｇ２と比較され、その比較結果（誤差情報）に応じて制御信号生成回路２３０４Ｂにて制御信号Ｓｃ２２Ｄが生成される。目標電力値Ｐｔｇ２は、テーブル２３０２Ｂから供給される。テーブル２３０２Ｂは、電圧値Ｖｎｂと、目標電圧Ｐｔｇ２の関係を示すテーブルであり、電圧値Ｖｎｂに従い目標電力値Ｐｔｇ２が設定される。制御信号Ｓｃ２２Ｄは、光電変換回路２３０４で光信号に変換されて、光ファイバＯＦにより第２コントローラ２２０の光電変換回路２２０４で受信され、再びデジタル信号に変換され、更にＤＡ変換器２２０２Ｂでアナログの制御信号Ｓｃ２２に変換される。

上述したように、制御信号Ｓｃ２１、Ｓｃ２２によりドライブＯＰアンプ２５０、２６０を介してトランジスタＱ１１、Ｑ１２の抵抗値を変更することができるので、第１抵抗直列回路ＲＳ１、第２抵抗直列回路ＲＳ２に流れる電流の電流値Ｉｎａ１、Ｉｎａ２を調整することができる。また、若干ではあるが、分圧回路ＲＳ３にも電流が流れるので、電荷吸収回路ＤＩ全体として電力を消費させることができる。すなわち、コンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させて、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを低下させることができる。この効果については、後述する。

次に、この実施の形態のパルス電源装置１の効果を、図３の比較例に係るパルス電源装置１’と比較しつつ説明する。この比較例に係るパルス電源装置１’は、電荷吸収回路ＤＩを備えていない点で、本実施形態と異なっている。電荷吸収回路ＤＩがないため、第２コントローラ２２０、及び演算制御回路２３０も設けられていない。

この比較例の場合、第１スイッチング回路ＳＷ１を構成するトランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応する第２スイッチング回路ＳＷ２を構成するトランジスタＱ７及びＱ８の導通／非導通のタイミングとのずれにより、コンデンサＣ３及びＣ４の両端電圧が目標電圧を超えて充電され、これにより、ＤＣ／ＤＣコンバータ３０３による第２パルス電圧の電圧値の調整が困難になってしまうことがある。導通のタイミングのばらつきの原因は様々であるが、例えばコントローラ（制御ＩＣ）の特性、トランジスタの特性、ドライブＯＰアンプの回路定数のばらつき等である。また、他の理由から、意図的にトランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとをずらすように制御することが必要になる場合もあり、その結果、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが目標電圧値Ｖｃｉｎｔｇを超えて充電されることが生じ得る。

図４を参照して、比較例のパルス電源装置１’において、トランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとにずれがない正常なタイミングで動作している場合の動作を説明する。なお、図４において、ＬｉｌとＲｉｌは、第１スイッチング回路ＳＷ１の出力ノードＮ１１から出力端子Ｖｏｕｔ１までのリアクタンス成分及び抵抗成分を示している。また、Ｌｉ２とＲｉ２は、第２スイッチング回路ＳＷ２の出力ノードＮ１２から出力端子Ｖｏｕｔ２までのインダクタンス成分及び抵抗成分を示している。また、Ｒｏ１、Ｃｏ１、Ｒｏ２及びＣｏ２は、負荷側のリアクタンス成分及び抵抗成分を示している。また、コンデンサＣ３とＣ４の合成容量をＣｉｎと表している。また、合成容量Ｃｉｎに並列接続している抵抗Ｒｉｎ’は、コンデンサＣ３とＣ４との直列回路の両端に並列接続している抵抗を仮想的に表している。図４及び後述する図５では、図２Ａに示した第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２は無いが、分圧回路ＲＳ３に相当する電圧検出用回路及び負荷の抵抗成分やケーブル損失などが含まれている。抵抗Ｒｉｎ’の抵抗値は、例えば１ｋΩである。

比較例のパルス電源装置１’は、正常な動作では、以下の２つの状態Ｓ１、Ｓ２を繰り返す。
（状態Ｓ１）
トランジスタＱ６とＱ８が同時に導通状態（ＯＮ）になり、トランジスタＱ５とＱ７は同時に非導通状態（ＯＦＦ）になる。
（状態Ｓ２）
トランジスタＱ５とＱ７が同時に導通状態となり、トランジスタＱ６とＱ８が同時に非導通状態になる。

なお、第１スイッチング回路ＳＷ１、第２スイッチング回路ＳＷ２において、トランジスタＱ５とＱ６が同時に導通したり、又はトランジスタＱ７とＱ８が同時に導通したりすることで電源が短絡することを防止するため、状態１と状態２との間では、全トランジスタＱ５～Ｑ８が同時に非導通状態となる期間（デッドタイム）が設定される。

状態Ｓ１では、第１スイッチング回路ＳＷ１の出力端子に接続された負荷から、トランジスタＱ６を介して電源電圧端子Ｎｖに向けて電流Ｉ１が流れる。また、第２スイッチング回路ＳＷ２の出力端子に接続された負荷から、トランジスタＱ７のボディダイオード、及びトランジスタＱ６を介して電源電圧端子Ｎｖに向けて電流Ｉ２が流れる。更に、第２スイッチング回路ＳＷ２の出力端子に接続された負荷から、トランジスタＱ８、合成容量Ｃｉｎ、及びトランジスタＱ６を介して、電源電圧端子Ｎｖに向けて電流Ｉ３が流れる。

一方、状態Ｓ２では、第１スイッチング回路ＳＷ１の接地端子ＧＮＤから、導通状態とされたトランジスタＱ５を介して、第１スイッチング回路ＳＷ１の出力端子に接続された負荷に向けて、電流Ｉ４が流れる。また、同様に第１スイッチング回路ＳＷ１の接地端子ＧＮＤから、導通状態とされたトランジスタＱ５、Ｑ７を介して、第２スイッチング回路ＳＷ２の出力端子に接続された負荷に向けて電流Ｉ５が流れる。また、同様に第１スイッチング回路ＳＷ１の接地端子ＧＮＤから、導通状態とされたトランジスタＱ５、合成容量Ｃｉｎ、及びトランジスタＱ８のボディダイオードを介して、第２スイッチング回路ＳＷ２の出力端子に接続された負荷に向けて電流Ｉ６が流れる。なお、図４において電流の符号Ｉ１～Ｉ６と括弧書きで併記された電流値は、電流Ｉ１～Ｉ６に関しある条件下で得られる電流値（平均電流）の一例である。

トランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとにずれが生じない場合には、第１スイッチング回路ＳＷ１から合成容量Ｃｉｎに流れ込む電流と、逆に合成容量Ｃｉｎから第１スイッチング回路ＳＷ１に流出する電流とが釣り合っている。このため、第１スイッチング回路ＳＷ１からの電流により、合成容量Ｃｉｎの両端電圧が増加することはない。

次に、図５を参照して、比較例のパルス電源装置１’において、トランジスタＱ５及びＱ６の導通／非導通のタイミングと、対応するトランジスタＱ７及びＱ８の導通／非導通のタイミングとにずれが生じている場合の動作を説明する。ここでは一例として、トランジスタＱ５及びＱ６の切り替えタイミングよりもトランジスタＱ７及びＱ８の切り替えタイミングが遅れた場合について説明する。また、トランジスタＱ５～Ｑ８の導通／非導通は、図５に示す状態Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４の順に切り替わるものとする。状態Ｓ１１～Ｓ１４は、以下の通りである。

（状態Ｓ１１）
正常なタイミングで動作していれば、トランジスタＱ６、Ｑ８が同時に導通状態となり、トランジスタＱ５、Ｑ７は同時に非導通状態になる。しかし、トランジスタＱ７が導通状態から非導通状態に切り替わるタイミングが、トランジスタＱ５が導通状態から非導通状態に切り替わるタイミングよりも遅れており、状態Ｓ１１の途中で非導通状態に切り替わる。また、トランジスタＱ８が非導通状態から導通状態に切り替わるタイミングが、トランジスタＱ６が導通状態から非導通状態に切り替わるタイミングよりも遅れており、且つ、トランジスタＱ７が導通状態から非導通状態に切り替った後でデッドタイムが経過した後に導通状態に切り替わる。すなわち、状態Ｓ１１の間、トランジスタＱ８は非導通状態であり、後述する状態Ｓ１２になったときに導通状態に切り替わる。この状態Ｓ１１では、第１スイッチング回路ＳＷ１の出力端子に接続される負荷から、トランジスタＱ６を介して電源電圧端子Ｎｖに向かって大きな電流Ｉ１’が流れる。また、第２スイッチング回路ＳＷ２の出力端子に接続される負荷から、トランジスタＱ７、及びトランジスタＱ６を介して電源電圧端子Ｎｖに向かって、大きな電流Ｉ２’が流れる。すなわち、図５の場合には、図４の電流Ｉ３のような合成容量ＣｉｎからトランジスタＱ６を介して電源電圧端子Ｎｖに向かう電流は流れない。また、図４の場合には、トランジスタＱ６及びＱ８が導通状態（ＯＮ）のときには、トランジスタＱ５及びＱ７が非導通状態（ＯＦＦ）であるので、トランジスタＱ６及びＱ８が導通状態（ＯＮ）の期間は、トランジスタＱ７のボディダイオードが順バイアスのときにしか電流が流れなかった。これに対して、図５の場合には、トランジスタＱ６が導通状態（ＯＮ）のときに、トランジスタＱ７も導通状態（ＯＮ）であるため、トランジスタＱ７が非導通状態（ＯＦＦ）になるまでの期間に、大きな電流Ｉ２’が第１スイッチング回路ＳＷ１側に流れる。

（状態Ｓ１２）
トランジスタＱ８が遅れて導通状態に切り替わり、トランジスタＱ５、Ｑ７が非導通状態で、トランジスタＱ６、Ｑ８が導通状態になる。この状態では、第１スイッチング回路ＳＷ１の出力端子に接続される負荷から、トランジスタＱ６を介して電源電圧端子Ｎｖに向かって電流Ｉ１’’が流れる。また、第２スイッチング回路ＳＷ２の出力端子に接続される負荷から、導通状態のトランジスタＱ８、合成容量Ｃｉｎ、及び導通状態のトランジスタＱ６を介して電源電圧端子Ｎｖに向けて電流Ｉ３’’が流れる。このとき、合成容量Ｃｉｎでは電荷の放電が行われる。

（状態Ｓ１３）
正常なタイミングで動作していれば、トランジスタＱ５、Ｑ７が同時に非導通状態から導通状態に切り替わり、トランジスタＱ６、Ｑ８は同時に導通状態から非導通状態に切り替わる。しかし、状態Ｓ１１とは逆で、トランジスタＱ８が導通状態から非導通状態に切り替わるタイミングが、トランジスタＱ６が導通状態から非導通状態に切り替わるタイミングよりも遅れており、状態Ｓ１３の途中で非導通状態に切り替わる。また、トランジスタＱ７が非導通状態から導通状態に切り替わるタイミングが、トランジスタＱ５が非導通状態から導通状態に切り替わるタイミングよりも遅れており、且つ、トランジスタＱ８が導通状態から非導通状態に切り替った後でデッドタイムが経過した後に導通状態に切り替わる。すなわち、状態Ｓ１３の間、トランジスタＱ７は非導通状態であり、後述する状態Ｓ１４になったときに導通状態に切り替わる。この場合、第１スイッチング回路ＳＷ１の出力端子Ｖｏｕｔ１に接続される容量性負荷（負電位）が、トランジスタＱ５を介して接地端子ＧＮＤと接続される。そのため、接地端子ＧＮＤから導通状態のトランジスタＱ５を介して大きな電流Ｉ４’が流れる。また、第２スイッチング回路ＳＷ２の出力端子Ｖｏｕｔ２に接続される容量性負荷（負電位）が合成容量Ｃｉｎと導通状態のトランジスタＱ８を介して接地端子ＧＮＤと接続される。そのため、接地端子ＧＮＤから導通状態のトランジスタＱ５、合成容量Ｃｉｎ、導通状態のトランジスタＱ８を介して、第２スイッチング回路ＳＷ２に接続される負荷に向けて大きな電流Ｉ６’が流れる。このとき、合成容量Ｃｉｎでは電荷の充電が行われる。

（状態Ｓ１４）
トランジスタＱ７が遅れて導通状態に切り替わり、トランジスタＱ５、Ｑ７が導通状態で、トランジスタＱ６、Ｑ８が非導通状態となる。この状態では、第１スイッチング回路ＳＷ１の出力端子Ｖｏｕｔ１に接続される容量性負荷（負電位）及び第２スイッチング回路ＳＷ２の出力端子Ｖｏｕｔ２に接続される容量性負荷（負電位）が接地端子ＧＮＤと接続される。そのため、接地端子ＧＮＤからトランジスタＱ５を介して電流Ｉ４’’が流れる。また、接地端子ＧＮＤからトランジスタＱ５、トランジスタＱ７を介して、第２スイッチング回路ＳＷ２に接続される負荷に向けて電流Ｉ５’’が流れる。なお、図５において電流の符号Ｉ１’～Ｉ６ ’、Ｉ１’ ’、Ｉ３’’ 、Ｉ４’’ 、 Ｉ５’’と括弧書きで併記された電流値は、各電流に関しある条件下で得られる電流値（平均電流）の一例である。

ここで、合成容量Ｃｉｎに着目すると、状態Ｓ１１及び状態Ｓ１２の期間は放電期間であり、状態Ｓ１３及び状態Ｓ１４の期間は充電期間である。また、状態Ｓ１１及び状態Ｓ１３の期間の時間を１５０ｎ秒、状態Ｓ１２及び状態Ｓ１４の期間の時間を１１００ｎ秒とすると、放電期間に合成容量Ｃｉｎから流れ出す電流は３．１６Ａ（（０Ａ×１５０ｎ秒＋３．５９Ａ×１，１００ｎ秒）／１，２５０ｎ秒）であり、充電期間に合成容量Ｃｉｎに流れ込む電流は、３．１９Ａ（（２６．６Ａ×１５０ｎ秒＋０Ａ×１，１００ｎ秒）／１，２５０ｎ秒）となる。すなわち、１サイクル中に０．０３Ａの収支ずれが発生するので、合成容量Ｃｉｎの両端電圧Ｖｃｉｎが少しずつ上昇していく。この電圧上昇に伴い抵抗Ｒｉｎでの損失が大きくなるので、合成容量Ｃｉｎの両端電圧Ｖｃｉｎは、抵抗Ｒｉｎでの損失との関係で上昇が抑制され、釣り合うところで安定する。すなわち、図４に示したように、トランジスタＱ５及びＱ６と、トランジスタＱ７及びＱ８とが正常なタイミングで動作している場合の合成容量Ｃｉｎの両端電圧Ｖｃｉｎよりも、トランジスタＱ５及びＱ６と、トランジスタＱ７及びＱ８との導通のタイミングにずれが生じる場合の合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが大きくなる。

通常であれば、第１コントローラ２１０から出力する制御信号Ｓｃ１を小さくすることによって合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを目標電圧値Ｖｃｉｎｔｇに近づけることができる。しかし、上記のずれは、合成容量Ｃｉｎに蓄電された電荷によるものであるので、たとえ制御信号Ｓｃ１を０にしたとしても合成容量Ｃｉｎの両端電圧値Ｖｃｉｎは０にならない。ある条件では、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎは目標電圧値Ｖｃｉｎｔｇの２倍程度まで上昇することがある。こうなると、第２パルス電圧の電圧値を正確に制御することができなくなる。

このような問題を解決するため、実施の形態のパルス電源装置は、コンデンサＣ３及びＣ４の直列回路と並列に接続された電荷吸収回路ＤＩを備える。上述したように、電荷吸収回路ＤＩは、コンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させて、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを低下させることができる。そのため、上記のような問題が発生して、合成容量Ｃｉｎの両端電圧Ｖｃｉｎが少しずつ上昇しても、電荷吸収回路ＤＩによって、その上昇分を打ち消すように電力を消費させれば、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを目標電圧値Ｖｃｉｎｔｇにする制御を行うことができる。どの程度の電力量を消費させるか、すなわち目標電力値Ｐｔｇ１、Ｐｔｇ２をどの程度にするか、実験等によって適切な値を定める。なお、目標電力値Ｐｔｇ１、Ｐｔｇ２は、後述するように、電荷吸収回路ＤＩの両端電圧（分圧回路ＲＳ３の両端電圧Ｖｎｂ）に基づいて変化するようにテーブルを用いて設定することが好ましいが、これに限定されない。例えば、目標電力値Ｐｔｇ１、Ｐｔｇ２を一定値として、常時一定の電力を消費するように制御してもよい。

図６を参照して、このパルス電源装置１における電荷吸収回路ＤＩの動作を説明する。ここでは、状態（ｉ）から動作が開始され、状態（ｉｉ）、（ｉｉｉ）、（ｉｖ）に順次移行する場合を説明する。なお、ここで説明するのは、第１コントローラ２１０によるＤＣ／ＤＣコンバータ３０３の制御よりも、第２コントローラ２２０によるトランジスタＱ１１，Ｑ１２の制御（消費電力の制御）の方が早い場合の一例である。また、ここでは、説明を簡略化するために、目標電力値Ｐｔｇ１、Ｐｔｇ２が一定値であるとして説明する。

状態（ｉ）では、合成容量Ｃｉｎの両端電圧の目標電圧値ＶｃｉｎｔｇがＶｃｉｎｔｇ１に設定され、この目標電圧値Ｖｃｉｎｔｇ１が得られるよう、第１コントローラ２１０の制御信号Ｓｃ１が変化する。また、第２コントローラ２２０の制御信号Ｓｃ２１、Ｓｃ２２も、この目標電圧値Ｖｃｉｎｔｇ１に適合するように変化する。なお、状態（ｉ）では、第１コントローラ２１０による制御、第２コントローラ２２０による制御が安定している状態を示している。

続く状態（ｉｉ）（時刻ｔ１～）では、目標電圧値ＶｃｉｎｔｇがＶｃｉｎｔｇ１から、これよりも小さいＶｃｉｎｔｇ２に切り替わる。第１コントローラ２１０は、制御信号Ｓｃ１のレベルをＳｃ１１からＳｃ１２に低下させる。これにより合成容量Ｃｉｎの両端電圧値Ｖｃｉｎは徐々に低下する。

合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが低下を開始すると、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１、Ｐａｂｓ２も、時刻ｔ１以降低下し始める。これに対応して、第２コントローラ２２０は、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１、Ｐａｂｓ２を一定に維持するため、制御信号Ｓｃ２１、Ｓｃ２２を、ｔｇ１（ｔｇ１’）から、これよりも大きいｔｇ２（ｔｇ２’）に向けて徐々に増加させる。制御信号Ｓｃ２１、Ｓｃ２２の増加により、トランジスタＱ１１、Ｑ１２のゲート電圧が増大し、これにより電荷吸収回路ＤＩの抵抗値は低下し、トランジスタＱ１１、Ｇ１２を流れる電流値は増加する。

状態（ｉｉｉ）（時刻ｔ２～）になると、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１、Ｐａｂｓ２は元の一定値に復帰する。このように、電荷吸収回路ＤＩは、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎの変動に拘わらず、一定の電力を消費するように制御される。トランジスタＱ１１、Ｑ１２のゲート電圧を制御し、トランジスタＱ１１、Ｑ１２の飽和領域を使用することで、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１、Ｐａｂｓ２を一定値に制御することができる。状態（ｉｖ）（時刻ｔ３～）において、両端電圧値Ｖｃｉｎが目標値Ｖｃｉｎｔｇ２に達することで、一連の動作は終了する。

次に、電荷吸収回路ＤＩの特性を表１を用いて説明する。図２Ａの回路において、第１スイッチング回路ＳＷ１は、一定の電流値Ｉｓｗ１の電流を流す定電流源とみなすことができる。

ここで、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２の合成抵抗値をＲａ（トランジスタＱ１１、Ｑ１２のゲート信号により可変）、抵抗値Ｒａ以外に合成容量Ｃｉｎに並列接続しているその他の抵抗成分（分圧回路ＲＳ３及び負荷の抵抗成分やケーブル損失等）の抵抗値をＲｂ（一定値）と定義する。また、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２とその他の抵抗成分との合成抵抗の抵抗値を合成抵抗値Ｒａｂ、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２で消費する電力値を消費電力値ＰＲａ、その他の抵抗成分で消費する電力値を消費電力値ＰＲｂ、消費電力値ＰＲａと消費電力値ＰＲｂとの合計を合計消費電力値ＰＲａｂと定義する。このようにすると、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎは、Ｒａｂ×Ｉｓｗ１で表すことができる。また、一定の電流値Ｉｓｗ１が１Ａ、抵抗値Ｒａの調整範囲が１０Ω～１ＭΩ、抵抗値Ｒｂが１ｋΩであるとする。なお、上述したように分圧回路ＲＳ３は、基本的には電圧検出用であるため、比較的高い抵抗値を有する。例えば、１ＭΩである。しかし、分圧回路ＲＳ３及び負荷の抵抗成分やケーブル損失等が影響するので、その他の抵抗成分の抵抗値Ｒｂは、分圧回路だけの抵抗値（１ＭΩ）よりも低くなる。ここでは、抵抗値Ｒｂを１ｋΩとしている。

このような条件では、表１に示すように、抵抗値Ｒａが大きくなるにつれて、合成抵抗値Ｒａｂ及び合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが大きくなる方向で変化していく。そのため、第１抵抗直列回路の抵抗値Ｒａが小さい値（例えば１０Ω）であれば、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが小さくなりすぎてしまう（例えば１０Ｖ）。抵抗値Ｒａが大きい値（例えば１ＭΩ）のときには、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが大きい値（例えば９９９Ω）であるので、コンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させているとは言い難い。抵抗値Ｒａ＝抵抗値Ｒｂ＝１ｋΩの場合に、第１抵抗直列回路で消費する消費電力値ＰＲａが最大（２５０Ｗ）となる。このときのその他の抵抗成分で消費する消費電力値ＰＲｂが２５０Ｗであるので、合計消費電力値ＰＲａｂは、５００Ｗとなる。また、このときの合成容量Ｃｉｎの両端電圧値Ｖｃｉｎは５００Ｖであり、電荷吸収回路ＤＩが無い場合の１０００Ｖに比べて、十分な電圧降下がされている。

上記から分かるように、抵抗値Ｒａを小さくすれば合計消費電力値ＰＲａｂが大きくなるというものではなく、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎと合計消費電力値ＰＲａｂとの関係を踏まえて、抵抗値Ｒａを調整する必要がある。本実施形態では、第１コントローラ２１０によって、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが目標電圧値Ｖｃｉｎｔｇとなるよう制御信号Ｓｃ１を制御する。また、第２コントローラ２２０によって、電荷吸収回路ＤＩの消費電力値Ｐａｂｓ１，Ｐａｂｓ２が、消費電力値Ｐａｂｓ１の目標電力値Ｐｔｇ１，Ｐｔｇ２となるよう制御信号Ｓｃ２を制御するので、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎと合計消費電力値ＰＲａｂとの関係を踏まえて、抵抗値Ｒａを調整することができる。

以上説明したように、本実施の形態のパルス電源装置は、コンデンサＣ３及びＣ４の直列回路と並列に接続された電荷吸収回路ＤＩを備え、トランジスタＱ１１、Ｑ１２のゲート信号を制御することにより、トランジスタＱ１１、Ｑ１２の抵抗値を制御する。これにより、電荷吸収回路ＤＩにおける消費電力が目標電力値になるように制御されるので、電荷吸収回路ＤＩによって、コンデンサＣ３とＣ４とに蓄電された電荷が強制的に消費され、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを低下させることができる。従って、第１スイッチング回路ＳＷ１から合成容量Ｃｉｎに流入する電流量が、合成容量Ｃｉｎから第１スイッチング回路ＳＷ１に流出する電流量よりも多くなっても、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを目標電圧値Ｖｃｉｎｔｇになるように制御することが可能となる。

次に、電荷吸収回路ＤＩに、複数のトランジスタと抵抗とを有する抵抗直列回路（図２の例では、第１抵抗直列回路ＲＳ１と第２抵抗直列回路ＲＳ２の２つ）を備えている理由について説明する。
上記のように、電荷吸収回路ＤＩは、コンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させて、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎを低下させるので、トランジスタにおいて損失が生じる。しかし、トランジスタでの損失には仕様上の限界がある。そのため、トランジスタにおいて生じる損失が大きい場合には、１つの抵抗直列回路だけでは対応できない。このような場合には、例えば、図２Ａに示したように、２つの抵抗直列回路を設けて、トランジスタに流れる電流を分散させることによって、１つのトランジスタでの損失を低減させるようにすればよい。もちろん、抵抗直列回路の数は限定されておらず、使用状況によって適宜設定される。

また、上述したように、本実施形態では、演算制御回路２３０を低電圧環境下に配置しているので、高精度、高速の演算が可能である。そのため、上記のように、複数の抵抗直列回路を用いる場合に、トランジスタの特性のバラツキによって、各トランジスタに流れる電流値にバラツキが生じたとしても、トランジスタ毎に高速制御が可能となる。例えば、損失が大きいトランジスタのゲート電圧を操作して損失を下げ、各トランジスタの損失のバラツキを低減させることができる。このように、制御安定性だけでなく機器保護の面でも効果がある。

次に、上記のテーブル２３０２Ａ及びテーブル２３０２Ｂの特性を、図２Ａ、図２Ｂの実施形態に基づいて説明する。表１に示したように、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎ（分圧回路ＲＳ３の両端電圧Ｖｎｂ）が大きくなると、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２で消費する消費電力値ＰＲａは、当初は大きくなっていく。その後、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２の消費電力値ＰＲａとその他の抵抗成分の消費電力値ＰＲｂとが等しくなった後は、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎが大きくなるにつれて、消費電力値ＰＲａは小さくなっていく。すなわち、横軸を合成容量Ｃｉｎの両端電圧値Ｖｃｉｎ［Ｖ］、縦軸を電力値［Ｗ］で表すと、図７に示すように、消費電力値ＰＲａは上に凸のグラフとなる。本実施形態では、合成容量Ｃｉｎの両端電圧値Ｖｃｉｎとして分圧回路ＲＳ３の両端電圧Ｖｎｂを検出しているので、分圧回路ＲＳ３の両端電圧Ｖｎｂに合わせて、第１抵抗直列回路ＲＳ１及び第２抵抗直列回路ＲＳ２で消費する目標電力値Ｐｔｇ１、Ｐｔｇ２を定めることにより、損失を少なくしつつ、電荷吸収回路ＤＩによってコンデンサＣ３とＣ４とに蓄電された電荷を強制的に消費させることができる。

この際、表１に示す関係を用いて、分圧回路ＲＳ３の両端電圧Ｖｎｂから推定される消費電力値ＰＲａを目標電力値Ｐｔｇ（図２Ｂの場合は、ＰｔｇはＰｔｇ１とＰｔｇ２との合計となる。）とすると、比較器２３０３Ａ、２３０３Ｂにおいて比較結果（誤差情報）が０（ゼロ）又は０付近になる。そうなると、制御信号Ｓｃ２１、Ｓｃ２２の大きさが０又は０付近となるので、第２コントローラ２２０における電圧制御が適切にできない。そのため、図７に示すように、目標電力値Ｐｔｇは、消費電力値ＰＲａよりも少し大きくなるように設定する。どの程度大きくするかは、使用環境を考慮して適宜定めればよい。目標電力値Ｐｔｇを消費電力値ＰＲａよりも少し大きくすることにより、若干の電力損失が生じるが、第１コントローラ２１０における電圧制御が適切に行える。

そして、このような特性をテーブル化したものが、テーブル２３０２Ａとテーブル２３０２Ｂである。すなわち、図２Ｂに示すように、テーブル２３０２Ａとテーブル２３０２Ｂには、分圧回路ＲＳ３の両端電圧Ｖｎｂが入力されるので、分圧回路ＲＳ３の両端電圧Ｖｎｂに対する目標電力値Ｐｔｇが定義されたものが、テーブル２３０２Ａとテーブル２３０２Ｂとなる。なお、目標電力値Ｐｔｇは、目標電力値Ｐｔｇ１と目標電力値Ｐｔｇ２との合計としているので、それぞれの目標電力値は、それぞれに用いているトランジスタの特性と流れる電流を考慮して定めればよい。例えば、第１抵抗直列回路ＲＳ１と第２抵抗直列回路ＲＳ２に使用するトランジスタと抵抗とが同じ仕様のものであれば、目標電力値Ｐｔｇ１と目標電力値Ｐｔｇ２とは、それぞれ目標電力値Ｐｔｇの半分にすればよい。

以上、本発明の実施の形態を説明したが、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１…パルス電源装置、２…第１高周波電源装置、３…第１整合器、４…第２高周波電源装置、５…第２整合器、６…プラズマ処理部、７…上位制御装置、３１…直流電源、３２、３３…インダクタ、６３…加工対象物、１００…プラズマ処理システム、Ｃ１～Ｃ４…コンデンサ、Ａｍ１…第１アーム、Ａｍ２…第２アーム、ＣＰ…クランプ回路、ＴＦ…変圧器、ＣＴ…整流回路、ＤＩ…電荷吸収回路、Ｄ１～Ｄ８…ダイオード、２１０…第１コントローラ、２２０…第２コントローラ、２３０…演算制御回路、２５０、２６０…ドライブＯＰアンプ、３０１…第１パルス電圧発生回路、３０２…第２パルス電圧発生回路、３０３…ＤＣ／ＤＣコンバータ、ＧＮＤ…接地端子、ＩＮＶ…インバータ回路、Ｑ１～Ｑ１２…トランジスタ、ＳＷ１…第１スイッチング回路、ＳＷ２…第２スイッチング回路、２２０１Ａ、２２０１Ｂ…ＡＤ変換器、２２０２Ａ、２２０２Ｂ…ＤＡ変換器、２２０４、２３０４…光電変換回路、２３０１Ａ、２３０１Ｂ…乗算器、２３０２Ａ、２３０２Ｂ…テーブル、２３０３Ａ、２３０３Ｂ…比較器、２３０４Ａ、２３０４Ｂ…コントローラ。

Claims (4)

1. 電源電圧端子と接地端子との間に直列に接続される第１スイッチング素子と第２スイッチング素子とを有し、前記第１スイッチング素子と前記第２スイッチング素子との接続点である第１出力ノードから第１パルス電圧を出力する第１スイッチング回路と、
   出力端子の一方が前記第１出力ノードに接続され、前記出力端子の一方と出力端子の他方との間に接続されるコンデンサを有している昇圧回路と、
   前記第１出力ノードと、前記昇圧回路の出力端子の他方との間に接続される第３スイッチング素子と第４スイッチング素子とを有し、前記昇圧回路の出力電圧に前記第１パルス電圧をオフセットとして重畳させた第２パルス電圧を前記第３スイッチング素子と前記第４スイッチング素子との接続点である第２出力ノードから出力する第２スイッチング回路と、
   前記昇圧回路の出力端子間に接続されるとともに、可変抵抗手段を有する電荷吸収回路と、
   前記電荷吸収回路の前記可変抵抗手段を制御する制御部と
   を備え、
   前記制御部は、
   前記電荷吸収回路の電圧及び電流を示すアナログ信号をデジタル信号に変換し、更に光信号に変換すると共に、前記可変抵抗手段を制御する制御信号を出力するコントローラと、
   前記コントローラから出力された光信号を光伝送路を介して受信してデジタル信号に変換し、前記デジタル信号に基づく演算を行って、その演算結果を示すデジタル信号を光信号に変換して前記コントローラに前記光伝送路を介して送信する演算制御回路と
   を備えることを特徴とする、パルス電源装置。
2. 前記可変抵抗手段は、トランジスタであり、前記制御信号を調整することにより、その抵抗値を変化可能に構成される、請求項１に記載のパルス電源装置。
3. 前記可変抵抗手段は、前記トランジスタと抵抗とを直列接続してなる複数の抵抗直列回路を、互いに並列に接続して構成され、
   前記コントローラは、前記複数の抵抗直列回路の各々に対応して、ＡＤ変換器及びＤＡ変換器の組を備える、請求項２に記載のパルス電源装置。
4. 前記電荷吸収回路の両端電圧及び前記可変抵抗手段に流れる電流の値を乗算して乗算値を出力する乗算器と、
   前記乗算値と設定された目標値との比較結果に従い、前記乗算値が前記目標値になるように前記可変抵抗手段の抵抗値を変更する消費電力制御手段と
   を更に備え、
   前記設定された目標値は、前記電荷吸収回路の両端電圧に基づいて変化するように設定される、請求項１～３のいずれか１項に記載のパルス電源装置。

Images