JP2023000093A - 高電圧増幅器 - Google Patents

Abstract

【課題】個別の調整なしに貫通電流を安定保持させる高電圧増幅器を提供する。
【解決手段】入力信号を増幅する入力回路105と、入力回路105に接続される正極側レベルシフト回路107と、入力回路105に接続される負極側レベルシフト回路109と、正極側レベルシフト回路107からの信号を増幅する正極側出力回路112と負極側レベルシフト回路109からの信号を増幅する負極側出力回路115を含む高電圧出力回路111と、高電圧出力回路111からの出力信号を入力信号に帰還させる帰還回路120とを含む高電圧増幅器において、正極側出力回路112と負極側出力回路115の電流を検出する検出回路114,117と、正極側出力回路112の電流が増大したときに負極側レベルシフト回路109のオフセット量を負側に増大させ、負極側出力回路115の電流が増大したときに正極側レベルシフト回路107のオフセット量を正側に増大させるオフセット調整回路118,119と、を備える構成とする。
【選択図】図１

Description

本発明は低電圧信号を高電圧信号に増幅する高電圧増幅器に関する。

低電圧信号を高電圧信号に増幅する回路構成が特許文献１に記載されている。この特許文献１には、高電位電源と低電位電源との電圧差が、ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）単体の耐圧以上でも、演算増幅器として使用可能な増幅回路が記載されている。

特開２００１－５３５５８号公報

特許文献１に記載の技術では、高電位電源から高電圧出力回路を通り低電位電源まで流れる貫通電流を制御することについて、考慮がなされていない。

実際には、増幅器に用いられる素子の非理想性、例えば、出力回路に用いられるＭＯＳＦＥＴにおける製造上の精度に基づく特性のバラつき、経年劣化、環境温度等の変動による特性の変化等がある。

このような素子の非理想性は、高電圧増幅器の正極側出力回路および負極側出力回路の貫通電流の大きさに変動をもたらす。貫通電流が変動すると、高電圧増幅回路の発熱量、線形性、供給可能な電流量等に影響を及ぼす。

そのため、貫通電流を設計仕様通りに保持するには、高電圧増幅器ごとに、製造段階における定数調整もしくは素子選定、あるいは、使用途中での定数調整もしくは素子交換が必要となる。

しかしながら、このような高電圧増幅器ごとの個別の調整は、非常に煩雑であり工数が掛かるため、製造コストおよび維持コストの増大を招く。また、環境温度等の変動に対する補償は簡単ではない。

このような事情により、個別の調整なしに貫通電流を安定に保持させることが可能な高電圧増幅器の提供が望まれている。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

本発明の代表的な実施の形態による高電圧増幅器は、入力信号を増幅する入力回路と、前記入力回路からの入力増幅信号を正側にシフトする正極側レベルシフト回路と、前記入力増幅信号を負側にシフトする負極側レベルシフト回路と、前記正極側レベルシフト回路からの正極側レベルシフト信号を増幅する正極側出力回路と、前記負極側レベルシフト回路からの負極側レベルシフト信号を増幅する負極側出力回路と、を含む高電圧出力回路と、前記高電圧出力回路からの高電圧出力信号を前記入力信号にフィードバックするフィードバック回路と、を備える高電圧増幅器であって、前記正極側出力回路に流れる電流を検出する正極側電流検出回路と、前記負極側出力回路に流れる電流を検出する負極側電流検出回路と、前記負極側電流検出回路の負極側検出電流が増大したときに、前記正極側レベルシフト回路のオフセット量を正側に増大するように調整する正極側オフセット調整回路と、前記正極側電流検出回路の正極側検出電流が増大したときに、前記負極側レベルシフト回路のオフセット量を負側に増大するように調整する負極側オフセット調整回路と、を備える高電圧増幅器である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

本発明の代表的な実施の形態によれば、個別の調整なしに貫通電流を安定に保持させることが可能な高電圧増幅器を提供することができる。

実施形態１に係る高電圧増幅器の構成の一例を示すブロック図である。 実施形態１に係る高電圧増幅器の動作中における各種信号値および電流の時間変化の一例を示すグラフである。 実施形態１に係る高電圧増幅器の実装例を示す図である。 実施形態２に係る高電圧増幅器の構成の一例を示すブロック図である。 実施形態３に係る高電圧増幅器の構成の一例を示すブロック図である。

これより、本発明の実施形態について説明する。なお、以下で説明する各実施形態は、本発明を実現するための一例であり、本発明の技術範囲を限定するものではない。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

また、以下の各実施形態において、同一の機能を有する構成要素には同一の符号を付し、その繰り返しの説明は、特に必要な場合を除き省略する。

（実施形態１）
実施形態１に係る高電圧増幅器について説明する。

〈実施形態１に係る高電圧増幅器の概要〉
実施形態１に係る高電圧増幅器は、高電圧出力回路の正極側を流れる電流と負極側を流れる電流を検出し、検出した電流値に基づいて正極および負極のレベルシフト段に信号をフィードバックし、レベルシフト段出力電圧を調整することで、出力段貫通電流を適正値に自動制御する。その結果、回路素子の特性のバラつきや温度変動・時間変化等による特性変動が生じても、自動的に低発熱かつ高線形性を両立させる。なお、本実施形態では、入力信号値すなわち入力電圧として、数Ｖ～数十Ｖ、出力信号値すなわち出力電圧として、数百Ｖ程度を想定しているが、これに限定されるものではない。

〈高電圧増幅器の構成と接続形態の例〉
図１は、実施形態１に係る高電圧増幅器の構成の一例を示すブロック図である。実施形態１に係る高電圧増幅器１０１は、電圧帰還型の反転増幅回路である。

図１に示すように、高電圧増幅器１０１は、誤差増幅回路１０５（入力回路）と、正極側レベルシフト回路１０７と、負極側レベルシフト回路１０９と、高電圧出力回路１１１と、負極側ゲイン／オフセット調整回路１１８と、正極側ゲイン／オフセット調整回路１１９と、フィードバック回路１２０と、分圧抵抗１２７，１２８，１３１，１３２を備えている。また、高電圧出力回路１１１は、正極側出力回路１１２と、正極側電流検出回路１１４と、負極側出力回路１１５と、負極側電流検出回路１１７とを有している。

誤差増幅回路１０５の出力端子は、正極側レベルシフト回路１０７および負極側レベルシフト回路１０９と接続されている。正極側レベルシフト回路１０７の出力端子は、正極側出力回路１１２と接続されている。負極側レベルシフト回路１０９の出力端子は、負極側出力回路１１５と接続されている。分圧抵抗１２７，１２８，１３２，１３１は、正極電圧ＶＨを供給するラインと負極電圧ＶＬを供給するラインとの間に、直列に接続されている。分圧抵抗１２７，１２８の接続中点は、正極側出力回路１１２と接続されている。分圧抵抗１３１，１３２の接続中点は、負極側出力回路１１５と接続されている。正極側出力回路１１２と、正極側電流検出回路１１４と、負極側電流検出回路１１７と、負極側出力回路１１５とは、直列に接続されている。分圧抵抗１２８，１３２の接続中点は、正極側電流検出回路１１４と負極側電流検出回路１１７との接続中点と接続されている。正極側電流検出回路１１４と負極側電流検出回路１１７との接続中点は、高電圧増幅器１０１の出力端子となっている。この出力端子には、負荷１２４が接続されている。

なお、正極側電流検出回路１１４は、正極側出力回路１１２の電流経路における上流側に配置されてもよいし、下流側に配置されてもよい。同様に、負極側電流検出回路１１７は、負極側出力回路１１５の電流経路における上流側に配置されてもよいし、下流側に配置されてもよい。

正極側電流検出回路１１４は、負極側ゲイン／オフセット調整回路１１８と接続されている。負極側ゲイン／オフセット調整回路１１８は、負極側レベルシフト回路１０９と接続されている。負極側電流検出回路１１７は、正極側ゲイン／オフセット調整回路１１９と接続されている。正極側ゲイン／オフセット調整回路１１９は、正極側レベルシフト回路１０７と接続されている。

誤差増幅回路１０５は、目標電圧設定用信号（入力信号）Ｖｉｎとフィードバック信号Ｓｆとの誤差を増幅し、誤差増幅信号（入力増幅信号）Ｓｄを出力する。

正極側レベルシフト回路１０７は、入力された誤差増幅信号Ｓｄを正側にシフトして、正極側レベルシフト信号Ｓｈｓを出力する。負極側レベルシフト回路１０９は、入力された誤差増幅信号Ｓｄを負側にシフトして、負極側レベルシフト信号Ｓｌｓを出力する。

高電圧出力回路１１１は、正極側出力回路１１２と、負極側出力回路１１５とを有している。正極側出力回路１１２は、入力された正極側レベルシフト信号Ｓｈｓを増幅する。負極側出力回路１１５は、入力された負極側レベルシフト信号Ｓｌｓを増幅する。高電圧出力回路１１１は、これらレベルシフト信号を増幅することにより、高電圧出力信号Ｖｏｕｔを出力する。

正極側電流検出回路１１４は、高電圧出力回路１１１の正極側出力回路１１２を流れる正極側出力回路電流ｉＸを検出する。負極側電流検出回路１１７は、高電圧出力回路１１１の負極側出力回路１１５を流れる負極側出力回路電流ｉＹを検出する。

なお、本実施形態では、正極側電流検出回路１１４は、その正極側検出電流ｉＸが、予め設定された正極側制限値を超えたときに、正極側電流検出信号を出力するように構成されている。また、負極側電流検出回路１１７は、その負極側検出電流ｉＹが、予め設定された負極側制限値を超えたときに、負極側電流検出信号を出力するように構成されている。

負極側ゲイン／オフセット調整回路１１８は、正極側電流検出回路１１４から出力される正極側電流検出信号を基に、負極側レベルシフト回路１０９のゲインおよびオフセット量を調整する。正極側ゲイン／オフセット調整回路１１９は、負極側電流検出回路１１７から出力される負極側電流検出信号を基に、正極側レベルシフト回路１０７のゲインおよびオフセット量を調整する。

例えば、負極側ゲイン／オフセット調整回路１１８は、正極側電流検出回路１１４による正極側検出電流ｉＸが増大したときに、負極側レベルシフト回路１０９のオフセット量を負側に増大するように調整する。また、正極側ゲイン／オフセット調整回路１１９は、負極側電流検出回路１１７による負極側検出電流ｉＹが増大したときに、正極側レベルシフト回路１０７のオフセット量を正側に増大するように調整する。

なお、本実施形態では、負極側ゲイン／オフセット調整回路１１８は、正極側電流検出回路１１４から出力された正極側電流検出信号に応じて、負極側レベルシフト回路１０９のオフセット量を負側に増大するように調整する。また、正極側ゲイン／オフセット調整回路１１９は、負極側電流検出回路１１７から出力された負極側電流検出信号に応じて、正極側レベルシフト回路１０７のオフセット量を正側に増大するように調整する。この場合、電流の制限を設計通りに設定しやすいという利点がある。

フィードバック回路１２０は、高電圧出力信号Ｖｏｕｔの値が目標電圧設定用信号Ｖｉｎの値に対して、所定の増幅率になるようにフィードバック信号Ｓｆを生成する。

ここで、高電圧増幅器１０１を構成する回路について、より詳しく説明する。高電圧増幅器１０１は、大きく分けて、入力段、レベルシフト段、出力段で構成されている。

入力段は、誤差増幅回路１０５を備えた構成を有している。誤差増幅回路１０５は、目標電圧設定用信号Ｖｉｎの値とフィードバック信号Ｓｆの値との差を増幅するように動作する。この動作により、高電圧出力信号Ｖｏｕｔの値と目標電圧値との収束誤差を小さくする。

レベルシフト段は、正極側レベルシフト回路１０７と、負極側レベルシフト回路１０９と、を用いて構成される。正極側レベルシフト回路１０７、および負極側レベルシフト回路１０９は、誤差増幅信号Ｓｄに対して、出力回路入力トランジスタ１２１，１２２の動作に適したバイアス信号を加え、正極側レベルシフト信号Ｓｈｓ、および負極側レベルシフト信号Ｓｌｓとして出力する。

例えば、出力回路入力トランジスタ１２１では、動作に適した電圧範囲は、正極電圧ＶＨからゲート・ソース間のしきい値Ｖｔｈ分低い電圧である。したがって、正極側レベルシフト回路１０７は、０Ｖ入力（Ｖｉｎ＝０）時の正極側レベルシフト信号Ｓｈｓの値が（ＶＨ－Ｖｔｈ）となるように調整される。同様に、出力回路入力トランジスタ１２２では、動作に適した電圧範囲は、負極電圧ＶＬからゲート・ドレイン間のしきい値Ｖｔｈ分高い電圧である。したがって、負極側レベルシフト回路１０９は、０Ｖ入力時の負極側レベルシフト信号Ｓｌｓの値が（ＶＬ＋Ｖｔｈ）となるように調整される。

出力段は、分圧抵抗１２７，１２８，１３１，１３２と、高電圧出力回路１１１と、を用いて構成される。なお、本実施形態では、分圧抵抗１２７，１２８，１３１，１３２は、それぞれ等しい抵抗値を有している。分圧抵抗と高電圧出力回路１１１との関係については、後述する「出力段のトランジスタ多段構成による高耐圧化の原理」の説明において詳述する。

高電圧出力回路１１１に含まれる正極側出力回路１１２および負極側出力回路１１５は、自身の等価抵抗値が相互に増減されることにより、プッシュプル動作が実現される。

例えば、正の電圧を出力する際には、正極側出力回路１１２の等価抵抗値が小さくなるとともに、負極側出力回路１１５の等価抵抗値が大きくなる。また、負の電圧を出力する際には、正極側出力回路１１２の等価抵抗値が大きくなるとともに、負極側出力回路１１５の等価抵抗値が小さくなる。また、０Ｖ近傍の電圧を出力する際には、正極側出力回路１１２と負極側出力回路１１５の等価抵抗値が等しく中程度の値となる。

〈高電圧増幅器の動作〉
これらの構成によって高電圧増幅器１０１がどのように動作するかを説明する。

安定状態では、目標電圧設定用信号Ｖｉｎの値とフィードバック信号Ｓｆの値がバランスし、高電圧出力信号Ｖｏｕｔの値が一定となる状態を保っている。

ここで、例えば、安定状態から目標電圧設定用信号Ｖｉｎの値を正側に大きくすると、誤差増幅回路１０５によって誤差増幅信号Ｓｄの値も上昇する。そのため、正極側レベルシフト回路１０７と負極側レベルシフト回路１０９によって正極側レベルシフト信号Ｓｈｓの値と負極側レベルシフト信号Ｓｌｓの値も上昇する。

正極側レベルシフト信号Ｓｈｓが上昇すると、出力回路入力トランジスタ１２１のドレイン・ソース間抵抗が増大するため、正極側出力回路１１２の正極側出力回路電流ｉＸが減少する。一方で、負極側レベルシフト信号Ｓｌｓの値が上昇すると、出力回路入力トランジスタ１２２のドレイン・ソース間抵抗が減少するため、負極側出力回路１１５の負極側出力回路電流ｉＹが増大する。正極側出力回路電流ｉＸと負極側出力回路電流ｉＹの差分である出力電流ｉＺは減少し、出力電流ｉＺとフィードバック回路１２０、負荷１２４によって決定される高電圧出力信号Ｖｏｕｔの値は低下する。高電圧出力信号Ｖｏｕｔの値の低下によりフィードバック信号Ｓｆの値が低下する。フィードバック信号Ｓｆの値が目標電圧設定用信号Ｖｉｎの値と再びバランスすると、これらの動作は収束し、高電圧出力信号Ｖｏｕｔは一定値に安定する。

また例えば、安定状態から目標電圧設定用信号Ｖｉｎの値を負側に大きくすると、目標電圧設定用信号Ｖｉｎの値を正側に大きくした場合と逆の動作が起こる。

すなわち、誤差増幅回路１０５によって誤差増幅信号Ｓｄの値が低下する。そのため、正極側レベルシフト回路１０７と負極側レベルシフト回路１０９によって正極側レベルシフト信号Ｓｈｓの値と負極側レベルシフト信号Ｓｌｓの値も低下する。

負極側レベルシフト信号Ｓｌｓの値が低下すると、出力回路入力トランジスタ１２２のドレイン・ソース間抵抗が増大するため、負極側出力回路１１５の負極側出力回路電流ｉＹが減少する。一方で、正極側レベルシフト信号Ｓｈｓの値が低下すると、出力回路入力トランジスタ１２１のドレイン・ソース間抵抗が減少するため、正極側出力回路１１２の正極側出力回路電流ｉＸが増大する。正極側出力回路電流ｉＸと負極側出力回路電流ｉＹの差分である出力電流ｉＺは増大し、出力電流ｉＺとフィードバック回路１２０、負荷１２４によって決定される高電圧出力信号Ｖｏｕｔの値は上昇する。高電圧出力信号Ｖｏｕｔの値の上昇によりフィードバック信号Ｓｆの値が上昇する。フィードバック信号Ｓｆの値が目標電圧設定用信号Ｖｉｎの値と再びバランスすると、これらの動作は収束し、高電圧出力信号Ｖｏｕｔの値は一定値に安定する。

〈出力段のトランジスタ多段構成による高耐圧化の原理〉
次に出力段のトランジスタ多段構成による高耐圧化の原理を説明する。高電圧増幅器１０１では高電圧出力回路１１１において、トランジスタを多段接続することで高電圧出力が可能となっている。具体的には、図１に示すように、正極側出力回路１１２では、出力回路入力トランジスタ１２１と分圧トランジスタ１２５を直列に接続した構成を採っている。同様に、負極側出力回路１１５では、出力回路入力トランジスタ１２２と分圧トランジスタ１２６を直列に接続した構成を採っている。

例えば、高電圧出力信号Ｖｏｕｔの値が負の最小電圧である負極電圧ＶＬをとり、Ｖｏｕｔ＝ＶＬとなるとき、正極側出力回路１１２に対して、正極電圧ＶＨと負極電圧ＶＬの差電圧である、ＶＨ－ＶＬが印加される。このとき、分圧抵抗１２７，１２８によって生じる分圧電圧Ｖ１は（ＶＨ＋ＶＬ）／２となるため、分圧トランジスタ１２５のソース電圧は約（ＶＨ＋ＶＬ）／２となる。すなわち、出力回路入力トランジスタ１２１と分圧トランジスタ１２５のそれぞれのドレイン・ソース間電圧は、どちらも約（ＶＨ－ＶＬ）／２となる。

同様に、高電圧出力信号Ｖｏｕｔの値が正の最大電圧である正極電圧ＶＨをとり、Ｖｏｕｔ＝ＶＨとなるとき、負極側出力回路１１５に対して、正極電圧ＶＨと負極電圧ＶＬの差電圧である、ＶＨ－ＶＬが印加される。このとき、分圧抵抗１３１，１３２によって生じる分圧電圧Ｖ２は（ＶＨ＋ＶＬ）／２となるため、分圧トランジスタ１２６のソース電圧は約（ＶＨ＋ＶＬ）／２となる。すなわち、出力回路入力トランジスタ１２２と分圧トランジスタ１２６のそれぞれのドレイン・ソース間電圧は、どちらも約（ＶＨ－ＶＬ）／２となる。

よって本構成によれば、トランジスタの段数に応じてドレイン・ソース間電圧の分圧が可能となる。そのため、電源間電圧（ＶＨ－ＶＬ）がトランジスタの素子耐圧を超える場合であっても、複数のトランジスタを実装することにより、高電圧出力が可能となる。

〈貫通電流とクロスオーバーひずみとの関係〉
ところで、正極側および負極側にそれぞれレベルシフト回路とトラジスタとを用いた従来の高電圧増幅器では、レベルシフト回路に接続されるゲイン／オフセット調整回路は存在しない。このような従来の高電圧増幅器において、正極側および負極側の出力回路に流れる貫通電流ｉＷは、正極側レベルシフト回路１０７と負極側レベルシフト回路１０９とが供給するレベルシフト電圧に依存して決まる。レベルシフト量を各トランジスタのゲート・ソース電圧しきい値に近づけると、貫通電流ｉＷは増大する。しかしその一方で、Ｖｏｕｔ＝０Ｖ近傍で生じるクロスオーバーひずみは低減される。逆に、レベルシフト量を各トランジスタのゲート・ソース電圧しきい値から遠ざけると、貫通電流ｉＷは減少する。しかしその一方で、クロスオーバーひずみは増大する。

つまり、貫通電流ｉＷの低減とクロスオーバーひずみの低減とは、トレードオフの関係にある。これらのバランス状態が設計通りになるよう実装するためには、例えば、数１００Ｖのレベルシフト電圧を数１０ｍＶ単位で調整する必要があり、極めて厳しい調整を強いられる。さらには、高電圧増幅器の動作中における素子の特性変化、例えば、自己発熱によるトランジスタのしきい値電圧変動等に対して、対応することが困難である。

以下、本実施形態によりこれらの問題が改善されることを、図を参照しながら詳細に説明する。

〈高電圧増幅器の動作中における各種信号および電流の時間変化〉
図２は、実施形態１に係る高電圧増幅器の動作中における各種信号値および電流の時間変化の一例を示すグラフである。このグラフにおける各種信号値および電流は、すべて相対値である。図２において、（ａ）は正極側レベルシフト信号Ｓｈｓの値、（ｂ）は正極側出力回路電流ｉＸ、（ｃ）は負極側レベルシフト信号Ｓｌｓの値、（ｄ）は負極側出力回路電流ｉＹ、（ｅ）は貫通電流ｉＷ、（ｆ）は出力電流ｉＺ、（ｇ）は高電圧出力信号Ｖｏｕｔの値、をそれぞれ示している。

まず、高電圧増幅器１０１が電流供給動作をしていると仮定すると、ｉＸ＝ｉＷ＋ｉＺ、ｉＹ＝ｉＷとなる。

例えば、回路素子の発熱により高電圧出力回路１１１を構成するトランジスタのゲート・ソース間のしきい値が変動した場合を想定する。図２（ｂ），図２（ｄ）に示すように、時刻ｔＡの時点から、正極側出力回路電流ｉＸおよび負極側出力回路電流ｉＹが上昇し始めたとする。これに伴い、図２（ｅ）に示すように、時刻ｔＡの時点から、貫通電流ｉＷが増加し始める。すると、図２（ｂ）に示すように、時刻ｔＢの時点から、正極側出力回路電流ｉＸが予め設定されている正極側制限値ｉＬを超過する。正極側出力回路電流ｉＸが正極側制限値ｉＬを超過した場合、正極側電流検出回路１１４が動作し、負極側ゲイン／オフセット調整回路１１８が負極側レベルシフト回路１０９のオフセット量を負側に増大させる。なお、負極側レベルシフト回路１０９のゲインを減少させることで、実質的にオフセット量を負側に増大させるようにしてもよい。この場合、正極側ゲイン／オフセット調整回路１１９および負極側ゲイン／オフセット調整回路１１８を、アナログ回路で作成する場合に設計しやすいという利点がある。

負極側レベルシフト回路１０９のオフセット量が負側に増大することで、図２（ｃ）に示すように、負極側レベルシフト信号Ｓｌｓの値は、時刻ｔＣの時点から減少し始める。負極側レベルシフト信号Ｓｌｓの値が減少することで、出力回路入力トランジスタ１２２のゲート・ソース間電圧が減少し、負極側出力回路１１５の等価抵抗値が大きくなる。負極側出力回路１１５の等価抵抗値が大きくなると負極側出力回路電流ｉＹが減少し、負極側出力回路１１５に流れていた貫通電流ｉＷの一部が、出力電流ｉＺとしてフィードバック回路１２０および負荷１２４に供給される。そのため、図２（ｆ）に示すように、出力電流ｉＺは、時刻ｔＤの時点から上昇する。また、図２（ｇ）に示すように、高電圧出力信号Ｖｏｕｔの電圧値も、時刻ｔＤの時点から上昇する。

高電圧出力信号Ｖｏｕｔの電圧が上昇することで、フィードバック信号Ｓｆの電圧も上昇するため、目標電圧設定用信号Ｖｉｎの値とフィードバック信号Ｓｆの値との誤差が大きくなる。誤差増幅回路１０５によって生成される誤差増幅信号Ｓｄの値が、正極側レベルシフト回路１０７に入力されると、図２（ａ）に示すように、正極側レベルシフト信号Ｓｈｓの値は、時刻ｔＥの時点から上昇する。このとき、誤差増幅信号Ｓｄは、負極側レベルシフト回路１０９にも入力される。その一方、負極側レベルシフト回路１０９のオフセット量は、負極側ゲイン／オフセット調整回路１１８によって負側に増大しているため、負極側レベルシフト信号Ｓｌｓの電圧上昇は無視できるほど小さくなる。正極側レベルシフト信号Ｓｈｓの値が上昇することで、出力回路入力トランジスタ１２１のゲート・ソース間電圧が減少し、正極側出力回路１１２の等価抵抗値が大きくなる。正極側出力回路１１２の等価抵抗値が大きくなると、図２（ｂ）に示すように、正極側出力回路電流ｉＸが、時刻ｔＦの時点から減少し始める。正極側出力回路電流ｉＸが減少した分、図２（ｆ）に示すように、出力電流ｉＺが、時刻ｔＦから減少する。すると、図２（ｇ）に示すように、高電圧出力信号Ｖｏｕｔの電圧も時刻ｔＦから減少し始め、時刻ｔＧの時点で目標値Ｓｔに戻る。

これら一連の動作によって貫通電流ｉＷは、常に制限値ｉＭ以下に抑えられる。その結果、０Ｖ付近の線形性を向上するために、正極側レベルシフト回路１０７、負極側レベルシフト回路１０９のゲインとオフセット量の初期値を、正極側出力回路電流ｉＸや負極側出力回路電流ｉＹが大きくなるように設定したとしても、貫通電流ｉＷを適切な値にしながらの動作が可能となる。

なお、本実施形態では、各電流検出回路は、検出電流が所定の制限値を超えたときに信号を出力するように構成され、各ゲイン／オフセット調整回路は、その信号に応じてオフセット量を増大させるように構成されているが、他の構成を用いてもよい。例えば、各電流検出回路は、検出電流に応じた信号値を出力するように構成され、各ゲイン／オフセット調整回路は、その信号値が所定の閾値を超えたときに、オフセット量を増大させるように構成されてもよい。この場合、正極側ゲイン／オフセット調整回路１１９および負極側ゲイン／オフセット調整回路１１８を、プログラマブル半導体チップ等で作成する場合に設計しやすいという利点がある。

〈高電圧増幅器の実装例〉
図３は、実施形態１に係る高電圧増幅器の実装例を示す図である。図３に示す実装例の高電圧増幅器１０１ａは、図１に示す構成を、フォトカプラ３０２，３０５と、フォトカプラ３０２，３０５によって制御される可変電流源とを用いて実装した例である。

図３に示すように、正極側電流検出回路１１４は、抵抗３０１とフォトカプラ３０２のフォトカプラ入力端３０３とを用いて構成される。負極側電流検出回路１１７は、抵抗３０４とフォトカプラ３０５のフォトカプラ入力端３０６とを用いて構成される。

抵抗３０１と抵抗３０４とは、正極側出力回路１１２の出力側と負極側出力回路１１５の出力側との間に直列に接続されている。正極電圧ＶＨの電源ラインと負極電圧ＶＬの電源ラインとの間に、分圧抵抗１２７，１２８，１３２，１３１が直列に接続されている。分圧抵抗１２８と分圧抵抗１３２との接続中点は、抵抗３０１と抵抗３０４との接続点と接続されている。この接続点は、高電圧増幅器１０１ａの出力端子となる。出力端子には、負荷１２４が接続されている。

フォトカプラ３０２のフォトカプラ入力端３０３は、抵抗３０１と並列に接続されている。フォトカプラ３０５のフォトカプラ入力端３０６は、抵抗３０４と並列に接続されている。

正極側ゲイン／オフセット調整回路１１９は、正極側レベルシフト回路１０７の定電流供給部３１２とフォトカプラ３０５のフォトカプラ出力端３０８とを用いて構成される。負極側ゲイン／オフセット調整回路１１８は、負極側レベルシフト回路１０９の定電流供給部３１１とフォトカプラ３０２のフォトカプラ出力端３０７とを用いて構成される。

正極側の定電流供給部３１２は、抵抗Ｒ１および抵抗Ｒ２と、ツェナーダイオードＺＤ１と、ｐ型チャネルＭＯＳＦＥＴであるトランジスタ３１０とにより構成される。正電源ラインＶ＋と負電源ラインＶ－との間に抵抗Ｒ１およびツェナーダイオードＺＤ１が直列に接続されている。抵抗Ｒ１とツェナーダイオードＺＤ１との接続点は、トランジスタ３１０のゲートに接続されている。トランジスタ３１０のソースは、抵抗Ｒ２を介して正電源ラインＶ＋に接続されている。トランジスタ３１０のドレインは、正極側レベルシフト回路１０７に接続されている。

負極側の定電流供給部３１１は、抵抗Ｒ３および抵抗Ｒ４と、ツェナーダイオードＺＤ２と、ｎ型チャネルＭＯＳＦＥＴであるトランジスタ３０９とにより構成される。正電源ラインＶ＋と負電源ラインＶ－との間に第２ツェナーダイオードＺＤ２および抵抗Ｒ３が直列に接続されている。ツェナーダイオードＺＤ２と抵抗Ｒ３との接続点は、トランジスタ３０９のゲートに接続されている。トランジスタ３０９のソースは、抵抗Ｒ４を介して負電源ラインＶ－に接続されている。トランジスタ３０９のドレインは、負極側レベルシフト回路１０９に接続されている。

正極側レベルシフト回路１０７は、抵抗Ｒ５～抵抗Ｒ７と、ｐ型チャネルＭＯＳＦＥＴであるトランジスタＴＲ３～トランジスタＴＲ６とにより構成される。負極側レベルシフト回路１０９は、抵抗Ｒ８～抵抗Ｒ１０と、ｎ型チャネルＭＯＳＦＥＴであるトランジスタＴＲ７～トランジスタＴＲ１０とにより構成される。

正極電圧ＶＨの電源ラインとトランジスタ３１０のドレインとの間に、直列接続されたトランジスタＴＲ３およびトランジスタＴＲ４と、直列接続された抵抗Ｒ５、トランジスタＴＲ５、およびトランジスタＴＲ６とが、並列に接続されている。正極電圧ＶＨの電源ラインとグラウンドとの間には、直列接続された抵抗Ｒ６および抵抗Ｒ７が接続されている。トランジスタＴＲ３およびトランジスタＴＲ５のゲートは、それぞれ、抵抗Ｒ６と抵抗Ｒ７との接続点に接続されている。トランジスタＴＲ４のゲートは、誤差増幅回路１０５の出力端子に接続されている。トランジスタＴＲ６のゲートは、グラウンドに接続されている。

負極電圧ＶＬの電源ラインとトランジスタ３０９のドレインとの間に、直列接続されたトランジスタＴＲ７およびトランジスタＴＲ８と、直列接続された抵抗Ｒ８、トランジスタＴＲ９、およびトランジスタＴＲ１０とが、並列に接続されている。負極電圧ＶＬの電源ラインとグラウンドとの間には、直列接続された抵抗Ｒ９および抵抗Ｒ１０が接続されている。トランジスタＴＲ７およびトランジスタＴＲ９のゲートは、それぞれ、抵抗Ｒ９と抵抗Ｒ１０との接続点に接続されている。トランジスタＴＲ８のゲートは、誤差増幅回路１０５の出力端子に接続されている。トランジスタＴＲ１０のゲートは、グラウンドに接続されている。

フィードバック回路１２０は、抵抗Ｒ１１および抵抗Ｒ１２により構成される。抵抗Ｒ１１は、高電圧増幅器１０１ａの出力端子と、誤差増幅回路１０５を構成するオペアンプＯＰ１の正極端子との間に接続されている。第１２抵抗Ｒ１２は、高電圧増幅器１０１ａの入力端子と、誤差増幅回路１０５を構成するオペアンプＯＰ１の正極端子との間に接続されている。

誤差増幅回路１０５は、いわゆるオペアンプＯＰ１を用いた非反転増幅回路であり、抵抗Ｒ１３および抵抗Ｒ１４と、オペアンプＯＰ１とにより構成される。

フォトカプラ３０５のフォトカプラ出力端３０８は、トランジスタ３１０のゲート・ソース間に接続されている。フォトカプラ３０２のフォトカプラ出力端３０７は、トランジスタ３０９のゲート・ソース間に接続されている。

正極側の定電流供給部３１２において、トランジスタ３１０のゲートは、通常、負電源ラインＶ－の電位にツェナー電圧分を加算して得られる電位に保持される。したがって、この第１トランジスタ３１０は、ドレインからソースに向けて一定の電流が流れるように動作する。

負極側の定電流供給部３１１において、トランジスタ３０９のゲートは、通常、正電源ラインＶ＋の電位にツェナー電圧分を減算して得られる電位に保持される。したがって、このトランジスタ３０９は、ソースからドレインに向けて一定の電流が流れるように動作する。

トランジスタＴＲ５のゲートは、通常、抵抗Ｒ６および抵抗Ｒ７の分圧電位に保持され、抵抗Ｒ５、トランジスタＴＲ５およびトランジスタＴＲ６には、正極側の定電流供給部３１２におけるトランジスタ３１０のドレイン側に向けて、一定の電流が流れるように動作する。これにより、正極側レベルシフト回路１０７は、正極電圧ＶＨの電源ラインの電位から抵抗Ｒ５の電圧降下分だけ減算された電位にレベルシフトされた信号を出力する。目標電圧設定用信号Ｖｉｎが変化すると、誤差増幅回路１０５の出力信号は、目標電圧設定用信号Ｖｉｎを所定のゲインで増幅した信号として変化する。誤差増幅回路１０５の出力信号が変化すると、正極側レベルシフト回路１０７におけるトランジスタＴＲ４のゲート信号が変化する。すると、トランジスタＴＲ３およびトランジスタＴＲ４の抵抗値が変化し、トランジスタＴＲ３およびトランジスタＴＲ４に流れる電流と、抵抗Ｒ５、トランジスタＴＲ５およびトランジスタＴＲ６に流れる電流との比が変化する。すると、抵抗Ｒ５の電圧降下による端子間電圧が変化する。これにより、正極側レベルシフト回路１０７の出力信号が変化する。

同様に、トランジスタＴＲ９のゲートは、通常、抵抗Ｒ９および抵抗Ｒ１０の分圧電位に保持され、抵抗Ｒ８、トランジスタＴＲ９およびトランジスタＴＲ１０には、負極側の定電流供給部３１１におけるトランジスタ３０９のドレイン側から、一定の電流が流れるように動作する。これにより、負極側レベルシフト回路１０９は、負極電圧ＶＬの電源ラインの電位から抵抗Ｒ８の電圧降下分だけ加算された電位にレベルシフトされた信号を出力する。目標電圧設定用信号Ｖｉｎが変化すると、誤差増幅回路１０５の出力信号は、目標電圧設定用信号Ｖｉｎを所定のゲインで増幅した信号として変化する。誤差増幅回路１０５の出力信号が変化すると、負極側レベルシフト回路１０９におけるトランジスタＴＲ８のゲート信号が変化する。すると、トランジスタＴＲ７およびトランジスタＴＲ８の抵抗値が変化し、トランジスタＴＲ７およびトランジスタＴＲ８に流れる電流と、抵抗Ｒ８、トランジスタＴＲ９およびトランジスタＴＲ１０に流れる電流との比が変化する。すると、抵抗Ｒ８の電圧降下による端子間電圧が変化する。これにより、負極側レベルシフト回路１０９の出力信号が変化する。

目標電圧設定用信号Ｖｉｎの変化に対して、正極側レベルシフト回路１０７の出力信号の変化の方向と、負極側レベルシフト回路１０９の出力信号の変化の方向とは、互いに同じ方向になる。よって、正極側出力回路１１２と負極側出力回路１１５とは、プッシュプル動作を行う。

正極側電流検出回路１１４では、抵抗３０１とフォトカプラ入力端３０３とにおける電流の分流のさせ方により、電流の制限値（正極側制限値）ｉＬが決定される。正極側電流検出回路１１４は、抵抗３０１に制限値ｉＬ以上の電流が流れると、フォトカプラ入力端３０３が発光して動作する。ここで制限値ｉＬをｉｌｉｍ、フォトダイオードのしきい値電圧をＶｐｔｈとすると、抵抗３０１の抵抗値は理論的に、Ｖｐｔｈ／ｉｌｉｍで求まる。負極側ゲイン／オフセット調整回路１１８では、正極側電流検出回路１１４が動作すると、フォトカプラ出力端３０７の抵抗値が減少する。フォトカプラ出力端３０７の抵抗値が減少すると、負極側レベルシフト回路１０９の定電流供給部３１１のトランジスタ３０９のゲート・ソース間をクランプするため、負極側レベルシフト回路１０９に供給される電流が減少する。その結果、負極側レベルシフト回路１０９のゲインは減少し、オフセット量は負側に増大する。

負極側電流検出回路１１７では、抵抗３０４とフォトカプラ入力端３０６とにおける電流の分流のさせ方により、電流の制限値（負極側制限値）ｉＬが決定される。負極側電流検出回路１１７は、制限値ｉＬ以上の電流が流れると、フォトカプラ入力端３０６が発光して動作する。正極側ゲイン／オフセット調整回路１１９では、負極側電流検出回路１１７が動作すると、フォトカプラ出力端３０８の抵抗値が減少する。フォトカプラ出力端３０８の抵抗値が減少すると、正極側レベルシフト回路１０７の定電流供給部３１２のトランジスタ３１０のゲート・ソース間をクランプするため、正極側レベルシフト回路１０７に供給される電流が減少する。その結果、正極側レベルシフト回路１０７のゲインは減少し、オフセット量は正側に増大する。

このように、図３に示す実装例によれば、先に説明した高電圧増幅器の動作が実現されるため、貫通電流ｉＷを制限値ｉＭに抑えることができる。さらには、高電圧出力信号Ｖｏｕｔ＝０Ｖ近傍の線形性を確保し、クロスオーバーひずみを低減することができる。

また、本実装例によれば、正極側電流検出回路１１４および負極側電流検出回路１１７は、正極側ゲイン／オフセット調整回路１１９および負極側ゲイン／オフセット調整回路１１８と電気的に絶縁されている。そのため、ゲイン／オフセット調整回路に入力する信号路に、出力段の高電圧が直接のることがなく、不測の事態により高電圧が当該調整回路に悪影響を与え素子を破損させるなどのリスクを抑えることができる。

なお、本実装例では、この絶縁のためにフォトカプラを用いているが、他の手法で絶縁を実現してもよい。例えば、電流検出回路にホール素子などを用いる手法、あるいは、電流検出回路の出力信号を、絶縁トランスを用いて伝送する手法など、を採用してもよい。

（実施形態２）
図４は、実施形態２に係る高電圧増幅器の構成の一例を示すブロック図である。本実施形態に係る高電圧増幅器は、実施形態１に係る高電圧増幅器を基礎に、所定の機能を付加したものである。

図４に示すように、実施形態２に係る高電圧増幅器１０２の構成は、実施形態１の構成に対し、正極側電流検出回路１１４から正極側ゲイン／オフセット調整回路１１９への信号路４０１と、負極側電流検出回路１１７から負極側ゲイン／オフセット調整回路１１８への信号路４０２とを追加した構成である。

実施形態１では、正極側出力回路１１２を流れる正極側出力回路電流ｉＸが増大すると、正極側電流検出回路１１４、負極側ゲイン／オフセット調整回路１１８、および負極側レベルシフト回路１０９を通じて、負極側のレベルシフト信号Ｓｌｓの値が低下する。この動作が、出力回路入力トランジスタ１２２の等価抵抗を増大させることになり、負極側出力回路電流ｉＹを減少させる働きをしていた。この場合、正極側出力回路電流ｉＸの制御は、出力電流ｉＺによって生じる高電圧出力信号Ｖｏｕｔの値に依存している。そのため、例えば、負荷１２４が低抵抗であれば、高電圧出力信号Ｖｏｕｔの値が目標値となるまで出力電流ｉＺが増加し続けることとなる。

そこで、図４に示すように、信号路４０１を追加する。このような構成によれば、制限値ｉＬ以上の正極側出力回路電流ｉＸが正極側電流検出回路１１４で検出されることにより、正極側ゲイン／オフセット調整回路１１９が正極側レベルシフト回路１０７のゲインを減少させ、オフセット量を正側に増大させる。すると、正極側のレベルシフト信号Ｓｈｓの値が増大し、正極側出力回路電流ｉＸが制限値ｉＬを超えないように動作する。すなわち、負荷１２４が短絡状態になるなどして出力電流ｉＺが急増するような場合でも、出力電流ｉＺを制限することができ、過電流による回路素子の破壊等を防ぐことができる。

信号路４０２は、負極側において、信号路４０１と同様に機能し同様の作用・効果を奏する。よって、ここでは説明を省略する。

〈変形例〉
なお、正極側出力回路電流ｉＸと負極側出力回路電流ｉＹを制限するための制限値ｉＬと、貫通電流ｉＷを制限する制限値ｉＭとは、それぞれ別の値に設定するようにしてもよい。

例えば、正極側電流検出回路１１４は、負極側ゲイン／オフセット調整回路１１８に対しては、正極側出力回路電流ｉＸが制限値ｉｌｉｍｂ（制限値Ｂ）を超える場合に検出信号を出力し、正極側ゲイン／オフセット調整回路１１９に対しては、正極側出力回路電流ｉＸが制限値ｉｌｉｍａ（制限値Ａ）を超える場合に検出信号を出力するように構成する。

また、負極側電流検出回路１１７は、負極側ゲイン／オフセット調整回路１１８に対しては、負極側出力回路電流ｉＹが制限値ｉｌｉｍａを超える場合に検出信号を出力し、正極側ゲイン／オフセット調整回路１１９に対しては、負極側出力回路電流ｉＹが制限値ｉｌｉｍｂを超える場合に検出信号を出力するように構成する。

さらに、正極側ゲイン／オフセット調整回路１１９は、正極側電流検出回路１１４および負極側電流検出回路１１７の少なくとも一方からの検出信号に応じて、正極側レベルシフト回路１０７のオフセット量を正側に増大するように調整する構成とする。

また、負極側ゲイン／オフセット調整回路１１８は、正極側電流検出回路１１４および負極側電流検出回路１１７の少なくとも一方からの検出信号に応じて、負極側レベルシフト回路１０９のオフセット量を負側に増大するように調整する構成とする。

このような実施形態２の構成によれば、負荷１２４が低抵抗あるいは短絡状態になった場合でも、出力電流ｉＺを制限することができ、過電流による回路素子の破壊等を防ぐことができる。

なお、実施形態２では、各電流検出回路は、その検出電流が制限値を超えたときに信号を出力するように構成され、各ゲイン／オフセット調整回路は、その信号に応じてオフセットを増大させるように構成されているが、他の構成を用いてもよい。例えば、各電流検出回路は、検出電流に応じた信号値を出力するように構成され、各ゲイン／オフセット調整回路は、各電流検出回路の信号値が所定の閾値を超えたときに、オフセット量を増大させるように構成されていてもよい。また例えば、各電流検出回路は、検出電流に応じた信号値を出力するように構成され、各ゲイン／オフセット調整回路は、各電流検出回路の信号値が増大するにつれて、オフセット量を徐々に増大させるように構成されていてもよい。このような構成は、実施形態２の変形例にも適用可能である。

（実施形態３）
図５は、実施形態３に係る高電圧増幅器の構成の一例を示すブロック図である。図５に示すように、実施形態３に係る高電圧増幅器１０３では、図４で示した正極側電流検出回路１１４を、直列に接続された電流検出回路５０１（第１の電流検出回路）および電流検出回路５０２（第２の電流検出回路）に替え、図４で示した負極側電流検出回路１１７を、直列に接続された電流検出回路５０３（第３の電流検出回路）および電流検出回路５０４（第４の電流検出回路）に替えている。また、電流検出回路５０１は、正極側ゲイン／オフセット調整回路１１９に接続され、電流検出回路５０２は、負極側ゲイン／オフセット調整回路１１８に接続されている。また、電流検出回路５０３は、負極側ゲイン／オフセット調整回路１１８に接続され、電流検出回路５０４は、正極側ゲイン／オフセット調整回路１１９に接続されている。

正極側ゲイン／オフセット調整回路１１９は、電流検出回路５０１からの第１の出力信号および電流検出回路５０３からの第３の出力信号に基づいて、正極側レベルシフト回路の１０７オフセット量を調整する。また、負極側ゲイン／オフセット調整回路１１８は、電流検出回路５０２からの第２の出力信号および電流検出回路５０４からの第４の出力信号に基づいて、負極側レベルシフト回路１０９のオフセット量を調整する。

本実施例では、電流検出回路５０１（第１の電流検出回路）は、検出した正極側出力回路電流ｉＸ（第１の検出電流）が制限値ｉｌｉｍｃ（第１の制限値）を超えると第１の検出信号を出力するよう設計され、電流検出回路５０２（第２の電流検出回路）は、検出した正極側出力回路電流ｉＸ（第２の検出電流）が制限値ｉｌｉｍｄ（第２の制限値）を超えると第２の検出信号を出力するよう設計される。また、電流検出回路５０３（第３の電流検出回路）は、検出した負極側出力回路電流ｉＹ（第３の検出電流）が制限値ｉｌｉｍｅ（第３の制限値）を超えると第３の検出信号を出力するよう設計され、電流検出回路５０４（第４の電流検出回路）は、検出した負極側出力回路電流ｉＹ（第４の検出電流）が制限値ｉｌｉｍｆ（第４の制限値）を超えると第４の検出信号を出力するよう設計される。このように、正極側と負極側の各側において、正極側ゲイン／オフセット調整回路１１９に信号を送る電流検出回路と、負極側ゲイン／オフセット調整回路１１８に信号を送る電流検出回路とを、別々に配置してもよい。

なお、別の実施例として、次のような実施例を考えることもできる。電流検出回路５０１は、検出した正極側出力回路電流ｉＸを表す第１の検出電流信号を出力するよう設計され、電流検出回路５０２は、検出した正極側出力回路電流ｉＸを表す第２の検出電流信号を出力するよう設計される。また、電流検出回路５０３は、検出した負極側出力回路電流ｉＹを表す第３の検出電流信号を出力するよう設計され、電流検出回路５０４は、検出した負極側出力回路電流ｉＹを表す第４の検出電流信号を出力するよう設計される。

正極側ゲイン／オフセット調整回路１１９は、電流検出回路５０１からの第１の検出電流信号および電流検出回路５０３からの第３の検出電流信号の値の大小に基づいて、正極側レベルシフト回路の１０７のオフセット量を調整する。また、負極側ゲイン／オフセット調整回路１１８は、電流検出回路５０２からの第２の検出電流信号および電流検出回路５０４からの第４の検出電流信号の値の大小に基づいて、負極側レベルシフト回路１０９のオフセット量を調整する。

例えば、正極側ゲイン／オフセット調整回路１１９は、第１の検出電流信号および第３の検出電流信号が増大するにしたがって、正極側レベルシフト回路の１０７のオフセット量を正側に増大させる。また、負極側ゲイン／オフセット調整回路１１８は、第２の検出電流信号および第４の検出電流信号が増大するにしたがって、負極側レベルシフト回路の１０９のオフセット量を負側に増大させる。

また例えば、正極側ゲイン／オフセット調整回路１１９は、第１の検出電流信号の値が所定の閾値を超えたとき、または、第３の検出電流信号の値が所定の閾値を超えたときに、正極側レベルシフト回路の１０７のオフセット量を正側に増大させる。また、負極側ゲイン／オフセット調整回路１１８は、第２の検出電流信号の値が所定の閾値を超えたとき、または、第４の検出電流信号の値が所定の閾値を超えたときに、負極側レベルシフト回路の１０９のオフセット量を負側に増大させる。

このような実施形態３の構成によれば、電流検出信号を出力する条件の閾値となる電流の制限値を、電流検出回路ごとに独立して設定することができ、設計の自由度を広げることができる。

以上、本発明の各種実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。また、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。これらは全て本発明の範疇に属するものである。さらに文中や図中に含まれる数値や名称等もあくまで一例であり、異なるものを用いても本発明の効果を損なうものではない。

例えば、上記実施形態では、出力回路にＭＯＳＦＥＴを用いているが、バイポーラトランジスタ、真空管などの他の素子を用いてもよい。

また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、回路等は、それらの一部又は全部を、例えば集積回路あるいはプログラマブル半導体チップで設計する等により実現してもよい。

１０１…高電圧増幅器、１０５…誤差増幅回路、１０７…正極側レベルシフト回路、１０９…負極側レベルシフト回路、１１８…負極側ゲイン／オフセット調整回路、１１９…正極側ゲイン／オフセット調整回路、１１１…高電圧出力回路、１１２…正極側出力回路、１１４…正極側電流検出回路、１１５…負極側出力回路、１１７…負極側電流検出回路、１２０…フィードバック回路、１２７，１２８，１３１，１３２…分圧抵抗、Ｖｉｎ…目標電圧設定用信号、Ｖｏｕｔ…高電圧出力信号、ｉＷ…貫通電流、ｉＸ…正極側出力回路電流、ｉＹ…負極側出力回路電流、ｉＺ…出力電流。

Claims (9)

1. 入力信号を増幅する入力回路と、
   前記入力回路からの入力増幅信号を正側にシフトする正極側レベルシフト回路と、
   前記入力増幅信号を負側にシフトする負極側レベルシフト回路と、
   前記正極側レベルシフト回路からの正極側レベルシフト信号を増幅する正極側出力回路と、前記負極側レベルシフト回路からの負極側レベルシフト信号を増幅する負極側出力回路と、を含む高電圧出力回路と、
   前記高電圧出力回路からの高電圧出力信号を前記入力信号にフィードバックするフィードバック回路と、
   を備える高電圧増幅器であって、
   前記正極側出力回路に流れる電流を検出する正極側電流検出回路と、
   前記負極側出力回路に流れる電流を検出する負極側電流検出回路と、
   前記負極側電流検出回路の負極側検出電流が増大したときに、前記正極側レベルシフト回路のオフセット量を正側に増大するように調整する正極側オフセット調整回路と、
   前記正極側電流検出回路の正極側検出電流が増大したときに、前記負極側レベルシフト回路のオフセット量を負側に増大するように調整する負極側オフセット調整回路と、を備える高電圧増幅器。
2. 請求項１に記載の高電圧増幅器において、
   前記正極側電流検出回路は、前記正極側検出電流が正極側制限値を超えたときに、正極側電流検出信号を出力し、
   前記負極側電流検出回路は、前記負極側検出電流が負極側制限値を超えたときに、負極側電流検出信号を出力し、
   前記正極側オフセット調整回路は、前記負極側電流検出信号に応じて、前記正極側レベルシフト回路の前記オフセット量を正側に増大するように調整し、
   前記負極側オフセット調整回路は、前記正極側電流検出信号に応じて、前記負極側レベルシフト回路の前記オフセット量を負側に増大するように調整する、高電圧増幅器。
3. 請求項１に記載の高電圧増幅器において、
   前記正極側オフセット調整回路は、前記正極側検出電流および前記負極側検出電流の少なくとも一方が増大したときに、前記正極側レベルシフト回路の前記オフセット量を正側に増大するように調整し、
   前記負極側オフセット調整回路は、前記正極側検出電流および前記負極側検出電流の少なくとも一方が増大したときに、前記負極側レベルシフト回路の前記オフセット量を負側に増大するように調整する、高電圧増幅器。
4. 請求項３に記載の高電圧増幅器において、
   前記正極側電流検出回路は、前記正極側検出電流が正極側制限値を超えたときに、正極側電流検出信号を出力し、
   前記負極側電流検出回路は、前記負極側検出電流が負極側制限値を超えたときに、負極側電流検出信号を出力し、
   前記正極側オフセット調整回路は、前記正極側電流検出信号および前記負極側電流検出信号の少なくとも一方に応じて、前記正極側レベルシフト回路の前記オフセット量を正側に増大するように調整し、
   前記負極側オフセット調整回路は、前記正極側電流検出信号および前記負極側電流検出信号の少なくとも一方に応じて、前記負極側レベルシフト回路の前記オフセット量を負側に増大するように調整する、高電圧増幅器。
5. 請求項３に記載の高電圧増幅器において、
   前記正極側電流検出回路は、前記負極側オフセット調整回路に対しては、前記正極側検出電流が制限値Ａを超えたときに正極側電流検出信号を出力し、前記正極側オフセット調整回路に対しては、前記正極側検出電流が制限値Ｂを超えたときに前記正極側電流検出信号を出力し、
   前記負極側電流検出回路は、前記正極側オフセット調整回路に対しては、前記負極側検出電流が前記制限値Ａを超えたときに負極側電流検出信号を出力し、前記負極側オフセット調整回路に対しては、前記負極側検出電流が前記制限値Ｂを超えたときに前記負極側電流検出信号を出力し、
   前記正極側オフセット調整回路は、前記正極側電流検出信号および前記負極側電流検出信号の少なくとも一方に応じて、前記正極側レベルシフト回路の前記オフセット量を正側に増大するように調整し、
   前記負極側オフセット調整回路は、前記正極側電流検出信号および前記負極側電流検出信号の少なくとも一方に応じて、前記負極側レベルシフト回路の前記オフセット量を負側に増大するように調整する、高電圧増幅器。
6. 請求項１に記載の高電圧増幅器において、
   前記正極側電流検出回路は、直列に接続された第１の電流検出回路および第２の電流検出回路を有し、
   前記負極側電流検出回路は、直列に接続された第３の電流検出回路および第４の電流検出回路を有し、
   前記正極側オフセット調整回路は、前記第１の電流検出回路からの第１の出力信号および前記第３の電流検出回路からの第３の出力信号に基づいて、前記正極側レベルシフト回路の前記オフセット量を調整し、
   前記負極側オフセット調整回路は、前記第２の電流検出回路からの第２の出力信号および前記第４の電流検出回路からの第４の出力信号に基づいて、前記負極側レベルシフト回路の前記オフセット量を調整する、高電圧増幅器。
7. 請求項６に記載の高電圧増幅器において、
   前記第１の電流検出回路は、前記第１の電流検出回路による第１の検出電流が第１の制限値を超えたときに第１の検出信号を出力し、
   前記第２の電流検出回路は、前記第２の電流検出回路による第２の検出電流が第２の制限値を超えたときに第２の検出信号を出力し、
   前記第３の電流検出回路は、前記第３の電流検出回路による第３の検出電流が第３の制限値を超えたときに第３の検出信号を出力し、
   前記第４の電流検出回路は、前記第４の電流検出回路による第３の検出電流が第４の制限値を超えたときに第４の検出信号を出力し、
   前記正極側オフセット調整回路は、前記第１の検出信号または前記第３の検出信号に応じて、前記正極側レベルシフト回路の前記オフセット量を正側に増大させ、
   前記負極側オフセット調整回路は、前記第２の検出信号または前記第４の検出信号に応じて、前記負極側レベルシフト回路の前記オフセット量を負側に増大させる、高電圧増幅器。
8. 請求項１に記載の高電圧増幅器において、
   前記正極側電流検出回路および前記負極側電流検出回路は、
   前記正極側オフセット調整回路および前記負極側オフセット調整回路と電気的に絶縁されている、高電圧増幅器。
9. 請求項１に記載の高電圧増幅器において、
   前記正極側オフセット調整回路は、前記正極側レベルシフト回路のゲインを変更することにより前記正極側レベルシフト回路の前記オフセット量を調整し、
   前記負極側オフセット調整回路は、前記負極側レベルシフト回路のゲインを変更することにより前記負極側レベルシフト回路の前記オフセット量を調整する、高電圧増幅器。

Images