JP2022544645A - 生成行列の三角分解による誤り訂正符号化のための方法及び装置 - Google Patents

生成行列の三角分解による誤り訂正符号化のための方法及び装置 Download PDF

Info

Publication number
JP2022544645A
JP2022544645A JP2021577550A JP2021577550A JP2022544645A JP 2022544645 A JP2022544645 A JP 2022544645A JP 2021577550 A JP2021577550 A JP 2021577550A JP 2021577550 A JP2021577550 A JP 2021577550A JP 2022544645 A JP2022544645 A JP 2022544645A
Authority
JP
Japan
Prior art keywords
decoder
data
block
transformation matrix
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021577550A
Other languages
English (en)
Inventor
アリカン、エルダル
Original Assignee
ポララン ハベレスメ テクノリジレリ アノニム シルケティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ポララン ハベレスメ テクノリジレリ アノニム シルケティ filed Critical ポララン ハベレスメ テクノリジレリ アノニム シルケティ
Publication of JP2022544645A publication Critical patent/JP2022544645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6572Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes

Abstract

通信システム100におけるソースデータブロックdの信頼できる転送のためのエンコーダ装置110、210は、データコンテナブロックvを受信し、外部変換行列Goutに対してu=vGoutである、外部変換ブロックuを計算するように構成された外部変換212を含む。エンコーダ装置はまた、外部変換ブロックuを受信し、内部変換行列Ginに対してx=uGinである、送信された符号ブロックxを計算するように構成された内部変換213を含む。データコンテナブロックvは、ソースデータブロックd及び所定のシンボルブロックである凍結データブロックaから取得される。外部変換行列Gout及び内部変換行列は、変換行列Gの三角分解を形成し、外部変換行列Gout及び内部変換行列Ginは、それぞれ厳密に上三角行列及び下三角行列である。

Description

本開示は、一般に、通信システムにおける誤り訂正符号化のための方法及び装置に関し、より詳細には、符号生成行列の三角分解を使用した誤り訂正符号化のための符号化及び復号方法及び装置に関する。
最新のデジタルデータ伝送(無線電話、無線データ伝送、プレーヤへの光ディスク伝送、音楽データを受信する音楽プレーヤなど)では、チャネルエンコーダがソースデータを受信し、それに冗長性を追加して、伝送チャネル内のノイズに対してソースデータを保護することができる。伝送チャネルの他端の受信機は、チャネルノイズ及び/又は歪みによって破損した符号化データを受信し、チャネルデコーダを使用してソースデータを復元する。次いで、復号されたデータは、復号されたデータをオーディオとして再生する目的地、例えば音楽プレーヤ、又は復号されたデータをファイルとして記憶する記憶装置に転送される。
チャネル符号化は、通常、「ソースデータブロック」(SDB)と呼ばれる通信されることが求められる1つのデータを変換によって送り、それが導出されるSDBよりもエラーに対してより良好に保護され、したがってSDBよりも伝送に適した「送信された符号ブロック」(TCB)を生成することによって機能する。本目的のためには、行列を使用してSDBを乗算する線形ブロックエンコーダがこの目的のために使用されているということで十分であり、それは、それらが必要とする計算量に関して十分に「低複雑度」でありながら、ノイズから生じるフレームエラーレート(FER)などのエラーレートに関して一般的に表される、ノイズに対する有意な(絶対的ではないが)保護を提供する許容可能なトレードオフを達成することができるためである。受信信号のFERを低減するが、予想されるデータ伝送速度のために過度に多くの計算を必要とするより複雑な符号化方式は、ほとんど実用的ではない。
極符号。従来技術における線形ブロック符号のタイプは極符号(ARI2009)であり、これは低複雑度の符号化及び復号アルゴリズムを使用してチャネル容量を達成することができることによって関心を集めている。極符号は、チャネル偏波と呼ばれる現象に基づいている。本開示は、極符号よりも効果的にチャネル偏波を利用する新しいタイプの符号を提示し、優れたFER性能を提供することを目的とする。極符号化の最新技術を概説することから始める。
極符号のレビューを単純に保つために、エンコーダがバイナリフィールドF={0,1}にわたってベクトルに対して動作するバイナリの事例のみを考慮する。[ARI2009]に示すように、すべての整数n≧1について、任意の整数1≦K≦Nに対して符号ブロック長N=2及びレートR=K/Nを有する極符号が存在する。符号ブロック長N及びレートR=K/Nを有する極符号は、極変換行列G∈F N×N、データインデックス集合A、及び凍結データブロック(FDB)aによって定義され、式中極変換行列Gは、カーネル行列
Figure 2022544645000002

のクロネッカー積
Figure 2022544645000003

であり、データインデックス集合Aは、基数|A|=Kを有する{1,2,・・・,N}のサブセットであり、FDB aは、F N-Kからの任意であるが固定された行ベクトルである。パラメータ(N=2、K、A、a)を有する極符号のためのエンコーダは、SDB d∈F を入力として受信し、行列乗算x=uGを実行することによってTCB x∈F を生成し、u∈F のは、データ部分u=d及び凍結部分uAc=aを含む変換入力ブロックである。(表記uは、インデックスがAにないuの座標をすべて切り捨てた後に残るuの部分を示す。)極符号の性能は、データインデックス集合Aの選択に決定的に依存する。極符号化では、データインデックス集合Aはチャネル偏波と呼ばれる現象に基づいて選択される。FDB aは、典型的には、全ゼロベクトルに設定される。
チャネル偏波をある程度詳細に論じるために、入力アルファベットX=F、出力アルファベットY、及びx∈Xとy∈Yについての遷移確率W(y|x)を有する所与のバイナリ入力メモリレスチャネル(BMC)Wを介してデータを伝送するためのパラメータ(N=2、K、A、a)を有する極符号の設計を考える。メモリレスチャネルの仮定により、チャネル入力ブロックx=(x,x,・・・,x)∈F がBMC W上で送信されると仮定して、チャネル出力ブロックy=(y,y,・・・,y)∈Yが受信される条件付き確率は、積形式遷移確率W(y|x)=Πi=1 W(y|x)によって与えられる。極符号化では、BMC WのN個の独立したコピーからN個のビットチャネルを合成する。ビットチャネルは1~Nの整数によってインデックス付けされ、i番目のビットチャネルは以下遷移確率を有する。
Figure 2022544645000004

ここで、y∈Y、ui-1∈F i-1、u∈F、ui+1 ∈F N-i、u=(ui-1,u,ui+1 )∈F 、及び
Figure 2022544645000005

である。i番目のビットチャネルW (i)は、入力アルファベットF、出力アルファベットY×F i-1、及び(y,ui-1)∈Y×F i-1とu∈Fとした場合の遷移確率W (i)(y,ui-1|u)を有するBMCとして解釈することができる。演算上、i番目のビットチャネルW (i)はi番目の変換入力uを出力シンボル(y、ui-1)に接続し、ui+1 は干渉として作用する。受信機側では、ビットチャネルは、逐次除去(SC)復号[ARI2009]と呼ばれる特定のタイプの復号の下でアクセス可能になる。データインデックス集合Aの推奨される選択方法は、ビットチャネルの対称容量{I(W (i))}i=1 の計算を必要とし、任意のBMC Wの対称容量は、以下の式によって定義される。
Figure 2022544645000006

任意の数値精度[PED2011]、[TAL2013]まで{I(W (i))}i=1 を計算するための効率的な方法が知られている。{I(W (i))}i=1 が計算された後、ビットチャネル{W (i)i=1 がそれらの対称容量の降順にリストされ、ソートされたリスト内の最初のK個のビットチャネルのインデックスがデータインデックス集合Aとして選択される。データインデックス集合Aを選択するこの方法は、SDBビットが最も大きい対称容量を有するビットチャネルによって搬送されることを保証する。
[ARI2009]の主な偏波定理は、Nが大きくなるにつれて、ビットチャネルの対称容量{I(W (i))}i=1 は、漸近的に消失する小数を除いて、0又は1に収束することを述べている。この現象をチャネル偏波と呼ぶ。Nが大きくなると、その対称容量が1に偏るビットチャネルの小数はI(W)に近づき、一方、その対称容量が0に偏るビットチャネルの小数は1-I(W)に近づく。この漸近結果及びその改良に基づいて、[ARI2009]、[ARI2009b]において、√Nに対してほぼ指数関数的に0になる誤りの確率を有し、符号化及び復号の複雑度が0(NlogN)である間に、極符号は、I(W)に近いデータ伝送速度で演算することができることが示されている。
極符号は、符号ブロック長Nが増加するにつれて漸近的にシャノン限界を達成するが、実際のブロック長Nでのそれらの性能は期待外れであった。実際のブロック長での極符号の比較的低い性能は、部分的には、逐次除去[ARI2009]及び確率伝搬[ARI2008]復号アルゴリズムなどの極符号で一般的に使用される低複雑度復号方法の弱点に起因する。しかしながら、最適な最尤(ML)復号の下でさえ、極符号は、誤り訂正符号化[ARI2009c]において従来技術に勝てない。この状況を改善するために、複雑さを犠牲にして極符号の性能を改善するいくつかの方法が提案されている。そのような方法を調査する前に、極符号化の最先端技術、及び本原理の背後にある主なアイデアに関する適切な視点のために、極に対するプレカーソル符号化体形を説明する。
逐次復号は極符号化の発展において重要な役割を果たし、本原理についても同様の役割を果たすので、逐次復号の説明から始める。逐次復号は、元々ボーゼンクラフト[WOZ1961]によって導入された畳み込み符号(より一般的には任意の種類のツリー符号)の復号アルゴリズムである。逐次復号のいくつかの周知のバージョンは、ファノアルゴリズム[FAN1963]及びスタックアルゴリズム[ZIG1966]、[JEL1969]である。本質的に、逐次復号は、チャネル出力が与えられたツリー符号内の送信された符号語を見つけるための深さ優先ツリー探索ヒューリスティックである。逐次復号における探索の複雑さは、チャネル[JAC1967]における雑音の激しさによって変化することが知られている。逐次復号における計算の可変性は、その実用的な適用性を、同じチャネルの対称容量よりも大幅に小さくなり得るチャネルパラメータであるカットオフレート未満の符号化レートに制限する。任意のBMC Wのカットオフレートは、
Figure 2022544645000007

によって定義される。
(W)は、符号を復号するために単一の逐次デコーダが使用される場合にのみ、逐次復号のカットオフレートに対する制限であることが分かる。復号問題がいくつかのより小さい復号問題に分割され、各々のより小さい復号問題に別個の逐次デコーダが割り当てられる場合、[ARI2006]に示すように、新しい体系のカットオフレートはもはやR(W)によって制限されない。[ARI2016]で詳細に説明されているように、極符号化は、同数の逐次デコーダを有する複数の外部畳み込み符号を使用した一般化連結符号化(GCC)体系(GCC体系の説明については以下を参照)における内部符号として開発された。このGCC体系は、BMC WのN個の独立したコピーのカットオフ速度をNR(W)からΣi=1 (W (i))に高めた。さらに、チャネル偏波現象のおかげで、Nが大きくなるにつれて、正規化された合計カットオフレート(1/N)Σi=1 (W (i))が対称容量I(W)に近づいた。したがって、GCC体系は容量達成体系であったが、複雑すぎて実用的ではなかった。一方、チャネル偏波はまた、Nが大きくなるにつれて、外部畳み込み符号及び逐次デコーダを排除することによってGCC体系を大幅に単純化することができることを意味する。十分に大きいNについて、ビットチャネルW (i)のNI(W)に近いものは、それらの対称容量I(W (i))が1に非常に近いため、それらのビットチャネル上の符号化されていない伝送を高い信頼性でサポートすることができた。残りのビットチャネルの対称容量の合計は、総対称容量NI(W)のごくわずかな割合であったので、残りのビットチャネルへの入力は、いかなる著しい容量損失も被ることなく0に固定されることが可能であり、同時に、デコーダがそれらのビットチャネルに対していかなる決定誤りも起こさないことが保証される。GCC体系がこのようにしてその外部エンコーダ及びデコーダを取り除いた後に得られたものは、スタンドアロンの極符号であった。残念ながら、スタンドアロンの極符号は、チャネル符号化の最先端技術と競合するほど強くはなかった。極符号性能を強化するために、いくつかの方法が後に提案されている。ここで、本開示に最も関連すると思われるこれらの従来技術の方法のいくつかを検討する。
連結符号化極符号化の性能を改善するのに非常に効果的であることが証明された方法は、より強力な符号を作成するために2つ以上の符号をタンデムに組み合わせる方法である連結符号化である。連結符号化の考え方は、Elias[ELI1954]の製品符号化方法に遡ることができる。連結符号化に関する画期的な研究は、Forneyのモノグラフ[FOR1966]である。Forneyの連結体系では、ソースデータブロックは最初に外部エンコーダによって外部符号から外部符号語に符号化され、外部符号語は内部エンコーダによって内部符号から内部符号語に符号化される。参考文献[SEI2010]、[SEI2013]、[TRI2013]、[TAL2015]、[HUA2016]、[WAN2016]、[CHE2017]、[WUX2018]、及び[ZHA2018]は、極符号を内部符号とし、様々なパリティ検査符号を外部符号とする連結符号化を適用する。特に、1に近いレートの単純な巡回冗長検査(CRC)符号を外部符号として使用する[TAL2015]の体系は、極符号が3GPP NR規格[3GP2018]、[BIO2018]の一部として採用されている点まで、極符号性能を改善するのに非常に有効であることが判明している。[TAL2015]におけるデコーダは、リスト復号と逐次除去復号とを組み合わせたものであり、一般にCRC支援逐次除去リスト(CA-SCL)デコーダと呼ばれる。
連結符号化体系の全体のレートは、R=Routinで与えられ、Rout及びRinは、それぞれ外部符号及び内部符号のレートである。したがって、任意の連結符号化システムでは、Rout≧R及びRin≧Rの両方である必要がある。Rout=1又はRin=1の連結符号化体系は極端な事例であり、外部符号又は内部符号のいずれかが本質的に存在しないことに留意されたい。通常の連結符号化体系では、Rout>R及びRin>Rであり、従来技術におけるすべての連結極符号化システムは、Rout>R及びRin>Rの状態で動作するように設計されている。Rin>Rであることは、(ちょうどSCLデコーダがSCデコーダよりも複雑であるように)内部デコーダの複雑さを増加させる可能性があるレートRで元のものよりも困難な符号化問題を解決することに対応する。本原理の目的は、通常の連結符号化によって引き起こされるレート膨張Rin>Rを回避することである。この目的のために、それらの好ましい実施形態における本原理は、Rout=R及びRin=1を有する連結符号化の極限形態として動作することを目的とする。
一般化連結符号化(GCC)極符号の性能を改善するために使用されてきた第2の方法は、GCC方法であり、これは、複数の外部エンコーダ及びデコーダを可能にすることによってForneyの連結符号化体系の一般化としてBlokh及びZyablov[BLO1974]によって開発された。(実際には、上記で見たように、極符号は元々GCC体系の一部として開発された。)典型的なGCC体系では、ソースデータは、最初に、Uの第j行が長さM(すべての外部符号に共通のM)の第jの外部符号(ブロック又は畳み込み)内の符号語であるように、バイナリシンボルの2次元アレイU=(U)、1≦j≦J、1≦m≦Mに符号化される。j番目の外部符号のレートRは、受信機側のj番目のデコーダに利用可能な相互情報量又はカットオフレートなどのいくつかの設計メトリックに従って選択される[WAC1999]。次に、アレイUは、ブロック長N及びレートJ/Nの内部符号を使用してUの各列を符号化することによって、符号語アレイX=(X)、1≦i≦N、1≦m≦Mに符号化される。GCCシステムのデコーダは、2つの機能モジュール、内部デコーダのM個のコピーからなる内部デコーダモジュール(Xの各列に1つ)と、J個の外部デコーダからなる外部デコーダモジュール(Uの各行に1つ)とに分割される。内部デコーダモジュール及び外部デコーダモジュールは、通常、[IMA1977]のような多段復号方式を使用して、協調方式で復号タスクを実行するために情報を交換する。GCC符号化の本質的な概念は、コードの2次元構造によってもたらされるインターリーブ動作によってメモリレスチャネルを外部符号に提示することであり、これは製品符号化に戻る概念である[ELI1954]。
極符号の文脈でGCCを研究する論文の例は、[ARI2009d]、[BAK2010]、[TRI2011]、[MAH2014]、及び[WAN2015]である。これらの参考文献では、内部符号は極符号であるが、外部符号のタイプは異なる。GCCの主な欠点は、その高度な複雑さである。GCC体系における各外部符号は、異なるレートで動作し、その符号レートに合わせてカスタマイズされた別個のデコーダを必要とする。さらに、GCCは、スタンドアロン内部符号のNからGCC体系のMNまで符号全体の長さを増加させ、これはシステム全体の複雑さをさらに増加させる。本原理の目的は、GCC体系によって引き起こされる長さ膨張及びそれに伴う複雑さペナルティを回避することである。
復号方法従来技術における第3の作業主体は、極符号のベンチマーク復号アルゴリズムであるSC復号よりも強力な復号アルゴリズムを使用することによって極符号の性能を改善することを目的としている。そのような復号アルゴリズムの統一された処理のために、目的が、チャネル出力を考慮すると、送信された経路である可能性が最も高いコードツリー内の経路を見つけることである、ツリー探索問題として極符号の復号を見ることが有益である。ツリー探索の観点は、ツリーの形式で表すことができる符号のデコーダとしてツリー探索アルゴリズムの使用への道を開く。実際、極符号用のいくつかの周知のデコーダは、特定のツリー探索アルゴリズムに関連付けることができる。例えば、SCデコーダは、バックトラッキングのない深さ優先ツリー探索アルゴリズムである。SCLデコーダは、ビーム探索([WIN1984]、84ページ参照)として知られる幅優先探索アルゴリズムである。逐次復号アルゴリズムは、バックトラッキングを用いた深さ優先探索アルゴリズムである。(逐次復号は、[NIU2012]、[TRI2017]、及び[JEO2019]によって極符号に適用された。)
本原理従来技術を概説してきたが、ここで、本原理の本質的な特徴のいくつかを述べる。本原理は、極符号化の性能を向上させるために連結の何らかの形式が必要であることを認識する。その目的のために、本開示は、三角分解(TF)符号と呼ばれる線形ブロック符号の新しいクラスを導入する。TF符号の符号化動作は、極符号の符号化動作に似ている。TF符号化において、SDB d∈F は、行列乗算x=vGによってTCB x∈F にマッピングされ、ここでG∈F N×Nは、自明でない三角分解を有する任意の行列であり、v∈F は、データ部分v=d及び凍結部分vAc=aを含むベクトルである。自明でない三角分解とは、例えば、形式G=Gout、inの因数分解を意味し、式中、Goutは上三角行列であり、Ginは下三角行列である。TF符号化では、Ginの役割は、グローバルチャネル情報を収集することによってチャネル偏波を生成することであり、Goutの役割は、ツリー探索アルゴリズムを使用して復号できるツリー符号を生成することである。ここでの動機は、生のチャネル情報よりも信頼性の高い偏波チャネル情報をツリー探索アルゴリズムに提示することによって、ツリー探索アルゴリズムを支援することである。
TF符号の構築の重要な部分は、TFエンコーダへの新しい情報の流量を調整するデータインデックス集合Aの選択である。本原理は、逐次デコーダによって外部ツリー符号を復号する過程での情報のボトルネックを減らすために、TFエンコーダの情報取り込みを内部デコーダから利用可能なチャネル情報と一致させるようにデータインデックス集合Aを選択することを可能にするフレームワークを提示する。
従来技術との比較。上述したように、TF符号は、Rout=R及びRin=1を有する連結符号化の極限形態として動作することを目的としており、それらの好ましい実施形態では、これを達成することに近づく。TF符号化は、内部符号の誤り訂正能力に依存しない。TF符号化における内部符号の役割は、外部符号をより効率的に復号できるように偏波を生成することである。対照的に、このセクションで検討されたすべての連結又は一般化連結符号化体系は、内部符号の誤り訂正能力に依存する。
逐次復号は、[NIU2012]、[TRI2017]、及び[JEO2019]の研究では極符号と共に使用されているが、極符号の復号には使用されている。それらの最も好ましい実施形態における本原理は、レート1の内部極符号がチャネルポラライザとして機能する状態で、外部ツリー符号を復号するために逐次デコーダを使用する。内部極符号を有する連結符号化体系に関する従来技術の技術とは異なり、本原理は、誤り訂正の目的ではなく、外部ツリー符号が逐次デコーダ(又は何らかの他のツリー探索ヒューリスティック)によってより効率的に探索され得るように偏波を生成する手段として内部極符号を使用する。
[3GP2018]3GPP,’’3GPP TS 38.212:’Multiplexing and channel coding(Release 15).’’’3GPP,Jun-2018. [ARI2006]E.Arikan,’’Channel combining and splitting for cutoff rate improvement,’’IEEE Transactions on Information Theory,vol.52,no.2,pp.628-639,Feb.2006. [ARI2008]E.Arikan,’’A Performance Comparison of Polar Codes and Reed-Muller Codes,’’ IEEE Communications Letters,vol.12,no.6,pp.447-449,Jun.2008. [ARI2009]E.Arikan,’’Channel Polarization:A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels,’’IEEE Transactions on Information Theory,vol.55,no.7,pp.3051-3073,Jul.2009. [ARI2009b]E.Arikan and E.Telatar,’’On the rate of channel polarization,’’in IEEE International Symposium on Information Theory,2009.ISIT 2009,2009,pp.1493-1495. [ARI2009c]E.Arikan,H.Kim,G.Markarian,U.Ozgur,and E.Poyraz,’’Performance of short polar codes under ML decoding,’’in Proc.ICT-Mobile Summit 2009,Santander,Spain.,2009. [ARI2009d]E.Arikan and G.Markarian,’’Two-dimensional polar coding,’’in Proc.Tenth International Symposium on Coding Theory and Applications(ISCTA’09),Ambleside,UK,2009. [ARI2016]E.Arikan,’’On the Origin of Polar Coding,’’IEEE Journal on Selected Areas in Communications,vol.34,no.2,pp.209-223,Feb.2016. [BAK2010]M.Bakshi,S.Jaggi,and M.Effros,’’Concatenated Polar codes,’’in 2010 IEEE International Symposium on Information Theory Proceedings(ISIT),2010,pp.918-922. [BIO2018]V.Bioglio,C.Condo,and I.Land,’’Design of Polar Codes in 5G New Radio,’’arXiv:1804.04389[cs,math],Apr.2018. [BLO1974]Blokh,E.L.and Zyablov,V.V.,’’Coding of Generalized Concatenated Codes,’’Problems Inform.Transmission,vol.10,no.3,pp.218-222,1974. [CHE2017]J.Chen,Y.Chen,K.Jayasinghe,D.Du,and J.Tan,’’Distributing CRC Bits to Aid Polar Decoding,’’in 2017 IEEE Globecom Workshops(GC Wkshps),2017,pp.1-6. [ELI1954]P.Elias,’’Error-free Coding,’’Transactions of the IRE Professional Group on Information Theory,vol.4,no.4,pp.29-37,Sep.1954. [FAN1963]R.Fano,’’A heuristic discussion of probabilistic decoding,’’IEEE Transactions on Information Theory,vol.9,no.2,pp.64-74,Apr.1963. [FER2017]A.J.Ferris,C.Hirche,and D.Poulin,’’Convolutional Polar Codes,’’arXiv:1704.00715[cs,math],Apr.2017. [FOR1966]G.D.Forney Jr,Concatenated Codes.The MIT Press,1966. [HUA2016]Huawei HiSilicon,’’Details of the polar code design,’’Reno,USA,R1-1611254,Nov.2016. [IMA1977]H.Imai and S.Hirakawa,’’A new multilevel coding method using error-correcting codes,’’IEEE Transactions on Information Theory,vol.23,no.3,pp.371-377,May 1977. [JAC1967]I.Jacobs and E.Berlekamp,’’A lower bound to the distribution of computation for sequential decoding,’’IEEE Transactions on Information Theory,vol.13,no.2,pp.167-174,Apr.1967. [JEL1969]F.Jelinek,’’Fast Sequential Decoding Algorithm Using a Stack,’’IBM Journal of Research and Development,vol.13,no.6,pp.675-685,Nov.1969. [JEO2019]M.-O.Jeong and S.-N.Hong,’’SC-Fano Decoding of Polar Codes,’’arXiv:1901.06791[cs,eess,math],Jan.2019. [MAH2014]H.Mahdavifar,M.El-Khamy,J.Lee,and I.Kang,’’Performance Limits and Practical Decoding of Interleaved Reed-Solomon Polar Concatenated Codes,’’IEEE Transactions on Communications,vol.62,no.5,pp.1406-1417,May 2014. [NIU2012]K.Niu and K.Chen,’’Stack decoding of polar codes,’’Electronics Letters,vol.48,no.12,pp.695-697,2012. [PED2011]R.Pedarsani,S.H.Hassani,I.Tal,and E.Telatar,’’On the construction of polar codes,’’in 2011 IEEE International Symposium on Information Theory Proceedings(ISIT),2011,pp.11-15. [SEI2010]M.Seidl and J.B.Huber,’’Improving successive cancellation decoding of polar codes by usage of inner block codes,’’in 2010 6th International Symposium on Turbo Codes and Iterative Information Processing(ISTC),2010,pp.103-106. [SEI2013]M.Seidl and J.B.Huber,’’An efficient length-and rate-preserving concatenation of polar and repetition codes,’’arXiv:1312.2785[cs,math],Dec.2013. [TAL2013]I.Tal and A.Vardy,’’How to Construct Polar Codes,’’IEEE Transactions on Information Theory,vol.59,no.10,pp.6562-6582,Oct.2013. [TAL2015]I.Tal and A.Vardy,’’List Decoding of Polar Codes,’’IEEE Transactions on Information Theory,vol.61,no.5,pp.2213-2226,May 2015. [TRI2011]P.Trifonov and P.Semenov,’’Generalized concatenated codes based on polar codes,’’in 2011 8th International Symposium on Wireless Communication Systems(ISWCS),2011,pp.442-446. [TRI2013]P.Trifonov and V.Miloslavskaya,’’Polar Codes with Dynamic Frozen Symbols and Their Decoding by Directed Search,’’arXiv e-print 1307.2352,Jul.2013. [TRI2017]P.Trifonov,V.Miloslavskaya,and R.Morozov,’’Fast Sequential Decoding of Polar Codes,’’arXiv:1703.06592[cs,math],Mar.2017. [WAC1999]U.Wachsmann,R.F.H.Fischer,and J.B.Huber,’’Multilevel codes:theoretical concepts and practical design rules,’’IEEE Transactions on Information Theory,vol.45,no.5,pp.1361-1391,Jul.1999. [WAN2015]Y.Wang,K.R.Narayanan,and Y.C.Huang,’’Interleaved Concatenations of Polar Codes with BCH and Convolutional Codes,’’IEEE Journal on Selected Areas in Communications,vol.PP,no.99,pp.1-1,2015. [WAN2016]T.Wang,D.Qu,and T.Jiang,’’Parity-Check-Concatenated Polar Codes,’’IEEE Communications Letters,vol.20,no.12,pp.2342-2345,Dec.2016. [WIN1984]P.H.Winston,Artifical Intelligence,2nd ed.Addison-Wesley,Reading MA,1984. [WOZ1961]J.M.Wozencraft and B.Reiffen,Sequential Decoding.MIT Press:Cambridge,Mass.,1961. [ZHA2018]H.Zhang et al.,’’Parity-Check Polar Coding for 5G and Beyond,’’in 2018 IEEE International Conference on Communications(ICC),2018,pp.1-7. [ZIG1966]Zigangirov,K.Sh.,’’Some Sequential Decoding Procedures,’’Problems Inform.Transmission,vol.2,no.4,pp.1-10,1966. 上記の刊行物は、参照により本明細書に組み込まれる。
本原理の新規性及び有用性に関するさらなる証拠は、本原理の詳細な説明の後に以下に提供される。シミュレーション研究は、本原理に従って構築された符号が、極符号化に関する従来技術の体系のFER性能を大幅に改善することができることを示す。
最後の点として、畳み込み極符号化という用語は、本原理とは無関係の意味で文献で使用されていることを指摘する必要がある。[FER2017]では、標準極符号のカーネルを新しいタイプのカーネルに置き換えることによって新しいタイプの極符号が定義され、結果として得られる符号は畳み込み極符号と呼ばれた。本原理は、通常の極符号化カーネルを使用する。
ソースデータブロックdの信頼できる転送のための通信システムで使用するためのエンコーダ装置は、データコンテナブロックvを受信し、外部変換行列Goutに対してu=vGoutである、外部変換ブロックuを計算するように構成された外部変換を含む。エンコーダ装置はまた、外部変換ブロックuを受信し、内部変換行列Ginに対してx=uGinである、送信された符号ブロックxを計算するように構成された内部変換を含む。データコンテナブロックvは、ソースデータブロックd及び凍結データブロックaから取得される。凍結データブロックaは、所定のシンボルブロックである。外部変換行列Gout及び内部変換行列Ginは、G=Gout、inである、変換行列Gの三角分解を形成する。変換行列Gは、非三角形の行列である。外部変換行列Goutは、任意に、厳密に上三角行列である。内部変換行列Ginは、任意に、厳密に下三角行列である。外部変換行列Goutは、任意に、因果インパルス応答c=(c,c,・・・,c)によって定義されるテプリッツ行列であり、m>0、c≠0、及びc≠0である。内部変換行列Ginは、任意に、クロネッカー積
Figure 2022544645000008

の形態を有し、式中、Lは、各i=1,・・・,nの下三角行列であり、式中、Lは、各i=1,・・・,nについて
Figure 2022544645000009

に等しくてもよい。データコンテナブロックは、任意に、データインデックス集合Aによって示される座標のサブセット内でソースデータブロックdを透過的に搬送し、データインデックス集合Aに相補的な座標内の凍結データブロックaを搬送する。データインデックス集合Aは、スコア関数に従って座標をランク付けする基準によって選択され得る。スコア関数は、ハミングスコア関数であってもよい。
デコーダ装置は、受信された符号ブロックを復号し、受信された符号ブロックは、送信された符号ブロックのノイズの多いバージョンを表し、送信された符号ブロックは、データコンテナブロックvを受信して、外部変換行列Goutに対してu=vGoutである、外部変換ブロックuを計算するように構成された外部変換及び、外部変換ブロックuを受信して、内部変換行列Ginに対してx=uGinである、送信された符号ブロックxを計算するように構成された内部変換を含む所定のエンコーダによってソースデータブロックを符号化することによって得られ、データコンテナブロックvは、ソースデータブロックd及び凍結データブロックaから取得され、凍結データブロックaは、所定のシンボルブロックであり、外部変換行列Gout及び内部変換行列Ginは、G=Gout、Ginである、変換行列Gの三角分解を形成し、変換行列Gは非三角行列である。デコーダ装置は、内部デコーダと外部デコーダとを含む。内部デコーダは、受信された符号ブロックを受信し、外部デコーダからノードメトリック要求を受信し、計算されたノードメトリックを外部デコーダに送信するように構成される。外部デコーダは、ノードメトリック要求を内部デコーダに送信し、計算されたノードメトリックを内部デコーダから受信し、復号されたデータコンテナブロックを計算するように構成される。デコーダ装置は、復号されたデータコンテナブロックから復号されたソースデータブロックを抽出するようにさらに構成される。内部デコーダは、任意に、極符号の逐次除去デコーダに従ってノードメトリック値を生成する。外部デコーダは、任意に、ノードメトリックを使用するツリー探索アルゴリズムを使用して、復号されたデータコンテナブロックを計算する。ツリー探索アルゴリズムは、深さ優先ツリー探索アルゴリズムであってもよい。ノードメトリックは、ファノメトリックであってもよい。
本開示の実施形態による、誤り訂正符号化を採用する通信システムの機能ブロック図である。 本開示の実施形態による三角分解符号化を採用する通信システムの機能ブロック図である。 図2のシステムと共に使用するための例示的なハードウェアデータインサータを実装するための回路である。 図2のシステムと共に使用するためのソフトウェア内の例示的なデータインサータを実装するための擬似符号である。 本開示の実施形態による、誤り訂正符号化を採用する通信システムで使用するための例示的な外部変換である。 本開示の実施形態による、誤り訂正符号化を採用する通信システムで使用するための例示的な極変換回路を示す図である。 本開示の実施形態による、誤り訂正符号化を採用する通信システムで使用するためのスタックデコーダのフローチャートである。 極符号化における従来技術に対する本原理の性能上の利点を実証するシミュレーション結果を示すグラフである。 本原理及び従来技術についての情報及び速度割当てプロファイルを比較するグラフである。 本開示による、誤り訂正符号化を実装し得る例示的な無線ネットワークを示す。 本開示に従って誤り訂正符号化を実装し得る例示的なユーザ機器ネットワークを示す。 本開示による、誤り訂正符号化を実装し得る例示的な拡張NodeB(eNB)ネットワークを示す。
以下で説明される図1~図10B、及びこの特許文書において本開示の原理を説明するために使用される様々な実施形態は、例示のみを目的としており、本開示の範囲を限定すると決して解釈されるべきではない。当業者は、本開示の原理が、任意の適切に配置された通信システムにおいて実装され得ることを理解するであろう。
表記任意の集合A及び整数m≧1について、Aは、A上のmタプルの集合を示す。a=(a,a,・・・,a)∈A及びi,jが1≦i≦j≦mを満たす整数である場合、iからjまでの座標からなるaの部分(a,ai+1,・・・,a)の簡略表記としてa という表記を使用することになる。j<iの場合、a をヌルと解釈する。a=(a,a,・・・,a)∈Aとaの指数(座標)の任意の集合S⊂{1,2,・・・,m}と仮定すると、表記aを使用してSのインデックスを有する要素からなるタプルa=(a:i∈S)を表す。表記aSc=(a:i∈S)は、Sのインデックスを有するaの要素からなるベクトルを表し、Sは、集合Sと相補的なaのインデックスの集合を表す。例えば、m=8及びS={1,2,3,5,8}とする。次に、a=(a,a,a,a,a)及びaSc=(a,a,a)である。(Sの要素が列挙されている順序に依存しないようにaを定義する。例えば、S={2,3,5,8}に対してa=(a,a,a,a,a)である。)
qを素数累乗とする任意の有限体F={0,1,・・・,q-1}上の行列を考える。表記F m×nは、Fからの要素を有するすべてのm行n列の行列の集合を表す。したがって、A∈F m×nは、Aがm行n列の行列であることを示す。A∈F m×nの要素を参照する必要があるとき、1≦i≦m、1≦j≦nの場合、Aのi行j列の要素を表すために表記ai,jを使用する。行列P∈F n×nは、Pが各行及び各列に正確に1つの1を有する0-1行列である場合、置換行列と呼ばれる。行列A∈F n×nは、すべての1≦i<j≦nに対してai,j=0である場合、下三角形と呼ばれる。行列A∈F n×nは、すべての1≦j<i≦nに対してai,j=0である場合、上三角形と呼ばれる。すべてのi≠jに対してai,j=0である場合、行列Aは対角線と呼ばれる。対角線上に1を有する対角行列は単位行列と呼ばれ、Iで示される。行列A∈F n×nは、AB=BA=Iとなるような行列B∈F n×n(Aの逆数と呼ばれる)が存在する場合、非特異的又は可逆的と呼ばれる。存在する場合、Aの逆数はA-1で示される。行列A∈F n×nは、Aが上三角行列であり、j≧iに対してai,j=cj-iの場合、すなわち、Aが以下の形態を有する場合、インパルス応答c=(c,c,・・・,cn-1)∈F を有する上三角テプリッツと呼ばれる。
Figure 2022544645000010

2つの行列A∈F m×n及びB∈F k×lのクロネッカー積を以下行列として定義する。
Figure 2022544645000011

行列Aのn番目のクロネッカー積
Figure 2022544645000012

は、帰納的に
Figure 2022544645000013

及びn≧2に対して
Figure 2022544645000014

と定義される。
最初に図1を参照すると、本原理の実施形態を使用し得る通信システム100が示されている。通信システム100は、ソースからソースデータブロック(SDB)dを受信し、それを復号されたソースデータブロック(DSDB)d^として宛先に配信する。(ソース及び宛先は、図には示されておらず、本原理の範囲外である。)フレームエラーは、DSDB d^がSDB dと正確に一致しない場合、すなわちd^≠dの場合に発生すると言われる。通信システム100の性能基準は、決定誤りの確率Pr(d^≠d)として定義されるフレーム誤り率(FER)である。一般に、チャネル帯域幅、機器コスト、システム待ち時間、データスループットなどの制約内で実行可能な限り小さいFERを有する通信システム100を有することが好ましい。通信システム100は、送信機側に配置されたエンコーダ110と、送信機側を受信機側に接続するチャネル120と、受信機側のデコーダ130とを備える。通信システム100のエンコーダ110は、SDB dを受信し、送信された符号ブロック(TCB)xに符号化する。チャネル120は、チャネル入力及びチャネル出力を備える。エンコーダ110は、チャネル入力にTCB xを付与する。チャネルは、チャネル入力に付与されたTCB xを受信し、それに応答してチャネル出力において受信された符号ブロック(RCB)yを生成する。デコーダ130は、チャネル出力からRCB yを受け取り、RCB yを処理してDSDB d^を生成する。
チャネル120が、通信システムの動作に不可欠な多くの機能ブロック(変調器、デジタル-アナログ変換器、電力増幅器、送信アンテナ及び受信アンテナ、信号取得及び同期回路、アナログ-デジタル変換器、復調器など)を組み込んでいることは、当業者には明らかであろう。本原理は、主にエンコーダ110及びデコーダ130の設計に関する。
SDBをベクトルd=(d,d,・・・,d)として表し、Kはソースブロック長である。同様に、DSDBをベクトルd^=(d^,d^,・・・,d^)として示す。通常、SDB dとDSDB d^の両方は、共通のアルファベット上のベクトルになる。TCBをベクトルx=(x,x,・・・,x)として表し、Nは符号ブロック長である。エンコーダ110が、SDB dをTCB xに符号化した後、TCB xはチャネル120のN回の連続使用によってチャネル120を介して伝送され、チャネルは特定の確率でRCB y=(y,y,・・・,y)を生成する。
通信システム100を分析する目的で、確率的設定を使用し、システム内の様々な信号をランダム信号のサンプルとしてモデル化する。具体的には、SDB d、TCB x、RCB y、及びDSDB d^をそれぞれD、X、Y、及びD^のサンプルと見なし、標準的な表記を使用してそれらの結合確率及び条件付き確率を示す。例えば、PD,Y(d,y)は、D=d及びY=yである確率を示し、PY|D(y|d)は、D=dである場合のY=yである条件付き確率を示す。別段の指定がない限り、P(d)は、SDB dの可能な値の範囲にわたって均一な分布であると仮定する。
確率的設定を使用して、通信システム100のFER Pr(d^≠d)は、式Σ(d,d^):d^≠dD,D^(d,d^)を使用して計算される。エンコーダ110及びチャネル120が与えられる場合、FERはデコーダ130に依存する。重要なタイプのデコーダは最尤(ML)デコーダであり、これはDSDB d^をPY|D(y|d’)を最大化する値d’に設定する。P(d)が均一であると仮定すると、MLデコーダはFERを最小化する。一般に、MLデコーダは実装するには複雑すぎる。それらは主に、他のより実用的なデコーダによって達成可能な最良の性能を評価するためのベンチマークとして機能する。
重要なチャネルモデルは、離散無記憶チャネル(DMC)モデルである。DMCは、その入力アルファベットX、出力アルファベットY、及びx∈X、y∈Yに対する遷移確率W(y|x)によって特徴付けられる。遷移確率W(y|x)は、x∈Xがチャネル入力で送信されると仮定して、y∈Yがチャネル出力で受信される条件付き確率である。DMCは、入力ブロックx=(x,x,・・・,x)∈Xが送られると仮定して出力ブロックy=(y,y,・・・,y)∈Yを受信する条件付き確率が積形式W(y|x)=Πi=1 W(y|x)により与えられるという意味で無記憶である。以下では、X=FのDMCモデルに注目することを制限し、q=2が最も重要な事例である。なお、チャネル120のDMCチャネルモデルは、通信システム100の確率モデルの一部を、PY|X(y|x)=W(y|x)の式で定義する。
用語符号を使用して、SBD dからTCB xへのマッピングd→xを参照する。エンコーダ110及びデコーダ130は、特定の符号を符号化及び復号するように設計されている。従来技術には、畳み込み符号や極符号など、多くの種類の符号がある。本開示は、三角分解(TF)符号と呼ばれる符号の新しいファミリを導入する。TF符号は、ここで定義する符号のより広いファミリのサブクラスとして導入される。
変換符号。有限体F上の変換符号は、変換行列G∈F N×N、データインデックス集合A、及び凍結データブロック(FDB)a∈F N-Kによって特徴付けられる符号であり、式中Nは符号ブロック長、Kはソースブロック長、データインデックス集合Aはカーディナリティ|A|=Kを有する{1,2,・・・,N}のサブセットであり、FDBaは固定だが任意のベクトルである。以下のAを通して、{1,2,・・・,N}のデータインデックス集合Aの補数を示す。パラメータ(G、A、a)を有する変換符号のためのエンコーダは、SDB d∈F をx=vGである、TCB x∈F にマッピングし、v∈F は、データ部分v=d及び凍結部分vAc=aを含むデータコンテナブロック(DCB)である。変換符号の復号タスクは、RCB y及びFDB aの知識に基づいてSDB dを推定することである。
変換符号の復号は、2つの工程からなると考えることができる。第1の工程は、RCB yを処理することによってDDCB v^を作ることである。第2の工程は、d^を設定することによってDSDB d^=v^を得ることである。(これらの2つの工程は、時間を節約し、機器の複雑さを低減するために、デコーダを実装する際に同時に実行されてもよい。)変換符号のためのMLデコーダは、制約vAc=aを条件としてv∈F にわたってPY|V(y|v)を最大化することによってDDCB v^を計算することによって上記手順の第1の工程を実行することができる。
極符号との関係。極符号が変換符号のサブクラスであることは、極符号化の当業者には明らかであろう。具体的には、F上の標準極符号は、パラメータ(G、A、a)を有する変換符号であり、ここで、
Figure 2022544645000015

Figure 2022544645000016

であり、Aは相互情報などの情報理論基準に関して選択され、aは通常、全ゼロベクトル0に設定される。
線形符号との関係。FDB aが全ゼロベクトルa=0であるパラメータ(G、A、a)を有する変換符号は、従来技術における非常に広範で周知のクラスの符号である線形符号に減少する。線形符号の場合、SDB d及びTCB xは、生成行列G’∈F K×Nのx=dG’によって関連付けられる。変換符号(G,A,a=0)に対応する線形符号の生成行列G’は、G’=Gによって与えられ、G∈F K×Nは、各i∈AについてGのi行目を削除することによってGから得られる行列として定義される。一般に、変換符号(G、A、a)によって定義されるエンコーダマッピングは、G’=G及びb=aGAcであるx=dG’+bの形式を有する。逆に、生成行列G’を有する線形符号が与えられると、G=G’となるように任意の行列としてGを選択することによって等価変換符号(G,A,a=0)を構築することができる。
複雑さの考慮。等価線形符号の符号化を実装するために変換符号のためにエンコーダを使用することは、符号化の複雑さを大幅に低減することができることに留意されたい。所与の線形符号に対する(ベクトル行列積としての)マッピングx=dG’の直接の実装は、v=d、vAc=0、及びG=G’で等価変換x=vGを計算するよりも複雑であり得る。G’は、x=dG’を計算する際に利用することができる構造を欠いていてもよいが、パラメータA及びGAcの選択において利用可能な追加の自由度を使用することによって、変換行列Gに計算上有用な構造を構築することが可能であり得る。例えば、
Figure 2022544645000017

Figure 2022544645000018

を有する標準的な極符号の場合、変換x=vGを計算する複雑度は0(NlogN)であるが、Gにおける構造を利用しないx=dGの計算は0(NK)工程を要し、これは0(NlogN)よりも大幅に高くなり得る。本原理は、従来技術における同等の次元の符号を超える性能上の利点を提供しながら、変換行列G内の特別に設計された構造を利用することによって低複雑度で符号化及び復号することができる変換コード(G、A、a)を見つけることを目的とする。本原理は、これらの目的を達成するために行列の三角分解を利用する。
三角分解。行列の三角分解は、任意の分野にわたる線形代数における周知のトピックである。ここでは、変換符号の生成行列Gの三角分解に関する。そのような分解に関するいくつかの事実を証明なしで述べる。(証明については、R.A.Horn及びC.R.Johnsonによる書籍「Matrix Analysis,Cambridge University Press,1985年」のセクション3.5を参照されたい。)
生成行列G∈F N×N(特異又は非特異)を有する変換符号が与えられると、G=PULQとなるような上三角行列U∈F N×N、下三角行列L∈F N×N、及び置換行列P∈F N×N及びQ∈F N×Nが存在する。Gが非特異的である場合、G=UDL形式の一意の因数分解が存在し、U∈F N×Nは対角線上に1を有する上三角行列であり、L∈F N×Nは対角線上に1を有する下三角行列であり、D∈F N×Nは非ゼロ対角エントリを有する対角行列である。具体的には、GがF N×N(バイナリの事例)に属し、非特異的である場合、固有の因数分解G=ULが存在し、U∈F N×Nは(対角線上に1を有する)上三角行列であり、L∈F N×Nは(対角線上に1を有する)下三角行列である。
三角分解は、線形方程式の系を解くための効率的な方法として線形代数において使用される。本原理は、三角分解を誤り訂正符号化の領域に運ぶ。以下では、パラメータ(Gout,Gin,A,a)を有する三角分解(TF)符号という用語を、Gout、Gin、及びGが形式G=Gout、Ginの三角分解によって関連付けられる場合の変換コード(G,A,a)を指すより具体的な方法として使用する。変換符号(G,A,a)の変換行列の各三角分解G=Gout、inは、対応する三角分解符号を定義する。三角分解は、通信システムにおいて符号化又は復号関数を実装するためのテンプレートとして主に着目される。本原理は、結果として得られる変換符号が十分に信頼できるデータ伝送を提供すると同時に、Gout及びGinに設計された特別な構造を利用する低複雑度の符号化及び復号手順を有するように、三角分解G=Gout、inを有する変換行列Gを設計するという目的を有する。それらの好ましい実施形態における本原理は、これがどのように行われ得るかを示す。
図2を参照すると、TF符号化システム200を示すブロック図が示されており、TF符号化システム200は、通信システム100のTF符号(Gout、Gin、A、a)の符号化及び復号への適合であり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータ選択器集合であり、aは固定データブロック(FDB)である。TF符号化システム200は、TFエンコーダ210と、チャネル120(図1と同じ)と、TFデコーダ230とを備える。TFエンコーダ210は、データインサータ211、外部変換212、及び内部変換213を備え、データインサータ211は、SDB dを受信し、v=d及びvAc=aとなるようにデータコンテナブロック(DCB)vを生成する。外部変換212は、DCB vを受信し、u=vGoutである外部変換ブロック(OTB)uを生成する。内部変換213は、OTB uを受信し、x=uGinであるTCB xを生成する。TFエンコーダ210は、TCB xをチャネル120に送る。チャネル120は、TCB xを受信し、これに応答して、チャネル出力において受信された符号ブロック(RCB)yを生成する。TFデコーダ230は、内部デコーダ231と、外部デコーダ232と、データ抽出器233とを備える。TFデコーダ230は、チャネル出力からRCB yを受信し、それを内部デコーダ231に渡す。内部デコーダ231と外部デコーダ232は、メッセージインターフェースを介してメッセージを交換する。メッセージインターフェースを介して外部デコーダ232によって送信された各ノードメトリック要求に応答して、内部デコーダ231は、ノードメトリックを計算し、ノードメトリックをメッセージインターフェースを介して外部デコーダ232に送信する。各ノードメトリックは、複数の変数の関数であり、複数の変数は、ノード識別子及びRCB yを含む。外部デコーダ232は、内部デコーダ231によって生成されたノードメトリックを受信し、復号されたデータコンテナブロック(DDCB)v^を計算し、DDCB v^をデータ抽出器233に渡す。データ抽出器233は、DDCB v^を受信し、d^=v^を設定することによってDSDB d^を抽出する。よく設計されたTF符号化システムでは、DSDB d^は、高い確率でSDB dの正確なレプリカである。
TF符号化システム200の重要な態様は、内部デコーダ231及び外部デコーダ232を互いに独立して実装することが可能であるという意味で、そのモジュール構造である。より正確には、内部デコーダ232は、外部変換Goutとは無関係に実装されてもよく、外部デコーダ232は、内部変換Ginとは無関係に実装されてもよい。TFデコーダ230の実装においてこのようなモジュール性を有することは、TFデコーダ230のすべての部分を再設計する必要なく、内部変換又は外部変換を変更することができるため、有利である。以下では、TF符号化システム200の各部分についてより詳細に説明し、各部分の例示的な実施形態を提示する。
図3は、例示的なデータインサータ300を示しており、例示的なデータインサータ300は、特定の事例N=8、A={4,6,7,8}、及びa=(a,a,a)に対してデータインサータ211を実装するデジタル論理回路である。したがって、例示的なデータインサータ300は、v=a,v=a,v=a,v=d,v=a,v=d,v=d,v=dとなるようにSDB d=(d,d,d,d)からDCB v=(v,v,・・・,v)を生成する。例示的なデータインサータ300は、SDB dを受信して記憶するためのSDBレジスタ301と、FDB aを記憶するためのFDBレジスタ302と、DCB vを形成して記憶するためのDCBレジスタ303とを備える。例示的なデータインサータ300の動作は、3つの工程を含む。第1の工程では、SDB dは、クロック(図示せず)の制御下でSDBレジスタ301にシリアルにロードされる。第2の工程では、SDB d及びFDB aは、それらのそれぞれのレジスタ301及び302からDCBレジスタ303にパラレルにロードされる。第3の工程では、DCB vがDCBレジスタ303からシリアルに移動される。デジタル回路又はプログラム記憶式コンピュータを使用して、所与のパラメータ対(N、A、a)に対応するデータインサータ関数の他の多くの代替実施態様があることは、当業者には明らかであろう。例えば、レイテンシが重要であるシリアル演算の代わりに、並列論理演算を使用することができる。
データインサータ211は、汎用プロセッサ上にも実装することができ、これは、データインサータ211をパラメータ(N、A、a)の異なる設定に再構成可能にすることが望ましい場合に、より良い選択肢となり得る。図4を参照すると、汎用プログラム記憶式コンピュータを使用してデータインサータ211を実装するための例示的なデータインサータアルゴリズム400が示されており、アルゴリズム400は、擬似符号で書かれた一連の命令であり、任意の所与のパラメータセット(N、A、a)で動作するように再構成可能であり、Nは符号ブロック長であり、Aはデータインデックス集合であり、aはFDBである。アルゴリズム400は、SDB dを入力として受信し、v=d及びvAc=aであるDCB vを出力として生成する。当業者であれば、例示的なデータインサータアルゴリズム400の論理に従って、プログラム記憶式コンピュータ上にデータインサータ211を実装することに困難はないであろう。
データインデックス集合A。TF符号の性能は、データインデックス集合Aの選択に決定的に依存する。データインデックス集合Aの選択は1回限りの設計問題であるため、最適又はほぼ最適なAを見つける複雑度は大きな問題ではない。それでも、探索空間の指数関数的サイズを考えると、最良のデータインデックス集合Aの網羅的な探索は実行不可能である。本原理は、データインデックス集合Aを選択するための任意の方法と使用することができる。しかしながら、データインデックス集合Aを構築する好ましい方法は、スコア関数手法である。
スコア関数。Aをデータインデックス集合として許容可能な集合とする、すなわち、A⊂{1,2,・・・,N}及び|A|=Kであるようにする。Aに関連付けられたスコア関数は、各インデックスi∈{1,2,・・・,N}に実数(スコア)を割り当てる任意の関数s:{1,2,・・・,N}→R(実数)である。スコア関数手法では、データインデックス集合は、すべてのi∈Aより上のs(i)の最小値が可能な限り大きくなるように、許容可能なAとして選択される。換言すれば、スコア関数手法では、最大値がすべての許容可能なAの上にある最適化問題maxmini∈A(i)を解決しようとする。以下に定義されるスコア関数は、DCB vの座標がTFデコーダ230で1からNまで自然順序で復号されると仮定する。当業者は、復号化の他の順序がTFデコーダ230で採用される場合、以下のスコア関数に適切な変更を行うことに困難はないであろう。
2つのタイプのスコア関数、点別及び窓化を検討する。従来技術では、極符号及びリードミュラー符号を構築するために、点別スコア関数が使用されている。窓化スコア関数は、新規な手法である。従来技術を改善するために、両方のタイプのスコア関数を本原理と併せて使用することができる。最初に、点別スコア関数の3つの例を示す。
ハミングスコア関数は、s(i)=w(i-1)-X(i)と定義され、式中、wは整数(以下に定義される)のハミング重みであり、Xは集合A(すなわち、i∈AであればX(i)=1であり、iがAの要素でない場合、X(i)=0である)の指示関数である。整数k≧0のハミング重みは、w(k)=Σj=0 n-1と定義され、式中、b,b,・・・,bn-1∈Fは、2進表現k=Σj=0 n-1における係数である。例えば、13=1+2+2なので、w(13)=3である。ハミングスコア関数は、チャネル120のパラメータに依存しない特性を有する。当業者は、ハミングスコア関数が、
Figure 2022544645000019

Figure 2022544645000020

を有する変換符号の特別な事例のためのリードミュラー符号を生成することを認識するであろう。リードミュラー符号は、
Figure 2022544645000021

の場合、所与のレートのすべての符号より上の可能な最大の最小ハミング距離である。最小ハミング距離は、高い信号雑音比における符号のFER性能を決定する際の重要なパラメータである。以下に報告されるシミュレーション研究では、ハミングスコア関数が、本原理の一部として使用される場合、極符号化及びリードミュラー符号化における従来技術を改善するFER性能をもたらすことが分かる。
相互情報スコア関数は、s(i)=I(Y;V|Vi-1)-X(i)と定義され、式中、
Figure 2022544645000022

は、VとY所与のVi-1との間の条件付き相互情報である。ここで、Vは、DCB vのi番目の座標に対応するランダム変数であり、Vi-1は、DCB vの初期セグメントvi-1に関連付けられたランダムベクトル、V=(Vi-1,V)であり、Yは、RCB yに対応するランダムベクトルである。当業者は、相互情報スコア関数が、
Figure 2022544645000023

Figure 2022544645000024

を有する変換符号の特別な事例のための標準極符号を生成することを認識するであろう。
Gallagerスコア関数は、s(i)=E
(Y;V|Vi-1)-X(i)と定義され、
Figure 2022544645000025

式中、p>0は自由パラメータ(pの各値に対して、異なるスコア関数を有する)である。Gallager関数及びその特性の重要性の議論については、R.Gallager、「A simple derivation of the coding theorem and some applications」、IEEE Transactions on Information Theory、vol.11、no.1、pp.3-18、Jan.1965を参照されたい。関数E(Y;V|Vi-1)は、一般化条件情報である。p→0として、E(Y;V|Vi-1)→I(Y;V|Vi-1)のため、Gallagerスコア関数は、特別な事例として相互情報スコア関数を含む。Gallagerスコア関数の別の重要な特別な事例は、p=1で発生する。E(Y;V|Vi-1=R(Y;V|Vi-1)であり、式中、R(Y;V|Vi-1)は、条件付きカットオフレートである。Gallagerスコア関数は、pが増加するにつれて符号最小距離により重点を置く。
上記のスコア関数の計算は、外部変換Goutが上三角非特異行列である場合に容易になる。その場合、Goutの逆数も非特異上三角形であり、DCB vの初期セグメントvとOTB uのuとは1対1で互いに関連する。したがって、E(Y;V|Vi-1=E(Y;U|Ui-1)。内部変換が十分な構造を有する場合、例えば、
Figure 2022544645000026

Figure 2022544645000027

の場合、密度進化技術を使用して、E(Y;U|Ui-1)を効率的に計算できる。
上記のスコア関数は、s(i)が2つの関数、すなわち点別リソース関数q(i)及び点別レート関数X(i)の差として定義されるという意味で点別である。点別リソース値q(i)は、符号構築で使用される特定の三角分解G=Gout、inに依存するが、Aとは無関係である。点別レートX(i)は、Aのみに依存する。値s(i)は、利用可能なリソース(時間iで利用可能な情報)と需要(時間iでのソースデータビットの伝送)との間の差として解釈され得る。リソースの不足を最小限に抑えるようにAを選択する。点別スコア関数は、バックトラッキング又は未来への先読みなしに、シーケンス内の各ビットについて最終的に順番に決定が行われる場合に意味がある。本原理は、外部符号の一部として強力なツリー探索アルゴリズムを使用することに基づいているため、点別スコア関数は本原理に準最適である。スコアを探索アルゴリズムの特性に一致させることができるスコア関数が必要とされている。次に導入される窓化スコア関数は、この目的を果たす。
すべてのスコア関数s(i)=q(i)-X(i)について、s(i)の窓化バージョンをS(i;k,m)=Σj=-k (i+j)と定義する。式中、k≧0(固定整数)はラグパラメータであり、m≧0(固定整数)はリードパラメータであり、w>0(固定実数)は重みパラメータである。i≦0又はi>Nに対してs(i)=0を設定することによって、s(i)の定義をすべての整数に拡張する。ラグk及びリードmを有する窓化スコア関数S(i;k,m)に対する窓の長さをk+m+1と定義する。窓化スコア関数について言及するとき、窓の長さが1より大きいと暗に仮定する。窓の長さがどれだけ大きくなり得るかについては上限を設けない。上三角形テプリッツGoutを有するTF符号化が使用される場合、窓の長さは、Goutの第1の行の非ゼロ部分の期間と同じ順序であり得る。
窓化スコア関数を有するインデックス集合設計問題は、すべてのi∈AのS(i;k、m)の最小が最大化されるように許容可能なデータインデックス集合Aを探索する問題である。
明らかに、窓化スコア関数は、k=0、m=0、及びwj=1の特別な事例として点別スコア関数を含む。非ゼロのラグ及びリードを有する動機は、バックトラッキングメカニズムを備えた検索方法が、現在の検索近傍における可能な選択肢の窓内で検索を実行するという考えである。したがって、データインデックス集合を選択するためのアルゴリズムは、特定の決定点ではなく、探索窓にわたって多義性(ソース不確実性からチャネル情報を引いたもの)を小さく保つことに注意すべきである。
上記のスコア関数は、データインデックス集合の選択が極符号化における最適化問題とは著しく異なる最適化問題であるという一般的な考えを説明するために与えられている。当業者は、同じ目的を果たすために他のスコア関数を設計することができる。上記で提示された例示的なスコア関数方法のすべてのそのような拡張は、本開示の範囲内に含まれる。
外部変換Gout。外部変換u=vGoutを計算する複雑度は、一般的な行列Gout∈F N×Nに対して0(N)であり、これは、Nの中程度の値であっても多くの用途において非常に複雑である。本原理は、Goutに構造を課すことによって外部変換の複雑さを低減することが重要であることを認識している。この目的のために、本原理の好ましい実施形態では、Goutを、c≠0、及びc≠0であるインパルス応答c=(c,c,…,c)∈F によって特徴付けられる上三角形テプリッツ行列であるように制限し、式中mは1≦m≦N-1を満たす整数である。c≠0という仮定は、外部変換行列Goutが非ゼロ対角エントリを有することを保証し、これにより、Goutが非特異的であることを保証する。いくつかのm≧1についてのc≠0という仮定は、Goutが厳密に上三角行列であることを保証する。厳密に上三角形の外部変換行列Goutを使用することによって、外部変換212が自明でない演算であることが保証され、これにより、それらの好ましい実施形態におけるTF符号が従来技術における極符号などの特定の他の符号と一致しないことが保証される。上記の条件下での例示的な外部変換行列は、
Figure 2022544645000028

これは、インパルス応答c=(c,c,c,c)=(1,1,0,1)に対応する。Goutがインパルス応答cを有する上三角形テプリッツ行列と定義されるとき、外部変換演算u=vGoutは、すべてのi=1,2,・・・,Nについてu=c+ci-1+・・・ci-j+・・・+ci-mとなるように畳み込みとして表すことができ、i-j≦0である場合、vi-jを0と解釈する。したがって、外部変換212は、離散時間線形時不変フィルタと見なすことができる。ベクトルcは、線形時不変フィルタのインパルス応答(入力v=(1,0・・・,0))と解釈することができる。上三角形テプリッツ行列Goutに対応する畳み込み演算を実装する多くの実用的な方法があることが当業者には知られている。
図5は、Goutがインパルス応答c=(1,1,0,1)によって定義される上三角形テプリッツ行列である特別な事例の変換u=vGoutを実装する例示的な外部変換回路500を示す。例示的な外部変換回路500は、シリアル入力ポート501と、シフトレジスタ502と、モジュロ2アダー503と、リセット回路504と、シリアル出力ポート505とを備える。例示的な外部変換回路500は、クロック及び制御論理などの追加の信号を必要とする順序論理を使用する。これらの追加の信号は、不必要な詳細で図を混乱させないために、図5には示されていない。当業者であれば、欠けている詳細を提供することに困難はないであろう。シフトレジスタ502は、タンデムに接続された三つのレジスタ、すなわち第1のレジスタ502a、第2のレジスタ502b、及び第3のレジスタ502cを備える。各シフトレジスタ502a,502b,502cは、0又は1のいずれかである1ビットを保持することができる。モジュロ2アダー503は、入力ポート501の論理信号と第1のレジスタ502aの出力と第3のレジスタ502cの出力とのモジュロ2和(等価的に排他的論理和(XOR))を計算する。レジスタ502bの出力における論理信号は、c=0であるため、モジュロ2和から除外される。最初に、第1のクロック数の立ち上がりエッジにより、シフトレジスタ502の内容はリセット回路504によって0に初期化され、DCB vの第1のビットvはシリアル入力ポート501で有効な論理信号として現れる。第2のクロック数の立ち上がりエッジにより、モジュロ2アダー503はOTB uの第1のビットuを計算し、それをシリアル出力ポート505で送信し、第1のビットvは第1のレジスタ502aにシフトされ、第1のレジスタ502aの内容は第2のレジスタ502bに移動し、第2のレジスタ502bの内容は第3のレジスタ502cに移動し、DCB vの第2のビットvはシリアル入力ポート501で有効な論理信号として現れる。したがって、第3のクロック数の立ち上がりエッジの前に、シフトレジスタ502の内容は(v,0,0)を読み取り、DCB vの第2のビットvは、次の回のモジュロ2加算のためにシリアル入力ポート501で利用可能である。例示的な外部変換回路500の動作はこのように継続し、u1=1、=v+v2、=v2+3、=v+v+v,u=v+v+v5、=v+v+v,u=v+v+v7、及びu=v+v+vを生成する。例えば、v=(1,1,0,0,1,0,1,1)の場合、u=(1,0,1,1,0,1,1,1,1)である。OTB uの8番目のビットuがシリアル出力ポート505で送出されると、リセット回路504が起動され、回路は次のDCBを受け入れる準備が整う。外部変換演算の1ラウンドを完了するには、正確に8クロック数を要する。例示的な外部変換回路500は、連続するDCB上の外部変換動作間に時間ギャップなしで動作することができる。
例示的な外部変換回路500のモデルに従って、任意の上三角計テプリッツ行列に対応する一般的な畳み込み演算を容易に実装することができる。DCB vがN次元であり、インパルス応答がc=(c,c,・・・,c)の形式である場合、m段のシフトレジスタが必要であり、外部変換動作の1ラウンドを完了するためにNクロックサイクルを要する。
当業者は、図5に提示されるような畳み込みを計算する方法がよく知られており、データ全体を改善するため、又はレイテンシを低減するために、並列処理及び/又はパイプライン化を使用する回路など、畳み込みを計算するための多くの代替回路があることを知っている。
内部変換Gin。内部変換演算x=uGinは、一般的な行列Gin=F N×Nに対して複雑度0(N)を有し、これは実際の実装には法外であり得る。本原理は、Ginに構造を課すことによって内部変換演算の複雑さを低減することを目的とする。本原理の好ましい実施形態では、Ginは、クロネッカー積形態:
Figure 2022544645000029

を有するように制限され、L∈F Ni×Niは、各i=1,2,・・・,nについてN≧2の下三角行列である。結果として得られるGinは、N=Πi=1 を有するN行N列の下三角行列である。Ginのクロネッカー因数L,・・・,Lが適切に選択される場合、内部変換x=uGinを計算する複雑度は、0(N)から0(NlogN)に低減され得る。例えば、各i=1,2,・・・,nそれぞれについて
Figure 2022544645000030

である場合、
Figure 2022544645000031

は極符号化における極変換行列になり、内部変換の複雑度は0(NlogN)に減少する。完全を期すために、
Figure 2022544645000032

を有するこの重要な特別な事例についてx=uGinを実装するための回路を以下に提示する。
図6は、以下の特別な事例に内部変換212を実装するために使用することができる例示的な極変換回路600を示す。
Figure 2022544645000033

例示的な極変換回路600は、パラレル入力ポート601、パラレル出力ポート602、及び内部論理回路を備える。内部論理は組み合わせである。回路は、パラレル入力ポート601で加えられる入力信号(u,・・・,u)によって駆動され、パラレル出力ポート602で(何らかの信号伝搬遅延後に)出力信号(x,・・・,x)を生成する。回路を介して入力論理信号を追跡することによって、出力信号が入力信号と
Figure 2022544645000034

Figure 2022544645000035

Figure 2022544645000036

Figure 2022544645000037

Figure 2022544645000038

Figure 2022544645000039

Figure 2022544645000040

及びx=uによって関係していることを検証することができ、
Figure 2022544645000041

は論理排他的論理和(XOR)演算を示す。論理信号間のこれらの関係は、行列乗算
Figure 2022544645000042

を実行することによってベクトルu=(u,…,u)∈F とx=(x,…,x)∈F との間に得られる代数的関係と同じである。したがって、回路600が例示的な事例
Figure 2022544645000043

の内部変換演算を正しく実装することが検証される。回路600を任意のnを有する事例
Figure 2022544645000044

に一般化するために、極符号化に関する従来技術を参照する。極符号化に関する従来技術は、ハードウェア又はソフトウェアのいずれかを使用して極変換を実装するための多くの選択肢を含む。すべてのそのような実装オプションは、本原理の物理的実現に使用することができる。
TFエンコーダ210の個々の部分ごとに例示的な実装オプションを提示した。次に、これらの部品をまとめるTFエンコーダ210の実施形態を提示する。
TFエンコーダ210の好ましい実施形態TFエンコーダ210の好ましい実施形態では、TF符号(Gout,Gin,A,a)は、有限体F上の符号であり、外部変換行列Goutは、インパルス応答cによって定義される非特異的な厳密に上三角形テプリッツ行列である。内部変換行列Ginは、クロネッカー積形式
Figure 2022544645000045

を有する厳密に下三角行列で、n≧1であり、L∈F Ni×Niは、各i=1,2,・・・,nについてN≧2行(等価的に列)を有する下三角行列であり、データインデックス集合A及びFDB aは任意のままである。TFエンコーダ210の好ましい実施形態は、図3、図4、図5、及び図6の例示的な実施態様を使用して実装することができる。
次に、TFエンコーダ210の好ましい実施形態に従って構築された、任意であるが固定TFコード(Gout,Gin,A,a)に適したデコーダを開発することに移る。Goutは上三角行列であるため、すべてのi∈{1,2,・・・,N}について、u=(u1,・・・,u)がv=(v,・・・,v)によって決定されるという意味で、v∈F からu∈F へのマッピングu=vGoutは因果的であることが観察される。外部変換Goutの因果的性質は、マッピングv→u=vGoutをツリーの形式で表すことを可能にし、これを外部変換(OT)ツリーと呼ぶ。OTツリーは、0~Nの整数によってインデックス付けされたN+1個のレベルを有する。OTツリーのレベル0では、ルートノードのみが存在する。OTツリーのレベルi∈{1,2,・・・,N}には、各v∈F に1つのノードを有するqノードがある。OTツリーの最終レベル(レベルN)のノードは、リーフノードと呼ばれる。OTツリーには、各v∈F に1つであるq個のリーフノードがある。
次に、TF符号がツリー符号であることを示す。OTツリー内のリーフノードvを、vAc=aである場合に許容可能であると呼ぶ。TF符号|A|=Kに対してq個の許容可能なリーフノードがある。TF符号(Gout,Gin,A,a)の符号ツリーは、根から少なくとも1つの許容可能なリーフノードまでの経路上にないOTツリー内のすべてのブランチを削除した後に取得されるOTのサブツリーと定義される。DCB vに対応する符号ツリー内の経路は、正しい経路と呼ばれる。ツリー表現を使用して、TF符号の復号タスクは、RCB yによって提供される情報を使用してTF符号ツリーを通る正しい経路の検索と見なすことができる。この観点は、様々なツリー探索アルゴリズムを復号タスクに適合させることができることを示している。例えば、ビタビ復号は、幅優先探索から導出され、バックトラッキングを伴う深さ優先探索から逐次復号され、バックトラッキングを伴わない深さ優先探索から逐次除去復号され、ビーム探索から逐次除去リスト復号される。
ツリー探索問題としてTFデコーダ230のタスクを再定式化したので、ここで、図2に示すTFデコーダ230のモジュール式アーキテクチャ内の一般的なツリー探索アルゴリズムの実装に注目する。具体的には、一般的なツリー探索アルゴリズムに含まれる様々なタスクを内部デコーダ231と外部デコーダ232との間でどのように分割できるかについて説明する。外部変換Goutの上三角形形式のおかげで、そのような区分が可能であることを理解するであろう。まず、線形代数から、非特異的な上三角行列の逆も上三角形であることを想起する。したがって、逆マッピングv=u(Gout-1は、順方向マッピングu=vGoutが因果的であるのと同じ意味で因果的である。言い換えれば、プレフィックスv=(v1,・・・,v)及びu=(u1,・・・,u)は、各i∈{1,2,・・・,N}について互いに一意に決定し、いずれかのプレフィックスを使用してOTツリー内のノードを一意に識別することができる。この特性により、内部デコーダ231と外部デコーダ232との間のインターフェースにわたるメトリックトラフィックは、ノード識別子としてOTBプレフィックスuを使用して実行され得る。以下に、ノード識別子としてOTBプレフィックスuを有するメトリック要求及びメトリック値メッセージを渡すことにより、図2に示すようにツリー探索タスクをモジュールに分割することが可能になることを示す。
TFデコーダ230の好ましい実施形態。TFデコーダ230の好ましい実施形態では、TF符号パラメータ(Gout,Gin,A,a)に対する制約は、TFエンコーダの好ましい実施形態と同じであり、別個に指定される必要はない。したがって、TFエンコーダ210及びTFデコーダ230の好ましい実施形態が互いに互換性がある場合。TFデコーダ230の好ましい実施形態では、外部デコーダ232は、ツリー探索アルゴリズムを使用してOTツリーを通る正しい経路を探索し、ツリー探索アルゴリズムは、ノードメトリックΓ(u,y)によってノードuが正しい経路上にある尤度を評価し、ノードメトリックΓ(u,y)は、正しい経路上を上昇し、誤った経路上を下降するように設計される。外部デコーダ232は、ノード識別子uを内部デコーダ232に提示することによって、内部デコーダ231からのノードメトリックΓ(u,y)の計算を要求する。そのような要求を受信すると、内部デコーダ231は、ノードメトリックΓ(u,y)を計算する役割を負う。メトリックΓ(u,y)は、外部符号パラメータ(Gout,A,a)の知識を必要としないように設計され、それによって、内部デコーダ231を外部符号とは無関係に構成することができる。外部デコーダ232は、内部デコーダ231から受信したメトリック値を用いてツリー探索を行う。ツリー探索の終わりに、内部デコーダはDDCB v^を生成し、DDCB v^をデータ抽出器233に渡す。データ抽出器233は、d^=v^を設定することによってDSDB v^を計算する。
TFデコーダ230の好ましい実施形態の範囲は、上記で指定された特性を有する任意のツリー探索アルゴリズム及び任意のノードメトリックを網羅する。探索アルゴリズム及びノードメトリックのより具体的な選択は、TFデコーダ230の最も好ましい実施形態の説明に備えて以下に説明される。ノードメトリックから始める。
ファノメトリック。TFデコーダ230の好ましい実施形態を実装するために使用され得る例示的なノードメトリックは、以下のように定義されるファノメトリック[FAN1963]である。
Figure 2022544645000046

式中、Bはバイアス項である。通常の畳み込み符号化及び逐次復号では、バイアス項は一定である。ここで、バイアス項が時変であることを可能にする。時変ファノメトリックを使用する理由は、ファノメトリックによってチャネルから到来する情報量
Figure 2022544645000047

が時変であるという事実にもかかわらず、ファノメトリックがTF符号ツリー内の正しい経路上で正のドリフトE[Γ(u,y)]を維持することを保証するためである。時変バイアス項を有するファノメトリックの使用は、本原理を従来技術と区別する特徴である。
ファノメトリックを計算する際に、内部デコーダ231は、OT符号ツリー内のすべての経路が許容可能であると仮定することによって近似を求め(TF符号ツリーがOTツリーのサブツリーであることを無視する)、これにより、プレフィックスUがOT符号ツリー内の2個の可能な値を越えるのは等しく可能性があると仮定することになる。この近似は、ファノメトリックの計算を単純化し、TF符号の詳細とは無関係にする。ツリー探索がTF符号ツリー内にない経路に逸脱しないように、内部デコーダ231から受信したメトリック値に補正を適用するために外部デコーダ232にそれを委ねる。
ファノメトリックは、Γ(u,y)=Σj=1 γ(u,y|uj-1)と書くことによって増分的に計算することができ、式中、
Figure 2022544645000048

であり、b=B-Bj-1である。計算のために、ベイズの法則及びPUj|Uj-1(u|uj-1)=1/2という仮定を使用することがより有利であり得、ブランチメトリックを次のように書き換える。
Figure 2022544645000049
バイアス項を選択する好ましい方法は、いくつかの定数0<a<1についてB=aI(U;Y)を設定することである。次に、正しい経路上のi番目のノードにおけるファノメトリックのドリフトは、E[Γ(U,Y)]=(1-a)I(U;Y)に等しく、所望に応じて正である。B=aI(U;Y)である場合、ブランチメトリックバイアス項はb=aI(U;Y|UJ-1)となり、正しいパスに沿ったブランチメトリックの期待値は、E[r(u,y|uJ-1)]=(1-a)I(U;Y|UJ-1)となり、これも正である。この説明は、TF符号を復号するためのツリー探索アルゴリズムに関連してファノメトリックを適用する際に時変バイアス項を有する必要性を示す。
当業者であれば、内部変換Ginが極変換
Figure 2022544645000050

である重要な特別な場合、極符号の逐次除去復号の方法を使用して低複雑度で確率
Uj|Y,Uj-1(u|y,uj-1)を計算できることを認識するであろう。実際、この場合、次式があり、
Figure 2022544645000051

式中、W (j)は、極変換によって生成されたj番目のビットチャネルを示す。さらに、この場合、相互情報項I(U;Y)及びバイアス項の推奨される形式で現れるI(U;Y|UJ-1)は、極符号の設計のための密度進化技術を使用して複雑度0(NlogN)で計算することができる。
ここで、メトリックメッセージが内部デコーダ231と外部デコーダ232との間のインターフェースでどのように交換されるかをさらに詳細に明示する。ツリー探索アルゴリズムの実行中のある時点で、外部デコーダがTF符号ツリー内のノードui-1から前方を参照していると仮定する。i∈Aである場合、ノードui-1のTF符号ツリーには2つの可能な拡張(ui-1,0)及び(ui-1,1)があり、外部デコーダ232は両方のノードメトリックΓ((ui-1,0)、y)及びΓ((ui-1,1)、y)を内部デコーダ231に要求する。iがAの要素でない場合、ノードui-1のTF符号ツリーには(ui-1,0)又は(ui-1,1)のいずれかの1つの可能な拡張しかなく、外部デコーダ232は、ノードui-1の有効な拡張についてノードメトリックを要求し、ノードui-1の無効な拡張のノードメトリックを-∞に設定する。
選択肢として、外部デコーダは、外部符号固有及びレベル固有のバイアスを各受信ノードメトリックに適用することによって、すべての受信ノードメトリックを修正することができる。そのような手順は、シミュレーションにおいて改善された結果をもたらすことが観察されている。
逐次復号。上述したように、逐次復号は、ボーゼンクラフト[WOZ1961]によって開発された畳み込み符号のための復号アルゴリズムである。ファノ[FAN1963]は、ハードウェア実装に特に適した逐次復号を実施する実用的な方法を開発した。Zigangirov[ZIG1966]及びJelinek[JEL1969]は、ファノのアルゴリズムよりも理解しやすいが、かなり多くのメモリリソースを消費する、スタックデコーダとして知られるバージョンの逐次デコーダを開発した。逐次復号の両方のバージョンは、外部デコーダ232を実装する際のツリー探索ヒューリスティックとして使用することができる。ここでは、説明がはるかに容易であるため、スタックデコーダについて説明する。
図7は、スタックデコーダ700のフローチャートであり、スタックデコーダは、ツリー符号の復号アルゴリズムであり、ランダムアクセスメモリ及びプロセッサユニットを備えた汎用コンピュータ上で実行することができる。フローチャート700におけるスタックという用語は、一般に優先キューとして知られているデータ構造を指す。スタックは、ランダムアクセスメモリ内に常駐し、複数のノードを含み、スタック上の各ノードは、ツリー符号内のノードに関連付けられたデータレコードである。スタック上のノードは、ノードメトリックの降順で順序付けられる。最もメトリック値が高いスタック上のノードは、スタックトップノードと称される。スタックデコーダ700は、初期化工程701、前方参照工程702、終了チェック工程703、タイムアウトチェック工程704、通常出口工程705、及びタイムアウト工程706を含む。初期化工程701では、スタックがクリアされ、ツリーのルートノードが、メトリック値が0のスタックトップノードとしてスタック上に配置され、サイクルカウンタが0に設定され、制御が前方参照工程702に渡される。前方参照工程702では、サイクルカウンタが1だけインクリメントされ、スタックトップノードがスタックから除去され、除去されたスタックトップノードのすべての子ノードのメトリック値がメトリックコンピュータから要求され受信され、子ノードがスタックに挿入され、スタック上のすべてのノードがそれらのメトリック値に対して降順に並べ替えられ、制御が終了チェック工程703に渡される。終了チェック工程703では、現在のスタックトップノードがツリー内のリーフノードであるかどうかをチェックされる。答えがはいである場合、制御は通常出口工程705に渡される。そうでない場合(答えがいいえである場合)、制御はタイムアウトチェック工程704に渡される。通常出口工程705において、スタックデコーダ700は、最終デコーダ決定としてスタックトップノードを出力し、アルゴリズムは終了する。タイムアウトチェック工程704では、サイクルカウンタがタイムアウト制限を超えているかどうかがチェックされる。答えがはいである場合、制御はタイムアウト出口工程706に渡される。そうでなく、答えがいいえである場合、制御は、前方参照工程702に渡される。タイムアウト出口工程706において、スタックデコーダは、タイムアウトがあったという指示と共に、現在のスタックトップノードを最終デコーダ決定として出力する。
上述したスタックデコーダ700を使用して、スタックを維持し、ノードメトリック要求を生成する責任を外部デコーダ232に割り当て、ノードメトリック値を計算する責任を内部デコーダ231に割り当てることによって、TFデコーダ230の好ましい実施形態を実施できることは、当業者には明らかであろう。ノードメトリック計算及びツリー探索の関数の分割は、線形代数における三角分解を使用して線形方程式の系を解くのに似た順方向(内部復号)及び逆方向(外部復号)置換の方法として見ることができる。
TFエンコーダ210の最も好ましい実施形態。TFエンコーダ210の最も好ましい実施形態は、フィールドFがバイナリフィールドF(q=2)になるように制限され、データインデックス集合Aがスコア関数を使用して構築され、外部変換行列Goutがインパルス応答cによって定義される非特異的な厳密に上三角形テプリッツ行列であり、内部変換行列が
Figure 2022544645000052

Figure 2022544645000053

として選択されるような、TFエンコーダ210の好ましい実施形態の特別な場合である。変換エンコーダの好ましい実施形態は、図3、図4、図5、及び図6に提示された例示的な実施態様を組み合わせることによって実施することができることが当業者には明らかであろう。
TFデコーダ230の最も好ましい実施形態。TFデコーダ230の最も好ましい実施形態では、TF符号パラメータ(Gout,Gin,A,a)に対する制約は、TFエンコーダ210の最も好ましい実施形態と同じであり、別個に指定される必要はない。TFデコーダ230の最も好ましい実施形態では、内部デコーダ231はファノメトリックを計算し、外部デコーダ232は、上述したように内部デコーダ231から受信したファノメトリックを調整することによって逐次復号アルゴリズムを実装する。TFエンコーダ210の最も好ましい実施形態とTFデコーダ230の最も好ましい実施形態とのマッチングペアは、TF符号化システム200の最も好ましい実施形態を構成する。
図8Aを参照すると、本原理を従来技術と比較するためのシミュレーション結果800が示されている。シミュレーション結果800は、5つの性能曲線801から805を含む。性能曲線805は、本原理の最も好ましい実施形態(すなわち、TFエンコーダ210の最も好ましい実施形態及びTFデコーダ230の最も好ましい実施形態)に従って構築された例示的なTF符号化システムに属する。シミュレーション結果は、本原理にとって明らかな利点を示す。公平な比較のために、図8Aの5つの符号化システムはすべて、バイナリフィールドF上の符号であり、R=1/2の全体的な符号化率に対して共通の符号ブロック長N=128、及び共通のソースブロック長K=64を有する。シミュレーションで使用されるチャネルは、入力アルファベットX=F、出力アルファベットY=R(実数)、及びチャネル推移確率密度関数
Figure 2022544645000054

を有するバイナリ入力メモリレスチャネルであり、式中、x∈X、y∈Y、及びx=0の場合はs=1、x=1の場合はs=-1である。当業者は、このチャネルが加法性白色ガウス雑音(AWGN)チャネル上の2進信号のモデルと認識するであろう。本説明の残りの部分では、このチャネルを「AWGNチャネル」と呼ぶ。AWGNチャネルは、1/σとして定義されるその信号対雑音比(SNR)によって特徴付けられる。シミュレーション研究では、SNRパラメータを0dBから5dBまで0.5dB刻みで変化させ、試行回数10万回又はフレームエラー数100回(いずれかが先に発生する)まで試行し、各SNR点でFER値を測定した。シミュレーション研究の詳細は以下の通りである。
性能曲線805は、外部変換行列Goutが、インパルス応答c=(1,0,1,1,0,1,1)によって特徴付けられる上三角形テプリッツ行列であり、内部変換は、
Figure 2022544645000055

Figure 2022544645000056

であり、データインデックス集合Aは、ハミングスコア関数(A={16,24,28,30,31,32,40,44,46,47,48,52,54,55,56,58,59,60,61,62,63,64,72,76,78,79,80,84,86,87,88,90,91,92,93,94,95,96,100,102,103,104,106,107,108,109,110,111,112,114,115,116,117,118,119,120,121,122,123,124,125,126,127,128}、リードミュラー符号と一致する)を使用して構築され、FDBaは0に等しく、内部デコーダ231は、ファノメトリックを使用し、外部デコーダ232は、逐次復号アルゴリズムを使用するように、TF符号化システムの最も好ましい実施形態に従って構築されたTF符号化システムに属する。この体系の符号レートを分析することは有益である。前述のように、本原理は、所与の全体的な符号レートRに対してレートRout=R及びRin=1で動作することを目的としている。ここで、R=1/2である。外部及び内部符号レートは、Rout=64/112及びRin=112/118である。データインデックス集合Aの最小要素が16に等しいため、Rout=64/112となり、DCB vの最初の16凍結ビットは因果変換u=vGoutを介して伝播し、OTB uの最初の16ビットは凍結されたままである。したがって、事実上、外部符号は、128の代わりに符号ブロック長128-16=112を有する。この例は、本原理がレートRout=R及びRin=1を目標としているが、データインデックス集合の第1の要素が1ではない可能性があるというアーチファクトのために、この目標が完全には満たされない可能性があることを示している。
性能曲線801は、逐次除去(SC)復号化を伴うリードミュラー符号に属する。ここでのリードミュラー符号は、変換符号化(Gout=I(単位行列)、
Figure 2022544645000057

、Aはハミングスコア関数を用いて選択され、a=0)の特別なインスタンスとして取得される。したがって、801と805との比較は、本原理による外部変換を使用する利点を示す。(縮退した)連結符号化システムとして、リードミュラー符号は、ここではレートRout=1、Rin=1/2、及びR=1/2を有する。
性能曲線802は、逐次除去復号を有する極符号に属する。この場合は、変換符号化(Gout=I、
Figure 2022544645000058

、Aは相互情報スコア関数(3dB SNRで最適化)を用いて選択され、a=0)の縮退形態として見ることもできる。802と805との比較は、本原理による外部変換を使用する利点を示す。(縮退)連結符号化システムとして、ここでの極符号は、レートRout=1、Rin=1/2、及びR=1/2を有する。
性能曲線803は、(Forneyの意味における)連結符号化システムに属し、外部符号は4ビットの巡回冗長検査(CRC)符号であり、内部符号はリードミュラー符号であり、デコーダはリストサイズ32及びCRC長4ビットを有するCRC支援逐次除去リスト(CA-SCL)デコーダである。(4ビットCRCは、0、4、8、16ビットの代替長の中で最良の性能をもたらす。)符号レートは、Rout=64/68、Rin=68/128、R=1/2である。
性能曲線804は、外部符号が8ビットCRCコードであり、内部符号が3dB SNRに最適化された極符号であり、デコーダがリストサイズ32及びCRC長8ビットを有するCA-SCLデコーダである連結符号化システムに属する。(8ビットCRCは、0、4、8、16ビットの代替長の中で最良の性能をもたらす。)符号レートは、Rout=64/72、Rin=72/128、R=1/2である。
要約すると、図8Aは、例示的なTF符号化システムが、極符号がかなり複雑なCA-SCLデコーダを使用して復号される場合でも、リードミュラー及び極符号における従来技術よりも大幅に優れた性能を提供することを示している。この大幅な改善は、N=128の比較的小さいブロック長で得られることは注目に値する。そのような短いブロック長の符号は、通常、空間通信におけるテレメトリ情報及びセルラシステムにおけるリソース割り当て情報などの、通信システムにおける機密制御情報を保護するために使用される。したがって、図8Aは、本原理の実際的な有用性及び潜在的な用途を実証する。本原理のレート対(Rout、Rin)は、従来技術を表す他の符号のレート対とは実質的に異なることも注目に値する。本原理は、レートRoutを1/2付近に設定し、Rinを1付近に設定するが、従来技術は、Routを1付近又は1に設定し、Rinを1/2付近又は1/2に設定する。本原理は主に誤り訂正のための強力な外部符号に依存するが、従来技術の方法は主に誤り訂正に対して内部符号の強度に依存する。
次に、性能が曲線805によって示されているTF符号化システムの設計を説明するために図8Bを参照する。図8Bは、本原理及び従来技術についての情報及びレート割り当てプロファイルを比較するグラフ810を示す。図8Bのすべての曲線は、3dBのSNRでAWGNチャネルについて計算される。3dB SNRにおけるAWGNチャネルの容量及びカットオフレートは、それぞれI(W)=0.72ビット及びR(W)=0.55ビットによって与えられる。
従来技術は、曲線811、812及び813によって図8Bに表され、それぞれ、累積容量i・I(W)、累積カットオフレートi・R(W)、及び累積レートi・R対指数変数iである。曲線811、812、813の数値は、レートR=1/2の畳み込み符号を表す。(実際には、レート1/2の畳み込み符号の累積レートのより正確なプロットは、奇数時間インデックスで1ビットのジャンプを有する。したがって、曲線813は近似値である。)レート1/2の畳み込み符号のレートプロファイル813は、カットオフレートプロファイル812を下回ることが分かる。したがって、過度の計算の複雑なしに畳み込み符号を復号するために逐次デコーダを使用することができると予測する。一方、カットオフレートのプロファイル812とレートのプロファイル813との間のギャップは非常に狭い。したがって、デコーダのタイムアウト及び/又はバッファオーバフローをもたらす長い探索が時折存在することも予想される。
本原理は、曲線814、815、及び816によって図8Bに表されており、これらはそれぞれ、指数変数i∈{1,2,・・・,N}の関数としての累積容量I(V;Y)=Σj=1 I(V;Y|Vj-1)、累積カットオフレートΣj=1 (V;Y|Vj-1)、及び累積レートΣj=1 χA(j)である。曲線814、815、816の数値は、曲線805に関連して性能が上述されたTF符号に属する。曲線814及び815はそれぞれ、チャネル容量及びカットオフレートに対する(外部デコーダ232で見られるような)偏波効果を示す。指数iの値が小さい場合、累積容量814及び累積カットオフレート815は非常にゆっくりと上昇し、それぞれの量のゼロへの偏波を示す。指数iの値が大きい場合、曲線814及び815の勾配は1に近づき、1に対するそれぞれの量の偏波を示す。曲線815の最終値が曲線812の最終値よりも著しく大きいという意味で、TF符号化システムがカットオフレートを高めることは注目に値する。TFコードは、内部変換Ginの効果によってカットオフレートを高め、外部デコーダ232の内部に位置する逐次デコーダは、高められたカットオフレートを利用することができる。レート曲線816は、カットオフレート曲線815とのギャップが拡大しており、逐次復号における(計算の平均及び高次モーメントに関して)複雑さの低減につながることが観察される。
図9は、本開示による、誤り訂正符号化を実施し得る例示的な無線ネットワークを示す。図9に示される無線ネットワーク900の実施形態は、例示のみを目的としている。本開示の範囲から逸脱することなく、無線ネットワーク900の他の実施形態を使用することができる。無線ネットワーク900は、eNodeB(eNB)901、eNB902、及びeNB903を含む。eNB901は、eNB902及びeNB903と通信する。eNB901はまた、インターネット、専用IPネットワーク、又はその他のデータネットワークなどの少なくとも1つのインターネットプロトコル(IP)ネットワーク930と通信する。
ネットワークの種類に応じて、「基地局」又は「アクセスポイント」など、「eNodeB」又は「eNB」の代わりに他の周知の用語が使用されてもよい。便宜上、この特許文書では、「eNodeB」及び「eNB」という用語は、リモート端末に無線アクセスを提供するネットワークインフラストラクチャ構成要素を指すために使用される。また、ネットワークの種類によっては、「移動局」(又は「MS」)、「加入者局」(又は「SS」)、「リモート端末」、「無線端末」、又は「ユーザデバイス」など、「ユーザ機器」又は「UE」の代わりに他の周知の用語が使用されてもよい。便宜上、「ユーザ機器」及び「UE」という用語は、UEがモバイルデバイス(携帯電話又はスマートフォンなど)であるか、通常は固定デバイス(デスクトップコンピュータ又は自動販売機など)と見なされるかにかかわらず、eNBに無線でアクセスするリモート無線機器を指すために本特許文書で使用される。
eNB902は、eNB902のカバレッジエリア920内の第一の複数のユーザ機器(UE)のためにネットワーク930への無線ブロードバンドアクセスを提供する。第一の複数のUEは、スモールビジネス(SB)に位置し得るUE911と、企業(E)内に位置し得るUE912と、WiFiホットスポット(HS)に位置し得るUE913と、第一の住宅(R)に位置し得るUE914と、第2の住宅(R)に位置し得るUE915と、携帯電話、無線ラップトップ、無線携帯情報端末(PDA)、タブレットなどのようなモバイルデバイス(M)であり得るUE916と、を含む。eNB903は、eNB903のカバレッジエリア925内の第2の複数のUEに対してネットワーク930への無線ブロードバンドアクセスを提供する。第2の複数のUEは、UE915及びUE916を含む。いくつかの実施形態では、eNB901~903のうちの1つ又は複数は、3G、4G又は5G、ロングタームエボリューション(LTE)、LTE-A、WiMAX、又はその他の高度な無線通信技術を用いて、互いに及びUE911~916と通信し得る。
点線はカバレッジエリア920及び925のおおよその範囲を示し、これらは例示及び説明の目的のためだけにほぼ円形として示されている。カバレッジエリア920及び925などのeNBに関連付けられたカバレッジエリアは、eNBの構成、並びに、自然及び人為的な障害物に関連付けられた無線環境における変動に依存して、不規則な形状を含むその他の形状を有し得ることが明確に理解されるべきである。
以下でより詳細に説明するように、BS901、BS902、及びBS903のうちの1つ又は複数は、本開示の実施形態で説明するような2Dアンテナアレイを含む。いくつかの実施形態では、BS901、BS902及びBS903のうちの1つ又は複数は、2Dアンテナアレイを有するシステムのための符号表設計及び構造をサポートする。
図9は、無線ネットワーク900の一例を示すが、様々な変更が図9になされてもよい。例えば、無線ネットワーク900は、任意の適切な配置で、任意の数のeNB及び任意の数のUEを含み得る。また、eNB901は、任意の数のUEと直接通信し、それらのUEにネットワーク930への無線ブロードバンドアクセスを提供することができる。同様に、各eNB902~903は、ネットワーク930と直接通信し、UEに、ネットワーク930への直接の無線ブロードバンドアクセスを提供し得る。さらに、eNB901、902及び/又は903は、例えば外部電話ネットワーク又はその他の種類のデータネットワークなどのその他又は追加の外部ネットワークへのアクセスを提供し得る。
図に示され、上述された例示的なチャネル復号システムは、以下でさらに詳細に説明されるように、eNB(eNB902など)及び/又はUE(UE916など)において実装され得る。
図10Aは、本開示による、誤り訂正符号化を実装し得る例示的なユーザ機器ネットワークを示す。図10Aに示されるUE916の実施形態は、例示のみを目的としており、図9のUE911~915は、同じ又は同様の構成を有することができる。しかしながら、UEは多種多様な構成であり、図10Aは、本開示の範囲をUEの任意の特定の実装に限定しない。
UE916は、アンテナ1005と、無線周波数(RF)送受信機1010と、送信(TX)処理回路1015(図1のエンコーダ110を含み得る)と、マイクロフォン1020と、受信(RX)処理回路1025(図1のデコーダ130を含み得る)とを含む。UE916はまた、スピーカ1030と、メインプロセッサ1040と、入出力(I/O)インターフェース(IF)1045と、キーパッド1050と、ディスプレイ1055と、メモリ1060とを含む。メモリ1060は、基本オペレーティングシステム(OS)プログラム1061及び1又は複数のアプリケーション1062を含む。OSプログラム1061、アプリケーション1062のうちの1つ、又はそれらの何らかの組み合わせのいずれかは、図1から図8の様々な実施形態で説明したように、誤り訂正符号化を採用するためのプログラミングを実装することができる。
RF送受信機1010は、アンテナ1005から、ネットワーク1000のeNBによって送信された着信RF信号を受信する。RF送受信機1010は、着信RF信号をダウンコンバートして、受信機(Rx)処理回路1025に送信される中間周波数(IF)又はベースバンド信号を生成することができる。Rx処理回路1025は、処理された信号をスピーカ1030(音声データ用など)に、又はさらなる処理(ウェブブラウジングデータ用など)のためにメインプロセッサ1040に送信する。
送信(Tx)処理回路1015は、ソースデータブロックに対する少なくともいくつかの入力データとして、マイクロフォン1020からのアナログ若しくはデジタル音声データ又はメインプロセッサ1040からの他の発信ベースバンドデータ(ウェブデータ、電子メール、インタラクティブビデオゲームデータなど)を受信する。Tx処理回路1015は符号化を実施する。RF送受信機1010は、Tx処理回路1015から発信処理ベースバンド又はIF信号を受信し、ベースバンド又はIF信号を、アンテナ1005を介して伝送されるRF信号にアップコンバートする。
メインプロセッサ1040は、1又は複数のプロセッサあるいは他の処理デバイスを含み、UE 916の全体的な動作を制御するために、メモリ1060に記憶された基本OSプログラム1061を実行することができる。例えば、メインプロセッサ1040は、周知の原理に従って、RF送受信機1010、Rx処理回路1025、及びTx処理回路1015による順方向チャネル信号の受信及び逆方向チャネル信号の送信を制御することができる。いくつかの実施形態では、メインプロセッサ1040は、少なくとも1つのプログラマブルマイクロプロセッサ又はマイクロコントローラを含み、他の実施形態では、メインプロセッサは、専用回路(例えば、体系的及び/又は非体系的な符号化又は復号プロセス、パンクチャリングプロセス、データマッピング用などの)並びに(任意に)プログラマブル論理又は処理回路を含む。
メインプロセッサ1040はまた、メモリ1060に常駐する他のプロセス及びプログラム、例えば、2Dアンテナアレイを有するシステムのためのチャネル品質測定及び報告のための動作を実行することができる。メインプロセッサ1040は、実行プロセスによって要求されるように、データ及び/又は命令をメモリ1060の内外に移動させることができる。いくつかの実施形態では、メインプロセッサ1040は、OSプログラム1061に基づいて、又はeNB若しくはオペレータから受信した信号に応答して、アプリケーション1062を実行するように構成される。メインプロセッサ1040はまた、ラップトップコンピュータ及びハンドヘルドコンピュータなどの他のデバイスに接続する能力をUE916に提供するI/Oインターフェース1045に結合される。I/Oインターフェース1045は、これらのアクセサリとメインコントローラ1040との間の通信経路である。
メインプロセッサ1040はまた、キーパッド1050(単に単一のボタンであってもよく、又はボタンのアレイ若しくは他のセットであってもよい)及びディスプレイユニット1055に結合される。UE916のオペレータは、キーパッド1050を使用してUE916にデータを入力することができる。ディスプレイ1055は、例えばウェブサイトからテキスト及び/又は少なくとも限定されたグラフィックをレンダリングし、既知の慣行に従ってユーザによるタッチ入力を受信することができるタッチスクリーンディスプレイ又は他のディスプレイであってもよい。メモリ1060はメインプロセッサ1040に結合され、メモリ1060の少なくとも一部はランダムアクセスメモリ(RAM)を含むことができ、メモリ1060の別の部分はフラッシュメモリ又は他の読み出し専用メモリ(ROM)を含むことができる。
図10AはUE916の一例を示しているが、図10Aに様々な変更を加え得る。例えば、図10Aの様々な構成要素を組み合わせるか、さらに細分化するか、又は省略することができ、特定の必要に応じて追加の構成要素を追加することができる。特定の例として、メインプロセッサ1040は、1又は複数の中央処理装置(CPU)及び1又は複数のグラフィック処理装置(GPU)などの複数のプロセッサに分割することができる。また、図10Aは、携帯電話又はスマートフォンとして構成されたUE916を示しているが、UEは、他の種類のモバイル又は固定デバイスとして動作するように構成することができる。
図10Bは、本開示による、誤り訂正符号化が実装され得る例示的な拡張NodeB(eNB)ネットワークを示す。図10Bに示されたeNB902の実施形態は例示のみのためのものであり、図9の他のeNBは同一又は同様の構成を有することができる。しかしながら、eNBは多種多様な構成であり、図10Bは、本開示の範囲をeNBの任意の特定の実施態様に限定しない。なお、eNB901及びeNB903は、eNB1002と同一又は同様の構造を含み得る。
図10Bに示すように、eNB902は、複数のアンテナ1070a~1070nと、複数のRF送受信機1072a~1072nと、送信(Tx)処理回路1074と、受信(Rx)処理回路1076とを含む。特定の実施形態では、複数のアンテナ1070a~1070nのうちの1つ又は複数は、2Dアンテナアレイを含む。eNB902はまた、コントローラ/プロセッサ1078と、メモリ1080と、バックホール又はネットワークインターフェース1082とを含む。
RF送受信機1072a~1072nは、アンテナ1070a~1070nから、UE又は他のeNBによって送信された信号などの着信RF信号を受信する。RF送受信機1072a~1072nは、着信RF信号をダウンコンバートしてIF信号又はベースバンド信号を生成する。IF信号又はベースバンド信号は、Rx処理回路1076に送られ、Rx処理回路1076は、ベースバンド信号又はIF信号をフィルタリング、復号、及び/又はデジタル化することによって処理された信号を生成する。Rx処理回路1076は、さらなる処理のために処理された信号をコントローラ/プロセッサ1078に送信する。
Tx処理回路1074は、ソースデータブロック用の少なくともいくつかの入力データとして、コントローラ/プロセッサ1078からアナログ又はデジタルデータ(音声データ、ウェブデータ、電子メール、インタラクティブビデオゲームデータなど)を受信する。Tx処理回路1074は、出力ベースバンドデータを符号化、多重化、及び/又はデジタル化する回路を実装して処理信号を生成する。RF送受信機1072a~1072nは、Tx処理回路1074から発信処理信号を受信し、ベースバンド信号又はIF信号を、アンテナ1070a~1070nを介して伝送されるRF信号にアップコンバートする。
コントローラ/プロセッサ1078は、eNB 902の全体的な動作を制御する、1又は複数のプロセッサ若しくはその他の処理デバイスを含み得る。例えば、コントローラ/プロセッサ1078は、周知の原理に従って、RF送受信機1072a~1072n、Rx処理回路1076、及びTx処理回路1074による順方向チャネル信号の受信及び逆方向チャネル信号の送信を制御することができる。コントローラ/プロセッサ878は、より高度な無線通信機能などの追加の機能もサポートすることができる。多種多様な他の機能のいずれかが、コントローラ/プロセッサ1078によってeNB902においてサポートされ得る。いくつかの実施形態では、コントローラ/プロセッサ1078は、少なくとも1つのマイクロプロセッサ又はマイクロコントローラを含み、他の実施形態では、メインプロセッサは、専用回路(例えば、体系的及び/又は非体系的な符号化プロセス、パンクチャリングプロセス、データマッピング用などの)並びに(任意に)プログラマブル論理又は処理回路を含む。
コントローラ/プロセッサ1078はまた、基本OSなどのメモリ1080に常駐するプログラム及び他のプロセスを実行することができる。コントローラ/プロセッサ1078はまた、2Dアンテナアレイを有するシステムのためのチャネル品質測定及び報告をサポートすることができる。いくつかの実施形態では、コントローラ/プロセッサ1078は、エンティティ間の通信をサポートする。コントローラ/プロセッサ1078は、実行プロセスによって必要とされるように、データ及び/又は命令をメモリ1080の内外に移動させることができる。
コントローラ/プロセッサ1078はまた、バックホール又はネットワークインターフェース1082に結合される。バックホール又はネットワークインターフェース1082は、eNB 902がバックホール接続又はネットワークを介して他のデバイス又はシステムと通信することを可能にする。インターフェース1082は、任意の適切な有線又は無線接続(複数可)を介した通信をサポートすることができる。例えば、eNB902がセルラ通信システム(例えば、3G、4G、5G、LTE、又はLTE-Aをサポートするもの)の一部として実施される場合、インターフェース1082は、eNB902が有線又は無線バックホール接続を介して他のeNBと通信することを可能にし得る。eNB902がアクセスポイントとして実装される場合、インターフェース1082は、eNB702が有線若しくは無線ローカルエリアネットワークを介して、又は有線若しくは無線接続を介して(インターネットなどの)より大規模なネットワークと通信することを可能にし得る。インターフェース1082は、イーサネット(登録商標)又はRF送受信機などの有線又は無線接続を介した通信をサポートする任意の適切な構造を含む。
メモリ1080は、コントローラ/プロセッサ1078に結合されている。メモリ1080の一部はRAMを含むことができ、メモリ1080の別の部分はフラッシュメモリ又は他のROMを含むことができる。特定の実施形態では、複数の命令がメモリに記憶される。命令は、コントローラ/プロセッサ1078に、体系的及び/又は非体系的な符号化若しくは復号プロセス、パンクチャリングプロセス、データマッピングなどを実行させるように構成される。
図10BはeNB902の一例を示しているが、図10Bに様々な変更を加え得る。例えば、eNB902は、図示された任意の数の各構成要素を含み得る。特定の例として、アクセスポイントは、複数のインターフェース1082を含むことができ、コントローラ/プロセッサ1078は、異なるネットワークアドレス間でデータをルーティングするためのルーティング機能をサポートすることができる。別の特定の例として、Tx処理回路1074の単一のインスタンス及びRx処理回路1076の単一のインスタンスを含むものとして示されているが、eNB902は、各々の複数のインスタンス(RF送受信機ごとに1つなど)を含むことができる。
従来技術との比較。本開示のこの部分では、本原理を従来技術と比較し、いくつかの重要な違いを指摘する。
実用的な観点から、本原理の最も重要な態様は、図8に示すように、それらが従来技術よりも大きな性能利得を提供することである。この改善は、いくつかの技術を組み合わせることによって得られる。チャネル偏波を生成する手段として、内部変換が使用される。外部変換は、ツリー符号を作成するために使用される。(新規スコア関数法に基づく)データインデックス集合選択方法は、デコーダにおいて深さ優先ツリー探索アルゴリズムに利用可能な偏波情報の量に従ってソースデータビットの取り込みを調整するために使用される。本原理は、方程式が雑音によって乱される場合に1組の線形方程式を解く効率的で強力な方法として三角分解を使用する。
極符号化における従来技術は、様々な連結体系によって、とりわけ外部符号としてのCRC及び内部極符号を復号するためのリストデコーダを使用することによって、最良の既知の性能結果を達成する。そのようなCRC支援リスト復号方法では、R=Routinという制約を条件として、外部符号は1に近いレートRoutを有し、内部符号は符号全体の目標レートRをわずかに上回るレートRinを有する。複雑さはほぼ完全に内部デコーダ内に常駐し、外部デコーダは単純なCRCチェックを実行する。本原理は、特定の重要な点で従来技術の連結体系とは異なる。第一に、それらの好ましい実施形態における本原理は、レートRinが1に近い内部符号及びレートRoutがRに近い外部符号を使用する。言い換えれば、内部符号は有意な冗長性を付加しない(したがって、スタンドアロン符号として有意な誤り訂正能力を有さない)。本原理は、主に誤り訂正のための強力な外部符号に依存し、従来技術の連結方法は、主に誤り訂正のための内部符号の強度に依存する。
極変換は、従来技術において、極変換入力のいくつかの座標が凍結されたスタンドアロン符号化体系として使用される。本原理は、チャネル偏波を生成する手段として極変換を使用する。それらの好ましい実施形態における本原理は、ツリー探索アルゴリズムを使用して復号することができるツリー符号を構築するために、内部デコーダによって提供される偏波相互情報を利用する。
複雑度が低い場合、ツリー符号は畳み込み演算を使用して構築される。従来技術における畳み込み符号とは異なり、畳み込み演算への入力は、データシンボルと凍結シンボルとの混合である。データシンボルと凍結シンボルとの混合は、提供されたデータレートを、内部変換によってチャネルから到来する偏波情報に一致させるアルゴリズムに従って行われる。それらの好ましい実施形態では、TF符号は、外部符号を復号するための強力なデコーダ(逐次デコーダ)と、内部変換によって提供される逐次復号のカットオフレートを高めるための偏波の有益な効果との両方の利点を享受する。
従来技術における畳み込み符号化は、メモリレスチャネルに適した時不変レートプロファイルを使用する。本原理は、外部変換への入力の座標のサブセットが凍結されている場合、ある種の畳み込み符号化を使用する。しかしながら、結果として得られる畳み込み符号は、外部変換によって見られる有効チャネルの時変情報プロファイルと一致する時変レートプロファイルを有する。従来技術における畳み込み符号は終端を必要とする。本原理による外部変換は終端を使用しない。
従来技術の逐次デコーダは、主にメモリレスチャネルで使用される。本原理は、逐次復号を使用してメモリを有するチャネル(内部極変換によって生成されたチャネルはメモリを有する)上で符号を復号する。従来技術における逐次デコーダは、ノードの深さに依存しない時不変バイアス項を使用する。本原理による逐次デコーダは、符号ツリー内のノードの深さに依存する時変バイアス項を使用する。
本原理の拡張。ここで、本原理を容易に拡張することができるいくつかの方向を指摘する。そのような拡張はすべて当業者には明らかであり、それらは本開示によって網羅される。
上記で指摘したように、本原理は、外部デコーダ232の一部として任意のツリー探索アルゴリズムで適用することができる。1つの可能性は、メモリレスチャネルを介して畳み込み符号を復号するためのML手順であるビタビ復号を使用することである。外部コーダ232は、チャネル120と外部デコーダ232との間に内部デコーダ231が存在することに起因してメモリを有するチャネルを見るので、ビタビ復号はTF符号を復号するのに準最適である。しかしながら、TFコードを復号するためにリストの有無にかかわらずビタビデコーダを使用することが依然として可能である。
説明を簡単にするために、外部変換Goutが厳密に上三角行列であり、内部変換Ginが厳密に下三角行列であるようにTF符号を定義した。本原理の利点は、P、Q、P’、Q’が置換行列であり、U及びLはそれぞれ厳密に上三角行列及び厳密に下三角行列である場合、形式Gout=PUQの外部変換又は形式Gin=P’LQ’の内部変換を使用しても保存できることが当業者には明らかであろう。本原理は、そのような置換の導入がハードウェア又はソフトウェアにおける本原理の実装を容易にし得ることを予測している。本開示における方法のすべてのそのような変形は、本原理によって網羅される。
外部変換行列Gout及び内部変換行列Ginは、本原理の好ましい実施形態における非特異行列である。しかしながら、本原理のいくつかの実施形態では、Gout又はGinのいずれかが特異であっても非正方であってもよいことを予測する。この状況は、例えば、TCBのいくつかの要素がパンクチャリングされる場合に発生する可能性があり、これはGinのいくつかの列を落とすことに相当する。
本原理の背後にある本質的な考え方は、外部変換Gout及び内部変換Ginが同じ寸法を有さない場合でも適用され得ることが当業者には明らかであろう。例えば、Ginの行数がGoutの列数よりも多い場合、第2のソースデータブロック又は第2の凍結データブロックを内部変換Ginの入力に挿入することができる。
本明細書では、生成行列の三角分解による誤り訂正符号化のための方法及び装置の特定の実施形態が詳細に説明され、図面に示されているが、本開示に包含される主題は特許請求の範囲によってのみ限定されることを理解されたい。本開示を例示的な実施形態と共に説明してきたが、当業者であれば種々の変更及び修正を提案し得る。本開示は、添付の特許請求の範囲内に含まれるそのような変更及び修正を包含することが意図される。本出願の説明は、任意の特定の要素、工程、又は機能が、特許請求の範囲に含まれなければならない必須又は重要な要素であることを暗示するものとして読まれるべきではなく、特許取得された主題の範囲は、許容される特許請求の範囲によってのみ定義される。さらに、これらの特許請求の範囲はいずれも、「のための手段(means for)」又は「のための工程(step for)」という正確な単語が特定の請求項で明示的に使用され、続いて機能を特定する分詞句が使用されない限り、添付の特許請求の範囲又は請求項の要素のいずれかに関して35 USC§112(f)を行使することを意図していない。請求項内の「機構」、「モジュール」、「デバイス」、「ユニット」、「構成要素」、「要素」、「部材」、「装置」、「機械」、「システム」、「プロセッサ」、又は「コントローラ」などの用語(これらに制限するものではないが)の使用は、特許請求の範囲自体の特徴によってさらに修正又は強化されるとき、当業者に知られている構造を指すと理解及び意図されており、35 U.S.C.§112(f)を行使することを意図していない。
連結符号化極符号化の性能を改善するのに非常に効果的であることが証明された方法は、より強力な符号を作成するために2つ以上の符号をタンデムに組み合わせる方法である連結符号化である。連結符号化の考え方は、Elias[ELI1954]の製品符号化方法に遡ることができる。連結符号化に関する画期的な研究は、Forneyのモノグラフ[FOR1966]である。Forneyの連結体系では、ソースデータブロックは最初に外部エンコーダによって外部符号から外部符号語に符号化され、外部符号語は内部エンコーダによって内部符号から内部符号語に符号化される。参考文献[SEI2010]、[SEI2013]、[TRI2013]、[TAL2015]、[HUA2016]、[WAN2016]、[CHE2017]、[WUX2018]、及び[ZHA2018]は、極符号を内部符号とし、様々なパリティ検査符号を外部符号とする連結符号化を適用する。特に、1に近いレートの単純な巡回冗長検査(CRC)符号を外部符号として使用する[TAL2015]の体系は、極符号が3GPP NR規格[3GP2018]、[BIO2018]の一部として採用されている点まで、極符号性能を改善するのに非常に有効であることが判明している。[TAL2015]におけるデコーダは、リスト復号と逐次除去復号とを組み合わせたものであり、一般にCRC支援逐次除去リスト(CA-SCL)デコーダと呼ばれる。[TAL2015]のスキームの一般化が[WAN2016]に示されており、パリティ検査ビットを極符号器の入力ワードに挿入してSCL復号化下で極符号の性能を向上させるための様々なヒューリスティック的な方法を用いることを検討している。
逐次復号は、[NIU2012]、[TRI2017]、及び[JEO2019]の研究では極符号と共に使用されているが、極符号の復号には使用されている。それらの最も好ましい実施形態における本原理は、レート1の内部極符号がチャネルポラライザとして機能する状態で、外部ツリー符号を復号するために逐次デコーダを使用する。内部極符号を有する連結符号化体系に関する従来技術の技術とは異なり、本原理は、誤り訂正の目的ではなく、外部ツリー符号が逐次デコーダ(又は何らかの他のツリー探索ヒューリスティック)によってより効率的に探索され得るように偏波を生成する手段として内部極符号を使用する。
国際出願公開第2018/196765号では、図4において、符号化ビットシーケンスを得るために情報Uを行列Gにより符号化している。
国際出願公開第2018/060961号では、ブロック上三角行列又は帯状テプリッツ行列を用いて、複数構成された極符号を「空間的に」異なる組み合わせで連結することで、異なるブロック長を符号化することを開示している。
図2を参照すると、TF符号化システム200を示すブロック図が示されており、TF符号化システム200は、通信システム100のTF符号(Gout、Gin、A、a)の符号化及び復号への適合であり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータ選択器集合であり、aは凍結データブロック(FDB)である。TF符号化システム200は、TFエンコーダ210と、チャネル120(図1と同じ)と、TFデコーダ230とを備える。TFエンコーダ210は、データインサータ211、外部変換212、及び内部変換213を備え、データインサータ211は、SDB dを受信し、v=d及びvAc=aとなるようにデータコンテナブロック(DCB)vを生成する。外部変換212は、DCB vを受信し、u=vGoutである外部変換ブロック(OTB)uを生成する。内部変換213は、OTB uを受信し、x=uGinであるTCB xを生成する。TFエンコーダ210は、TCB xをチャネル120に送る。チャネル120は、TCB xを受信し、これに応答して、チャネル出力において受信された符号ブロック(RCB)yを生成する。TFデコーダ230は、内部デコーダ231と、外部デコーダ232と、データ抽出器233とを備える。TFデコーダ230は、チャネル出力からRCB yを受信し、それを内部デコーダ231に渡す。内部デコーダ231と外部デコーダ232は、メッセージインターフェースを介してメッセージを交換する。メッセージインターフェースを介して外部デコーダ232によって送信された各ノードメトリック要求に応答して、内部デコーダ231は、ノードメトリックを計算し、ノードメトリックをメッセージインターフェースを介して外部デコーダ232に送信する。各ノードメトリックは、複数の変数の関数であり、複数の変数は、ノード識別子及びRCB yを含む。外部デコーダ232は、内部デコーダ231によって生成されたノードメトリックを受信し、復号されたデータコンテナブロック(DDCB)v^を計算し、DDCB v^をデータ抽出器233に渡す。データ抽出器233は、DDCB v^を受信し、d^=v^を設定することによってDSDB d^を抽出する。よく設計されたTF符号化システムでは、DSDB d^は、高い確率でSDB dの正確なレプリカである。
TF符号化システム200の重要な態様は、内部デコーダ231及び外部デコーダ232を互いに独立して実装することが可能であるという意味で、そのモジュール構造である。より正確には、内部デコーダ231は、外部変換Goutとは無関係に実装されてもよく、外部デコーダ232は、内部変換Ginとは無関係に実装されてもよい。TFデコーダ230の実装においてこのようなモジュール性を有することは、TFデコーダ230のすべての部分を再設計する必要なく、内部変換又は外部変換を変更することができるため、有利である。以下では、TF符号化システム200の各部分についてより詳細に説明し、各部分の例示的な実施形態を提示する。
図6は、以下の特別な事例に内部変換213を実装するために使用することができる例示的な極変換回路600を示す。
Figure 2022544645000075

例示的な極変換回路600は、パラレル入力ポート601、パラレル出力ポート602、及び内部論理回路を備える。内部論理は組み合わせである。回路は、パラレル入力ポート601で加えられる入力信号(u,・・・,u)によって駆動され、パラレル出力ポート602で(何らかの信号伝搬遅延後に)出力信号(x,・・・,x)を生成する。回路を介して入力論理信号を追跡することによって、出力信号が入力信号と
Figure 2022544645000076

Figure 2022544645000077

Figure 2022544645000078

Figure 2022544645000079

Figure 2022544645000080

Figure 2022544645000081

Figure 2022544645000082

及びx=uによって関係していることを検証することができ、
Figure 2022544645000083

は論理排他的論理和(XOR)演算を示す。論理信号間のこれらの関係は、行列乗算
Figure 2022544645000084

を実行することによってベクトルu=(u,…,u)∈F とx=(x,…,x)∈F との間に得られる代数的関係と同じである。したがって、回路600が例示的な事例
Figure 2022544645000085

の内部変換演算を正しく実装することが検証される。回路600を任意のnを有する事例
Figure 2022544645000086

に一般化するために、極符号化に関する従来技術を参照する。極符号化に関する従来技術は、ハードウェア又はソフトウェアのいずれかを使用して極変換を実装するための多くの選択肢を含む。すべてのそのような実装オプションは、本原理の物理的実現に使用することができる。
ネットワークの種類に応じて、「基地局」、「BS]、又は「アクセスポイント」など、「eNodeB」又は「eNB」の代わりに他の周知の用語が使用されてもよい。便宜上、この特許文書では、「eNodeB」及び「eNB」という用語は、リモート端末に無線アクセスを提供するネットワークインフラストラクチャ構成要素を指すために使用される。また、ネットワークの種類によっては、「移動局」(又は「MS」)、「加入者局」(又は「SS」)、「リモート端末」、「無線端末」、又は「ユーザデバイス」など、「ユーザ機器」又は「UE」の代わりに他の周知の用語が使用されてもよい。便宜上、「ユーザ機器」及び「UE」という用語は、UEがモバイルデバイス(携帯電話又はスマートフォンなど)であるか、通常は固定デバイス(デスクトップコンピュータ又は自動販売機など)と見なされるかにかかわらず、eNBに無線でアクセスするリモート無線機器を指すために本特許文書で使用される。
eNB902は、eNB902のカバレッジエリア920内の第一の複数のユーザ機器(UE)のためにネットワーク930への無線ブロードバンドアクセスを提供する。第一の複数のUEは、スモールビジネス(SB)に位置し得るUE911と、企業(E)内に位置し得るUE912と、WiFiホットスポット(HS)に位置し得るUE913と、第一の住宅(R)に位置し得るUE914と、第2の住宅(R)に位置し得るUE915と、携帯電話、無線ラップトップ、無線携帯情報端末(PDA)、タブレットなどのようなモバイルデバイス(M)であり得るUE916と、を含む。eNB903は、eNB903のカバレッジエリア925内の第2の複数のUEに対してネットワーク930への無線ブロードバンドアクセスを提供する。第2の複数のUEは、UE915及びUE916を含む。いくつかの実施形態では、eNB901~903のうちの1つ又は複数は、3G、4G又は5G、ロングタームエボリューション(LTE)、LTE-A、WiMAX、又はその他の高度な無線通信技術を用いて、互いに及びUE911~916と通信し得る。
RF送受信機1010は、アンテナ1005から、ネットワーク900のeNBによって送信された着信RF信号を受信する。RF送受信機1010は、着信RF信号をダウンコンバートして、受信機(Rx)処理回路1025に送信される中間周波数(IF)又はベースバンド信号を生成することができる。Rx処理回路1025は、処理された信号をスピーカ1030(音声データ用など)に、又はさらなる処理(ウェブブラウジングデータ用など)のためにメインプロセッサ1040に送信する。
図10Bは、本開示による、誤り訂正符号化が実装され得る例示的な拡張NodeB(eNB)ネットワークを示す。図10Bに示されたeNB902の実施形態は例示のみのためのものであり、図9の他のeNBは同一又は同様の構成を有することができる。しかしながら、eNBは多種多様な構成であり、図10Bは、本開示の範囲をeNBの任意の特定の実施態様に限定しない。なお、eNB901及びeNB903は、eNB902と同一又は同様の構造を含み得る。
コントローラ/プロセッサ1078は、eNB 902の全体的な動作を制御する、1又は複数のプロセッサ若しくはその他の処理デバイスを含み得る。例えば、コントローラ/プロセッサ1078は、周知の原理に従って、RF送受信機1072a~1072n、Rx処理回路1076、及びTx処理回路1074による順方向チャネル信号の受信及び逆方向チャネル信号の送信を制御することができる。コントローラ/プロセッサ1078は、より高度な無線通信機能などの追加の機能もサポートすることができる。多種多様な他の機能のいずれかが、コントローラ/プロセッサ1078によってeNB902においてサポートされ得る。いくつかの実施形態では、コントローラ/プロセッサ1078は、少なくとも1つのマイクロプロセッサ又はマイクロコントローラを含み、他の実施形態では、メインプロセッサは、専用回路(例えば、体系的及び/又は非体系的な符号化プロセス、パンクチャリングプロセス、データマッピング用などの)並びに(任意に)プログラマブル論理又は処理回路を含む。
コントローラ/プロセッサ1078はまた、バックホール又はネットワークインターフェース1082に結合される。バックホール又はネットワークインターフェース1082は、eNB 902がバックホール接続又はネットワークを介して他のデバイス又はシステムと通信することを可能にする。インターフェース1082は、任意の適切な有線又は無線接続(複数可)を介した通信をサポートすることができる。例えば、eNB902がセルラ通信システム(例えば、3G、4G、5G、LTE、又はLTE-Aをサポートするもの)の一部として実施される場合、インターフェース1082は、eNB902が有線又は無線バックホール接続を介して他のeNBと通信することを可能にし得る。eNB902がアクセスポイントとして実装される場合、インターフェース1082は、eNB902が有線若しくは無線ローカルエリアネットワークを介して、又は有線若しくは無線接続を介して(インターネットなどの)より大規模なネットワークと通信することを可能にし得る。インターフェース1082は、イーサネット(登録商標)又はRF送受信機などの有線又は無線接続を介した通信をサポートする任意の適切な構造を含む。
実用的な観点から、本原理の最も重要な態様は、図8Aに示すように、それらが従来技術よりも大きな性能利得を提供することである。この改善は、いくつかの技術を組み合わせることによって得られる。チャネル偏波を生成する手段として、内部変換が使用される。外部変換は、ツリー符号を作成するために使用される。(新規スコア関数法に基づく)データインデックス集合選択方法は、デコーダにおいて深さ優先ツリー探索アルゴリズムに利用可能な偏波情報の量に従ってソースデータビットの取り込みを調整するために使用される。本原理は、方程式が雑音によって乱される場合に1組の線形方程式を解く効率的で強力な方法として三角分解を使用する。
本明細書では、生成行列の三角分解による誤り訂正符号化のための方法及び装置の特定の実施形態が詳細に説明され、図面に示されているが、本開示に包含される主題は特許請求の範囲によってのみ限定されることを理解されたい。本開示を例示的な実施形態と共に説明してきたが、当業者であれば種々の変更及び修正を提案し得る。本開示は、添付の特許請求の範囲内に含まれるそのような変更及び修正を包含することが意図される。本出願の説明は、任意の特定の要素、工程、又は機能が、特許請求の範囲に含まれなければならない必須又は重要な要素であることを暗示するものとして読まれるべきではなく、特許取得された主題の範囲は、許容される特許請求の範囲によってのみ定義される

Claims (16)

  1. ソースデータブロックdを送信された符号ブロックxに符号化するための通信システムで使用するためのエンコーダ装置であって、
    データインサータと、
    変換エンコーダと、を備え、
    前記エンコーダ装置は、1組のパラメータ(N,K,Gout,Gin,A,a)に従って構成され、Nは前記送信された符号語xの長さであり、Kは前記ソースデータブロックdの長さであり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータインデックス集合であり、aは固定データブロックであり、N及びKは1≦K<Nを満たす整数であり、前記データインデックス集合Aはサイズ|A|=Kを有する{1,2,・・・,N}のサブセットであり、前記固定データブロックaは長さN-Kを有し、前記外部変換行列Goutは、i=1,2,・・・,N及びj=1,2,・・・,Nごとに行列Goutのi行目とj列目に要素(gouti,jを有するN×Nの上三角行列であり、1≦j<i≦Nを満たす各対の整数(i,j)に対して(gouti,j=0であり、各i=1,2,・・・,Nに対して(gouti,i≠0であり、1≦i<j≦Nを満たす少なくとも1つの対の整数(i,j)に対して(gouti,j≠0であり、前記内部変換行列Ginは、クロネッカー積
    Figure 2022544645000059

    によって与えられるN×Nの下三角極変換行列であり、n=logNであり、
    前記データインサータは、前記ソースデータブロックdを受信し、v=d及びvAc=aを設定することによってデータコンテナブロックvを生成するように構成され、vは、インデックスがAにあるvの座標に対応するvのデータ部分を表し、vAcは、インデックスがAにないvの座標に対応するvの凍結部分を表し、
    前記変換エンコーダは、前記データコンテナブロックvを受信し、x=vGoutinを計算することによって、送信された符号ブロックxを集約するように構成され、
    前記エンコーダ装置は、前記送信された符号ブロックxを前記通信システム内のチャネルに送るようにさらに構成される、エンコーダ装置。
  2. 前記変換エンコーダが、前記データコンテナブロックvを受信し、外部変換ブロックu=vGoutを生成するように構成された外部変換エンコーダと、
    前記外部変換ブロックuを受信し、前記送信された符号ブロックx=vGinを計算するように構成された内部変換エンコーダと、を備える、請求項1に記載のエンコーダ装置。
  3. 前記外部変換行列Goutは、因果インパルス応答c=(c,c,・・・,c)によって定義されるテプリッツ行列であり、m>0、c≠0、及びc≠0である、請求項2に記載のエンコーダ装置。
  4. 前記データインデックス集合Aは、点別スコア関数に従って選択され、前記点別スコア関数は、ハミングスコア関数、相互情報スコア関数、又はGallagerスコア関数のうちの1つである、請求項1に記載のエンコーダ装置。
  5. チャネルから受信された符号ブロックyを受信し、前記受信された符号ブロックyを復号して、ソースデータブロックdの推定値として復号されたソースブロックd^を生成するための通信システムにおいて使用するためのデコーダ装置であって、前記受信された符号ブロックyは、送信された符号ブロックxのノイズの多いバージョンを備え、前記デコーダ装置は、
    内部デコーダと、
    外部デコーダと、を備え、
    前記デコーダ装置は、1組のパラメータ(N,K,Gout,Gin,A,a)に従って構成され、Nは前記送信された符号語xの長さであり、Kは前記ソースデータブロックdの長さであり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータインデックス集合であり、aは固定データブロックであり、N及びKは1≦K<Nを満たす整数であり、前記データインデックス集合Aはサイズ|A|=Kを有する{1,2,・・・,N}のサブセットであり、前記固定データブロックaは長さN-Kを有し、前記外部変換行列Goutは、i=1、2、・・・,N及びj=1、2、・・・,NごとにGoutのi行目及びj列目に要素(gouti,jを有するN×Nの上三角行列であり、1≦j<i≦Nを満たす各対の整数(i,j)に対して(gouti,j=0であり、各i=1,2,・・・,Nに対して(gouti,i≠0であり、1≦i<j≦Nを満たす少なくとも1つの対の整数(i,j)に対して(gouti,j=0であり、前記内部変換行列Ginは、クロネッカー積
    Figure 2022544645000060

    によって与えられるN×Nの下三角極変換行列であり、n=logNであり、前記送信された符号ブロックx及び前記ソースデータブロックは、関係式x=vGoutinを満たし、vは、データ部分v=d及び凍結部分vAc=aを含むデータコンテナブロックであり、vは、インデックスがAにあるvの座標に対応するvの部分を表し、vAcは、インデックスがAにないvの座標に対応するvの部分を表し、
    前記内部デコーダは、前記受信された符号ブロックyを受信し、前記外部デコーダからのノードメトリック要求を受信し、前記内部変換行列Ginに従ってノードメトリックを計算し、計算されたノードメトリックを前記外部デコーダに送信するように構成され、
    前記外部デコーダは、前記内部デコーダへノードメトリック要求を送信し、前記内部デコーダから計算されたノードメトリックを受信し、前記外部変換行列Gout、前記データインデックス集合A、及び前記固定データブロックaに従って、復号されたデータコンテナブロックv^を計算するように構成され、
    前記デコーダ装置は、d^=v^を設定することによって前記復号されたデータコンテナブロックv^から復号されたソースデータブロックd^を抽出するようにさらに構成された、デコーダ装置。
  6. 前記外部変換行列Goutは、因果インパルス応答c=(c,c,・・・,cN-1)によって定義されるテプリッツ行列であり、1≦m≦N-1を満たす少なくとも1つの整数mに対してc≠0及びc≠0である、請求項5に記載のデコーダ装置。
  7. 前記データインデックス集合Aは、点別スコア関数に従って選択され、前記点別スコア関数は、ハミングスコア関数、相互情報スコア関数、又はGallagerスコア関数のうちの1つである、請求項5に記載のデコーダ装置。
  8. 前記外部デコーダは、深さ優先ツリー探索アルゴリズムを使用することによって前記復号されたデータコンテナブロックを計算する、請求項5に記載のデコーダ装置。
  9. データインサータ及び変換エンコーダを含むエンコーダ装置を使用して、ソースデータブロックdを送信された符号ブロックxに符号化する通信システムで使用するための符号化方法であって、
    1組のパラメータ(N,K,Gout,Gin,A,a)に従って前記エンコーダ装置を構成することであって、Nは前記送信された符号語xの長さであり、Kは前記ソースデータブロックdの長さであり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータインデックス集合であり、aは固定データブロックであり、N及びKは1≦K<Nを満たす整数であり、前記データインデックス集合Aはサイズ|A|=Kを有する{1,2,・・・,N}のサブセットであり、前記固定データブロックaは長さN-Kを有し、前記外部変換行列Goutは、i=1,2,・・・,N及びj=1,2,・・・,NごとにGoutのi行目及びj列目に要素(gouti,jを有するN×Nの上三角行列であり、1≦j<i≦Nを満たす各対の整数(i,j)に対して(gouti,j=0であり、各i=1,2,・・・,Nに対して(gouti,j≠0であり、1≦i<j≦Nを満たす少なくとも1つの対の整数(i,j)に対して(gouti,j≠0であり、前記内部変換行列Ginは、クロネッカー積
    Figure 2022544645000061

    によって与えられるN×Nの下三角極変換行列であり、n=logNである、前記エンコーダ装置を構成することを含み、前記符号化方法は、
    前記データインサータで、前記ソースデータブロックdを受信することと、
    前記データインサータ内で、v=d及びvAc=aを設定することによってデータコンテナブロックvを生成することであって、vは、インデックスがA内にあるvの座標に対応するvのデータ部分を表し、vAcは、インデックスがA内にないvの座標に対応するvの凍結部分を表す、データコンテナブロックvを生成することと、
    前記データインサータから前記変換エンコーダで前記データコンテナブロックvを受信することと、
    前記変換エンコーダ内で、x=vGoutinを計算することによって送信された符号ブロックxを集約することと、
    前記送信された符号ブロックxを前記通信システム内のチャネルに送ることと、
    を含む、符号化方法。
  10. 前記変換エンコーダは、
    前記データコンテナブロックvを受信し、外部変換ブロックu=vGoutを生成する外部変換エンコーダと、
    前記外部変換ブロックuを受信し、前記送信された符号ブロックx=vGinを計算する内部変換エンコーダと、
    を備える、請求項9に記載の符号化方法。
  11. 前記外部変換行列Goutは、因果インパルス応答c=(c,c,・・・,c)によって定義されるテプリッツ行列であり、m>0、c≠0、及びc≠0である、請求項10に記載の符号化方法。
  12. 前記データインデックス集合Aは、点別スコア関数に従って選択され、前記点別スコア関数は、ハミングスコア関数、相互情報スコア関数、又はGallagerスコア関数のうちの1つである、請求項9に記載の符号化方法。
  13. チャネルから受信された符号ブロックyを受信し、ソースデータブロックdの推定値として復号されたソースブロックd^を生成するために、内部デコーダ及び外部デコーダを含むデコーダ装置を使用して、前記受信された符号ブロックyを復号するための通信システムにおいて使用するための復号方法であって、前記受信された符号ブロックyは、送信された符号ブロックxの雑音バージョンを含み、前記復号方法は、
    1組のパラメータ(N,K,Gout,Gin,A,a)に従って前記デコーダ装置を構成することであって、Nは前記送信された符号語xの長さであり、Kは前記ソースデータブロックdの長さであり、Goutは外部変換行列であり、Ginは内部変換行列であり、Aはデータインデックス集合であり、aは固定データブロックであり、N及びKは1≦K<Nを満たす整数であり、前記データインデックス集合Aはサイズ|A|=Kを有する{1,2,・・・,N}のサブセットであり、前記固定データブロックaは長さN-Kを有し、前記外部変換行列Goutは、i=1、2、・・・、N及びj=1、2、・・・、NごとにGoutのi行目及びj列目に要素(gouti,jを有するN×Nの上三角行列であり、1≦j<i≦Nを満たす各対の整数(i,j)に対して(gouti,j=0であり、各i=1,2,・・・,Nに対して(gouti,j≠0であり、1≦i<j≦Nを満たす少なくとも1つの対の整数(i,j)に対して(gouti,i≠0であり、前記内部変換行列Ginは、クロネッカー積
    Figure 2022544645000062

    によって与えられるN×Nの下三角極変換行列であり、n=logNであり、前記送信された符号ブロックx及び前記ソースデータブロックは、関係式x=vGoutinを満たし、vは、データ部分v=d及び凍結部分vAc=aを含むデータコンテナブロックであり、vは、インデックスがAにあるvの座標に対応するvの部分を表し、vAcは、インデックスがAにないvの座標に対応するvの部分を表す、前記デコーダ装置を構成することと、
    前記内部デコーダで、前記受信された符号ブロックyを受信することと、
    前記外部デコーダから前記内部デコーダにノードメトリック要求を送信することと、
    前記内部デコーダで、前記外部デコーダからの前記ノードメトリック要求を受信することと、
    前記内部デコーダ内で、前記内部変換行列Ginに従ってノードメトリックを計算することと、
    前記内部デコーダから前記外部デコーダへ計算されたノードメトリックを送信することと、
    前記外部デコーダで、前記内部デコーダからの前記計算されたノードメトリックを受信することと、
    前記外部デコーダ内で、前記外部変換行列Gout、前記データインデックス集合A、及び前記固定データブロックaに従って、復号されたデータコンテナブロックv^を計算することと、
    前記データインデックス集合Aに従って前記復号されたデータコンテナブロックv^から復号されたソースデータブロックd^を抽出することと、
    を含む復号方法。
  14. 前記外部変換行列Goutは、因果インパルス応答c=(c,c,・・・,cN-1)によって定義されるテプリッツ行列であり、1≦m≦N-1を満たす少なくとも1つの整数mに対して、c≠0、及びc≠0である、請求項13に記載の復号方法。
  15. 前記データインデックス集合Aは、点別スコア関数に従って選択され、前記点別スコア関数は、ハミングスコア関数、相互情報スコア関数、又はGallagerスコア関数のうちの1つである、請求項13に記載の復号方法。
  16. 前記外部デコーダは、深さ優先ツリー探索アルゴリズムを使用して前記復号されたデータコンテナブロックを計算する、請求項13に記載の復号方法。
JP2021577550A 2019-06-26 2020-06-15 生成行列の三角分解による誤り訂正符号化のための方法及び装置 Pending JP2022544645A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/453,887 2019-06-26
US16/453,887 US11405055B2 (en) 2019-06-26 2019-06-26 Methods and apparatus for error correction coding with triangular factorization of generator matrix
PCT/IB2020/055588 WO2020261038A1 (en) 2019-06-26 2020-06-15 Methods and apparatus for error correction coding with triangular factorization of generator matrix

Publications (1)

Publication Number Publication Date
JP2022544645A true JP2022544645A (ja) 2022-10-20

Family

ID=71728786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577550A Pending JP2022544645A (ja) 2019-06-26 2020-06-15 生成行列の三角分解による誤り訂正符号化のための方法及び装置

Country Status (7)

Country Link
US (1) US11405055B2 (ja)
EP (2) EP4293918A3 (ja)
JP (1) JP2022544645A (ja)
KR (1) KR20220028031A (ja)
CN (1) CN114342266B (ja)
TW (1) TW202107857A (ja)
WO (1) WO2020261038A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376708A1 (en) * 2017-01-09 2022-11-24 Zte Corporation Data processing method and device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126895B2 (en) * 2019-05-22 2021-09-21 Lawrence Livermore National Security, Llc Mimicking of corruption in images
US11271593B2 (en) * 2019-12-02 2022-03-08 Polaran Yazilim Bilisim Danismanlik Ithalatihracat Sanayi Ticaret Limited Sirketi Methods and apparatus for systematic encoding of data in error correction coding using triangular factorization of generator matrix
KR20230003466A (ko) * 2020-03-16 2023-01-06 더 리전트 오브 더 유니버시티 오브 캘리포니아 폴라리제이션-조정 컨볼루션 코드들의 리스트 디코딩
US11418220B2 (en) * 2020-03-20 2022-08-16 Huawei Technologies Co., Ltd. Method, system, and apparatus for a segmented polarization-adjusted convolutional (PAC) code
US11689218B2 (en) * 2021-02-19 2023-06-27 Electronics And Telecommunications Research Institute Decoding method and apparatus based on polar code in communication system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108737021A (zh) * 2017-04-25 2018-11-02 华为技术有限公司 Polar码传输方法及装置
WO2018214787A1 (zh) * 2017-05-22 2018-11-29 中兴通讯股份有限公司 数据发送、处理方法及装置,网络侧设备和终端
WO2019064550A1 (ja) * 2017-09-29 2019-04-04 株式会社Nttドコモ ユーザ端末及び無線通信方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4545793B2 (ja) * 2004-08-10 2010-09-15 サムスン エレクトロニクス カンパニー リミテッド ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法
JP4821684B2 (ja) * 2007-04-02 2011-11-24 住友電気工業株式会社 符号化装置および符号化プログラム
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
US11349598B2 (en) 2016-09-30 2022-05-31 Telefonaktiebolaget Lm Ericsson (Publ) Spatially coupled polar codes
US10031806B2 (en) * 2016-11-01 2018-07-24 Cisco Technology, Inc. Efficient repair of erasure coded data based on coefficient matrix decomposition
US10608999B2 (en) * 2016-12-08 2020-03-31 Celeno Communications (Israel) Ltd. Establishing a secure uplink channel by transmitting a secret word over a secure downlink channel
WO2018130892A1 (en) * 2017-01-10 2018-07-19 Telefonaktiebolaget Lm Ericsson (Publ) Coding and decoding of a polar code concatenated with interleaving with an outer systematic code
GB2563419B (en) * 2017-06-15 2020-04-22 Accelercomm Ltd Polar decoder, communication unit, integrated circuit and method therefor
US10404291B2 (en) * 2017-11-29 2019-09-03 Polaran Yazilim Bilisim Danismanlik Ithalet Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
US10700829B2 (en) * 2018-02-14 2020-06-30 Qualcomm Incorporated Combining decision metrics of a scrambled payload

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108737021A (zh) * 2017-04-25 2018-11-02 华为技术有限公司 Polar码传输方法及装置
WO2018214787A1 (zh) * 2017-05-22 2018-11-29 中兴通讯股份有限公司 数据发送、处理方法及装置,网络侧设备和终端
WO2019064550A1 (ja) * 2017-09-29 2019-04-04 株式会社Nttドコモ ユーザ端末及び無線通信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAO WANG ET AL.: ""Parity-Check-Concatenated Polar Codes"", IEEE COMMUNICATIONS LETTERS, vol. 20, no. 12, JPN6023007911, December 2016 (2016-12-01), pages 2342 - 2345, XP011636292, ISSN: 0005001457, DOI: 10.1109/LCOMM.2016.2607169 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220376708A1 (en) * 2017-01-09 2022-11-24 Zte Corporation Data processing method and device
US11799498B2 (en) 2017-01-09 2023-10-24 Zte Corporation Data processing method and device
US11909417B2 (en) * 2017-01-09 2024-02-20 Zte Corporation Data processing method and device

Also Published As

Publication number Publication date
KR20220028031A (ko) 2022-03-08
EP4293918A3 (en) 2024-03-06
EP4293918A2 (en) 2023-12-20
WO2020261038A4 (en) 2021-02-25
US20200412385A1 (en) 2020-12-31
TW202107857A (zh) 2021-02-16
CN114342266B (zh) 2022-12-20
EP3991328A1 (en) 2022-05-04
US11405055B2 (en) 2022-08-02
WO2020261038A1 (en) 2020-12-30
CN114342266A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
JP2022544645A (ja) 生成行列の三角分解による誤り訂正符号化のための方法及び装置
US9362956B2 (en) Method and system for encoding and decoding data using concatenated polar codes
KR102548215B1 (ko) 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법
US11323727B2 (en) Alteration of successive cancellation order in decoding of polar codes
KR102353777B1 (ko) 낮은 복잡도 체계적 인코더를 이용하는 데이터 전송에서의 오류 정정을 위한 방법 및 시스템
KR20230079159A (ko) 외부 블록 코드 및 내부 편극 조정 컨볼루션 코드가 있는 직렬 연접 코드
CN111446969A (zh) 一种级联crc码的极化码编码方法及装置
CN114079530A (zh) 编码方法及装置
GB2509073A (en) Low Density Parity Checking using Interleaver Address Mappings
Venkatesh et al. A High-Throughput Reconfigurable LDPC Codec for Wide Band Digital Communications.
US11271593B2 (en) Methods and apparatus for systematic encoding of data in error correction coding using triangular factorization of generator matrix
Alfiras et al. Parallel Concatenation of LDPC Codes with LTE Modulation Schemes
Oliveira et al. Polarization-driven puncturing for polar codes in 5g systems
Gholoum Joint Detection and Decoding of Polar Coded SCMA Systems
EP4066388A1 (en) Device and method for encoding or decoding messages by means of a polar code

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20220225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240229

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240321