KR102548215B1 - 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법 - Google Patents

압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR102548215B1
KR102548215B1 KR1020217008578A KR20217008578A KR102548215B1 KR 102548215 B1 KR102548215 B1 KR 102548215B1 KR 1020217008578 A KR1020217008578 A KR 1020217008578A KR 20217008578 A KR20217008578 A KR 20217008578A KR 102548215 B1 KR102548215 B1 KR 102548215B1
Authority
KR
South Korea
Prior art keywords
error
side information
decode
channel
compressed
Prior art date
Application number
KR1020217008578A
Other languages
English (en)
Other versions
KR20210112294A (ko
Inventor
에르달 아리칸
Original Assignee
폴라란 하베르레스메 테크놀로질레리 아노님 시르케티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폴라란 하베르레스메 테크놀로질레리 아노님 시르케티 filed Critical 폴라란 하베르레스메 테크놀로질레리 아노님 시르케티
Publication of KR20210112294A publication Critical patent/KR20210112294A/ko
Application granted granted Critical
Publication of KR102548215B1 publication Critical patent/KR102548215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6588—Compression or short representation of variables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

통신 시스템(100)의 분할 디코더 장치(200, 400)는 소스에서 목적지로 전송된 메시지의 신뢰성 있는 전송을 제공한다. 채널 인코더(110)는 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하여 채널(120)을 통해 전송한다. 채널(120)은 전송된 코드 워드에 응답하여 채널 출력을 생성한다. 분할 디코더 장치(200, 400)에서, 디코드 클라이언트(210, 410)는 채널 출력(201)을 수신하고 압축된 오류 정보(202)를 생성하고, 디코드 서버(220, 420)는 압축된 오류 정보(202)를 수신하고 압축된 오류 추정치(203)를 생성한다. 디코드 클라이언트(210, 410)는 압축된 오류 추정치(203)를 수신하고 메시지 추정치(204)를 생성한다. 디코드 클라이언트(210, 410)와 디코드 서버(220, 420) 사이의 통신 복잡성이 감소된다.

Description

압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법
본 출원은 일반적으로 압축된 채널 정보를 사용하여 통신 시스템에서 데이터를 디코딩하는 것에 관한 것으로, 보다 상세하게는, 폴라 코드(polar codes)와 같은 선형 블록 코드를 사용하는 통신 시스템에서 데이터를 디코딩하는 것에 관한 것이다.
간단한 맥락에서 본 원리에 의해 해결되는 문제를 소개하기 위해 시각 i에 이진 입력 알파벳
Figure 112021033836213-pct00001
에서 입력
Figure 112021033836213-pct00002
를 수신하고, 확률
Figure 112021033836213-pct00003
의 유한 출력 알파벳
Figure 112021033836213-pct00004
에서 출력
Figure 112021033836213-pct00005
를 생성하는 이산 무기억 채널(DMC)를 고려한다. 조건부 확률
Figure 112021033836213-pct00006
는 DMC의 특성을 나타낸다. 각각의 코드 워드의 길이가
Figure 112021033836213-pct00007
인
Figure 112021033836213-pct00008
개의 코드 워드의 블록 코드를 사용하여 DMC
Figure 112021033836213-pct00009
에서 채널 코딩을 고려한다. 메시지
Figure 112021033836213-pct00010
이 메시지 세트
Figure 112021033836213-pct00011
에서 무작위로 선택되어 코드북의 m번째 코드 워드
Figure 112021033836213-pct00012
로 인코딩된다고 가정한다. 코드 워드
Figure 112021033836213-pct00013
이 채널을 통해 전송되고 채널 출력
Figure 112021033836213-pct00014
이 수신되었다고 가정한다. 채널의 무기억 특성으로 인해,
Figure 112021033836213-pct00015
가 DMC를 통해 전송되는 경우
Figure 112021033836213-pct00016
를 수신할 조건부 확률은 곱셈-형태 표현
Figure 112021033836213-pct00017
으로 제공된다.
이러한 통신 시스템의 디코더는 채널 출력
Figure 112021033836213-pct00018
를 받아 전송된 메시지
Figure 112021033836213-pct00019
의 추정치
Figure 112021033836213-pct00020
을 생성한다. 이러한 시스템의 핵심 성능 척도는 추정치
Figure 112021033836213-pct00021
이 실제 전송된 메시지
Figure 112021033836213-pct00022
과 같지 않을 확률로 정의된 프레임 오류율(FER)이다.
고속 데이터 통신에서, 채널 출력
Figure 112021033836213-pct00023
를 채널에서 디코더로 전달하면 필요한 데이터 버스 대역폭, 데이터 인터페이스 비용 및 전력 소비 측면에서 심각한 병목 현상이 발생할 수 있다. 본 원리는 시스템의 FER 성능을 저하시키지 않고 수신기에서 통신 복잡성을 줄이기 위해 채널 출력
Figure 112021033836213-pct00024
를 압축하는 방법을 도입함으로써 이 문제를 해결한다. 본 원리는 주로 데이터 소스에서 데이터 목적지까지의 사용자 데이터 속도(초당 비트 수(b/s))가 수신기 회로에서 사용되는 클록 주파수에 비해 높은 통신 시스템을 대상으로 한다.
본 원리가 가장 유용할 수 있는 것에 대한 보다 정확한 설명을 위해,
Figure 112021033836213-pct00025
는 소스에서 대상까지 원하는 사용자 데이터 속도(초당 비트 수(b/s))를 나타내고,
Figure 112021033836213-pct00026
은 시스템에 사용된 채널 코드의 속도를 나타낸다. 그런 다음, 코딩된 데이터 속도는
Figure 112021033836213-pct00027
(b/s)이며, 이는 또한 코딩된 비트를 전송하기 위해 이진 입력 채널
Figure 112021033836213-pct00028
를 사용해야하는 횟수이다. 수신기에서, 채널 출력 심볼은 이진 논리 신호를 전달하는 데이터 버스를 통해 전달되어야 한다.
Figure 112021033836213-pct00029
비트로 각 채널 출력 심볼
Figure 112021033836213-pct00030
를 나타낼 수 있으며, 여기서
Figure 112021033836213-pct00031
는
Figure 112021033836213-pct00032
의 요소 수를 나타내고
Figure 112021033836213-pct00033
는 임의의 실수
Figure 112021033836213-pct00034
에 대해
Figure 112021033836213-pct00035
보다 크거나 같은 가장 작은 정수를 나타낸다. 그런 다음, 채널 출력에서 디코더 입력으로의 데이터 전송 속도는
Figure 112021033836213-pct00036
(b/s)로 지정된다. 채널 출력과 디코더 입력 사이의 상호 연결(데이터 버스)이
Figure 112021033836213-pct00037
Hz의 클록 주파수에서 작동하는 경우, 상호 연결 폭(레인 수)은 적어도 아래 수학식 1과 같아야 한다.
Figure 112021033836213-pct00038
본 원리는 폭
Figure 112021033836213-pct00039
가 비용 또는 실행 가능성으로 인해 수신기 회로의 구현에 병목 현상을 일으키는 애플리케이션을 대상으로 한다. 현재, 이러한 병목 현상을 일으키는 경향이 있는 두 가지 요인이 있다. 하나는 더 높은 사용자 데이터 속도
Figure 112021033836213-pct00040
에 대한 현재의 요구이고, 다른 하나는 클럭 주파수
Figure 112021033836213-pct00041
를 제한하는 실리콘 기술 발전의 속도 저하이다. 이러한 요소는 일반적인 맥락에서 [ZABIN]에서 확인되고 자세히 논의되었다. 본 원리는 이러한 문제를 해결하고 채널 디코더의 맥락에서 솔루션을 제공한다. 본 개시에 대한 관점과 동기를 제공하기 위해 통신 표준 및 실리콘 기술의 경향에 대한 간략한 검토가 아래에 제공된다.
더 높은 데이터 속도
Figure 112021033836213-pct00042
에 대한 요구는 최근 표준화 활동을 살펴보면 알 수 있다. 유선 연결의 경우, IEEE 802.3ba 이더넷 표준은 광 미디어 [LAW]를 통한 데이터 속도
Figure 112021033836213-pct00043
Gb/s(초당 기가바이트)를 지정한다[LAW]. 무선 도메인에서, 2017 년에 비준된 IEEE 802.15.3d 표준은 252~322GHz 범위의 주파수를 사용하는 100Gb/s 시스템을 정의한다[HDRW]. 현재 IEEE 802.11ay 표준화 활동은 60GHz 대역에서 100Gb/s 무선 속도를 제공하는 것을 목표로 한다[GHASE]. 2018 이더넷 로드맵 [ETHER]은 2020년 이후의 초당 테라 비트(Tb/s) 데이터 속도에 대한 수요를 예측한다. 이러한 예에서 알 수 있듯이, 가까운 장래에 Tb/s에 근접하는 데이터 속도
Figure 112021033836213-pct00044
에서 작동하는 오류 정정 코딩 시스템에 대한 요구가 있을 것이다. 인터넷 트래픽 증가로 인해 더 높은 데이터 전송률에 대한 수요가 계속 줄어들지 않는 반면에, 실리콘 기술의 발전은 이러한 수요를 따라 가지 못하여, 본 원리에 의해 해결되는 통신 병목 현상이 발생한다.
전통적으로, 통신 시스템에서 증가된 데이터 속도
Figure 112021033836213-pct00045
에 대한 요구는 반도체 및 VLSI(Very Large Scale Integration) 기술의 개선으로 충족될 수 있었다. 최근까지, VLSI 기술은 무어의 법칙과 Dennard의 스케일링[NIKOL]로 알려진, 반도체 기술이 대략 18 개월마다 한 세대에서 다음 세대로 이동함에 따라 단위 전력 당 VLSI 성능이 시간이 지남에 따라 기하 급수적으로 증가한다고 가정하는 예측을 매우 밀접하게 따랐다. 그러나 트랜지스터 크기가 근본적인 물리적 한계에 접근하기 시작하면서 이러한 예측은 무효화되고 VLSI 기술의 성능과 에너지 효율성이 포화되기 시작했다. 무어의 법칙에 따라 트랜지스터 크기가 계속 축소되고 있지만, 트랜지스터 스위칭 속도(클록 주파수)는 전력 밀도 제약으로 인해 계속 증가할 수 없다[ESMAE]. 클럭 주파수가 정체됨에 따라, 여러 프로세서를 사용하는 병렬 컴퓨팅 방법이, 계산 성능을 향상시키는 주요 수단이 되었다[BETZE]. 반면에, 작업이 여러 프로세서로 분할되는 경우, 프로세서 간 상호 연결 네트워크가 있어야 프로세서 간 통신 및 동기화를 지원할 수 있다. Amdahl의 법칙[AMDAH]에 따르면, 다중 프로세서 시스템의 상호 연결 네트워크에서 약간의 대기 시간도 병렬 컴퓨팅의 이점을 크게 줄일 수 있다. 위에서 설명한 기술 발전의 결과로, 대기 시간 및 전력 소비 측면에서 통신 오버 헤드 감소가 고성능 컴퓨팅의 핵심 설계 목표로 부상했다[BETZE]. 본 원리는 채널 코드 용 고성능 디코더의 맥락에서 이러한 문제를 해결한다.
본 원리에 의해 해결되는 계산 문제의 규모를 나타내는 수치적 예로서, 원하는 사용자 데이터 속도가
Figure 112021033836213-pct00046
Tb/s이고, 속도가
Figure 112021033836213-pct00047
인 채널 코드,
Figure 112021033836213-pct00048
크기의 채널 출력 알파벳 및
Figure 112021033836213-pct00049
GHz의 클럭 주파수에서 작동하는 상호 연결을 갖는 통신 시스템을 고려한다. 필요한 상호 연결 폭은 [수학식 1]을 사용하여
Figure 112021033836213-pct00050
으로 계산된다. 채널 출력
Figure 112021033836213-pct00051
를 생성하는 수신기 회로와 디코더가 서로 다른 칩에 있는 경우, 각 칩에는 수신기 칩에서 디코더 칩으로 데이터를 가져 오기 위해 6000개의 핀이 있어야 한다. 이러한 인터페이스를 칩에 제공하는 것은 엄청나게 많은 비용이 들 수 있다. 수신기 회로와 디코더가 동일한 칩에 있는 경우에도, 6000-비트 온-칩 데이터 버스는 상당한 면적과 전력을 소비한다. 칩 간 또는 칩 내 통신을 위한 대규모 상호 연결 제공과 관련된 기술적 과제에 대한 철저한 논의는 [ZABIN]에서 찾을 수 있다.
본 원리의 일 실시 예에서, 채널로부터 디코더로 채널 출력을 통신하는 복잡성은 신드롬 디코딩 방법을 적용하고(또는, 적용하거나), 소스 코딩 방법을 사용하여 채널 출력을 압축함으로써 감소된다. 본 원리의 바람직한 실시 예에서, 폴라 코드를 위한 신드롬 디코더가 사용된다. 본 원리는, CRC를 사용하거나 사용하지 않은 연속 취소 디코딩 및 연속 취소 목록 디코딩을 포함한 폴라 코드에 대한 모든 유형의 디코딩 알고리즘과 조합하여 적용할 수 있다. 본 원리는 천공(puncturing) 및/또는 단축(shortening)이 있는 폴라 코드에 적용할 수 있다.
본 개시는 전술한 종래의 디코딩 적용에 더하여, 본 원리가 디코드 서버로 지정된 특수 처리 유닛이 다수의 디코드 클라이언트에 서비스를 제공하는 클라이언트-서버 유형 아키텍처에 적용될 수 있음을 예측한다. 클라이언트-서버 아키텍처의 본 원리의 일 실시 예에서, 디코드 서버는 클라우드에 위치하며, 다중 디코드 클라이언트는 인터넷, 4G 또는 5G 셀룰러 네트워크, 또는 Wi-Fi 네트워크와 같은 통신 네트워크를 통해 디코드 서버에 연결된다. 다른 클라이언트-서버 유형 실시 예에서, 디코드 서버 및 디코드 클라이언트는 동일한 칩에 위치하며 통신은 칩 상의 네트워크를 통해 발생한다. 후자의 유형의 실시 예는 모바일 핸드-세트 내부에 위치한 단일 칩에 의해 LTE 및 Wi-Fi 표준 지원과 같은 다중 채널 코드가 지원되어야 하는 SoC(system-on-chip) 유형 설계에 유용하다.
본 원리는 디코드 클라이언트로부터 디코드 서버로의 데이터 볼륨을 감소시키기 위해 적용될 수 있다. 본 원리의 추가 이점은 디코드 서버가 사용자 데이터에 대한 액세스 권한을 얻지 않는다는 것이며, 이러한 유형의 프라이버시는 클라우드를 신뢰할 수 없는 경우 중요하다.
참고 문헌
[AMDAH] Amdahl, G. M. 'Validity of the Single Processor Approach to Achieving Large Scale Computing Capabilities', in Proceedings of the April 18-20, 1967, Spring Joint Computer Conference. New York, NY, USA: ACM (AFIPS '67 (Spring)), pp. 483-485. doi: 10.1145/1465482.1465560, 1967년.
[BETZE] Betzel, F. et al. 'Approximate Communication: Techniques for Reducing Communication Bottlenecks in Large-Scale Parallel Systems', ACM Comput. Surv., 51(1), pp. 1:1-1:32. doi: 10.1145/3145812, 2018년.
[DAMBR] D'Ambrosia, J. '100 gigabit Ethernet and beyond', IEEE Communications Magazine, 48(3), pp. S6-S13. doi: 10.1109/MCOM.2010.5434372, 2010년.
[ESMAE] Esmaeilzadeh, H. et al. 'Dark silicon and the end of multicore scaling', in 2011 38th Annual International Symposium on Computer Architecture (ISCA), pp. 365-376, 2011년.
[ETHER] 'The 2018 Ethernet Roadmap'. https://ethernetalliance.org/the-2018-ethernet-roadmap/, 액세스: 2018년 6월 8일.
[GHASE] Ghasempour, Y. et al. 'IEEE 802.11ay: Next-Generation 60 GHz Communication for 100 Gb/s Wi-Fi', IEEE Communications Magazine, 55(12), pp. 186-192. doi: 10.1109/MCOM.2017.1700393, 2017년.
[HDRW] IEEE 802.15.3d-2017 - IEEE Standard for High Data Rate Wireless Multi-Media Networks Amendment 2: 100 Gb/s Wireless Switched Point-to-Point Physical Layer. https://standards.ieee.org/findstds/standard/802.15.3d-2017.html, 액세스: 2018년 6월 8일.
[LAW] Law, D. et al. 'Evolution of Ethernet standards in the IEEE 802.3 working group', IEEE Communications Magazine, 51(8), pp. 88-96. doi: 10.1109/MCOM.2013.6576344, 2013년.
[NIKOL] Nikolic, B. 'Design in the Power-Limited Scaling Regime', IEEE Transactions on Electron Devices, 55(1), pp. 71-83. doi: 10.1109/TED.2007.911350, 2008년.
[ZABIN] Zabinski, P. J., Gilbert, B. K. and Daniel, E. S. 'Coming Challenges with Terabit-per-Second Data Communication', IEEE Circuits and Systems Magazine, 13(3), pp. 10-20. doi: 10.1109/MCAS.2013.2271441, 2013년.
상기에 기재된 간행물은 본 명세서에 참고로 포함된다.
일 실시 예에서, 통신 시스템에서 사용하기 위한 분할 디코더 장치는 소스에서 목적지까지 전송된 메시지의 신뢰성 있는 전송을 제공한다. 채널 인코더는 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하고, 전송된 코드 워드를 채널을 통해 전송한다. 채널은 전송된 코드 워드에 응답하여 채널 출력을 생성한다. 분할 디코더 장치는: 채널 출력을 수신하고 압축된 오류 정보를 생성하도록 구성된 디코드 클라이언트; 및 압축된 오류 정보를 수신하고 압축된 오류 추정치를 생성하도록 구성된 디코드 서버를 포함한다. 디코드 클라이언트는 압축된 오류 추정치를 수신하고 메시지 추정치를 생성한다. 디코드 클라이언트와 디코드 서버 간의 통신 복잡성이 줄어든다. 분할 디코더 장치는 선택적으로 채널 출력으로부터 오류 없음 신호를 생성하고, 여기서 오류 없음 신호가 하드 결정이 유효한 전송된 코드 워드에 대응함을 나타내는 경우, 디코드 서버는 활성화되지 않는다. 채널 코드는 바람직하게는 체계적 또는 비 체계적 선형 블록 코드 중 하나이고, 바람직하게는 체계적 또는 비 체계적 폴라 코드 중 하나이다. 디코드 서버는 오류 추정기를 포함한다. 오류 추정기는 연속 취소 디코더 또는 폴라 코드에 대한 연속 취소 목록 디코더 중 하나일 수 있다. CRC(Cyclic Redundancy Check) 비트와 같은 추가 패리티 비트는, 채널 인코딩 이전에 전송된 메시지에 추가될 수 있다. 따라서 디코드 클라이언트는 하드 결정이 유효한 전송된 코드 워드에 해당하는지 보다 확실하게 확인할 수 있고, 오류 추정기는 전송된 코드 워드를 보다 안정적으로 추정할 수 있다. 디코드 클라이언트는 바람직하게는 하드 결정 및 오류 사이드 정보(HD/ESI) 생성기, 오류 신드롬 생성기, 오류 사이드 정보 압축기, 오류 추정치 압축 해제기 및 오류 정정기를 포함하고, 디코드 서버는, 바람직하게는 채널 출력을 수신하고 하드 결정 및 오류 사이드 정보를 생성하는 HD/ESI 생성기와 함께, 오류 사이드 정보 압축 해제기, 오류 추정기 및 오류 추정치 압축기를 바람직하게는 포함하고, 디코드 클라이언트는 바람직하게는 하드 결정 벡터가 채널 코드의 유효한 코드 워드에 대응할 때 디코드 서버의 호출을 피한다. 일부 구현에서, 오류 사이드 정보는 널(null)일 수 있다. HD/ESI 생성기는 하드 결정과 오류 사이드 정보를 생성하기 전에 채널 출력에 양자화를 선택적으로 적용할 수 있다. 오류 신드롬 생성기는 하드 결정을 수신하고 오류 신드롬을 생성하도록 구성될 수 있고, 오류 사이드 정보 압축기는 무손실 소스 코딩 알고리즘을 사용하여 오류 사이드 정보를 수신하고 압축된 오류 사이드 정보를 생성하도록 구성될 수 있다. 일부 실시 예에서, 오류 신드롬 및 압축된 오류 사이드 정보는 압축된 오류 정보를 공동으로 구성하고, 오류 사이드 정보 압축 해제기는 압축된 오류 사이드 정보를 수신하고 압축된 오류 사이드 정보를 압축 해제하여 오류 사이드 정보를 복구하고, 오류 추정기는 오류 신드롬 및 오류 사이드 정보 압축 해제기에 의해 복구된 오류 사이드 정보의 사본을 수신하고 오류 추정치를 생성한다. 오류 추정치 압축기는 압축된 오류 추정치를 생성할 때 압축하고, 오류 추정치 압축 해제기는 압축된 오류 추정치를 수신 및 압축 해제하여 오류 정정기가 메시지 추정치를 생성할 때 하드 결정과 함께 사용할 오류 추정치를 복구한다. 오류 사이드 정보 압축기는 무손실 소스 압축을 위해 산술 코딩 알고리즘을 사용할 수 있다. HD/ESI 생성기는 채널 출력의 양자화를 위해 최대 상호 정보 양자화기를 사용할 수 있다.
다른 실시 예에서, 통신 시스템에서 사용하기 위한 분할 디코더 방법은 소스로부터 목적지까지 전송된 메시지의 신뢰성 있는 전송을 제공한다. 전송된 메시지는 채널 코드에서 전송된 코드 워드로 인코딩되고, 전송된 코드 워드에 응답하여 채널 출력을 생성하는 채널을 통해 전송된 코드 워드가 전송된다. 분할 디코더 방법은 디코드 클라이언트에서 채널 출력을 수신하고 압축된 오류 정보를 생성하고; 디코드 서버에서 압축된 오류 정보를 수신하고 압축된 오류 추정치를 생성하고; 디코드 클라이언트에서 압축된 오류 추정치를 수신하고 메시지 추정치를 생성하는 것을 포함한다. 디코드 클라이언트와 디코드 서버 간의 통신 복잡성이 줄어든다. 오류 없음 신호는 채널 출력으로부터 디코드 클라이언트에서 생성될 수 있으며, 여기서 오류 없음 신호가 하드 결정이 유효한 전송된 코드 워드에 대응함을 나타내는 경우, 디코드 서버는 활성화되지 않는다. 채널 코드는 바람직하게는 체계적 또는 비 체계적 선형 블록 코드 중 하나이고, 바람직하게는 체계적 또는 비 체계적 폴라 코드 중 하나이다. 오류 추정기는 연속 취소 디코더 또는 폴라 코드에 대한 연속 취소 목록 디코더 중 하나일 수 있다. CRC(Cyclic Redundancy Check) 비트와 같은 추가 패리티 비트는, 채널 인코딩 전에 전송된 메시지에 추가될 수 있으며, 이에 따라 디코드 클라이언트는 하드 결정이 유효한 전송된 코드 워드에 해당하는지 보다 신뢰성 있게 확인할 수 있고, 오류 추정기는 전송된 코드 워드를 보다 신뢰성 있게 추정할 수 있다. 디코드 클라이언트는 하드 결정 및 오류 사이드 정보(HD/ESI) 생성기, 오류 신드롬 생성기, 오류 사이드 정보 압축기, 오류 추정치 압축 해제기 및 오류 정정기를 포함할 수 있고, 디코드 서버는, 채널 출력을 수신하고 하드 결정 및 오류 사이드 정보를 생성하도록 구성된 HD/ESI 생성기와 함께 오류 사이드 정보 압축 해제기, 오류 추정기 및 오류 추정치 압축기를 포함할 수 있다. 방법은 바람직하게는 하드 결정 벡터가 채널 코드의 유효한 코드 워드에 대응할 때, 디코드 클라이언트에 의해 디코드 서버의 호출을 피하는 것을 포함하며, 일부 구현에서 오류 사이드 정보는 널일 수 있다. HD/ESI 생성기는 하드 결정과 오류 사이드 정보를 생성하기 전에 채널 출력에 양자화를 선택적으로 적용할 수 있다. 방법은 바람직하게는 다음을 포함한다: 오류 신드롬 생성기에서 하드 결정을 수신하며 오류 신드롬을 생성하고; 오류 사이드 정보 압축기에서 오류 사이드 정보를 수신하며, 무손실 소스 코딩 알고리즘을 사용하여 압축된 오류 사이드 정보를 생성하고- 여기서, 오류 신드롬과 압축된 오류 사이드 정보는 압축된 오류 정보를 공동으로 구성한다 -; 오류 사이드 정보 압축 해제기에서 압축된 오류 사이드 정보를 수신하고 압축된 오류 사이드 정보를 압축 해제하여 오류 사이드 정보를 복구하고; 오류 추정기에서 오류 사이드 정보 압축 해제기에 의해 복구된 오류 사이드 정보의 사본 및 오류 신드롬을 수신하고 오류 추정치를 생성하고; 오류 추정치 압축기에서 오류 추정치를 압축하고 압축된 오류 추정치를 생성하고; 오류 추정치를 복구하기 위해 오류 추정치 압축 해제기에서 압축된 오류 추정치를 수신 및 압축 해제하고; 오류 정정기에서 오류 추정치 및 하드 결정을 수신하고 메시지 추정치를 생성하는 것을 더 포함한다. 오류 사이드 정보 압축기는 무손실 소스 압축을 위해 산술 코딩 알고리즘을 사용할 수 있다. HD/ESI 생성기는 채널 출력의 양자화를 위해 최대 상호 정보 양자화기를 사용할 수 있다.
또 다른 실시 예에서, 프라이버시 제약을 받는 클라이언트-서버 아키텍처에서 채널 디코딩을 수행하기 위한 다중 클라이언트 분할 디코더 시스템은 디코드 서버 및 복수의 디코드 클라이언트를 포함하며, 여기서 복수의 디코드 클라이언트 중 i번째 디코드 클라이언트는 i번째 채널에서 i번째 채널 출력을 수신하고, i번째 채널 출력은 i번째 채널 코드에서 i번째로 전송된 코드 워드의 손상된 버전이며, i번째 디코드 클라이언트는 i번째 채널 출력에서 i번째 압축된 오류 정보를 생성하고 통신 네트워크를 통해 디코드 서버로 i번째 압축된 오류 정보를 전송하도록 구성된다. 디코드 서버는 통신 네트워크로부터 i번째 압축된 오류 정보를 수신하고, i번째 압축된 오류 추정치를 생성하고, i번째 압축된 오류 추정치를, 통신 네트워크로부터 i번째 압축된 오류 추정치를 수신하고 i번째 메시지 추정치를 생성하는 i번째 디코드 클라이언트로 보낸다. 여기서, 디코드 서버가 i번째 메시지를 학습하지 못하도록 한다. 다중 클라이언트 분할 디코더 시스템에서, i번째 채널 코드는 폴라 코드이다.
이하의 상세한 설명을 수행하기 전에, 본 특허 명세서 전체에 걸쳐 사용된 특정 단어 및 문구의 정의를 제시하는 것이 바람직할 수 있다. 용어 "결합하다(couple)" 및 그 파생어는 이들 요소가 서로 물리적으로 접촉하는지 여부에 관계없이 둘 이상의 요소 사이의 임의의 직접 또는 간접 통신을 의미한다. "전송하다(transmit)", "수신하다(receive)" 및 "통신하다(communicate)"라는 용어 및 그 파생어는 직접 및 간접 통신을 모두 포함한다. 용어 "포함하다(include)" 및 "포함하다(comprise)" 및 이의 파생어는 제한없이 포함되는 것을 의미한다. "또는(or)" 이라는 용어는 포괄적이고, 및/또는 을 의미한다. "연관된(associated with)" 및 이의 파생어는 포함하다(include), 안에 포함되다(be included within), 상호 연결되다(interconnect with), 포함하다(contain), 안에 들어있다(be contained within), 연결되다(connect to or with), 결합되다(couple to or with), 통신할 수 있는(be communicable with), 협력하다(cooperate with), 인터리브(interleave), 나란히 놓임(juxtapose), 근접하다(be proximate to), 결합되는(be bound to or with), 가지다(have), 특성이 있는(have a property of), 관계가 있는(have a relationship to or with) 등과 같은 의미를 가진다. "컨트롤러(controller)"라는 용어는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템 또는 그 일부를 의미한다. 이러한 컨트롤러는 하드웨어 또는 소프트웨어 및/또는 펌웨어 중 하나 또는 둘 모두와 하드웨어와의 조합으로 구현될 수 있다. 특정 컨트롤러와 연관된 기능은 로컬 또는 원격으로, 중앙 집중식 또는 분산형일 수 있다. 항목 목록과 함께 사용될 때 "적어도 하나"라는 표현은 하나 이상의 나열된 항목의 상이한 조합이 사용될 수 있으며, 목록에서 하나의 항목만이 필요할 수도 있음을 의미한다. 예를 들어, "A, B 및 C 중 적어도 하나"는 다음 조합 중 임의의 것을 포함한다: A; B; C; A 및 B; A 및 C; B 및 C; 및 A, B 및 C.
또한, 후술되는 다양한 기능들은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원 될 수 있으며, 이들 각각은 컴퓨터 판독 가능 프로그램 코드로 형성되고 컴퓨터 판독 가능 매체에 구현된다. "애플리케이션" 및 "프로그램"이라는 용어는 하나 이상의 컴퓨터 프로그램, 소프트웨어 구성 요소, 명령어 세트, 절차, 함수, 객체, 클래스, 인스턴스, 관련 데이터, 또는 적절한 컴퓨터 판독 가능 프로그램 코드에서의 구현에 적합한 그 일부일 수 있다. "컴퓨터 판독 가능 프로그램 코드"라는 문구는 소스 코드, 객체 코드 및 실행 가능 코드를 포함한 모든 유형의 컴퓨터 코드를 포함한다. "컴퓨터 판독 가능 매체"라는 문구는 판독 전용 메모리 (ROM), 랜덤 액세스 메모리 (RAM), 하드 디스크 드라이브, 컴팩트 디스크 (CD), 디지털 비디오 디스크(DVD) 또는 기타 유형의 메모리와 같은 컴퓨터에 의해 액세스 될 수 있는 임의의 유형의 매체를 포함한다. "비 일시적" 컴퓨터 판독 가능 매체는 일시적 전기 또는 다른 신호를 전송하는 유선, 무선, 광학 또는 다른 통신 링크를 배제한다. 비 일시적 컴퓨터 판독 가능 매체는 데이터가 영구 적으로 저장될 수 있는 매체, 및 재기록 가능 광 디스크 또는 소거 가능 메모리 디바이스와 같이 데이터가 저장되고 나중에 덮어쓰기 될 수 있는 매체를 포함한다.
다른 특정 단어 및 문구에 대한 정의는 본 개시 전반에 걸쳐 제공된다. 당업자는 대부분의 경우에, 그러한 정의는 그렇게 정의된 단어와 구의 이전 및 미래의 사용에도 적용된다는 것을 이해해야 한다
본 개시 내용 및 그 이점의 보다 완전한 이해를 위해, 첨부된 도면과 관련하여 취해진 다음 설명을 참조하며, 여기서 유사한 참조 번호는 유사한 부분을 나타낸다.
도 1은 본 원리가 사용될 수 있는 데이터 전송을 위한 통신 시스템의 기능 블록도이다.
도 2는 두 블록 사이의 통신 복잡성을 감소시키기 위해, 디코더 기능이 디코드 클라이언트 및 디코드 서버라고하는 두 개의 기능 블록으로 분할된 채널 디코더의 기능 블록도이다.
도 3은 디코드 서버가 복수의 디코드 클라이언트 간에 공유되는 클라이언트-서버 구성의 도면이다.
도 4는 도 2의 아키텍처에 따른 채널 디코더의 바람직한 실시 예의 기능 블록도이다.
도 5는 본 원리의 바람직한 실시 예에서 산술 코딩의 효과를 나타내는 그래프이다.
도 6은 SC 디코더 및 SC 신드롬 디코더를 도시한다.
도 7은 본 개시에 따라 채널 디코딩이 구현될 수 있는 예시적인 무선 네트워크를 도시한다.
도 8a는 본 개시에 따라 채널 디코딩이 구현될 수 있는 예시적인 사용자 장비 네트워크를 도시한다.
도 8b는 본 개시에 따라 채널 디코딩이 구현될 수 있는 예시적인 eNB (Enhanced NodeB) 네트워크를 도시한다.
이하에서 논의되는 도 1 내지 도 8b 및 본 특허 문서에서 본 개시의 원리를 설명하기 위해 사용된 다양한 실시 예는 단지 예시를 위한 것이며, 본 개시의 범위를 제한하는 방식으로 해석되어서는 안된다. 당업자는 본 개시의 원리가 임의의 적절하게 구성된 통신 시스템에서 구현될 수 있다는 것을 이해할 것이다.
다음 설명에서, 집합은
Figure 112021033836213-pct00052
,
Figure 112021033836213-pct00053
와 같은 필기체 대문자로 표시된다. 임의의 집합
Figure 112021033836213-pct00054
의 경우 |
Figure 112021033836213-pct00055
|는
Figure 112021033836213-pct00056
의 요소 수를 나타낸다. 표기법
Figure 112021033836213-pct00057
는 특정된 전체집합에서
Figure 112021033836213-pct00058
의 여집합을 나타낸다.
코딩 이론에서 확립된 규칙에 따라, 시스템의 데이터 워드와 코드 워드는 유한 필드
Figure 112021034165365-pct00059
에 걸쳐 벡터로 표현된다. 필드 요소(스칼라)는
Figure 112021034165365-pct00060
와 같은 일반 소문자로 표시된다. 벡터는
Figure 112021034165365-pct00061
와 같은 소문자 이탤릭 글씨로 표시되며, 표기법
Figure 112021034165365-pct00062
은
Figure 112021034165365-pct00063
가 유한 필드
Figure 112021034165365-pct00064
에 대한
Figure 112021034165365-pct00065
차원 벡터임을 나타내는 데 사용된다. 길이가
Figure 112021034165365-pct00066
인 벡터의 요소는 정수 1,2, ... ,
Figure 112021034165365-pct00067
으로 인덱싱되고 벡터
Figure 112021034165365-pct00068
은 요소 측면에서
Figure 112021034165365-pct00069
으로 표시된다. 필드 위의 행렬은
Figure 112021034165365-pct00070
과 같이 대문자 이탤릭 글씨체로 표시된다. 여기서
Figure 112021034165365-pct00071
은
Figure 112021034165365-pct00072
의 행 수를 나타내고
Figure 112021034165365-pct00073
은
Figure 112021034165365-pct00074
의 열 수를 나타낸다. 구성 요소가 모두 0인 벡터(all-zero 벡터)는 0으로 표시되며, 차원은 컨텍스트에서 유추된다.
벡터
Figure 112021033836213-pct00075
과 좌표 인덱스
Figure 112021033836213-pct00076
의 하위 집합이 주어지면, 표기법
Figure 112021033836213-pct00077
는 하위 벡터
Figure 112021033836213-pct00078
을 나타낸다. 여기서
Figure 112021033836213-pct00079
은 자연 (증가) 순서의
Figure 112021033836213-pct00080
의 요소 목록이다. 예를 들어,
Figure 112021033836213-pct00081
및
Figure 112021033836213-pct00082
이면
Figure 112021033836213-pct00083
이다.
섀넌의 엔트로피 개념과 상호 정보는 본 개시의 핵심 개념이다. 확률 질량 함수(PMF)
Figure 112021033836213-pct00084
를 갖는 이산 확률 변수
Figure 112021033836213-pct00085
의 엔트로피는
Figure 112021033836213-pct00086
로 정의된다. 결합 PMF
Figure 112021033836213-pct00087
를 갖는 두 랜덤 변수
Figure 112021033836213-pct00088
간의 상호 정보는
Figure 112021033836213-pct00089
로 정의된다.
Figure 112021033836213-pct00090
의 경우, 표기법
Figure 112021033836213-pct00091
는 이진 엔트로피 함수
Figure 112021033836213-pct00092
를 나타낸다.
다음의 설명에서, 특정 실시 예, 절차, 기술 등과 같은 특정 세부 사항은 본 원리의 완전한 이해를 제공하기 위해 설명의 목적으로 제시되는 것이며, 이에 제한되지 않는다. 그러나, 본 원리가 본 명세서의 특정 세부 사항에서 벗어나는 다른 실시 예에서 실시될 수 있다는 것은 당업자에게 명백할 것이다. 예를 들어, 본 원리는 임의의 데이터 송신기와 데이터 수신기 사이의 임의의 데이터 통신 시스템에서 구현될 수 있다(예를 들어, 도 1 참조). 본 원리의 하나의 구체적이고 비 제한적인 적용은 무선 통신 시스템에 있다(예를 들어, 도 7 및 8a - 8b 참조).
일부 도면에는 구현에 사용되는 하드웨어 회로의 구성 및 작동에 대한 자세한 설명이 없는 개별 기능 블록이 포함되어 있다. 이러한 세부 사항이 생략 될 때마다, 당업자는 기능이 하드웨어 회로에 의해 적어도 어느 정도 구현되고, 개별 하드웨어 회로를 사용하여, 적절하게 프로그래밍된 디지털 마이크로 프로세서 또는 범용 컴퓨터와 함께 소프트웨어 기능을 사용하여, 주문형 집적 회로(ASIC)를 사용하여, 그리고/또는 하나 이상의 디지털 신호 프로세서(DSP)를 사용하여 구현될 수 있음을 이해할 수 있을 것이다.
이를 염두에 두고, 먼저 도 1을 참조하면, 본 개시의 실시 예에 따른 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하는 시스템의 실시 예가 사용될 수 있는 통신 시스템(100)이 도시된다. 도시된 바와 같이, 통신 시스템(100)은 채널 인코더(110), 채널(120) 및 채널 디코더(130)를 포함한다. 채널(120)은 송신기(121), 전송 매체(122) 및 수신기(123)를 포함한다. 채널 인코더(110)는 전송된 메시지(101)를 수신하고 전송된 메시지(101)를 채널 코드에서 전송된 코드 워드로 인코딩한다. 송신기(121)는 전송된 코드 워드를 수신하고, 전송된 코드 워드를 전송된 신호로 변조하고, 전송된 신호를 전송 매체(122)로 전송한다. 전송 매체(122)는 전송된 신호에 응답하여 그 출력에 수신된 신호를 생성한다. 수신기(123)는 수신된 신호를 수신하여 복조하고, 채널 출력을 생성한다. 디코더(130)는 채널 출력을 수신하고 메시지 추정치(102)를 생성한다.
수신기(123) 및 채널 디코더(130)는 송신기(121) 및 채널 인코더(110)에 의해 각각 수행되는 동작의 역을 수행한다는 것을 쉽게 이해할 수 있을 것이며, 이들은 시스템의 잡음 효과 및 기타 비 이상성에 의해 제한이 부과된다. 어쨌든, 통신 시스템(100)이 적절하게 설계되고 그 설계 파라미터 내에서 작동된다면, 메시지 추정치(102)는 높은 신뢰성으로 전송된 메시지(101)와 매칭되어야 한다. 실제로, 통신 시스템(100)의 주요 목표는 전송된 메시지(101)를 오류없이 메시지 추정치(102)로서 재생산하는 것이다. 메시지 추정치(102)가 전송된 메시지(101)와 동일하지 않으면, 프레임 오류가 발생한다고 한다. 통신 시스템(100)에 대한 핵심 성능 메트릭은 프레임 오류 이벤트의 확률로 정의되는 프레임 오류율(FER)이다.
본 원리는 다양한 전송 시스템 및 매체에 적용된다는 것을 이해해야한다. 예를 들어, 무선 통신 시스템에서, 전송 매체(122)는 일반적으로 공간 또는 대기이며, 이 경우 통신 시스템(100)은 무선 통신 시스템이다. 이러한 실시 예에서, 송신기(121) 및 수신기(123)는 각각 송신기(121) 및 수신기(123)에 각각 결합된 안테나(들)를 포함한다. 그러나, 본 개시의 다른 실시 예는 유선 통신 시스템에서 구현될 수 있으며, 이 경우 전송 매체(122)는 송신기(121)를 수신기(123)에 연결하는 케이블 또는 와이어일 수 있다. 본 개시의 실시 예는 또한 저장 시스템에 대해 구현될 수 있으며, 이 경우 전송 매체(122)는 자기 테이프, 하드 디스크 드라이브, 광 디스크 드라이브, 솔리드 스테이트 메모리 또는 다른 저장 매체일 수 있다.
상술한 설명에서, 변조 동작은 송신기(121)의 일부로 간주되고 복조 동작은 수신기(123)의 일부로 간주되었다. 불필요한 세부 사항으로 설명을 복잡하게 만들지 않기 위해, 변조 및 복조 동작의 세부 사항은 생략하였다. 변조는 (코드 워드의 요소와 같은) 심볼의 (이산 시간 이산 진폭) 시퀀스를 전송 매체(122)를 통해 전송될 수 있는 물리적 파형으로 매핑하는 동작이다. 복조는 (이산 시간, 이산 또는 연속 진폭) 채널 출력을 생성하기 위해 전송 매체(122)의 출력을 처리하는 역 동작이다. 이상적으로, 채널 출력에는 수신된 신호에서 사용할 수 있는 전송된 코드 워드에 대한 모든 관련 정보가 포함된다. 당업자는 위상 편이 변조(PSK), 펄스 진폭 변조(PAM) 또는 직교 진폭 변조(QAM)와 같은 다양한 변조 방식과 함께 본 원리를 구현하는 데 어려움이 없을 것이다.
구현 관점에서, 통신 시스템(100)의 구성 요소는 송신 서브 시스템(140) 및 수신 서브 시스템(150)으로 그룹화될 수 있다. 송신 서브 시스템은 채널 인코더(110) 및 송신기(121)를 포함한다. 수신 서브 시스템은 수신기(123) 및 채널 디코더(130)를 포함한다. 본 원리에 따르면, 송신 서브 시스템(140)의 각 구성 요소(110, 121) 및 수신 서브 시스템(150)의 각 구성 요소(123, 130)는 전기 회로를 포함하고, 그 자체의 반도체 칩에 구현될 수 있으며, 도 1의 시스템에 따라 다양한 칩이 서로 통신할 수 있다. 대안적으로, 제1 반도체 칩은 전송 시스템의 모든 또는 다중 구성 요소를 보유할 수 있고, 제2 반도체 칩은 수신 시스템의 모든 또는 다중 구성 요소를 보유할 수 있다. 이러한 칩은 여기에 설명된 것과 같은 논리 게이트의 회로를 구현할 수 있다. 다시 말하자면, 전기 회로를 포함하고 하드웨어(선택적으로 소프트웨어 또는 펌웨어에 의해 프로그래밍된)로 구현된 로직에 액세스하는 디지털 신호 프로세서(DSP)와 같은 프로세서는 전송 시스템(140) 및 (별도의 프로세서의) 수신 시스템(150)의 각 구성 요소 중 하나 이상의 기능을 실행할 수 있다. 소프트웨어가 프로세서(들)의 구현의 일부를 형성하는 경우(디지털 로직 및 아날로그 신호 처리 전기 회로 형태의 하드웨어에 추가하여), 소프트웨어는 DSP와 같은 머신이 로직에 따라 방법 단계를 실행하도록, 디스크 기반 또는 솔리드 스테이트 스토리지와 같은 (이에 한정되지 않음) 컴퓨터 판독 가능 저장 매체에 저장된다. 어쨌든, 채널 디코더(130)가 반도체 칩 상에 구현될 때, 칩의 회로는 본 명세서의 설명에 따라 디코딩 회로를 구축한다. 유사하게, 채널 디코더(130)가 하드웨어 구현 로직(또는 선택적으로 하드웨어 로직의 소프트웨어 구현 로직 프로그래밍)에 액세스하는 프로세서에 의해 구현될 때, 로직을 갖는 프로세서는 본 명세서의 설명에 따라 채널 디코더를 정의하는 회로를 구축한다. 위의 구현의 조합이 사용될 수 있다.
본 원리에 의해 해결되는 기술적 문제는 채널(120)을 통한 원하는 데이터 전송 속도
Figure 112021033836213-pct00093
와 통신 시스템(100)의 디지털 회로에 의해 사용되는 클록 주파수
Figure 112021033836213-pct00094
사이의 속도 불일치이다. 속도 불일치 문제는 위에서 논의되었으며, 수학식 (1)은 수신기 측에서 필요한 최소 버스 폭
Figure 112021033836213-pct00095
을 추정하는 데 사용되었다. 본 원리는 필요한 버스 폭
Figure 112021033836213-pct00096
및 연관된 디지털 회로가 주요 구현 병목 현상이 될 만큼 속도 불일치가 큰 애플리케이션을 대상으로 한다. 예를 들어, 수학식 (1)은 데이터 속도
Figure 112021033836213-pct00097
가 Tb/s에 접근하고 클록 주파수
Figure 112021033836213-pct00098
가 약 1GHz로 남아있는 가까운 미래 시스템의 경우, 버스 폭 w가 수천이 되어야 한다고 예측한다. 이러한 대용량 데이터 버스는 비용과 복잡성 측면에서 엄청날 수 있다. 본 원리는 채널 디코딩 문제의 특수한 특성을 이용하여 채널 디코딩의 맥락에서 이 문제에 대한 해결책을 제안한다.
수신 서브 시스템(150)의 구현에서 통신 복잡성을 감소시키기 위한 중요한 설계 고려 사항은 수신 서브 시스템(150) 내부의 데이터 트래픽을 감소시키기 위해 데이터 압축을 어디에 어떻게 적용할지를 결정하는 것이다. 압축은 수신기(123)로부터 채널 디코더(130)로의 통신 복잡성을 감소시키기 위해 수신기(123)의 일부로서 사용될 수 있다. 채널 디코더(130)의 구현에서 통신 복잡성을 감소시키기 위해 채널 디코더(130) 내부에서 추가 압축이 사용될 수 있다. 본 개시는 수신기(123)와 채널 디코더(130) 사이의 인터페이스를 구현하는데 더 큰 유연성을 제공하는 분할 디코더 아키텍처를 도입한다. 분할 디코더 아키텍처는 디코더 성능을 크게 저하시키지 않으면서 통신 복잡성을 줄이기 위해 수신기 및 디코더 기능의 공동 최적화를 지지한다.
도 2를 참조하면, 채널 디코더(130)의 구현에 압축 방법을 도입하기 위한 아키텍처 템플릿으로 작용하는 분할 디코더(200)가 도시되어 있다. 분할 디코더(200)는 디코드 클라이언트(210) 및 디코드 서버(220)를 포함한다. 디코드 클라이언트(210)는 채널 출력(201)을 수신하고, 압축된 오류 정보(202)를 생성한다. 디코드 클라이언트(210)에 의한 동작은 압축된 오류 정보(202)의 생성 이전에 양자화 기능을 포함할 수 있다. 디코드 서버(220)는 압축된 오류 정보(202)를 수신하고, 압축된 오류 추정치(203)를 생성한다. 디코드 클라이언트(210)는 압축된 오류 추정치(203)를 수신하고, 메시지 추정치(204)를 생성한다.
분할 디코더(200)는 기능 블록들(210, 220) 사이의 데이터 트래픽을 감소시키도록 설계된 아키텍처를 갖는다. 이 목표는 전송된 메시지를 직접 추정하는 대신 채널에 의해 발생한 오류를 추정하는 신드롬 디코딩 방법을 사용하여 달성된다. 신드롬 디코딩 방법을 사용할 수 있는 잘 알려진 채널 코드로는 BCH(Bose-Chaudhuri-Hocquenghem) 코드, RM(Reed-Muller) 코드, RS(Reed-Solomon) 코드 및 LDPC(Low-Density Parity-Check) 코드가 있다. BCH 코드 및 RS 코드의 경우, Berlekamp-Massey 알고리즘과 같은 잘 알려진 신드롬 디코딩 방법이 존재한다. LDPC 코드의 경우, 신드롬 디코딩 방법으로 BP(belief-propagation) 디코딩이 사용될 수 있다.
채널 코드의 새로운 유형은 폴라 코드이다. 폴라 코드는 참고 문헌 "Arikan, E. 'Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels', IEEE Transactions on Information Theory, 55(7), pp. 3051-3073. 2009년" 에 설명된 선형 블록 코드이다. 본 원리는 폴라 코드와 함께 사용될 수 있다. 폴라 코드는 복잡성이 낮은 인코딩 및 디코딩 알고리즘을 갖는 이점이 있다. 본 설명은 참고 문헌 “Arikan, E. 'Source polarization', in 2010 IEEE International Symposium on Information Theory Proceedings (ISIT), IEEE, pp. 899-903. 2010년" 에서 파생된 폴라 코드에 대한 신드롬 디코딩 알고리즘을 개시한다.
본 원리는 체계적(systemic) 및 비 체계적(non-systemic) 채널 코드 모두에 적용될 수 있다. 채널 인코더(110)는 전송된 메시지가 전송된 코드 워드의 일부로 나타나면 체계적이라고 한다. 채널 인코더(110)가 체계적이지 않으면, 비 체계적이라고 한다. 분할 디코더(200)의 구현은 채널 인코더가 체계적인지 아닌지에 따라 달라진다. 일반적으로, 체계적 코딩은 분할 디코더(200)에서 계산 및 통신 복잡성 모두에서 더 큰 감소를 제공한다. 아래에 주어진 본 원리의 특정 실시 예들은 체계적 및 비 체계적 코딩과 함께 신드롬 디코딩을 사용하는 것을 설명할 것이다.
분할 디코더(200) 아키텍처의 추가 이점은 디코드 서버(220)가 전송된 메시지에 대해 어떠한 것도 학습하지 않도록 보장하는 데 사용될 수 있다는 점이다. 아래에서 논의되는, 본 원리의 바람직한 실시 예에서, 디코드 서버(220)는 채널 오류에 대한 정보만이 제공되고 채널 오류에 대한 정보는 전송된 메시지에 대한 정보를 전달하지 않는다.
본 원리로부터 가능한 가장 큰 이점을 도출하기 위해, 디코드 클라이언트(210)의 일부 기능은 수신기(123)에 근접하여 또는 수신기(123)의 통합 부분으로서 구현되어야 한다. 이러한 기능 중 가장 중요한 것은 수신기(123) 내부에 위치한 복조 기능과 상당히 겹치는 디코드 클라이언트(210)의 양자화 기능이다. 이러한 출력이 통신 복잡성을 제어하기 위해 디코드 클라이언트(210)에 의해 더 거친(coarse) 레벨로 양자화되어야 하는 경우, 복조기는 미세 해상도 출력을 생성할 필요가 없다. 디코드 클라이언트의 양자화 기능을 복조기의 양자화 기능과 병합하면 불필요한 복잡성을 제거할 수 있다. 이것이 바람직한 접근법이지만, 다음 설명은 수신기(123) 및 디코드 클라이언트 (210)에서 별도의 양자화 기능을 위한 공간을 만든다. 수신기가 별도의 칩에 구현되는 경우와 같이, 수신기(123)가 외부에서 액세스할 수 없는 상황에서는 두 개의 개별 양자화기를 갖는 것이 불가피할 수 있다.
도 3을 참조하면, 도 2의 분할 디코더 아키텍처의 이점을 예시하는 다중 클라이언트 분할 디코더(300)가 도시되어 있다. 다중 클라이언트 분할 디코더(300)는 디코드 서버(310) 및 복수의 디코드 클라이언트(320, 330, 340)를 포함한다. 복수의 디코드 클라이언트 및 디코드 서버는 통신 네트워크(350)를 통해 서로 통신한다. 통신 네트워크는 인터넷과 같은 광역 네트워크, LAN(근거리 통신망), 네트워크 온 카드 또는 네트워크 온 칩일 수 있다. 이 네트워크 아키텍처는 비용 절감을 제공하기 위해 복수의 디코드 클라이언트 사이에서 단일 디코드 서버의 공유를 허용한다. 공통 디코드 서버를 공유할 때, 전송된 메시지(101)의 프라이버시가 문제가 될 수 있다. 예를 들어, 디코드 클라이언트가 퍼블릭 클라우드에 있는 경우, 개인 정보의 유지 관리는 중요한 문제이다. 본 원리는 압축된 오류 정보(202)를 디코드 서버에 제시함으로써 이러한 프라이버시를 보장한다. 아래에서 논의되는 본 원리의 바람직한 실시 예에서, 압축된 오류 정보(202)는 전송된 메시지(101)와 독립적이며, 따라서 프라이버시가 근본적인 의미에서 보존되는 것을 보장한다.
도 4를 참조하면, 도 2의 일반적인 아키텍처에 따라 구성된 분할 디코더(400)의 세부 사항이 도시된다. 분할 디코더(400)는 주요 기능 블록으로서 디코드 클라이언트(410) 및 디코드 서버(420)를 포함한다. 디코드 클라이언트(410)는 하드 결정 및 오류 사이드 정보(HD/ESI) 생성기(411), 오류 신드롬 생성기(412), 오류 사이드 정보 압축기(413), 오류 추정치 압축 해제기(414) 및 오류 정정기(415)를 포함한다.
HD/ESI 생성기(411)는 채널 출력을 수신하고, 하드 결정 및 오류 사이드 정보를 생성한다. 본 원리에 따르면, 하드 결정은 전송된 코드 워드의 초기 추정치로 사용된다. 하드 결정은, 일반적으로, 전송된 코드 워드의 알파벳과 동일한 유한 알파벳에 대한 일련의 기호이다. 오류 사이드 정보는 하드 결정의 정확성에 대한 신뢰의 척도로 사용된다. 이상적으로, 각 개별 하드 결정에 대한 신뢰의 척도는 하드 결정에 오류가 있을 확률이거나 또는 이 확률과 동등한 것이다. 통신 복잡성을 제어하기 위해, 본 원리는
Figure 112021033836213-pct00099
로 표시된 오류 사이드 정보의 알파벳을 유한 집합으로 제한한다. 일반적으로, 집합
Figure 112021033836213-pct00100
은 정수의 집합이며, 각 정수는 특정 하드 결정에서 발생한 오류에 대한 특정 사후 분포에 대한 인덱스 역할을 한다.
오류 신드롬 생성기(412)는 하드 결정을 수신하고, 하드 결정이 통신 시스템(100)에 의해 사용되는 채널 코드의 유효한 코드 워드에 대응하는지 확인한다. 오류 신드롬 생성기(412)는 하드 결정이 유효한 코드 워드에 대응하는지 여부에 따라 오류 없음 신호를 각각 1 또는 0으로 설정한다. 오류 없음 신호가 1이면, 오류 신드롬 생성기(412)는 디코드 서버(420)에 아무것도 전송하지 않는다. 오류 없음 신호가 0이면, 오류 신드롬 생성기(412)는 오류 신드롬을 디코드 서버(420)로 전송한다. 오류 신드롬 생성기(412)는 하드 결정이 유효한 코드 워드에 대응하는지 확인하는 제1 단계로서 오류 신드롬을 계산할 수 있다. 일부 경우에, 오류 신드롬 생성기(412)는 하드 결정이 유효한 코드 워드에 대응하는지를 결정하기 위해 전송된 코드 워드에 내장된 추가 리던던시를 이용할 수 있다. 추가 리던던시는 전송된 데이터의 함수로 계산되어 코드 워드에 삽입되는 CRC(Cyclic Redundancy Check)의 형태를 취할 수 있다.
오류 사이드 정보 압축기(413)는 오류 신드롬 생성기(412)로부터 오류 없음 신호를 기다린다. 만약 오류 없음 신호가 1이면, 오류 사이드 정보 압축기(413)는 디코드 클라이언트(420)에 아무것도 전송하지 않는다. 만약 오류 없음 신호가 0이면, 오류 사이드 정보 압축기(413)는 HD/ESI 생성기(411)로부터 오류 사이드 정보를 수신하고, 오류 사이드 정보를 압축하여 압축된 오류 사이드 정보를 생성하고, 압축된 오류 사이드 정보를 디코드 서버(420)로 전송한다. 오류 신드롬 및 압축된 오류 사이드 정보는 도 2의 압축된 오류 정보(202)를 포함한다.
디코드 서버(420)는 오류 사이드 정보 압축 해제기(421), 오류 추정기(422) 및 오류 추정치 압축기(423)를 포함한다. 디코드 서버는 새로운 디코딩 작업을 시작하기 전에 오류 신드롬과 압축된 오류 사이드 정보를 기다린다. (만약 오류 없음 신호가 1이면, 디코드 클라이언트는 해당 디코딩 주기에서 활성화되지 않는다.) 오류 신드롬과 압축된 오류 정보가 도착하면, 디코드 서버가 활성화된다. (본 개시에 따른 컨트롤러의 구성이 당업자에게 일상적인 설계 작업이기 때문에, 디코드 서버의 활성화는 도 2에 도시되지 않은 컨트롤러 회로에 의해 수행된다.) 오류 사이드 정보 압축 해제기(421)는 압축된 오류 사이드 정보를 수신하고, 오류 사이드 정보를 재생성한다. 오류 추정기(422)는 오류 사이드 정보 압축 해제기(421)로부터 오류 사이드 정보를 수신하고, 오류 신드롬 생성기(412)로부터 오류 신드롬을 수신하고, 오류 추정치를 생성한다. 오류 추정치 압축기(423)는 오류 추정치를 수신하고, 이를 압축하여 압축된 오류 추정치를 생성한다. 오류 추정치 압축 해제기(414)는 압축된 오류 추정치를 수신하고, 이를 압축 해제하여 오류 추정치를 재생성한다.
오류 정정기(415)는 오류 없음 신호가 1 또는 0 인 것에 따라 두 가지 동작 모드를 갖는다. 만약 오류 없음 신호가 1이면, 오류 정정기(415)는 하드 결정이 전송된 코드 워드의 정확한 추정치를 형성한다고 가정하여, 메시지 추정치를 생성하기 위해 진행하도록 설정한다. 만약 오류 없음 신호가 0이면, 오류 정정기(415)는 오류 추정치 압축 해제기(414)로부터 오류 추정치가 도착할 때까지 대기하고, 오류 추정치를 수신한 후 메시지 추정치를 생성하기 위해 진행한다.
본 원리의 바람직한 실시 예에서, 오류 사이드 정보 압축기(413) 및 오류 추정치 압축기(423)는 무손실 데이터 압축을 수행한다. 무손실 압축은 가역적이고, 압축된 데이터는 적절한 압축 해제기로 정확하게 복구될 수 있다. 무손실 압축의 경우 적합한 알고리즘은 예를 들어, 참고 문헌 “Howard, P. G. and Vitter, J. S. 'Arithmetic coding for data compression', Proceedings of the IEEE, 82(6), pp. 857-865, 1994년" 에 설명된 바와 같은 산술 코딩이다.
본 원리의 바람직한 실시 예에서, HD/ESI 생성기(411)는 오류 사이드 정보의 생성의 일부로서 양자화(손실 데이터 압축)를 선택적으로 적용할 수 있다. 양자화는 비가역적이고, 일부 정보는 양자화 후에 영구적으로 손실된다. 양자화는 사용 가능한 디코더 회로에서 지원할 수 있는 수준으로 통신 복잡성을 줄이기 위해 사용된다. 도 2의 디코드 클라이언트(210)에 대한 일반적인 설명과 관련하여 전술한 바와 같이, 디코드 클라이언트가 양자화 기능을 포함하는 경우, 이러한 기능을 수신기(123)의 양자화 기능과 통합하는 것이 바람직하다. 이 경우, HD/ESI 생성기(411)는 수신기(123)의 일부로서 구현될 수 있다. 만약 이러한 양자화 기능의 통합이 가능하지 않다면, HD/ESI 생성기(411)의 양자화 기능은 두 모듈 사이의 데이터 버스의 길이를 최소화하기 위해 가능한 한 수신기(123)에 가깝게 구현되어야 한다.
본 원리는 채널 디코더(130)의 다양한 기능적 빌딩 블록들 사이에서 벌크 데이터의 불필요한 전송을 피함으로써 통신 복잡성을 감소시키는데 있어서(다음 텍스트에서 예시되는 바와 같이) 상당한 이점을 제공한다. 분할 디코더(400) 아키텍처는 데이터를 가능한 한 로컬로 유지하고, 필요할 때만 데이터를 전송하고, 압축을 사용하여 데이터 트래픽을 더욱 감소시킴으로써 통신 복잡성을 줄이도록 설계되었다.
본 원리에 규정된 대로 통신 복잡성을 줄이는 데 지불되는 불이익은 데이터 압축 및 압축 해제를 사용해야 한다는 것이며, 이는 전체 시스템의 계산 복잡성을 추가한다. 오류 추정기(422)는 일반 디코더와 유사한 계산 복잡성을 가지며 전체 시스템의 계산 복잡성을 실질적으로 증가 또는 감소시키지 않는다. 데이터 압축 및 압축 해제의 사용으로 인해 증가된 계산 복잡성에 대한 대가로, 본 원리는 온칩 데이터 버스의 레인 수 또는 chip-to-chip 인터페이스의 입력/출력 (I/O) 핀 수로 측정할 때, 훨씬 적은 수의 통신 리소스를 필요로 한다. 본 원리의 적용에서 계산 및 통신 복잡성 사이의 이러한 트레이드 오프는 본 원리의 특정 실시 예들 및 예시들에 의해 설명될 것이다.
본 원리의 바람직한 제1 실시 예. 먼저 도 1을 참조하면, 바람직한 제1 실시 예는 채널(120)이 이진 입력 메모리 리스 채널(줄여서, BMC), 예를 들어 이진 입력 알파벳
Figure 112021033836213-pct00101
, 임의 출력 알파벳
Figure 112021033836213-pct00102
및 임의의 채널 전이 확률의 집합
Figure 112021033836213-pct00103
이 있는 채널, 일 때 적용 가능하다. 이하의 바람직한 제1 실시 예의 설명에서, 채널(120)은 입력 알파벳
Figure 112021033836213-pct00104
인 BMC라고 가정한다. 출력 알파벳
Figure 112021033836213-pct00105
에 대해 불연속 및 연속 케이스가 모두 고려된다.
Figure 112021033836213-pct00106
가 불연속이면,
Figure 112021033836213-pct00107
는
Figure 112021033836213-pct00108
에 대한 조건부 확률 질량 함수가 되고,
Figure 112021033836213-pct00109
가 연속이면,
Figure 112021033836213-pct00110
는
Figure 112021033836213-pct00111
에 대한 조건부 확률 밀도 함수가 된다.
바람직한 제1 실시 예에서, 통신 시스템(100)에 의해 사용되는 채널 코드는 이진 필드
Figure 112021033836213-pct00112
에 대한 선형 블록 코드이다. 채널 인코더(110)에 입력되는 전송된 메시지는,
Figure 112021033836213-pct00113
로부터의 행 벡터
Figure 112021033836213-pct00114
이고, 전송된 코드 워드는
Figure 112021033836213-pct00115
로부터의 행 벡터
Figure 112021033836213-pct00116
이다. 사실상 채널 인코더(110)는 행렬 곱셈
Figure 112021033836213-pct00117
를 수행하고, 여기서
Figure 112021033836213-pct00118
는 고려중인 선형 코드에 대한 생성기 행렬(
Figure 112021033836213-pct00119
행 및
Figure 112021033836213-pct00120
열)이다. 행렬 연산은
Figure 112021033836213-pct00121
필드에 있다. 정수
Figure 112021033836213-pct00122
및
Figure 112021033836213-pct00123
은 조건
Figure 112021033836213-pct00124
만 적용되는 임의의 정수이다. 비율
Figure 112021033836213-pct00125
은 코드율이다.
전송된 코드 워드
Figure 112021033836213-pct00126
는 채널(120)을 통해 전송되고 채널 출력
Figure 112021033836213-pct00127
은 채널(120)의 출력에서 수신된다. 바람직한 제1 실시 예의 채널 디코더(130)는 채널 출력
Figure 112021033836213-pct00128
를 처리하고, 메시지 추정치
Figure 112021033836213-pct00129
를 생성한다. 적어도 하나의 좌표에서 메시지 추정치
Figure 112021033836213-pct00130
가 전송된 메시지
Figure 112021033836213-pct00131
와 다른 경우, 프레임 오류가 발생한다. 본 원리는 FER 성능을 크게 저하시키지 않으면 서 통신 복잡성을 줄이는 것을 목표로 한다.
바람직한 제1 실시 예에서 채널 디코더(130)의 추가 세부 사항을 설명하기 위해, 이제 도 4를 참조한다. 현재 맥락에서, HD/ESI 생성기(411)는 채널 출력
Figure 112021033836213-pct00132
를 수신하고,
Figure 112021033836213-pct00133
에 대해
Figure 112021033836213-pct00134
가 되도록 로그 우도 비(LLR) 벡터
Figure 112021033836213-pct00135
을 계산한다. LLR 벡터로부터, HD/ESI 생성기(411)는
Figure 112021033836213-pct00136
인 경우
Figure 112021033836213-pct00137
,
Figure 112021033836213-pct00138
인 경우
Figure 112021033836213-pct00139
을 설정함으로써 하드 결정 벡터
Figure 112021033836213-pct00140
를 생성한다. 또한 LLR 벡터로부터, HD/ESI 생성기(411)는
Figure 112021033836213-pct00141
를 설정함으로써 오류 사이드 정보 벡터
Figure 112021033836213-pct00142
을 더 생성한다. 여기서
Figure 112021033836213-pct00143
는
Figure 112021033836213-pct00144
의 크기를 나타낸다.
오류 벡터
Figure 112021033836213-pct00145
은
Figure 112021033836213-pct00146
로 정의되며 여기서 빼기는 이진 필드
Figure 112021033836213-pct00147
에 있다. 사이드 정보
Figure 112021033836213-pct00148
은 다음과 같은 의미에서 오류
Figure 112021033836213-pct00149
에 대한 LLR로 해석된다.
Figure 112021033836213-pct00150
오류 신드롬 생성기(412)는 하드 결정 벡터
Figure 112021033836213-pct00151
를 사용하여
Figure 112021033836213-pct00152
를 계산함으로써 오류 신드롬 벡터
Figure 112021033836213-pct00153
를 생성한다. 여기서
Figure 112021033836213-pct00154
는 다음의 고려중인 선형 블록 코드에 대한 패리티 체크 행렬이다. 패리티 체크 행렬의 정의에 따라, 모든 코드 워드
Figure 112021033836213-pct00155
에 대해
Figure 112021033836213-pct00156
이다. 따라서, 오류 신드롬은
Figure 112021033836213-pct00157
와 같으며, 이는 오류 신드롬
Figure 112021033836213-pct00158
가 오류 벡터
Figure 112021033836213-pct00159
에만 의존한다는 것을 보여준다. 만약 신드롬이 0(
Figure 112021033836213-pct00160
)이면, 오류 없음 신호를 1로 설정하여 디코딩을 건너뛴다.
만약 오류 없음 신호가 1이면, 오류 정정기(415)는 방정식
Figure 112021033836213-pct00161
를 풀어 메시지 추정치
Figure 112021033836213-pct00162
를 생성한다.
만약 오류 없음 신호가 0이면, 디코드 서버(420)는 활성화된다. 오류 추정기(422)는 오류 추정치 벡터
Figure 112021033836213-pct00163
를 생성한다. 오류 추정치 압축기(423)는 압축된 오류 추정치를 얻기 위해
Figure 112021033836213-pct00164
를 압축하고, 오류 추정치 압축 해제기(414)는 압축된 오류 추정치를 압축 해제하여 오류 추정치
Figure 112021033836213-pct00165
를 다시 얻는다. 오류 정정기(415)는 오류 추정치
Figure 112021033836213-pct00166
를 수신하고 방정식
Figure 112021033836213-pct00167
를 풀어 메시지 추정치
Figure 112021033836213-pct00168
를 생성한다. 여기서
Figure 112021033836213-pct00169
은
Figure 112021033836213-pct00170
로 정의된 코드 워드 추정치이다.
본 원리의 바람직한 제2 실시 예. 본 원리의 바람직한 제2 실시 예는 바람직한 제2 실시 예의 채널 인코더(411)가 체계적인 것을 제외하고는 바람직한 제1 실시 예와 동일하다. 즉, 크기가
Figure 112021033836213-pct00171
,
Figure 112021033836213-pct00172
인, 정보 집합
Figure 112021033836213-pct00173
이 존재하므로 모든 전송된 메시지
Figure 112021033836213-pct00174
에 대해 대응하는 전송된 코드 워드
Figure 112021033836213-pct00175
가
Figure 112021033836213-pct00176
을 충족한다. 즉, 체계적 인코딩의 경우, 전송된 메시지(데이터 워드)가 전송된 코드 워드의 일부로 투명하게 나타난다.
오류 정정기(415)가
Figure 112021033836213-pct00177
(여기서
Figure 112021033836213-pct00178
및
Figure 112021033836213-pct00179
는 각각 하드 결정과 오류 추정치의 체계적 부분) 를 계산함으로써 간단히 메시지 추정치를 생성할 수 있기 때문에, 본 원리의 적용에 있어서 체계적 코딩이 유리하다. 바람직한 제1 실시 예와 달리, 더 복잡한 방정식 세트
Figure 112021033836213-pct00180
를 풀어 메시지 추정값
Figure 112021033836213-pct00181
을 계산할 필요가 없다.
더욱이, 채널 인코딩이 체계적일 때, 오류 추정치 압축기(423)는 오류 추정치
Figure 112021033836213-pct00182
의 부분
Figure 112021033836213-pct00183
만 압축하면 되며, 이는 통신 복잡성의 추가 절감으로 이어진다.
예 1. 이 예는 간단한 맥락에서 본 원리의 바람직한 제1 실시 예를 설명한다. 이 예에서 채널 인코더(110)는 비 체계적이다. 채널(120)은
Figure 112021033836213-pct00184
이고,
Figure 112021033836213-pct00185
,
Figure 112021033836213-pct00186
여기서
Figure 112021033836213-pct00187
는
Figure 112021033836213-pct00188
범위의 상수인 BMC의 특수한 경우인 BSC(Binary Symmetric Channel)이다.
BSC의 경우, LLR에는
Figure 112021033836213-pct00189
이면
Figure 112021033836213-pct00190
이고
Figure 112021033836213-pct00191
이면
Figure 112021033836213-pct00192
인 두 가지 가능한 값이 있다. 여기서
Figure 112021033836213-pct00193
는 음이 아닌 실수이다. 즉,
Figure 112021033836213-pct00194
이다. 하드 결정은
Figure 112021033836213-pct00195
에 의해 제공되고 오류 사이드 정보는
Figure 112021033836213-pct00196
에 의해 제공된다.
오류 사이드 정보
Figure 112021033836213-pct00197
이 일정하기 때문에,
Figure 112021033836213-pct00198
, 이 예에서 오류 사이드 정보 압축기(413) 및 오류 사이드 정보 압축 해제기(421)는 중복된다; 이들은 구현할 필요가 없다. 오류 추정기(422)는 그 태스크를 수행하기 위해 상수 오류 사이드 정보의 국부적으로 생성된 사본을 수신하도록 구성될 수 있다.
예 1의 나머지 시스템은 본 원리의 바람직한 제1 실시 예의 일부로서 위에서 설명된 일반 규칙에 따라 작동한다.
본 원리의 장점을 설명하기 위해, 예 1에 대한 통신 복잡성가 먼저 디코드 클라이언트(410)에서 디코드 서버(420)로의 방향으로 분석된 다음 역방향으로 분석될 것이다.
디코드 클라이언트에서 디코드 서버로의 통신 복잡성. 이 예에서 압축된 오류 사이드 정보는 널 문자열(null string)이다. 따라서, 디코드 클라이언트(410)로부터 디코드 서버(420)로 전달되어야 하는 비트의 수는 오류 신드롬
Figure 112021033836213-pct00199
의 길이, 즉
Figure 112021033836213-pct00200
비트와 동일하며, 여기서
Figure 112021033836213-pct00201
은 코드율이다. 유사한 상황에서, 수신 서브 시스템(150)은 수신기(123)로부터 채널 디코더(130)로
Figure 112021033836213-pct00202
비트(채널 출력
Figure 112021033836213-pct00203
의 길이)를 송신할 것이다. 따라서, 벤치 마크 수신 서브 시스템(150)과 비교하여, 본 원리는
Figure 112021033836213-pct00204
의 계수만큼 통신 복잡성을 개선한다. 코드율
Figure 112021033836213-pct00205
이 1에 가까운 시스템의 경우 상기 개선 사항이 특히 현저하다.
통신 복잡성의
Figure 112021033836213-pct00206
의 계수 감소 요인은 버스 폭 및 칩 인터페이스 측면에서 하드웨어 복잡성의 유사한 절감으로 직접 이어진다. 수신기(123) 및 채널 디코더(130)가 별개의 엔티티인, 벤치 마크 수신 서브 시스템(150)은 수학식 (1)(
Figure 112021033836213-pct00207
)에 의해 주어진 바와 같이 버스 폭
Figure 112021033836213-pct00208
를 필요로 한다. 분할 디코더(200) 아키텍처에 필요한 버스 폭은
Figure 112021033836213-pct00209
이다. 두 버스 폭은
Figure 112021033836213-pct00210
로 관련된다.
Figure 112021033836213-pct00211
Tb/s,
Figure 112021033836213-pct00212
GHz 및
Figure 112021033836213-pct00213
인 초당 테라 비트 애플리케이션에서, 필요한 버스 폭은
Figure 112021033836213-pct00214
에서
Figure 112021033836213-pct00215
으로 줄어든다. 이 수치적인 예제에 사용된 매개 변수는 본 원리가 대상으로 하는 새로운 애플리케이션 시나리오 유형의 전형이다.
Figure 112021033836213-pct00216
이 1에 가까운 통신 시스템의 예가 많이 있다. 예를 들어, 광통신에서, G.709 표준은 코드율
Figure 112021033836213-pct00217
의 Reed-Solomon 코드를 사용하고, 최신 표준 G.975.1은 코드율 범위 0.82에서 0.94의 BCH 및 LDPC 코드와 같은 다양한 코드를 특정한다. 또 다른 예는 코드율이 11/15 및 14/15 인 LDPC 코드를 사용하는 고속 데이터 속도 무선 멀티미디어 네트워크에 대한 최신 IEEE 802.15.3d 표준이다. 본 원리는 이러한 시스템에 적용될 때 수신기(123)로부터 채널 디코더(130) 로의 데이터 트래픽 볼륨을 82 % 내지 94 % 감소시킨다.
디코드 서버에서 디코드 클라이언트로의 통신 복잡성. 역방향으로, 오류 추정치 압축기(423)는 오류 추정치 벡터
Figure 112021033836213-pct00218
의 압축된 버전을 전송한다. 오류 추정치 벡터는 오류가 거의 발생하지 않기 때문에 제대로 작동하는 통신 시스템에 대해 희소(따라서 매우 압축 가능한) 벡터일 가능성이 높다. 희소 벡터가 매우 압축 가능하다는 것을 설명하기 위해,
Figure 112021033836213-pct00219
인 오류 추정치 벡터
Figure 112021033836213-pct00220
의 무작위로 선택된 100 개의 샘플을 산술 코딩을 사용하여 압축하는 시뮬레이션 연구를 수행했다.
Figure 112021033836213-pct00221
의 샘플은 각 샘플이 랜덤 위치에 정확히 3개의 1(및 997 개의 0)을 포함하도록 선택되었다. 압축된 오류 추정치의 평균 길이는 40.76 비트였으며 압축 후 실제 길이는 40 또는 41이었다. 따라서 산술 코딩에 의한 압축은 디코드 서버에서 디코더 클라이언트로의 통신 복잡성을 무시할 수 있는 수준으로 줄였다.
예 2. 이 예는 본 원리의 바람직한 제2 실시 예에서와 같이 체계적 인코딩을 사용하는 추가적인 이점을 설명하기 위한 것이다. 이 예는 여기서 채널 인코더(110)가 체계적이라는 점을 제외하고는 모든 면에서 예 1과 동일하다. 디코더 클라이언트(410)에서 디코드 서버(420)로의 통신 복잡성은 예 1에서와 동일하다. 역방향으로, 예 2의 통신 복잡성은 여기서 오류 추정치 압축기(423)가 오류 추정치
Figure 112021033836213-pct00222
의 체계적인 부분
Figure 112021033836213-pct00223
만을 전송하기 때문에 예 1에서보다 작다. 이는 통신 복잡성에서 대략 계수
Figure 112021033836213-pct00224
의 절감 요인에 해당한다.
체계적 코딩의 또 다른 이점은 오류 정정기(415)가 단순히
Figure 112021033836213-pct00225
를 계산함으로써 메시지 추정치
Figure 112021033836213-pct00226
을 생성할 수 있다는 것이다. 예제 1과 달리,
Figure 112021033836213-pct00227
를 풀 필요가 없다.
예 3. 예 1 및 예 2에서 오류 사이드 정보는 널(null)이었다. 이 예는 오류 사이드 정보가 널(null)이 아닌 경우를 보여준다. 이 예에서 BMC W는 출력 알파벳
Figure 112021033836213-pct00228
및 전이 확률
Figure 112021033836213-pct00229
),
Figure 112021033836213-pct00230
,
Figure 112021033836213-pct00231
),
Figure 112021033836213-pct00232
을 갖는다. 여기서
Figure 112021033836213-pct00233
,
Figure 112021033836213-pct00234
, 및
Figure 112021033836213-pct00235
는
Figure 112021033836213-pct00236
및
Figure 112021033836213-pct00237
를 만족하는 실수이다.
LLR은 알파벳
Figure 112021033836213-pct00238
에서의 값을 취한다. 여기서
Figure 112021033836213-pct00239
및
Figure 112021033836213-pct00240
는 (고유) 양의 실수이다. 구체적으로, 각 LLR 요소
Figure 112021033836213-pct00241
는 채널 출력
Figure 112021033836213-pct00242
가 각각 0, 1, 2 또는 3 인 것에 따라
Figure 112021033836213-pct00243
,
Figure 112021033836213-pct00244
,
Figure 112021033836213-pct00245
, 또는
Figure 112021033836213-pct00246
와 같다.
각 오류 사이드 정보 변수
Figure 112021033836213-pct00247
는 확률
Figure 112021033836213-pct00248
및
Figure 112021033836213-pct00249
인 집합
Figure 112021033836213-pct00250
에서의 값을 취한다.
Figure 112021033836213-pct00251
이 아니면 무손실 소스 코딩 방법을 적용하여 오류 사이드 정보 변수를 압축할 수 있다. 이상적으로는 압축된 오류 사이드 정보의 크기를 엔트로피
Figure 112021033836213-pct00252
로 줄일 수 있다. 이 예에서는
Figure 112021033836213-pct00253
와 같다. (함수
Figure 112021033836213-pct00254
및
Figure 112021033836213-pct00255
는 위에 정의된 것과 같다.)
현재 맥락에서 데이터 압축의 효과를 설명하기 위해, 두 가지 간단한 시뮬레이션 연구가 보고된다. 이 시뮬레이션은 오류 사이드 정보 압축기(413)에 대한 무손실 데이터 압축의 바람직한 방법인 산술 코딩 알고리즘을 사용한다.
첫 번째 시뮬레이션 연구에서, 매개 변수는
Figure 112021033836213-pct00256
및
Figure 112021033836213-pct00257
이다.
Figure 112021033836213-pct00258
의 무작위로 생성된 100 개의 샘플을 산술 코딩으로 압축했다. 압축된 시퀀스의 평균 길이는 891비트였으며, 실제 길이는 860에서 934 사이이다. 통신 복잡성의 평균 절감은 비 압축 통신에 비해 11%였다. 압축률 0.891은 엔트로피 한계
Figure 112021033836213-pct00259
의 1.1% 이내였다.
두 번째 시뮬레이션 연구는 여기서
Figure 112021033836213-pct00260
가 사용된 것을 제외하고는 첫 번째 연구와 동일하다. 압축된 시퀀스의 평균 길이는 476비트였으며, 실제 길이는 388에서 568 사이이다. 통신 복잡성의 평균 절감은 52%였다. 압축률은 엔트로피 한계
Figure 112021033836213-pct00261
의 1.5% 이내였다.
일반적으로, 본 원리는
Figure 112021033836213-pct00262
(오류 신드롬의 경우) 및
Figure 112021033836213-pct00263
(압축된 오류 정보의 길이에 대한 근사치)의 합에 의해 주어진 디코드 클라이언트(410)로부터 디코드 서버(420)로의 통신 복잡성을 갖는다. 이것은 디코드 클라이언트가 LLR값을 직접 압축하여 디코드 서버로 보내는 대체 방식(이러한 시스템은 신드롬 디코더 대신 일반 디코더를 사용한다)의 통신 복잡성과 비교할 수 있다.
Figure 112021033836213-pct00264
및
Figure 112021033836213-pct00265
는 일대일 대응이기 때문에 이러한 대체 디코더에 대한 압축 한계는
Figure 112021033836213-pct00266
(하드 결정과 오류 사이드 정보의 결합 엔트로피)와 같은
Figure 112021033836213-pct00267
에 의해 주어진다. 결합 엔트로피는
Figure 112021033836213-pct00268
로 쓸 수 있다. 이 예에서는,
Figure 112021033836213-pct00269
및
Figure 112021033836213-pct00270
가 통계적으로 독립적이므로
Figure 112021033836213-pct00271
비트 및
Figure 112021033836213-pct00272
이다. 따라서, 대체 방식에 대한 통신 복잡성은
Figure 112021033836213-pct00273
이며, 이는 본 원리보다
Figure 112021033836213-pct00274
만큼 더 크다. 이 차이는
Figure 112021033836213-pct00275
이 1에 가깝고
Figure 112021033836213-pct00276
가
Figure 112021033836213-pct00277
보다 그다지 크지 않은 경우에 중요하다. 본 원리는 이러한 두 조건이 모두 충족되는 애플리케이션에서 가장 유용할 것으로 예상된다. 이러한 애플리케이션 중 하나는 광 통신이고, 다른 하나는 THz 범위의 무선 통신이다. 고속 광 애플리케이션에서, 광섬유 전송 매체는 1에 가까운 코드율
Figure 112021033836213-pct00278
을 지원할 수 있을 만큼 깨끗하다. 그리고, 세분화된 양자화는 매우 높은 데이터 속도(100Gb/s 이상)에서 수행하는 데 매우 비용이 많이 들고, 예 1 내지 예 3에서와 같이
Figure 112021033836213-pct00279
가 작다. 새롭게 떠오르는 THz 통신에서, 전송 매체는 1에 가까운 코드율 R을 지원할 수 있을 만큼 깨끗하다고 보장되지 않지만 (근접 사용 사례 제외) 수신기 기술은 세분화된 LLR 값,
Figure 112021033836213-pct00280
의 작은 값을 제공할 만큼 충분히 발전되지 않았다.
예 4. 이 예는 HD/ESI 생성기(411)의 일부로서 양자화기의 사용을 필요로 하는 채널 출력 알파벳이 연속적인(매우 미세한 양자화의 이상화) 경우에 대한 본 원리를 예시한다. 이전 예들에서, 디코드 클라이언트는 채널에서 이미 양자화된 샘플을 수신했다. 이 예에서 설명된 방법들은 수신기(123)에 액세스할 수 없고, 디코드 클라이언트(410)에서 디코드 서버(420)로의 통신 복잡성을 수용할 수 있는 레벨로 줄이기 위해 채널 출력의 보다 거친 양자화가 필요한 경우에도 적용될 수 있다.
구체적으로, 여기서 채널(120)은 BSPK(Binary Phase Shift Keying) 변조를 갖는 가산 가우스 잡음 채널(AGNC)이라고 가정한다. 전송된 코드 워드
Figure 112021033836213-pct00281
은 BPSK 신호
Figure 112021033836213-pct00282
에 매핑되므로,
Figure 112021033836213-pct00283
이면
Figure 112021033836213-pct00284
,
Figure 112021033836213-pct00285
이면
Figure 112021033836213-pct00286
가 된다. 여기서
Figure 112021033836213-pct00287
은 진폭 매개 변수이다. 채널 출력은
Figure 112021033836213-pct00288
은
Figure 112021033836213-pct00289
(실수 벡터의 추가)으로 제공된다. 여기서
Figure 112021033836213-pct00290
은 독립적으로 동일하게 분포된(independent identically-distributed, i.i.d), 각
Figure 112021033836213-pct00291
는 평균이 0이고 분산이
Figure 112021033836213-pct00292
인 가우스 분포를 갖는 요소들의 잡음 벡터이다. 따라서 채널 출력 알파벳은
Figure 112021033836213-pct00293
이고 채널 전이 확률은 확률 밀도 함수
Figure 112021033836213-pct00294
와
Figure 112021033836213-pct00295
의 쌍으로 정의된다.
이하, 비율
Figure 112021033836213-pct00296
는 신호 대 잡음비(SNR)라고 한다. SNR은 일반적으로 데시벨(dB)로 표시된다. 양의 실수
Figure 112021033836213-pct00297
의 dB 값은
Figure 112021033836213-pct00298
로 정의된다.
여기서 HD/ESI 생성기(411)는 바람직한 제1 실시 예의 일반적인 접근법을 따른다. LLR 값의 공식적인 계산은 다음과 같다(자연 로그 사용).
Figure 112021033836213-pct00299
LLR 값
Figure 112021033836213-pct00300
는
Figure 112021033836213-pct00301
범위의 임의의 값을 취할 수 있는 실수이다. LLR 값
Figure 112021033836213-pct00302
의 무한 정밀도 계산이 가능하더라도, 본 원리는 통신 복잡성을 허용 가능한 레벨로 줄이기 위해 LLR 값의 양자화를 포함한다. 따라서, 본 원리는 다음 유형의 LLR 계산을 적용한다.
Figure 112021033836213-pct00303
여기서
Figure 112021033836213-pct00304
는 양자화기(실제 라인(-∞, ∞)에서 대표점(representation points)의 유한 집합
Figure 112021033836213-pct00305
로의 매핑)이다. 양자화기에 대한 특정 옵션은 아래에서 설명한다.
양자화된 LLR 값
Figure 112021033836213-pct00306
을 계산한 후, HD/ESI 생성기(411)는
Figure 112021033836213-pct00307
이면
Figure 112021033836213-pct00308
,
Figure 112021033836213-pct00309
이면
Figure 112021033836213-pct00310
, 오류 사이드 정보는
Figure 112021033836213-pct00311
로 하드 결정을 계산한다.
이 예의 나머지 부분에서, 진폭 매개 변수는
Figure 112021033836213-pct00312
로 고정된다.
HD/ESI 생성기의 일부로 사용할 수 있는 양자화기 Q는 일반적으로 한 쌍의 세트
Figure 112021033836213-pct00313
,
Figure 112021033836213-pct00314
)로 특성화될 수 있다. 여기서
Figure 112021033836213-pct00315
은 경계점 집합이고,
Figure 112021033836213-pct00316
은 대표점 집합이다. 대표점 M의 수는 임의의 정수일 수 있다. 양자화기 매핑은, 임의의 실수 x에 대해,
Figure 112021033836213-pct00317
이면
Figure 112021033836213-pct00318
,
Figure 112021033836213-pct00319
이면
Figure 112021033836213-pct00320
,
Figure 112021033836213-pct00321
이면
Figure 112021033836213-pct00322
, 등과 같고, 또한,
Figure 112021033836213-pct00323
이면
Figure 112021033836213-pct00324
과 같다.
양자화기
Figure 112021033836213-pct00325
,
Figure 112021033836213-pct00326
)는 오류 사이드 정보에 대해 양자화기를 유도한다. 오류 사이드 정보 변수
Figure 112021033836213-pct00327
는
Figure 112021033836213-pct00328
집합에서 양자화된 값을 취한다.
예제 4는
Figure 112021033836213-pct00329
및
Figure 112021033836213-pct00330
인 양자화기
Figure 112021033836213-pct00331
로 계속된다. (예를 들어, 이 양자화기는 -4.3을 -3.79, 그리고 6.4를 9.53으로 매핑한다.) 이 특정 양자화기는 논문 “Winkelbauer, A. and Matz, G. 'On quantization of log-likelihood ratios for maximum mutual information', in 2015 IEEE 16th International Workshop on Signal Processing Advances in Wireless Communications (SPAWC), pp. 316-320, 2015년" 에 설명된 최대 상호 정보 설계 규칙을 따른다.
최대 상호 정보 설계 규칙은 양자화된 LLR 값
Figure 112021033836213-pct00332
와 특정 채널 SNR
Figure 112021033836213-pct00333
에서의 채널 입력
Figure 112021033836213-pct00334
간의 상호 정보
Figure 112021033836213-pct00335
를 최대화한다(
Figure 112021033836213-pct00336
을 기억한다). 위에 주어진 양자화기
Figure 112021033836213-pct00337
,
Figure 112021033836213-pct00338
)는 채널에서 9dB SNR에 최적화되어 있으며 채널의 실제 작동 SNR에 관계없이 고정된 상태로 유지된다. 9dB SNR에서, 양자화기 출력의 각 LLR 값
Figure 112021033836213-pct00339
는 각각 확률 0.4104, 0626, 0.0271, 0.0271, 0.0626, 0.4104를 갖는 -9.53, -3.79, -1.10, 1.10, 3.79, 9.53 값을 취한다. 9dB SNR에서, 양자화기는 상호 정보
Figure 112021033836213-pct00340
비트를 달성하고, 양자화기 출력의 LLR 엔트로피는
Figure 112021033836213-pct00341
비트이다. 값
Figure 112021033836213-pct00342
는 양자화 후 채널(120)의 섀넌 용량을 나타낸다. 엔트로피
Figure 112021033836213-pct00343
는 디코드 클라이언트(210)에서 디코더 서버(220)로의 통신 복잡성에 대한 하한이며, 아래에서 논의되는 실제 통신 복잡성에 대한 벤치 마크 역할을 한다.
위의 양자화기의 경우, 양자화된 LLR 값에서 파생된 하드 결정들은 모든 SNR에서 0 또는 1일 가능성이 동일하다. 따라서 모든 SNR에서
Figure 112021033836213-pct00344
비트이다. 이것은 하드 결정들이 압축할 수 없음을 의미한다. 오류 사이드 정보 변수
Figure 112021033836213-pct00345
는
Figure 112021033836213-pct00346
집합의 값을 취하지만 이들의 엔트로피
Figure 112021033836213-pct00347
는 작동 SNR에 따라 다르다. 9dB SNR에서, 엔트로피는
Figure 112021033836213-pct00348
비트이다. 예상대로,
Figure 112021033836213-pct00349
+
Figure 112021033836213-pct00350
는 LLR
Figure 112021033836213-pct00351
를 부호와 크기로 분할하고, 이를 개별적으로 처리해도 달성 가능한 압축률의 손실로 이어지지 않음을 보여준다. 주어진 SNR에서 엔트로피
Figure 112021033836213-pct00352
는 해당 SNR에서 오류 사이드 정보에 대해 가능한 압축 제한을 설정한다.
Figure 112021033836213-pct00353
는 SNR에 따라 변경되므로, 압축 제한도 변경된다. 따라서 Huffman 코딩과 같은 고정 소스 코딩 방법은 피해야 한다. 이러한 관찰을 계기로 본 원리는 바람직한 실시 예에서 적응형 소스 코딩 방법을 사용한다.
이 예는 적응형 소스 코딩 방법으로 산술 코딩을 계속한다. 산술 코딩의 세부 사항 및 산술 코딩이 압축 문제에 어떻게 적용될 수 있는지는 당업자에게 잘 알려진 주제이므로 생략된다. 현재 맥락에서 산술 코딩의 효과에 대한 경험적 증거를 제공하기 위해 여기에서는 시뮬레이션 연구만 보고된다. 시뮬레이션 연구에서, 산술 코딩을 사용하여 -10dB에서 12dB까지의 SNR 범위에서 1dB 단위로 오류 사이드 정보 변수
Figure 112021033836213-pct00354
를 압축하였다. 엔트로피 한계
Figure 112021033836213-pct00355
및 산술 코딩에 의해 달성된 데이터 속도는 도 5에 도시되어 있다. 이 예에서 알 수 있듯이, 산술 코딩은 전체 SNR 값 범위에서 거의 최적인 압축률을 달성한다.
예 4에서는, 최대 상호 정보 양자화기가 예시로서 사용되었다. 구현하기 더 간단할 수 있는 대안적인 양자화기는 경계점 사이의 간격이 고정된 균일(uniform) 양자화기이다. 당업자는 본 원리가 다른 유형의 양자화기 및 소스 코딩 알고리즘으로 실행될 수 있다는 것을 위의 예로부터 인식할 것이다.
본 원리의 가장 바람직한 실시 예. 본 원리의 가장 바람직한 실시 예는 바람직한 제1 및 제2 실시 예의 특별한 경우로서, 가장 바람직한 실시 예에서 사용되는 채널 코드가 참고 문헌 “Arikan, E. 'Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels', IEEE Transactions on Information Theory, 55(7), pp. 3051-3073, 2009년" 에서 소개된 선형 블록 코드의 유형인 폴라 코드라는 추가 사양을 갖는다.
폴라 코드는 체계적 또는 비 체계적 방식으로 인코딩될 수 있다. 또한, 두 경우 모두 신드롬 디코딩 알고리즘이 존재한다. 따라서, 폴라 코드는 본 원리의 바람직한 제1 및 제2 실시 예 모두에서 채널 코드로서 사용될 수 있다. 신드롬 디코더와 함께 폴라 코드(체계적 또는 비 체계적 형태)를 사용하는 것은 본 원리의 가장 바람직한 실시 예를 구성한다. 폴라 코드에 대한 신드롬 디코딩 절차를 설명하기 위해 폴라 코드에 대한 간략한 설명이 이어진다.
폴라 코드는 모든 정수
Figure 112021033836213-pct00356
에 대한 모든 블록 길이
Figure 112021033836213-pct00357
및 모든 비율
Figure 112021033836213-pct00358
,
Figure 112021033836213-pct00359
에 대해 정의된 선형 블록 코드이다. 길이
Figure 112021033836213-pct00360
및 비율
Figure 112021033836213-pct00361
의 특정 폴라 코드는 이진 필드
Figure 112021033836213-pct00362
에 대해
Figure 112021033836213-pct00363
생성기 행렬
Figure 112021033836213-pct00364
로 정의된다. 여기서
Figure 112021033836213-pct00365
및
Figure 112021033836213-pct00366
은
Figure 112021033836213-pct00367
의
Figure 112021033836213-pct00368
번째 Kronecker 거듭 제곱이다. 폴라 코드 구성의 중심은
Figure 112021033836213-pct00369
변환이다. 여기서
Figure 112021033836213-pct00370
은 소스 벡터이고,
Figure 112021033836213-pct00371
은 코드 워드 벡터이다. 비율
Figure 112021033836213-pct00372
의 폴라 코드를 얻기 위해 고정된 집합
Figure 112021033836213-pct00373
이 크기
Figure 112021033836213-pct00374
로 선택되고, 소스 벡터는
Figure 112021033836213-pct00375
를 설정하여 고정된 집합 위치에서 고정된다. 여기서
Figure 112021033836213-pct00376
는 전송된 메시지에 의존하지 않는 고정 비트 패턴(디코더에서 알려짐)이다. 일반적으로
Figure 112021033836213-pct00377
을 설정하지만 여기서의 설명은 보다 일반적인 것을 목표로 한다. 정보 집합이라고 불리는 좌표의 여집합
Figure 112021033836213-pct00378
는 전송된 메시지
Figure 112021033836213-pct00379
에 의해 결정된다.
비 체계적 폴라 코딩에서는,
Figure 112021033836213-pct00380
,
Figure 112021033836213-pct00381
를 설정하고
Figure 112021033836213-pct00382
변환을 계산하여 코드 워드
Figure 112021033836213-pct00383
를 얻는다. 이 계산의 계산 복잡성은
Figure 112021033836213-pct00384
이다.
본 원리의 가장 바람직한 실시 예는 체계적 폴라 코딩을 사용한다. 폴라 코드의 체계적 코딩에서는,
Figure 112021033836213-pct00385
를 설정하여 코드 워드에 데이터를 직접 삽입하고, 연립 방정식
Figure 112021033836213-pct00386
및
Figure 112021033836213-pct00387
에서 나머지 코드 워드
Figure 112021033836213-pct00388
를 얻는다. 폴라 코드의 체계적 인코딩의 복잡성은 참고 문헌 “E. Arikan, 'Systematic Polar Coding,' IEEE Communications Letters, vol. 15, no. 8, pp. 860-862, 2011년 8월" 및 "E. Arikan, 'Method and system for error correction in transmitting data using low complexity systematic encoder,' U.S. Patent No. 8,347,186 B1, 2013년 1월 1일" 에 설명된 대로
Figure 112021033836213-pct00389
이다.
본 원리의 바람직한 제1 실시 예는 비 체계적 폴라 코드에 대한 신드롬 디코더를 필요로 한다. 폴라 코드에 대한 신드롬 디코더를 구성하는 방법에는 여러 가지가 있다. 한 가지 가능성은 폴라 코드에 대한 연속 취소(Successive Cancellation, SC) 디코더로 시작하고, 입력 변수를 수정하여 신드롬 디코더로 바꾸는 것이다. 이 접근 방식은 다음에 설명된다.
도 6을 참조하면, SC 디코더(610) 및 SC 신드롬 디코더(660)가 예시된다. SC 디코더(610)는 제1 입력(601), 제2 입력(602) 및 출력(603)을 포함한다. 제1 입력(601)에서, SC 디코더(610)는 고정된 집합
Figure 112021033836213-pct00390
및 고정된 비트 패턴
Figure 112021033836213-pct00391
를 수신하고, 여기서
Figure 112021033836213-pct00392
및
Figure 112021033836213-pct00393
는 소스 벡터
Figure 112021033836213-pct00394
에 대해
Figure 112021033836213-pct00395
임을 공동으로 나타낸다. 입력 F 및 f는 SC 디코더에 고려중인 폴라 코드의 설계를 설명하는 구성 매개 변수이다. 제2 입력(602)에서, SC 디코더(610)는 시스템에서 전송된 코드 워드에 대한 채널로부터 오는 정보의 요약인 LLR 정보
Figure 112021033836213-pct00396
를 수신한다. 디코딩 동작을 수행 한 후, SC 디코더(610)는 출력(603)에서 메시지 추정치
Figure 112021033836213-pct00397
를 생성한다. SC 디코더(610)의 내부 세부 사항은 여기서 관련되지 않기 때문에 생략된다. 여기에 설명된 방법은 주어진 SC 디코더를 신드롬 디코더로 전환하는 데 사용할 수 있다. 당업자라면, 여기에서 SC 디코더(610)가 참고 문헌 “Arikan, E. 'Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels', IEEE Transactions on Information Theory, 55(7), pp. 3051-3073, 2009년" 에 설명된 SC 디코딩의 기본 원리에 따라 작동한다는 점을 알아두면 충분할 것이다.
도 6의 SC 신드롬 디코더(660)는 제1 입력(661), 제2 입력(602) 및 출력(663)을 포함한다. SC 신드롬 디코더(660)는 내부 동작에 관한 한 SC 디코더(610)의 동일한 사본이다. 두 디코더는 각각의 입력이 준비되고 각각의 출력이 해석되는 방식만 다르다.
Figure 112021033836213-pct00398
을 LLR 벡터,
Figure 112021033836213-pct00399
는 하드 결정 벡터,
Figure 112021033836213-pct00400
을 본 원리의 바람직한 제1 실시 예에 따라 준비된 오류 사이드 정보 벡터라고 가정한다.
Figure 112021033836213-pct00401
를
Figure 112021033836213-pct00402
로 계산된 오류 신드롬이라고 가정한다. 여기서
Figure 112021033836213-pct00403
는 고려중인 폴라 코드에 대한 패리티 체크 행렬이다. 폴라 코드의 경우, 신드롬을 계산하는 선호되는 방법은 먼저 역변환
Figure 112021033836213-pct00404
을 계산하고 신드롬을
Figure 112021033836213-pct00405
로 얻는 것이다. 폴라 코드 생성기 행렬
Figure 112021033836213-pct00406
는
Figure 112021033836213-pct00407
속성을 갖는다. 따라서, 계산
Figure 112021033836213-pct00408
은 폴라 인코딩 연산과 동일하고 계산 복잡성은
Figure 112021033836213-pct00409
인 반면,
Figure 112021033836213-pct00410
에 의한 신드롬 계산의 직접적인 방법은 폴라 코드 생성기의 특수 구조가 악용되지 않는 경우
Figure 112021033836213-pct00411
복잡성을 필요로 한다. 고려중인 폴라 코드의 모든 코드 워드
Figure 112021033836213-pct00412
에 대해
Figure 112021033836213-pct00413
를 구성하여, 신드롬을
Figure 112021033836213-pct00414
로 작성할 수 있다. 이로부터, 오류 신드롬은
Figure 112021033836213-pct00415
로 구해진다. 여기서
Figure 112021033836213-pct00416
이다. 페어
Figure 112021033836213-pct00417
)는 SC 신드롬 디코더의 제1 입력(661)에 인가된다. 오류 사이드 정보 m은 SC 신드롬 디코더의 제2 입력(662)에 인가된다. 이러한 입력에 응답하여, SC 신드롬 디코더(660)는 출력(663)에서 메시지 오류 추정치
Figure 112021033836213-pct00418
를 생성한다. 이것으로 주어진 SC 디코더를 SC 신드롬 디코더로 바꾸는 방법에 대한 설명을 마친다.
요약하면, 각각 입력(601 및 602)에서 입력
Figure 112021033836213-pct00419
및
Figure 112021033836213-pct00420
을 갖는 SC 디코더(610)를 사용하는 대신, SC 신드롬 디코더(660)는 각각 입력(661 및 662)에서 입력
Figure 112021033836213-pct00421
및
Figure 112021033836213-pct00422
과 함께 사용된다. 여기서,
Figure 112021033836213-pct00423
은 전술한 본 원리에 따라
Figure 112021033836213-pct00424
에서 도출된다. 2 개의 디코더(610 및 660)가 상기 정의된 바와 같이 각각의 입력으로 동작한다면, 출력(603)에서 메시지 추정치
Figure 112021033836213-pct00425
및 출력(663)에서 메시지 오류 추정치
Figure 112021033836213-pct00426
가
Figure 112021033836213-pct00427
에 의해 서로 관련될 것이라는 점은 폴라 코딩 기술의 당업자에게 명백할 것이다. 여기서,
Figure 112021033836213-pct00428
및
Figure 112021033836213-pct00429
는 고정된 집합의 여수이다. SC 디코더와 SC 신드롬 디코더의 출력은 일대일 방식으로 서로 연결된다. 두 디코더는 각각의 입력 및 출력 변수의 적절한 전 처리 및 후 처리를 통해 다른 디코더를 대체할 수 있다.
도 7은 본 개시에 따라 채널 디코딩이 구현될 수 있는 예시적인 무선 네트워크를 도시한다. 도 7에 도시된 무선 네트워크(700)의 실시 예는 단지 예시를 위한 것이다. 무선 네트워크(700)의 다른 실시 예는 본 개시의 범위를 벗어나지 않고 사용될 수 있다. 무선 네트워크(700)는 eNodeB (eNB)(701), eNB(702) 및 eNB(703)를 포함한다. eNB(701)는 eNB(702) 및 eNB(703)와 통신한다. eNB(701)는 또한 인터넷, 독점 IP 네트워크 또는 다른 데이터 네트워크와 같은 적어도 하나의 인터넷 프로토콜(IP) 네트워크(730)와 통신한다.
네트워크 유형에 따라, "eNodeB"또는 "eNB"대신 "기지국", "BS" 또는 "액세스 포인트"와 같은 다른 잘 알려진 용어가 사용될 수 있다. 편의상, "eNodeB"및 "eNB"라는 용어가 이 특허 문서에서 원격 터미널에 무선 액세스를 제공하는 네트워크 인프라 구성 요소를 지칭하기 위해 사용되었다. 또한, 네트워크 유형에 따라, "이동국"(또는 "MS"), "가입자 스테이션"(또는 "SS"), "원격 터미널", "무선 터미널" 또는 "사용자 디바이스"와 같이 "사용자 장비" 또는 "UE"대신 다른 잘 알려진 용어가 사용될 수 있다. 편의상, 본 특허 문서에서 "사용자 장비" 및 "UE"라는 용어가, UE가 모바일 디바이스(예: 이동 전화 또는 스마트 폰)인지 또는 일반적으로 간주되는 고정 디바이스(예: 데스크톱 컴퓨터 또는 자동 판매기)인지 여부에 관계없이, eNB에 무선으로 액세스하는 원격 무선 장비를 지칭하기 위해 사용되었다.
eNB(702)는 eNB(702)의 커버리지 영역(720) 내의 제1 복수의 사용자 장비(UE)에 대해 네트워크(730)에 대한 무선 광대역 액세스를 제공한다. 제1 복수의 UE는 소기업(SB)에 위치할 수 있는 UE(711); 기업(E)에 위치할 수 있는 UE(712); WiFi 핫스팟(HS)에 위치할 수 있는 UE(713); 제1 거주지(R1)에 위치할 수 있는 UE(714); 제2 거주지(R2)에 위치할 수 있는 UE(715); 및 휴대 전화, 무선 랩톱, 무선 PDA(Personal Digital Assistant), 태블릿 등과 같은 모바일 디바이스(M)일 수 있는 UE(716)를 포함한다. eNB(703)는 eNB(703)의 커버리지 영역(725) 내의 제2 복수의 UE들에 대해 네트워크(730)에 대한 무선 광대역 액세스를 제공한다. 제2 복수의 UE는 UE(715) 및 UE(716)를 포함한다. 일부 실시 예에서, 하나 이상의 eNB(701-703)는 3G, 4G 또는 5G, LTE(long-term evolution), LTE-A, WiMAX 또는 기타 고급 무선 통신 기술을 사용하여 서로 및 UE (711-716)와 통신할 수 있다.
점선은 커버리지 영역(720 및 725)의 대략적인 범위를 나타내며, 이는 단지 예시 및 설명을 위해 대략 원형으로 도시된다. 커버리지 영역(720 및 725)과 같은 eNB와 연관된 커버리지 영역은, 커버리지 영역은 eNB의 구성 및 자연 및 인공 장애물과 연관된 무선 환경의 변화에 따라 불규칙한 모양을 포함하여 다른 모양을 가질 수 있음을 분명히 이해해야 한다.
아래에서 더 상세히 설명되는 바와 같이, BS(701), BS(702) 및 BS(703) 중 하나 이상은 본 개시의 실시 예들에서 설명된 바와 같이 2D 안테나 어레이를 포함한다. 일부 실시 예에서, BS(701), BS(702) 및 BS(703) 중 하나 이상은 2D 안테나 어레이를 갖는 시스템에 대한 코드북 설계 및 구조를 지원한다.
도 7은 무선 네트워크(700)의 일례를 도시하고 있지만, 도 7에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, 무선 네트워크(700)는 임의의 적절한 구성으로 임의의 수의 eNB 및 임의의 수의 UE를 포함할 수 있다. 또한, eNB(701)는 임의의 수의 UE들과 직접 통신할 수 있고, 이들 UE들에게 네트워크 (730)에 대한 무선 광대역 액세스를 제공할 수 있다. 유사하게, 각각의 eNB(702-703)는 네트워크(730)와 직접 통신할 수 있고, UE들에게 네트워크(730)에 대한 직접적인 무선 광대역 액세스를 제공할 수 있다. 또한, eNB(701, 702 및/또는 703)는 외부 전화 네트워크 또는 다른 유형의 데이터 네트워크와 같은 다른 또는 추가 외부 네트워크에 대한 액세스를 제공할 수 있다.
도면에 도시되고 위에서 설명된 예시적인 채널 디코딩 시스템은 아래에서 더 상세히 설명되는 바와 같이 eNB(예: eNB(702)) 및/또는 UE(예: UE(716))에서 구현될 수 있다.
도 8a는 본 개시에 따라 채널 코딩이 구현될 수 있는 예시적인 사용자 장비 네트워크를 도시한다. 도 8a에 예시된 UE(716)의 실시 예는 단지 예시를 위한 것이며, 도 7의 UE(711-715)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE는 매우 다양한 구성으로 제공되며, 도 8a는 본 개시의 범위를 UE의 임의의 특정 구현으로 제한하지 않는다.
UE(716)는 안테나(805), 무선 주파수(RF) 송수신기(810), 송신(TX) 처리 회로(815) (도 1의 송신 서브 시스템(140)의 일부일 수 있음), 마이크(820) 및 수신(RX) 처리 회로(825) (도 1의 수신 서브 시스템(150)의 일부일 수 있음)를 포함한다. UE(716)는 또한 스피커(830), 메인 프로세서(840), 입/출력(I/O) 인터페이스(IF)(845), 키패드(850), 디스플레이(855) 및 메모리(860)를 포함한다. 메모리(860)는 기본 운영 체제(OS) 프로그램(861) 및 하나 이상의 애플리케이션(862)을 포함한다. OS 프로그램(861), 애플리케이션(862) 중 하나 또는 이들의 일부 조합은 도 1 내지 4 및 6의 다양한 실시 예에서 설명된 바와 같이 채널 디코딩을 위한 프로그래밍을 구현할 수 있다.
RF 송수신기(810)는 안테나(805)로부터 네트워크(800)의 eNB에 의해 전송된 수신 RF 신호를 수신한다. RF 송수신기(810)는 수신 RF 신호를 다운 컨버팅하여 수신(Rx) 처리 회로(825)로 전송될 중간 주파수(IF) 또는 기저 대역 신호를 생성할 수 있다. Rx 처리 회로(825)는 처리된 신호를 스피커(830)로(예: 음성 데이터) 또는 추가 처리를 위해 메인 프로세서(840)로(예: 웹 브라우징 데이터) 전송한다.
송신(Tx) 처리 회로(815)는 전송된 메시지(101)에 대한 적어도 일부 입력 데이터로서 마이크(820)로부터 아날로그 또는 디지털 음성 데이터, 또는 메인 프로세서 (840)로부터 다른 발신 기저 대역 데이터(예: 웹 데이터, 이메일 또는 대화형 비디오 게임 데이터)를 수신한다. Tx 처리 회로(815)는 채널 인코딩을 구현한다. RF 송수신기(810)는 송신 처리된 기저 대역 또는 IF 신호를 Tx 처리 회로(815)로부터 수신하고, 기저 대역 또는 IF 신호를 안테나(805)를 통해 전송되는 RF 신호로 업 컨버팅한다.
메인 프로세서(840)는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있고, UE(716)의 전반적인 동작을 제어하기 위해 메모리(860)에 저장된 기본 OS 프로그램(861)을 실행할 수 있다. 예를 들어, 메인 프로세서(840)는 잘 알려진 원리에 따라 RF 송수신기(810), Rx 처리 회로(825) 및 Tx 처리 회로(815)에 의한 순방향 채널 신호의 수신 및 역방향 채널 신호의 송신을 제어할 수 있다. 일부 실시 예에서, 메인 프로세서(840)는 적어도 하나의 프로그래밍 가능한 마이크로 프로세서 또는 마이크로 컨트롤러를 포함하는 반면, 다른 실시 예에서 메인 프로세서는 전용 회로(예를 들어, 체계적 및/또는 비 체계적 인코딩 또는 디코딩 프로세스, 천공 프로세스, 데이터 매핑 등을 위한 것)뿐만 아니라 (선택적으로) 프로그래밍 가능한 로직 또는 처리 회로를 포함한다.
메인 프로세서(840)는 또한 본 개시의 실시 예에서 설명된 바와 같이 2D 안테나 어레이를 갖는 시스템에 대한 채널 품질 측정 및 보고를 위한 동작과 같이 메모리(860)에 상주하는 다른 프로세스 및 프로그램을 실행할 수 있다. 메인 프로세서(840)는 실행 프로세스에 의해 요구되는 대로 데이터 및/또는 명령을 메모리(860) 안팎으로 이동시킬 수 있다. 일부 실시 예에서, 메인 프로세서(840)는 OS 프로그램(861)에 기초하여 또는 eNB 또는 운영자로부터 수신된 신호에 응답하여 애플리케이션(862)을 실행하도록 구성된다. 메인 프로세서(840)는 또한 I/O 인터페이스(845)에 결합되며, 이는 UE(716)에 랩탑 컴퓨터 및 핸드 헬드 컴퓨터와 같은 다른 디바이스에 연결하는 기능을 제공한다. I/O 인터페이스(845)는 이들 액세서리와 메인 컨트롤러(840) 사이의 통신 경로이다.
메인 프로세서(840)는 또한 키패드(850)(단순히 단일 버튼일 수 있거나 버튼들의 어레이 또는 기타 세트일 수 있음) 및 디스플레이 유닛(855)에 결합된다. UE(716)의 운영자는 키패드(850)를 사용하여 UE(716)에 데이터를 입력할 수 있다. 디스플레이(855)는 예를 들어 웹 사이트로부터 텍스트 및/또는 적어도 제한된 그래픽을 렌더링 할 수 있고, 공지된 관행에 따라 사용자에 의해 터치 입력을 수신할 수 있는 터치 스크린 디스플레이 또는 다른 디스플레이일 수 있다. 메모리(860)는 메인 프로세서(840)에 결합되고, 메모리(860)의 적어도 일부는 랜덤 액세스 메모리(RAM)를 포함할 수 있고, 메모리(860)의 다른 부분은 플래시 메모리 또는 기타 읽기 전용 메모리(ROM)를 포함할 수 있다.
도 8a는 UE(716)의 일례를 도시하고 있지만, 도 8a에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, 도 8a의 다양한 구성 요소가 결합되거나, 더 세분화되거나, 생략될 수 있고, 특정 요구에 따라 추가 구성 요소가 추가될 수 있다. 특정 예로서, 메인 프로세서(840)는 하나 이상의 중앙 처리 장치(CPU) 및 하나 이상의 그래픽 처리 장치(GPU)와 같은 다중 프로세서로 분할될 수 있다. 또한, 도 8a는 이동 전화 또는 스마트 폰으로 구성된 UE(716)를 예시하지만, UE는 다른 유형의 이동 또는 고정 디바이스로서 동작하도록 구성될 수 있다.
도 8b는 본 개시에 따라 채널 코딩이 구현될 수 있는 예시적인 eNB(Enhanced NodeB) 네트워크를 예시한다. 도 8b에 도시된 eNB(702)의 실시 예는 단지 예시를 위한 것이며, 도 7의 다른 eNB는 동일하거나 유사한 구성을 가질 수 있다. 그러나, eNB는 매우 다양한 구성으로 제공되며, 도 8b는 본 개시의 범위를 eNB의 임의의 특정 구현으로 제한하지 않는다. eNB(701) 및 eNB(703)는 eNB(702)와 동일하거나 유사한 구조를 포함할 수 있다는 점에 유의한다.
도 8b에 도시 된 바와 같이, eNB(702)는 다중 안테나(870a-870n), 다중 RF 송수신기(872a-872n), 송신(Tx) 처리 회로(874) 및 수신(Rx) 처리 회로(876)를 포함한다. 특정 실시 예에서, 다중 안테나(870a-870n) 중 하나 이상은 2D 안테나 어레이를 포함한다. eNB(702)는 또한 컨트롤러/프로세서(878), 메모리(880) 및 백홀 또는 네트워크 인터페이스(882)를 포함한다.
RF 송수신기(872a-872n)는 안테나(870a-870n)로부터 UE 또는 다른 eNB에 의해 전송된 신호와 같은 수신 RF 신호를 수신한다. RF 송수신기(872a-872n)는 수신 RF 신호를 다운 컨버팅하여 IF 또는 기저 대역 신호를 생성한다. IF 또는 기저 대역 신호는 기저 대역 또는 IF 신호를 필터링, 디코딩 및/또는 디지털화함으로써 처리된 신호를 생성하는 Rx 처리 회로(876)로 전송된다. Rx 처리 회로(876)는 추가 처리를 위해 처리된 신호를 컨트롤러/프로세서(878)로 전송한다.
Tx 처리 회로(874)는 컨트롤러/프로세서(878)로부터 입력 데이터 패킷(11)에 대한 적어도 일부 입력 데이터로서 아날로그 또는 디지털 데이터(예: 음성 데이터, 웹 데이터, 이메일 또는 대화형 비디오 게임 데이터)를 수신한다. Tx 처리 회로(874)는 처리된 신호를 생성하기 위해 송신 기저 대역 데이터를 인코딩, 다중화 및/또는 디지털화하기 위해 소스 인코더 및 채널 인코더를 구현한다. RF 트랜시버(872a-872n)는 Tx 처리 회로(874)로부터 처리된 송신 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나(870a-870n)를 통해 전송되는 RF 신호로 업 컨버팅한다.
컨트롤러/프로세서(878)는 eNB(702)의 전체 동작을 제어하는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있다. 예를 들어, 컨트롤러/프로세서(878)는 잘 알려진 원리에 따라 RF 송수신기(872a-872n), Rx 처리 회로(876) 및 Tx 처리 회로(874)에 의한 순방향 채널 신호의 수신 및 역방향 채널 신호의 전송을 제어할 수 있다. 컨트롤러/프로세서(878)는 더 진보된 무선 통신 기능과 같은 추가 기능도 지원할 수 있다. 컨트롤러/프로세서(878)에 의해 eNB(702)에서 매우 다양한 다른 기능들 중 임의의 것이 지원될 수 있다. 일부 실시 예에서, 컨트롤러/프로세서(878)는 적어도 하나의 마이크로 프로세서 또는 마이크로 컨트롤러를 포함하는 반면, 다른 실시 예에서 메인 프로세서는 전용 회로(예를 들어, 체계적 및/또는 비 체계적 인코딩 프로세스, 천공 프로세스, 데이터 매핑 등을 위한 것)뿐만 아니라 (선택적으로) 프로그래밍 가능한 로직 또는 처리 회로를 포함한다.
컨트롤러/프로세서(878)는 또한 기본 OS와 같이 메모리(880)에 상주하는 프로그램 및 다른 프로세스를 실행할 수 있다. 컨트롤러/프로세서(878)는 또한 본 개시의 실시 예에서 설명된 바와 같이 2D 안테나 어레이를 갖는 시스템에 대한 채널 품질 측정 및 보고를 지원할 수 있다. 일부 실시 예에서, 컨트롤러/프로세서(878)는 엔티티 간의 통신을 지원한다. 컨트롤러/프로세서(878)는 실행 프로세스에 의해 요구되는 대로 데이터 및/또는 명령을 메모리(880) 안팎으로 이동시킬 수 있다.
컨트롤러/프로세서(878)는 또한 백홀 또는 네트워크 인터페이스(882)에 결합된다. 백홀 또는 네트워크 인터페이스(882)는 eNB(702)가 백홀 연결을 통해 또는 네트워크를 통해 다른 디바이스 또는 시스템과 통신할 수 있게 한다. 인터페이스(882)는 임의의 적절한 유선 또는 무선 연결(들)을 통한 통신을 지원할 수 있다. 예를 들어, eNB(702)가 (3G, 4G, 5G, LTE 또는 LTE-A를 지원하는 것과 같은) 셀룰러 통신 시스템의 일부로서 구현될 때, 인터페이스(882)는 eNB(702)가 유선 또는 무선 백홀 연결 네트워크를 통해 다른 eNB들과 통신하도록 허용할 수 있다. eNB(702)가 액세스 포인트로서 구현될 때, 인터페이스(882)는 eNB(702)가 유선 또는 무선 근거리 통신망을 통해 또는 유선 또는 무선 연결을 통해 더 큰 네트워크(예를 들어, 인터넷)로 통신하도록 허용할 수 있다. 인터페이스(882)는 이더넷 또는 RF 트랜시버와 같은 유선 또는 무선 연결을 통한 통신을 지원하는 임의의 적절한 구조를 포함한다.
메모리(880)는 컨트롤러/프로세서(878)에 결합된다. 메모리(880)의 일부는 RAM을 포함할 수 있고, 메모리(880)의 다른 부분은 플래시 메모리 또는 기타 ROM을 포함할 수 있다. 특정 실시 예에서, 복수의 명령이 메모리에 저장된다. 복수의 명령은 컨트롤러/프로세서(878)가 체계적 및/또는 비 체계적 인코딩 또는 디코딩 프로세스, 천공 프로세스, 데이터 매핑 등을 수행하도록 구성된다.
도 8b는 eNB(702)의 일 예를 도시하지만, 도 8b에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, eNB(702)는 도시된 각 컴포넌트의 임의의 수를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페이스(882)를 포함할 수 있고, 컨르롤러/프로세서(878)는 상이한 네트워크 주소 사이에서 데이터를 라우팅하기 위한 라우팅 기능을 지원할 수 있다. 다른 특정 예로서, Tx 처리 회로(874)의 단일 인스턴스 및 Rx 처리 회로(876)의 단일 인스턴스를 포함하는 것으로 도시되었지만, eNB(702)는 각각의 다중 인스턴스(예를 들어, RF 트랜시버 당 하나)를 포함할 수 있다.
특정 "압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 방법 및 시스템"이 본 명세서에서 상세하게 설명되고 도면에 도시되어 있지만, 본 개시 내용에 포함되는 대상은 청구 범위에 의해서만 제한된다는 것을 이해해야한다. 본 개시는 예시적인 실시 예들로 설명되었지만, 다양한 변경 및 수정이 당업자에게 제안될 수 있다. 본 개시는 첨부된 청구 범위의 범위 내에 있는 그러한 변경 및 수정을 포함하는 것으로 의도된다. 본 출원의 설명은 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 또는 중요한 요소임을 암시하는 것으로 해석되어서는 안된다. 특허 대상의 범위는 허용된 청구 범위에 의해서만 정의된다. 더욱이, 이들 청구 범위 중 어느 하나도 특정 청구항에서 기능을 식별하는 분사구가 따라오는 "수단(means for)"또는 "단계(step for)"라는 정확한 단어가 명시적으로 사용되지 않는 한, 첨부된 청구 범위 또는 청구항 구성 요소와 관련하여 35 USC§112(f)를 적용할 의도는 없다. 청구 범위 내의 "메커니즘(mechanism)", "모듈(module)", "디바이스(device)", "유닛(unit)", "컴포넌트(component)" "요소(element)", "부재(member)", "장치(apparatus)", "기계(machine)", "시스템(system)", "프로세서(processor)" 또는 "컨트롤러(controller)"와 같은 (그러나 이에 국한되지는 않음) 용어의 사용은 청구 범위 자체의 특징에 의해 추가로 수정되거나 개선된 바에 따라, 관련 기술 분야의 당업자에게 알려진 구조를 의미하는 것으로 이해되고 의도되며, 35 U.S.C. § 112(f)를 적용하도록 의도되지는 않는다.

Claims (31)

  1. 소스에서 목적지까지 전송된 메시지의 신뢰성 있는 전달을 위한 통신 시스템에서 사용하기 위한 디코드 클라이언트 장치에 있어서,
    상기 통신 시스템 내의 채널 인코더는 상기 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하고, 상기 전송된 코드 워드를 상기 통신 시스템을 위한 채널을 통해 전송하고, 상기 채널은 상기 전송된 코드 워드에 응답하여 채널 출력을 생성하며,
    상기 디코드 클라이언트 장치는
    상기 채널 출력을 수신하고, 하드 결정 및 오류 사이드 정보를 생성하도록 구성된 하드 결정/오류 사이드 정보(HD/ESI) 생성기;
    상기 하드 결정으로부터 오류 신드롬을 생성하고, 디코드 서버로 상기 오류 신드롬을 전송하도록 구성된 오류 신드롬 생성기;
    상기 오류 사이드 정보로부터 압축된 오류 사이드 정보를 생성하고, 상기 압축된 오류 사이드 정보를 상기 디코드 서버로 전송하도록 구성된 오류 사이드 정보 압축기;
    상기 디코드 서버로부터 압축된 오류 추정치를 수신하고, 오류 추정치를 생성하도록 구성된 오류 추정치 압축 해제기; 및
    상기 하드 결정 및 상기 오류 추정치로부터 메시지 추정치를 생성하도록 구성된 오류 정정기를 포함하는, 디코드 클라이언트 장치.
  2. 청구항 1에 있어서,
    상기 HD/ESI 생성기는 상기 하드 결정 및 상기 오류 사이드 정보를 생성하기 전에 상기 채널 출력에 양자화를 적용하는, 디코드 클라이언트 장치.
  3. 청구항 1에 있어서,
    상기 오류 사이드 정보는 널(null) 오류 사이드 정보와 논 널(non-null) 오류 사이드 정보 중 하나이고,
    상기 오류 사이드 정보가 널 오류 사이드 정보이고, 상기 오류 신드롬만이 상기 디코드 클라이언트에 의해 상기 디코드 서버로 전송되면, 상기 오류 사이드 정보 압축기는 사용되지 않는, 디코드 클라이언트 장치.
  4. 소스에서 목적지까지 전송된 메시지의 신뢰성 있는 전달을 위한 통신 시스템에서 사용하기 위한 디코드 클라이언트 방법에 있어서,
    상기 통신 시스템 내의 채널 인코더는 상기 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하고, 상기 전송된 코드 워드를 상기 통신 시스템을 위한 채널을 통해 전송하고, 상기 채널은 상기 전송된 코드 워드에 응답하여 채널 출력을 생성하며,
    상기 디코드 클라이언트 방법은,
    하드 결정/오류 사이드 정보(HD/ESI) 생성기에서 상기 채널 출력을 수신하고, 하드 결정 및 오류 사이드 정보를 생성하고;
    오류 신드롬 생성기에서 상기 하드 결정으로부터 오류 신드롬을 생성하고, 디코드 서버로 상기 오류 신드롬을 전송하고;
    오류 사이드 정보 압축기에서 상기 오류 사이드 정보로부터 압축된 오류 사이드 정보를 생성하고, 상기 압축된 오류 사이드 정보를 상기 디코드 서버로 전송하고;
    오류 추정치 압축 해제기에서 상기 디코드 서버로부터 압축된 오류 추정치를 수신하고, 오류 추정치를 생성하고; 그리고
    오류 정정기에서 상기 하드 결정 및 상기 오류 추정치로부터 메시지 추정치를 생성하는 것을 포함하는, 방법.
  5. 청구항 4에 있어서,
    상기 HD/ESI 생성기는 상기 하드 결정 및 상기 오류 사이드 정보를 생성하기 전에 상기 채널 출력에 양자화를 적용하는, 디코드 클라이언트 방법.
  6. 청구항 4에 있어서,
    상기 오류 사이드 정보는 널 오류 사이드 정보와 논 널 오류 사이드 정보 중 하나이고,
    상기 오류 사이드 정보가 널 오류 사이드 정보이고, 상기 오류 신드롬만이 상기 디코드 클라이언트에 의해 상기 디코드 서버로 전송되면, 상기 오류 사이드 정보 압축기는 사용되지 않는, 디코드 클라이언트 방법.
  7. 채널 디코딩을 수행하기 위한 다중 클라이언트 분할 디코더 시스템에 있어서,
    상기 다중 클라이언트 분할 디코더 시스템은,
    프라이버시 제약을 받는 클라이언트-서버 아키텍처의 복수의 디코드 클라이언트를 포함하고,
    상기 복수의 디코드 클라이언트 중 i번째 디코드 클라이언트는 i번째 채널로부터 i번째 채널 출력을 수신하도록 구성되고, 상기 i번째 채널 출력은 i번째 채널 코드에서 i번째 전송된 코드 워드의 손상된 버전이고, 상기 i번째 전송된 코드 워드는 i번째 전송된 메시지로부터 획득되고, 상기 i번째 디코드 클라이언트는 상기 i번째 채널 출력으로부터 i번째 압축된 오류 정보를 생성하도록 추가로 구성되며, 여기서 상기 i번째 압축된 오류 정보는 상기 i번째 전송된 메시지에 대한 정보를 포함하지 않으며 상기 i번째 전송된 메시지에 대해 독립적이고, 상기 i번째 압축된 오류 정보를 통신 네트워크를 통해 디코드 서버로 보내며,
    상기 i번째 디코드 클라이언트는,
    상기 통신 네트워크로부터 상기 디코드 서버에 의해 생성된 i번째 압축된 오류 추정치를 수신하고, 그리고
    상기 디코드 서버가 상기 i번째 전송된 메시지에 대한 정보를 학습하지 않고, 오류 정정기에 의해, 상기 i번째 전송된 메시지의 추정치를 생성하도록 추가로 구성되는, 다중 클라이언트 분할 디코더 시스템.
  8. 소스에서 목적지까지 전송된 메시지의 신뢰성 있는 전달을 위한 통신 시스템에서 사용하기 위한 디코드 서버 장치에 있어서,
    상기 통신 시스템 내의 채널 인코더는 상기 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하고, 상기 전송된 코드 워드를 상기 통신 시스템을 위한 채널을 통해 전송하고, 상기 채널은 상기 전송된 코드 워드에 응답하여 채널 출력을 생성하며, 디코드 클라이언트는 상기 채널 출력을 수신하고, 오류 신드롬 및 압축된 오류 사이드 정보를 생성하고, 상기 오류 신드롬 및 상기 압축된 오류 사이드 정보를 상기 디코드 서버로 전송하고,
    상기 디코드 서버 장치는,
    상기 압축된 오류 사이드 정보를 수신하고 상기 압축된 오류 사이드 정보를 압축 해제하여 오류 사이드 정보를 복구하도록 구성된 오류 사이드 정보 압축 해제기;
    상기 오류 신드롬 및 상기 오류 사이드 정보 압축 해제기에 의해 복구된 오류 사이드 정보를 수신하고 오류 추정치를 생성하도록 구성된 오류 추정기; 및
    상기 오류 추정치로부터 압축된 오류 추정치를 생성하고 상기 압축된 오류 추정치를 상기 디코드 클라이언트로 전송하도록 구성된 오류 추정치 압축기를 포함하는, 디코드 서버 장치.
  9. 청구항 8에 있어서,
    상기 오류 사이드 정보는 널 오류 사이드 정보와 논 널 오류 사이드 정보 중 하나이고,
    상기 오류 사이드 정보가 널 오류 사이드 정보이고, 상기 오류 신드롬만이 상기 디코드 클라이언트로부터 수신되면, 상기 오류 사이드 정보 압축 해제기는 사용되지 않는, 디코드 서버 장치.
  10. 소스에서 목적지까지 전송된 메시지의 신뢰성 있는 전달을 위한 통신 시스템에서 사용하기 위한 디코드 서버 방법에 있어서,
    상기 통신 시스템 내의 채널 인코더는 상기 전송된 메시지를 채널 코드에서 전송된 코드 워드로 인코딩하고, 상기 전송된 코드 워드를 상기 통신 시스템을 위한 채널을 통해 전송하고, 상기 채널은 상기 전송된 코드 워드에 응답하여 채널 출력을 생성하며, 디코드 클라이언트는 상기 채널 출력을 수신하고, 오류 신드롬 및 압축된 오류 사이드 정보를 생성하고, 상기 오류 신드롬 및 상기 압축된 오류 사이드 정보를 상기 디코드 서버로 전송하고,
    상기 디코드 서버 방법은,
    오류 사이드 정보 압축 해제기에서 상기 압축된 오류 사이드 정보를 수신하고, 상기 압축된 오류 사이드 정보를 압축 해제하여 오류 사이드 정보를 복구하고;
    오류 추정기에서 상기 오류 신드롬 및 상기 오류 사이드 정보 압축 해제기에 의해 복구된 오류 사이드 정보를 수신하고, 오류 추정치를 생성하고; 그리고
    오류 추정치 압축기에서 상기 오류 추정치로부터 압축된 오류 추정치를 생성하고, 상기 압축된 오류 추정치를 상기 디코드 클라이언트로 전송하는 것을 포함하는, 방법.
  11. 청구항 10에 있어서,
    상기 오류 사이드 정보는 널 오류 사이드 정보와 논 널 오류 사이드 정보 중 하나이고,
    상기 오류 사이드 정보가 널 오류 사이드 정보이고, 상기 오류 신드롬만이 상기 디코드 클라이언트로부터 수신되면, 상기 오류 사이드 정보 압축 해제기는 사용되지 않는, 디코드 서버 방법.
  12. 채널 디코딩을 수행하기 위한 다중 클라이언트 분할 디코더 시스템에 있어서, 상기 다중 클라이언트 분할 디코더 시스템은,
    프라이버시 제약을 받는 클라이언트-서버 아키텍처의 복수의 디코드 클라이언트에 통신 가능하게 결합된 디코드 서버를 포함하고,
    상기 디코드 서버는,
    통신 네트워크를 통해 상기 복수의 디코드 클라이언트 중 i번째 디코드 클라이언트로부터 i번째 채널에 대한 i번째 채널 출력으로부터 생성된 i번째 압축된 오류 정보를 수신하고, 상기 i번째 채널 출력은 i번째 채널 코드에서 i번째 전송된 코드 워드의 손상된 버전이고, 상기 i번째 전송된 코드 워드는 i번째 전송된 메시지로부터 획득되며, 상기 i번째 압축된 오류 정보는 i번째 압축된 오류 사이드 정보 및 i번째 오류 신드롬을 포함하고, 상기 i번째 압축된 오류 정보는 상기 i번째 전송된 메시지에 대한 정보를 포함하지 않으며 상기 i번째 전송된 메시지에 대해 독립적이고,
    상기 i번째 압축된 오류 사이드 정보를 압축 해제하여 i번째 오류 사이드 정보를 복구하고,
    상기 i번째 오류 사이드 정보와 상기 i번째 오류 신드롬으로부터 i번째 오류 추정치를 생성하고,
    상기 i번째 오류 추정치를 압축하여 i번째 압축된 오류 추정치를 획득하고, 그리고
    상기 i번째 압축된 오류 추정치를 상기 i번째 디코드 클라이언트로 전송하고, 상기 i번째 압축된 오류 추정치는 상기 i번째 디코드 클라이언트에 의해 사용되어, 상기 디코드 서버가 상기 i번째 전송된 메시지에 대한 정보를 학습하지 않고, 오류 정정기에 의해, 상기 i번째 전송된 메시지의 추정치를 생성하도록 구성된, 다중 클라이언트 분할 디코더 시스템.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020217008578A 2018-08-27 2019-08-30 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법 KR102548215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/114,001 US10985779B2 (en) 2018-08-27 2018-08-27 Method and system for decoding data using compressed channel output information
PCT/IB2019/057362 WO2020044316A1 (en) 2018-08-27 2019-08-30 Method and system for decoding data using compressed channel output information

Publications (2)

Publication Number Publication Date
KR20210112294A KR20210112294A (ko) 2021-09-14
KR102548215B1 true KR102548215B1 (ko) 2023-06-27

Family

ID=68136466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008578A KR102548215B1 (ko) 2018-08-27 2019-08-30 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법

Country Status (6)

Country Link
US (1) US10985779B2 (ko)
EP (1) EP3844883B1 (ko)
JP (1) JP7083550B2 (ko)
KR (1) KR102548215B1 (ko)
CN (1) CN113273083B (ko)
WO (1) WO2020044316A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10848182B2 (en) * 2018-09-13 2020-11-24 Apple Inc. Iterative decoding with early termination criterion that permits errors in redundancy part
CN109361495B (zh) * 2018-12-07 2020-05-08 北京邮电大学 一种极化码构造方法、装置、电子设备及可读存储介质
KR20210006807A (ko) * 2019-07-09 2021-01-19 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US20210042650A1 (en) * 2019-08-06 2021-02-11 Microsoft Technology Licensing, Llc Pipelined hardware decoder for quantum computing devices
US11469860B2 (en) * 2020-06-30 2022-10-11 Hon Lin Technology Co., Ltd. Method and apparatus for reducing amount of memory required by hybrid automatic repeat request (HARQ) operations
CN112738056B (zh) * 2020-12-24 2023-05-05 北京飞讯数码科技有限公司 编解码方法及系统
US11855772B2 (en) * 2021-12-15 2023-12-26 Samsung Electronics Co., Ltd. High throughput polar ECC decoding via compressed successive cancellation algorithm
CN114614835B (zh) * 2022-03-23 2024-05-17 浙江大学 一种适用于水声通信的极化码bp译码方法
CN116781156B (zh) * 2023-08-24 2023-11-10 济南安迅科技有限公司 一种用于光通信网络的信道编码方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242899A1 (en) 2012-03-13 2013-09-19 Airspan Networks Inc. Cooperative Components in a Wireless Feeder Network
US20180183464A1 (en) 2016-12-23 2018-06-28 Huawei Technologies Co., Ltd. Apparatus and methods for polar code construction

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291406A (en) * 1979-08-06 1981-09-22 International Business Machines Corporation Error correction on burst channels by sequential decoding
JP3160448B2 (ja) * 1993-11-30 2001-04-25 富士通株式会社 データ訂正装置
US20030126545A1 (en) * 2001-10-05 2003-07-03 Tan Alfred Keng Tiong Non-linear code-division multiple access technology with improved detection algorithms and error correction coding
US20050022101A1 (en) * 2003-07-21 2005-01-27 Peter Malm Fast iteration termination of Turbo decoding
US7747922B2 (en) * 2005-06-01 2010-06-29 Telecommunications Research Laboratories Adaptive hybrid ARQ systems with BCJR decoding
US8253751B2 (en) * 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
GB2461904B (en) * 2008-07-17 2011-02-02 Martin Tomlinson Handoff communication system for internet radio
US8429495B2 (en) * 2010-10-19 2013-04-23 Mosaid Technologies Incorporated Error detection and correction codes for channels and memories with incomplete error characteristics
KR20120063329A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 에러 체크 및 정정기 및 그것을 포함하는 메모리 시스템
US8347186B1 (en) * 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
WO2015120575A1 (zh) 2014-02-11 2015-08-20 华为技术有限公司 信道译码的方法、装置和分布式译码器
KR102149668B1 (ko) * 2014-04-22 2020-08-31 삼성전자주식회사 비휘발성 메모리 장치의 데이터 디코딩 방법
US9985653B2 (en) * 2015-04-10 2018-05-29 Samsung Electronics Co., Ltd. Methods and systems for soft-decision decoding
CN105846827B (zh) * 2016-03-17 2019-02-01 哈尔滨工程大学 基于算术码与低密度奇偶校验码的迭代联合信源信道译码方法
WO2018087717A1 (en) * 2016-11-11 2018-05-17 Telefonaktiebolaget L M Ericsson (Publ) Error detection in communication systems using polar coded data transmission
CN109245775B (zh) * 2017-07-10 2022-08-09 深圳市中兴微电子技术有限公司 一种译码器及其实现译码的方法
US10312948B1 (en) * 2018-04-30 2019-06-04 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for retransmitting data using systematic polar coding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242899A1 (en) 2012-03-13 2013-09-19 Airspan Networks Inc. Cooperative Components in a Wireless Feeder Network
US20180183464A1 (en) 2016-12-23 2018-06-28 Huawei Technologies Co., Ltd. Apparatus and methods for polar code construction

Also Published As

Publication number Publication date
EP3844883A1 (en) 2021-07-07
EP3844883B1 (en) 2023-03-15
WO2020044316A1 (en) 2020-03-05
CN113273083B (zh) 2024-05-24
US20200067528A1 (en) 2020-02-27
CN113273083A (zh) 2021-08-17
JP2021536694A (ja) 2021-12-27
KR20210112294A (ko) 2021-09-14
US10985779B2 (en) 2021-04-20
JP7083550B2 (ja) 2022-06-13

Similar Documents

Publication Publication Date Title
KR102548215B1 (ko) 압축된 채널 출력 정보를 사용하여 데이터를 디코딩하기 위한 시스템 및 방법
JP6859429B2 (ja) ポーラー符号を使用してデータを符号化するための方法及び装置
US11405055B2 (en) Methods and apparatus for error correction coding with triangular factorization of generator matrix
CN108365850B (zh) 编码方法、编码装置和通信装置
US10892848B2 (en) Devices and methods implementing polar codes
US20200021310A1 (en) Information processing method and apparatus, and device
US11323727B2 (en) Alteration of successive cancellation order in decoding of polar codes
KR102353777B1 (ko) 낮은 복잡도 체계적 인코더를 이용하는 데이터 전송에서의 오류 정정을 위한 방법 및 시스템
CN111446969B (zh) 一种级联crc码的极化码编码方法及装置
JP2022502963A (ja) Ｐｏｌａｒ符号の構築のための方法および装置
JP2019525638A (ja) ２のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
CN111525980B (zh) 译码方法及装置
US11894859B1 (en) Methods and apparatus for decoding of polar codes
Li et al. Low latency LDPC hard‐decision algorithm for 5G NR
US20240014931A1 (en) Method and apparatus for transmitting and receiving polar code
CN116491072A (zh) 编码方法、译码方法、以及通信装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right