JP2022534991A - 表示パネル、およびそれを含む表示装置 - Google Patents

表示パネル、およびそれを含む表示装置 Download PDF

Info

Publication number
JP2022534991A
JP2022534991A JP2021570914A JP2021570914A JP2022534991A JP 2022534991 A JP2022534991 A JP 2022534991A JP 2021570914 A JP2021570914 A JP 2021570914A JP 2021570914 A JP2021570914 A JP 2021570914A JP 2022534991 A JP2022534991 A JP 2022534991A
Authority
JP
Japan
Prior art keywords
fan
line
corner
data line
outline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021570914A
Other languages
English (en)
Other versions
JP7389142B2 (ja
Inventor
ホ キム,ソン
チャン パク,ジュ
ヒ イ,ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022534991A publication Critical patent/JP2022534991A/ja
Application granted granted Critical
Publication of JP7389142B2 publication Critical patent/JP7389142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Telephone Set Structure (AREA)

Abstract

表示パネルとそれを含む表示装置が提供される。表示パネルは、平面部、前記平面部の一側から延びた第1エッジ部、前記平面部の他側から延びた第2エッジ部、前記第1エッジ部の一側から延びた第1側面部、および前記第1エッジ部と前記第2エッジ部の間に配置される第1コーナー部を含む基板、前記平面部の表示領域に配置される第1データ線、前記第1側面部の表示領域に配置される第2データ線、前記平面部の非表示領域に配置され、前記第1データ線と連結される第1ファンアウトライン、前記第1コーナー部に配置され、前記第2データ線と連結される第2ファンアウトライン、および前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う封止膜を備える。

Description

本発明は表示パネルおよびそれを含む表示装置に関する。
情報化社会の発展につれ映像を表示するための表示装置に対する要求が多様な形態で増加している。例えば、表示装置はスマートフォン、デジタルカメラ、ノートブックコンピュータ、ナビゲーション、およびスマートテレビのように多様な電子機器に適用されている。
表示装置は、液晶表示装置(Liquid Crystal Display Device)、電界放出表示装置(Field Emission Display Device)、有機発光表示装置(Organic Light Emitting Display Device)等のようなフラットパネルディスプレイであり得る。有機発光表示装置は視野角が広くコントラスト比に優れるだけでなく応答速度が速いという長所がある。また、有機発光表示装置は曲がったり、反ったりすることのできるフレキシブル表示装置で実現できるので、電子機器での有機発光表示装置の活用度が次第に高まっている。例えば、最近では有機発光表示装置をフレキシブル表示装置で実現することによって、前面だけでなく側面でも映像を表示する表示装置が開発されている。
本発明が解決しようとする課題は、前面だけでなく側面でも映像を表示する場合、前面のデッドスペース(dead space)を最小化できる表示パネルを提供することにある。
本発明が解決しようとする他の課題は、前面だけでなく側面でも映像を表示する場合、前面のデッドスペース(dead space)を最小化できる表示装置を提供することにある。
本発明の課題は以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されることができる。
前記課題を解決するための一実施形態における表示パネルは、平面部、前記平面部の一側から延びた第1エッジ部、前記平面部の他側から延びた第2エッジ部、前記第1エッジ部の一側から延びた第1側面部、および前記第1エッジ部と前記第2エッジ部の間に配置される第1コーナー部を含む基板、前記平面部の表示領域に配置される第1データ線、前記第1側面部の表示領域に配置される第2データ線、前記平面部の非表示領域に配置され、前記第1データ線と連結される第1ファンアウトライン、前記第1コーナー部に配置され、前記第2データ線と連結される第2ファンアウトライン、前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子、および前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜を備え、前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う。
前記第2ファンアウトラインは前記少なくとも一つの無機膜によって覆われなくてもよい。
前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第2ファンアウトラインを覆い得る。
前記第1コーナー部で前記第1ファンアウトラインと前記第2ファンアウトラインの間に配置される第1電源電圧線をさらに備え得る。
前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1電源電圧線を覆い得る。
前記第2ファンアウトラインは前記第1側面部の非表示領域に配置され得る。
前記平面部の表示領域に配置され、前記第1データ線と交差するスキャン線、および前記第1コーナー部で前記第2ファンアウトラインの外側に配置され、前記スキャン線に連結されるステージを含むスキャン駆動部をさらに備え得る。
前記ステージは前記少なくとも一つの無機膜によって覆われなくてもよい。
前記ステージのうち互いに隣接するステージの間に配置される有機膜パターンをさらに備え得る。
前記ステージに接続され、前記有機膜パターンと交差するスキャン制御線をさらに備え得る。
前記スキャン制御線のうち少なくとも一つのスキャン制御線は前記第1データ線および前記第2データ線と相違する層に配置され得る。
前記第1ファンアウトラインのうち少なくとも一つの第1ファンアウトラインと前記第2ファンアウトラインのうち少なくとも一つの第2ファンアウトラインは前記第1データ線および前記第2データ線と同じ層に配置され得る。
前記第1ファンアウトラインのうち少なくとも一つの第1ファンアウトラインと前記第2ファンアウトラインのうち少なくとも一つの第2ファンアウトラインは前記第1データ線および前記第2データ線と相違する層に配置され得る。
前記課題を解決するための一実施形態における表示パネルは、平面部、第1ベンディングラインで前記平面部からベンディングされる第1エッジ部、第2ベンディングラインで前記平面部からベンディングされる第2エッジ部、前記第1エッジ部の一側から延びた第1側面部を含む基板、前記平面部の表示領域に配置される第1データ線、前記第1側面部の表示領域に配置される第2データ線、前記第1ベンディングラインと前記第2ベンディングラインによって定義される第1コーナーベンディングラインの内側に配置され、前記第1データ線と連結される第1ファンアウトラインを備える。
前記第1コーナーベンディングラインの外側に配置され、前記第2データ線と連結される第2ファンアウトラインを備え得る。
前記第1コーナーベンディングラインの内側に配置され、前記第2データ線と連結される第2ファンアウトラインを備え得る。
前記第1ファンアウトラインと前記第2ファンアウトラインの間に配置される第1電源電圧線をさらに備え得る。
前記第1電源電圧線は前記第1コーナーベンディングラインの内側に配置され得る。
前記平坦部の表示領域に配置され、前記第1データ線と交差するスキャン線、前記スキャン線に連結され、第1コーナーベンディングラインの外側に配置されるステージを含むスキャン駆動部をさらに備え得る。
前記ステージは前記第2ファンアウトラインの外側に配置され得る。
前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子、および前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜をさらに備え、前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆い得る。
前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1コーナーベンディング部の内側に配置され得る。
前記少なくとも一つの無機膜は前記第1コーナーベンディング部の外側に配置されなくてもよい。
前記課題を解決するための一実施形態における表示装置は、表示パネル、および前記表示パネルの上部に配置されるカバーウィンドウを備え、前記表示パネルは平面部、前記平面部の一側から延びた第1エッジ部、前記平面部の他側から延びた第2エッジ部、前記第1エッジ部の一側から延びた第1側面部、および前記第1エッジ部と前記第2エッジ部の間に配置される第1コーナー部を含む基板、前記平面部の表示領域に配置される第1データ線、前記第1側面部の表示領域に配置される第2データ線、前記平面部の非表示領域に配置され、前記第1データ線と連結される第1ファンアウトライン、前記第1コーナー部に配置され、前記第2データ線と連結される第2ファンアウトライン、前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子、および前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜を備え、前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う。
前記カバーウィンドウは前記平面部に対応するカバー平面部、前記第1エッジ部に対応する第1カバーエッジ部、前記第2エッジ部に対応する前記第2カバーエッジ部、前記第1側面部に対応する第1カバー側面部、および前記第1コーナー部に対応する第1カバーコーナー部を含み得る。
第1カバーコーナー部の幅は第1コーナー部の幅より大きくてもよい。
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
実施形態による表示パネルとそれを含む表示装置によれば、封止膜によって覆われなくてもよい第1スキャン駆動部、第2ファンアウトライン、および第6ファンアウトラインが第1コーナー部に配置される。したがって、第1コーナー部には第1エッジ部と第1側面部が曲がる力と第2エッジ部と第2側面部が曲がる力によりストレインが加えられても、封止膜が第1コーナー部のストレインに影響を受けない。したがって、封止膜が第1コーナー部のストレインによってクラックが発生することを防止したり減らすことができる。
実施形態による表示パネルとそれを含む表示装置によれば、第1コーナー部には複数の無機膜を貫いて基板を露出する孔に有機膜パターンが配置される。そのため、第1コーナー部のストレインにより無機膜にクラックが発生することを減らすことができる。
実施形態による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
一実施形態による表示パネルを示す斜視図である。 図1の表示パネルの展開図である。 図1の表示パネルの平面図である。 第1ないし第4ベンディングラインの第1ないし第4交差点が第1ないし第4コーナー部に重なる場合の表示パネルの展開図である。 第1ないし第4ベンディングラインの第1ないし第4交差点が第1ないし第4コーナー部に重なる場合の表示パネルの平面図である。 一実施形態による表示パネルが広げられた状態を示す展開図である。 図4のA領域の一例を示す拡大平面図である。 図4のB領域の一例を示す拡大平面図である。 図5の画素の一例を示す回路図である。 図5のスキャン駆動部のステージの一例を示す回路図である。 図5のI-I’の一例を示す断面図である。 図5のII-II’の一例を示す断面図である。 図4のA領域の一例を示す拡大平面図である。 図11のIII-III’の一例を示す断面図である。 図4のC領域の一例を示す拡大平面図である。 図4のD領域の一例を示す拡大平面図である。 図13のIV-IV’の一例を示す断面図である。 一実施形態による表示装置を示す斜視図である。 図16のV-V’の一例を示す断面図である。 図16のVI-VI’の一例を示す断面図である。 図9の封止膜上に配置されたセンサ電極の一例を示す平面図である。
本発明の利点および特徴、並びにこれらを達成する方法は添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下に開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現することができ、本実施形態は単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子(elements)または層が他の素子または層の「上(on)」と称される場合は他の素子のすぐ上または中間に他の層または他の素子が介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を指すものとする。実施形態を説明するための図面に開示された形状、大きさ、比率、角度、個数等は例示的なものであるため、本発明は図示された事項に限定されるものではない。
第1、第2等が多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されないのはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使用する。したがって、以下で言及される第1構成要素は本発明の技術的思想内で第2構成要素であり得ることはもちろんである。
本発明の様々な実施形態のそれぞれ特徴が部分的にまたは全体的に互いに結合または組み合わせが可能であり、技術的に多様な連動および駆動が可能であり、各実施形態が互いに対して独立して実施することができ、関連関係により共に実施することもできる。
以下、添付する図面を参照して具体的な実施形態について説明する。
図1は一実施形態による表示パネルを示す斜視図である。図2aと図2bは図1の表示パネルの展開図と平面図である。
本明細書で、「上部」はZ軸方向を指し、「下部」はZ軸方向の逆方向を指す。また、「左」、「右」、「上」、「下」は表示パネル100を平面部から見たときの方向を指す。例えば、「左」はX軸方向の逆方向、「右」はX軸方向、「上」はY軸方向、「下」はY軸方向の逆方向を指す。
図1、図2a、および図2bを参照すると、表示パネル100は平面部PS、第1側面部SS1、第2側面部SS2、第3側面部SS3、第4側面部SS4、第1エッジ部ES1、第2エッジ部ES2、第3エッジ部ES3、第4エッジ部ES4、第1コーナー部CS1、第2コーナー部CS2、第3コーナー部CS3、および第4コーナー部CS4を有する基板110を含み得る。
基板110はベンディング(bending)、フォールディング(folding)、ローリング(rolling)等が可能なフレキシブル(flexible)基板で、プラスチックで形成されることができる。例えば、基板110は、ポリエーテルスルホン(polyethersulphone:PES)、ポリアクリレート(polyacrylate:PA)、ポリアリレート(polyarylate:PAR)、ポリエーテルイミド(polyetherimide:PEI)、ポリエチレンナフタレート(polyethylene napthalate:PEN)、ポリエチレンテレフタレート(polyethylene terepthalate:PET)、ポリフェニレンサルファイド(polyphenylene sulfide:PPS)、ポリアリレート(polyallylate)、ポリイミド(polyimide:PI)、ポリカーボネート(polycarbonate:PC)、セルローストリアセテート(cellulose triacetate:CAT)、セルロースアセテートプロピオネート(cellulose acetate propionate:CAP)またはこれらの組み合わせが挙げられる。または、基板SUBは金属材質の物質を含むこともできる。
平面部PSは曲がらず平坦に形成された面であり得る。平面部PSは第1方向(X軸方向)の短辺と第2方向(Y軸方向)の長辺を有する四角形の面であり得る。平面部PSで短辺と長辺が接するコーナーは所定の曲率を有して曲がるように形成される。平面部PSは表示パネル100の上面であり得る。
第1エッジ部ES1は平面部PSの第1側から延びる。第1エッジ部ES1は平面部PSの左側から延びる。第1エッジ部ES1は平面部PSと第1側面部SS1の間に配置される。第1エッジ部ES1は第1ベンディングラインBL1と第5ベンディングラインBL5で所定の曲率で曲がった面であり得る。第1ベンディングラインBL1は平面部PSと第1エッジ部ES1の境界であり、第5ベンディングラインBL5は第1側面部SS1と第1エッジ部ES1の境界であり得る。
第1側面部SS1は第1エッジ部ES1の第1側から延びる。第1側面部SS1は表示パネル100の左側面であり得る。第1側面部SS1は第3方向(Z軸方向)の短辺と第2方向(Y軸方向)の長辺を有する四角形の面であり得る。
第2エッジ部ES2は平面部PSの第2側から延びる。第2エッジ部ES2は平面部PSの下側から延びる。第2エッジ部ES2は平面部PSと第2側面部SS2の間に配置され得る。第2エッジ部ES2は第2ベンディングラインBL2と第6ベンディングラインBL6で所定の曲率で曲がった面であり得る。第2ベンディングラインBL2は平面部PSと第2エッジ部ES2の境界であり、第6ベンディングラインBL6は第2側面部SS2と第2エッジ部ES2の境界であり得る。
第2側面部SS2は第2エッジ部ES2の第1側から延びる。第2側面部SS2は表示パネル100の下側面であり得る。第2側面部SS2は第3方向(Z軸方向)の短辺と第1方向(X軸方向)の長辺を有する四角形の面であり得る。
第3エッジ部ES3は平面部PSの第3側から延びる。第3エッジ部ES3は平面部PSの上側から延びる。第3エッジ部ES3は平面部PSと第3側面部SS3の間に配置される。第3エッジ部ES3は第3ベンディングラインBL3と第7ベンディングラインBL7で所定の曲率で曲がった面であり得る。第3ベンディングラインBL3は平面部PSと第3エッジ部ES3の境界であり、第7ベンディングラインBL7は第3側面部SS3と第3エッジ部ES3の境界であり得る。
第3側面部SS3は第3エッジ部ES3の第1側から延びる。第3側面部SS3は表示パネル100の上側面であり得る。第3側面部SS3は第3方向(Z軸方向)の短辺と第1方向(X軸方向)の長辺を有する四角形の面であり得る。
第4エッジ部ES4は平面部PSの第4側から延びる。第4エッジ部ES4は平面部PSの右側から延びる。第4エッジ部ES4は平面部PSと第4側面部SS4の間に配置される。第4エッジ部ES4は第4ベンディングラインBL4と第8ベンディングラインBL8で所定の曲率で曲がった面であり得る。第4ベンディングラインBL4は平面部PSと第4エッジ部ES4の境界であり、第8ベンディングラインBL8は第4側面部SS4と第4エッジ部ES4の境界であり得る。
第4側面部SS4は第4エッジ部ES4の第1側から延びる。第4側面部SS4は表示パネル100の右側面であり得る。第4側面部SS4は第3方向(Z軸方向)の短辺と第2方向(Y軸方向)の長辺を有する四角形の面であり得る。
第1コーナー部CS1は第1エッジ部ES1と第2エッジ部ES2の間に配置され得る。第1コーナー部CS1は第1側面部SS1と第2側面部SS2の間に配置されないので、第1側面部SS1と第2側面部SS2の間には空の空間が設けられる。第1コーナー部CS1の幅は第1エッジ部ES1の幅と第2エッジ部ES2の幅より小さい。これにより、図2bのように平面部上から見たとき、第1コーナー部CS1の外側には第1デッドスペースDS1が配置される。第1デッドスペースDS1は第1エッジ部ES1と第2エッジ部ES2を連結する第1コーナー領域で第1コーナー部CS1が配置されない空の空間と定義することができる。
第2コーナー部CS2は第1エッジ部ES1と第3エッジ部ES3の間に配置され得る。第2コーナー部CS2は第1側面部SS1と第3側面部SS3の間に配置されないので、第1側面部SS1と第3側面部SS3の間には空の空間が設けられる。第2コーナー部CS2の幅は第1エッジ部ES1の幅と第3エッジ部ES3の幅より小さい。これにより、図2bのように平面部上から見たとき、第2コーナー部CS2の外側には第2デッドスペースDS2が配置され得る。第2デッドスペースDS2は第1エッジ部ES1と第3エッジ部ES3を連結する第2コーナー領域で第2コーナー部CS2が配置されない空の空間と定義することができる。
第3コーナー部CS3は第2エッジ部ES2と第4エッジ部ES4の間に配置され得る。第3コーナー部CS3は第2側面部SS2と第4側面部SS4の間に配置されないので、第2側面部SS2と第4側面部SS4の間には空の空間が設けられる。第3コーナー部CS3の幅は第2エッジ部ES2の幅と第4エッジ部ES4の幅より小さい。これにより、図2bのように平面部上から見たとき、第3コーナー部CS3の外側には第3デッドスペースDS3が配置され得る。第3デッドスペースDS3は第2エッジ部ES2と第4エッジ部ES4を連結する第3コーナー領域で第3コーナー部CS3が配置されない空の空間と定義することができる。
第4コーナー部CS4は第3エッジ部ES3と第4エッジ部ES4の間に配置され得る。第4コーナー部CS4は第3側面部SS3と第4側面部SS4の間に配置されないため、第3側面部SS3と第4側面部SS4の間には空の空間が設けられる。第4コーナー部CS4の幅は第3エッジ部ES3の幅と第4エッジ部ES4の幅より小さい。これにより、図2bのように平面部上から見たとき、第4コーナー部CS4の外側には第4デッドスペースDS4が配置される。第4デッドスペースDS4は第3エッジ部ES3と第4エッジ部ES4を連結する第4コーナー領域で第4コーナー部CS4が配置されない空の空間と定義することができる。
一方、図2bのように第1ベンディングラインBL1と第2ベンディングラインBL2の第1交差点CP1は第1コーナー部CS1に重なる。この場合、第1コーナー部CS1には第1エッジ部ES1と第1側面部SS1が曲がる力と第2エッジ部ES2と第2側面部SS2が曲がる力によりストレイン(strain)が加えられる。
第1コーナー部CS1に加えられるストレインをなくすために、図3aおよび図3bのように第1ベンディングラインBL1と第2ベンディングラインBL2の第1交差点CP1が第1コーナー部CS1に重ならないようにすることができる。すなわち、第1ベンディングラインBL1と第2ベンディングラインBL2の第1交差点CP1が第1コーナー部CS1の外側に配置されるようにすることができる。しかし、第1デッドスペースDS1の幅は図3bのように第1交差点CP1が第1コーナー部CS1の外側に配置される場合、図2bのように第1交差点CP1が第1コーナー部CS1に重なる場合に比べて広くなる。したがって、第1デッドスペースDS1の幅を減らすためには、第1ベンディングラインBL1と第2ベンディングラインBL2の第1交差点CP1は第1コーナー部CS1に重なることが好ましいが、この場合、第1コーナー部CS1に加えられるストレインを減らす必要がある。
図4は一実施形態による表示パネルが広げられた状態を示す展開図である。
図4では説明の便宜上基板110上に配置されるデータ線D1,D2,D3、ファンアウトラインF1,F2,F3,F4,F5,F6、第1スキャン駆動部120、第2スキャン駆動部130、統合駆動回路140、および回路ボード150のみを示した。
図4を参照すると、基板110は平面部PS、第1側面部SS1、第2側面部SS2、第3側面部SS3、第4側面部SS4、第1エッジ部ES1、第2エッジ部ES2、第3エッジ部ES3、第4エッジ部ES4、第1コーナー部CS1、第2コーナー部CS2、第3コーナー部CS3、第4コーナー部CS4、ベンディング部BS、およびパッド部PASを含み得る。
平面部PS、第1側面部SS1、第2側面部SS2、第3側面部SS3、第4側面部SS4、第1エッジ部ES1、第2エッジ部ES2、第3エッジ部ES3、第4エッジ部ES4、第1コーナー部CS1、第2コーナー部CS2、第3コーナー部CS3、および第4コーナー部CS4は図1、図2aおよび図2bに関連して説明した内容と同一であるため、これらに係る説明は省略する。
ベンディング部BSは第2側面部SS2の第1側から延びる。ベンディング部BSは第2側面部SS2の下側から延びる。ベンディング部BSは第2側面部SS2とパッド部PASの間に配置される。ベンディング部BSは第9ベンディングラインBL9と第10ベンディングラインBL10で所定の曲率で曲がった面であり得る。第9ベンディングラインBL9は第2側面部SS2とベンディング部BSの境界であり、第10ベンディングラインBL10はベンディング部BSとパッド部PASの境界であり得る。
パッド部PASはベンディング部BSの第1側から延びる。パッド部PASはベンディング部BSの下側から延びる。パッド部PASは第3方向(Z軸方向)の短辺と第1方向(X軸方向)の長辺を有する四角形の面であり得る。
データ線D1,D2,D3,D4,D5は第2方向(Y軸方向)に長く形成される。データ線D1,D2,D3,D4,D5は互いに並んで配置される。
第1データ線D1は平面部PSに配置される。第1データ線D1は第2方向(Y軸方向)で第1コーナー部CS1と第2コーナー部CS2と重なる。第1データ線D1は第1コーナー部CS1と隣接する平面部PSで第1ファンアウトラインF1と連結され得る。
第2データ線D2は第1側面部SS1と第1エッジ部ES1に配置される。第2データ線D2は第1側面部SS1と第1エッジ部ES1で第2ファンアウトラインF2と連結され得る。
第3データ線D3は平面部PS、第2側面部SS2、および第3側面部SS3に配置される。第3データ線D3は第2側面部SS2で第3ファンアウトラインF3と連結され得る。
第4データ線D4は平面部PSに配置される。第4データ線D4は第2方向(Y軸方向)で第3コーナー部CS3と第4コーナー部CS4と重なる。第4データ線D4は第3コーナー部CS3と隣接する平面部PSで第4ファンアウトラインF4と連結され得る。
第5データ線D5は第4側面部SS4と第4エッジ部ES4に配置される。第5データ線D5は第4側面部SS4と第4エッジ部ES4で第4ファンアウトラインF4と連結され得る。
第1データ線D1は第2データ線D2と第3データ線D3の間に配置される。第4データ線D4は第3データ線D3と第5データ線D5の間に配置される。
ファンアウトラインF1,F2,F3,F4,F5,F6,F7は、パッド部PASに配置される統合駆動回路140とデータ線D1,D2,D3,D4,D5、第1スキャン駆動部120、および第2スキャン駆動部130を互いに連結することができる。
第1ファンアウトラインF1は統合駆動回路140と第1データ線D1を互いに連結することができる。第1ファンアウトラインF1はパッド部PAS、ベンディング部BS、第2側面部SS2、および平面部PSに配置される。第1ファンアウトラインF1はパッド部PASで統合駆動回路140に連結され得る。第1ファンアウトラインF1は第1コーナー部CS1と隣接する平面部PSで第1データ線D1に連結され得る。
第2ファンアウトラインF2は統合駆動回路140と第2データ線D2を互いに連結することができる。第2ファンアウトラインF2はパッド部PAS、ベンディング部BS、第2側面部SS2、第1コーナー部CS1、第1エッジ部ES1、および第1側面部SS1に配置される。第2ファンアウトラインF2はパッド部PASで統合駆動回路140に連結され得る。第2ファンアウトラインF2は第1エッジ部ES1と第1側面部SS1で第2データ線D2に連結され得る。
第3ファンアウトラインF3は統合駆動回路140と第3データ線D3を互いに連結することができる。第3ファンアウトラインF3はパッド部PAS、ベンディング部BS、および第2側面部SS2に配置される。第3ファンアウトラインF3はパッド部PASで統合駆動回路140に連結され得る。第3ファンアウトラインF3は第2側面部SS2で第3データ線D3に連結され得る。
第4ファンアウトラインF4は統合駆動回路140と第4データ線D4を互いに連結することができる。第4ファンアウトラインF4はパッド部PAS、ベンディング部BS、第2側面部SS2、および平面部PSに配置される。第4ファンアウトラインF4はパッド部PASで統合駆動回路140に連結され得る。第4ファンアウトラインF4は第3コーナー部CS3と隣接する平面部PSで第4データ線D4に連結され得る。
第5ファンアウトラインF5は統合駆動回路140と第5データ線D5を互いに連結することができる。第5ファンアウトラインF5はパッド部PAS、ベンディング部BS、第2側面部SS2、平面部PS、第4エッジ部ES4、および第4側面部SS4に配置される。第5ファンアウトラインF5はパッド部PASで統合駆動回路140に連結され得る。第5ファンアウトラインF5は第4エッジ部ES4と第4側面部SS4で第5データ線D5に連結され得る。
第6ファンアウトラインF6は統合駆動回路140と第1スキャン駆動部120を互いに連結することができる。第6ファンアウトラインF6はパッド部PASで統合駆動回路140に連結され得る。第6ファンアウトラインF6は第2側面部SS2で第1スキャン駆動部120に連結され得る。第6ファンアウトラインF6は第2側面部SS2、第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、第1側面部SS1、第2コーナー部CS2、第3エッジ部ES3、および第3側面部SS3で第1スキャン駆動部120と重なる。したがって、第6ファンアウトラインF6はパッド部PAS、ベンディング部BS、第2側面部SS2、第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、第1側面部SS1、第2コーナー部CS2、第3エッジ部ES3、および第3側面部SS3に配置される。一方、第6ファンアウトラインF6は第1スキャン駆動部120にスキャン制御信号を供給するためのラインであるため、第1スキャン制御線と称される。
第7ファンアウトラインF7は統合駆動回路140と第2スキャン駆動部130を互いに連結することができる。第7ファンアウトラインF7はパッド部PASで統合駆動回路140に連結され得る。第7ファンアウトラインF7は第2側面部SS2で第2スキャン駆動部130に連結され得る。第7ファンアウトラインF7は第2側面部SS2、第2エッジ部ES2、第3コーナー部CS3、第4エッジ部ES4、第4側面部SS4、第4コーナー部CS4、第3エッジ部ES3、および第3側面部SS3で第2スキャン駆動部130と重なる。したがって、第7ファンアウトラインF6はパッド部PAS、ベンディング部BS、第2側面部SS2、第2エッジ部ES2、第3コーナー部CS3、第4エッジ部ES4、第4側面部SS4、第4コーナー部CS4、第3エッジ部ES3、および第3側面部SS3に配置される。一方、第7ファンアウトラインF7は第2スキャン駆動部130にスキャン制御信号を供給するためのラインであるため、第2スキャン制御線と称される。
第1スキャン駆動部120は基板110の第1側縁に配置され、第2スキャン駆動部130は基板110の第1側の反対になる第2側縁に配置される。例えば、図4のように第1スキャン駆動部120は基板110の左側縁に配置され、第2スキャン駆動部130は基板110の右側縁に配置される。第1スキャン駆動部120と第2スキャン駆動部130のいずれか一つは省略することができる。具体的には、図4のように第1スキャン駆動部120は第3側面部SS3、第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、第1側面部SS1、第2コーナー部CS2、第3エッジ部ES3、および第3側面部SS3に配置される。また、第2スキャン駆動部130は図4のように第3側面部SS3、第2エッジ部ES2、第3コーナー部CS3、第4エッジ部ES4、第4側面部SS4、第4コーナー部CS4、第3エッジ部ES3、および第3側面部SS3に配置される。
第1スキャン駆動部120と第2スキャン駆動部130はスキャン線に連結され得る。スキャン線は第1方向(X軸方向)に長く形成される。スキャン線はデータ線と交差し得る。
第1スキャン駆動部120は第3側面部SS3で第6ファンアウトラインF6に連結され得る。したがって、第1スキャン駆動部120は第6ファンアウトラインF6を介して統合駆動回路140からスキャン制御信号の入力を受け得る。第1スキャン駆動部120はスキャン制御信号に応じてスキャン信号を生成してスキャン線に出力し得る。
第2スキャン駆動部130は第3側面部SS3で第7ファンアウトラインF7に連結され得る。したがって、第2スキャン駆動部130は第7ファンアウトラインF7を介して統合駆動回路140からスキャン制御信号の入力を受け得る。第2スキャン駆動部130はスキャン制御信号に応じてスキャン信号を生成してスキャン線に出力し得る。
統合駆動回路140はパッド部PASに配置される。統合駆動回路140は集積回路(integrated circuit,IC)で形成される。統合駆動回路140はCOG(chip on glass)方式、COP(chip on plastic)方式、または超音波接合方式で基板110上に配置される。または統合駆動回路140はCOP(chip on plastic)方式で回路ボード150上に配置される。
統合駆動回路140はパッド部PASのパッドに連結され得る。統合駆動回路140はパッド部PASのパッドを介してデジタルビデオデータとタイミング信号の入力を受け得る。統合駆動回路140はタイミング信号を用いてスキャン制御信号を生成することができる。スキャン制御信号はスタート符号とクロック信号を含み得る。統合駆動回路140はデジタルビデオデータをアナログデータ電圧に変換し得る。
統合駆動回路140はファンアウトラインF1,F2,F3,F4,F5,F6,F7に連結され得る。統合駆動回路140はスキャン制御信号を第6ファンアウトラインF6と第7ファンアウトラインF7に出力し得る。統合駆動回路140はアナログデータ電圧を第1ないし第5ファンアウトラインF1,F2,F3,F4,F5に出力し得る。
回路ボード150は異方性導電フィルム(anisotropic conductive film)を用いてパッド部PASのパッド上に付着する。回路ボード150のリード線はパッド部PASのパッドに電気的に接続され得る。回路ボード150はフレキシブル印刷回路ボード(flexible printed circuit board)、印刷回路ボード(printed circuit board)またはチップオンフィルム(chip on film)のようなフレキシブルフィルム(flexible film)であり得る。
図5は図4のA領域の一例を示す拡大平面図である。図6は図4のB領域の一例を示す拡大平面図である。
図5は第1コーナー部CS1、および第1コーナー部CS1周辺の平面部PS、第1エッジ部ES1、および第2エッジ部ES2を詳細に示す拡大平面図である。図6は第1側面部SS1を詳細に示す拡大平面図である。
図5および図6を参照すると、平面部PSと第1側面部SS1は表示領域DAと非表示領域NDAを含み得る。第1コーナー部CS1と隣接する平面部PSの表示領域DAには第1データ線D1、スキャン線SL、および画素PXが配置される。第1側面部SS1の表示領域DAには第2データ線D2、スキャン線SL、および画素PXが配置される。
第1データ線D1と第2データ線D2は第2方向(Y軸方向)に配置される。スキャン線SLは第1方向(X軸方向)に配置される。画素PXはスキャン線SLとデータ線D1,D2の交差によって定義される領域に配置される。画素PXそれぞれは少なくとも一つのスキャン線SLと少なくとも一つの第1データ線D1または第2データ線D2に接続され得る。画素PXそれぞれは図7のように発光素子ELを含んで光を発光し得る。画素PXに係る詳しい説明は図7を関連して後述する。
平面部PSの非表示領域NDAには第1ファンアウトラインF1が配置される。平面部PSの非表示領域NDAと第1側面部SS1の非表示領域NDAには第1電源線VSSLが配置される。
第1電源線VSSLには画素PXそれぞれの発光素子ELの第2電極に印加される第1電源電圧が印加され得る。第1電源線VSSLは画素PXそれぞれの発光素子ELの第2電極に電気的に接続され得る。平面部PSの非表示領域NDAで第1電源線VSSLは第1ファンアウトラインF1より第1コーナー部CS1に近く配置される。第1側面部SS1の非表示領域NDAで第1電源線VSSLは第2ファンアウトラインF2より第1スキャン駆動部120から遠く配置される。
第1ファンアウトラインF1は第1データ線D1にそれぞれ連結され得る。第1データ線D1は第2方向(Y軸方向)で第1コーナー部CS1と第2コーナー部CS2と重なるデータ線を指す。図5のように第2エッジ部ES2に隣接する第1データ線D1に接続される第1ファンアウトラインF1は第1エッジ部ES1に隣接する第1データ線D1に接続される第1ファンアウトラインF1に比べて短い。
第1コーナー部CS1は第1ベンディングラインBL1と第2ベンディングラインBL2により定義される第1コーナーベンディングラインCBL1の外側に配置される領域を指す。第1コーナー部CS1は光を発光する画素PXが配置されない非表示領域であり得る。第1コーナー部CS1には第1スキャン駆動部120と第2ファンアウトラインF2が配置される。
第1スキャン駆動部120は第2ファンアウトラインF2より外側に配置される。第1コーナー部CS1で第1スキャン駆動部120は第2ファンアウトラインF2の左側に配置される。第1スキャン駆動部120は第2ファンアウトラインF2より基板110の端に近く配置される。
第1スキャン駆動部120は従属的に接続して順次にスキャン信号を出力するステージ121~129を含み得る。ステージ121~129は第1コーナー部CS1では図5のように第1コーナー部CS1の曲率に沿って配置され、第1側面部SS1では図6のように第2方向(Y軸方向)の長辺に沿って配置される。ステージ121~129は第1側面部SS1で第1方向(X軸方向)の短辺に沿って配置されない。
第1スキャン駆動部120と第6ファンアウトラインF6は第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、および第1側面部SS1に配置される。ステージ121~129は第6ファンアウトラインF6と重なる。ステージ121~129それぞれは第6ファンアウトラインF6とスキャン線SLに接続され得る。ステージ121~129それぞれは第6ファンアウトラインF6を介してスキャン制御信号の入力を受け得、スキャン制御信号に応じてスキャン信号を生成してスキャン線SLに出力し得る。
第1コーナー部CS1のストレインを減らすために、第1コーナー部CS1の引張力を高める必要がある。したがって、複数のステージ121~127の間に有機膜パターンTOが配置される。有機膜パターンTOは引張力を高めるために無機膜が除去された空間に埋められる。有機膜パターンTOは第2ファンアウトラインF2および第6ファンアウトラインF6と交差する。
第2ファンアウトラインF2は第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、および第1側面部SS1に配置される。第2ファンアウトラインF2は第1側面部SS1で第2方向(Y軸方向)の長辺に沿って配置されない。第2ファンアウトラインF2は第1コーナー部CS1を通って第1エッジ部ES1と第1側面部SS1で第2データ線D2に連結され得る。第2ファンアウトラインF2は第1スキャン駆動部120より平面部PSに近く配置される。
一方、第1コーナー部CS1に封止膜が形成される場合、第1コーナー部CS1のストレインにより封止膜にクラックが発生し得る。封止膜にクラック(crack)が発生する場合、画素PXの発光素子ELが酸素または水分に露出し得る。したがって、第1コーナー部CS1のストレインにより封止膜にクラックが発生することを防止するために、第1コーナー部CS1には封止膜を形成しない。したがって、第1コーナー部CS1には封止膜によって覆われなくてもよい第1スキャン駆動部120、第2ファンアウトラインF2、および第6ファンアウトラインF6が配置される。
第3コーナー部CS3、第3コーナー部CS3周辺の第2エッジ部ES2と第4エッジ部ES4、および第4側面部SS4は図5および図6を関連して説明した内容と実質的に同一であるため、これらに係る説明は省略する。
図7は図5の画素の一例を示す回路図である。
図7を参照すると、画素PXそれぞれは駆動トランジスタDT、少なくとも一つのスイッチングトランジスタST、発光素子EL、およびキャパシタCstを含み得る。
スイッチングトランジスタSTは第k(kは正の整数)スキャン線SLkからスキャン信号が印加される場合ターンオンする。スイッチングトランジスタSTがターンオンする場合、第j(jは正の整数)データ線DLjのデータ電圧は駆動トランジスタDTのゲート電極に印加され得る。スイッチングトランジスタSTのゲート電極は第kスキャン線SLkに接続され、ソース電極は駆動トランジスタDTのゲート電極に接続され、ドレイン電極は第jデータ線DLjに接続され得る。
駆動トランジスタDTはゲート電極に印加されたデータ電圧に応じて発光素子に駆動電流を供給することによって発光し得る。駆動トランジスタDTのゲート電極はスイッチングトランジスタSTのドレイン電極に接続され、ソース電極は発光素子ELの第1電極に接続され、ドレイン電極は第2電源電圧が印加される第2電源線VDDLに接続され得る。
駆動トランジスタDTと少なくとも一つのスイッチングトランジスタSTは薄膜トランジスタ(thin film transistor)であり得る。また、図7では駆動トランジスタDTと少なくとも一つのスイッチングトランジスタSTがN型半導体特性があるN型半導体トランジスタで形成されたことを例示したが、本明細書の実施形態はこれに限定されない。すなわち、駆動トランジスタDTと少なくとも一つのスイッチングトランジスタSTはP型半導体特性があるP型半導体トランジスタで形成されることができる。
発光素子ELは第1電極、第2電極、および第1電極と第2電極の間に配置された有機発光層を含む有機発光ダイオードであり得る。または、発光素子ELは第1電極、第2電極、および第1電極と第2電極の間に配置された無機半導体を含む無機発光素子であり得る。または発光素子ELは第1電極、第2電極、および第1電極と第2電極の間に配置された量子ドット発光層を含む量子ドット発光素子であり得る。または、発光素子ELはマイクロ発光ダイオード(micro light emitting diode)であり得る。
発光素子ELは駆動トランジスタDTの駆動電流により発光し得る。発光素子ELの第1電極は駆動トランジスタDTのドレイン電極に接続され、第2電極は第2電源電圧より低い第1電源電圧が印加される第1電源線VSSLに接続され得る。発光素子ELの第1電極はアノード電極であり、第2電極はカソード電極であり得る。
キャパシタCstは駆動トランジスタDTのゲート電極とソース電極の間に連結され得る。これにより、キャパシタCstは駆動トランジスタDTのゲート電極に印加されたデータ電圧を一定に維持する役割をすることができる。
一方、画素PXそれぞれの構造は図7に示された場合に限定されないことに注意しなければならない。
図8は図5のスキャン駆動部のステージの一例を示す回路図である。
図8を参照すると、第1スキャン駆動部120は複数のステージSTAを含み得、ステージSTAはスキャン線SLにスキャン信号を順次出力し得る。ステージSTAそれぞれはスキャン制御信号の入力を受けてスキャン信号を出力し得、スキャン制御信号はスタート符号、ゲートオン電圧、ゲートオフ電圧、およびクロック信号を含み得る。
ステージSTAそれぞれは図8のようにプルアップノードNQ、プルダウンノードNQB、プルアップノードNQがゲートオン電圧を有する場合ターンオンするプルアップトランジスタTU、プルダウンノードNQBがゲートオン電圧を有する場合ターンオンするプルダウントランジスタTD、およびプルアップノードNQとプルダウンノードNQBの充放電を制御するためのノード制御部NCを含む。
ノード制御部NCはスタート符号または前端ステージの出力信号が入力されるスタート端子STT、後端ステージの出力信号が入力されるリセット端子RT、ゲートオン電圧が印加されるゲートオン電圧端子VGHT、およびゲートオフ電圧が印加されるゲートオフ電圧端子VGLTに接続され得る。ノード制御部NCはスタート端子STTに入力されるスタート符号または前端ステージの出力信号に応じてプルアップノードNQとプルダウンノードNQBの充放電を制御する。ノード制御部NCはステージSTAの出力を安定的に制御するためにプルアップノードNQがゲートオン電圧を有する場合、プルダウンノードNQBがゲートオフ電圧を有するようにし、プルダウンノードNQBがゲートオン電圧を有する場合はプルアップノードNQがゲートオフ電圧を有するようにする。これのために、ノード制御部NCは複数のトランジスタを含み得る。
プルアップトランジスタTUはステージSTAがプルアップする場合、すなわちプルアップノードNQがゲートオン電圧を有する場合はターンオンしてクロック端子CTに入力されるクロック信号を出力端子OTに出力する。プルダウントランジスタTDはステージSTAがプルダウンする場合、例えばプルダウンノードNQBがゲートオン電圧を有する場合ターンオンしてゲートオフ電圧端子VGLTのゲートオフ電圧を出力端子OTに出力する。
ステージSTAのプルアップトランジスタTU、プルダウントランジスタTD、およびノード制御部NCの複数のトランジスタは薄膜トランジスタ(thin film transistor)で形成される。また、図8ではステージSTAのプルアップトランジスタTU、プルダウントランジスタTD、およびノード制御部NCの複数のトランジスタがN型半導体特性があるN型半導体トランジスタで形成されたことを例示したが、本明細書の実施形態はこれに限定されない。すなわち、ステージSTAのプルアップトランジスタTU、プルダウントランジスタTD、およびノード制御部NCの複数のトランジスタはP型半導体特性があるP型半導体トランジスタで形成されることができる。
図9は図5のI-I’の一例を示す断面図である。図10は図5のII-II’の一例を示す断面図である。
図9には第1コーナー部CS1、および平面部PSの非表示領域NDAと表示領域DAが示されている。図10には第1コーナー部CS1の有機膜パターンTOの断面が示されている。
図9および図10を参照すると、基板110上には薄膜トランジスタ層TFTL、発光素子層EML、および封止膜TFEが順次形成されることができる。
薄膜トランジスタ層TFTLはアクティブ層331、ゲート金属層、第1ソースドレイン金属層、第2ソースドレイン金属層、バッファ膜302、ゲート絶縁膜336、層間絶縁膜337、保護膜338、第1平坦化膜3391、および第2平坦化膜3392を含む。
基板110の一面上にはバッファ膜302が形成される。バッファ膜302は透湿に脆弱な第1基板111を介して浸透する水分から薄膜トランジスタ335と発光素子を保護するために第1基板111上に形成される。バッファ膜302は交互に積層された複数の無機膜からなる。例えば、バッファ膜302はシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、SiONのうちの一つ以上の無機膜が交互に積層された多重膜で形成されることができる。バッファ膜は省略することができる。
バッファ膜302上には薄膜トランジスタ335が形成される。薄膜トランジスタ335は平面部PSの表示領域DAと第1コーナー部CS1に配置された第1スキャン駆動部120に形成される。
薄膜トランジスタ335それぞれはアクティブ層331、ゲート電極332、ソース電極333およびドレイン電極334を含む。図9では薄膜トランジスタ335がゲート電極332がアクティブ層331の上部に位置する上部ゲート(トップゲート、top gate)方式で形成された場合を例示したが、これに限定されないことに注意しなければならない。すなわち、薄膜トランジスタ335はゲート電極332がアクティブ層331の下部に位置する下部ゲート(ボトムゲート、bottom gate)方式またはゲート電極332がアクティブ層331の上部と下部にすべて位置するダブルゲート(double gate)方式で形成されることができる。
バッファ膜302上にはアクティブ層331が形成される。アクティブ層331はシリコン系半導体物質または酸化物系半導体物質で形成される。バッファ膜とアクティブ層331の間にはアクティブ層331に入射する外部光を遮断するための遮光層が形成される。
アクティブ層331上にはゲート絶縁膜336が形成される。ゲート絶縁膜316は無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、またはこれらの多重膜で形成される。
ゲート絶縁膜316上にはゲート電極332とスキャン線SLを含むゲート金属層が形成される。ゲート金属層はモリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または多重層で形成される。
ゲート金属層上には層間絶縁膜337が形成される。層間絶縁膜337は無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、またはこれらの多重膜で形成される。
層間絶縁膜337上にはソース電極333、ドレイン電極334、第1電源線VSSL、データ線D1,D2,D3,D4,D5、および第1および第2ファンアウトラインF1,F2の一部を含む第1ソースドレイン金属層が形成される。第3ないし第5ファンアウトラインF3,F4,F5の一部も第1ソースドレイン金属層が形成される。ソース電極333とドレイン電極334それぞれはゲート絶縁膜336と層間絶縁膜337を貫くコンタクトホールを介してアクティブ層331に接続され得る。第1ソースドレイン金属層はモリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または多重層で形成される。
第1コーナー部CS1では有機膜パターンTOがバッファ膜BF、ゲート絶縁膜336、および層間絶縁膜337を貫いて基板110を露出する孔Hに配置される。有機膜パターンTOを無機膜が除去された空間に形成することによって、第1コーナー部CS1の引張力を高めることができるので、第1コーナー部CS1のストレインにより無機膜にクラックが発生することを減らすことができる。有機膜パターンTOはアクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)等の有機膜で形成される。
第1ソースドレイン金属層上には薄膜トランジスタ335を絶縁するための保護膜338が形成される。保護膜338は無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、またはこれらの多重膜で形成される。
保護膜338上には薄膜トランジスタ335による段差を平坦にするための第1平坦化膜3391が形成される。第1平坦化膜3391はアクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)等の有機膜で形成される。
第1平坦化膜3391上にはアノード連結電極ANDE、第1および第2ファンアウトラインF1,F2の残りを含む第2ソースドレイン金属層が形成される。第3ないし第5ファンアウトラインF3,F4,F5の残りも第2ソースドレイン金属層が形成される。アノード連結電極ANDEは保護膜338と第1平坦化膜3391を貫くコンタクトホールを介してソース電極333またはドレイン電極334に接続され得る。
第2ソースドレイン金属層はモリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)および銅(Cu)のいずれか一つまたはこれらの合金からなる単一層または多重層で形成される。
第1および第2ファンアウトラインF1,F2は平面部PSの非表示領域NDAと第1コーナー部CS1のように狭い領域に高い密度で形成されるので、第1および第2ファンアウトラインF1,F2の一部は第1ソースドレイン金属層で形成され、第1および第2ファンアウトラインF1,F2の残りは第2ソースドレイン金属層で形成される。同様の理由により、第3ないし第5ファンアウトラインF3,F4,F5の一部は第1ソースドレイン金属層で形成され、第3ないし第5ファンアウトラインF3,F4,F5の残りは第2ソースドレイン金属層で形成される。この場合、第1ないし第5ファンアウトラインF1,F2,F3,F4,F5の一部と第1ないし第5ファンアウトラインF1,F2,F3,F4,F5の残りは図9のように交互に配置される。また、第1ないし第5ファンアウトラインF1,F2,F3,F4,F5の一部と第1ないし第5ファンアウトラインF1,F2,F3,F4,F5の残りは図9のように互いに重ならない。
第6ファンアウトラインF6と第1スキャン駆動部120が重ならないパッド部PASとベンディング部BSで第6ファンアウトラインF6の一部は第1ソースドレイン金属層で形成され、第6ファンアウトラインF6の残りは第2ソースドレイン金属層で形成される。したがって、第6ファンアウトラインF6の一部と第6ファンアウトラインF6の残りは交互に配置される。また、第6ファンアウトラインF6の一部と第6ファンアウトラインF6の残りは互いに重ならない。また、第6ファンアウトラインF6と第1スキャン駆動部120が重なる第2側面部SS2、第2エッジ部ES2、第1コーナー部CS1、第1エッジ部ES1、第1側面部SS1、第2コーナー部CS2、第3エッジ部ES3、および第3側面部SS3で、第6ファンアウトラインF6は図9のように第2ソースドレイン金属層で形成される。
第7ファンアウトラインF7と第2スキャン駆動部130が重ならないパッド部PASとベンディング部BSで第7ファンアウトラインF7の一部は第1ソースドレイン金属層で形成され、第7ファンアウトラインF7の残りは第2ソースドレイン金属層で形成される。したがって、第7ファンアウトラインF7の一部と第7ファンアウトラインF7の残りは交互に配置される。また、第7ファンアウトラインF7の一部と第7ファンアウトラインF7の残りは互いに重ならない。また、第7ファンアウトラインF7と第2スキャン駆動部130が重なる第2側面部SS2、第2エッジ部ES2、第3コーナー部CS3、第4エッジ部ES4、第4側面部SS4、第4コーナー部CS4、第3エッジ部ES3、および第3側面部SS3で、第7ファンアウトラインF7は第2ソースドレイン金属層で形成される。
第2ソースドレイン金属層上には第2平坦化膜3392が形成される。第2平坦化膜3392はアクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)等の有機膜で形成される。
薄膜トランジスタ層TFTL上には発光素子層EMLが形成される。発光素子層EMLは発光素子と画素定義膜344を含む。
発光素子と画素定義膜344は平坦化膜339上に形成される。発光素子それぞれは第1電極341、有機発光層342、および第2電極343を含み得る。
第1電極341は第2平坦化膜3392上に形成される。第1電極341は第2平坦化膜3392を貫くコンタクトホールを介してアノード連結電極ANDEに接続され得る。
有機発光層342を基準として第2電極343方向に発光する上部発光(top emission)構造で第1電極341はアルミニウムとチタンの積層構造(Ti/Al/Ti)、アルミニウムとITOの積層構造(ITO/Al/ITO)、APC合金、およびAPC合金とITOの積層構造(ITO/APC/ITO)のような反射率が高い金属物質で形成される。APC合金は銀(Ag)、パラジウム(Pd)、および銅(Cu)の合金である。
画素定義膜340は画素PX1,PX2,PX3それぞれの発光領域EAを定義する役割をするために第2平坦化膜3392上で第1電極341を区切るように形成される。画素定義膜340は第1電極341の縁を覆うように形成される。画素定義膜340はアクリル樹脂(acryl resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド樹脂(polyamide resin)、ポリイミド樹脂(polyimide resin)等の有機膜で形成される。
また、第1コーナー部CS1で第2平坦化膜3392上にはスペーサSPCが形成される。スペーサSPCは画素定義膜340と同じ物質で同じ層に配置される。
画素PX1,PX2,PX3それぞれは第1電極341、有機発光層342、および第2電極343が順次積層されて第1電極341からの正孔と第2電極343からの電子が有機発光層342で互いに結合されて発光する領域を示す。
第1電極341と画素定義膜340上には有機発光層342が形成される。有機発光層342は有機物質を含んで所定の色を発光し得る。例えば、有機発光層342は正孔輸送層(hole transporting layer)、有機物質層、および電子輸送層(electron transporting layer)を含み得る。第1画素PX1の有機発光層342は第1色の光を発光し、第2画素PX2の有機発光層342は第2色の光を発光し、第3画素PX3の有機発光層342は第3色の光を発光し得る。または、画素PX1,PX2,PX3の有機発光層342は白色光を発光し得、この場合第1画素PX1は第1色のカラーフィルタ層と重なって、第2画素PX2は第2色のカラーフィルタ層と重なって、第3画素PX3は第3色のカラーフィルタ層と重なる。本明細書では説明の便宜上第1色は赤色、第2色は緑色、第3色は青色であることを中心に説明した。
第2電極343は有機発光層342上に形成される。第2電極343は有機発光層342を覆うように形成され得る。第2電極343は画素PX1,PX2,PX3に共通して形成される共通層であり得る。第2電極343上にはキャッピング層(capping layer)が形成される。
第2電極343は平面部PSの非表示領域NDAで第1電源線VSSLに接続され得る。第2電極343は第1平坦化膜3391と第2平坦化膜3392を貫くコンタクトホールを介して第1電源線VSSLに接続され得る。
上部発光構造で第2電極343は光を透過させるITO、IZOのような透明な金属物質(TCO,Transparent Conductive Material)、またはマグネシウム(Mg)、銀(Ag)、またはマグネシウム(Mg)と銀(Ag)の合金のような半透過金属物質(Semi-transmissive Conductive Material)で形成される。第2電極343が半透過金属物質で形成される場合、マイクロキャビティ(micro cavity)により出光効率が高くなる。
発光素子層EML上には封止膜TFEが形成される。封止膜TFEは発光素子層EMLに酸素または水分が浸透することを防止するために少なくとも一つの無機膜を含み得る。また、封止膜TFEはホコリのような異物から発光素子層EMLを保護するために少なくとも一つの有機膜を含み得る。例えば、封止膜TFEは第2電極343上に配置される第1無機膜351、第1無機膜351上に配置される有機膜352、および有機膜352上に配置される第2無機膜353を含み得る。
平面部PSの非表示領域NDAにはダムDAMが配置される。ダムDAMは第1電源線VSSL1の一部を覆うように配置される。ダムDAMは第1平坦化膜3391、第2平坦化膜3392、および画素定義膜340封止膜TFEの有機膜352はダムDAMにより遮断され得、封止膜TFEの第1無機膜351と第2無機膜353はダムDAM上で互いに接触し得る。封止膜TFEの第1無機膜351と第2無機膜353は第1コーナーベンディングラインCBL1を越えないように配置される。
封止膜TFEは平面部PSの表示領域DAと非表示領域NDAを覆うように配置され、第1コーナー部CS1を覆うように配置されない。したがって、第1コーナー部CS1の第1スキャン駆動部120、第2ファンアウトラインF2、および第6ファンアウトラインF6は封止膜TFEにより覆われない。
図9では第1コーナー部CS1の第1スキャン駆動部120、第2ファンアウトラインF2、および第6ファンアウトラインF6が封止膜TFEの第1無機膜351、有機膜352、および第2無機膜353により覆われないことを例示したが、これに限定されない。例えば、第1コーナー部CS1の第1スキャン駆動部120、第2ファンアウトラインF2、および第6ファンアウトラインF6は封止膜TFEの第1無機膜351と第2無機膜353により覆われず、有機膜352により覆われる。
封止膜TFE上にはユーザーのタッチ入力または近接入力を感知するためのセンサ電極SEが配置されるセンサ電極層が配置される。センサ電極SEが第1ないし第3画素PX1,PX2,PX3と重なる場合、第1ないし第3画素PX1,PX2,PX3がセンサ電極SEによって隠れる。したがって、センサ電極SEは図19のように第1ないし第3画素PX1,PX2,PX3と重ならない。センサ電極SEは画素定義膜340と重なる。例えば、センサ電極SEは図19のように平面上のメッシュ形態または網形態で形成されることができる。
センサ電極SEは自己静電容量(self-capacitance)方式または相互静電容量(mutual capacitance)方式でユーザーのタッチ入力または近接入力を感知する。自己静電容量方式ではセンサ電極SEが一つの層に形成される。相互静電容量方式ではセンサ電極SEが駆動電極、感知電極、および互いに隣接する駆動電極または感知電極を連結する連結電極を含み得る。相互静電容量方式では駆動電極、感知電極、および連結電極が一つの層に形成される。または、相互静電容量方式では駆動電極と感知電極が第1層に形成され、連結電極が第2層に形成され、第1層と第2層は絶縁膜によって電気的に分離することができる。
図19では第1ないし第3画素PX1,PX2,PX3それぞれは平面上菱形のような四角形態で形成されたことを例示したが、これに限定されない。第1ないし第3画素PX1,PX2,PX3のそれぞれは、平面上の円形または四角以外の他の多角形態で形成されることができる。
図19のように一つの第1画素PX1、二つの第2画素PX2、および一つの第1画素PX3は一つの単位画素PXと定義することができる。この場合、第2画素PX2の大きさは第1画素PX1の大きさまたは第3画素PX3の大きさより小さい。一つの単位画素PXはホワイト階調を表現できる一グループの画素を指す。
第1コーナー部CS1には第1エッジ部ES1と第1側面部SS1が曲がる力と第2エッジ部ES2と第2側面部SS2が曲がる力によりストレインが加えられ得る。第1コーナー部CS1に封止膜TFEが形成される場合、第1コーナー部CS1のストレインにより封止膜TFEにクラックが発生し得る。封止膜にクラックが発生する場合、画素PXの発光素子ELが酸素または水分に露出し得る。したがって、第1コーナー部CS1のストレインにより封止膜TFEにクラックが発生することを防止するために、第1コーナー部CS1には封止膜TFEが形成されない。第1コーナー部CS1には発光素子層EMLが形成されないので、封止膜TFEにより覆われなくても良い。したがって、第1コーナー部CS1の第1スキャン駆動部120、第2ファンアウトラインF2、および第6ファンアウトラインF6は封止膜TFEにより覆われない。
一方、図5と図9では第2ファンアウトラインF2が第1コーナー部CS1に配置され、封止膜TFEにより覆われないことを例示したが、これに限定されない。例えば、図11および図12のように第2ファンアウトラインF2は第1コーナー部CS1でない平面部PSの非表示領域NDAに配置される。この場合、平面部PSの非表示領域NDAで第2ファンアウトラインF2は第1電源線VSSLおよび第1ファンアウトラインF1より第1コーナー部CS1に近く配置される。また、平面部PSの非表示領域NDAで第1電源線VSSLは第2ファンアウトラインF2と第1ファンアウトラインF1の間に配置される。
図13は図4のC領域の一例を示す拡大平面図である。図14は図4のD領域の一例を示す拡大平面図である。図15は図13のIII-III’の一例を示す断面図である。
図13は第2コーナー部CS2、および第2コーナー部CS2周辺の平面部PS、第2エッジ部ES2、および第3エッジ部ES3を詳細に示す拡大平面図である。図14は第3側面部SS3を詳細に示す拡大平面図である。
図13ないし図15に示す実施形態は第1ファンアウトラインF1と第2ファンアウトラインF2が省略された点で図5、図6、および図9に示す実施形態とは差異がある。したがって、図13ないし図15では図5、図6、および図9に示す実施形態と重複する説明は省略する。
図13ないし図15を参照すると、第1ファンアウトラインF1は図5のように第1コーナー部CS1周辺の平面部PSで第1データ線D1に接続されるので、パッド部PAS、ベンディング部BS、第2側面部SS2、および平面部PSに配置される。したがって、第1ファンアウトラインF1は第2コーナー部CS2周辺の平面部PSには存在しない。また、第2ファンアウトラインF2は図6のように第1側面部SS1の下側短辺で第2データ線D2に接続されるので、パッド部PAS、ベンディング部BS、第2側面部SS2、第1コーナー部CS1、第1エッジ部ES1、および第1側面部SS1に配置される。したがって、第2ファンアウトラインF2は第2コーナー部CS2には存在しない。
図16は一実施形態による表示装置を示す斜視図である。図17は図16のV-V’の一例を示す断面図である。図18は図16のVI-VI’の一例を示す断面図である。
図16ないし図18を参照すると、一実施形態による表示装置10は動画や静止映像を表示する装置として、モバイルフォン(mobile phone)、スマートフォン(smart phone)、タブレットPC(tablet personal computer)、およびスマートウォッチ(smart watch)、ウォッチフォン(watch phone)、移動通信端末機、電子手帳、電子ブック、PMP(portable multimedia player)、ナビゲーション、UMPC(Ultra Mobile PC)等のような携帯用電子機器だけでなく、テレビ、ノートブック、モニター、広告板、モノのインターネット(internet of things,IOT)等の多様な製品の表示画面に使われることができる。
表示装置10は表示パネル100、タッチ感知装置200、カバーウィンドウ300、およびパネル下部部材400を含み得る。
カバーウィンドウ300はカバー平面部CPS、第1カバー側面部CSS1、第2カバー側面部CSS2、第3カバー側面部CSS3、第4カバー側面部CSS4、第1カバーエッジ部CES1、第2カバーエッジ部CES2、第3カバーエッジ部ES3、第4カバーエッジ部CES4、第1カバーコーナー部CCS1、第2カバーコーナー部CCS2、第3カバーコーナー部CCS3、および第4カバーコーナー部CCS4を含み得る。
カバーウィンドウ300のカバー平面部CPSは表示パネル100の平面部PSに対応し、カバーウィンドウ300の第1カバー側面部CSS1は表示パネル100の第1側面部SS1に対応し、カバーウィンドウ300の第2カバー側面部CSS2は表示パネル100の第2側面部SS2に対応する。カバーウィンドウ300の第3カバー側面部CSS3は表示パネル100の第3側面部SS3に対応し、カバーウィンドウ300の第4カバー側面部CSS4は表示パネル100の第4側面部SS4に対応する。カバーウィンドウ300の第1エッジの側面部CES1は表示パネル100の第1エッジ部ES1に対応し、カバーウィンドウ300の第2エッジの側面部CES2は表示パネル100の第2エッジ部ES2に対応する。カバーウィンドウ300の第3エッジの側面部CES3は表示パネル100の第3エッジ部ES3に対応し、カバーウィンドウ300の第4エッジの側面部CES4は表示パネル100の第4エッジ部ES4に対応する。カバーウィンドウ300の第1カバーコーナー部CCS1は表示パネル100の第1コーナー部CS1に対応し、カバーウィンドウ300の第2カバーコーナー部CCS2は表示パネル100の第2コーナー部CS2に対応する。カバーウィンドウ300の第3カバーコーナー部CCS3は表示パネル100の第3コーナー部CS3に対応し、カバーウィンドウ300の第4カバーコーナー部CCS3は表示パネル100の第4コーナー部CS4に対応する。
カバーウィンドウ300の第1カバーコーナー部CCS1は表示パネル100の第1コーナー部CS1と第1デッドスペースDS1を覆わなければならないので、カバーウィンドウ300の第1カバーコーナー部CCS1の幅は図2bに示す表示パネル100の第1コーナー部CS1の幅と第1デッドスペースDS1の幅を合算した幅以上であり得る。
カバーウィンドウ300の第2カバーコーナー部CCS2は表示パネル100の第2コーナー部CS2と第2デッドスペースDS2を覆わなければならないので、カバーウィンドウ300の第2カバーコーナー部CCS2の幅は図2bに示す表示パネル100の第2コーナー部CS2の幅と第2デッドスペースDS2の幅を合算した幅以上であり得る。
カバーウィンドウ300の第3カバーコーナー部CCS3は表示パネル100の第3コーナー部CS3と第3デッドスペースDS3を覆わなければならないので、カバーウィンドウ300の第3カバーコーナー部CCS3の幅は図2bに示す表示パネル100の第3コーナー部CS3の幅と第3デッドスペースDS3の幅を合算した幅以上であり得る。
カバーウィンドウ300の第4カバーコーナー部CCS4は表示パネル100の第4コーナー部CS4と第4デッドスペースDS4を覆わなければならないので、カバーウィンドウ300の第4カバーコーナー部CCS4の幅は図2bに示す表示パネル100の第4コーナー部CS4の幅と第4デッドスペースDS4の幅を合算した幅以上であり得る。
カバーウィンドウ300は表示パネル100の平面部PS、エッジ部ES1,ES2,ES3,ES4、および側面部SS1,SS2,SS3,SS4の上部を保護する機能をすることができる。カバーウィンドウ300はガラス、サファイア、および/またはプラスチックからなる。カバーウィンドウ300はリジッド(rigid)であるかフレキシブル(flexible)に形成されることができる。カバーウィンドウ300は第1ないし第4デッドスペースDS1,DS2,DS3,DS4に対応する領域に形成される遮光部を含み得る。遮光部はブラック染料のような不透明な物質を含み得る。
カバーウィンドウ300は接着部材によりタッチ感知装置200に付着する。接着部材は透明接着フィルム(optically cleared adhesive film,OCA)または透明接着レジン(optically cleared resin,OCR)であり得る。
タッチ感知装置200はカバーウィンドウ300と表示パネル100の間に配置される。タッチ感知装置200は表示パネル100の平面部PS、エッジ部ES1,ES2,ES3,ES4、および側面部SS1,SS2,SS3,SS4上に配置される。これにより、表示装置10の平面部PS、エッジ部ES1,ES2,ES3,ES4、および側面部SS1,SS2,SS3,SS4上でユーザーのタッチを感知することができる。
タッチ感知装置200は自己容量(self-capacitance)方式または相互容量(mutual capacitance)方式のように静電容量方式でユーザーのタッチを感知することができる。タッチ感知装置200が自己容量方式で実現される場合、タッチ駆動電極のみ含むことに対し、相互容量方式で実現される場合はタッチ駆動電極とタッチ感知電極を含み得る。
タッチ感知装置200は別途の基板と別途の基板上に配置されたタッチ駆動電極を含み得る。この場合、タッチ感知装置200は接着部材により表示パネル100の薄膜封止膜上に付着することができる。接着部材は透明接着フィルム(OCA)または透明接着レジン(OCR)であり得る。またはタッチ感知装置200は表示パネル100と一体に形成されることができる。この場合、タッチ感知装置200のタッチ駆動電極とタッチ感知電極は表示パネル100の薄膜封止膜上に形成されることができる。
カバーウィンドウ300とタッチ感知装置200の間には外部光反射による視認性低下を防止するための偏光フィルムが追加されることができる。この場合、タッチ感知装置200は偏光フィルムの下面に付着し、偏光フィルムは接着部材によりカバーウィンドウ300の下面に付着することができる。
表示パネル100の第2側面部SS2の一側にはベンディング部BSが配置され、ベンディング部BSの一側にはパッド部PASが配置される。ベンディング部BSは所定の曲率で曲がるので、パッド部PASは図18のように平面部PSの下部に配置される。すなわち、パッド部PASは第3方向(Z軸方向)で平面部PSと重なる。
統合駆動回路140はパッド部PASに配置される。統合駆動回路140はCOG(chip on glass)方式、COP(chip on plastic)方式、または超音波接合方式で基板110上に配置される。または統合駆動回路140はCOP(chip on plastic)方式で回路ボード150上に配置される。
パッド部PASの一側には回路ボード150が付着する。回路ボード150は異方性導電フィルムを用いてパッド部PASのパッド上に付着することができる。回路ボード150はフレキシブル印刷回路ボード(flexible printed circuit board)、印刷回路ボード(printed circuit board)またはチップオンフィルム(chip on film)のようなフレキシブルフィルム(flexible film)であり得る。
表示パネル100の下部には図6のようにパネル下部部材400が配置される。パネル下部部材400は接着部材により表示パネル100の下面に付着することができる。接着部材は圧力敏感粘着剤(pressure sensitive adhesive,PSA)であり得る。
パネル下部部材400は外部から入射する光を吸収するための光吸収部材、外部からの衝撃を吸収するための緩衝部材、表示パネル100の熱を効率的に放出するための放熱部材、および外部から入射する光を遮断するための遮光層のうち少なくとも一つを含み得る。
光吸収部材は表示パネル100の下部に配置される。光吸収部材は光の透過を阻止して光吸収部材の下部に配置された構成が表示パネル100の上部で視認されることを防止する。光吸収部材はブラック顔料や染料等のような光吸収物質を含み得る。
緩衝部材は光吸収部材の下部に配置される。緩衝部材は外部衝撃を吸収して表示パネル100が破損することを防止する。緩衝部材は単一層または複数からなる。例えば、緩衝部材はポリウレタン(polyurethane)、ポリカーボネート(polycarbonate)、ポリプロピレン(polypropylene)、ポリエチレン(polyethylene)等のような高分子樹脂で形成されるか、ゴム、ウレタン系物質、またはアクリル系物質を発泡成形したスポンジ等弾性を有する物質を含んでなる。
放熱部材は緩衝部材の下部に配置される。放熱部材はグラファイトや炭素ナノチューブ等を含む第1放熱層と電磁波を遮蔽することができ、熱伝導性に優れる銅、ニッケル、フェライト、銀のような金属箔膜で形成された第2放熱層を含み得る。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
一方、図5と図9では第2ファンアウトラインF2が第1コーナー部CS1に配置され、封止膜TFEにより覆われないことを例示したが、これに限定されない。例えば、図11および図12のように第2ファンアウトラインF2は第1コーナー部CS1でない平面部PSの非表示領域NDAに配置される。この場合、平面部PSの非表示領域NDAで第2ファンアウトラインF2は第1ファンアウトラインF1より第1コーナー部CS1に近く配置される。また、平面部PSの非表示領域NDAで第2ファンアウトラインF2第1電源線VSSLと第1ファンアウトラインF1の間に配置される。

Claims (26)

  1. 平面部、前記平面部の一側から延びた第1エッジ部、前記平面部の他側から延びた第2エッジ部、前記第1エッジ部の一側から延びた第1側面部、および前記第1エッジ部と前記第2エッジ部の間に配置される第1コーナー部を含む基板と、
    前記平面部の表示領域に配置される第1データ線と、
    前記第1側面部の表示領域に配置される第2データ線と、
    前記平面部の非表示領域に配置され、前記第1データ線と連結される第1ファンアウトラインと、
    前記第1コーナー部に配置され、前記第2データ線と連結される第2ファンアウトラインと、
    前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子と、
    前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜を備え、
    前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う、表示パネル。
  2. 前記第2ファンアウトラインは前記少なくとも一つの無機膜によって覆われない、請求項1に記載の表示パネル。
  3. 前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第2ファンアウトラインを覆う、請求項1に記載の表示パネル。
  4. 前記第1コーナー部で前記第1ファンアウトラインと前記第2ファンアウトラインの間に配置される第1電源電圧線をさらに備える、請求項1に記載の表示パネル。
  5. 前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1電源電圧線を覆う、請求項4に記載の表示パネル。
  6. 前記第2ファンアウトラインは前記第1側面部の非表示領域に配置される、請求項1に記載の表示パネル。
  7. 前記平面部の表示領域に配置され、前記第1データ線と交差するスキャン線と、
    前記第1コーナー部で前記第2ファンアウトラインの外側に配置され、前記スキャン線に連結されるステージを含むスキャン駆動部をさらに備える、請求項1に記載の表示パネル。
  8. 前記ステージは前記少なくとも一つの無機膜によって覆われない、請求項7に記載の表示パネル。
  9. 前記ステージのうち互いに隣接するステージの間に配置される有機膜パターンをさらに備える、請求項7に記載の表示パネル。
  10. 前記ステージに接続され、前記有機膜パターンと交差するスキャン制御線をさらに備える、請求項9に記載の表示装置。
  11. 前記スキャン制御線のうち少なくとも一つのスキャン制御線は前記第1データ線および前記第2データ線と相違する層に配置される、請求項10に記載の表示装置。
  12. 前記第1ファンアウトラインのうち少なくとも一つの第1ファンアウトラインと前記第2ファンアウトラインのうち少なくとも一つの第2ファンアウトラインは前記第1データ線および前記第2データ線と同じ層に配置される、請求項1に記載の表示装置。
  13. 前記第1ファンアウトラインのうち少なくとも一つの第1ファンアウトラインと前記第2ファンアウトラインのうち少なくとも一つの第2ファンアウトラインは前記第1データ線および前記第2データ線と相違する層に配置される、請求項1に記載の表示装置。
  14. 平面部、第1ベンディングラインで前記平面部からベンディングされる第1エッジ部、第2ベンディングラインで前記平面部からベンディングされる第2エッジ部、前記第1エッジ部の一側から延びた第1側面部を含む基板と、
    前記平面部の表示領域に配置される第1データ線と、
    前記第1側面部の表示領域に配置される第2データ線と、
    前記第1ベンディングラインと前記第2ベンディングラインによって定義される第1コーナーベンディングラインの内側に配置され、前記第1データ線と連結される第1ファンアウトラインを備える、表示装置。
  15. 前記第1コーナーベンディングラインの外側に配置され、前記第2データ線と連結される第2ファンアウトラインを備える、請求項14に記載の表示装置。
  16. 前記第1コーナーベンディングラインの内側に配置され、前記第2データ線と連結される第2ファンアウトラインを備える、請求項14に記載の表示装置。
  17. 前記第1ファンアウトラインと前記第2ファンアウトラインの間に配置される第1電源電圧線をさらに備える、請求項15または16に記載の表示パネル。
  18. 前記第1電源電圧線は前記第1コーナーベンディングラインの内側に配置される、請求項17に記載の表示装置。
  19. 前記平面部の表示領域に配置され、前記第1データ線と交差するスキャン線と、
    前記スキャン線に連結され、第1コーナーベンディングラインの外側に配置されるステージを含むスキャン駆動部をさらに備える、請求項15または16に記載の表示パネル。
  20. 前記ステージは前記第2ファンアウトラインの外側に配置される、請求項19に記載の表示パネル。
  21. 前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子と、
    前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜を備え、
    前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う、請求項19に記載の表示パネル。
  22. 前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1コーナーベンディングラインの内側に配置される、請求項21に記載の表示パネル。
  23. 前記少なくとも一つの無機膜は前記第1コーナーベンディングラインの外側に配置されない、請求項21に記載の表示装置。
  24. 表示パネルと、
    前記表示パネルの上部に配置されるカバーウィンドウを備え、
    前記表示パネルは、
    平面部、前記平面部の一側から延びた第1エッジ部、前記平面部の他側から延びた第2エッジ部、前記第1エッジ部の一側から延びた第1側面部、および前記第1エッジ部と前記第2エッジ部の間に配置される第1コーナー部を含む基板と、
    前記平面部の表示領域に配置される第1データ線と、
    前記第1側面部の表示領域に配置される第2データ線と、
    前記平面部の非表示領域に配置され、前記第1データ線と連結される第1ファンアウトラインと、
    前記第1コーナー部に配置され、前記第2データ線と連結される第2ファンアウトラインと、
    前記平面部の表示領域と前記第1側面部の表示領域で前記第1データ線と前記第2データ線上に配置され、第1電極、発光層、および第2電極を含む発光素子と、
    前記発光素子を覆うように配置され、少なくとも一つの無機膜と少なくとも一つの有機膜を含む封止膜を備え、
    前記少なくとも一つの無機膜と前記少なくとも一つの有機膜は前記第1データ線、前記第2データ線、および前記第1ファンアウトラインを覆う、表示装置。
  25. 前記カバーウィンドウは前記平面部に対応するカバー平面部、前記第1エッジ部に対応する第1カバーエッジ部、前記第2エッジ部に対応する第2カバーエッジ部、前記第1側面部に対応する第1カバー側面部、および前記第1コーナー部に対応する第1カバーコーナー部を含む、請求項24に記載の表示装置。
  26. 第1カバーコーナー部の幅は第1コーナー部の幅より大きい、請求項25に記載の表示装置。
JP2021570914A 2019-05-30 2020-01-16 表示パネル、およびそれを含む表示装置 Active JP7389142B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0063688 2019-05-30
KR1020190063688A KR20200138500A (ko) 2019-05-30 2019-05-30 표시 패널, 및 그를 포함하는 표시 장치
PCT/KR2020/000770 WO2020242004A1 (ko) 2019-05-30 2020-01-16 표시 패널, 및 그를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
JP2022534991A true JP2022534991A (ja) 2022-08-04
JP7389142B2 JP7389142B2 (ja) 2023-11-29

Family

ID=73553219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021570914A Active JP7389142B2 (ja) 2019-05-30 2020-01-16 表示パネル、およびそれを含む表示装置

Country Status (6)

Country Link
US (1) US20220320250A1 (ja)
EP (1) EP3979326A4 (ja)
JP (1) JP7389142B2 (ja)
KR (1) KR20200138500A (ja)
CN (1) CN113875014A (ja)
WO (1) WO2020242004A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150144921A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Display device
JP2015118373A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 表示パネル、電子機器
JP2018005222A (ja) * 2016-06-10 2018-01-11 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20180036898A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 측변 구부림 구조를 갖는 유기발광 다이오드 표시 장치
US20180322826A1 (en) * 2017-05-08 2018-11-08 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20180331124A1 (en) * 2017-05-11 2018-11-15 Samsung Display Co., Ltd. Display device
JP2019012229A (ja) * 2017-06-30 2019-01-24 株式会社ジャパンディスプレイ 表示装置
US20190088733A1 (en) * 2017-09-19 2019-03-21 Samsung Display Co., Ltd. Display apparatus
US20190103455A1 (en) * 2017-09-29 2019-04-04 Samsung Display Co., Ltd. Display device
US20190108793A1 (en) * 2017-10-11 2019-04-11 Samsung Display Co., Ltd. Organic light-emitting display device
JP2019078976A (ja) * 2017-10-27 2019-05-23 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509436B2 (en) * 2017-11-10 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN109638049B (zh) * 2018-12-13 2021-06-01 武汉华星光电半导体显示技术有限公司 显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118373A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 表示パネル、電子機器
US20150144921A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Display device
JP2018005222A (ja) * 2016-06-10 2018-01-11 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20180036898A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 측변 구부림 구조를 갖는 유기발광 다이오드 표시 장치
US20180322826A1 (en) * 2017-05-08 2018-11-08 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20180331124A1 (en) * 2017-05-11 2018-11-15 Samsung Display Co., Ltd. Display device
JP2019012229A (ja) * 2017-06-30 2019-01-24 株式会社ジャパンディスプレイ 表示装置
US20190088733A1 (en) * 2017-09-19 2019-03-21 Samsung Display Co., Ltd. Display apparatus
US20190103455A1 (en) * 2017-09-29 2019-04-04 Samsung Display Co., Ltd. Display device
US20190108793A1 (en) * 2017-10-11 2019-04-11 Samsung Display Co., Ltd. Organic light-emitting display device
JP2019078976A (ja) * 2017-10-27 2019-05-23 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP7389142B2 (ja) 2023-11-29
KR20200138500A (ko) 2020-12-10
EP3979326A1 (en) 2022-04-06
EP3979326A4 (en) 2023-10-18
US20220320250A1 (en) 2022-10-06
CN113875014A (zh) 2021-12-31
WO2020242004A1 (ko) 2020-12-03

Similar Documents

Publication Publication Date Title
US11169634B2 (en) Display device including a touch member
CN110928437B (zh) 触摸感测单元和包括其的显示装置
CN111198632B (zh) 触摸感测单元和包括该触摸感测单元的显示装置
US20210119177A1 (en) Display device
US11385751B2 (en) Sensing unit and display device including the same
CN112289178A (zh) 显示装置
US11849612B2 (en) Display panel, display device including same, and method for manufacturing display device
CN110580109A (zh) 触摸传感器和显示装置
KR20210027712A (ko) 센싱 유닛, 표시 장치, 및 표시 장치의 구동 방법
KR20210003972A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
CN112114694B (zh) 包括具有绝缘图案的触摸检测单元的显示装置
CN113140600A (zh) 显示装置
CN111352518B (zh) 压力传感器和包括该压力传感器的显示装置
KR20200092535A (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
US11251256B2 (en) Display apparatus
JP7389142B2 (ja) 表示パネル、およびそれを含む表示装置
KR20230091236A (ko) 표시장치 및 표시장치의 제조방법
CN115224080A (zh) 显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231116

R150 Certificate of patent or registration of utility model

Ref document number: 7389142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150